JP3304826B2 - フローティング型ａ／ｄ変換器 - Google Patents
フローティング型ａ／ｄ変換器Info
- Publication number
- JP3304826B2 JP3304826B2 JP16776997A JP16776997A JP3304826B2 JP 3304826 B2 JP3304826 B2 JP 3304826B2 JP 16776997 A JP16776997 A JP 16776997A JP 16776997 A JP16776997 A JP 16776997A JP 3304826 B2 JP3304826 B2 JP 3304826B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- output
- impulse response
- echo
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/478—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication
- H03M3/488—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication using automatic control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、広いダイナミッ
クレンジでのＡ／Ｄ変換が可能なフローティング型Ａ／
Ｄ変換器に関する。
クレンジでのＡ／Ｄ変換が可能なフローティング型Ａ／
Ｄ変換器に関する。
【０００２】
【従来の技術】図６は、従来のフローティング型Ａ／Ｄ
変換器の構成例を示すブロック図である。図示の通り、
このフローティング型Ａ／Ｄ変換器は、２個のＡ／Ｄ変
換器２１および２２を有しており、各Ａ／Ｄ変換器の前
段には、変換対象たるアナログ信号を増幅するアンプ１
１および１２が各々配置されている。ここで、アンプ１
１は所定のゲインＡを有しており、アンプ１２はゲイン
１を有している。従って、Ａ／Ｄ変換器２１には変換対
象たるアナログ信号をＡ倍に増幅したアナログ信号が入
力され、Ａ／Ｄ変換器２２には変換対象たるアナログ信
号がそのままのレベルで入力される。
変換器の構成例を示すブロック図である。図示の通り、
このフローティング型Ａ／Ｄ変換器は、２個のＡ／Ｄ変
換器２１および２２を有しており、各Ａ／Ｄ変換器の前
段には、変換対象たるアナログ信号を増幅するアンプ１
１および１２が各々配置されている。ここで、アンプ１
１は所定のゲインＡを有しており、アンプ１２はゲイン
１を有している。従って、Ａ／Ｄ変換器２１には変換対
象たるアナログ信号をＡ倍に増幅したアナログ信号が入
力され、Ａ／Ｄ変換器２２には変換対象たるアナログ信
号がそのままのレベルで入力される。
【０００３】Ａ／Ｄ変換器２１および２２は、同一構成
のＡ／Ｄ変換器であり、いずれもΔΣ変調器１０１とデ
シメーションフィルタ１０２とにより構成されている。
ここで、ΔΣ変調器１０１は、アンプ１１または１２か
ら供給されるアナログ信号に対しΔΣ変調を施し、アナ
ログ信号のレベルに応じてＰＤＭ（Pulse Density Modu
lation）化されたビットストリームデータを出力する手
段である。このΔΣ変調器１０１によるビットストリー
ムデータの出力は、このフローティング型Ａ／Ｄ変換器
から最終的に出力されるデジタル信号のサンプリング周
波数ｆｓのＮ倍（例えば６４倍）のビットレートで行わ
れる。デシメーションフィルタ１０２は、このΔΣ変調
器１０１から出力されるビットストリームデータを多ビ
ットのデジタル信号に変換すると共に間引き処理を施
し、サンプリング周波数ｆｓに対応したデジタル信号と
して出力する手段である。
のＡ／Ｄ変換器であり、いずれもΔΣ変調器１０１とデ
シメーションフィルタ１０２とにより構成されている。
ここで、ΔΣ変調器１０１は、アンプ１１または１２か
ら供給されるアナログ信号に対しΔΣ変調を施し、アナ
ログ信号のレベルに応じてＰＤＭ（Pulse Density Modu
lation）化されたビットストリームデータを出力する手
段である。このΔΣ変調器１０１によるビットストリー
ムデータの出力は、このフローティング型Ａ／Ｄ変換器
から最終的に出力されるデジタル信号のサンプリング周
波数ｆｓのＮ倍（例えば６４倍）のビットレートで行わ
れる。デシメーションフィルタ１０２は、このΔΣ変調
器１０１から出力されるビットストリームデータを多ビ
ットのデジタル信号に変換すると共に間引き処理を施
し、サンプリング周波数ｆｓに対応したデジタル信号と
して出力する手段である。
【０００４】既に説明したように、Ａ／Ｄ変換器２２に
は変換対象たるアナログ信号がそのままのレベルで入力
される。従って、Ａ／Ｄ変換器２２からは元のアナログ
信号に対応したデジタル信号が出力される。これに対
し、Ａ／Ｄ変換器２１には変換対象たるアナログ信号を
Ａ倍に増幅したアナログ信号が入力される。従って、Ａ
／Ｄ変換器２１から出力されるデジタル信号は、クリッ
プ状態（飽和状態）とならない限り、元のアナログ信号
のレベルのＡ倍のレベルを表すものとなる。そこで、Ａ
／Ｄ変換器２１の後段にＤＳＰ３が配置されている。Ａ
／Ｄ変換器２１から出力されるデジタル信号は、このＤ
ＳＰ３によって１／Ａが乗じられ、元のアナログ信号の
レベルに対応したデジタル信号に修正される。
は変換対象たるアナログ信号がそのままのレベルで入力
される。従って、Ａ／Ｄ変換器２２からは元のアナログ
信号に対応したデジタル信号が出力される。これに対
し、Ａ／Ｄ変換器２１には変換対象たるアナログ信号を
Ａ倍に増幅したアナログ信号が入力される。従って、Ａ
／Ｄ変換器２１から出力されるデジタル信号は、クリッ
プ状態（飽和状態）とならない限り、元のアナログ信号
のレベルのＡ倍のレベルを表すものとなる。そこで、Ａ
／Ｄ変換器２１の後段にＤＳＰ３が配置されている。Ａ
／Ｄ変換器２１から出力されるデジタル信号は、このＤ
ＳＰ３によって１／Ａが乗じられ、元のアナログ信号の
レベルに対応したデジタル信号に修正される。
【０００５】切換検出器４および切換器５は、ＤＳＰ３
またはＡ／Ｄ変換器２２の各出力信号のうちいずれかを
選択して出力する手段である。すなわち、切換器５は、
切換検出器４を介して各Ａ／Ｄ変換器の各出力信号を監
視し、Ａ／Ｄ変換器２１の出力信号がクリップしていな
いときにはＤＳＰ３の出力信号を選択して出力し、Ａ／
Ｄ変換器２１の出力信号がクリップしたときにはＡ／Ｄ
変換器２２の出力信号を選択して出力する。
またはＡ／Ｄ変換器２２の各出力信号のうちいずれかを
選択して出力する手段である。すなわち、切換器５は、
切換検出器４を介して各Ａ／Ｄ変換器の各出力信号を監
視し、Ａ／Ｄ変換器２１の出力信号がクリップしていな
いときにはＤＳＰ３の出力信号を選択して出力し、Ａ／
Ｄ変換器２１の出力信号がクリップしたときにはＡ／Ｄ
変換器２２の出力信号を選択して出力する。
【０００６】以上説明した構成によれば、変換対象たる
アナログ信号のレベルが微弱であり、Ａ／Ｄ変換器２１
の出力信号がクリップしていない場合には、アンプ１
１、Ａ／Ｄ変換器２１およびＤＳＰ３により、Ａ／Ｄ変
換器２１の本来の分解能のＡ倍の分解能でＡ／Ｄ変換が
行われ、この高分解能のＡ／Ｄ変換により得られたデジ
タル信号が切換器５から出力されることとなる。
アナログ信号のレベルが微弱であり、Ａ／Ｄ変換器２１
の出力信号がクリップしていない場合には、アンプ１
１、Ａ／Ｄ変換器２１およびＤＳＰ３により、Ａ／Ｄ変
換器２１の本来の分解能のＡ倍の分解能でＡ／Ｄ変換が
行われ、この高分解能のＡ／Ｄ変換により得られたデジ
タル信号が切換器５から出力されることとなる。
【０００７】一方、変換対象たるアナログ信号のレベル
が大きくなり、過大なレベルのアナログ信号がＡ／Ｄ変
換器２１に入力されると、Ａ／Ｄ変換器２１の出力信号
がクリップし、これによりＤＳＰ３の出力信号もクリッ
プすることとなる。従って、元のアナログ信号をＡ／Ｄ
変換器２２の本来の分解能でＡ／Ｄ変換したデジタル信
号が切換器５から出力されることとなる。
が大きくなり、過大なレベルのアナログ信号がＡ／Ｄ変
換器２１に入力されると、Ａ／Ｄ変換器２１の出力信号
がクリップし、これによりＤＳＰ３の出力信号もクリッ
プすることとなる。従って、元のアナログ信号をＡ／Ｄ
変換器２２の本来の分解能でＡ／Ｄ変換したデジタル信
号が切換器５から出力されることとなる。
【０００８】このように同一のアナログ信号について高
分解能のＡ／Ｄ変換と通常の分解能のＡ／Ｄ変換が並行
して行われ、アナログ信号のレベルが微弱であるときに
は高分解能のＡ／Ｄ変換、レベルが大きい場合には通常
の分解能のＡ／Ｄ変換が自動的に選択されて採用される
ため、広いダイナミックレンジでのＡ／Ｄ変換を行うこ
とができるのである。
分解能のＡ／Ｄ変換と通常の分解能のＡ／Ｄ変換が並行
して行われ、アナログ信号のレベルが微弱であるときに
は高分解能のＡ／Ｄ変換、レベルが大きい場合には通常
の分解能のＡ／Ｄ変換が自動的に選択されて採用される
ため、広いダイナミックレンジでのＡ／Ｄ変換を行うこ
とができるのである。
【０００９】
【発明が解決しようとする課題】以上説明したように、
従来のフローティング型Ａ／Ｄ変換器によれば、広いダ
イナミックレンジでのＡ／Ｄ変換を行うことが可能であ
る。ところが、このフローティング型Ａ／Ｄ変換器は、
周波数特性が高域において不定になることが本願発明者
の研究により判明した。以下、その詳細を説明する。
従来のフローティング型Ａ／Ｄ変換器によれば、広いダ
イナミックレンジでのＡ／Ｄ変換を行うことが可能であ
る。ところが、このフローティング型Ａ／Ｄ変換器は、
周波数特性が高域において不定になることが本願発明者
の研究により判明した。以下、その詳細を説明する。
【００１０】まず、本願発明者は、同じ波形の２個のイ
ンパルスをタイミングをずらしてフローティング型Ａ／
Ｄ変換器に与え、これによりフローティング型Ａ／Ｄ変
換器から出力される各インパルス応答波形のサンプルデ
ータを採取した。図７において、プロット“×”はフロ
ーティング型Ａ／Ｄ変換器から採取された各インパルス
応答波形のサンプルデータを表しており、波形Ｂおよび
Ｃは各プロットを結んだインパルス応答波形である。な
お、インパルス応答波形Ｃは、ピーク部分が欠けた状態
となっているが、これはサンプルデータのサンプリング
タイミングとインパルス応答波形のピーク点とがずれて
いるためであり、元のインパルス応答波形がピークの欠
けたものである訳ではない。
ンパルスをタイミングをずらしてフローティング型Ａ／
Ｄ変換器に与え、これによりフローティング型Ａ／Ｄ変
換器から出力される各インパルス応答波形のサンプルデ
ータを採取した。図７において、プロット“×”はフロ
ーティング型Ａ／Ｄ変換器から採取された各インパルス
応答波形のサンプルデータを表しており、波形Ｂおよび
Ｃは各プロットを結んだインパルス応答波形である。な
お、インパルス応答波形Ｃは、ピーク部分が欠けた状態
となっているが、これはサンプルデータのサンプリング
タイミングとインパルス応答波形のピーク点とがずれて
いるためであり、元のインパルス応答波形がピークの欠
けたものである訳ではない。
【００１１】次にこのようにして採取したインパルス応
答波形ＢおよびＣの各サンプルデータにＦＦＴ（高速フ
ーリエ変換）を施し、各インパルス応答波形ＢおよびＣ
からフローティング型Ａ／Ｄ変換器の利得の周波数特性
を求めた。図８において、Ｄはインパルス応答波形Ｂか
ら求めた周波数特性であり、Ｅはインパルス応答波形Ｃ
から求めた周波数特性である。周波数特性ＤおよびＥを
比較すると、両者は高域において大きく相違している。
答波形ＢおよびＣの各サンプルデータにＦＦＴ（高速フ
ーリエ変換）を施し、各インパルス応答波形ＢおよびＣ
からフローティング型Ａ／Ｄ変換器の利得の周波数特性
を求めた。図８において、Ｄはインパルス応答波形Ｂか
ら求めた周波数特性であり、Ｅはインパルス応答波形Ｃ
から求めた周波数特性である。周波数特性ＤおよびＥを
比較すると、両者は高域において大きく相違している。
【００１２】これらの周波数特性ＤおよびＥは、異なっ
たタイミングにおいて測定したものではあるが、同じ波
形のインパルスを使用して測定したものである。従っ
て、周波数特性ＤおよびＥは一致すべきである。しか
し、インパルスの入力タイミングが僅かにずれただけ
で、インパルス応答波形から得られる周波数特性の高域
部分が変化してしまうのである。これが上述の「周波数
特性が高域において不定になる」現象である。
たタイミングにおいて測定したものではあるが、同じ波
形のインパルスを使用して測定したものである。従っ
て、周波数特性ＤおよびＥは一致すべきである。しか
し、インパルスの入力タイミングが僅かにずれただけ
で、インパルス応答波形から得られる周波数特性の高域
部分が変化してしまうのである。これが上述の「周波数
特性が高域において不定になる」現象である。
【００１３】このような不安定で再現性のない現象が生
じるのは何故か。本願発明者は、様々な仮説を設定して
試行錯誤を重ねたがその原因の究明は困難を極めた。そ
こで、本願発明者は、フローティング型Ａ／Ｄ変換器で
はなく、逐次比較型Ａ／Ｄ変換器を用いて上記と同様の
実験を行ってみた。この結果、上記の不安定で再現性の
ない現象の発生メカニズムが解明されるに至った。すな
わち、次の通りである。
じるのは何故か。本願発明者は、様々な仮説を設定して
試行錯誤を重ねたがその原因の究明は困難を極めた。そ
こで、本願発明者は、フローティング型Ａ／Ｄ変換器で
はなく、逐次比較型Ａ／Ｄ変換器を用いて上記と同様の
実験を行ってみた。この結果、上記の不安定で再現性の
ない現象の発生メカニズムが解明されるに至った。すな
わち、次の通りである。
【００１４】まず、図９に示すインパルス応答波形Ｆお
よびＧは、逐次比較型Ａ／Ｄ変換器に対し、上記と同
様、タイミングをずらしてインパルスを与えることによ
り得られたものである。そして、図１０における周波数
特性ＨおよびＩは、これらのインパルス応答波形Ｆおよ
びＧの各サンプルデータにＦＦＴを施すことにより得ら
れた特性である。図１０から明らかなように、周波数特
性ＨおよびＩは極めてよく一致している。すなわち、
「周波数特性が高域において不定になる」現象は、逐次
比較型Ａ／Ｄ変換器においては生じず、フローティング
型Ａ／Ｄ変換器においてのみ生じる現象である、という
ことになる。
よびＧは、逐次比較型Ａ／Ｄ変換器に対し、上記と同
様、タイミングをずらしてインパルスを与えることによ
り得られたものである。そして、図１０における周波数
特性ＨおよびＩは、これらのインパルス応答波形Ｆおよ
びＧの各サンプルデータにＦＦＴを施すことにより得ら
れた特性である。図１０から明らかなように、周波数特
性ＨおよびＩは極めてよく一致している。すなわち、
「周波数特性が高域において不定になる」現象は、逐次
比較型Ａ／Ｄ変換器においては生じず、フローティング
型Ａ／Ｄ変換器においてのみ生じる現象である、という
ことになる。
【００１５】このように逐次比較型Ａ／Ｄ変換器とフロ
ーティング型Ａ／Ｄ変換器とで各々の周波数特性に差異
がある以上、両者のインパルス応答波形にも何等かの差
異があるはずである。そこで、本願発明者は、フローテ
ィング型Ａ／Ｄ変換器から得られるインパルス応答波形
（図７）と逐次比較型Ａ／Ｄ変換器から得られるインパ
ルス応答波形（図９）とを重ね合わせてみた。この結
果、各Ａ／Ｄ変換器から得られる各インパルス応答波形
に重大な差異があることが判明した。すなわち、各イン
パルス応答波形は、元のインパルスに対応した部分の前
後にプリエコーとポストエコーが付加された波形となっ
ているが、フローティング型Ａ／Ｄ変換器の場合と逐次
比較型Ａ／Ｄ変換器の場合とではプリエコーとポストエ
コーの比が異なっているのである。
ーティング型Ａ／Ｄ変換器とで各々の周波数特性に差異
がある以上、両者のインパルス応答波形にも何等かの差
異があるはずである。そこで、本願発明者は、フローテ
ィング型Ａ／Ｄ変換器から得られるインパルス応答波形
（図７）と逐次比較型Ａ／Ｄ変換器から得られるインパ
ルス応答波形（図９）とを重ね合わせてみた。この結
果、各Ａ／Ｄ変換器から得られる各インパルス応答波形
に重大な差異があることが判明した。すなわち、各イン
パルス応答波形は、元のインパルスに対応した部分の前
後にプリエコーとポストエコーが付加された波形となっ
ているが、フローティング型Ａ／Ｄ変換器の場合と逐次
比較型Ａ／Ｄ変換器の場合とではプリエコーとポストエ
コーの比が異なっているのである。
【００１６】まず、逐次比較型Ａ／Ｄ変換器の場合、図
９に示すように、ポストエコーとそれほど変らない振幅
のプリエコーが発生している。これに対し、フローティ
ング型Ａ／Ｄ変換器の場合には、図７に示すように、ポ
ストエコーよりもかなり小さなプリエコーが発生してお
り、プリエコーとポストエコーが非対称になっているこ
とが分る。
９に示すように、ポストエコーとそれほど変らない振幅
のプリエコーが発生している。これに対し、フローティ
ング型Ａ／Ｄ変換器の場合には、図７に示すように、ポ
ストエコーよりもかなり小さなプリエコーが発生してお
り、プリエコーとポストエコーが非対称になっているこ
とが分る。
【００１７】そして、フローティング型Ａ／Ｄ変換器の
インパルス応答波形を逐次比較型Ａ／Ｄ変換器のものと
の間には、プリエコーとポストエコーが非対称であるか
対称であるかの差異を除いて他に特徴的な差異は見当ら
ない。従って、フローティング型Ａ／Ｄ変換器において
非対称なプリエコーとポストエコーが発生する現象は、
同Ａ／Ｄ変換器の周波数特性が高域において不定になる
現象と原因を同じくするものであると考えられるのであ
る。
インパルス応答波形を逐次比較型Ａ／Ｄ変換器のものと
の間には、プリエコーとポストエコーが非対称であるか
対称であるかの差異を除いて他に特徴的な差異は見当ら
ない。従って、フローティング型Ａ／Ｄ変換器において
非対称なプリエコーとポストエコーが発生する現象は、
同Ａ／Ｄ変換器の周波数特性が高域において不定になる
現象と原因を同じくするものであると考えられるのであ
る。
【００１８】しかし、このようにプリエコーとポストエ
コーとが非対称になるのは何故か。フローティング型Ａ
／Ｄ変換器の場合、プリエコーとポストエコーはデシメ
ーションフィルタ（図６参照）において発生されると考
えられるが、このデシメーションフィルタは直線位相特
性を有するＦＩＲフィルタによって構成されるため、入
力インパルスに対し、対称なプリエコーとポストエコー
を付加するはずである。しかるにフローティング型Ａ／
Ｄ変換器ではインパルス応答波形のプリエコーとポスト
エコーとが非対称になる。これは何故か。本願発明者
は、上述した高分解能のＡ／Ｄ変換と通常の分解能のＡ
／Ｄ変換の切り換えがこの非対称化の原因であると考え
た。
コーとが非対称になるのは何故か。フローティング型Ａ
／Ｄ変換器の場合、プリエコーとポストエコーはデシメ
ーションフィルタ（図６参照）において発生されると考
えられるが、このデシメーションフィルタは直線位相特
性を有するＦＩＲフィルタによって構成されるため、入
力インパルスに対し、対称なプリエコーとポストエコー
を付加するはずである。しかるにフローティング型Ａ／
Ｄ変換器ではインパルス応答波形のプリエコーとポスト
エコーとが非対称になる。これは何故か。本願発明者
は、上述した高分解能のＡ／Ｄ変換と通常の分解能のＡ
／Ｄ変換の切り換えがこの非対称化の原因であると考え
た。
【００１９】ここで、図１１および前掲図６を参照し、
本願発明者が推測したプリエコーとポストエコーの非対
称化のメカニズムについて説明する。まず、前掲図６の
フローティング型Ａ／Ｄ変換器に対し、図１１（ａ）に
例示するインパルスを与えたとする。この場合、Ａ／Ｄ
変換器２１にはこのインパルスのレベルをＡ倍したイン
パルスが供給され（図１１（ｂ）参照）、Ａ／Ｄ変換器
２２にはこのインパルスがそのままのレベルで供給され
る（図１１（ｃ）参照）。
本願発明者が推測したプリエコーとポストエコーの非対
称化のメカニズムについて説明する。まず、前掲図６の
フローティング型Ａ／Ｄ変換器に対し、図１１（ａ）に
例示するインパルスを与えたとする。この場合、Ａ／Ｄ
変換器２１にはこのインパルスのレベルをＡ倍したイン
パルスが供給され（図１１（ｂ）参照）、Ａ／Ｄ変換器
２２にはこのインパルスがそのままのレベルで供給され
る（図１１（ｃ）参照）。
【００２０】これらのインパルスは、Ａ／Ｄ変換器２１
および２２により各々デジタル信号に変換される。この
Ａ／Ｄ変換において、Ａ／Ｄ変換器２１および２２の各
々のデシメーションフィルタからは図１１（ｄ）および
（ｅ）に例示するようなインパルス応答波形のサンプル
データが各々出力される。いずれのＡ／Ｄ変換器におい
て発生するインパルス応答波形も対称なプリエコーとポ
ストエコーが付加されている。
および２２により各々デジタル信号に変換される。この
Ａ／Ｄ変換において、Ａ／Ｄ変換器２１および２２の各
々のデシメーションフィルタからは図１１（ｄ）および
（ｅ）に例示するようなインパルス応答波形のサンプル
データが各々出力される。いずれのＡ／Ｄ変換器におい
て発生するインパルス応答波形も対称なプリエコーとポ
ストエコーが付加されている。
【００２１】ところで、Ａ／Ｄ変換器２１および２２の
出力デジタル信号のレベルは、そのビット幅によって決
定される最大値（クリップレベル）以下に制限される。
この例の場合、図１１（ｄ）に示すように、Ａ／Ｄ変換
器２１のデシメーションフィルタから出力されるデジタ
ル信号は、時刻ＴＸにおいてクリップレベルを越えるた
め、この時刻ＴＸ以降、Ａ／Ｄ変換器２１の出力デジタ
ル信号はクリップすることになる。
出力デジタル信号のレベルは、そのビット幅によって決
定される最大値（クリップレベル）以下に制限される。
この例の場合、図１１（ｄ）に示すように、Ａ／Ｄ変換
器２１のデシメーションフィルタから出力されるデジタ
ル信号は、時刻ＴＸにおいてクリップレベルを越えるた
め、この時刻ＴＸ以降、Ａ／Ｄ変換器２１の出力デジタ
ル信号はクリップすることになる。
【００２２】従って、時刻ＴＸよりも前の期間は、Ａ／
Ｄ変換器２１の出力デジタル信号をＤＳＰ３によって１
／Ａにしたデジタル信号が切換器５によって選択され、
時刻ＴＸよりも後の期間はＡ／Ｄ変換器２２の出力デジ
タル信号が切換器５によって選択される。このため、Ｄ
ＳＰ３から得られるインパルス応答波形のプリエコーに
相当する部分と、Ａ／Ｄ変換器２２から得られるインパ
ルス応答波形のプリエコー以降の部分とを接続したよう
なインパルス応答波形が切換器５から出力されることと
なる（図１１（ｆ））。この場合、Ａ／Ｄ変換器２２か
らは出力されるインパルス応答波形（図１１（ｅ））の
ポストエコーに相当する部分はそのままのレベルで切換
器５から出力されるが、ＤＳＰ３から出力されるインパ
ルス応答波形のプリエコーに相当する部分はレベルが１
／Ａにされて出力される。従って、切換器５から出力さ
れるインパルス応答波形は、図１１（ｆ）に例示するよ
うに、ポストエコーに比べてプリエコーが縮小した波形
となり、インパルス応答波形に含まれるプリエコーとポ
ストエコーが非対称になるのである。
Ｄ変換器２１の出力デジタル信号をＤＳＰ３によって１
／Ａにしたデジタル信号が切換器５によって選択され、
時刻ＴＸよりも後の期間はＡ／Ｄ変換器２２の出力デジ
タル信号が切換器５によって選択される。このため、Ｄ
ＳＰ３から得られるインパルス応答波形のプリエコーに
相当する部分と、Ａ／Ｄ変換器２２から得られるインパ
ルス応答波形のプリエコー以降の部分とを接続したよう
なインパルス応答波形が切換器５から出力されることと
なる（図１１（ｆ））。この場合、Ａ／Ｄ変換器２２か
らは出力されるインパルス応答波形（図１１（ｅ））の
ポストエコーに相当する部分はそのままのレベルで切換
器５から出力されるが、ＤＳＰ３から出力されるインパ
ルス応答波形のプリエコーに相当する部分はレベルが１
／Ａにされて出力される。従って、切換器５から出力さ
れるインパルス応答波形は、図１１（ｆ）に例示するよ
うに、ポストエコーに比べてプリエコーが縮小した波形
となり、インパルス応答波形に含まれるプリエコーとポ
ストエコーが非対称になるのである。
【００２３】以上が、本願発明者の解析によるプリエコ
ーとポストエコーの非対称化のメカニズムである。
ーとポストエコーの非対称化のメカニズムである。
【００２４】従来のフローティング型Ａ／Ｄ変換器にお
いては、以上説明したメカニズムによりインパルス応答
波形のプリエコー相当部分とそれ以降の部分との間に不
連続が生じ、これにより「周波数特性が高域において不
定になる」現象が生じていたと考えられるのである。
いては、以上説明したメカニズムによりインパルス応答
波形のプリエコー相当部分とそれ以降の部分との間に不
連続が生じ、これにより「周波数特性が高域において不
定になる」現象が生じていたと考えられるのである。
【００２５】この発明は、以上の解析結果に基づきイン
パルス応答波形のプリエコーとポストエコーの非対称化
の問題をなくすための改善を従来のフローティング型Ａ
／Ｄ変換器を施し、周波数特性の安定したフローティン
グ型Ａ／Ｄ変換器を提供することを目的とするものであ
る。
パルス応答波形のプリエコーとポストエコーの非対称化
の問題をなくすための改善を従来のフローティング型Ａ
／Ｄ変換器を施し、周波数特性の安定したフローティン
グ型Ａ／Ｄ変換器を提供することを目的とするものであ
る。
【００２６】
【課題を解決するための手段】請求項１に係る発明は、
アナログ信号に各々異なるゲインを付与し、レベルの異
なった複数の変換用アナログ信号として出力するアナロ
グレベル調整手段と、前記アナログレベル調整手段から
出力される複数の変換用アナログ信号を各々デジタル信
号に変換して出力する複数のＡ／Ｄ変換器と、前記複数
の変換用アナログ信号に付与された各ゲインの逆数に対
応した各ゲインを、前記複数のＡ／Ｄ変換器から出力さ
れる各変換用アナログ信号に対応した各デジタル信号に
各々付与して出力するデジタルレベル調整手段と、前記
デジタルレベル調整手段から出力される各デジタル信号
を各々遅延させて出力する遅延手段と、前記複数のＡ／
Ｄ変換器から出力される各デジタル信号の各レベルに基
づき、前記遅延手段から出力される各デジタル信号のう
ち１つのデジタル信号を選択して出力する切換手段とを
具備することを特徴とするフローティング型Ａ／Ｄ変換
器を要旨とする。
アナログ信号に各々異なるゲインを付与し、レベルの異
なった複数の変換用アナログ信号として出力するアナロ
グレベル調整手段と、前記アナログレベル調整手段から
出力される複数の変換用アナログ信号を各々デジタル信
号に変換して出力する複数のＡ／Ｄ変換器と、前記複数
の変換用アナログ信号に付与された各ゲインの逆数に対
応した各ゲインを、前記複数のＡ／Ｄ変換器から出力さ
れる各変換用アナログ信号に対応した各デジタル信号に
各々付与して出力するデジタルレベル調整手段と、前記
デジタルレベル調整手段から出力される各デジタル信号
を各々遅延させて出力する遅延手段と、前記複数のＡ／
Ｄ変換器から出力される各デジタル信号の各レベルに基
づき、前記遅延手段から出力される各デジタル信号のう
ち１つのデジタル信号を選択して出力する切換手段とを
具備することを特徴とするフローティング型Ａ／Ｄ変換
器を要旨とする。
【００２７】請求項２に係る発明は、前記複数のＡ／Ｄ
変換器は各々ΔΣ変調器とデシメーションフィルタとに
より構成され、前記遅延手段は前記デジタルレベル調整
手段から出力される各デジタル信号を少なくとも前記デ
シメーションフィルタの遅延時間に相当する時間だけ各
々遅延させて出力することを特徴とする請求項１に記載
のフローティング型Ａ／Ｄ変換器を要旨とする。
変換器は各々ΔΣ変調器とデシメーションフィルタとに
より構成され、前記遅延手段は前記デジタルレベル調整
手段から出力される各デジタル信号を少なくとも前記デ
シメーションフィルタの遅延時間に相当する時間だけ各
々遅延させて出力することを特徴とする請求項１に記載
のフローティング型Ａ／Ｄ変換器を要旨とする。
【００２８】請求項３に係る発明は、前記デジタルレベ
ル調整手段から出力される各デジタル信号を前記遅延手
段を介して前記切換手段に供給するか前記遅延手段を介
さないで直接供給するかを切り換える手段を具備するこ
とを特徴とする請求項１または２に記載のフローティン
グ型Ａ／Ｄ変換器を要旨とする。
ル調整手段から出力される各デジタル信号を前記遅延手
段を介して前記切換手段に供給するか前記遅延手段を介
さないで直接供給するかを切り換える手段を具備するこ
とを特徴とする請求項１または２に記載のフローティン
グ型Ａ／Ｄ変換器を要旨とする。
【００２９】
【発明の実施の形態】以下、本発明を更に理解しやすく
するため、実施の形態について説明する。かかる実施の
形態は、本発明の一態様を示すものであり、この発明を
限定するものではなく、本発明の範囲で任意に変更可能
である。
するため、実施の形態について説明する。かかる実施の
形態は、本発明の一態様を示すものであり、この発明を
限定するものではなく、本発明の範囲で任意に変更可能
である。
【００３０】図１はこの発明の一実施形態であるフロー
ティング型Ａ／Ｄ変換器の構成を示すブロック図であ
る。なお、この図において前掲図６と対応する部分には
同一の符号を付し、その説明を省略する。
ティング型Ａ／Ｄ変換器の構成を示すブロック図であ
る。なお、この図において前掲図６と対応する部分には
同一の符号を付し、その説明を省略する。
【００３１】図１に示すように、ＤＳＰ３と切換器５と
の間にはスイッチ７１、遅延器６１およびスイッチ８１
が介挿されており、Ａ／Ｄ変換器２２と切換器５との間
にはスイッチ７２、遅延器６２およびスイッチ８２が介
挿されている。各遅延器６１、６２の前段および後段に
設けられた各スイッチ７１、８１、７２、８２は、手動
により切り換えられるスイッチである。遅延器６１およ
び６２は、シフトレジスタまたはＲＡＭによって構成さ
れた遅延器であり、Ａ／Ｄ変換器２１および２２内の各
デシメーションフィルタ１０２，１０２と同じ遅延時間
を有している。各スイッチ７１、８１、７２および８２
が図示の状態にある場合、ＤＳＰ３およびＡ／Ｄ変換器
２２から出力されるデジタル信号は遅延器６１および６
２によって各々遅延され、切換器５に供給される。
の間にはスイッチ７１、遅延器６１およびスイッチ８１
が介挿されており、Ａ／Ｄ変換器２２と切換器５との間
にはスイッチ７２、遅延器６２およびスイッチ８２が介
挿されている。各遅延器６１、６２の前段および後段に
設けられた各スイッチ７１、８１、７２、８２は、手動
により切り換えられるスイッチである。遅延器６１およ
び６２は、シフトレジスタまたはＲＡＭによって構成さ
れた遅延器であり、Ａ／Ｄ変換器２１および２２内の各
デシメーションフィルタ１０２，１０２と同じ遅延時間
を有している。各スイッチ７１、８１、７２および８２
が図示の状態にある場合、ＤＳＰ３およびＡ／Ｄ変換器
２２から出力されるデジタル信号は遅延器６１および６
２によって各々遅延され、切換器５に供給される。
【００３２】切換検出器４は、ＤＳＰ３およびＡ／Ｄ変
換器２２から出力される各デジタル信号を監視する。な
お、前掲図６の構成ではＤＳＰ３ではなくＡ／Ｄ変換器
２１の出力信号のクリップの検出を行うようにしていた
が、ＤＳＰ３またはＡ／Ｄ変換器２１のいずれの出力信
号のクリップを検出したとしても、Ａ／Ｄ変換器２１の
出力信号のクリップを検出していることに変りはない。
換器２２から出力される各デジタル信号を監視する。な
お、前掲図６の構成ではＤＳＰ３ではなくＡ／Ｄ変換器
２１の出力信号のクリップの検出を行うようにしていた
が、ＤＳＰ３またはＡ／Ｄ変換器２１のいずれの出力信
号のクリップを検出したとしても、Ａ／Ｄ変換器２１の
出力信号のクリップを検出していることに変りはない。
【００３３】前掲図６の構成と同様、切換器５の切り換
えは、切換検出器４による監視結果に基づいて行われ
る。すなわち、ＤＳＰ３の出力信号がクリップしていな
い状態においては、切換器５ではＤＳＰ３から遅延器６
１を介して供給されるデジタル信号が選択されて出力さ
れる。しかし、ＤＳＰ３の出力信号がクリップすると、
これが切換検出器４によって検出されることにより切換
器５の切り換えが行われ、Ａ／Ｄ変換器２２から遅延器
６２を介して供給されるデジタル信号が切換器５により
出力される。
えは、切換検出器４による監視結果に基づいて行われ
る。すなわち、ＤＳＰ３の出力信号がクリップしていな
い状態においては、切換器５ではＤＳＰ３から遅延器６
１を介して供給されるデジタル信号が選択されて出力さ
れる。しかし、ＤＳＰ３の出力信号がクリップすると、
これが切換検出器４によって検出されることにより切換
器５の切り換えが行われ、Ａ／Ｄ変換器２２から遅延器
６２を介して供給されるデジタル信号が切換器５により
出力される。
【００３４】ここで、切換器５の切り換え時点において
遅延器６２から切換器５に供給されるデジタル信号は、
当該切り換え時点から遅延器６２の遅延時間だけ過去に
遡った時点におけるＡ／Ｄ変換器２２の出力デジタル信
号である。また、遅延器６２の遅延時間は、デシメーシ
ョンフィルタ１０２の遅延時間に等しい。従って、従来
のフローティング型Ａ／Ｄ変換器において生じたプリエ
コーとポストエコーの非対称化の問題は本実施形態では
生じないこととなる。
遅延器６２から切換器５に供給されるデジタル信号は、
当該切り換え時点から遅延器６２の遅延時間だけ過去に
遡った時点におけるＡ／Ｄ変換器２２の出力デジタル信
号である。また、遅延器６２の遅延時間は、デシメーシ
ョンフィルタ１０２の遅延時間に等しい。従って、従来
のフローティング型Ａ／Ｄ変換器において生じたプリエ
コーとポストエコーの非対称化の問題は本実施形態では
生じないこととなる。
【００３５】このことを前掲図１１を再び参照して説明
すると次のようになる。まず、従来のフローティング型
Ａ／Ｄ変換器では、ＤＳＰ３およびＡ／Ｄ変換器２２の
各出力信号を切換器５に直接供給していたので、Ａ／Ｄ
変換器２１のインパルス応答波形のうち切り換えタイミ
ングＴＸより前の部分とＡ／Ｄ変換器２２のインパルス
応答波形のうち切り換えタイミングＴＸより後の部分を
合成した不連続なインパルス応答波形が切換器５から出
力された。
すると次のようになる。まず、従来のフローティング型
Ａ／Ｄ変換器では、ＤＳＰ３およびＡ／Ｄ変換器２２の
各出力信号を切換器５に直接供給していたので、Ａ／Ｄ
変換器２１のインパルス応答波形のうち切り換えタイミ
ングＴＸより前の部分とＡ／Ｄ変換器２２のインパルス
応答波形のうち切り換えタイミングＴＸより後の部分を
合成した不連続なインパルス応答波形が切換器５から出
力された。
【００３６】これに対し、本実施形態では、ＤＳＰ３お
よびＡ／Ｄ変換器２２の各出力信号を遅延器６１および
６２によって遅延させて切換器５に供給しているので、
切換器５の切り換えタイミングＴＸ以降、Ａ／Ｄ変換器
２２から出力されるプリエコーを含んだインパルス応答
波形が遅延器６２を介して切換器５に供給されることと
なる。このため、本実施形態においては、対称なプリエ
コーとポストエコーを含んだインパルス応答波形が得ら
れるのである。
よびＡ／Ｄ変換器２２の各出力信号を遅延器６１および
６２によって遅延させて切換器５に供給しているので、
切換器５の切り換えタイミングＴＸ以降、Ａ／Ｄ変換器
２２から出力されるプリエコーを含んだインパルス応答
波形が遅延器６２を介して切換器５に供給されることと
なる。このため、本実施形態においては、対称なプリエ
コーとポストエコーを含んだインパルス応答波形が得ら
れるのである。
【００３７】本実施形態の効果を確認するため、本願発
明者は以下の実験を行った。まず、図１において、フロ
ーティング型Ａ／Ｄ変換器にインパルスを与えたときに
Ａ／Ｄ変換器２１から得られるインパルス応答波形とＡ
／Ｄ変換器２２から得られるインパルス応答波形の各々
のサンプルデータを採取した。
明者は以下の実験を行った。まず、図１において、フロ
ーティング型Ａ／Ｄ変換器にインパルスを与えたときに
Ａ／Ｄ変換器２１から得られるインパルス応答波形とＡ
／Ｄ変換器２２から得られるインパルス応答波形の各々
のサンプルデータを採取した。
【００３８】次に各インパルス応答波形のサンプルデー
タを用いて、各インパルス応答波形を時間軸に沿ってシ
フトした波形を各種用意した。図２における波形ＷＡ
２、ＷＡ４、ＷＡ８、ＷＡ１６およびＷＡ３２は、Ａ／
Ｄ変換器２１から得られるインパルス応答波形を各々２
サンプル、４サンプル、８サンプル、１６サンプルおよ
び３２サンプルだけ遅延させることにより得られたもの
である。また、図３における波形ＷＢ２、ＷＢ４、ＷＢ
８、ＷＢ１６およびＷＢ３２は、Ａ／Ｄ変換器２２から
得られるインパルス応答波形を各々２サンプル、４サン
プル、８サンプル、１６サンプルおよび３２サンプルだ
け遅延させることにより得られたものである。これらは
遅延器６１および６２の遅延時間を２サンプリング周期
〜３２サンプリング周期まで各種変えた場合に各遅延器
から切換器５に供給される各インパルス波形に各々対応
するものである。
タを用いて、各インパルス応答波形を時間軸に沿ってシ
フトした波形を各種用意した。図２における波形ＷＡ
２、ＷＡ４、ＷＡ８、ＷＡ１６およびＷＡ３２は、Ａ／
Ｄ変換器２１から得られるインパルス応答波形を各々２
サンプル、４サンプル、８サンプル、１６サンプルおよ
び３２サンプルだけ遅延させることにより得られたもの
である。また、図３における波形ＷＢ２、ＷＢ４、ＷＢ
８、ＷＢ１６およびＷＢ３２は、Ａ／Ｄ変換器２２から
得られるインパルス応答波形を各々２サンプル、４サン
プル、８サンプル、１６サンプルおよび３２サンプルだ
け遅延させることにより得られたものである。これらは
遅延器６１および６２の遅延時間を２サンプリング周期
〜３２サンプリング周期まで各種変えた場合に各遅延器
から切換器５に供給される各インパルス波形に各々対応
するものである。
【００３９】次に各インパルス応答波形を合成すること
により切換器５から出力されるインパルス応答波形を各
種求め、これらのインパルス応答波形のサンプルデータ
にＦＦＴを施すことにより遅延器６１および６２の遅延
時間を各種変えた場合におけるフローティング型Ａ／Ｄ
変換器の周波数特性を求めた。さらに詳述すると、次の
通りである。
により切換器５から出力されるインパルス応答波形を各
種求め、これらのインパルス応答波形のサンプルデータ
にＦＦＴを施すことにより遅延器６１および６２の遅延
時間を各種変えた場合におけるフローティング型Ａ／Ｄ
変換器の周波数特性を求めた。さらに詳述すると、次の
通りである。
【００４０】まず、インパルス応答波形ＷＡ２から切り
換え器５の切り換えタイミングＴＸより前の部分を切り
出すとともに、インパルス応答波形ＷＢ２から切り換え
タイミングＴＸより後の部分を切り出した。次にインパ
ルス応答波形ＷＡ２から切り出した波形のレベルを１／
Ａにしたものとインパルス応答波形ＷＢ２から切り出し
た波形とを接続し、遅延器６１および６２の遅延時間を
２サンプリング周期とした場合に切換器５から出力され
るであろうインパルス応答波形を求めた。そして、この
ようにして求めたインパルス応答波形のサンプルデータ
にＦＦＴを施し、遅延器６１および６２の遅延時間が２
サンプリング周期である場合におけるフローティング型
Ａ／Ｄ変換器の周波数特性を求めた。
換え器５の切り換えタイミングＴＸより前の部分を切り
出すとともに、インパルス応答波形ＷＢ２から切り換え
タイミングＴＸより後の部分を切り出した。次にインパ
ルス応答波形ＷＡ２から切り出した波形のレベルを１／
Ａにしたものとインパルス応答波形ＷＢ２から切り出し
た波形とを接続し、遅延器６１および６２の遅延時間を
２サンプリング周期とした場合に切換器５から出力され
るであろうインパルス応答波形を求めた。そして、この
ようにして求めたインパルス応答波形のサンプルデータ
にＦＦＴを施し、遅延器６１および６２の遅延時間が２
サンプリング周期である場合におけるフローティング型
Ａ／Ｄ変換器の周波数特性を求めた。
【００４１】同様のことをインパルス応答波形ＷＡ４お
よびＷＢ４、ＷＡ８およびＷＢ８、ＷＡ１６およびＷＢ
１６、ＷＡ３２およびＷＢ３２を用いて行った。
よびＷＢ４、ＷＡ８およびＷＢ８、ＷＡ１６およびＷＢ
１６、ＷＡ３２およびＷＢ３２を用いて行った。
【００４２】図４はこのようにして得られた結果を示す
ものであり、図中、Ｆ２、Ｆ４、Ｆ８、Ｆ１６およびＦ
３２は、遅延器６１および６２の遅延時間を２サンプリ
ング周期から３２サンプリング周期まで変化させた場合
におけるフローティング型Ａ／Ｄ変換器の周波数特性を
各々示している。同図より、遅延器６１および６２の遅
延時間を長くすることによりフローティング型Ａ／Ｄ変
換器の周波数特性が安定した特性に収束してゆき、遅延
器６１および６２の遅延時間が３２サンプリング周期相
当あれば十分に安定な周波数特性が得られることが分
る。
ものであり、図中、Ｆ２、Ｆ４、Ｆ８、Ｆ１６およびＦ
３２は、遅延器６１および６２の遅延時間を２サンプリ
ング周期から３２サンプリング周期まで変化させた場合
におけるフローティング型Ａ／Ｄ変換器の周波数特性を
各々示している。同図より、遅延器６１および６２の遅
延時間を長くすることによりフローティング型Ａ／Ｄ変
換器の周波数特性が安定した特性に収束してゆき、遅延
器６１および６２の遅延時間が３２サンプリング周期相
当あれば十分に安定な周波数特性が得られることが分
る。
【００４３】ところで、この実験において用いたＡ／Ｄ
変換器２１および２２のデシメーションフィルタは、１
サンプリング周期だけ信号を遅延させる遅延器を６４段
使用したＦＩＲフィルタであり、３２サンプリング周期
相当の遅延時間を有している。このため、Ａ／Ｄ変換器
２１がプリエコーを出力するのに要する時間も３２サン
プリング周期程度であると考えられる。従って、理論的
には遅延器６１および６２の遅延時間を３２サンプリン
グ周期以上にすれば対称なプリエコーとポストエコーを
含んだインパルス応答波形が得られ、フローティング型
Ａ／Ｄ変換器の周波数特性が安定化することになる。
変換器２１および２２のデシメーションフィルタは、１
サンプリング周期だけ信号を遅延させる遅延器を６４段
使用したＦＩＲフィルタであり、３２サンプリング周期
相当の遅延時間を有している。このため、Ａ／Ｄ変換器
２１がプリエコーを出力するのに要する時間も３２サン
プリング周期程度であると考えられる。従って、理論的
には遅延器６１および６２の遅延時間を３２サンプリン
グ周期以上にすれば対称なプリエコーとポストエコーを
含んだインパルス応答波形が得られ、フローティング型
Ａ／Ｄ変換器の周波数特性が安定化することになる。
【００４４】今回の実験では、遅延器６１および６２の
遅延時間を３２サンプリング周期相当にすればフローテ
ィング型Ａ／Ｄ変換器の周波数特性が安定するとの結果
が得られたが、これは理論通りの結果であると言える。
遅延時間を３２サンプリング周期相当にすればフローテ
ィング型Ａ／Ｄ変換器の周波数特性が安定するとの結果
が得られたが、これは理論通りの結果であると言える。
【００４５】以上説明した通り、本実施形態に係るフロ
ーティング型Ａ／Ｄは、対称なプリエコーとポストエコ
ーを含んだインパルス応答が得られ、安定した周波数特
性が得られることが実験的にも確認された。
ーティング型Ａ／Ｄは、対称なプリエコーとポストエコ
ーを含んだインパルス応答が得られ、安定した周波数特
性が得られることが実験的にも確認された。
【００４６】さて、本実施形態においては、各スイッチ
７１、８１、７２および８２を図１に示す状態から切り
換えることにより、ＤＳＰ３およびＡ／Ｄ変換器２２か
ら出力される各デジタル信号を遅延器６１および６２を
介さないで切換器５に供給することもできる。
７１、８１、７２および８２を図１に示す状態から切り
換えることにより、ＤＳＰ３およびＡ／Ｄ変換器２２か
ら出力される各デジタル信号を遅延器６１および６２を
介さないで切換器５に供給することもできる。
【００４７】この場合、従来のフローティング型Ａ／Ｄ
変換器と同じ動作が行われるため、周波数特性が高域に
おいて不定になるが、遅延器６１および６２が使用され
ない分だけ応答性がよいという利点もある。
変換器と同じ動作が行われるため、周波数特性が高域に
おいて不定になるが、遅延器６１および６２が使用され
ない分だけ応答性がよいという利点もある。
【００４８】従って、本実施形態によれば、スイッチ７
１、８１、７２および８２の切り換えにより、遅延器６
１および６２を使用することによる安定した周波数特性
でのＡ／Ｄ変換と、遅延器６１および６２を使用しない
で行う応答性に優れたＡ／Ｄ変換の両方を行うことがで
きるという利点がある。
１、８１、７２および８２の切り換えにより、遅延器６
１および６２を使用することによる安定した周波数特性
でのＡ／Ｄ変換と、遅延器６１および６２を使用しない
で行う応答性に優れたＡ／Ｄ変換の両方を行うことがで
きるという利点がある。
【００４９】以上、Ａ／Ｄ変換器を２個したフローティ
ング型Ａ／Ｄ変換器を例に本発明の実施形態について説
明したが、本発明は３個以上のＡ／Ｄ変換器を使用した
フローティング型Ａ／Ｄ変換器にも勿論適用可能であ
る。
ング型Ａ／Ｄ変換器を例に本発明の実施形態について説
明したが、本発明は３個以上のＡ／Ｄ変換器を使用した
フローティング型Ａ／Ｄ変換器にも勿論適用可能であ
る。
【００５０】図５は、Ａ／Ｄ変換器をｎ個使用したフロ
ーティング型Ａ／Ｄ変換器の構成例を示すものである。
この図において、Ｐ1〜Ｐn-1は異なったゲインＡ1〜Ａ
n-1（１＜Ａ1＜Ａ2＜…＜Ａn-1）を有するアンプ、Ｑ0
〜Ｑn-1は各々ΔΣ変調器とデシメーションフィルタに
よって構成されたＡ／Ｄ変換器、Ｒ1〜Ｒn-1はゲイン１
／Ａ1〜１／Ａn-1を各々の入力信号に乗算する乗算器、
Ｄ0〜Ｄn-1は各々上記デシメーションフィルタと同じ遅
延時間を有する遅延器である。切換検出器４および切換
器５は図１に示したものと同じ機能を営む手段である。
このフローティング型Ａ／Ｄ変換器では、乗算器Ｒn-1
の出力信号がクリップしていないときはこの乗算器Ｒ
n-1の出力信号を遅延器Ｄn-1によって遅延させたデジタ
ル信号が切換器５から出力される。そして、変換対象で
あるアナログ信号のレベルが大きくなり、乗算器Ｒn-1
の出力信号がクリップすると、遅延器Ｄn-1に代えて遅
延器Ｄn- 2の出力信号が切換器５によって選択され、さ
らに乗算器Ｒn-2の出力信号がクリップすると、遅延器
Ｄn-2に代えて遅延器Ｄn-3の出力信号が切換器５によっ
て選択され、…という具合に各乗算器の出力信号のクリ
ップ状態に応じて、切換器５による遅延器の切り換えが
行われる。このフローティング型Ａ／Ｄ変換器において
も、上記実施形態の場合の同様な役割を果す遅延器を使
用しているので、安定した周波数特性が得られる。
ーティング型Ａ／Ｄ変換器の構成例を示すものである。
この図において、Ｐ1〜Ｐn-1は異なったゲインＡ1〜Ａ
n-1（１＜Ａ1＜Ａ2＜…＜Ａn-1）を有するアンプ、Ｑ0
〜Ｑn-1は各々ΔΣ変調器とデシメーションフィルタに
よって構成されたＡ／Ｄ変換器、Ｒ1〜Ｒn-1はゲイン１
／Ａ1〜１／Ａn-1を各々の入力信号に乗算する乗算器、
Ｄ0〜Ｄn-1は各々上記デシメーションフィルタと同じ遅
延時間を有する遅延器である。切換検出器４および切換
器５は図１に示したものと同じ機能を営む手段である。
このフローティング型Ａ／Ｄ変換器では、乗算器Ｒn-1
の出力信号がクリップしていないときはこの乗算器Ｒ
n-1の出力信号を遅延器Ｄn-1によって遅延させたデジタ
ル信号が切換器５から出力される。そして、変換対象で
あるアナログ信号のレベルが大きくなり、乗算器Ｒn-1
の出力信号がクリップすると、遅延器Ｄn-1に代えて遅
延器Ｄn- 2の出力信号が切換器５によって選択され、さ
らに乗算器Ｒn-2の出力信号がクリップすると、遅延器
Ｄn-2に代えて遅延器Ｄn-3の出力信号が切換器５によっ
て選択され、…という具合に各乗算器の出力信号のクリ
ップ状態に応じて、切換器５による遅延器の切り換えが
行われる。このフローティング型Ａ／Ｄ変換器において
も、上記実施形態の場合の同様な役割を果す遅延器を使
用しているので、安定した周波数特性が得られる。
【００５１】なお、以上説明した実施形態では、ΔΣ変
調器とデシメーションフィルタからなるＡ／Ｄ変換器を
使用したフローティング型Ａ／Ｄ変換器を例に挙げて説
明を行ったが、本発明は、このようなＡ／Ｄ変換器に限
らず、遅延時間の大きなフィルタを含んだ複数のＡ／Ｄ
変換器によって構成される様々なフローティング型Ａ／
Ｄ変換器に適用してもよく、この場合においても上記実
施形態と同様な効果が得られる。また、遅延器の遅延時
間は、例えば上記実施形態の場合だとデシメーションフ
ィルタの遅延時間相当の長さがあれば申し分のない効果
が得られるが、要求される応答速度等の諸条件を考慮し
て定めればよい。
調器とデシメーションフィルタからなるＡ／Ｄ変換器を
使用したフローティング型Ａ／Ｄ変換器を例に挙げて説
明を行ったが、本発明は、このようなＡ／Ｄ変換器に限
らず、遅延時間の大きなフィルタを含んだ複数のＡ／Ｄ
変換器によって構成される様々なフローティング型Ａ／
Ｄ変換器に適用してもよく、この場合においても上記実
施形態と同様な効果が得られる。また、遅延器の遅延時
間は、例えば上記実施形態の場合だとデシメーションフ
ィルタの遅延時間相当の長さがあれば申し分のない効果
が得られるが、要求される応答速度等の諸条件を考慮し
て定めればよい。
【００５２】
【発明の効果】以上説明したように、この発明に係るフ
ローティング型Ａ／Ｄ変換器によれば、「周波数特性が
高域において不定になる」という従来のフローティング
型Ａ／Ｄ変換器が有していた問題が生じず、安定した周
波数特性が得られるという効果がある。
ローティング型Ａ／Ｄ変換器によれば、「周波数特性が
高域において不定になる」という従来のフローティング
型Ａ／Ｄ変換器が有していた問題が生じず、安定した周
波数特性が得られるという効果がある。
【図１】 この発明の一実施形態であるフローティング
型Ａ／Ｄ変換器の構成を示すブロック図である。
型Ａ／Ｄ変換器の構成を示すブロック図である。
【図２】 同実施形態の効果を求めるべく同フローティ
ング型Ａ／Ｄ変換器から採取されたインパルス応答波形
を示す図である。
ング型Ａ／Ｄ変換器から採取されたインパルス応答波形
を示す図である。
【図３】 同実施形態の効果を求めるべく同フローティ
ング型Ａ／Ｄ変換器から採取されたインパルス応答波形
を示す図である。
ング型Ａ／Ｄ変換器から採取されたインパルス応答波形
を示す図である。
【図４】 同インパルス応答波形を合成した波形にＦＦ
Ｔを施すことにより得られた同フローティング型Ａ／Ｄ
変換器の周波数特性を示す図である。
Ｔを施すことにより得られた同フローティング型Ａ／Ｄ
変換器の周波数特性を示す図である。
【図５】 この発明に係るフローティング型Ａ／Ｄ変換
器の他の実施形態の構成を示すブロック図である。
器の他の実施形態の構成を示すブロック図である。
【図６】 従来のフローティング型Ａ／Ｄ変換器の構成
を示すブロック図である。
を示すブロック図である。
【図７】 同フローティング型Ａ／Ｄ変換器から採取さ
れた２個のインパルス応答波形を示す図である。
れた２個のインパルス応答波形を示す図である。
【図８】 同インパルス応答波形にＦＦＴを施すことに
より得られた同フローティング型Ａ／Ｄ変換器の周波数
特性を示す図である。
より得られた同フローティング型Ａ／Ｄ変換器の周波数
特性を示す図である。
【図９】 逐次比較型Ａ／Ｄ変換器から採取された２個
のインパルス応答波形を示す図である。
のインパルス応答波形を示す図である。
【図１０】 同インパルス応答波形にＦＦＴを施すこと
により得られた同逐次比較型Ａ／Ｄ変換器の周波数特性
を示す図である。
により得られた同逐次比較型Ａ／Ｄ変換器の周波数特性
を示す図である。
【図１１】 従来のフローティング型Ａ／Ｄ変換器にお
けるプリエコーとポストエコーの非対称化のメカニズム
を説明する図である。
けるプリエコーとポストエコーの非対称化のメカニズム
を説明する図である。
１１，１２……アンプ、２１，２２……Ａ／Ｄ変換器、
３……ＤＳＰ、６１，６２……遅延器、４……切換検出
器、５……切換器、７１，８１，７２，８２……スイッ
チ。
３……ＤＳＰ、６１，６２……遅延器、４……切換検出
器、５……切換器、７１，８１，７２，８２……スイッ
チ。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 3/02 H03M 1/12
Claims (3)
- 【請求項１】 アナログ信号に各々異なるゲインを付与
し、レベルの異なった複数の変換用アナログ信号として
出力するアナログレベル調整手段と、 前記アナログレベル調整手段から出力される複数の変換
用アナログ信号を各々デジタル信号に変換して出力する
複数のＡ／Ｄ変換器と、 前記複数の変換用アナログ信号に付与された各ゲインの
逆数に対応した各ゲインを、前記複数のＡ／Ｄ変換器か
ら出力される各変換用アナログ信号に対応した各デジタ
ル信号に各々付与して出力するデジタルレベル調整手段
と、 前記デジタルレベル調整手段から出力される各デジタル
信号を各々遅延させて出力する遅延手段と、 前記複数のＡ／Ｄ変換器から出力される各デジタル信号
のレベルに基づき、前記遅延手段から出力される各デジ
タル信号のうち１つのデジタル信号を選択して出力する
切換手段とを具備することを特徴とするフローティング
型Ａ／Ｄ変換器。 - 【請求項２】 前記複数のＡ／Ｄ変換器は各々ΔΣ変調
器とデシメーションフィルタとにより構成され、前記遅
延手段は前記デジタルレベル調整手段から出力される各
デジタル信号を少なくとも前記デシメーションフィルタ
の遅延時間に相当する時間だけ各々遅延させて出力する
ことを特徴とする請求項１に記載のフローティング型Ａ
／Ｄ変換器。 - 【請求項３】 前記デジタルレベル調整手段から出力さ
れる各デジタル信号を前記遅延手段を介して前記切換手
段に供給するか前記遅延手段を介さないで直接供給する
かを切り換える手段を具備することを特徴とする請求項
１または２に記載のフローティング型Ａ／Ｄ変換器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16776997A JP3304826B2 (ja) | 1997-06-24 | 1997-06-24 | フローティング型ａ／ｄ変換器 |
| US09/098,160 US6104329A (en) | 1997-06-24 | 1998-06-16 | Floating type analog-to-digital converter using delay units to achieve a wide dynamic range |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16776997A JP3304826B2 (ja) | 1997-06-24 | 1997-06-24 | フローティング型ａ／ｄ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1117550A JPH1117550A (ja) | 1999-01-22 |
| JP3304826B2 true JP3304826B2 (ja) | 2002-07-22 |
Family
ID=15855767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16776997A Expired - Fee Related JP3304826B2 (ja) | 1997-06-24 | 1997-06-24 | フローティング型ａ／ｄ変換器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6104329A (ja) |
| JP (1) | JP3304826B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6600789B1 (en) * | 1997-10-09 | 2003-07-29 | Atmel Corporation | Signal processing method and device |
| US6229470B1 (en) * | 1998-07-28 | 2001-05-08 | Texas Instruments Incorporated | Analog clipping circuit for mixed signal codecs |
| SE517675C2 (sv) * | 2000-03-14 | 2002-07-02 | Ericsson Telefon Ab L M | Ett förfarande för A/D-omvandling samt ett A/D- omvandlingssystem |
| US6268820B1 (en) * | 2000-05-05 | 2001-07-31 | Analog Devices, Inc. | Analog-to-digital conversion system |
| EP1415400A2 (en) * | 2001-07-17 | 2004-05-06 | Honeywell International Inc. | Dual analog-to-digital converter system for increased dynamic range |
| US6836227B2 (en) * | 2003-02-25 | 2004-12-28 | Advantest Corporation | Digitizer module, a waveform generating module, a converting method, a waveform generating method and a recording medium for recording a program thereof |
| US7274321B2 (en) * | 2005-03-21 | 2007-09-25 | Analog Devices, Inc. | Analog to digital converter |
| US7218259B2 (en) * | 2005-08-12 | 2007-05-15 | Analog Devices, Inc. | Analog-to-digital converter with signal-to-noise ratio enhancement |
| WO2008072130A1 (en) * | 2006-12-14 | 2008-06-19 | Nxp B.V. | Data processing device comprising adc unit |
| DE102007021166A1 (de) | 2007-05-05 | 2008-11-20 | Teconcept Gmbh | Verfahren zur adaptiven Dynamikerweiterung von Analog- zu Digitalumsetzern |
| US9017791B2 (en) | 2008-05-13 | 2015-04-28 | Owens Corning Intellectual Capital, Llc | Shingle blank having formation of individual hip and ridge roofing shingles |
| US8009075B2 (en) * | 2008-08-29 | 2011-08-30 | Broadcom Corporation | Analog to digital converter (ADC) with extended dynamic input range |
| EP2207264B1 (en) * | 2009-01-09 | 2013-10-30 | AKG Acoustics GmbH | Analogue to digital converting |
| CN103716055B (zh) * | 2013-12-16 | 2016-11-23 | 北京工业大学 | 一种预调制积分型多通道并行模拟信息转换电路 |
| US9258008B2 (en) | 2014-03-31 | 2016-02-09 | Stmicroelectronics International N.V. | Adaptive delay based asynchronous successive approximation analog-to-digital converter |
| KR20230173752A (ko) | 2020-04-28 | 2023-12-27 | 레이크 쇼어 크라이오트로닉스 인코포레이티드 | 다중-범위 재료 측정들에서 천이 효과들을 감소시키기 위한 레인징 시스템들 및 방법들 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5241310A (en) * | 1992-03-02 | 1993-08-31 | General Electric Company | Wide dynamic range delta sigma analog-to-digital converter with precise gain tracking |
| JPH065819A (ja) * | 1992-06-19 | 1994-01-14 | Toshiba Corp | 半導体メモリ装置 |
| US5561660A (en) * | 1995-04-05 | 1996-10-01 | Silicon Systems, Inc. | Offset and phase correction for delta-sigma modulators |
| US5896101A (en) * | 1996-09-16 | 1999-04-20 | Audiologic Hearing Systems, L.P. | Wide dynamic range delta sigma A/D converter |
-
1997
- 1997-06-24 JP JP16776997A patent/JP3304826B2/ja not_active Expired - Fee Related
-
1998
- 1998-06-16 US US09/098,160 patent/US6104329A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1117550A (ja) | 1999-01-22 |
| US6104329A (en) | 2000-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3304826B2 (ja) | フローティング型ａ／ｄ変換器 | |
| JP3449254B2 (ja) | Ｄ／ａ変換装置 | |
| US6353404B1 (en) | D/A conversion apparatus and D/A conversion method | |
| JP2800500B2 (ja) | バースト送信出力制御回路 | |
| US5075679A (en) | Analog/digital converter configuration with sigma-delta modulators | |
| NL8301572A (nl) | Analoge en digitale signaalinrichting. | |
| KR100519682B1 (ko) | 시그마-델타변조디지털신호의음계처리를위한신호처리장치및방법 | |
| JP3044739B2 (ja) | デジタル信号のサンプリング周波数の変換方法 | |
| US7170360B2 (en) | Device and method for digital pulse width modulation | |
| JP3318823B2 (ja) | ディジタル信号処理装置及び方法 | |
| JP2918857B2 (ja) | デジタルセンターラインフィルタ | |
| JP3334413B2 (ja) | ディジタル信号処理方法及び装置 | |
| US6624774B2 (en) | Delta sigma D/A converter | |
| US20080150635A1 (en) | Class-D amplifier | |
| US7068196B2 (en) | Digital signal processing device and digital signal processing method | |
| JPH03104481A (ja) | ビデオカメラにおけるインターポレーションを利用した画質改善回路 | |
| JP3048262B2 (ja) | ミューティング装置 | |
| US6400294B1 (en) | Method of muting a digital signal and a digital signal recording apparatus and a digital signal processing apparatus employing the digital signal muting method | |
| JPH0611117B2 (ja) | ディジタル−アナログ変換装置 | |
| JP3108281B2 (ja) | デルタシグマ型ａｄ変換回路 | |
| CA2230481A1 (en) | Method and device for the aggregation of signals from sampling values | |
| US6097325A (en) | Synchronous sigma delta modulator including a decision circuit using a polyphase sampler | |
| JPH02211720A (ja) | Ａ／ｄ変換装置 | |
| JPS6228892B2 (ja) | ||
| SU1085015A1 (ru) | Цифрова телевизионна система |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090510 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |