DE2402271C3 - Analog/Digital-Wandler - Google Patents

Description

Die Erfindung betrifft einen Analog/Digital-Wandler (abgekürzt; ADW), der zum Wandeln analoger Signale in nach dem Gray-Kode verschlüsselte Binärsignale verwendbar ist und aus der Hintereinanderschaltung einer der Anzahl der den Binärstellen des zu erzeugenden Kodewortes gleichen Anzahl von Wandlerstufen besteht, deren jede einerseits aus einem ihr zugeführten Analogsignal ein Digitalsignal und ein analoges Restsigrml erzeugt und andererseits eine erste und eine zweite Differenzverstärkerstufe enthält, von denen die zweite über einem gemeinsamen Emitterwiderstand das analoge Restsignal liefert Ein ADW dieser Art ist bekannt durch die DE-OS 19 55 555.

Der erfindungsgemäße aDW ist besonders vorteilhaft zur Quantisierung von Signalen hochauflösender Radaranlagen, schneller PCM-Systeme und breitbandiger Digitalfilter, beispielsweise Digitalfilter der Radartechnik zur Festzielunterdrückung (MTI), verwendbar.

In derartigen Anlagen und Geräten sitzt der ADW an der Nahtstelle zwischen analoger und digitaler Signalverarbeitung; er stellt das schwächste Kettenglied dar, weil an ihn bei der Umwandlung von analogen iignaien in entsprechende Kodewörter sehr große Anforderungen hinsichtlich Geschwindigkeit und Genauigkeit gestellt werden.

Die Erfindung basiert auf der Erkenntnis, daß diese Anforderungen von einem ADW leichter erfüllbar sind, wenn er sich von den bekannten ADW dadurch unterscheidet, daß er ohne den herkömmlichen analogen Abtast- und Haltekreis aufgebaut ist und arbeitet, daß er zusätzlich — zur Erhöhung seiner Wandelgeschwindigkeit bzw. Wortrate — ein symmetrisches Kodiersystem besitzt und daß er eine Schaltung zur automatischen Fehlerkorrektur aufweist

Aus Proc. IEEE, Okt. 1968, Seite 1389, ist es bekannt, daß die vorliegend behandelte Art von ADW, die auch als Kaskadencodierer oder gestreckte Faltungscodierer bezeichnet werden, fehlerbehaftet sind.

Der Erfindung liegt die Aufgabe zugrunde, einen ADW der einleitend genannten Art anzugeben, der eine möglichst monotone Wandlerkennlinie aufweist.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß für die Kompensation der Fehler der Wandlerstufen mindestens eine stufenweise wirkende Korrekturschaltung vorgesehen ist, die als Prüfsignale Nullpotential oder eine bipolare, symmetrische und treppenförmig mit dem Spannungsbetrag von 1 LSB (niederwertigstes Bit) pro Prüfschritt ansteigende oder abfallende Rechteckspannung benutzt, welche in der Totzeit des ADW eingespeist wird und die zugehörigen Ausgangssignale des ADW nach Aufbereitung und Abspeicherung wahlweise vom Eingangs- oder Ausgangssignal des ADW subtrahiert, daß der Spannungsverstärkungsfaktor der ersten, d. h. eingangsseitigen ersten ADW-Stufe I V\ = I und der aller übrigen Stufen | V\ = 2 beträgt, daß in jeder der Wandlerstufen als die zweite Differenzverstärkerstufe zwei symmetrisch angeordnete Emitterfolgerstufen vorgesehen sind, die mit Hilfe eines Rückkopplungsnetzwerkes als eigengesteuerte Doppelweggleichrichi:er arbeiten oder aber über Kornparatoren, deren logischer Ausgangspegel von der Polarität der analogen Ausgangsspannung der vorangehenden Wandlerstufe abhängt, fremdgesteuert werden, daß diese Emitterfolgerstufen als den gemeinsamen Emitterwiderstand eine Stromquelle mit hohem differentiellen Innenwiderstand besitzen und deshalb sehr genaue Spannungsfolge! darstellen, und daß zum Zwischenspeichern der digitalen Ausgangssignale jeder Wandlerstufe / Schieberegister der Länge (/-I) vorgesehen sind, deren Schiebetaktperiode der mittleren Signaldurchlaufzeit durch den analogen Teil einer Wandlerstufe entspricht.

Die Merkmale vorteilhafter weiterer Ausgestaltungen der Erfindung sind den Unteransprüchen entnehmbar.

Aus dem IBM Technical Disclosure Bulletin, Nov. 1966, Seiten 616 bis 618, insbesondere der Seite 617, Abs. 2 und 3. ist — aber nicht für einen ADW gemäß der Erfindung — die Fehlerkorrektur bei einem rezirkulierenden Faltungscodierer bekannt, der bekanntlich mit einem gestreckten Faltungscodierer verwandt ist.

Durch die DE-AS 12 93 834 sind Korrektur und Kalibrierschaltungen für ADW an sich bekannt, wobei die Korrektur am Analogsignal oder am Digitalsignal erfolgt.

Die Zeitschrift NTZ, Heft 5/1967, Seiten 257 bis 261. gibt an, bei einem Faltungscodierer die digitalen Ausgangssignale jeder Stufe mittels ^v;.rzögerungsanordnungen, die zu der Stufe getrennt zugeordnet sind, in vergleichbarer Weise mit den Schieberegistern des erfindungsgemäßen ADW, in die richtige Zeitlage zu bringen.

Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird im folgenden näher beschrieben. Es zeigt

Fig. 1 Übersichtschaltbilder eines ADW (Fig. la) undeinerADW-Stufe(Fig. Ib),

Fig. 2 Blockschaltbild eines ADW mit digitaler Abtastung und Rückkopplung,

Fig.3 Prinzipschaltbild einer ADW-Stufe ohne Rückkopplungen,

Fig.4 Prinzipschaltbilder der Emitterzweige der ersten Differenzverstärkerstufe (F i g. 4a) und der zweiten Differenzverstärkerstufe (Fig. 4b),

Fig.5 Prinzipschaltbild einer ADW-Stufe mit Rückkopplung und eigengesteuertem Vollweggleichricht?r,

F i g. 6 Prinzipschaltbild einer ADW-Stufe mit fremd- bzw. schaltergesteuertem Vollweggleichrichter, ohne Rückkopplung,

Fig. 7 Blockschaltbilder der digitalen (Fig. 7a) und analogen (Fig. 7b) Version einer Wandlerkorrekturschaltung mit Nullpotential,

F i g. 8 Blockschaltbilder der digitalen (F i g. 8a) und analogen (Fig.8b) Version einer Wandlerkorrekturschaltung mit Rechtecksignal sowie Prinzipschaltbild (Fig.8c) der Prüfsignalerzeugung mit treppenförmig variierender Spannung Up,

F i g. 9 Stufenkorrekturschaltung.

Anhand der Fi g. 1 sei der eindeutigen Symbolzuordnung und -bedeutung wegen die Funktion eines Analog/Digital-Wandlers (ADW) kurz rekapituliert. Es wird dabei ein asynchroner, sequentiell arbeitender. η-stufiger Kaskadenvandler (Fig. la) beachtet, der analoge Eingangssignale Ue in nach dem Gray-Kode verschlüsselte Binärsignale Up umsetzt. Läßt man den Kode vorläufig außer Acht, so löst der Wandler seriell die Gleichung mit η '■ Unbekannten:

+d₂-2'

wobei Urci die Referenz- bzw. Bezugsspannung, d„ die einzelnen Ziffern e!/i2S Kodewortes und Ur die Restspannung darstellen, für die immer gilt, daß L/«<'/2LSB (Least Significant Bit = niederwertigstes Bit) ist.

Jede ADW-Stufe besteht einerseits aus einem mit A bezeichneten Analogteil mit V-förmiger Übertragungscharakteristik

(U,= U_Rcf-2\U_t\)

zwischen Eingangs- und Ausgangsspannung Ua und andererseits aus einem Digitalteil D.

Der Analogteil einer ADW-Stufe setzt sich gemäß Fig. Ib aus einer ersten Differenzverstärkerstufe VI mit dem Spannungsverstärkungsfaktor | V\, die als emittergekoppelter Phaseninverter erdsymmetrischc Ausgangssignale Uc und Uc liefert, und einer zweiten Differenzverstärkerstufe V2, die die Operation der Betragsbildung (Doppelweggleichrichtung. Uc) und der Subtraktion (Pegelstiftung) durchführt, zusammen. Den Digitalteil einer ADW-Stufe bildet eine Komparatorstufe K mit den Eingangssignalen Un und Uk und den Ausgangssignalen Unbzw. Ui%

Mit U\-,-\ = Ui:, isl jeder analoge Ausgang einer ADW-Stufe gleich dem analogen Eingang der folgenden ADW-Stufe, wobei deren Anzahl η die Auflösung des gesamten Wandlers bestimmt. Die Ziffern eines Kodewortes werden, beginnend mit der höchsten .Stellenwertigkeit, in absteigender Ordnung gebildet, bis mit der letzten Stufe D_n der gewünschte Quantisierungsgrad erreicht ist.

Gleichzeitig ist der gesamte ADW streng symmetrisch aufgebaut, da seine Kodierzeit von der Polarität der Eingangsspannung abhängt und er auf diese Weise zusätzlich gegen Versorgungsspannungsänderungen und Massestörungen unempfindlich ist.

Die prinzipielle Schwierigkeit bei den bekannten Analog/Digital-Wandlern besteht darin, die geforderte Arbeitsgenauigkeit in der zur Verfügung stehenden Zeit, die wiederum durch die Basisbandbreite des Analogsignals und das Abtasttheorem vorgegeben ist, bei vernünftigem Schaltungsaufwand zu erreichen.

Einen ersten Schritt in dieser Richtung stelle die Eliminierung des Abtast- und Haltekreises dar; unter Vermeidung der Abtastung wird ein Bewertungskoder mit zeitlicher Staffelung (Fig. 2) eingesetzt. Eine Kettenschaltung von π identischen Kodierstufen — jede führt hier eine 1-Bit-Kodierung durch — realisiert dieses Schaltungsprinzip.

Diese Schaltung ist um (n-\) Schieberegister mit einer vom höchstwertigsten zum niederwertigsten Bit linear auf Null Speicherplätzen SR abfallenden Wortiänge erweitert, so daß an einem Ausgaberegister AR die den analogen Eingangssignalen entsprechenden

Kodewörter mit η Bits bei einer Wortrate von — bzw. abgenommen werden können.

τ + t_r

Mit r ist hier diejenige Kodierzeit einer ADW-Stufe bezeichnet, die bei Bedarf um die Zeitspanne t_r auf die mittlere Zeit r verlängert ist. Über verlängerbare Verzögerungsglieder T_r werden diese Verzögerungszeiien f_r so eingestellt, daß sich alle ADW-Stufendurchlaufzeiten möglichst genau einem mittleren Wert ~τ nähern, der so gewählt ist. daß er dem Reziprokwert T der Schiebetaktfrequenz h entspricht, also Τ^Ύ. Eine gute Jitterfreiheit der einzelnen Bits ist somit sichergestellt, und der Abtast- und Haltekreis kann — im Gegensatz zum binären Kaskadenwandler — entfallen.

Als ein Aüsführungsbeispie! einer ADW-Stufe können die Schaltungen nach den F i g. 3 und 4 betrachtet werden. Bei Bedarf kann hier die erste Differenzverstärkerstiife mit Kompensation ihres Frequenzganges betrieben werden. Sie liefert auf jeden Fall die nötige Verstärkung und Phasenumkehr bei großer Bandbreite und stellt den Übergang von Eintakt- auf Gegentaktbc- -) trieb her. der aus Gründen der polaritätsunabhängigcn. identischen Durchlaufzeilen gefordert werden muß. Diese über den gemeinsamen Emitterwiderstand (= Stromquelle Jk,ή stromgcgcngckoppelte Stufe arbeitet bei einer Verstärkung | V| = 1 bis in den hohen

ίο MHz-Bereich einwandfrei, wobei zu erwähnen ist, daß der Betrag der Verstärkung aller übrigen Wandlerstufen I VI = 2 beträgt.

Eine im wesentlichen aus zwei symmetrisch angeordneten Emitterfolgerstufen gebildete zweite Diffcrenz-

r> verstärkerstufe führt die Operation der Bctragsbildung und der Subtraktion durch. Eine Konstantstromquelle /a.,2 mit besonders hohem differentiellem Widerstand stellt sicher, daß diese Stufe auch mit | V| = I arbeitet. Der Widerstand Rw, ι dient lediglich zur Potentialver-Schiebung, die aber auch über den nichtinvcrticrendcn Eingang U'k, der Komparatorstufe K, durchführbar wäre.

Eine modifizierte ADW-Stufe /eigen die Fig. 5 und F i g. 6. Im Fall der F i g. 5 wird eine eigengesteuerte

>-, Vollweggleichrichterschaltung mit einer Rückkopplung über die Widerstände /?< ι und R'ci eingesetzt, im Fall der F i f. 6 ist eine spannungsunabhängige, schaltergestLiierte Retragsbildung realisiert, wobei die Schaltersteuerung in jeder ADW-Stufe f7\>. 7"'s2) durch einen

in Komparator K erfolgt, dessen logischer Zustand von der Polarität der Ausgangsspannung der vorangehenden ADW-Stufe abhängt. Hierdurch wird diese betragsbildende Stufe um den Spannungsnullpunkt extrem nichtlinear und approximiert sie das Verhalten

Γ) zweier idealer Gleichrichter recht gut.

Ein Nachteil all dieser mit Transistoren bestückten Gleichspannungsverstärker und Komparatoren liegt in der Temperaturabhängigkeit ihrer Betriebseigenschaften. Der Temperaturdurchgriff wird zwar bei den Differenzverstärkerstufen auf ca. 100 \iVrC gegenüber ca. 2mV/°C eines einzelnen üblichen Si-Transistors reduziert, doch führt die Temperaturabhängigkeit der Basis-Emitterspannung Übe, des Stromverstärkungsfaktors λ und des Kollektor-Basis-Reststromes Icbo immer noch zu erheblichen thermischen Driften beim bipolaren Transistor, wobei die thermische Stabilität aller übrigen Bauelemente ebenfalls bei der Fehlerbetrachtung zu berücksichtigen ist. Neben den durch die Temperatur bedingten Fehlern sind in einem ADW aber auch noch die durch die Alterung seiner Bauelemente hervorgerufenen Fehler zu berücksichtigen, unH die vorgegebene Fehlerschranke muß zumindest statisch exakt eingehalten werden, wenn man nicht größere dynamische Fehler in Kauf nehmen will, die recht viel höher als der maximale relative Fehler Fr<2~' ausfallen werden. Da das Eingangssignal Ue sich als Funktion der Zeit ändert (U_E= Ue (t)), wird man also mit einem größeren Gesamtfehler rechnen müssen, wobei sich noch weitere Fehler durch das Eingangsfiltet hinzuaddieren. Eine Kompensation dieser Fehlerquellen erfolgt beispielsweise mittels Schaltungen gemäß Fig.? bis 9.

Das Prinzip der Fehlereliminierung gemäß F i g. 7 — sowohl in der digitalen (Fig. 7a) als auch in dei analogen (Fig. 7b) Schaltungsauslegung (Version) — besteht darin, in zeitlichen Abständen, die durch dii Wandlerdnftgeschwindigkeit und seine Auflösung (<'/2 LSB) bestimmt werden, den Schalter 51 zu öffner

und bo anliegendem Massepolciitial einen Wandlerzvklus durchzuführen.

(icmäß I ig. 7a wild iliis diesem Nullpolenlial entsprechende — eveniuell durch die zuvor erwähnte I c-lilcicjiiollcn verlälschtc Kodeworl — mich seiner Kodierung in ein Speiclicrregister ffi-Mit-Kegister) eingeli.'sen und mich Offnen des Schilllers .V I von allen ilen jeweiligen analogen Cingangsspannungen Ui (t) einsprechenden Kodewörlern subtrahiert.

(iernäß I i g. 7b wird dagegen das digitale l'ehlervvort über einen Digital/Analog Wandler (I)AW) in ein analoges I ehlersignal lückgewandell und nach Offnen ties Schallers .Vl vom Eingangssignal Ih(O i" der ersten Differenzverstärkersüife V I des AI)W siihlrahiert.il. Ii. als Spa η nun μ /''/ {an die Hasis des Transistors 7 M angelegt.

/war wird bei diesen Verfahren gemäl.l I'ig. 7 nur einmal die Wandleiduichlaiif/eit η ■ τ für Korrektur-/wecke benotigt, doch gehen die vom Schalter .Si und \oiii l.ingangswidersiand /'herrührenden I ehlerspan nungen \»ll in die Korrektur ein. ein in manchen l'ällen untragbarer Nachteil.

Vorteilhafterweise arbeitet man deshalb nach lig. X mit einer zusätzlichen l'riilspannung Ur- die treppenlörmig in tier Amplitude derart moduliert ist, dall sie nach 2" l'riil'uiigen den gesinnten Aussleuerbereich des .AI)W durchfahren hai. Pro l'rüf/>klus (Wandlertot/eil) werden die Schalter .SV und Sr wechselseitig zur Erzeugung des Prüfsignals (V gemäß lig. 8c betätigt. Die den jeweiligen analogen Prüfsignalen entsprechenden Kodevvörter werden in der gleichen Wandlerloizcit voneinander subtrahiert: das Ergebnis dieser Operation wird als Korrekturspannung in l'orm eines Rcstsignals entweder in digitaler l'orm (E i g. 8c) an eine dem ADW nacligeschallete Subtraktionsschaltung oder in analoger EormfE ig. 8b) als Eehlerspanniing (/'/ ι an die Basis des Transistors T\, der ersten Differenzverstärkerstufe Vl gelegt.

Will man sich sowohl ilen stufenweisen Wandlerabgleich im Prüffeld als auch ständige Wandlerkorrckluren im lielriebsfalle ersparen, so sollte man den Al)Vv' gemäß I-'i g. 4 mit einer /usalzschaltiing komplettieren, liier wird das Prüfsignal (V mit der zuvor beschriebenen Kurvenform in der Wandlertotzeil allen η ADW-Slufen parallel angeboten und jede Stufe eiiispr eciieiiu tii'i SciunUii'ig ΠιΚ'π ί ig.'! separat korrigiert. Der Vorteil dieser Methode liegt in der höheren Koiiekturgenauigkcil. in der kurzen Prüfzeit und der Erhaltung des ungeschmälert großen AI)W-•\ussleuerbcieiches. unabhängig von der (iröße und dem Vorzeichen der Drift. Aus Aiifwandsgriinden ist hier nur eine analoge Version gezeigt, obgleich vom Prin/ip her selbstverständlich auch eine digitale Sclialtungsauslegiing möglich i<·:.

Hierzu ¹I Hhitt /.eichnuimen

Claims (14)

1. Patentansprüche;

   J, Analog/Digital-Wandler, der zum Wandeln analoger Signale in nach dem Gray-Kode verschlüsselte Binärsignale verwendbar ist und aus der Hintereinanderschaltung einer der Anzahl der den Binärstellen des zu erzeugenden Kodewortes gleichen Anzahl von Wandlerstufen besteht, deren jede einerseits aus einem ihr zugeführten Analogsignal ein Digitalsignal und ein analoges Restsignal erzeugt und andererseits eine erste und eine zweite Differenzverstärkerstufe enthält, von denen die zweite über einem gemeinsamen Emitterwiderstand das analoge Restsignal liefert, dadurch gekennzeichnet, daß für die Kompensation der Fehler der Wandlerstufen mindestens eine stufenweise wirkende Korrekturschaltung vorgesehen ist, die als Prüfsignale Nullpotential oder eine bipolare, symmetrische und treppenförmig mit dem Spannungsbetrag von 1 LSB (niederwertigstes Bit) pro Prüfschritt ansteigende oder abfallende Rechteckspannung benutzt, welche in der Totzeit des Analog/Digital-Wandlers eingespeist wird und die zugehörigen Ausgangssignale des Analog/Digital-Wandlers nach Aufbereitung und Abspeicherung wahlweise vom Eingangs- oder Ausgangssignal des Analog/Digital-Wandlers subtrahiert, daß der Spannungsverstärkungsfaktor der ersten, d. h. eingangsseitigen ersten Analog/Digital-Wandler-Stufe I V\ = 1 und der aller übrigen Stufen | V\ = 2 beträgt, daß in jeder der Wandlerstufen als die jo zweite Differerzverstärkerstufe zwei symmetrisch angeordnete Emitterfolperstufer· vorgesehen sind, die mit Hilfe eines Rückkopplungsnetzwerkes als eigengesteuerte Doppelweggleic^richter arbeiten oder aber über Komparatoren, deren logischer Ausgangspegel von der Polarität der analogen Ausgangsspannung der vorangehenden Wandlerstufe abhängt, fremdgesteuert werden, daß diese Emitterfolgerstufen als den gemeinsamen Emitterwiderstand eine Stromquelle mit hohem differentiellen Innenwiderstand besitzen und deshalb sehr genaue Spannungsfolger darstellen, und daß zum Zwischenspeichern der digitalen Ausgangssignale jeder Wandlerstufe / Schieberegister der Länge (7—1) vorgesehen sind, deren Schiebetaktperiode der mittleren Signaldurchlaufzeit durch den analogen Teil einer Wandlerstufe entspricht.
2. 2. Analog/Digital-Wandler nach Anspruch 1, dadurch gekennzeichnet, daß die Anzahl der Korrekturschaltungen gleich der der Wandlerstufen π gewählt ist und daß diese Korrekturschaltungen in der Wandlertotzeit parallel mit dem gleichen Prüfsignal gespeist werden, wobei die Länge des Prüfsignals gleich der mittleren Durchlaufzeit des analogen Signals durch eine Wandlerstufe gewählt ist.
3. 3. Analog/Digital-Wandler nach Anspruch I oder 2, dadurch gekennzeichnet, daß die Periodendauer der Wandlertotzeit kleiner als oder gleich dem Zeitintervall gewählt ist, indem der Wandler um einen Spannungsbetrag von 1/2 LSB driftet.
4. 4. Analog/Digital-Wandler nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Stufendurchlaufzeit des analogen Signals durch jede Wandlerstufe mit Hilfe von Verzögerungsgliedern gleich lang entsprechend der Schiebetaktperiode der Schieberegister gewählt ist.
5. 5. Analog/Digital-Wandler nach einem der Ansprüche I bis 4, dadurch gekennzeichnet, daß Schaltmittel vorgesehen sind, die das analoge Eingangssigna! mit einer durch das Abtasttheorem für dieses Basisbandsignal geltenden Periode und für eine Zeitdauer, die der mittleren Wandlerstufendurchlaufzeit dieses Signals entspricht, vom Wandlereingang abschalten.
6. 6. Analog/Digital-Wandler nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß Schaltmittel vorgesehen sind, die das analoge Eingangssignal nur für eine Zeitdauer auf den Wandlereingang schalten, die der mittleren Durchlaufzeit des analogen Signals durch eine Wandlerstufe entspricht, und daß die Schalterperiode durch das Abtasttheorem für das Basisbandsignal gegeben ist
7. 7. Analog/Digital-Wandler nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Wandlerreferenzspannung in Abhängigkeit von der Zeit monoton dadurch vergrößerbar oder verkleinerbar ist, daß die StromqueUe der zweiten Differenzverstärkerstufe jeder Wandlerstufe mehr oder weniger durchsteuerbar ist
8. 8. Analog/Digital-Wandler nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß für die Symmetrierung der ersten Differenzverstärkerstufe jeder Wandlerstufe integrierte Spannungsregler an dieser Basisstufe vorgesehen ist.
9. 9. Analog/Digital-Wandler nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Gegenkopplungswiderstände in den Emitterzweigen der ersten Differenzstufe jeder Analog/Digital-Wandler-Stufe teilweise kapazitiv überbrückt sind.
10. 10. Analog/Digital-Wandler nach einem der Ansprüche 1 bis 9 mit eigengesteuerten Gleichrichtern in jeder zweiten Differenzverstärkerstufe, dadurch gekennzeichnet, daß als das Rückkopplungsnetzwerk für die Eigensteuerung der Doppelweggleichrichter jeder Wandlerstufe ein Rückkopplungsnetzwerk nach Art eines üblichen Netzwerkes in galvanisch gekoppelten bistabilen Kippstufen vorgesehen ist.
11. 11. Analog/Digital-Wandler nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die Operationen der Pegelstiftung und Subtraktion nach jeder Doppelweggleichrichterstufe temperaturabhängig mittels Stromquellen steuerbar sind.
12. 12. Analog/Digital-Wandler nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß als Stromquellen für beide Differenzverstärkerstufen jeder Wandlerstufe Stromspiegelschaltungen (current mirror) oder integrierte Schaltkreise vorgesehen sind.
13. 13. Analog/Digital-Wandler nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß für die Polaritätsbestimmung der analogen Ausgangsspannung jeder Wandlerstufe Komparatoren vorgesehen sind, die wahlweise vom Ausgang der Doppelweggleichrichter oder vom analogen Stufenausgang am nichtinvertierenden Eingang angesteuert werden und an deren invertierenden Eingang ein Referenzsignal anlegbar ist, das Korrekturzwekken dient.
14. 14. Analog/Digital-Wandler nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß den beiden Kollektoren der ersten Differenzverstärkerstufe drei Emitterfolger zur Widerstandstransformation nachgeschaltet sind.