-
Gebiet der Erfindung
-
Die vorliegende Beschreibung bezieht sich auf ein System, ein Verfahren und eine Vorrichtung, die allgemein Folding-Analog-Digital-Wandler (ADC)-Schaltkreise betreffen. Spezieller beschreibt die vorliegende Offenbarung eine einheitliche Architektur für einen Folding-ADC, in dem Grob- und Fein-Komparatorfunktionen vereinigt sind. Die offenbarte Architektur kann ferner modifiziert werden, so dass sie eine rekursive Fehlerkorrektur umfasst.
-
Hintergrund
-
ADC-Schaltkreise sind in vielen Anwendungen brauchbar, in denen es erwünscht sein kann, analoge Eingangssignale in digitale Ausgangssignale zu quantisieren. Eine Vielzahl von ADC-Architekturen wurde in herkömmlichen Architekturen verwendet, einschließlich Flash-Wandler, Folding-Wandler, Teilbereichs-Wandler, Mehrschritt-Wandler, Pipeline-Wandler und Wandler auf der Grundlage von sukzessiver Approximation.
-
Flash-Wandler sind üblicherweise schneller als andere herkömmliche ADC-Schaltkreise, wie Wandler auf der Grundlage von sukzessiver Approximation. Ein Flash-Wandler hoher Genauigkeit kann jedoch eine sehr große Anzahl von Komparatoren im Vergleich zu anderen ADCs erfordern, insbesondere wenn die Genauigkeit zunimmt. Ein üblicher n-Bit-Flash-Wandler kann beispielsweise 2n-1 Komparatoren benötigen. Die Größe und Kosten der zahlreichen Komparatoren kann für viele Anwendungen nicht zu verwirklichen sein (ein 8-Bit-Wandler kann z.B. mehr als 255 Komparatoren erfordern). Anstelle der Komparatoren verwenden viele andere Hochgeschwindigkeits-ADC-Schaltkreise (z.B. Pipeline- und Folding-Wandler) komplexere Architekturen, welche weniger Komparatoren erfordern.
-
Ein Folding-ADC (faltender ADC) ist in seiner Grundarchitektur einem Flash-Wandler ähnlich, wobei die Gesamtanzahl der Komparatoren reduziert wird, indem ein Folding-Schaltkreis an das Front-Ende der Konversion angefügt wird. Anstelle der Verwendung der Komparatoren zum Unterscheiden nur eines Code-Übergangs, wie bei einem üblichen Flash-Wandler, verwendet ein Folding-ADC-Wandler die vorhandenen Komparatoren viele Male wieder. Wenn ein m-Mal-Folding-Schaltkreis in einem n-Bit-ADC verwendet wird, kann die tatsächliche Anzahl der Komparatoren von 2n-1 auf 2n/m reduziert werden, wobei m die Anzahl der gefalteten Bereiche für die Folding-Operation ist. Übliche Folding-Schaltkreise können auch als Gilbert-Multiplizierer-Schaltkreise oder analog-verdrahtete ODER-Schaltkreise bezeichnet werden.
-
Ein beispielhafter Folding-ADC ist in 1A gezeigt. Der Folding-ADC umfasst einen Referenz-Schaltkreis, eine Anordnung (1-N) kaskadierter Folding-Verstärkerstufen, eine Anordnung von Komparator-Schaltkreisen mit feiner Auflösung, einen oder mehrere Grob-Verstärkerschaltkreise, einen oder mehrere Grob-Komparator-Schaltkreise und einen Encoder-Schaltkreis. Ein Eingangssignal (VIN) wird an den Eingang der kaskadierten Folding-Verstärkerstufen und auch an die Grob-Verstärker-Schaltkreise angelegt. Der Referenz-Schaltkreis ist so angeordnet, dass er Referenzpegel für die erste Stufe der kaskadierten Folding-Verstärker-Schaltkreise und auch für die erste Stufe der Grob-Verstärker-Schaltkreise vorsieht. Optional kann ein Folge- und Halte-Schaltkreis verwendet werden, um die Eingangssignale an die Verstärker zu liefern. Zusätzlich kann eine optionale erste Stufe (STUFE 0) verwendet werden, um das Eingangssignal mit den Bezugsspannungen zu kombinieren und eine Spannungsverstärkung vorzusehen. Die Ausgänge der kaskadierten Folding-Verstärkerstufen werden an einen Eingang der Fein-Komparator-Schaltkreise angelegt. Die Ausgänge der Grob-Verstärker-Schaltkreise werden an einen Eingang der Grob-Komparator-Schaltkreise angelegt. Der Ausgang der Fein- und Grob-Komparator-Schaltkreise werden von dem Encoder bewertet, der seinerseits eine Gruppe niedrigstwertiger Bits (LSB-Bits) und höchstwertiger Bits (MSB-Bits) erzeugt, die dem Ausgangssignal des Wandlers entsprechen. Der Folding-Wandler bestimmt die LSB-Bits durch Einsatz einer analogen Verarbeitung mit einer Folding-Wandlertopologie, welche die kaskadierten Folding-Verstärkerstufen und die Fein-Komparatoren umfasst. Die MSB-Bits werden durch eine Grob-Wandlertopologie bestimmt, welche die Grob-Verstärker und die Grob-Komparatoren umfasst. Ein zusätzliches Synchronisationsbit kann verwendet werden, um sicherzustellen, dass die MSB- und LSB-Bewertung konsistent durchgeführt wird, insbesondere wenn das Eingangssignal an der Grenze eines MSB-Codeübergangs liegt.
-
In einem beispielhaften 5-Bit-Folding-ADC, können 10 Komparatoren als die Fein- und Grob-Wandler-Schaltkreise verwendet werden. Wie beispielsweise in 1B gezeigt, werden die MSB-Bits durch Vergleichen des Eingangssignals (VIN) mit drei unterschiedlichen Schwellwerten (z.B. VFSx 1/4, 1/2 und 3/4), die ein Prozentsatz der Vollausschlags-Spannung (VFS, Full Scale Voltage) sind, gefunden, um ein Ausgangssignal von 2 Bit durch Dekodieren der Ausgangssignale von drei Komparatoren vorzusehen. Wie in 1C gezeigt, können die LSB-Bits (mit Hilfe des Folding-Verstärkers) durch zyklischen Vergleich des Eingangssignals (VIN) mit sieben Schwellwerten (z.B. VFSX 1/7, 2/7, ... 1), der ein Prozentsatz der Vollausschlags-Spannung (VFS) ist, gefunden werden, um ein Ausgangssignal von drei Bit durch sieben Komparatoren vorzusehen.
-
Die US 2003/ 0 184 459 A1 offenbart Vorrichtungen und Verfahren zur Kalibrierung von Verstärkerstufen und zur Kompensation von Fehlern in Komponenten, die den Verstärkerstufen vorgeschaltet sind. Die
US 7 403 149 B2 offenbart einen Folding-ADC, der Interpolationsfehler reduziert, während die Auflösung und die Wandlungsgeschwindigkeit des Folding-ADC erhöht werden. Die
US 6 950 051 B2 offenbart einen Folding-ADC, wobei ein Offset-Effekt wegen der Asymmetrie des Verstärkers eliminiert wird und dadurch eine höhere Auflösung des Folding-ADC realisiert werden kann. Weitere Stand der Technik ist aus der US 2003 / 0 052 803 A1 bekannt.
-
Die Erfindung sieht eine Vorrichtung gemäß Anspruch 1, ein System gemäß Anspruch 26, ein Verfahren gemäß Anspruch 31, eine Vorrichtung gemäß Anspruch 39, ein Verfahren gemäß Anspruch 49 und ein System gemäß Anspruch 56 vor. Ausgestaltungen sind in den abhängigen Ansprüchen angegeben.
-
Figurenliste
-
Mit Bezug auf die folgenden Zeichnungen werden Ausführungsbeispiele beschrieben, welche die Erfindung nicht begrenzen oder abschließen:
- 1A-1C zeigen ein Beispiel einer herkömmlichen Folding-Verstärker-Wandlerarchitekur.
- 2A zeigt ein Blockdiagramm des vorgeschlagenen einheitlichen Folding-ADC auf hohem Abstraktionsniveau;
- 2B zeigt ein detailliertes Blockdiagramm des vorgeschlagenen einheitlichen Folding-ADC;
- 2C zeigt ein detailliertes schematisches Diagramm des vorgeschlagenen einheitlichen Folding-ADC;
- 2D zeigt ein anderes detailliertes Blockdiagramm des vorgeschlagenen einheitlichen Folding-ADC;
- 3A zeigt ein Kurvendiagramm zur Illustrierung des Betriebs eines beispielhaften Folding-ADCs mit vier Stufen und einem Folding-Faktor von drei;
- 3B zeigt ein Kurvendiagramm zur weiteren Illustrierung des Betriebs eines beispielhaften Folding-ADC mit vier Stufen und einem Folding-Faktor von drei;
- 4A zeigt ein Flussdiagramm zur Illustrierung eines beispielhaften Prozessablaufs (400) für einen ADC-Schaltkreis; und
- 4B zeigt ein Flussdiagramm zur Illustrierung eines beispielhaften Prozessablauf (410) für einen Encoder-Schaltkreis, der gemäß der vorliegenden Offenbarung angeordnet ist, wobei alle Anordnungen gemäß zumindest einiger Aspekte der vorliegenden Offenbarung erfolgen.
-
Detaillierte Beschreibung
-
Verschiedene Ausführungen werden im Einzelnen mit Bezug auf die Zeichnungen beschrieben, wobei gleiche Bezugszeichen in allen Ansichten gleiche Teile und Anordnungen bezeichnen. Die Bezugnahme auf verschiedene Ausführungsformen begrenzt nicht den Schutzbereich der Erfindung, die nur durch den Schutzbereich der Ansprüche begrenzt wird. Zusätzlich sollen alle in dieser Beschreibung angegebenen Beispiele keine Beschränkung darstellen; sie erläutern nur die vielen möglichen Ausführungsformen der beanspruchten Erfindung.
-
In der gesamten Beschreibung und den Ansprüchen haben die folgenden Begriffe wenigstens die ihnen explizit zugewiesene Bedeutung, außer wenn der Kontext eindeutig etwas anderes ergibt. Die unten angegebenen Bedeutungen sollen die Begriffe nicht beschränken, sondern sie geben lediglich erläuternde Beispiele zur Verwendung der Begriffe. Die Bedeutung von „ein“, „eine“, „einer“ und „der“, „die“, „das“ kann eine Bezugnahme auf sowohl den Singular als auch den Plural umfassen. Die Bedeutung von „in“ kann „in“ und „auf“ umfassen. Der Begriff „verbunden“ kann eine direkte elektrische, elektromagnetische, mechanische, logische oder andere Verbindung zwischen den verbundenen Gegenständen bezeichnen, ohne dass irgendwelche elektrischen, mechanischen, logischen oder andere zwischengeschaltete Gegenstände vorhanden sind. Der Begriff „gekoppelt“ kann eine direkte Verbindung zwischen Gegenständen, eine indirekte Verbindung mittels eines oder mehrerer zwischengeschalteter Gegenstände oder eine Kommunikation zwischen Gegenständen ohne eine physische Verbindung bezeichnen. Der Begriff „Schaltkreis“ kann eine einzelne Komponente oder mehrere Komponenten, die aktiv und/oder passiv, diskret oder integriert sind und die miteinander gekoppelt sind, um eine gewünschte Funktion zu erreichen, bezeichnen. Der Begriff „Signal“ kann wenigstens einen Strom, eine Spannung, eine Ladung, Daten oder eine andere identifizierbare Größe bezeichnen, einschließlich elektrisch gekoppelter und magnetisch gekoppelter Signale.
-
Kurz gesagt betrifft die vorliegende Offenbarung ein System, eine Vorrichtung und ein Verfahren für einen Folding-Analog-Digital-Wandler (ADC). Die allgemeine Architektur des Folding-ADC umfasst eine Anordnung (1-N) kaskadierter Folding-Verstärkerstufen, eine verteilte Anordnung aus Fein-Komparatoren und ein Encoder. Die kaskadierten Folding-Verstärker müssen nicht alle dieselbe Ordnung (oder denselben Faktor) der Faltung haben und können zusätzliche Verstärker-Schaltkreise und/oder Pipelines (verteilte Abtastung) aufweisen, um erhöhte Einschwingzeiten für die Signale zu ermöglichen, so dass die Wandlergeschwindigkeit maximiert wird. Jede Folding-Verstärkerstufe umfasst Folding-Verstärker, die dazu konfiguriert sind, Eingangssignale einer vorangehenden Stufe zu empfangen, und die auch Ausgangssignale für die nächste Stufe erzeugen. Diese Ausgangssignale können durch Kopplung mit einem Interpolator optional vervielfacht werden. Die Ausgangssignale der Folding-Verstärker für eine gegebene Stufe werden von einer entsprechenden Komparator-Stufe, die mehrere Komparatoren umfassen kann, bewertet. Die Ausgangssignale der Komparatoren aller Stufen werden von dem Encoder, der das Ausgangssignal des Folding-ADC erzeugt, gemeinsam bewertet. Anders als herkömmliche Folding-ADCs, die Fein- und Grob-Kanäle benötigen, sieht der vorliegend beschriebene Folding-ADC eine Konversion ohne die Notwendigkeit eines Grob-Kanals vor. Der Encoder kann auch dazu ausgelegt sein, eine rekursive Fehlerkorrektur zu erleichtern.
-
Folding-ADCs verwenden Folding-Verstärker-Schaltkreise, wie in den 1A bis 1C beschrieben. Die Verstärker in dem ADC „falten“ nicht physisch, sondern kombinieren vielmehr die Ausgangssignale der verschiedenen Verstärker in einer gegebenen Stufe, so dass mehrere Null-Durchgänge an dem Ausgang erfasst werden können, anstelle nur eines einzelnen Null-Durchgangs. Der zu beobachtende Effekt einer Folding-Verstärkerstufe ist, dass die Ausgangswellenform sich nicht in einer geraden Linie mit einer festen Neigung fortsetzt, sondern vielmehr eine Reihe von geneigten Linien aufweist. Der Begriff „Folding“ oder „Faltung“ wird daher verwendet, um das Wesen der Beziehung von Eingang zu Ausgang für jede Folding-Verstärkerstufe zu bezeichnen.
-
Herkömmliche Folding-Wandler, wie der in 1A Gezeigte, umfassen einen Grob-Kanal und einen Fein-Kanal. Der Grob-Kanal wird gebildet durch Grob-Verstärker und entsprechende Komparatoren, während der Fein-Kanal durch einen einzelnen Verstärker oder kaskadierte Folding-Verstärker und entsprechende Komparatoren gebildet wird. Die Folding-Verstärker haben eine effektive Eingangs/Ausgangs-Beziehung, die als gefaltete Kurven auftritt, wobei der Grob-Kanal dazu verwendet wird, zu lokalisieren, innerhalb welcher der Faltungen (die geneigten Kurvenabschnitte) das Eingangssignal fällt.
-
Die vorliegende Offenbarung zieht Folding-ADCs mit höherer Auflösung in Erwägung (z.B. Folding-ADCs mit einer Konversion von mehr als 6 Bit). Die höhere Auflösung profitiert stark von einer höheren Ordnung der Folding-Operationen, die erhöhte Anzahl von Folding-Operationen führt jedoch zu näher beieinander liegenden Faltungen, die eine Anpassung und Kalibrierung zwischen dem „feinen“ Kanal und dem „groben“ Kanal zunehmend schwierig macht. In der vorliegenden Offenbarung wird auch in Betracht gezogen, dass mit zunehmender Auflösung in einem herkömmlichen Folding-ADC, der den Folding-Faktor z.B. auf nur 3 begrenzt, die von dem Grob- und dem Fein-Kanal benötigte Anzahl von Komparatoren dramatisch zunimmt, was zu erhöhter Leistungsaufnahme, erhöhter Chip-Fläche und erhöhter Last an dem Eingang führt. Ein Beispiel eines 8-Bit-Folding-ADCs mit einem Folding-Faktor von 3 umfasst z.B. ungefähr 85 Komparatoren (28/3), während ein 10-Bit-Folding-ADC mit einem Folding-Faktor von 3 ungefähr 341 Komparatoren (210/3) umfasst.
-
Die vorliegend beschriebene Architektur eliminiert die Verwendung des Grob-Kanals in einem Folding-ADC und verwendet stattdessen eine einzige „vereinheitlichte“ oder „einheitliche“ („unified“) Menge von kaskadierten Folding-Stufen. Die beschriebene einheitliche Architektur verringert die Leistungsaufnahme und Chip-Fläche, weil der Grob-Kanal eliminiert wird und weniger Komparatoren benötigt werden. Die Notwendigkeit eines eigenen Grob-Kanals wurde überwunden, indem Komparatoren an den Ausgängen jeder der kaskadierten Folding-Verstärkerstufen eingebettet werden.
-
2A zeigt ein Blockdiagramm eines Folding-ADCs, der gemäß der vorliegenden Offenbarung angeordnet ist, auf einem hohen Abstraktionsniveau. Wie gezeigt, umfasst der Folding-ADC ein Bezugs-Schaltkreis, kaskadierte Folding-Verstärkereingangsstufen 1-N, verteilte Fein-Komparatoren für jede der Folding-Verstärkerstufen und einen Encoder. Das Blockdiagramm ist ähnlich dem der 1A, abgesehen davon, dass die Funktionen des Grob-Kanals (d.h. der Grob-Verstärker und Grob-Komparatoren) eliminiert wurde und dass die Fein-Komparatoren verteilt sind, wie mit Bezug \auf 2B beschrieben wird.
-
2B zeigt ein detailliertes Blockdiagramm eines Folding-ADCs, der gemäß der vorliegenden Offenbarung angeordnet ist. Wie gezeigt, umfasst der Folding-ADC ein Referenz-Schaltkreis, einen nicht-faltenden Verstärker (STUFE 0), Folding-Verstärkerstufen 1 bis N und Fein-Komparatorstufen 0 bis N. Optionale Interpolatorstufen 0 bis N-1 sind ebenfalls dargestellt.
-
Die nicht-faltende Verstärkerstufe (d.h. STUFE 0) ist so angeordnet, dass sie ein Eingangssignal (VIN) und eine Reihe von Bezugssignalpegeln (z.B. REF1, REF2, REF3 ...) empfängt und eine erste Gruppe von Ausgangssignalen (z.B. VOUT01, VOUT02 ...) erzeugt. Ausgewählte Ausgangssignale von dem Verstärker STUFE 0 (d.h. dem nicht-faltenden Verstärker) werden mit einer entsprechenden Fein-Komparatorstufe (d.h. Fein-Komparator STUFE 0) gekoppelt, und auch alle Ausgangssignale von dem Verstärker STUFE 0 werden (optional) mit einer entsprechenden Interpolatorstufe (d.h. Interpolator STUFE 0) gekoppelt. Die Ausgangsanschlüsse der Interpolatorstufe STUFE 0 werden mit den Eingangsanschlüssen der ersten Folding-Verstärkungstufe (d.h. STUFE 1) gekoppelt. Ausgewählte Ausgangssignale von dem Verstärker der ersten Stufe werden mit einer entsprechenden Fein-Komparatorstufe (d.h. Fein-Komparator STUFE 1) gekoppelt, und auch alle Ausgangssignale von dem Verstärker STUFE 1 werden (optional) mit einer entsprechenden Interpolatorstufe (d.h. Interpolator STUFE 1) gekoppelt. Die Ausgangsanschlüsse der Interpolatorstufe STUFE 1 werden mit den Eingangsanschlüssen der zweiten Folding-Verstärkerstufe (d.h. STUFE 2) gekoppelt. Ausgewählte Ausgangssignale von der zweiten Verstärkerstufe werden mit einer entsprechenden Fein-Komparatorstufe (d.h. Fein-Komparator STUFE 2) gekoppelt, und auch alle Ausgangssignale von dem Verstärker STUFE 2 werden (optional) mit einer entsprechenden Interpolatorstufe (d.h. Interpolator STUFE 2) gekoppelt. Zusätzliche Folding-Verstärkerstufen/Interpolatorstufen werden ähnlich kaskadiert bis zur letzten Folding-Verstärkerstufe (d.h. STUFE N), die keinen Interpolator erfordert, wenn ausreichend viele parallele Signale vorhanden sind, um die letzte Gruppe der Komparatoren anzuschließen. Die Ausgangssignale aller Komparatoren werden mit dem Encoderblock gekoppelt, der dazu konfiguriert ist, die verschiedenen Ausgangssignale von den Komparatoren zu bewerten und einen Ausgangscode (z.B. DOUT), welcher aus MSB- und LSB-Bits besteht, zu identifizieren.
-
Jede der Folding-Verstärkerstufen wird so gewählt, dass sie einen Folding-Faktor, wie 2, 3, 4, etc. hat. 2C zeigt ein detailliertes schematisches Diagramm eines Teils eines Folding-ADC, der gemäß der vorliegenden Offenbarung angeordnet ist. Wie gezeigt, umfasst der Folding-ADC mehrere Folding-Verstärkerstufen (N-1, N, N+1 ...) mit entsprechend Interpolatorstufen und Fein-Komparatorstufen.
-
Die erste Folding-Verstärkerstufe (N-1), die in 2C gezeigt ist, umfasst neun einzelne Verstärker (A1 - A9) mit jeweils entsprechendem Eingang und Ausgang. Grundsätzlich kann eine große Anzahl paralleler Verstärker verwendet werden, üblicherweise 27 oder mehr, die Figur wurde jedoch vereinfacht. Die erste Fein-Komparatorstufe (N - 1) umfasst drei einzelne Komparatoren (C1 - C3). Die Polarität der Verstärker A1 - A3 und A7 - A9 ist nicht invertierend, während die Polarität der Verstärker A4 - A7 invertierend ist. Die Ausgänge der Verstärker A1, A4 und A7 sind miteinander gekoppelt, um einen ersten Folding-Verstärker zu bilden, der einen ersten Ausgang (O1) hat, welcher mit einem Eingang des Komparators C1 gekoppelt ist. Die Ausgänge der Verstärker A2, A5 und A8 sind miteinander gekoppelt, um einen zweiten Folding-Verstärker zu bilden, der einen zweiten Ausgang (O2) hat, der mit einem Eingang des Komparators C2 gekoppelt ist. Die Ausgänge der Verstärker A3, A6 und A9 sind miteinander gekoppelt, um einen dritten Folding-Verstärker zu bilden, der einen dritten Ausgang (O3) hat, welcher mit einem Eingangskomparator C3 gekoppelt ist. Die Ausgänge der Komparatoren C1 - C3 sind mit den Eingängen des Encoders gekoppelt.
-
Die Verwendung der Folding-Verstärkeranordnung führt zu einer Reduzierung zwischen der Anzahl der Eingänge und der entsprechenden Ausgänge und einer entsprechenden Verringerung der Signalbusbreite. Eine Interpolatorstufe kann zwischen aufeinanderfolgende Folding-Verstärkerstufen eingefügt werden, so dass die Anzahl der Eingänge und Ausgänge relativ konstant bleibt. Dies hat den zusätzlichen Vorteil, dass die Interpolation die Auflösung des ADCs erhöht, ohne dass eine zusätzliche Anzahl von Bezugsspannungen an der ersten Stufe des ADCs notwendig ist. Für eine 3X-Folding-Verstärkeranordnung entspricht die Anzahl der Eingänge neun, während die Anzahl der Ausgänge drei entspricht (eine Reduktion von 3 auf 1). Für die beispielhafte Interpolation kann ein angezapftes Widerstandsnetzwerk mit drei Eingängen und neue Ausgängen verwendet werden, so dass die Eingangssignale für die nachfolgende Stufe (z.B. STUFE N) durch Interpolation zwischen den Ausgängen (O1, O2 und O3) erhalten werden. Die gesamte Signalbusbreite wird daher für die neun Eingänge der nachfolgenden Stufen in etwa wiederhergestellt.
-
Die zweite Folding-Verstärkerstufe (N) und die dritte Folding-Verstärkerstufe (N+1) sind kaskadiert angeordnet, wobei ihre Eingänge ähnlich der der ersten Folding-Verstärkerstufe (N - 1) sind, wie gezeigt.
-
Jeder der in 2C beschriebenen Verstärker ist mit einem Eintakt-Eingang und einem Eintakt-Ausgang dargestellt. Man wird jedoch verstehen, dass dies üblicherweise Differenz-Verstärker und Differenz-Komparatoren mit vollständig differenzierenden Eingängen und Ausgängen sind. Jeder der Komparatoren kann z.B. einen der Differenzausgängen bewerten, um zu ermitteln, ob die Polarität (d.h. die Differenz zwischen positiven und negativen Ausgangsanschlüssen der Folding-Verstärker) positiv oder negativ ist. In einigen beispielhaften Ausführungen können Eintakt-Differenzverstärker/Komparatoren verwendet werden, wobei verschiedene Gleichstrom-Bezugspegel für die Komparatoren und/oder Verstärker hinzugefügt werden.
-
Bei dem in 2C beschriebenen Beispiel sind drei Komparatoren mit gleichem Abstand innerhalb jeder Verstärkerstufe angeordnet, so dass ihre Übergangspunkte in die Übergangskurve des vollständig analogen Kanals gefaltet werden, wie mit Bezug auf 3A beschrieben. Alle Komparator-Ausgangssignale werden dann von dem Encoder bewertet, so dass die exakte Position von VIN in STUFE N-1 verwendet wird, um eine bestimmte Faltung für STUFE N zu lokalisieren, ohne einen separaten Grob-ADC zu verwenden. Dies ist für die späteren Stufen extrem wichtig, wenn höhere Folding-Ordnungen die Bestimmung der absoluten Position von VIN relativ zu vielen Faltungen sehr schwierig machen könnte. Die Position von VIN in STUFE N-1 kann iterativ ermittelt werden, indem die Komparator-Ausgangssignale von den vorhergehenden Stufen bewertet werden. Ferner ist der Komparator 2 jeder Stufe tatsächlich redundant gegenüber den Komparatoren 1, 2 oder 3 der vorhergehenden Stufe. Während STUFE N-1 somit die Faltung für STUFE N lokalisiert, verwendet die Fehlerkorrekturlogik in dem Encoder das Ausgangssignal des Komparators 2 der STUFE N mit höherem Verstärkungsfaktor zum Korrigieren der Entscheidung der STUFE N-1, was zu einer hervorragenden differenziellen Linearität und vollständigen Unterdrückung von Blitzen führt, während nur eine geringere Komparatorgenauigkeit erforderlich ist.
-
Die Einbettung der Komparatoren reduziert auch ihre Gesamtanzahl. In einem Beispiel eines herkömmlichen Folding-ADCs von 8 Bit werden 43 Komparatoren verwendet. Bei der vorliegenden Architektur kann ein 10-Bit-Design mit nur 19 Komparatoren erreicht werden (3 für jede Folding-Stufe plus einer in STUFE 0, der nicht-falteten ersten Flash-Stufe). Diese kaskadierte Architektur liefert ein Konversionsergebnis zur Basis 3, wenn ein Folding-Faktor von drei verwendet wird. Die Encoderkomplexität kann auch hoch sein, wenn eine Fehlerkorrektur eingesetzt wird, wobei sich die Fehlerkorrektur von der letzten Stufe zur ersten Stufe zurück durchschwingt. Da in diesem Beispiel ein Folding-Faktor von drei verwendet wird, müssen auch die Ergebnisse von dem Encoder von Basis 3 auf Basis 2 konvertiert werden. Die Verlagerung der Komplexität aus dem analogen Bereich in den digitalen (Encoder-)Bereich eignet sich jedoch ideal für die modernen Halbleiter-Prozesse.
-
2D zeigt ein anderes detailliertes Blockdiagramm eines Folding-ADCs, der gemäß der vorliegenden Offenbarung angeordnet ist. Wie gezeigt, umfasst der Folding-ADC einen Bezugs-Schaltkreis, einen nicht-faltenden Verstärker (STUFE 0), Folding-Verstärkerstufen 1 bis N und Fein-Komparatorstufen 0 bis N. Es sind auch optionale Interpolatorstufen 0 bis N-1 gezeigt.
-
Der Folding-ADC der 2D ist im Wesentlichen ähnlich angeordnet wie der der 2B. In 2D sind jedoch Abtast- und Halte (S/H)-Stufen (STUFEN 0 bis N) zwischen den Ausgängen der Verstärker und den Interpolatorstufen eingefügt. Jede gezeigte S/H-Stufe umfasst einen Ausgang, der mit der entsprechenden Interpolatorstufe und auch mit der entsprechenden Komparatorstufe gekoppelt ist. Ein Abtast- und Halte-Steuer-Schaltkreis (S/H-Steuerung) ist ebenfalls mit Steuerleitungen für jede der S/H-Stufen gezeigt. Das Einfügen der S/H-Stufen kann der Vereinfachung eines Pipeline-Aufbaus dienen, der es ermöglicht, dass der ADC bei höheren Geschwindigkeiten läuft, indem dem ADC mehr Zeit für das Einschwingen der Signale in der Verstärkerstufe gegeben wird.
-
Jede S/H-Stufe kann aus einem oder mehreren einzelnen Abtast-/Halte-Schaltkreisen bestehen. In einigen Ausführungsformen umfasst die nicht-faltende Verstärkerstufe z.B. einen einzelnen Ausgang, und daher ist nur ein einzelner Abstast- und Halte-Schaltkreis notwendig. In anderen Beispielen, wie für die Folding-Verstärkerstufen, ist ein eigener Abtast- und Halte-Schaltkreis für jeden der Ausgänge notwendig. Die Abtast- und Halte-Schaltkreise können als vollständige Differenz-Abtast- und Halte-Schaltkreise oder als Eintakt-Abtast- und Halte-Schaltkreise realisiert sein, je nach dem wie es für die jeweilige Systemimplementierung notwendig ist.
-
3A zeigt ein Kurvendiagramm zur Illustrierung des Betriebs eines beispielhaften vierstufigen Folding-ADCs mit einem Folding-Faktor von drei. Wie durch die Wellenform 310 gezeigt, wird für die Stufe Null ein nicht-faltender Verstärker verwendet, und somit kann ein einzelner Komparator (C0,1) zum Erfassen des Null-Durchgangspunktes verwendet werden. Wie durch die Wellenform 311 gezeigt, weist die erste Folding-Verstärkerstufe (STUFE 1) drei (3) Null-Durchgangspunkte auf, und drei Komparatoren (C1,1; C1,2; C1,3) werden als Komparatoren mit hoher Auflösung verwendet. Wie durch die Wellenform 312 gezeigt, weist die zweite Folding-Verstärkerstufe (STUFE 2) neun (32) Null-Durchgangspunkte auf, und drei Komparatoren (C2, 1; C2,2; C2,3) werden als die Komparatoren mit hoher Auflösung verwendet. Wie durch die Wellenform 313 gezeigt, weist die dritte Folding-Verstärkerstufe (STUFE 3) 27 (33) Null-Durchgangspunkte auf, und drei Komparatoren (C3, 1; C3,2; C3,3) werden als die Komparatoren mit hoher Auflösung verwendet. Wie durch die Wellenform 314 gezeigt, umfasst die vierte Folding-Verstärkerstufe (STUFE 4) 81 (34) Null-Durchgangspunkte und drei Komparatoren (C4, 1; C4,2; C4,3) werden als die Komparatoren mit hoher Auflösung verwendet.
-
Wie zuvor beschrieben kann die Position von VIN der STUFE N-1 durch Bewertung der Komparatorausgänge von der vorhergehenden Stufe iterativ ermittelt werden. Der Komparator C1,2 in STUFE 1 erfasst z.B. einen Null-Durchgang bei drei Punkten, wobei zwei Punkte in einer positiven Steigung (oder Aufwärtsrichtung) und ein Punkt in einer negativen Steigung (oder Abwärtsrichtung) der Kurven auftreten. Wenn die Komparatoren zyklisch kodiert sind (d.h. ein aufwärts laufender Code unterscheidet sich von einem abwärts laufenden Code) sind die Aufwärts- und Abwärtsrichtungen bekannt. Für einen abwärts laufenden Code gibt es nur eine mögliche Kurve, während es für einen aufwärts laufenden Code zwei mögliche Kurven gibt, woraus sich eine Zweideutigkeit ergibt. Durch Bewerten des Komparatorausgangs (C0,1) der vorhergehenden Stufe kann diese Ungewissheit aufgelöst werden. Wenn der Komparator C0, 1 einen niedrigen Wert (logisch 0) hat, wird die erste Kurve für den aufwärts laufenden Code verwendet, während ein hoher Wert (logische 1) dem Fall entsprechen muss, dass die dritte Kurve dem aufwärts laufenden Code entspricht. Eine ähnliche Vieldeutigkeit ergibt sich in STUFE 2, wobei hier die Möglichkeit von fünf aufwärts laufenden Codes und vier abwärts laufenden Codes besteht. Der Komparator C2,3 kann fünf mögliche Positionen in einem aufwärts laufenden Code auslösen. Durch Zurückschauen auf den vorhergehenden Kurvenbereich der STUFE 1 kann der momentane Folding-Bereich bestimmt werden. Ähnlich kann die Vieldeutigkeit des für die STUFE 3 gewählten Bereiches durch den vorhergehenden Kurvenbereich aus STUFE 2 aufgelöst werden, und die Uneindeutigkeit für den Bereich der STUFE 4 kann durch den vorhergehenden Kurvenbereich der STUFE 3 aufgelöst werden.
-
Wie in 3A gezeigt, sind die zweiten Komparatoren (z.B. C1,2; C2,2; C3,2; C4,2) jeder Stufe (z.B. STUFE N) zu einem der Komparatoren aus der vorhergehenden Stufe (z.B. STUFE N-1) redundant. Der Komparator C1,2 ist z.B. redundant zu dem Komparator C0,1 in dem abwärts laufenden Bereich der Welle 311. Ähnlich ist der Komparator C2,2 redundant zu dem Komparator C1,1 in dem zweiten abwärts laufenden Bereich der Welle 311; der Komparator C2,2 ist redundant zu dem Komparator C1,2 in dem zweiten aufwärts laufenden Bereich der Welle 311; und der Komparator C2,2 ist redundant zu dem Komparator C1,3 in dem zweiten abwärts laufenden Bereich der Welle 311. Der Encoder kann daher dazu ausgelegt werden, STUFE N-1 zu bewerten, um die Faltung der STUFE N zu lokalisieren, und der Encoder kann auch dazu ausgelegt werden, den Ausgang von STUFE N-1 in Form einer redundanten Fehlerkorrektur unter Verwendung der Komparatorwerte von STUFE N und allen späteren Stufen zu korrigieren.
-
3B ist ein Kurvendiagramm zur weiteren Illustrierung des Betriebs eines beispielhaften vierstufigen Folding-ADCs mit einem Folding-Faktor von drei, wobei die Ausgangssignale des Komparators als eine Funktion der Eingangsspannung (VIN) dargestellt sind. Wie durch die Wellenformen 320 und 321 dargestellt, liefert der Komparator (C1,0) der nullten Stufe (STUFE 0) einen Wert von logisch 0 oder logisch 1. Wie durch die Wellenformen 322 und 323 dargestellt, liefern die Komparatoren (C1,1; C1,2; C1,3) der ersten Stufe (STUFE 1) zyklisch kodierte Werte von 000,001,011,111 für aufwärts laufende Codes und 111,110,100,000 für abwärts laufende Codes. Wie durch die Wellenformen 324 und 325 dargestellt, liefern die Komparatoren (C2,1; C2,2; C2,3) der zweiten Stufe (STUFE 2) zyklisch kodierte Werte von 000,001,011,111 für aufwärts laufende Codes und 111,110,100,000 für abwärts laufende Codes.
-
Die rekursive Verwendung der vorhergehenden Folding-Stufen als Grob-Kanal in der beschriebenen vereinheitlichten Architektur schafft ein robustes Lokalisierungsverfahren, das die geeignete Faltung ermittelt, ohne getrennte Grob-Komparatoren und Grob-Verstärker zu verwenden (d.h., in dem herkömmlichen System wird der Grob-Kanal für diese Lokalisierung verwendet). Ein zusätzlicher Vorteil der Eliminierung des Grob-Kanals ist, dass die Anpassung nur zwischen zwei aufeinanderfolgenden Stufen erforderlich ist, so dass die Gesamtanforderungen an die Anpassung der verschiedenen Schaltkreise gelockert sind.
-
Wie oben dargelegt, wird die zyklische Kodierung der Komparatoren gemäß dem Folding-Faktor verschlüsselt (encoded), so dass die Verschlüsselung für das obige Beispiel die Basis 3 hat. Das Ausgangssignal der Verschlüsselung soll dann von einer voreingestellten Basis (Basis = Folding-Faktor) auf die Basis 2 konvertiert werden, so dass das Ergebnis eine herkömmliche binäre Konversion ist. Der Encoder kann so ausgelegt werden, dass er diese Konversion auf Basis 2 vorsieht.
-
Um die beste statische Linearität zu erhalten, müssen die LSBs und die MSBs (plus alle dazwischen liegenden Bits der Potenz 3) einen konsistenten Wert für die Konversion von VIN in eine digitale Größe ergeben. Inkonsistente Konversionswerte können sich aus einem Eingangswert für irgendeinen der Komparatoren ergeben, der sehr nahe bei einem Auslösepunkt für den Komparator (auch als Null-Durchgang bezeichnet) liegt, wobei Offsets in dem Komparator dazu führen können, dass der Komparator bei einem falschen Bitwert auslöst und somit einen falschen Bitwert vorsieht. Diese beschriebene Inkonsistenz kann selbst bei Vorhandensein vernünftig kleiner Komparator- oder Verstärker-Offsets auftreten. Diese Inkonsistenz kann sich daraus ergeben, dass einige Komparatoren in STUFE N bei denselben Null-Durchgangspunkten wie STUFE N-1 auslösen. Eine vorgeschlagene Lösung besteht darin, den mittleren Komparatorausgang der STUFE N zurückzuführen und die Komparatorwerte von STUFE N-1 zu korrigieren. Der Encoder kann z.B. den Komparatorwert des Komparators C1,3 (ein Komparator aus STUFE 1) durch den Komparatorwert des Komparators C2,2 (ein Komparator der STUFE 2) ersetzen. Die Korrektur kann rekursiv angewandt werden, beginnend mit der letzten Stufe und rückwärts laufen, so dass alle Bits der Basis 3 perfekt ausgerichtet sind.
-
4A zeigt ein Flussdiagramm eines beispielhaften Prozessablaufs (400) für einen ADC-Schaltkreis, der gemäß der vorliegenden Offenbarung aufgebaut ist. Die Verarbeitung beginnt bei einem Block 401, wo die Referenzsignale (z.B. von einem Referenz-Schaltkreis) mit einer ersten Gruppe von Eingängen für die nicht-faltende Verstärkerstufe (STUFE 0) gekoppelt werden. Weiter bei Block 402 wird die momentane Stufe als STUFE 0 ausgewählt, und das Ausgangssignal der vorhergehenden Stufe wird als das Eingangssignal (VIN) identifiziert.
-
Nach Block 402 beginnt eine Verarbeitungsschleife aus den Blöcken 403 bis 408. Im Block 403 koppelt der Prozess die Ausgangs- und Eingangssignale des Verstärkers der vorhergehenden Stufe mit der momentanen Stufe. Der Verstärker für die momentane Stufe entspricht einem nicht-faltenden Verstärker, wenn die momentane Stufe STUFE 0 ist; andernfalls entspricht der Verstärker einem Folding-Verstärker. Der Verarbeitungsblock 404 ist ein optionaler Verarbeitungsblock, der verwendet wird, wenn Pipeline-Betrieb erwünscht ist, wobei die Ausgangssignale des Verstärkers für die momentane Stufe vor der weiteren Verarbeitung abgetastet werden. Weiter in Block 405 werden die Ausgangssignale des Verstärkers (oder optional die Ausgangssignale der Abtast- und Haltestufe) für die momentane Stufe gekoppelt mit den Eingängen des/der Komparatoren für die momentane Stufe. Weiter im Entscheidungsblock 406 ermittelt der Prozess, ob die momentane Stufe die letzte Stufe ist. Wenn die momentane Stufe die letzte Stufe ist, geht die Verarbeitung bei Block 409 weiter, wo alle Ausgangssignale der Komparatoren kollektiv verwendet werden, um das Ausgangssignal (DOUT) gemäß dem Encoder-Prozess zu verschlüsseln. Andernfalls geht die Verarbeitung bei Block 407 weiter. Im Block 407 werden die Ausgangssignale der Verstärker (oder optional der Ausgänge der Abtast- und Haltestufe) für die momentane Stufe mit dem Interpolator der momentanen Stufe (optional) gekoppelt. Weiter in Block 408 wird die momentane Stufe auf die nächste zur Verfügung stehende Stufe inkrementiert, und die Verarbeitung wird bei Block 403 wiederaufgenommen.
-
4B ist ein Flussdiagramm, welches einen beispielhaften Prozessablauf (410) für einen Encoder-Schaltkreis, der gemäß der vorliegenden Offenbarung angeordnet ist, illustriert. Die Verarbeitung beginnt bei Block 411, wo die momentane Stufe (STUFE K) als die erste Stufe (STUFE 1) ausgewählt wird. Nach Block 411 beginnt eine Verarbeitungsschleife, welche aus den Blöcken 412 bis 416 besteht. Im Block 412 bewertet der Prozess die Komparator-Ausgangssignale für die momentane Stufe (STUFE K) und führt abhängig hiervon eine zyklische Verschlüsselung der fein-konvertierten Werte durch. Weiter in Block 413 werden die Ausgangssignale der vorhergehenden Stufe (STUFE K - 1) bewertet, um die Faltung für die momentane Stufe (STUFE K) zu identifizieren. Weiter in Block 414 wendet der Prozess (optional) einen rekursiven Prozess an, um die Komparator-Ausgangswerte für die Stufen K-1 bis 1 zu korrigieren, wie bereits beschrieben wurde. Weiter im Entscheidungsblock 415 ermittelt der Prozess, ob die momentane Stufe (STUFE K) die letzte für die Konversion ist. Wenn zusätzliche Stufen verarbeitet werden sollen, wird die momentane Stufe inkrementiert (K = K + 1) und die Verarbeitung wird bei Block 412 wiederaufgenommen. Andernfalls fährt die Verarbeitung bei Block 417 fort, wo der endgültige Konversionswert identifiziert wird. In Block 418 kann der endgültige Konversionswert (optional) auf Basis 2 konvertiert werden.
-
Der Encoder-Prozess kann in einigen Beispielen von einem Allzweck-Prozessorkern durchgeführt werden, wie einem Mikroprozessor oder Mikrocontroller, der entweder durch einen Firmware-Mechanismus (z.B. ein Flash-Speicher, ein ROM, ein EPROM, ein EEPROM, etc.) oder durch einen Software-Mechanismus (beispielsweise ein Software-Medium, das zum Laufen geladen wird) programmiert werden. In einigen anderen Beispielen wird der Encoder-Prozess in einer Logik-Anordnung vorgesehen, wie einer programmierbaren Logikeinrichtung (PLD, programmable logic device), ein Gate-Array oder eine andere verdrahtete Logik-Schaltung. In noch anderen Beispielen ist der Encoder-Prozess eine Speziallogik, die zusammen mit anderen Teilen der ADC-Schaltkreise integriert ist.
-
Obwohl viele der hier beschriebenen Beispiele Folding-Verstärkerstufen umfassen, die alle denselben Folding-Faktor haben, ist dies nicht erforderlich. Es kann stattdessen darüber nachgedacht werden, dass jede Stufe entweder denselben Folding-Faktor oder einen anderen Folding-Faktor hat, ohne den Bereich der Erfindung zu verlassen. Ferner kann jede Verstärkerstufe einen Folding-Faktor eines beliebigen Wertes haben, einschließlich eines Folding-Faktors von 1.
-
Obwohl in einigen Beispielen die erste Verstärkerstufe als eine nicht-faltende Verstärkerstufe dargestellt wurde, ist dies kein Erfordernis. Man wird vielmehr verstehen, dass in einigen Beispielen die erste Verstärkerstufe eine Folding-Verstärkerstufe sein kann. Man wird ferner verstehen, dass in einigen Beispielen die Funktion des Referenz-Schaltkreises und die erste Verstärkerstufe kombiniert sein können. Man wird ferner verstehen, dass in einigen anderen Beispielen die Funktion der ersten Verstärkerstufe und der folgenden Verstärkerstufen kombiniert sein können.
-
Obwohl viele der hier beschriebenen Beispiele dieselbe Anzahl von Komparatoren für jede Stufe vorsehen (z.B. 3 Komparatoren für jede Stufe, außer STUFE 0), ist dies kein Erfordernis. Es kann z.B. wünschenswert sein, eine zunehmend feine Auflösung bei den Komparatoren der letzten Stufe vorzusehen, so dass eine zusätzliche Auflösung erreicht wird, In einigen Beispielen umfasst die erste Stufe nur einen einzigen Komparator-Schaltkreis, während in anderen Beispielen die erste Stufe mehr als einen Komparator-Schaltkreis umfasst.
-
Obwohl viele der hier beschriebenen Beispiele vollständige Differenz-Verstärker und/oder vollständige Differenz-Komparatoren in jeder Stufe umfassen, ist dies kein Erfordernis. Es kann stattdessen darüber nachgedacht werden, dass jede Stufe entweder Eintakt-Verstärker oder vollständige Differenz-Verstärker umfasst. Ferner kann darüber nachgedacht werden, dass die Komparatoren gleichfalls entweder Eintakt-Komparatoren oder vollständige Differenz-Komparatoren sind.
-
Obwohl viele der hier beschriebenen Beispiele ein Interpolator-Schaltkreis aufweisen, der zwischen aufeinanderfolgenden kaskadierten Folding-Verstärkerschaltkreisen positioniert ist, ist dies kein Erfordernis. Es kann stattdessen darüber nachgedacht werden, dass in einigen Ausführungen der Interpolator-Schaltkreis weggelassen wird, während in anderen Ausführungen der Interpolator-Schaltkreis erwünscht ist. Der Interpolator-Schaltkreis kann ferner in einigen Fällen als einen Mittelungs-Schaltkreis betrachtet werden, ohne den Bereich der Offenbarung zu verlassen.
-
Obwohl viele der hier gezeigten Beispiele Abtast- und Halte-Stufen zwischen Verstärker- und Interpolator-Stufen beschreiben, ist dies kein Erfordernis. Es kann stattdessen darüber nachgedacht werden, dass in einigen Ausführungen keine Abtast- und Halte-Stufen erforderlich sind. In einigen Fällen kann ein begrenzter Teil der Verstärkerstufen mit entsprechenden Abtast- und Halte-Stufen eingesetzt werden, während andere keine Abtast- und Halte-Stufen verwenden. In noch anderen Beispielen kann die Position der Abtast- und Halte-Stufe variiert werden, so dass der Ausgang einer Verstärkerstufe mit einer entsprechenden Abtast- und Halte-Stufe gekoppelt wird, die nicht in dem Signalpfad zur nächsten Verstärkerstufe liegt.
-
In einigen Beispielen können die Funktionen der Komparatorstufe mit der entsprechenden Verstärkerstufe integriert werden. In einigen Beispielen können die Funktionen einer Verstärkerstufe und ihrer entsprechenden Interpolatorstufe kombiniert werden. In noch anderen Beispielen können die Funktionen einer Verstärkerstufe und ihrer korrespondierenden Abtast- und Halte-Stufe integriert werden. In noch anderen Beispielen können die Funktionen der nicht-faltenden Verstärkerstufe und der Folding-Verstärkerstufe kombiniert werden. In noch anderen Beispielen können die Funktionen des Bezugs-Schaltkreises in eine oder mehrere der Verstärkerstufen integriert werden.
-
Obwohl eine Topologie mit rekursiver Fehlerkorrektur beschrieben wurde, ist die rekursive Fehlerkorrektur optional und kann in einigen Systemen weggelassen werden. Obwohl rekursiv können ferner Spezial- oder künstliche Logiken hohe Ebenen der Parallelität und/oder des Pipeline-Betriebs einsetzen, um die Rechenverzögerung des Encoders zu minimieren.
-
Obwohl die vorhergehende Beschreibung verschiedene Ausführungen des Systems beschreibt, ist die Erfindung nicht auf diesen Ausführungen beschränkt, sondern umfasst vielmehr alle Modifikationen, Alternativen und Äquivalente, die in den Bereich der Erfindung fallen. Die Positionierung der verschiedenen Komponenten kann z.B. geändert werden, die Funktionen der Vielzahl von Komponenten kann kombiniert oder aufgeteilt werden, einzelne Komponenten können in verschiedene Komponenten aufgeteilt werden, oder Komponenten können ersetzt werden, wie im Stand der Technik bekannt. Da viele Ausführungen der Erfindung realisiert werden können, ohne vom Bereich der Erfindung abzuweichen, ist die Erfindung nur durch die folgenden Ansprüche beschränkt.