CN112805972B - 用于多线路总线正交码的无源多输入比较器 - Google Patents

用于多线路总线正交码的无源多输入比较器 Download PDF

Info

Publication number
CN112805972B
CN112805972B CN201980047094.9A CN201980047094A CN112805972B CN 112805972 B CN112805972 B CN 112805972B CN 201980047094 A CN201980047094 A CN 201980047094A CN 112805972 B CN112805972 B CN 112805972B
Authority
CN
China
Prior art keywords
sub
output nodes
lines
pairs
codeword
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980047094.9A
Other languages
English (en)
Other versions
CN112805972A (zh
Inventor
阿明·塔亚丽
C·曹
凯拉什·加里杜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kandou Labs SA
Original Assignee
Kandou Labs SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kandou Labs SA filed Critical Kandou Labs SA
Publication of CN112805972A publication Critical patent/CN112805972A/zh
Application granted granted Critical
Publication of CN112805972B publication Critical patent/CN112805972B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0276—Arrangements for coupling common mode signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0274—Arrangements for ensuring balanced coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/14—Conversion to or from non-weighted codes
    • H03M7/20—Conversion to or from n-out-of-m codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H04L25/085—Arrangements for reducing interference in line transmission systems, e.g. by differential transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

在所描述的方法和系统中，经多线路总线的多条线路接收多个信号，所述多个信号与向量信令码的码字的符号相对应；由与所述多线路总线的多条线路连接的互连电阻器网络在多个输出节点上生成所述向量信令码的码字的符号的多种组合，所述多个输出节点包括与多条子信道当中的相应的子信道关联的多对子信道输出节点；以及由多对差分晶体管生成多个子信道输出，所述多对差分晶体管当中的每一对差分晶体管与所述多对子信道输出节点当中的相应的一对子信道输出节点连接。

Description

用于多线路总线正交码的无源多输入比较器
相关申请的交叉引用
本申请要求申请号为62/684,538，申请日为2018年6月13日，名称为“用于多线路总线正交码的无源多输入比较器”的美国临时申请的权益，并要求申请号为62/683,955，申请日为2018年6月12日，名称为“用于多线路总线正交码的无源多输入比较器”的美国临时申请的权益，并将此两申请的全部内容援引于此，以供所有目的之用。
参考文献
以下在先申请的全部内容援引于此，以供所有目的之用：
申请号为12/784,414，申请日为2010年5月20日，专利号为9,288,089，授权日为2016年3月15日，发明人为Harm Cronie，Amin Shokrollahi，名称为“正交差分向量信令”的美国专利，下称《Cronie》；
申请号为13/842,740，申请日为2013年3月15日，发明人为Brian Holden，AminShokrollahi，Anant Singh，名称为“芯片间通信用向量信令码的时偏耐受方法及系统与增强型检测器”的美国专利申请，下称《Holden》；
申请号为14/612,241，申请日为2015年2月2日，专利号为9,100,232，授权日为2015年8月4日，发明人为Ali Hormati，Amin Shokrollahi，Roger Ulrich，名称为“按照符号间干扰比评价代码的方法”的美国专利，下称《Hormati 1》；
申请号为15/582,545，申请日为2017年4月28日，发明人为Ali Hormati，RichardSimpson，名称为“采用判定反馈均衡的时钟数据恢复”的美国专利申请，下称《Hormati 1》。
背景技术
在通信系统中，一个目的在于将信息从一个物理地点传输至另一物理地点。一种常用的信息传输介质为串行通信链路，该链路可基于将地面或其他常用基准作为比较对象的单个有线电路，或者基于将地面或其他常用基准作为比较对象的多个此类电路，或者基于相互间作为比较对象的多个电路。在后者的常见一例中，使用差分信令(“DS”)。差分信令的工作原理为：在一条线路上发送信号，并在该线路的配对线路上发送所述信号的反信号；此两信号的信息由两条线路之间的差值，而非其相对于地面或其他固定参考的绝对值表示。向量信令为此方面的另一例。通过向量信令，多条线路中的多个信号在保持每个信号的独立性的同时可视为一个整体。在二进制向量信令中，向量的每一分量(或称“符号”)的取值为两个可能取值的其中之一。在非二进制向量信令中，每一符号的取值均为从由多于两个的可能取值组成的组中选出的值。向量信令码的任何子集表示该码的“子码”。此类子码可本身构成一种向量信令码。
发明内容
在所描述的正交差分向量信令码的检测矩阵中，在对子信道结果进行有源检测之前，通过无源电阻器网络将该码的至少部分输入项相加。该无源求和操作能够减小共模信号变化的负面作用，并提高所得检测器的动态范围。
在所描述的方法和系统中，经多线路总线的多条线路接收多个信号，所述多个信号与向量信令码的码字的符号相对应；由与所述多线路总线的多条线路连接的互连电阻器网络在多个输出节点上生成所述向量信令码的码字的符号的多种组合，其中，所述多个输出节点包括与多条子信道当中的相应的子信道关联的多对子信道输出节点；以及由多对差分晶体管生成多个子信道输出，其中，所述多对差分晶体管当中的每一对差分晶体管与所述多对子信道输出节点当中的相应的一对子信道输出节点连接。
附图说明
图1为根据一些实施方式的含无源多输入比较器(MIC)的ODVS子信道检测器的电路图。
图2为根据一些实施方式的无源MIC内的互连电阻器网络示意图。
图3为根据一些实施方式的用于选择性地启用若干电阻性元件的可调节电阻器阵列的电路图。
图4至图6为根据一些实施方式的互连电阻器网络的可用于在多模式系统中操作的子信道特定部分的示意图。
图7为根据一些实施方式的包括用于在多模式系统中操作的开关器件的互连电阻器网络示意图。
图8为根据一些实施方式的方法流程图。
图9为根据一些实施方式在发送或接收操作模式下配置收发器的框图。
图10为根据一些实施方式在全双工操作模式下操作的收发器框图。
图11为根据一些实施方式的可调节电阻器阵列中所使用的开关电路示意图。
具体实施方式
根据《Cronie》所述，正交差分向量信令码(ODVS)尤其适合用于高速多线路通信系统。在一种诠释方式中，ODVS被视为一种能够提供更高性能和更高稳健性的码字导向型编解码方法。其中，数据码字编码为用于以每一单元间隔内一个码字的方式在多条信号线路上基本并行传输的ODVS码字，而接收器随后通过检测和解码这些ODVS码字而恢复数据。在另一种观点中，每一ODVS码字可诠释为经由所传输的多个数据信号组成的总数据码字的各数据信号一一对应调制的多个独立子信道(如正交子信道)向量的加权求和结果。
在一些实施方式中，ODVS码由矩阵描述和定义。矩阵的每一行可理解为可由相应信号码元加权的元素构成的子信道向量，而每一列表示多线路通信信道的一条线路。因此，每个单独的线路信号均可以以与其他线路信号形成各种组合的方式对多个子信道均有所贡献。
虽然并不暗示任何限制，但是以下各例中均使用《Cronie》中的H4码，也称增强不归零(ENRZ)码。ENRZ码对用于在四线路信道中传输的三个数据比特进行编码。该码的定义矩阵为：
三个数据比特D0，D1，D2可通过与阿达玛(Hadamard)矩阵H4的第2行至第4行相乘的方式进行编码，以获得四个输出值。在此类实施方式中，式1矩阵第2行至第4行当中的每一行均分别对应于多个子信道向量当中一个子信道向量。由相应数据比特(取值为+1或-1)调制或加权的每一子信道向量对应于调制子信道。所有调制子信道加总产生向量信令码的码字。在上述码字导向型观点下，三比特数据码字D<2:0>通过与该矩阵相乘而将数据编码为表示输出值[A,B,C,D]的四值码字。所述三比特数据码字D<2:0>通过与上述矩阵的第2行至第4行相乘而将数据编码为由值[A,B,C,D]构成的四值码字。为了便于在多线路总线介质内的传输，每一码字值可添加偏移量。由于元素值全部为1的矩阵第1行并不使用，因此所得ENRZ码的码字为平衡码字，即给定码字的所有符号之和为0(或者在添加偏移量的情况下为常数)，而且为向量[+1,-1/3,-1/3,-1/3]或[-1,+1/3,+1/3,+1/3]的排列组合形式。因此，与一系列ENRZ码字相对应的物理线路信号可取四个不同的值。
在一些实施方式中，上述矩阵最上方的向量视为与共模信令对应，本文中不加以使用。因此，与该矩阵的第2行至第4行相应的子信道向量当中的每一者均与所述一组数据比特D0，D1，D2当中的相应数据比特相乘(即调制)，以产生三个调制子信道，这些调制子信道加总在一起产生待在多线路总线的线路中传输的码字符号A，B，C，D。
如《Cronie》中所述，ODVS码可通过将接收信号与解码矩阵相乘而解码。在一些实施方式中，该解码矩阵可对应于编码矩阵或编码矩阵的逆矩阵。如《Cronie》中所述，“西尔维斯特阿达玛(Sylvester Hadamard)矩阵”为与其逆矩阵相同的对称矩阵。此外，如《Holden》中所述，这一运算的有效施行方式为使用多输入比较器(MIC)。每一MIC均计算加权输入信号的线性组合，其中，给定MIC的权重由检测矩阵中的相应子信道向量确定，而每一MIC的输出对应于表示发送器输入数据的对跖子信道输出。因此，当编码于ENRZ信道中时，二进制数据可产生可通过传统二进制信号检测方法采样的对跖MIC输出(即眼图中的单次开眼)。对多个ENRZ子信道进行检测的一组MIC可由下式2至式4表述：
Sub0＝(W1+W3)-(W0+W2) (式2)
Sub1＝(W0+W3)-(W1+W2) (式3)
Sub2＝(W2+W3)-(W0+W1) (式4)
其中，线路信号W0，W1，W2，W3表示各列。如《Holden》进一步所述，以上等式可在模拟逻辑中有效地实施为四输入差分放大器的三个实例，所述实施方式具有多个晶体管输入端，这些输入端产生具有相同权重的两个反相项和同相项，此类反相项和同相项通过有源求和形成所需结果。
依赖有源输入元件的MIC实施方式可能会在信号动态范围和/或共模抑制方面存在问题。对于ENRZ码等ODVS码而言，由于对一个子信道的调制可能会在其他子信道内产生变化的共模偏移量，因此以上后者可能会成为显著问题。
无源MIC实施方式能够解决此类问题。此类实施方式并非在模拟计算之前通过有源电路器件对输入信号进行缓冲和隔离，而是在传统差分信号接收器或放大器上游以无源互连电阻器网络对多对子信道输出节点上的码字符号进行组合。在至少一种实施方式中，互连电阻器网络可包括三个完全相同的电阻器网络实例，每一实例均由相应的输入信号排列组合形式驱动，以在提供给相应信号接收器/差分放大器的一对相应子信道输出节点上提供差分输出，以进而生成三个子信道输出。图1为根据一些实施方式用于检测上例ENRZ码的一个子信道的一种具体子信道接收器示意图。
图2所示为根据一些实施方式的互连电阻器网络。如图所示，该互连电阻器网络与承载与向量信令码码字符号相应的信号的多线路总线的多条线路连接。在下文描述中，标注符号W0～W3可对应于多线路总线的线路(其上承载线路信号)，或者可用于指代向量信令码的码字符号。所述互连电阻器网络用于接收与向量信令码码字符号相应的线路信号，并随即在多个输出节点上生成向量信令码码字符号的各种组合(如符号Sub0+的组合)。如图2所示，所述多个输出节点包括与多个子信道当中的相应子信道关联的多对子信道输出节点。依照上式2至上式4，一对输出节点Sub0+和Sub0-成组地形成子信道Sub0的一对子信道输出节点，而Sub1+/Sub1-和Sub2+/Sub2-这两对输出节点分别成组地形成子信道Sub1和Sub2的一组子信道输出节点。该互连电阻器网络与多对差分晶体管(如图1差分放大器131的相应实例)连接，所述多对差分晶体管中的每对差分晶体管与所述多对子信道输出节点中的一对相应子信道输出节点连接，并用于生成多个子信道输出当中的一个相应子信道输出。
图1为根据一些实施方式的用于检测子信道Sub0的子信道接收器框图。在图1中，标为W0，W1，W2，W3的线路信号在本例中与式2定义的子信道Sub0的码字符号A，B，C，D相对应。在至少一种实施方式中，所述线路信号在接收时无需进一步的放大或信号处理。在其他实施方式中，所述线路信号可以为现有可变增益放大器(VGA)、连续时间线性均衡器(CTLE)或其他有源处理元件的输出信号。
作为以图1电路对子信道Sub0进行ENRZ检测的第一例，与电阻器R1，R2，R3，R4串联的开关S1，S2，S3，S4均假设处于闭合状态。在一些实施方式中，电阻器R1～R4均为等值电阻器。在一些实施方式中，如图3所示和下文所进一步详细描述的一样，电阻器R1～R4的阻抗值可以调节。线路W1和W3中的输入信号由电阻器R1和R3以无源方式相加，以在与子信道Sub0相关联的一对子信道输出节点当中的第一输出节点上生成符号Sub0 +的组合结果，线路W0和W2中的输入信号由电阻器R2和R4以无源方式相加，以在与子信道Sub0相关联的一对子信道输出节点当中的第二输出节点上生成符号Sub0 -的组合结果。符号Sub0 +的组合结果可经滤波电路120发送至差分放大器131的正输入端(即同相输入端)，而符号Sub0 -的组合结果可经滤波电路121发送至差分放大器131的负输入端(即反相输入端)。在每一电阻器R1，R2，R3，R4的值均相等的情形中，各信号以相等的权重相加。需要注意的是，在使用具有多种权重大小的矩阵的情形中，使用不相等的值可能需要以不相等的权重值进行加和。《Hormati1》中公开了一些具有多种权重大小的此类矩阵，如透翅(Glasswing)矩阵。
如图所示，根据一些实施方式，滤波电路120和121为由与端接电阻器Rt连接的元件Rs和Cs构成的相同电路，用于提供频率依赖性滤波和信号端接功能。在一种例示实施方式中，输入串联阻抗(如R1与R3并联等)Rs和Cs的组合形式提供高频峰化作用，而Rt为输入信号提供端接阻抗。当需要以舍入后(如通过低通滤波)跃迁的跃迁采样值生成压控振荡器(VCO)更新所需的相位误差信号时，此类滤波功能可有助于时钟和数据恢复或CTLE。此外，当将推测式DFE采样值作为相位误差信息时，此类滤波功能可有助于《Hormati 2》中公开的采用DFE的CDR实现舍入程度更高的眼图。在一些实施方式中，通过调节电阻器R1～R4的阻抗，可以实现对低通滤波器截止频率的调节，以下将结合图3对此进行进一步详细描述。
在一种实施方式中，131表示实施式2减法运算的差分线性放大器，相应地，子信道输出Sub0为表示提供给发送器的相应数据信号的模拟信号。在另一实施方式中，131为表示差分比较器，用于在生成模拟对跖值后进行幅度切片操作而实施所述减法运算，以获得与子信道调制所使用的二进制数据值相应的二进制数字子信道输出。在其他实施方式中，131可进一步含有钟控或动态采样元件，以在所需的时间上采集所述模拟或数字结果的状态。
图1电路用作能够在上述ODVS模式之外的各种模式下操作的多模式子信道接收器。举例而言，在第二(“传统”)模式下，图1电路可用于作为传统的差分接收器数据检测器。此类实施方式可通过闭合开关S1和S2(分别通过控制信号c和a)且打开开关S3和S4(分别通过控制信号d和b)的方式设置。如此，信号Sub0 +和Sub0 -仅反映用作传统差分信号对的线路信号W0和W1的状况。
在一些实施方式中，所述电路可在第三模式下操作，其中，开关S1，S2，S3，S4全部打开，以将线路W0，W1，W2，W3隔离于子信道接收器的负载作用之外。此类构造可例如在其他系统元件按反方向驱动各线路的发送(Tx)操作模式下使用。在此类实施方式中，每一子信道接收器均可与所述多线路总线的线路完全断开。作为替代方案，也可将单个子信道接收器与所述多线路总线断开，而其他两个子信道接收器按照上述方式分别作用于相应的差分信号。
开关S1，S2，S3，S4通常按照本领域中众所周知的方式，由以数字模式控制信号(如a，b，c，d)控制的MOS晶体管实现。图4至图6为此类实施方式的例示示意图。在一些环境中，为了增大信号余量或减小失真，优选以多晶体管传输逻辑门代替MOS晶体管。虽然图1中的子信道接收器和图4至图6中的电阻器网络包括用于支持多种操作模式的开关，但是在一些实施方式中，也可如图2互连电阻器网络一样，通过将与此类开关连接的接线端短接而省略这些开关。
除线路信号与输入电阻器的连接顺序之外，子信道Sub1和Sub2的子信道接收器可与图1完全相同。如图5所示，Sub1通过将与线路W0和W3中的符号相对应的线路信号组合而产生中间信号Sub1 +，并通过将与线路W1和W2中的符号相对应的线路信号组合而产生中间信号Sub1 -。类似地，如图6所示，与线路W2和W3中的符号相对应的线路信号组合产生Sub2 +，与线路W0和W1中的符号相对应的线路信号组合产生Sub2 -。
图4至图6所示分别为子信道Sub0～2的电阻器和开关网络。如图所示，每一电阻器网络接收用于控制相应开关的模式控制信号。在下例中，所有的三个子信道接收器均既可在对各对子信道输出节点上的线路信号进行组合的ODVS模式下工作，也可启用以子信道接收器Sub0和Sub1接收相应差分对信号且将子信道接收器Sub2关闭(例如，与总线断开)的“传统”模式。此类操作模式的定义如下表I所示。在第一模式下，所有开关均启用，而且各对子信道输出节点按照以上所述的式2至式4生成与所检测ODVS子信道相应的子信道输出。在第二模式下，模式控制信号a和c控制的开关启用，而所有其他开关均禁用。在此类实施方式中，与子信道Sub0关联的一对子信道输出节点上生成线路W1和W0中线路信号之间的差分输出，与子信道Sub1关联的一对子信道输出节点上生成线路W3和W2中线路信号之间的差分输出。图7所示为进一步包括用于启用所述多模式操作的模式选择开关的图2互连电阻器网络。在第三模式(发送模式)下，整个互连电阻器网络断连，以隔开接收电路，与此同时，发送驱动器与各线路连接。在第四模式(全双工模式)下，互连电阻器网络与所述多线路总线的两条线路连接，以获得差分信号，而剩余两条线路可与发送驱动器连接，以发送差分信号。此类其他模式示于下表I和图9至图10。
表I
在一些实施方式中，如上所述，所述互连电阻器网络为收发器的一部分，所述收发器包括用于将符号驱入多线路总线各线路内的多个驱动器。在此类实施方式中，所述驱动器和互连电阻器网络可在发送模式或上述多个接收模式当中的一个接收模式(如ODVS和差分信令模式，或“传统”模式)下与所述多线路总线选择性地连接。图9为根据一些实施方式的收发器900框图。如图所示，收发器900包括多个发送驱动器905和如上所述的互连电阻器网络915。在一些实施方式中，收发器900可进一步包括编码器(未图示)，用于接收一组输入数据，并随即向所述驱动器提供控制信号，以在所述多线路总线中生成向量信令码的码字符号。该收发器进一步包括可用于根据所选的模式提供上述多比特模式控制信号的模式控制器920。在图9收发器900中，所述多比特模式控制信号由用于控制如上所述和图7所示互连电阻器网络915内的开关的8个信号a～h以及用于提供给一组驱动器开关910的四个额外信号i，j，k，l构成。在一些实施方式中，每一个信号i～l可提供给用于将相应驱动器连接至所述多线路总线的相应线路或断开该连接的相应驱动器开关。具体而言，信号i可提供给与线路W0关联的驱动器，信号j可提供给与线路W1关联的驱动器，信号k可提供给与线路W2关联的驱动器，信号l可提供给与线路W3关联的驱动器。表I包括采用此类驱动器模式控制信号的两种额外模式。在完全发送模式下，互连电阻器网络915可与所述多线路总线完全断连，每一个驱动器与相应线路连接，而且线路信号驱入所述多线路总线内。在一些实施方式中，可以设置全双工模式，其中，将经线路W0和W1接收的输入差分信号进行比较，并经相应发送驱动器在线路W2和W3内发送输出信号。由于图7所示构造应该无法对控制信号a和c进行重新利用，因此此类实施方式可能需要使用额外的模式控制信号。在此类实施方式中，将线路W2和W3分别连接至子信道输出节点Sub1 -和Sub1 +的MOS开关可接收控制信号m和n。在图10所示构造中，为了实现该全双工操作模式，驱动器开关910使用4个模式控制信号i～l，互连电阻器网络1015使用10个模式控制信号a～h，m，n。
在一些实施方式中，通过改变线路信号的有效输入串联阻抗，可以改变电路121所实现的高频峰化量。在另一具体实施方式中，图1中的每一个电阻器/开关组合形式110(例如，R1与S1)实施为多组并联的图3所示串联电阻器和开关。作为非限制性一例，每一个电阻器R21～R28的值均为8×R1，每一个开关S21～S28均为可控制MOS晶体管开关。在该实施方式中，通过启用所述一组开关S21～S28当中的一个至八个开关，可以使整个组合体110产生八种不同的有效串联阻值，从而使组合式ENRZ子信道检测器产生八种不同的高频峰化特性。在实际实施方式中，图1中110的每一个实例均由图3实例代替，而图3中给定实例的闭合开关数可以为0(以如下文所述，断开第二或第三操作模式下的输入)或者为预设值，以实现与所确定的阻抗值相关联的所需频率特性。通过调节电阻器阻值来衰减高频信号的做法可有助于波特率时钟数据恢复(CDR)应用，并且在信道损失较低的情况下，可减小带宽。由于接收器和发送器共享前端，因此通过断开所有开关，所述无源MIC可将接收器与发送器完全隔开。如此，可增大频率响应。在一些实施方式中，可由单个CDM(Device-charged Mode，元件充电模式)二极管替代由二极管和电阻器(常称CDM二极管和电阻器)构成且用于防止系统发生CDM故障的辅助保护装置。如此，可增大频率响应。
在一些实施方式中，如图1所示，电阻器电路110内的开关电路S2可由单模式控制比特a控制，以设置操作模式。电阻器电路110可进一步包括可调节阻抗，该阻抗包括多个并联的图3所示开关式电阻器电路，其中，多比特阻抗控制信号控制开关S21～S28设置R2阻抗值，模式控制信号a控制模式开关设置操作模式。在一些实施方式中，可对提供给S21～S28的控制信号和模式控制信号a进行逻辑与运算，从而使得阻抗值仅根据模式控制信号a所设置的模式，将线路W0连接至输出节点。
图11为根据一些实施方式的开关(如开关S21)电路示意图。如图11所示，该开关由嵌入P阱且进一步使用深N阱(DNW)的NMOS晶体管构成。此类实施方式可将电阻器网络内开关的寄生电容与匹配网络隔离，以减小发送器的损耗。
在其他实施方式中，用于调节滤波电路120和121频率特性的数控的电阻器和/或电容器组既可单独使用，也可与上述实施方式结合使用。
在通过图3电路改变有效输入串联阻抗的实施方式中，除了与上述在“传统”操作模式下将与子信道Sub2关联的一对子信道输出节点完全断开的情形一样，将所有开关打开的实例之外，图3每一个实例的闭合开关数可在所有实例和所有子信道接收器之间保持一致。
如《Holden》中所述，通过调节输入电阻器阻值来产生其他输入加权比率，可以实现对其他ODVS码的检测。在输入信号的原有和互补形式同时可供使用的系统环境中(例如，来自具有差分输出的有源CTLE处理级)，同相和反相信号值均可在有源检测之前进行电阻式求和。
图8为根据一些实施方式的方法800的流程图。如图所示，方法800包括：经多线路总线的多条线路接收802多个信号，该多个信号与向量信令码的码字符号相对应；以与所述多线路总线的多条线路连接的互连电阻器网络生成804所述向量信令码码字符号的多种组合形式，该向量信令码码字符号的多种组合形式生成于多个输出节点上，其中，所述多个输出节点通过分组来形成分别与多个子信道当中的相应子信道相关联的多对子信道输出节点；以及以多对差分晶体管生成806多个子信道输出，所述多对差分晶体管当中的每对差分晶体管与所述多对子信道输出节点当中的一对相应子信道输出节点连接。
在一些实施方式中，所述码字符号的多种组合形式是通过将与该码字符号相对应的两个或更多个信号相加的方式生成的。在一些实施方式中，所述码字符号的多种组合形式是通过形成与该码字符号相对应的两个或更多个信号的平均信号生成的。
在一些实施方式中，如图2所示，所述多个输出节点当中的每一个输出节点通过多个电阻器当中的相应电阻器与所述多线路总线的多条线路当中两条或更多条线路连接。在一些实施方式中，所述多个电阻器具有相等的阻抗值。在一些实施方式中，如图3所示，所述多个电阻器当中的每一个电阻器具有可调节阻抗。在图3的并联电阻器网络中，所述方法进一步包括选择性地启用所述并联电阻器网络中的一个或多个电阻器，以设置所述可调节阻抗。一些此类实施方式包括由所述并联电阻器网络接收多比特阻抗控制信号，其中，该多比特阻抗控制信号表示所述可调节阻抗的阻抗值。在一些实施方式中，通过调节所述可调节阻抗来对所述多个子信道输出的高频峰化进行调节，这一点可有助于CDR和CTLE应用。
在一些实施方式中，所述方法进一步包括：通过多个模式选择晶体管选择操作模式，该多个模式选择晶体管选择性地将一条或多条线路与所述多个输出节点当中的一个或多个输出节点连接/断开。一些此类实施方式可包括将所述多线路总线的多条线路当中的一条相应线路与所述多个输出节点当中的一个相应输出节点连接。在此类实施方式中，如以上“传统”操作模式中所述，所述多个子信道输出当中的每一个子信道输出对应于跨所述多线路总线的多条线路当中两条线路的差分输出。
在一些实施方式中，所述多条子信道对应于由多个输入数据信号当中的相应输入数据信号调制的多个子信道向量。在一些此类实施方式中，所述多个子信道向量对应于正交矩阵内相互正交的行。

Claims (15)

1.一种用于多线路总线正交码的装置，其特征在于，包括：
多线路总线的多条线路，用于承载与向量信令码的码字的符号相对应的信号；
与所述多线路总线的所述多条线路连接的互连电阻器网络，其中，所述互连电阻器网络用于接收与所述向量信令码的所述码字的所述符号相对应的所述信号，并且在多个输出节点上以响应方式生成所述向量信令码的所述码字的所述符号的多种组合，所述多个输出节点分组为与多个子信道当中的相应的子信道关联的多对子信道输出节点；
多对差分晶体管，其中，所述多对差分晶体管当中的每一对差分晶体管与所述多对子信道输出节点当中的相应的一对子信道输出节点连接，并且用于生成多个子信道输出当中的相应的一个子信道输出；以及
多个模式选择晶体管，用于选择性地将一条或多条线路与所述多个输出节点当中的一个或多个输出节点断开。
2.如权利要求1所述的装置，其特征在于，所述码字的所述符号的每一个组合对应于所述码字的相应的两个符号之和。
3.如权利要求1所述的装置，其特征在于，所述多个输出节点当中的每一个输出节点与所述多线路总线的所述多条线路当中的相应的两条以上线路中的每一条线路经多个电阻器当中的相应的电阻器连接。
4.权利要求3的装置，其中，所述多个电阻器当中的每一电阻器均具有相等阻抗值。
5.权利要求3的装置，其中，所述多个电阻器当中的每一电阻器具有可调节阻抗。
6.权利要求5的装置，其中，所述多个电阻器当中的每一电阻器包括并联电阻器网络，该并联电阻器网络用于通过选择性地启用该并联电阻器网络中的一个或多个电阻器而设置所述可调节阻抗值。
7.权利要求5的装置，其中，所述互连电阻器网络用于通过调节所述可调节阻抗而对所述互连电阻器网络的子信道输出的高频峰化进行调节。
8.权利要求1的装置，其特征在于，所述多个模式选择晶体管用于将所述多线路总线的多条线路当中的一条或多条相应线路与所述多个输出节点当中相应的输出节点断开，以使得所述多个子信道输出的每一子信道输出对应于跨所述多线路总线的多条线路当中的两条线路的差分输出。
9.一种用于多线路总线正交码的方法，包括：
经多线路总线的多条线路接收多个信号，所述多个信号与向量信令码的码字符号相对应；
由与所述多线路总线的多条线路连接的互连电阻器网络在多个输出节点上生成所述向量信令码的码字符号的多种组合形式，所述多个输出节点包括与多条子信道当中的相应子信道关联的多对子信道输出节点；
由多对差分晶体管生成多个子信道输出，所述多对差分晶体管当中的每一差分晶体管与所述多对子信道输出节点当中的一对相应子信道输出节点连接；以及
由多个模式选择晶体管选择操作模式，其中，所述多个模式选择晶体管选择性地将一条或多条线路与所述多个输出节点当中的一个或多个输出节点断开。
10.如权利要求9所述的方法，其特征在于，生成所述码字的所述符号的所述多种组合包括：形成与所述码字的相应的两个以上符号相对应的相应的两个以上信号的平均信号。
11.如权利要求9所述的方法，其特征在于，所述多个输出节点当中的每一个输出节点与所述多线路总线的所述多条线路当中的相应的两条以上线路中的每一条线路经多个电阻器当中的相应的电阻器连接。
12.如权利要求11所述的方法，其特征在于，所述多个电阻器当中的每一个电阻器具有可调节阻抗。
13.如权利要求12所述的方法，其特征在于，所述多个电阻器当中的每一个电阻器包括并联电阻器网络，其中，所述方法还包括：选择性地启用所述并联电阻器网络中的一个或多个电阻器来设置所述可调节阻抗的阻抗值。
14.如权利要求12所述的方法，其特征在于，还包括：通过调节所述可调节阻抗来对所述多个子信道输出的高频峰化进行调节。
15.如权利要求9所述的方法，其特征在于，选择操作模式还包括：所述多个模式选择晶体管选择性地将一条或多条线路与所述多个输出节点当中的一个或多个输出节点断开，以使得所述多个子信道输出的每一子信道输出对应于跨所述多线路总线的多条线路当中的两条线路的差分输出。
CN201980047094.9A 2018-06-12 2019-06-07 用于多线路总线正交码的无源多输入比较器 Active CN112805972B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862683955P 2018-06-12 2018-06-12
US62/683,955 2018-06-12
US201862684538P 2018-06-13 2018-06-13
US62/684,538 2018-06-13
PCT/US2019/036170 WO2019241081A1 (en) 2018-06-12 2019-06-07 Passive multi-input comparator for orthogonal codes on a multi-wire bus

Publications (2)

Publication Number Publication Date
CN112805972A CN112805972A (zh) 2021-05-14
CN112805972B true CN112805972B (zh) 2024-04-23

Family

ID=67138038

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980047094.9A Active CN112805972B (zh) 2018-06-12 2019-06-07 用于多线路总线正交码的无源多输入比较器

Country Status (5)

Country Link
US (2) US10742451B2 (zh)
EP (1) EP3808044A1 (zh)
KR (1) KR20210019520A (zh)
CN (1) CN112805972B (zh)
WO (1) WO2019241081A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005079726A1 (en) 2004-02-23 2005-09-01 Fisher & Paykel Healthcare Limited Breathing assistance apparatus
US11660413B2 (en) 2008-07-18 2023-05-30 Fisher & Paykel Healthcare Limited Breathing assistance apparatus
ES2652561T3 (es) 2008-10-10 2018-02-05 Fisher & Paykel Healthcare Limited Almohadillas nasales para una interfaz de paciente
US9288089B2 (en) 2010-04-30 2016-03-15 Ecole Polytechnique Federale De Lausanne (Epfl) Orthogonal differential vector signaling
EP3406287B1 (en) 2010-10-08 2022-04-27 Fisher & Paykel Healthcare Limited Respiratory mask assembly for breathing assistance apparatus
WO2014172377A1 (en) 2013-04-16 2014-10-23 Kandou Labs, S.A. Methods and systems for high bandwidth communications interface
US9100232B1 (en) 2014-02-02 2015-08-04 Kandou Labs, S.A. Method for code evaluation using ISI ratio
US11240076B2 (en) 2014-05-13 2022-02-01 Kandou Labs, S.A. Vector signaling code with improved noise margin
KR102372931B1 (ko) 2015-06-26 2022-03-11 칸도우 랩스 에스에이 고속 통신 시스템
EP3408935B1 (en) 2016-01-25 2023-09-27 Kandou Labs S.A. Voltage sampler driver with enhanced high-frequency gain
CN110741562B (zh) 2017-04-14 2022-11-04 康杜实验室公司 向量信令码信道的流水线式前向纠错
CN115333530A (zh) 2017-05-22 2022-11-11 康杜实验室公司 多模式数据驱动型时钟恢复方法和装置
US10116468B1 (en) 2017-06-28 2018-10-30 Kandou Labs, S.A. Low power chip-to-chip bidirectional communications
US10693587B2 (en) 2017-07-10 2020-06-23 Kandou Labs, S.A. Multi-wire permuted forward error correction
EP3732840B1 (en) 2017-12-28 2024-05-01 Kandou Labs, S.A. Synchronously-switched multi-input demodulating comparator
EP3808044A1 (en) 2018-06-12 2021-04-21 Kandou Labs, S.A. Passive multi-input comparator for orthogonal codes on a multi-wire bus
US10931249B2 (en) 2018-06-12 2021-02-23 Kandou Labs, S.A. Amplifier with adjustable high-frequency gain using varactor diodes
WO2020055888A1 (en) 2018-09-10 2020-03-19 Kandou Labs, S.A. Programmable continuous time linear equalizer having stabilized high-frequency peaking for controlling operating current of a slicer
KR102223031B1 (ko) * 2019-03-20 2021-03-04 삼성전자주식회사 향상된 브레이드 클락 시그널링을 이용한 차동 신호 처리장치
US10680634B1 (en) 2019-04-08 2020-06-09 Kandou Labs, S.A. Dynamic integration time adjustment of a clocked data sampler using a static analog calibration circuit
US10574487B1 (en) 2019-04-08 2020-02-25 Kandou Labs, S.A. Sampler offset calibration during operation
US10608849B1 (en) 2019-04-08 2020-03-31 Kandou Labs, S.A. Variable gain amplifier and sampler offset calibration without clock recovery
US11128129B2 (en) 2019-04-08 2021-09-21 Kandou Labs, S.A. Distributed electrostatic discharge scheme to improve analog front-end bandwidth of receiver in high-speed signaling system
US11303484B1 (en) 2021-04-02 2022-04-12 Kandou Labs SA Continuous time linear equalization and bandwidth adaptation using asynchronous sampling
US11374800B1 (en) 2021-04-14 2022-06-28 Kandou Labs SA Continuous time linear equalization and bandwidth adaptation using peak detector
US11456708B1 (en) 2021-04-30 2022-09-27 Kandou Labs SA Reference generation circuit for maintaining temperature-tracked linearity in amplifier with adjustable high-frequency gain
WO2024049482A1 (en) 2022-08-30 2024-03-07 Kandou Labs SA Pre-scaler for orthogonal differential vector signalling

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5381054A (en) * 1993-12-07 1995-01-10 Rockwell International Corporation Multiple input comparator circuit for a switched resistive network
US6191623B1 (en) * 1998-09-29 2001-02-20 Lucent Technologies Inc. Multi-input comparator
US6226330B1 (en) * 1998-07-16 2001-05-01 Silicon Graphics, Inc. Eigen-mode encoding of signals in a data group
CN101847981A (zh) * 2010-04-12 2010-09-29 无锡中星微电子有限公司 多输入比较器和电源转换电路
CA2707889A1 (en) * 2010-04-12 2011-10-12 Wuxi Vimicro Corporation Multiple-input comparator and power converter
CN106576087A (zh) * 2014-08-01 2017-04-19 康杜实验室公司 带内嵌时钟的正交差分向量信令码

Family Cites Families (155)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3636463A (en) 1969-12-12 1972-01-18 Shell Oil Co Method of and means for gainranging amplification
US3824494A (en) 1973-06-08 1974-07-16 Motorola Inc Temperature stable relaxation oscillator having controllable output frequency
US3939468A (en) 1974-01-08 1976-02-17 Whitehall Corporation Differential charge amplifier for marine seismic applications
US4276543A (en) 1979-03-19 1981-06-30 Trw Inc. Monolithic triple diffusion analog to digital converter
US4774498A (en) 1987-03-09 1988-09-27 Tektronix, Inc. Analog-to-digital converter with error checking and correction circuits
US4897657A (en) 1988-06-13 1990-01-30 Integrated Device Technology, Inc. Analog-to-digital converter having error detection and correction
FR2646741B1 (fr) 1989-05-03 1994-09-02 Thomson Hybrides Microondes Echantillonneur-bloqueur a haute frequence d'echantillonnage
US5172280A (en) 1989-10-26 1992-12-15 Archive Corporation Apparatus and method for automatic write current calibration in a streaming tape drive
FR2708134A1 (fr) 1993-07-22 1995-01-27 Philips Electronics Nv Circuit échantillonneur différentiel.
US5459465A (en) 1993-10-21 1995-10-17 Comlinear Corporation Sub-ranging analog-to-digital converter
GB2305036B (en) 1994-09-10 1997-08-13 Holtek Microelectronics Inc Reset signal generator
JPH09181605A (ja) 1995-12-27 1997-07-11 Sony Corp アナログ／デジタル変換およびデジタル／アナログ変換装置
US5793254A (en) 1996-09-24 1998-08-11 Brookhaven Science Associates Llc Monolithic amplifier with stable, high resistance feedback element and method for fabricating the same
DE69719296T2 (de) 1996-11-21 2003-09-04 Matsushita Electric Ind Co Ltd A/D-Wandler und A/D-Wandlungsverfahren
US6094075A (en) 1997-08-29 2000-07-25 Rambus Incorporated Current control technique
JPH11103253A (ja) 1997-09-29 1999-04-13 Nec Corp アナログ−デジタル変換器
US6480548B1 (en) * 1997-11-17 2002-11-12 Silicon Graphics, Inc. Spacial derivative bus encoder and decoder
US6546063B1 (en) 1998-02-10 2003-04-08 Agere Systems Inc. Asynchronous clock for adaptive equalization
US6346907B1 (en) 1998-08-07 2002-02-12 Agere Systems Guardian Corp. Analog-to-digital converter having voltage to-time converter and time digitizer, and method for using same
WO2000028664A2 (en) 1998-11-12 2000-05-18 Broadcom Corporation Fully integrated tuner architecture
US6462584B1 (en) 1999-02-13 2002-10-08 Integrated Device Technology, Inc. Generating a tail current for a differential transistor pair using a capacitive device to project a current flowing through a current source device onto a node having a different voltage than the current source device
US6697420B1 (en) 1999-05-25 2004-02-24 Intel Corporation Symbol-based signaling for an electromagnetically-coupled bus system
US6396329B1 (en) 1999-10-19 2002-05-28 Rambus, Inc Method and apparatus for receiving high speed signals with low latency
US7269212B1 (en) 2000-09-05 2007-09-11 Rambus Inc. Low-latency equalization in multi-level, multi-line communication systems
US8164362B2 (en) 2000-02-02 2012-04-24 Broadcom Corporation Single-ended sense amplifier with sample-and-hold reference
DE10004996C2 (de) 2000-02-04 2002-09-26 Infineon Technologies Ag Vorrichtung und Verfahren zur Selbstkalibrierung von Faltungs-Analog/Digitalwandlern
US6509796B2 (en) 2000-02-15 2003-01-21 Broadcom Corporation Variable transconductance variable gain amplifier utilizing a degenerated differential pair
DE10016445C2 (de) 2000-03-29 2002-03-28 Infineon Technologies Ag Elektronische Ausgangsstufe
US6597942B1 (en) 2000-08-15 2003-07-22 Cardiac Pacemakers, Inc. Electrocardiograph leads-off indicator
US6563382B1 (en) 2000-10-10 2003-05-13 International Business Machines Corporation Linear variable gain amplifiers
US6384758B1 (en) 2000-11-27 2002-05-07 Analog Devices, Inc. High-speed sampler structures and methods
US6400302B1 (en) 2001-02-26 2002-06-04 Analog Devices, Inc. Quasi-differential successive-approximation structures and methods for converting analog signals into corresponding digital signals
JP3795338B2 (ja) 2001-02-27 2006-07-12 旭化成マイクロシステム株式会社 全差動型サンプリング回路及びデルタシグマ型変調器
JP2002271201A (ja) 2001-03-09 2002-09-20 Fujitsu Ltd Ａ／ｄ変換器
TW569534B (en) 2001-05-15 2004-01-01 Via Tech Inc Data transmission system using differential signals as edge alignment triggering signals and input/output buffers thereof
US7133485B1 (en) 2001-06-25 2006-11-07 Silicon Laboratories Inc. Feedback system incorporating slow digital switching for glitch-free state changes
JP3939122B2 (ja) 2001-07-19 2007-07-04 富士通株式会社 レシーバ回路
US6624699B2 (en) 2001-10-25 2003-09-23 Broadcom Corporation Current-controlled CMOS wideband data amplifier circuits
US6624688B2 (en) 2002-01-07 2003-09-23 Intel Corporation Filtering variable offset amplifer
US6861888B2 (en) 2002-01-16 2005-03-01 Agilent Technologies, Inc. High-sensitivity differential data latch system
US6977549B2 (en) 2002-02-25 2005-12-20 Nec Corporation Differential circuit, amplifier circuit, driver circuit and display device using those circuits
JP3737058B2 (ja) 2002-03-12 2006-01-18 沖電気工業株式会社 アナログ加減算回路、主増幅器、レベル識別回路、光受信回路、光送信回路、自動利得制御増幅回路、自動周波数特性補償増幅回路、及び発光制御回路
SE521575C2 (sv) 2002-03-25 2003-11-11 Ericsson Telefon Ab L M Kalibrering av A/D omvandlare
US6573853B1 (en) 2002-05-24 2003-06-03 Broadcom Corporation High speed analog to digital converter
US6996379B2 (en) 2002-07-23 2006-02-07 Broadcom Corp. Linear high powered integrated circuit transmitter
US20040027185A1 (en) 2002-08-09 2004-02-12 Alan Fiedler High-speed differential sampling flip-flop
US8064508B1 (en) 2002-09-19 2011-11-22 Silicon Image, Inc. Equalizer with controllably weighted parallel high pass and low pass filters and receiver including such an equalizer
JP3990966B2 (ja) 2002-10-08 2007-10-17 松下電器産業株式会社 差動増幅器
US7188199B2 (en) 2003-06-03 2007-03-06 Silicon Labs Cp, Inc. DMA controller that restricts ADC from memory without interrupting generation of digital words when CPU accesses memory
US7375568B2 (en) 2003-06-16 2008-05-20 Nec Corporation Logic circuit with restrained leak current to differential circuit
US7283596B2 (en) 2003-07-08 2007-10-16 Avago Technologies General Ip (Singapore) Pte Ltd PAM-4 data slicer having symmetrical offset
US7688887B2 (en) 2003-09-02 2010-03-30 Gennum Corporation Precision adaptive equalizer
US7049889B2 (en) 2004-03-31 2006-05-23 Analog Devices, Inc. Differential stage voltage offset trim circuitry
GB0407663D0 (en) 2004-04-03 2004-05-05 Ibm Variable gain amplifier
US7602246B2 (en) 2004-06-02 2009-10-13 Qualcomm, Incorporated General-purpose wideband amplifier
KR100642008B1 (ko) 2004-06-28 2006-11-02 삼성전자주식회사 임피던스 제어회로 및 임피던스 제어방법
US7697915B2 (en) 2004-09-10 2010-04-13 Qualcomm Incorporated Gain boosting RF gain stage with cross-coupled capacitors
WO2006034313A1 (en) 2004-09-20 2006-03-30 The Trustees Of Columbia University In The City Ofnew York Low voltage operational transconductance amplifier circuits
TWI269524B (en) 2004-11-08 2006-12-21 Richwave Technology Corp Low noise and high gain low noise amplifier
TWI239715B (en) 2004-11-16 2005-09-11 Ind Tech Res Inst Programmable gain current amplifier
EP2364046A3 (en) 2004-12-30 2012-02-22 Lg Electronics Inc. A method of updating channel information by a mobile station that is in power saving mode
US7199728B2 (en) 2005-01-21 2007-04-03 Rambus, Inc. Communication system with low power, DC-balanced serial link
JP4607636B2 (ja) 2005-03-25 2011-01-05 株式会社東芝 アナログ／ディジタル変換回路
US7656321B2 (en) 2005-06-02 2010-02-02 Rambus Inc. Signaling system
US7560957B2 (en) 2005-07-12 2009-07-14 Agere Systems Inc. High-speed CML circuit design
US7482863B2 (en) 2005-08-12 2009-01-27 Roberts Retrovalve, Inc. Expanded performance and functions for vacuum tube replacement devices
US7912158B2 (en) 2005-11-08 2011-03-22 Navcom Technology, Inc. Sampling threshold and gain for satellite navigation receiver
KR100819119B1 (ko) 2006-01-09 2008-04-04 삼성전자주식회사 초광대역 응용을 위한 필터의 ｃｍｏｓ 증폭기 및 그 방법
JP4073456B2 (ja) 2006-01-30 2008-04-09 寛治 大塚 インピーダンス変換装置
JP4705858B2 (ja) 2006-02-10 2011-06-22 Ｏｋｉセミコンダクタ株式会社 アナログ・ディジタル変換回路
US7688102B2 (en) 2006-06-29 2010-03-30 Samsung Electronics Co., Ltd. Majority voter circuits and semiconductor devices including the same
US20080107209A1 (en) 2006-11-03 2008-05-08 Yu Cheng Slicer circuit capable of judging input signal correctly
US7372295B1 (en) 2006-12-22 2008-05-13 Altera Corporation Techniques for calibrating on-chip termination impedances
US8184686B2 (en) 2007-01-10 2012-05-22 Cortina Systems, Inc. System and method for recovering data received over a communication channel
US7792185B2 (en) 2007-02-07 2010-09-07 International Business Machines Corporation Methods and apparatus for calibrating output voltage levels associated with current-integrating summing amplifier
US7957472B2 (en) 2007-05-07 2011-06-07 Oracle America, Inc. Enhanced signaling sensitivity using multiple references
US7683720B1 (en) 2007-06-08 2010-03-23 Integrated Device Technology, Inc. Folded-cascode amplifier with adjustable continuous time equalizer
EP2037109B1 (en) 2007-09-14 2010-06-16 Delphi Technologies Holding S.à.r.l. Injection control system
WO2009046014A2 (en) 2007-10-01 2009-04-09 Rambus Inc. Simplified receiver for use in multi-wire communication
WO2009054134A1 (ja) 2007-10-23 2009-04-30 Rohm Co., Ltd. モータ駆動回路、方法およびそれを用いた冷却装置
JP2009118049A (ja) 2007-11-05 2009-05-28 Panasonic Corp 離散時間型増幅回路及びアナログ・ディジタル変換器
US7978017B2 (en) 2007-12-05 2011-07-12 Integrated Device Technology, Inc. Control voltage generator for a clock, frequency reference, and other reference signal generator
WO2009075936A1 (en) 2007-12-07 2009-06-18 Rambus Inc. Encoding and decoding techniques for bandwidth-efficient communication
KR20090090928A (ko) 2008-02-22 2009-08-26 삼성전자주식회사 저잡음 증폭기
WO2009111175A1 (en) 2008-03-06 2009-09-11 Rambus Inc. Error detection and offset cancellation during multi-wire communication
US7990185B2 (en) 2008-05-12 2011-08-02 Menara Networks Analog finite impulse response filter
US8149955B2 (en) 2008-06-30 2012-04-03 Telefonaktiebolaget L M Ericsson (Publ) Single ended multiband feedback linearized RF amplifier and mixer with DC-offset and IM2 suppression feedback loop
WO2010008586A2 (en) 2008-07-18 2010-01-21 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
US7635990B1 (en) 2008-07-18 2009-12-22 Xilinx, Inc. Methods and apparatus for implementing an output circuit
WO2010021280A1 (ja) 2008-08-18 2010-02-25 日本電信電話株式会社 ベクトル合成型移相器、光トランシーバおよび制御回路
US7710305B2 (en) 2008-09-22 2010-05-04 National Semiconductor Corporation Unified architecture for folding ADC
KR101534150B1 (ko) 2009-02-13 2015-07-07 삼성전자주식회사 하이브리드 디지털/아날로그 컨버터, 소스 드라이버 및 액정 표시 장치
JP5316194B2 (ja) 2009-04-20 2013-10-16 ソニー株式会社 Ａｄ変換器
JP5272948B2 (ja) 2009-07-28 2013-08-28 ソニー株式会社 増幅回路、半導体集積回路、無線伝送システム、通信装置
TW201106663A (en) 2009-08-05 2011-02-16 Novatek Microelectronics Corp Dual-port input equalizer
US7893766B1 (en) 2009-09-10 2011-02-22 International Business Machines Corporation Adaptive common mode bias for differential amplifier input circuits
JP5329673B2 (ja) 2009-10-06 2013-10-30 株式会社日立製作所 半導体集積回路装置
KR101081356B1 (ko) 2009-10-27 2011-11-08 주식회사 실리콘웍스 액정 디스플레이 패널 구동 회로
US8681894B2 (en) 2009-11-03 2014-03-25 Telefonaktiebolaget L M (Publ) Digital affine transformation modulated power amplifier for wireless communications
US7969203B1 (en) 2009-12-03 2011-06-28 Nxp B.V. Switch-body PMOS switch with switch-body dummies
JP2011182107A (ja) 2010-02-26 2011-09-15 Renesas Electronics Corp 電力増幅装置
US9288089B2 (en) 2010-04-30 2016-03-15 Ecole Polytechnique Federale De Lausanne (Epfl) Orthogonal differential vector signaling
US9288082B1 (en) 2010-05-20 2016-03-15 Kandou Labs, S.A. Circuits for efficient detection of vector signaling codes for chip-to-chip communication using sums of differences
US9300503B1 (en) 2010-05-20 2016-03-29 Kandou Labs, S.A. Methods and systems for skew tolerance in and advanced detectors for vector signaling codes for chip-to-chip communication
US9596109B2 (en) * 2010-05-20 2017-03-14 Kandou Labs, S.A. Methods and systems for high bandwidth communications interface
US9178503B2 (en) 2010-05-28 2015-11-03 Xilinx, Inc. Differential comparator circuit having a wide common mode input range
US8258869B2 (en) 2010-08-01 2012-09-04 Quintic Holdings Low noise amplifier with current bleeding branch
EP2532177B1 (en) 2010-08-18 2017-02-01 Analog Devices, Inc. Charge sharing analog computation circuitry and applications
TWI405406B (zh) 2010-08-20 2013-08-11 Ili Technology Corp Differential amplifier circuit
JP5623883B2 (ja) 2010-11-29 2014-11-12 ルネサスエレクトロニクス株式会社 差動増幅器及びデータドライバ
US8924765B2 (en) 2011-07-03 2014-12-30 Ambiq Micro, Inc. Method and apparatus for low jitter distributed clock calibration
EP2557687B1 (en) 2011-08-11 2018-06-13 Telefonaktiebolaget LM Ericsson (publ) Low-noise amplifier, receiver, method and computer program
TW201310897A (zh) 2011-08-29 2013-03-01 Novatek Microelectronics Corp 具動態轉導補償之多輸入差動放大器
US8937508B2 (en) 2011-11-02 2015-01-20 Marvell World Trade Ltd. Differential amplifier
US9444656B2 (en) 2011-11-04 2016-09-13 Altera Corporation Flexible receiver architecture
JP5799786B2 (ja) 2011-12-09 2015-10-28 富士電機株式会社 オートゼロアンプ及び該アンプを使用した帰還増幅回路
EP2792064A1 (en) 2011-12-15 2014-10-22 Marvell World Trade Ltd. Rf power detection circuit with insensitivity to process, temperature and load impedance variation
US8750406B2 (en) 2012-01-31 2014-06-10 Altera Corporation Multi-level amplitude signaling receiver
US8964825B2 (en) 2012-02-17 2015-02-24 International Business Machines Corporation Analog signal current integrators with tunable peaking function
US8704583B2 (en) 2012-02-17 2014-04-22 International Business Machines Corporation Capacitive level-shifting circuits and methods for adding DC offsets to output of current-integrating amplifier
JP5597660B2 (ja) 2012-03-05 2014-10-01 株式会社東芝 Ａｄ変換器
US8711919B2 (en) 2012-03-29 2014-04-29 Rajendra Kumar Systems and methods for adaptive blind mode equalization
US8604879B2 (en) 2012-03-30 2013-12-10 Integrated Device Technology Inc. Matched feedback amplifier with improved linearity
KR20130139586A (ko) 2012-06-13 2013-12-23 삼성전자주식회사 출력 버퍼 회로, 이를 포함하는 장치들, 및 상기 출력 버퍼 회로의 동작 방법
US8537886B1 (en) 2012-07-05 2013-09-17 Altera Corporation Reconfigurable equalization architecture for high-speed receivers
JP5792690B2 (ja) 2012-07-26 2015-10-14 株式会社東芝 差動出力回路および半導体集積回路
CN102882526A (zh) 2012-10-23 2013-01-16 四川和芯微电子股份有限公司 Adc采样电路
EP2725712A1 (fr) 2012-10-26 2014-04-30 EM Microelectronic-Marin SA Système récepteur amélioré
US8861583B2 (en) 2012-12-14 2014-10-14 Altera Corporation Apparatus and methods for equalizer adaptation
KR102003926B1 (ko) 2012-12-26 2019-10-01 에스케이하이닉스 주식회사 디엠퍼시스 버퍼 회로
GB2506458B (en) 2013-01-15 2015-01-14 Imagination Tech Ltd Method and circuit for controlling an automatic gain control circuit
US20140203794A1 (en) 2013-01-24 2014-07-24 Stefano Pietri Methods and structures for dynamically calibrating reference voltage
US9069995B1 (en) 2013-02-21 2015-06-30 Kandou Labs, S.A. Multiply accumulate operations in the analog domain
US9203351B2 (en) 2013-03-15 2015-12-01 Megachips Corporation Offset cancellation with minimum noise impact and gain-bandwidth degradation
JP6079388B2 (ja) 2013-04-03 2017-02-15 富士通株式会社 受信回路及びその制御方法
US8976050B1 (en) 2013-09-12 2015-03-10 Fujitsu Semiconductor Limited Circuitry and methods for use in mixed-signal circuitry
US9106465B2 (en) 2013-11-22 2015-08-11 Kandou Labs, S.A. Multiwire linear equalizer for vector signaling code receiver
US9335370B2 (en) 2014-01-16 2016-05-10 Globalfoundries Inc. On-chip test for integrated AC coupling capacitors
US9100232B1 (en) 2014-02-02 2015-08-04 Kandou Labs, S.A. Method for code evaluation using ISI ratio
US9148087B1 (en) * 2014-05-16 2015-09-29 Kandou Labs, S.A. Symmetric is linear equalization circuit with increased gain
KR102288337B1 (ko) * 2014-07-10 2021-08-11 칸도우 랩스 에스에이 증가한 신호대잡음 특징을 갖는 벡터 시그널링 코드
US9755599B2 (en) 2015-09-17 2017-09-05 Qualcomm Incorporated Amplifier with boosted peaking
US10020782B2 (en) 2015-10-08 2018-07-10 Dsp Group Ltd. PVT robust closed loop CMOS bias for linear power amplifier
EP3408935B1 (en) * 2016-01-25 2023-09-27 Kandou Labs S.A. Voltage sampler driver with enhanced high-frequency gain
JP6700854B2 (ja) 2016-02-26 2020-05-27 ラピスセミコンダクタ株式会社 半導体装置
US9853615B2 (en) 2016-04-13 2017-12-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Linearized dynamic amplifier
WO2017185070A1 (en) 2016-04-22 2017-10-26 Kandou Labs, S.A. Calibration apparatus and method for sampler with adjustable high frequency gain
US10193716B2 (en) 2016-04-28 2019-01-29 Kandou Labs, S.A. Clock data recovery with decision feedback equalization
US10033555B2 (en) 2016-09-14 2018-07-24 Analog Devices, Inc. Equalizer circuit optimization using coarse frequency detection
US10027297B2 (en) 2016-09-16 2018-07-17 Qualcomm Incorporated Variable gain amplifier with coupled degeneration resistance and capacitance
US10326623B1 (en) 2017-12-08 2019-06-18 Kandou Labs, S.A. Methods and systems for providing multi-stage distributed decision feedback equalization
US10291439B1 (en) 2017-12-13 2019-05-14 Micron Technology, Inc. Decision feedback equalizer
EP3808044A1 (en) * 2018-06-12 2021-04-21 Kandou Labs, S.A. Passive multi-input comparator for orthogonal codes on a multi-wire bus
US11128129B2 (en) 2019-04-08 2021-09-21 Kandou Labs, S.A. Distributed electrostatic discharge scheme to improve analog front-end bandwidth of receiver in high-speed signaling system
US11204888B2 (en) 2020-02-12 2021-12-21 Samsung Display Co., Ltd. System and method for controlling CDR and CTLE parameters

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5381054A (en) * 1993-12-07 1995-01-10 Rockwell International Corporation Multiple input comparator circuit for a switched resistive network
US6226330B1 (en) * 1998-07-16 2001-05-01 Silicon Graphics, Inc. Eigen-mode encoding of signals in a data group
US6191623B1 (en) * 1998-09-29 2001-02-20 Lucent Technologies Inc. Multi-input comparator
CN101847981A (zh) * 2010-04-12 2010-09-29 无锡中星微电子有限公司 多输入比较器和电源转换电路
CA2707889A1 (en) * 2010-04-12 2011-10-12 Wuxi Vimicro Corporation Multiple-input comparator and power converter
CN106576087A (zh) * 2014-08-01 2017-04-19 康杜实验室公司 带内嵌时钟的正交差分向量信令码

Also Published As

Publication number Publication date
CN112805972A (zh) 2021-05-14
US20190379563A1 (en) 2019-12-12
WO2019241081A1 (en) 2019-12-19
KR20210019520A (ko) 2021-02-22
US10742451B2 (en) 2020-08-11
US11159350B2 (en) 2021-10-26
EP3808044A1 (en) 2021-04-21
US20200374158A1 (en) 2020-11-26

Similar Documents

Publication Publication Date Title
CN112805972B (zh) 用于多线路总线正交码的无源多输入比较器
CN113796051B (zh) 改善高速信令系统中接收器模拟前端带宽的分布式静电放电方案
US10560293B2 (en) Circuits for efficient detection of vector signaling codes for chip-to-chip communication
US11183982B2 (en) Voltage sampler driver with enhanced high-frequency gain
CN106797352B (zh) 高信噪特性向量信令码
US20230071030A1 (en) Low power chip-to-chip bidirectional communications
KR20220033057A (ko) 고속 통신 시스템
WO2019210793A1 (en) Differential termination modulation for back-channel communication
US12034574B1 (en) Feed-forward equalizer and voltage-mode signal transmitter using same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant