DE69719296T2

DE69719296T2 - A/D-Wandler und A/D-Wandlungsverfahren

Info

Publication number: DE69719296T2
Application number: DE69719296T
Authority: DE
Inventors: Keiichi Kusumoto; Akira Matsuzawa
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp
Priority date: 1996-11-21
Filing date: 1997-11-18
Publication date: 2003-09-04
Anticipated expiration: 2017-11-19
Also published as: DE69719296D1; TW398115B; EP0844740A2; US5945935A; CN1186384A; EP0844740B1; EP0844740A3; KR19980042649A; CN1123122C

Description

Die vorliegende Erfindung bezieht sich auf einen A/D-Wandler und ein A/D- Wandelverfahren zum Umwandeln eines analogen Signals in einen digitalen Wert.
Fig. 14 zeigt ein Schaltungsdiagramm, das eine Konfiguration eines herkömmlichen A/D-Wandlers darstellt. In Fig. 14 bezeichnet das Bezugszeichen 51 eine Analog- Signalquelle zum Erzeugen eines analogen Signals Vin, um umgewandelt zu werden. Die Bezugszeichen 52 und 53 bezeichnen Konstantspannungsquellen. Das Bezugszeichen 54 bezeichnet eine Bank aus Widerständen zum Erzeugen von Referenzspannungen Vr1 bis Vr7 durch gleichmäßiges Unterteilen einer Differenz zwischen den Ausgangsspannungen der Konstantspannungsquellen 52 und 53. Das Bezugszeichen 55 bezeichnet eine Bank aus Verstärkerschaltungen. Jede der Verstärkerschaltungen verstärkt eine Spannungsdifferenz zwischen der Spannung des analogen Signals Vin und der zugeordneten Referenzspannung Vr1, Vr2, Vr3, Vr4, Vr5, Vr6 oder Vr7. Das Bezugszeichen 56 bezeichnet eine Bank bzw. Anordnung von Verriegelungsschaltungen. Jede der Verriegelungsschaltungen verstärkt die Ausgangsspannung der zugeordneten Verstärkerschaltung in einen digitalen Wert und hält dann den digitalen Wert. Das Bezugszeichen 57 bezeichnet eine arithmetische Schaltung zum Codieren der Ausgangssignale der Anordnung von Verriegelungsschaltungen 56 in A/D umgewandelte Werte. Das Bezugszeichen 58 bezeichnet eine Taktgeneratorschaltung zum Betreiben der Anordnung von Verriegelungsschaltungen 56 und der arithmetischen Schaltung 57. Das Bezugszeichen 59 bezeichnet einen Eingangsanschluss, über den ein Takt als eine Referenz des Ausgangstakts der Taktgeneratorschaltung 58 eingegeben wird. Das Bezugszeichen 60 bezeichnet einen Ausgangsanschluss, über den die A/D gewandelten Werte, berechnet durch die arithmetische Schaltung 57, ausgegeben werden.
Zum Beispiel wird angenommen, dass die Spannung des analogen Signals Vin zwischen den Referenzspannungen Vr3 und Vr4 liegt. In diesem Fall geben, in der ersten bis dritten Verstärkerschaltung der Anordnung 55 der Verstärkerschaltungen, da die nichtinvertierende Eingangsspannung (d. h. die Spannung des analogen Signals Vin) niedriger als die invertierenden Eingangsspannungen (d. h. die Referenzspannungen Vr1 bis Vr3) sind, die erste bis dritte Verstärkerschaltung negative Spannungen aus. Andererseits geben in der vierten bis siebten Verstärkerschaltung der Anordnung 55 der Verstärkerschaltungen, da die nicht-invertierende Eingangsspannung (d. h. die Spannung des analogen Signals Vin) höher als die invertierenden Eingangsspannungen (d. h. die Referenzspannungen Vr4 bis Vr7) sind, die vierte bis siebte Verstärkerschaltung positive Spannungen aus. In der Anordnung 55 der Verstärkerschaltungen ist der Punkt, an dem die Polarität der Ausgangsspannung einer Verstärkerschaltung von positiv zu negativ oder von negativ zu positiv umgeschaltet wird, in Abhängigkeit von der Spannung des analogen Signals Vin in dieser Art und Weise variabel. Demzufolge kann das analoge Signal Vin A/D-mäßig basierend auf diesem Umschaltpunkt umgewandelt werden.
Die Anordnung 56 der Verriegelungsschaltungen verstärkt die Ausgangsspannungen der Anordnung bzw. Bank 55 der Verstärkerschaltungen, damit sie logische Spannungen (VDD: 1, VS: 0) sind, und hält die logischen Spannungen. Die arithmetische Schaltung 57 wandelt die Werte, gehalten in den Verriegelungsschaltungen 56, in Drei-Bit-A/D umgewandelte Werte um, wie solche, die in Fig. 14 dargestellt sind. Genauer gesagt wird eine Spannung niedriger als die Referenzspannung Vr7 in "000" umgewandelt, eine Spannung höher als die Referenzspannung Vr1 wird in "111" umgewandelt und Spannungen zwischen den Referenzspannungen Vr1 bis Vr1 werden in "001" bis "110" umgewandelt. In diesem Beispiel wird der Wert, gehalten in der Anordnung 56 der Verriegelungsschaltungen, "0001111" (hier wird angenommen, dass dann, wenn die Ausgangsspannung einer Verstärkerschaltung negativ ist, ein Wert, gehalten in einer Verriegelungsschaltung, "0" ist, und dass dann, wenn die Ausgangsspannung einer Verstärkerschaltung positiv ist, ein Wert, gehalten in einer Verriegelungsschaltung, "1" ist), das analoge Signal Vin wird durch die arithmetische Schaltung 57 in "100" umgewandelt und die Daten "100" werden über den Ausgangsanschluss 60 ausgegeben.
Allerdings besaß ein herkömmlicher A/D-Wandler die folgenden Probleme.
In einem herkömmlichen A/D-Wandler, wie beispielsweise derjenige, der in Fig. 14 dargestellt ist, werden die positiven/negativen Polaritäten der Ausgangsspannungen der jeweiligen differenziellen Verstärkerschaltungen zum Verstärken der Spannungsdifferenzen zwischen der Spannung des analogen Signals Vin und den Referenzspannungen Vr1 bis Vr7 als die Informationen über eine A/D-Umwandlung verwendet. Mit anderen Worten wird die A/D-Umwandlung basierend auf der Pegelbeziehung zwischen der Spannung des analogen Signals Vin und den Referenzspannungen Vr1 bis Vr7 durchgeführt.
In einem solchen A/D-Wandler wird die Umwandlungspräzision durch eine Differenz zwischen zwei benachbarten Referenzspannungen bestimmt, d. h. durch die Breite einer Skalierung, die beim Unterteilen einer Spannungsdifferenz zwischen den Ausgangsspannungen der Konstantspannungsquellen 52 und 53 verwendet wird. Zum Beispiel ist, um einen Acht-Bit-A/D-Wandler zu realisieren, die Spannungsdifferenz zwischen den Ausgangsspannungen der Konstantspannungsquellen 52 und 53 so erforderlich, dass sie in 256 (= 2&sup8;) Skalierungen unterteilt wird. Unter der Annahme, dass die Spannungsdifferenz zwischen den Ausgangsspannungen der Konstantspannungsquellen 52 und 53 2 V ist, wird eine Spannung pro Skalierung ungefähr 8 mV.
Demzufolge ist, um die Umwandlungspräzision zu verbessern, eine Spannung pro Skalierung so erforderlich, dass sie noch kleiner ist.
Andererseits wurden, wenn A/D-Wandler nach dem Stand der Technik beschrieben wurden, die differenziellen Verstärkerschaltungen als ideale Schaltungen angenommen. Allerdings besitzt eine reale, differenzielle Verstärkerschaltung eine Offset-Spannung. Demzufolge erhöht sich, falls eine Spannung pro Skalierung reduziert wird, dann der Einfluss der Offset-Spannung entsprechend, was dadurch verhindert, dass eine Umwandlungspräzision verbessert wird.
Unter der Annahme, dass die Offset-Spannung einer differenziellen Verstärkerschaltung mit VOS bezeichnet wird, wird eine wesentliche Referenzspannung eine Summe einer Referenzspannung (Ve3, zum Beispiel) und der Offset-Spannung VOS. In einem solchen Fall werden, obwohl die positiven/negativen Polaritäten der Ausgangsspannungen theoretisch an einem Punkt umgeschaltet werden, wo die Spannung des analogen Signals Vin gleich zu der Referenzspannung Vr3 wird, die positiven/negativen Polaritäten der Ausgangsspannung tatsächlich an einem Punkt umgeschaltet, wo die Spannung des analogen Signals Vin gleich zu einer Spannung (Vr3 + VOS) wird.
In einem Acht-Bit-A/D-Wandler wird ein Fehler pro Skalierung als ±4 mV definiert. Demzufolge muss eine Spannung pro Skalierung von 4 mV bis 12 mV (d. h. 8 ± 4 mV) reichen. Das bedeutet, dass, um das vorstehend beschriebene Problem zu verhindern, die Offset-Spannung VOS innerhalb von ±4 mV liegen muss.
Allerdings ist eine Offset-Spannung VOS einer realen Verstärkerschaltung gleich zu oder höher als +10 mV (in dem Fall eines MOS-Transistors). Demzufolge kann, in dem Fall einer Verwendung eines MOS-Transistors, der Stand der Technik nicht einen A/D- Wandler realisieren, der eine Präzision von 8 Bits oder mehr besitzt.
Die Referenz US-A-5 045 685 beschreibt einen integrierten Schaltungs-Chip, der eine Vielzahl von parallelen Verarbeitungskanälen besitzt. Jeder dieser Kanäle kann eine Analog-Digital-Wandlung durchführen. Jedes analoge Eingangssignal wird mit einer gemeinsamen Referenz-Dreieckwelle in einem Komparator verglichen. Der Komparator gibt einen digitalen Wert von 1 aus, wenn eine Spannung des Eingangssignals und eine Dreieckwelle miteinander übereinstimmen. Unter Erfassen einer Übereinstimmung führt ein Register eine Analog-Digital-Wandlung durch Aufzeichnen eines Signals eines Zählers durch.
In der DE-A- 41 34 780 wird eine Analog-Digital-Umwandlung durch Umwandeln einer Differenz zwischen Eingangssignalen durchgeführt. Die Differenz wird durch einen Integrator verstärkt und in einen digitalen Wert durch einen Komparator umgewandelt.
Die EP-A-0 367 522 bezieht sich auf einen Analog-Digital-Wandler, der eine Differenz zwischen einem analogen Signal und einer Referenzspannung durch einen Integrator verstärkt. Ein Ergebnis eines Vergleichs der so verstärkten Spannung mit einer Dreieckwelle durch einen Komparator wird in einen digitalen Wert umgewandelt und in einem Register gespeichert.
Die vorliegende Erfindung schafft einen A/D-Wandler und ein A/D- Umwandlungsverfahren, die eine A/D-Umwandlung unter einer hohen Rate und einer hohen Präzision realisieren.
Dies wird durch die Merkmale des Anspruchs 1 für einen A/D-Wandler und durch die Merkmale des Anspruchs 9 für ein A/D-Umwandlungsverfahren erreicht.
Genauer gesagt schafft die vorliegende Erfindung einen A/D-Wandler zum Umwandeln eines analogen Signals in einen digitalen Wert. Der A/D-Wandler umfasst eine Vielzahl von Verstärkerschaltungen. Jede der Verstärkerschaltungen verstärkt eine Spannungsdifferenz zwischen einer Spannung des analogen Signals, um umgewandelt zu werden, und einer vorbestimmten Referenzspannung, zugeordnet der Verstärkerschaltung. Der A/D-Wandler umfasst weiterhin einen Umwandlungsabschnitt zum Erhalten des digitalen Werts, der das analoge Signal darstellt, basierend auf Verstärkungsraten der jeweiligen Verstärkerschaltungen.
In jeder der Verstärkerschaltungen wird, je größer die Spannungsdifferenz zwischen der Spannung des analogen Signals und der zugeordneten Referenzspannung wird, desto höher die Verstärkungsrate der Verstärkerschaltung (oder desto kürzer wird die Verstärkungszeit davon). Umgekehrt wird, desto kleiner die Spannungsdifferenz zwischen der Spannung des analogen Signals und der zugeordneten Referenzspannung wird, desto niedriger die Verstärkungsrate der Verstärkerschaltung (oder desto länger wird die Verstärkungszeit davon). Demzufolge stellt die Differenz in den Verstärkungsraten der jeweiligen Verstärkerschaltungen die Differenz in den Spannungsdifferenzen zwischen der Spannung des analogen Signals und den Referenzspannungen, zugeordnet den jeweiligen Verstärkerschaltungen, dar. Deshalb ist es, unter Durchführen einer A/D-Umwandlung basierend auf den Verstärkungsraten der jeweiligen Verstärkerschaltungen, möglich, den Punkt zu erhalten, an dem die Spannung des analogen Signal angeordnet ist und der nicht nach dem Stand der Technik unter Verwendung nur der Level-Beziehung zwischen der Spannung des analogen Signals und den jeweiligen Referenzspannungen als die Informationen über die A/D-Umwandlung erhalten werden konnte. Demzufolge ist es möglich, eine A/D-Umwandlung mit einer höheren Präzision als diejenige der herkömmlichen A/D- Umwandlung zu realisieren, die durch die Variationen in den Offset-Spannungen geeignet zu den Verstärkerschaltungen begrenzt worden ist.
Der Umwandlungsabschnitt umfasst eine Zeitzähleinrichtung zum Zählen jeweiliger Verstärkungszeiten der Vielzahl der Verstärkerschaltungen und eine Betriebseinrichtung zum Berechnen des digitalen Werts, der das analoge Signal darstellt, basierend auf einer Mehrzahl von Zählwerten, ausgegeben von den Zeitzähleinrichtungen.
Unter einer solchen Konfiguration stellt die Mehrzahl der Zählwerte, ausgegeben von der Zeitberechnungseinrichtung, die Verstärkungszeiten der jeweiligen Verstärkerschaltungen dar, wobei jede die Spannungsdifferenz zwischen der Spannung des analogen Signals, das umgewandelt werden soll, und der vorbestimmten Referenzspannung, zugeordnet zu jeder Verstärkerschaltung, verstärkt. Die Verstärkungszeit jeder Verstärkerschaltung kann, zum Beispiel, als eine Zeitperiode definiert werden, nach der die Ausgangsspannung der Verstärkerschaltung eine Startpunktspannung erreicht, und bis die Ausgangsspannung eine vorbestimmte Spannung erreicht. Wie vorstehend beschrieben ist, stellt die Differenz in den Verstärkungsraten der Verstärkerschaltungen die Differenz in den Spannungsdifferenzen zwischen der Spannung des analogen Signals und den Referenzspannungen, zugeordnet zu den jeweiligen Verstärkerschaltungen, dar. Demzufolge entspricht die Verstärkungszeit jeder Verstärkerschaltung auch der Spannungsdifferenz zwischen der Spannung des analogen Signals und der zugeordneten Referenzspannung davon. Deshalb kann die Spannung des analogen Signals zwischen benachbarten Referenzspannungen basierend auf der Mehrzahl von Werten, ausgegeben von den Zeitzähleinrichtungen, angeordnet werden. Demzufolge kann der digitale Wert, der das analoge Signal darstellt, mit einer höheren Präzision als diejenige des herkömmlichen A/D- Wandlers berechnet werden.
In einer bevorzugten Ausführungsform der vorliegenden Erfindung umfassen die Zeitzähleinrichtungen vorzugsweise eine Oszillatorschaltung zum Ausgeben von Signalen, die Pegel haben, die mit dem Ablauf der Zeit variabel sind, und eine Mehrzahl von Halteschaltungs-Bänken, die so vorgesehen sind, um zu den jeweiligen Verstärkerschaltungen zugeordnet zu sein. Jede der Halteschaltungs-Bänke hält die Ausgangssignale der Oszillatorschaltung, wenn eine Ausgangsschaltung der Verstärkerschaltung, zugeordnet jeder Halteschaltungs-Bank, eine vorbestimmte Spannung erreicht. Als Folge erhält die Zeitzähleinrichtung die Werte, die die Verstärkungszeiten der jeweiligen Verstärkerschaltungen darstellen, basierend auf den Signalen, die durch die Halteschaltungs-Bänke gehalten sind.
Unter einer solchen Konfiguration werden, wenn die Ausgangsspannung einer Verstärkerschaltung einen vorbestimmten Wert erreicht, die Ausgangssignale der Oszillatorschaltung, die Pegel haben, die mit dem Ablauf der Zeit variabel sind, in der Halteschaltungs-Bank, zugeordnet der Verstärkerschaltung, gehalten. Als Folge werden Signale, gehalten in der Halteschaltungs-Bank, Signale entsprechend zu der Verstärkungszeit der zugeordneten Verstärkerschaltung. Demzufolge kann die Zeitzähleinrichtung mit Sicherheit den Wert, der die Verstärkungszeit jeder Verstärkerschaltung darstellt, basierend auf den Signalen, gehalten in der Halteschaltungs-Bank, erhalten.
In einer anderen Ausführungsform der vorliegenden Erfindung identifiziert die Operationseinrichtung vorzugsweise eine erste Verstärkerschaltung, die eine Referenzspannung höher als die Spannung des analogen Signals besitzt, und eine zweite Verstärkerschaltung, die eine Referenzspannung niedriger als die Spannung des analogen Signals besitzt, von der Vielzahl der Verstärkerschaltungen, und zwar basierend auf der Vielzahl von Zählwerten, ausgegeben von den Zeitzähleinrichtungen, und bestimmt vorzugsweise eine Spannung, die an einem Punkt zugeordnet wird, intern dividierend eine Differenz zwischen der Referenzspannung der ersten Verstärkerschaltung und der Referenzspannung der zweiten Verstärkerschaltung, durch ein Verhältnis der Verstärkungszeit der zweiten Verstärkerschaltung zu der Verstärkungszeit der ersten Verstärkerschaltung, und zwar als die Spannung des analogen Signals.
Unter einer solchen Konfiguration kann die Spannung des analogen Signals präziser zwischen der Referenzspannung der ersten Verstärkerschaltung und der Referenzspannung der zweiten Verstärkerschaltung unter Verwendung der Verstärkungszeit der ersten Verstärkerschaltung und der Verstärkungszeit der zweiten Verstärkerschaltung angeordnet werden. Als ein Ergebnis kann der digitale Wert, der das analoge Signal darstellt, präziser verglichen mit dem herkömmlichen A/D-Wandler berechnet werden. Zusätzlich kann, da die A/D-Umwandlung durch Vergleichen der gemessenen Verstärkungszeiten miteinander durchgeführt wird, der Umwandlungsfehler aufgrund einer Energieversorgungsspannung, einer Temperatur, oder dergleichen, unterdrückt werden, um dadurch die Präzision der A/D-Umwandlung zu verbessern.
In einer noch weiteren Ausführungsform der vorliegenden Erfindung hält der Umwandlungsabschnitt vorzugsweise den digitalen Wert, der das analoge Signal darstellt, basierend auf irgendeinem Typ einer Ausgangsspannung einer nicht-invertierten Ausgangsspannung und einer invertierten Ausgangsspannung für die Verstärkerschaltung, die eine Referenzspannung niedriger als die Spannung des analogen Signals besitzt, und zwar unter der Vielzahl der Verstärkerschaltungen, und basierend auf dem anderen Typ einer Ausgangsspannung einer nicht-invertierten Ausgangsspannung und einer invertierten Ausgangsspannung für die Verstärkerschaltung, die eine Referenzspannung höher als die Spannung des analogen Signals besitzt, jeweils.
Unter einer solchen Konfiguration werden alle Ausgangsspannungen der Verstärkerschaltungen, verwendet für die A/D-Umwandlung des analogen Signals, entweder in einem Spannungsbereich höher als die Spannung, die als eine Referenz einer Verstärkung verwendet wird, oder in einem Spannungsbereich niedriger als die Spannung, die als die Referenz einer Verstärkung verwendet wird, konzentriert. Demzufolge kann, da die Einflüsse der Offset-Spannungen der jeweiligen Verstärkerschaltungen gegeneinander aufgehoben werden, die Präzision der A/D-Umwandlung verbessert werden.
Die vorliegende Erfindung schafft auch ein A/D-Umwandlungsverfahren zum Umwandeln eines analogen Signals in einen digitalen Wert. Das A/D-Umwandlungsverfahren umfasst einen Umwandlungsprozess zum Erhalten des digitalen Werts, der das analoge Signal darstellt, unter Verwendung einer Vielzahl von Verstärkerschaltungen, wobei jede Verstärkerschaltung eine Spannungsdifferenz zwischen einer Spannung des analogen Signals, das umgewandelt werden soll, und einer vorbestimmten Referenzspannung, zugeordnet zu jeder Verstärkerschaltung, verstärkt, und zwar basierend auf Verstärkungsraten der jeweiligen Verstärkerschaltungen.
Gemäß der vorliegenden Erfindung wird, in jeder Verstärkerschaltung, je größer die Spannungsdifferenz zwischen der Spannung des analogen Signals und der zugeordneten Referenzspannung wird, desto höher die Verstärkungsrate der Verstärkerschaltung (oder um so kürzer wird die Verstärkungszeit davon). Umgekehrt wird, je kleiner die Spannungsdifferenz zwischen der Spannung des analogen Signals und der zugeordneten Referenzspannung wird, desto niedriger die Verstärkungsrate der Verstärkerschaltung (oder desto länger wird die Verstärkungszeit davon). Demzufolge stellt die Differenz in den Verstärkungsraten der Verstärkerschaltungen die Differenz in den Spannungsdifferenzen zwischen der Spannung des analogen Signals und den Referenzspannungen der jeweiligen Verstärkerschaltungen dar. Deshalb ist es, unter Durchführung einer A/D-Umwandlung, basierend auf den Verstärkungsraten der jeweiligen Verstärkerschaltungen, möglich, den Punkt zu erhalten, an dem die Spannung des analogen Signals angeordnet ist, und was nicht nach dem Stand der Technik unter Verwendung nur der Level-Beziehung zwischen der Spannung des analogen Signals und den jeweiligen Referenzspannungen als die Informationen über die A/D-Umwandlung erhalten werden konnte. Umgekehrt ist es möglich, eine A/D-Umwandlung einer höheren Präzision als diejenige der herkömmlichen A/D- Umwandlung zu realisieren, was durch Variationen in den Offset-Spannungen geeignet zu den Verstärkerschaltungen begrenzt worden ist.
In einer Ausführungsform der vorliegenden Erfindung umfasst der Umwandlungsprozess vorzugsweise einen ersten Schritt eines Erhaltens einer ersten Zeit, erforderlich für eine erste Verstärkerschaltung, die eine Referenzspannung höher als die Spannung des analogen Signals besitzt, um eine Verstärkung durchzuführen, und einer zweiten Zeit, erforderlich für eine zweite Verstärkerschaltung, die eine Referenzspannung niedriger als die Spannung des analogen Signals besitzt, um eine Verstärkung durchzuführen, und einen zweiten Schritt einer Bestimmung einer Spannung, die an einem Punkt intern durch Dividieren einer Differenz zwischen der Referenzspannung der ersten Verstärkerschaltung und der Referenzspannung der zweiten Verstärkerschaltung durch ein Verhältnis der zweiten Zeit zu der ersten Zeit angeordnet ist, als die Spannung des analogen Signals.
Mit einem solchen Verfahren kann die Spannung des analogen Signals präziser zwischen der Referenzspannung der ersten Verstärkerschaltung und der Referenzspannung der zweiten Verstärkerschaltung unter Verwendung der Verstärkungszeit der ersten Verstärkerschaltung und der Verstärkungszeit der zweiten Verstärkerschaltung angeordnet werden. Als Folge kann der digitale Wert, der das analoge Signal darstellt, präziser verglichen mit dem herkömmlichen A/D-Umwandlungsverfahren berechnet werden. Zusätzlich kann, da die A/D-Umwandlung durch Vergleichen der gemessenen Verstärkungszeiten miteinander durchgeführt wird, der Umwandlungsfehler aufgrund einer Energieversorgungsspannung, einer Temperatur, oder dergleichen, unterdrückt werden, um dadurch die Präzision der A/D-Umwandlung zu verbessern.
In einer anderen Ausführung der vorliegenden Erfindung wird, in dem ersten Schritt, die Zeit vorzugsweise basierend auf irgendeinem Typ einer Ausgangsspannung einer nicht-invertierten Ausgangsspannung und einer invertierten Ausgangsspannung der ersten Verstärkerschaltung erhalten, während die zweite Zeit vorzugsweise basierend auf dem anderen Typ einer Ausgangsspannung einer nicht-invertierten Ausgangsspannung und einer invertierten Ausgangsspannung der zweiten Verstärkerschaltung erhalten wird.
Gemäß einem solchen Verfahren werden beide Ausgangsspannungen der ersten und der zweiten Verstärkerschaltung, verwendet für die A/D-Umwandlung des analogen Signals, entweder in einem Spannungsbereich höher als die Spannung, die als eine Referenz der Spannung verwendet wird, oder in einem Spannungsbereich niedriger als die Spannung, die als die Referenz der Verstärkung verwendet wird, konzentriert. Deshalb kann, da die Einflüsse der Offset-Spannungen der ersten und der zweiten Verstärkerschaltungen gegeneinander aufgehoben werden, die Präzision der A/D-Umwandlung verbessert werden.
Fig. 1 zeigt ein Schaltungsdiagramm des A/D-Wandlers in einer Ausführungsform der vorliegenden Erfindung.
Fig. 2 zeigt eine Zeichnung, die ein Beispiel einer differenziellen Verstärkerschaltung darstellt, die den A/D-Wandler in der Ausführungsform der vorliegenden Erfindung bildet.
Fig. 2(a) zeigt ein Schaltungsdiagramm, das eine beispielhafte Konfiguration der differenziellen Verstärkerschaltung darstellt. Fig. 2(b) zeigt ein Zeitabstimmungsdiagramm, das die Betriebsweise der differenziellen Verstärkerschaltung darstellt.
Fig. 3 zeigt ein Schaltungsdiagramm, das die Konfiguration einer ersten Gruppe 20A von Flip-Flop-Bänken in dem A/D-Wandler in der Ausführungsform der vorliegenden Erfindung darstellt.
Fig. 4 zeigt ein Schaltungsdiagramm, das die Konfiguration einer ersten Oszillatorschaltung 30A in dem A/D-Wandler in der Ausführungsform der vorliegenden Erfindung darstellt.
Fig. 5 zeigt eine grafische Darstellung, die die Variationen von Ausgangssignalen I&sub1; bis I&sub2; der ersten Oszillatorschaltung 30A und einer zweiten Oszillatorschaltung 30B über die Zeit darstellt.
Fig. 6 zeigt ein Zeitabstimmungsdiagramm, das die verallgemeinerte Betriebsweise des A/D-Wandlers in der Ausführungsform der vorliegenden Erfindung, gezeigt in Fig. 1, darstellt.
Fig. 7 zeigt ein Diagramm, das einen Vorgang zum Messender Verstärkungszeit einer Ausgangsspannung der differenziellen Verstärkerschaltung darstellt.
Fig. 8(a), 8(b) und 8(c) zeigen Diagramme, die darstellen, wie ein A/D umgewandelter Wert in der Ausführungsform der vorliegenden Erfindung erhalten wird.
Fig. 9(a) und 9(b) zeigen Diagramme, die ein dynamisches Offset darstellen.
Fig. 10(a), 10(b) und 10(c) zeigen Diagramme, die die Gründe erläutern, warum der Einfluss des dynamischen Offset in der Ausführungsform der vorliegenden Erfindung verringert werden kann.
Fig. 11(a) und 11(b) zeigen Diagramme, die darstellen, wie der A/D gewandelte Wert in der Ausführungsform der vorliegenden Erfindung erhalten wird.
Fig. 12(a) und 12(b) zeigen Diagramme, die die Änderung des Layouts aufgrund eines Blockierens, realisiert in dem A/D-Wandler, in der Ausführungsform der vorliegenden Erfindung, darstellen.
Fig. 13 zeigt ein Diagramm, das eine schematische Konfiguration eines DVD- Systems, umfassend einen A/D-Wandler, darstellt.
Fig. 14 zeigt ein Diagramm, das die Konfiguration eines herkömmlichen A/D- Wandlers darstellt.
Nachfolgend wird der A/D-Wandler in der Ausführungsform der vorliegenden Erfindung im Detail unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
Fig. 1 zeigt ein Schaltungsdiagramm, das die Konfiguration des A/D-Wandlers in einer Ausführungsform der vorliegenden Erfindung darstellt. In Fig. 1 bezeichnet das Bezugszeichen 1 eine analoge Signalquelle zum Erzeugen eines analogen Signals Vin, das umgewandelt werden soll. Das Bezugszeichen 2 bezeichnet eine erste Konstantspannungsquelle zum Ausgeben einer Spannung als eine obere Grenze von Referenzspannungen. Das Bezugszeichen 3 bezeichnet eine zweite Konstantspannungsquelle zum Ausgeben einer Spannung als eine untere Grenze der Referenzspannungen. Das Bezugszeichen 4 bezeichnet eine erste Takterzeugungsquelle zum Ausgeben eines Basis- Takts S1 als ein erstes Taktsignal zum Ansteuern jeweiliger differenzieller Verstärkerschaltungen 10a bis 10h, die eine Bank bzw. Bank 10 aus Verstärkerschaltungen bilden, die später beschrieben werden. Das Bezugszeichen 5 bezeichnet eine zweite Takterzeugungsquelle zum Ausgeben eines PLL-Takts 52 als ein zweites Taktsignal zum Ansteuern einer ersten Oszillatorschaltung 30A und einer zweiten Oszillatorschaltung 30B, die später beschrieben werden. Das Bezugszeichen 6 bezeichnet eine Anordnung aus Widerständen, umfassend seriell verbundene Widerstände, und zum Erzeugen der Referenzspannungen Vr1 bis Vr8 durch Unterteilen eines Differenzials zwischen den Ausgangsspannungen der ersten und der zweiten Konstantspannungsquelle 2 und 3. Das Bezugszeichen 7 bezeichnet einen Ausgangsanschluss zum Ausgeben eines digitalen Werts als ein Produkt der A/D-Wandler des analogen Signals Vin.
Das Bezugszeichen 10 bezeichnet eine Bank bzw. Anordnung aus Verstärkerschaltungen, die aus einer ersten bis einer achten, differenziellen Verstärkerschaltung 10a bis 10h besteht. Jede der differenziellen Verstärkerschaltungen verstärkt eine Spannungsdifferenz zwischen der Spannung des analogen Signals Vin und der zugeordneten Referenzspannung Vr1, Vr2, Vr3, Vr4, Vr5, Vr6, Vr7 oder V8, die von der Anordnung 6 aus Widerständen ausgegeben worden ist. Zum Beispiel verstärkt der erste, differenzielle Verstärkerschaltkreis 10a eine Spannungsdifferenz zwischen der Spannung des analogen Signals Vin und der Referenzspannung Vr1, um dadurch eine nicht-invertierte Ausgangsspannung a+ und eine invertierte Ausgangsspannung a- auszugeben. Ähnlich verstärken die zweite bis achte differenzielle Verstärkerschaltung 10b bis 10h die jeweiligen Spannungsdifferenzen zwischen der Spannung des analogen Signals Vin und der zugeordneten Referenzspannung Vr2, Vr3, Vr4, Vr5, Vr7 oder Vr8, um dadurch nicht-invertierte Ausgangsspannungen b+ bis h+ und invertierte Ausgangsspannungen b- bis h- jeweils auszugeben.
Die Bezugszeichen 20A und 20B bezeichnen eine erste und eine zweite Gruppe aus Flip-Flop-Anordnungen bzw. Bänken, wobei jede Gruppe 20A, 20B eine Vielzahl von Flip-Flop-Bänken (FF-Anordnungen) als Halteschaltungs-Bänke umfasst. Die Bezugszeichen 30A und 30B bezeichnen eine erste und eine zweite Oszillatorschaltung, wobei jede durch eine phasenverriegelte Schleife (PLL) gebildet ist, zum Messen der Verstärkungsraten (oder der Verstärkungszeiten) der jeweiligen differenziellen Verstärkerschaltungen 10a bis 10h, die die Bank 10 der Verstärkerschaltungen bilden. Die jeweiligen FF-Bänke, die die erste Gruppe 20A der Flip-Flop-Bänke bilden, geben digitale Werte O1-, O1+ bis O4+ bis O4+ aus, die die Zeiten darstellen, die für die jeweiligen Ausgangsspannungen a-, a+ bis d-, d+ der ersten bis vierten, differenziellen Verstärkerschaltung 10a bis 10b erforderlich sind, um die Startpunktspannung in die Spannung umzuändern, die als eine Referenz verwendet wird, unter Verwendung der Ausgangssignale I&sub1; bis I&sub5; der ersten Oszillatorschaltung 30A. Ähnlich geben die jeweiligen FF-Bänke, die die zweite Gruppe 20B der Flip-Flop-Bänke bilden, digitale Werte O5-, O5+ bis O8- bis O8+ aus, die die Zeiten darstellen, die für die jeweiligen Ausgangsspannungen e-, e+ bis h-, h+ der fünften bis achten, differenziellen Verstärkerschaltung 10e bis 10h erforderlich sind, um von der Startpunktspannung in die Spannung umzuändern, die als eine Referenz verwendet wird, unter Verwendung der Ausgangssignale I&sub1; bis I&sub5; der zweiten Oszillatorschaltung 30B. Eine Zeitzähleinrichtung 71 ist durch die erste und die zweite Gruppe 20A und 20B der Flip-Flop- Bänke und die erste und die zweite Oszillatorschaltung 30A und 30B gebildet.
Das Bezugszeichen 41 bezeichnet eine Zeitoperationsschaltung zum Durchführen von Operationen für die A/D-Umwandlung niedrigerer Ordnung entsprechend den digitalen Werten, die die Verstärkungsraten oder die Verstärkungszeiten der jeweiligen differenziellen Verstärkerschaltungen 10a bis 10h der Bank 10 der Verstärkerschaltungen darstellen, und die von der ersten und der zweiten Gruppe 20A und 20B der Flip-Flop-Bänke ausgegeben sind. Das Bezugszeichen 42 bezeichnet eine arithmetische Schaltung für den umgewandelten Wert zum Berechnen des A/D umgewandelten Werts basierend auf den Ausgangsdaten der Zeitoperationsschaltung 41. Das Bezugszeichen 43 bezeichnet eine Taktgeneratorschaltung zum Erzeugen eines Taktsignals zum Betreiben der Zeitoperationsschaltung 41 und der arithmetischen Schaltung 42 für den umgewandelten Wert in Abhängigkeit des ersten Taktsignals S1, ausgegeben von der ersten Takterzeugungsquelle 4. Eine Operationseinrichtung 72 besteht aus der Zeitoperationsschaltung 41 und der arithmetischen Schaltung 42 für den umgewandelten Wert. Ein Umwandlungsabschnitt zum Erhalten des digitalen Werts, der das analoge Signal Vin darstellt, das umgewandelt werden soll, basierend auf den Verstärkungsraten der jeweiligen, differenziellen Verstärkerschaltungen 10a bis 10h, wird durch die Zeitzähleinrichtung 71 und die Operationseinrichtung 72 gebildet.
Nachfolgend werden die grundsätzlichen Abschnitte des A/D-Wandlers der Ausführungsform, dargestellt in Fig. 1, in weiterem Detail unter Bezugnahme auf die Fig. 2 bis 5 beschrieben.
Zuerst werden die differenziellen Verstärkerschaltungen 10a bis 10h, die die Bank 10 der Verstärkerschaltungen bilden, beschrieben. Fig. 2 zeigt eine Zeichnung, die ein Beispiel der differenziellen Verstärkerschaltungen 10a bis 10h darstellt, die die Bank 10 aus Verstärkerschaltungen des A/D-Wandlers in dieser Ausführungsform bildet. Die Fig. 2(a) ist ein Schaltungsdiagramm, das eine beispielhafte Konfiguration der differenziellen Verstärkerschaltung darstellt. Fig. 2(b) zeigt ein Zeitabstimmungsdiagramm, das die Betriebsweise der differenziellen Verstärkerschaltung, dargestellt in Fig. 2(a), zeigt. In Fig. 2(a) bezeichnen die Bezugszeichen 11, 12a, 12b, 15, 16a und 16b MOS-Transistoren vom P-Typ (nachfolgend abgekürzt als "PMOSs"), und die Bezugszeichen 13a, 13b, 14a und 14b bezeichnen MOS-Transistoren vom N-Typ (nachfolgend abgekürzt als "NMOSs").
Eine konstante Spannung VB1 wird an dem Gate-Anschluss des PMOS 11 angelegt, der als eine Konstantstromquelle dient. Die PMOSs 12a und 12b bilden ein differenzielles Paar. Das analoge Signal Vin wird zu dem Gate-Anschluss (d. h. dem nicht- invertierenden Eingangsanschluss der differenziellen Verstärkerschaltung) des PMOS 12a eingegeben, während eine Referenzspannung VrN (wobei N eine ganze Zahl von 1 bis 8 ist) zu dem Gate-Anschluss (d. h. dem invertierenden Eingangsanschluss der differenziellen Verstärkerschaltung) des PMOS 12b eingegeben wird. Eine konstante Spannung VB2 wird an die Gate-Anschlüsse der NMOSs 13a und 13b angelegt, die als eine Konstantstromquelle arbeiten.
Hier wird der Strom, der von dem PMOS 11, der als eine Konstantstromquelle arbeitet, in dem Zwischenverbindungsanschluss zwischen den Sourcen der PMOSs 12a und 12b fließt, dahingehend angenommen, dass er mit I&sub1; bezeichnet wird, der Strom, abgeleitet durch die NMOSs 13a und 13b von den Anschlüssen A und B, wird dahingehend angenommen, dass er mit I&sub2; bezeichnet wird, und der Strom, der von den NMOS- Transistoren 14a und 14b in die Anschlüsse A und B fließt, wird dahingehend angenommen, dass er mit 13 bezeichnet wird. Wenn die Eingangsspannung Vin gleich zu der Referenzspannung VrN ist, ist der Strom, der durch den PMOS 12a fließt, gleich zu dem Strom, der durch den PMOS 12b fließt, und wird (I&sub1;/2). In diesem Fall wird an den Anschlüssen A und B die Beziehung, angegeben durch die folgende Gleichung (1) erfüllt.
I&sub1;/2 - I&sub2; + I&sub3; = 0 ... (1)
Wenn sich die differenzielle Verstärkerschaltung in dem ausbalancierten Zustand befindet, ist diese Gleichung (1) erfüllt. In diesem Fall fließt kein Strom zwischen dem Drain und der Source des PMOS 15, unabhängig davon, ob sich der PMOS 15 in dem geschlossenen Zustand (d. h. dem EIN-Zustand) oder dem geöffneten Zustand (d. h. dem AUS-Zustand) befindet. Demzufolge variieren die Spannungen an den Ausgangsanschlüssen der differenziellen Verstärkerschaltung nicht. Das bedeutet, dass dann, wenn sich die differenzielle Verstärkerschaltung in dem ausbalancierten Zustand befindet, die nicht-invertierte Ausgangsspannung Vout(+) gleich zu der invertierten Ausgangsspannung Vout(-) wird.
Wie in Fig. 2(b) dargestellt ist, wird, wenn sich eine Spannung V&sub4; bei dem niedrigen Pegel befindet, der PMOS 15 in den geschlossenen Zustand (EIN-Zustand) geschaltet, und sowohl die nicht-invertierte Ausgangsspannung als auch die invertierte Ausgangsspannung der differenziellen Verstärkerschaltung werden gleich zu einer Spannung VS, unabhängig der Werte der nicht-invertierenden Eingangsspannung Vin und der invertierenden Eingangsspannung VrN. Zum Beispiel fließt, wenn die nicht-invertierende Eingangsspannung Vin höher als die invertierende Eingangsspannung VrN ist, ein Strom größer als (I&sub1;/2) mit ΔI durch den PMOS 12b. Allerdings variiert sich, da die Gate-Spannung des NMOS 13b eine konstante Spannung VB2 ist, der Strom I nicht. Als Folge verringert sich der Strom I&sub3;, der in den Anschluss B fließt, um ΔI, da das Kirchhoff'sche Gesetz auf den Anschluss B angewandt wird. Ähnlich fließt ein Strom kleiner als (I&sub1;/2) mit ΔI durch den PMOS 12a. Allerdings variiert sich, da die Gate-Spannung des NMOS 93a eine konstante Spannung VB2 ist, der Strom I&sub2; nicht. Als Folge erhöht sich der Strom I&sub3;, der in den Anschluss A fließt, um ΔI, da das Kirchhoff'sche Gesetz auf den Anschluss A angewandt wird. Demzufolge variiert sich der Strom, der durch die PMOSs 16a und 16b fließt, nicht, und die Spannung VS entsprechend zu dem ausbalancierten Zustand der differenziellen Verstärkerschaltung wird von sowohl dem nicht-invertierten Ausgangsanschluss als auch dem invertierten Ausgangsanschluss ausgegeben. Die Betriebsweise der differenziellen Verstärkerschaltung während eines solchen Zustands wird als eine "Reset-Operation" bezeichnet.
Andererseits wird, wenn sich die Spannung Vφ bei dem hohen Pegel befindet, der PMOS 15 in den geöffneten Zustand geschaltet (AUS-Zustand) und die Ausgangsspannungen werden verstärkt. Zum Beispiel fließt, wenn die nicht-invertierende Eingangsspannung Vin höher als die invertierende Eingangsspannung VrN ist, der Strom ΔI von dem nicht-invertierten Ausgangsanschluss heraus und fließt in den invertierten Ausgangsanschluss hinein. Als Folge steigt die Spannung Vout(+) an dem nicht-invertierten Ausgangsanschluss an, wogegen die Spannung Vout(-) an dem invertierten Ausgangsanschluss abfällt. Die Betriebsweise der differenziellen Verstärkerschaltung während eines solchen Zustands wird als eine "Verstärkungsoperation" bezeichnet. Die PMOSs 16a und 16b werden miteinander über Kreuz gekoppelt, um die Variationsraten der Spannungen an dem nicht- invertierten Ausgangsanschluss und dem invertierten Ausgangsanschluss zu erhöhen.
Als nächstes wird die erste und die zweite Gruppe 20A und 20B der Flip-Flop- Bänke beschrieben. Da die erste und die zweite Gruppe 20A und 20B der Flip-Flop-Bänke dieselbe Konfiguration haben, wird nur die erste Gruppe 20A der Flip-Flop-Bänke nachfolgend beschrieben.
Fig. 3 zeigt ein Schaltungsdiagramm, das die Konfiguration der ersten Gruppe 20A der Flip-Flop-Bank des A/D-Wandlers in dieser Ausführungsform darstellt. In Fig. 3 bezeichnen die Bezugszeichen 21a, 22a, 21b, 22b, 21c, 22c, 21d und 22b Flip-Flop-Bänke, die als Halteschaltungs-Anordnungen bzw. -Bänke arbeiten. Jede Bank bzw. Anordnung aus Flip-Flops hält die Signale, eingegeben über die Eingangsanschlüsse D1 bis D5, synchron zu dem Übergang des Signaleingangs über einen Taktanschluss C1, und gibt die gehaltenen Signale als einen digitalen Wert über einen Datenausgangsanschluss Q5 aus.
Die Flip-Flop-Bank 21a ist aus fünf Flip-Flops 201 bis 205 aufgebaut. In jedem der Flip-Flops 201 bis 205 wird der Signaleingang über den Taktanschluss C1 der Flip-Flop- Bank 21a zu dem Taktanschluss C davon eingegeben, und der Signaleingang über den zugeordneten Eingangsanschluss D1, D2, D3, D4 oder D5 der Flip-Flop-Bank 21a wird zu dem Dateneingangsanschluss D davon eingegeben. In diesem Fall wird, synchron zu der voranführenden Flanke des Signaleingangs zu dem Taktanschluss C jedes der Flip-Flops 201 bis 205, jedes Flip-Flop dahingehend angenommen, dass es den Signaleingang zu dem Anschluss D hält und dann das Signal zu dem Anschluss Q davon ausgibt. Die Signale, ausgegeben über die Anschlüsse Q der jeweiligen Flip-Flops 201 bis 205, werden als Fünf-Bit-Daten über den Datenausgangsanschluss Q5 der Flip-Flop-Bank 21a ausgegeben. Es ist anzumerken, dass die anderen Bänke 21b bis 21d und 22a bis 22d dieselbe Konfiguration wie diejenige der Flip-Flop-Bank 21a haben (und die detaillierten Konfigurationen davon sind nicht in der Fig. 3 dargestellt).
Zusätzlich umfasst die erste Gruppe 20A aus Flip-Flop-Bänken weiterhin Komparatoren 23a, 24a, 23b, 24b, 23c, 24c, 23d und 24d und Ausgangs-Gates 25a, 26a, 25b, 26b, 25c, 26c, 25d und 26d, wie dies in Fig. 3 dargestellt ist.
Die invertierten Ausgangsspannungen a- bis d- der ersten bis vierten, differenziellen Verstärkerschaltung 10a bis 10d, die die Anordnung bzw. Bank 10 aus Verstärkerschaltungen bilden, werden zu den nicht-invertierenden Eingangsanschlüssen der Komparatoren 23a bis 23d jeweils eingegeben. Andererseits werden die nicht-invertierten Ausgangsspannungen a+ bis d+ der ersten bis vierten, differenziellen Verstärkerschaltung 10a bis 10d, die die Bank 10 der Verstärkerschaltungen bilden, in die nicht-invertierenden Eingangsanschlüsse der Komparatoren 24a bis 24d jeweils eingegeben. Weiterhin wird eine Spannung V&sub1;, verwendet als eine Referenz zum Messen der Verstärkungsraten der jeweiligen differenziellen Verstärkerschaltungen 10a bis 10d, zu allen invertierenden Eingangsanschlüssen der Komparatoren 23a bis 23d und 24a bis 24d eingegeben. Die Ausgangssignale der Komparatoren 23a bis 23d werden zu den Taktanschlüssen C1 der Flip-Flop- Bänke 21a bis 21d jeweils zugeführt, während die Ausgangssignale der Komparatoren 24a bis 24d zu den Taktanschlüssen C1 der Flip-Flop-Bänke 22a bis 22d jeweils zugeführt werden.
Wenn der Pegel der Spannung, angelegt an den nicht-invertierenden Eingangsanschluss jedes Komparators, die Spannung V&sub1;, angelegt an den invertierenden Eingangsanschluss davon, übersteigt, schaltet sich das Ausgangssignal des Komparators von dem "L" Pegel zu dem "H" Pegel um. Daraufhin hält die Flip-Flop-Bank, zu der das Ausgangssignal des Komparators über den Taktanschluss C1 eingegeben ist, die Signale, eingegeben über die Eingangsanschlüsse D1 bis D5. Zum Beispiel wird die invertierte Ausgangsspannung a- der ersten, differenziellen Verstärkerschaltung 90a zu dem nicht- invertierenden Eingangsanschluss des Komparators 23a eingegeben. Wenn der Pegel der Spannung a- diejenige der Spannung V&sub1; übersteigt, ändert sich das Ausgangssignal des Komparators 23a von dem "L"-Pegel zu dem "H"-Pegel. Dann hält die Flip-Flop-Bank 21a die Signale, eingegeben zu den Eingangsanschlüssen D1 bis D5, synchron zu dem Übergang des Ausgangssignals des Komparators 23a, das zu dem Taktanschluss C1 eingegeben worden ist.
In den Ausgangs-Gates 25a bis 25d werden die Ausgangsdaten der Flip-Flop- Bänke 21a bis 21d zu den jeweiligen Anschlüssen D davon eingegeben und die Ausgangssignale der Komparatoren 23a bis 23d werden zu den jeweiligen Steueranschlüssen E davon eingegeben, um dadurch digitale Werte O1- bis O4- über die jeweiligen Anschlüsse Q davon auszugeben. Andererseits werden in den Ausgangs-Gates 26a bis 26d die Ausgangsdaten der Flip-Flop-Bänke 22a bis 22d zu den jeweiligen Anschlüssen D davon eingegeben und die Ausgangssignale der Komparatoren 24a bis 24d werden zu den jeweiligen Steueranschlüssen E davon eingegeben, um dadurch digitale Werte O1+ bis O4+ über die jeweiligen Anschlüsse Q davon einzugeben.
Jedes der Ausgangs-Gates 25a bis 25d und 26a bis 26d besitzt die folgenden Eigenschaften. Wenn die Eingangsspannung an dem Steueranschluss E davon bei dem "H" Pegel ist, fügt jedes Gate ein Bit "1" ("H" Pegel) zu dem Dateneingang zu dem Anschluss D davon hinzu und gibt dann die Sechs-Bit-Daten über den Anschluss Q davon aus. Andererseits fügt, wenn die Eingangsspannung an dem Steueranschluss E davon bei dem "L" Pegel ist, jedes Gate ein Bit "0" ("L" Pegel) zu dem Dateneingang zu dem Anschluss D davon hinzu (oder zu vorbestimmten Daten) und gibt dann die Sechs-Bit-Daten über den Anschluss Q davon aus. Das hinzugefügte Bit "1" wird dahin angenommen, dass es anzeigt, dass die verbleibenden Fünf-Bit-Daten effektiver als Daten sind, die die Verstärkungsrate der differenziellen Verstärkerschaltung darstellen, während das hinzugefügte Bit "0" dahingehend angenommen wird, anzuzeigen, dass die verbleibenden Fünf-Bit-Daten vernachlässigbare Daten sind. Zum Beispiel fügt, wenn das Ausgangssignal des Komparators 23a, das zu dem Steueranschluss E des Ausgangs-Gates 25a eingegeben worden ist, bei dem "H" Pegel ist, das Ausgangs-Gate 25a das Bit "1" zu den Ausgangsdaten der Flip-Flop-Bank 21a hinzu, was zu dem Anschluss D davon eingegeben worden ist, und gibt dann die Sechs-Bit-Daten über den Anschluss Q davon aus.
Als nächstes werden die erste und die zweite Oszillatorschaltungen 30A und 30B beschrieben. Da die erste und die zweite Oszillatorschaltung 30A und 30B dieselbe Konfiguration besitzen, wird nur die Oszillatorschaltung 30A nachfolgend beschrieben.
Fig. 4 zeigt ein Schaltungsdiagramm, das die Konfiguration der ersten Oszillatorschaltung 30A in dem A/D-Wandler in dieser Ausführungsform, dargestellt in Fig. 1, darstellt. In Fig. 4 bezeichnet das Bezugszeichen 31 einen Ring von Verzögerungsschaltungen, umfassend eine Vielzahl von (fünf in Fig. 4) invertierenden Verstärkern 311 bis 315, die als Verzögerungsschaltungen arbeiten, die miteinander verbunden sind, um einen Ring zu bilden. Jeder der invertierenden Verstärker 311 bis 315 besitzt einen Eingangsanschluss a, einen Ausgangsanschluss b und einen Steueranschluss c. Die Signalübertragungszeit wird durch eine Spannung, angelegt an den Steueranschluss c, kontrolliert. Demzufolge kann, durch Kontrollieren bzw. Steuern der Spannungen, angelegt an die Steueranschlüsse c, die Oszillationsfrequenz des Rings 31 der Verzögerungsschaltungen variiert werden. Die Spannungen an den Ausgangsanschlüssen b der jeweiligen, invertierenden Verstärker 311 bis 315 werden die Ausgangssignale I&sub1; bis I&sub5; der ersten Oszillatorschaltung 30A.
Das Bezugszeichen 32 bezeichnet einen Phasenkomparator zum Berechnen der Phase des zweiten Taktsignals 52, eingegeben von der zweiten, einen Takt erzeugenden Quelle 5, in den Anschluss CL, mit derjenigen eines Ausgangssignals (d.h. das Signal I&sub1;) des Rings 31 der Verzögerungsschaltungen, um eine Phasendifferenz dazwischen zu bestimmen. Das Bezugszeichen 33 bezeichnet einen Tiefpassfilter (LPF) zum Mitteln des Impulssignals, ausgegeben von dem Phasenkomparator 32, und dann Ausgeben des gemittelten Signals. Das Bezugszeichen 34 bezeichnet eine Steuerschaltung zum Steuern der Oszillationsfrequenz des Rings 31 aus Verzögerungsschaltungen gemäß der Ausgangsspannung des LPF 33. Eine phasenverriegelte Schleife (PLL) ist durch den Ring 31 aus Verzögerungsschaltungen, dem Phasenkomparator 32, dem LPF 33 und der Steuerschaltung 34 gebildet. Die Oszillationsfrequenz des Rings 31 der Verzögerungsschaltungen stimmt mit der Frequenz des zweiten Taktsignals 52, erzeugt durch die zweite, einen Takt erzeugende Quelle 5, überein, gerade wenn eine Energieversorgungsspannung oder eine Temperatur variiert. Die PLL, verwendet in dieser Ausführungsform, ist eine allgemein verwendete, und die detaillierte Betriebsweise davon ist ausreichend definiert. Demzufolge wird die Beschreibung davon hier weggelassen.
Es dient dazu, eine konstante Oszililationsfrequenz für den Ring 31 aus Verzögerungsschaltungen, gerade wenn sich die Energieversorgungsspannung, die Temperatur oder dergleichen, variiert hat, dass der PLL in dieser Ausführungsform verwendet wird. Unter der Annahme, dass die invertierenden Verstärker 311 bis 315, die den Ring 31 aus Verzögerungsschaltungen bilden, dieselbe Konfiguration haben, werden die Verzögerungszeiten davon gleich zueinander. Demzufolge wird, falls eine konstante Oszillationsfrequenz für den Ring 31 aus Verzögerungsschaltungen beibehalten werden kann, die Verzögerungszeit für eine Stufe eines invertierenden Verstärkers auch konstant, da die Verzögerungszeit pro Stufe 1/10 einer Oszillationsperiode des Rings 31 aus Verzögerungsschaltungen beträgt (eine Zeit, erforderlich für ein Signal, um zwei Runden der fünfstufigen, invertierenden Verstärker vorzunehmen, entspricht einer Oszillationsperiode des Rings 31 aus Verzögerungsschaltungen).
Fig. 5 zeigt eine Grafik, die die Variationen der Ausgangssignale I&sub1; bis I&sub5; der ersten Oszillatorschaltung 30A und der zweiten Oszillatorschaltung 30B über die Zeit darstellt. Wie in Fig. 5 dargestellt ist, wird, wenn eine Verzögerungszeit für eine Stufe eines invertierenden Verstärkers seit der voranführenden Flanke a des Ausgangssignals I&sub1; vorüber ist, auf das Ausgangssignal 12 nicht zugegriffen (nachlaufende Flanke b). Als nächstes wird, wenn eine Verzögerungszeit für eine Stufe des invertierenden Verstärkers seit der nachlaufenden Flanke b des Ausgangssignals 12 vorüber ist, auf das Ausgangssignal I&sub3; zugegriffen (voranführende Flanke c). Auf diese Art und Weise ändern sich die Pegel der jeweiligen Ausgangssignale I&sub1; bis I&sub5; sequenziell auf der Basis der Verzögerungszeit für eine Stufe eines invertierenden Verstärkers. Unter der Annahme, dass der "H" Pegel eines Signals als ein Bit "1" dargestellt wird und der "L" Pegel des Signals als ein Bit "0" dargestellt wird, werden die Ausgangssignale I&sub1; bis I&sub5; Fünf-Bit-Daten, die 10 Arten von Werten haben, die auf der Basis der Verzögerungszeit für eine Stufe eines invertierenden Verstärkers variabel sind, wie dies in dem unteren Teil der Fig. 5 dargestellt ist. Die Übergangsreihenfolge der Ausgangssignale I&sub1; bis I&sub5; ändert sich nicht und ist immer fixiert. Demzufolge kann, unter Verwendung solcher Ausgangssignale I&sub1; bis I&sub5;, eine Zeit fein gemessen werden.
Zum Beispiel können, falls die Ausgangssignale I&sub1; bis I&sub5; durch eine Flip-Flop-Bank zu einer Zeit t&sub1; gehalten werden, die Ausgangssignale I&sub1; bis I&sub5; wieder durch die Flip-Flop- Bank zu einer Zeit t&sub2; gehalten werden und dann können die zwei Sätze von gehaltenen Signalen miteinander verglichen werden, wobei dann gesehen werden, dass eine Zeitperiode entsprechend zu der Verzögerungszeit für drei Stufen der invertierenden Verstärker zwischen den Zeiten t&sub1; und t&sub2; vergangen ist. In diesem Fall ist, unter der Annahme, dass die Verzögerungszeit für eine Stufe eines invertierenden Verstärkers 1 ns ist, eine Zeitperiode von 3 ns zwischen den Zeiten t&sub1; und t&sub2; vorübergegangen.
Als nächstes wird die Betriebsweise des A/D-Wandlers in dieser Ausführungsform, dargestellt in Fig. 1, beschrieben.
Fig. 6 zeigt ein Zeitabstimmungsdiagramm, das die verallgemeinerte Betriebsweise des A/D-Wandlers in dieser Ausführungsform, dargestellt in Fig. 1, zeigt. Wie in Fig. 6 dargestellt ist, wird die voranführende Flanke des Basis-Takts S1 mit der voranführenden Flanke des PLL-Takts S2 so synchronisiert, dass die Startzeit der Verstärkungsoperation jeder der differenziellen Verstärkerschaltungen 10a bis 10h, die Bank 10 aus Verstärkerschaltungen bildend, synchron zu der Startzeit des Verstärkungszeit-Messvorgangs unter Verwendung der Ausgangssignale I&sub1; bis I&sub5; der ersten und der zweiten Oszillatorschaltung 30A und 30B ist. Es ist anzumerken, dass der PLL-Takt S2 nicht notwendigerweise so erforderlich ist, dass er von demselben Signal wie der Basis-Takt S1 ist, da der PLL-Takt S2 ein Signal, verwendet als eine Referenz, zum Beibehalten einer konstanten Oszillationsfrequenz für den Ring 31 aus Verzögerungsschaltungen der ersten und der zweiten Oszillatorschaltung 30A und 30B ist. Demzufolge wird, in dieser Ausführungsform, die den ersten Takt erzeugende Quelle 4 zum Erzeugen des Basis-Takts S1 separat von der den zweiten Takt erzeugenden Quelle 5 zum Erzeugen des PLL-Takts S2 vorgesehen, und der PLL-Takt S2 besitzt eine Frequenz zweimal so hoch wie diejenige des Basis- Takts S1.
Wie in Fig. 6 dargestellt ist, führt jede der differenziellen Verstärkerschaltungen 10a bis 10h, die Bank 10 aus Verstärkerschaltungen bildend, eine Reset-Operation in einer Periode durch, während der der Basis-Takt S1 auf dem "L" Pegel ist, und führt eine Verstärkungsoperation in einer Periode durch, während der sich der Basis-Takt S1 bei dem "H" Pegel befindet. Wenn jede der differenziellen Verstärkerschaltungen 10a bis 10h die Verstärkungsoperation beginnt, wird eine Operation einer Messung der Verstärkungsrate jeder der differenziellen Verstärkerschaltungen 10a bis 10h, d. h. die Verstärkungszeit der Ausgangsspannungen davon, entsprechend den Ausgangssignalen I&sub1; bis I&sub5; der ersten und der zweiten Oszillatorschaltung 30A und 30B gestartet.
Fig. 7 zeigt ein Diagramm, das den Vorgang einer Messung der Verstärkungszeit der Ausgangsspannung jeder der differenziellen Verstärkerschaltungen 10a bis 10h darstellt. Wie in dem oberen Teil der Fig. 7 dargestellt ist, startet, wenn eine Reset-Periode endet und eine Verstärkungsperiode startet, jede der differenziellen Verstärkerschaltungen 10a bis 10h damit, die Spannungsdifferenz zwischen der Eingangsspannung Vin und einer Referenzspannung VrN (wobei N eine ganze Zahl von 1 bis 8 ist) zu verstärken, und demzufolge beginnt die Ausgangsspannung davon sich zu variieren. Obwohl jede differenzielle Verstärkerschaltung differenzielle Ausgänge besitzt (d. h. einen nicht-invertierten Ausgang und einen invertierten Ausgang), ist nur ein Typ einer Ausgangsspannung selektiv in Fig. 7 von der nicht-invertierten Ausgangsspannung und der invertierten Ausgangsspannung zur Diskussion dargestellt.
Wie in dem unteren Teil der Fig. 7 dargestellt ist, ist die Frequenz des PLL-Takts S2 zweimal so hoch wie diejenige des Basis-Takts S1, und die voranführende Flanke des PLL-Takts S2 ist synchron zu der Übergangszeit des Basis-Takts S1. Andererseits sind, da die PLL in der ersten und der zweiten Oszillatorschaltung 30A und 30B, dargestellt in Fig. 4, eine Steueroperation durchführt, die Frequenz und die Phase des PLL-Takts S2 zu solchen des Ausgangssignals des invertierenden Verstärkers 311 angepasst (d. h. das Ausgangssignal I&sub1; der ersten und der zweiten Oszillatorschaltungen 30A und 30B). Demzufolge ist, wie in dem mittleren Teil der Fig. 7 dargestellt ist, die Übergangszeit zwischen der Reset-Operation und der Verstärkungsoperation jeder der differenziellen Verstärkerschaltungen 10a bis 10h, die die Bank 10 der Verstärkerschaltungen bilden, synchron zu der voranführenden Flanke des Ausgangssignals I&sub1; der ersten und der zweiten Oszillatorschaltung 30A und 30B.
Die Ausgangsspannung jeder der differenziellen Verstärkerschaltungen beginnt damit, sich von der Startpunktspannung VS aus zu variieren (d. h. die Ausgangsspannung während der Reset-Operation), um eine Spannung V&sub1;, verwendet als eine Referenz (d. h. eine vorbestimmte Spannung, angelegt an den invertierenden Eingangsanschluss jeder der Komparatoren, dargestellt in Fig. 3), zu erreichen, wenn die Ausgangssignale I&sub1; bis I&sub5; der ersten und der zweiten Oszillatorschaltungen 30A und 30B durch eine Flip-Flop-Bank, zugeordnet zu jeder differenziellen Verstärkerschaltung, gehalten werden.
Zum Beispiel ändert sich, unter der Annahme, dass sich der Pegel des invertierten Ausgangssignals a- der differenziellen Verstärkerschaltung 10a variiert, wie dies in der oberen Grafik in Fig. 7 dargestellt ist, das Ausgangssignal des Komparators 23a von dem "L" Pegel zu dem "H" Pegel, wenn der Pegel des Signals a- den Pegel der Spannung V&sub1; übersteigt. Demzufolge erreicht, wenn auf das Signal, eingegeben zu dem Anschluss C1 zugegriffen wird, d. h. wenn der Pegel des invertierten Ausgangssignals a- der differenziellen Verstärkerschaltung 10a den Pegel der Spannung V&sub1; erreicht, die Flip-Flop-Bank 21a die Ausgangssignale I&sub1; bis I&sub5; der ersten Oszillatorschaltung 30A, die zu den Eingangsanschlüssen D1 bis D5 jeweils eingegeben worden sind. Da die Übergangsreihenfolge der Ausgangssignale I&sub1; bis I&sub5; festgelegt ist, kann anhand des mittleren Teils von Fig. 7 gesehen werden, dass die Zeit, wenn der Pegel des invertierten Ausgangssignals a- der differenziellen Verstärkerschaltung 10a den Pegel der Spannung V&sub1; erreicht, dem fünften Signalübergang in dem Ring 31 der Verzögerungsschaltungen entspricht. Unter der Annahme, dass die Signalübergangszeit für eine Stufe des invertierenden Verstärkers in dem Ring 31 der Verzögerungsschaltungen 1 ns beträgt, erfordert die differenzielle Verstärkerschaltung 10a eine Verstärkungszeit von 5 ns (einschließlich eines Quantisierungsfehlers von 1 ns).
Die Verstärkungszeit jeder der differenziellen Verstärkerschaltungen 10a bis 10h, die die Bank 10 aus Verstärkerschaltungen bilden, kann auf diese Weise gemessen werden.
Als nächstes werden die Prinzipien der A/D-Umwandlung, die in dieser Ausführungsform durchgeführt werden soll, unter Verwendung der Verstärkungszeiten der jeweiligen differenziellen Verstärkerschaltungen 10a bis 10h, die die Bank 10 aus Verstärkerschaltungen bilden, unter Bezugnahme auf die Fig. 8 beschrieben.
Fig. 8(a) zeigt eine Grafik, die die invertierten Ausgangsspannungen a- bis f- der differenziellen Verstärkerschaltungen 10a bis 10f jeweils darstellen. In Fig. 8(a) wird das analoge Signal Vin dahingehend angenommen, dass es eine Spannung zwischen der Referenzspannung Vr3 der dritten, differenziellen Verstärkerschaltung 10c und der Referenzspannung Vr4 der vierten, differenziellen Verstärkerschaltung 10d besitzt.
Unter der Annahme, dass die invertierten Ausgangsspannungen der jeweiligen, differenziellen Verstärkerschaltungen 10a bis 10h mit VoN- bezeichnet sind und die nicht- invertierten Ausgangsspannungen davon mit VoN+ bezeichnet sind (wobei N eine ganze Zahl von 1 bis 8 ist), werden die Spannungen VoN- und VoN+ durch die folgenden Gleichungen (2) und (3) angegeben.
VoN- = -G·(Vin - VrN) + VS ... (2)
VoN+ = G·(Vin - VrN) + VS ...(3)
wobei G (> 0) eine Spannungsverstärkung jeder der differenziellen Verstärkerschaltungen 10a bis 10h ist. Wenn das Signal Vin eine Spannung zwischen den Referenzspannungen Vr3 und Vr4 besitzt, wird die folgende Beziehung aus Gleichung (2) abgeleitet.
Vo2- > Vo2- > Vo3- > VS- > Vo4- > Vo5- > Vo6- > Vo7- > Vo8
wodurch diese Beziehung als folgende Ungleichung (4) umgeschrieben werden kann.
a - > b- > c- > VS- > d- > e- > f- > g- > h- ... (4)
Wie aus der Ungleichung (4) gesehen werden kann, erhöhen sich die invertierten Ausgangsspannungen a-, b- und c- der ersten bis dritten, differenziellen Verstärkerschaltung 10a bis 10c von der Spannung VS, um die Spannung V&sub1; zu übersteigen. Andererseits übersteigen die invertierten Ausgangsspannungen d-, e-, f-, g- und h- der vierten bis achten, differenziellen Verstärkerschaltung 10d bis 10h nicht die Spannung V&sub1;, da sich diese Ausgangsspannungen von der Spannung VS erniedrigen. Anstelle davon übersteigen die nicht-invertierten Ausgangsspannungen d+, e+, f+, g+ und h+ der vierten bis achten, differenziellen Verstärkerschaltung 10d bis 10h die Spannung V&sub1;.
Demzufolge kann, da sowohl das invertierte Ausgangssignal c- der dritten, differenziellen Verstärkerschaltung 10c als auch das nicht-invertierte Ausgangssignal d+ der vierten, differenziellen Verstärkerschaltung 10d die Spannung V&sub1; übersteigen, gesehen werden, dass das analoge Signal Vin eine Spannung zwischen den Referenzspannungen Vr3 und Vr4 besitzt. Basierend auf dieser Tatsache kann der A/D umgewandelte Wert höherer Ordnung des analogen Signals Vin erhalten werden.
Der A/D-Wandler dieser Ausführungsform führt eine präzisere A/D-Umwandlung des analogen Signals Vin unter Verwendung der Verstärkungszeiten der jeweiligen, differenziellen Verstärkerschaltungen 10a bis 10h durch. Diese Umwandlung ist eine A/D- Umwandlung niedrigerer Ordnung und wird in der folgenden Art und Weise durchgeführt.
Fig. 8(b) zeigt eine Grafik, die die invertierten Ausgangsspannungen a- bis c- der ersten bis dritten, differenziellen Verstärkerschaltung 10a bis 10c und die nicht-invertierten Ausgangsspannungen d+ bis f+ der vierten bis sechsten, differenziellen Verstärkerschaltung 10d bis 10f darstellt. In dem unteren Teil dieser Grafik sind auch Zeiten, die für die jeweiligen Ausgangsspannungen erforderlich sind, um die Spannung V&sub1; zu erreichen, dargestellt. Genauer gesagt bezeichnen t&sub1; bis t&sub3; jeweils Zeiten, die für die invertierten Ausgangsspannungen a- bis c- der ersten bis dritten, differenziellen Verstärkerschaltung 10a bis 10c erforderlich sind, um die Spannung V&sub1; zu erreichen, während t&sub4; bis t&sub5; jeweils Zeiten bezeichnen, die für die nicht-invertierten Ausgangsspannungen d+ bis f+ der vierten bis sechsten, differenziellen Verstärkerschaltung 10d bis 10f erforderlich sind, um die Spannung V&sub1; zu erreichen.
In diesem Fall wird die Beziehung zwischen einer Zeit tN (wobei N eine ganze Zahl von 1 bis 8 ist), dem analogen Signal Vin und einer Referenzspannung VrN (wobei N auch eine ganze Zahl von 1 bis 8 ist) annähernd durch die folgenden Gleichungen (5) und (6) dargestellt.
wenn Vin < VrN: tN = -H/(Vin - VrN) .... (5)
wenn Vin < VrN: tN = H/(Vin - VrN) ... (6)
In den Gleichungen (5) und (6) bezeichnet H (> 0) eine Proportionalitätskonstante, die entsprechend dem Design der differenziellen Verstärkerschaltung bestimmt werden soll. In diesem Fall wird nur, wenn N = 1 bis 3 gilt, die Beziehung Vin < VrN erfüllt. Andererseits wird, wenn N = 4 bis 8 gilt, die Beziehung Vin > VrN erfüllt.
Da der absolute Wert der Spannungsdifferenz zwischen der Spannung des analogen Signals Vin und der Referenzspannung Vr3 in der dritten, differenziellen Verstärkerschaltung 10c kleiner als der absolute Wert der Spannungsdifferenz zwischen der Spannung des analogen Signals Vin und irgendeiner der Referenzspannungen Vr1 und Vr2 der ersten und der zweiten, differenziellen Verstärkerschaltung 10a und 10b ist, wird die Zeit t&sub3; länger als irgendeine der Zeiten t&sub1; und t&sub2;. Andererseits wird, da der absolute Wert der Spannungsdifferenz zwischen der Spannung des analogen Signals Vin und der Referenzspannung Vr4 in der vierten, differenziellen Verstärkerschaltung 10d kleiner als der absolute Wert der Spannungsdifferenz zwischen der Spannung des analogen Signals Vin und irgendeiner der Referenzspannungen Vr5 bis Vr8 der fünften bis achten, differenziellen Verstärkerschaltung 10e bis 10h ist, die Zeit t&sub4; länger als irgendeine der Zeiten t&sub5; bis t&sub8;. Durch Substituieren von 3 und 4 für N in den Gleichungen (5) und (6) jeweils werden die folgenden Gleichungen (7) und (8) erhalten.
t&sub3; = -H/(Vin - Vr3) ... (7)
t&sub4; = H/(Vin - Vr4) ... (8)
Hierbei ist das Verhältnis der Zeit t&sub3; zu der Zeit t&sub4; gegeben durch die folgende Gleichung (9).
t&sub3;/t&sub4; = -(Vin - Vr4)/(Vin - Vr3) ... (9)
Falls Gleichung (9) in Bezug auf Vin umgeschrieben wird, dann wird die folgende Gleichung (10) erhalten.
Vin = (t&sub3;·Vr3 + t&sub4;·Vr4)/(t&sub3; + t&sub4;) ... (10)
Gleichung (10) zeigt an, dass die Spannung des analogen Signals Vin zwischen den Referenzspannungen Vr4 und Vr4 basierend auf den Zeiten t&sub3; und t&sub4; angeordnet werden kann. Das bedeutet, dass, da Gleichung (10) ähnlich zu einer sogenannten inneren Divisionsgleichung ist, gesehen werden kann, dass die Spannung des analogen Signals Vin an einer Position angeordnet ist, die intern die Differenz zwischen den Referenzspannungen Vr3 und Vr4 unter einem Verhältnis von t&sub4; : t&sub3; teilt (siehe Fig. 8(c)). Demzufolge kann, unter Verwendung von Gleichung (10), der A/D umgewandelte Wert niedrigerer Ordnung des analogen Signals Vin erhalten werden. Falls die Quantisierungszeit in der ersten und der zweiten Oszillatorschaltung 30A und 30B (d. h. die Signalverzögerungszeit für eine Stufe des differenziellen Verstärkers, der den Ring 31 aus Verzögerungsschaltungen bildet) weiter unterteilt wird, dann können die Zeiten t&sub3; und t&sub4; exakter gemessen werden und der A/D umgewandelte Wert niedrigerer Ordnung des analogen Signals Vin kann präziser erhalten werden.
Die Betriebsweise der A/D-Umwandlung niedrigerer Ordnung, die auf den digitalen Werten basiert, die die Verstärkungszeiten der jeweiligen differenziellen Verstärkerschaltungen 10a bis 10h darstellen (d. h. die Operation, die durch Gleichung 10 gegeben ist), wird durch die Zeitoperationsschaltung 41 durchgeführt. Die arithmetische Schaltung 42 für den umgewandelten Wert berechnet und kombiniert die A/D umgewandelten Werte höherer Ordnung und den A/D umgewandelten Wert niedrigerer Ordnung von den Daten, erhalten durch die Zeitoperationsschaltung 41, um dadurch den digitalen Wert, der das analoge Signal Vin darstellt, zu berechnen, um umgewandelt zu werden.
Es ist anzumerken, dass Gleichung (10) durch die Annahme erhalten ist, dass die Beziehungen, dargestellt durch die Gleichungen (5) und (6), erfüllt werden. Das bedeutet, dass, unter der Annahme, dass die Verstärkungszeit ungefähr invers proportional zu der Differenz zwischen den Eingangsspannungen in einer differenziellen Verstärkerschaltung ist, eine Spannung an einem Punkt, der intern die Differenz zwischen den Referenzspannungen unter dem Verhältnis der Verstärkungszeiten teilt, als die Spannung des analogen Signals Vin definiert ist. Demzufolge wird die A/D-Umwandlung niedrigerer Ordnung durch eine einfache Operation realisiert. Um die A/D-Umwandlung niedrigerer Ordnung präziser durchzuführen, kann die Operation auch im Hinblick auf die exponentielle Beziehung zwischen der Verstärkungsrate und der Differenz zwischen den Eingangsspannungen in einer realen, differenziellen Verstärkerschaltung durchgeführt werden.
In dieser Ausführungsform werden, wie in Fig. 8(b) dargestellt ist, die nicht- invertierten Ausgangsspannungen der differenziellen Verstärkerschaltungen, die Differenzspannungen niedriger als die Spannung des analogen Signals Vin haben, und die invertierten Ausgangsspannungen der differenziellen Verstärkerschaltungen, die Referenzspannungen höher als die Spannung des analogen Signals Vin haben, dazu verwendet, die A/D-Umwandlung niedrigerer Ordnung durchzuführen. Dies dient dazu, um den Einfluss des dynamischen Offset jeder differenziellen Verstärkerschaltung unter der Präzision der A/D-Umwandlung zu reduzieren.
Das dynamische Offset wird unter Bezugnahme auf Fig. 9 beschrieben. Hierbei wird eine Verstärkerschaltung, wie beispielsweise diejenige, die in Fig. 9(a) dargestellt ist, zum Verstärken einer Eingangsspannungsdifferenz ΔV, um so eine Spannung Vout auszugeben, betrachtet. Falls die Differenz zwischen der Ausgangsspannung Vout und der Referenzspannung VS, wenn die Eingangsspannungsdifferenz ΔV gleich zu V&sub1; (> 0) ist, gleich zu der Differenz ist, wenn die Eingangsspannung ΔV gleich zu V&sub2; (< 0) ist, wie in Fig. 9(b) dargestellt ist, wird die Differenz zwischen V&sub1; und V&sub2; als ein dynamisches Offset bezeichnet. In einer idealen, differenziellen Verstärkerschaltung ist das dynamische Offset Null. Allerdings wird tatsächlich das dynamische Offset nicht Null, und zwar aufgrund der Variationen, verursacht während des Herstellprozesses davon. Falls das dynamische Offset nicht Null ist, dann ist die Differenz zwischen der Ausgangsspannung Vout und der Referenzspannung VS in Abhängigkeit davon variabel, ob die Eingangsspannungsdifferenz ΔV positiv oder negativ ist, gerade dann, wenn die absoluten Werte der positiven und der negativen Differenzen ΔV gleich zueinander sind.
Fig. 10 zeigt eine Zeichnung, die die Gründe erläutert, warum der Einfluss des dynamischen Offset in dieser Ausführungsform reduziert werden kann. Wie in Fig. 10(a) dargestellt ist, wird die Spannung des analogen Signals Vin dahingehend angenommen, dass sie höher als die Referenzspannung Vr4 ist und niedriger als die Referenzspannung Vr3 ist. In einem solchen Fall ist, in der vierten, differenziellen Verstärkerschaltung 10d, da die nicht-invertierende Eingangsspannung (die Spannung des analogen Signals Vin) höher als die invertierende Eingangsspannung (die Referenzspannung Vr4) ist, die Eingangsspannungsdifferenz ΔV davon positiv. Andererseits ist, in der dritten, differenziellen Verstärkerschaltung 10c, da die nicht-invertierende Eingangsspannung (die Spannung des analogen Signals Vin) niedriger als die invertierende Eingangsspannung ist (die Referenzspannung Vr3), die Eingangsspannungsdifferenz ΔV davon negativ. Da die Polaritäten der Eingangsspannungsdifferenzen ΔV zueinander unterschiedlich sind, wird, falls die nicht- invertierten Ausgangsspannungen von sowohl der dritten als auch der vierten, differenziellen Verstärkerschaltung 10c und 10d für die A/D-Umwandlung verwendet werden, dann ein Fehler in dem A/D umgewandelten Wert verursacht, und zwar aufgrund des Vorhandenseins des dynamischen Offset. Dasselbe Ergebnis wird dann erhalten, wenn die invertierten Ausgangsspannungen sowohl der dritten als auch der vierten, differenziellen Verstärkerschaltung 10c und 10d für die A/D-Umwandlung verwendet wird.
Andererseits ist es, wie in Fig. 10(b) dargestellt ist, bekannt, dass die nicht- invertierte Ausgangsspannung einer differenziellen Verstärkerschaltung eine nicht- invertierende Eingangsspannung von A besitzt und eine invertierende Eingangsspannung von B äquivalent in Bezug auf ein dynamisches Offset zu der invertierten Ausgangsspannung einer differenziellen Verstärkerschaltung ist, die eine invertierende Eingangsspannung von A und eine nicht-invertierende Eingangsspannung von B besitzt, und zwar aufgrund der Charakteristika einer differenziellen Verstärkerschaltung.
Demzufolge ist, in dem Fall, bei dem die invertierte Ausgangsspannung der dritten, differenziellen Verstärkerschaltung 10c und die nicht-invertierte Ausgangsspannung der vierten, differenziellen Verstärkerschaltung 10d für die A/D-Umwandlung verwendet werden, wie dies in Fig. 10(a) dargestellt ist, äquivalent zu dem Fall, der in Fig. 10(c) dargestellt ist. Das bedeutet, dass, im Hinblick auf das dynamische Offset, in der dritten, differenziellen Verstärkerschaltung 10c, eine relativ hohe Referenzspannung Vr3 eine nicht- invertierende Eingangsspannung wird, eine relativ niedrige Spannung des analogen Signals Vin eine invertierende Eingangsspannung wird, und die nicht-invertierte Ausgangsspannung für die A/D-Umwandlung niedrigerer Ordnung verwendet wird. Als eine Folge werden die Polaritäten der Eingangsspannungsdifferenzen ΔV der dritten und der vierten, differenziellen Verstärkerschaltung 10c und 10d gleich zueinander und die nicht- invertierten Ausgangsspannungen werden für die A/D-Umwandlung in beiden dieser Verstärkerschaltungen verwendet, so dass das dynamische Offset aufgehoben werden kann. Es ist anzumerken, dass die Ausgangsspannungen, verwendet für die A/D-Umwandlung, durch "O" identifiziert sind, und die Ausgangsspannungen, die nicht für die A/D- Umwandlung verwendet werden, durch ein "X" in den Fig. 10(a) und 10(c) verwendet werden.
Demzufolge kann, unter Verwendung der nicht-invertierten Ausgangsspannung einer differenziellen Verstärkerschaltung, die eine Referenzspannung niedriger als die Spannung des analogen Signals Vin hat, und der invertierten Ausgangsspannung einer differenziellen Verstärkerschaltung, die eine Referenzspannung höher als die Spannung des analogen Signals Vin hat, für die A/D-Umwandlung niedrigerer Ordnung, der Einfluss des dynamischen Offset jeder differenziellen Verstärkerschaltung unter der Präzision der A/D-Umwandlung präzisiert werden. Natürlich kann, unter Verwendung der invertierten Ausgangsspannung einer differenziellen Verstärkerschaltung, die eine Referenzspannung niedriger als die Spannung des analogen Signals Vin hat, und der nicht-invertierten Ausgangsspannung einer differenziellen Verstärkerschaltung, die eine Referenzspannung höher als die Spannung des analogen Signals Vin besitzt, der Einfluss des dynamischen Offset jeder der differenziellen Verstärkerschaltungen unter der Präzision der A/D- Umwandlung auch reduziert werden.
Weiterhin ist, in einem realen A/D-Wandler, die Spannung des analogen Signals Vin im Wesentlichen gleich zu der Referenzspannung. Demzufolge existiert möglicherweise eine differenzielle Verstärkerschaltung, in der sowohl die nicht-invertierte Ausgangsspannung als auch die invertierte Ausgangsspannung nur schwer variieren und nicht die Spannung V&sub1; erreichen. In einem solchen Fall wird eine A/D-Umwandlung wie folgt durchgeführt.
Fig. 11(a) zeigt eine Grafik, die die invertierten Ausgangsspannungen a- bis e- der differenziellen Verstärkerschaltungen 10a bis 10e darstellt. In der Fig. 11(a) ist die Spannung des analogen Signals Vin im Wesentlichen gleich zu der Referenzspannung Vr3 der dritten, differenziellen Verstärkerschaltung 10c und die nicht-invertierte Ausgangsspannung c+ der dritten, differenziellen Verstärkerschaltung 10c ist auch dargestellt. Fig. 11(b) zeigt eine Grafik, die die invertierten Ausgangsspannungen a- bis c- der ersten bis dritten, differenziellen Verstärkerschaltung 10a bis 10c und die nicht-invertierten Ausgangsspannungen c+ bis e+ der dritten bis fünften, differenziellen Verstärkerschaltung 10c bis 10e darstellt. In dem unteren Teil der Fig. 11(b) sind die Zeiten, die für die jeweiligen Ausgangsspannungen erforderlich sind, um die Spannung V&sub1; zu erreichen, zusätzlich dargestellt, wobei t&sub1; und t&sub2; die Zeiten darstellen, die für die invertierten Ausgangsspannungen a- und b- der ersten und der zweiten, differenziellen Verstärkerschaltung 10a und 10b erforderlich sind, um die Spannung V&sub1; jeweils zu erreichen, und t&sub4; und t&sub5; die Zeiten darstellen, die für die nicht-invertierten Ausgangsspannungen d+ und e+ der vierten und fünften, differenziellen Verstärkerschaltung 10d und 10e erforderlich sind, um die Spannung V&sub1; jeweils zu erreichen.
Wie in Fig. 10(a) dargestellt ist, variieren, da die dritte, differenzielle Verstärkerschaltung 10c nicht die Spannungsdifferenz zwischen der Spannung des analogen Signals Vin und der Referenzspannung Vr3 in diesem Fall erfassen kann, die invertierte Ausgangsspannung c- und die nicht-invertierte Ausgangsspannung c+ entweder nicht zu der Spannung VS oder erreichen nicht die Spannung V&sub1; während der Verstärkungsperiode, gerade wenn die Spannungen variieren. Demzufolge wird, wie in Fig. 11(b) dargestellt ist, da die Daten über die Zeit t&sub3; nicht erhalten werden können, die A/D Umwandlung unter Verwendung der Zeiten t&sub2; und t&sub4; durchgeführt. Die A/D-Umwandlung niedrigerer Ordnung wird durch Erhalten eines intern unterteilten Punkts der analogen Spannung Vin entsprechend der folgenden Gleichung (11) durchgeführt.
in = (t&sub2;·Vr2 + t&sub4;·Vr4)/(t&sub2; + t&sub4;) ... (11)
Die A/D-Umwandlung höherer Ordnung wird durch Identifizieren einer differenziellen Verstärkerschaltung, die die längste Verstärkungszeit besitzt, und einer differenziellen Verstärkerschaltung, die die zweitlängste Verstärkungszeit besitzt, von den differenziellen Verstärkerschaltungen 10a bis 10h, die die Bank 10 aus Verstärkerschaltungen bilden, durchgeführt. Zum Beispiel wird, in dem vorstehend beschriebenen Fall, dargestellt in Fig. 8, da die Verstärkungszeit der vierten, differenziellen Verstärkerschaltung 10d die längste ist und die Verstärkungszeit der dritten, differenziellen Verstärkerschaltung 10c die zweitlängste ist, bestimmt, dass die Spannung des analogen Eingangssignals Vin zwischen den Referenzspannungen Vr3 und Vr4 angeordnet ist. Andererseits wird, in dem Fall, dargestellt in Fig. 11, da die Verstärkungszeit der vierten, differenziellen Verstärkerschaltung 10d die längste ist, die Verstärkungszeit der zweiten, differenziellen Verstärkerschaltung 10b die zweitlängste, und die Daten, die die Verstärkungszeit der dritten, differenziellen Verstärkerschaltung 10c darstellen, nicht existieren, bestimmt, dass die Spannung des analogen Signals im Wesentlichen gleich zu der Referenzspannung Vr3 ist. Auf diese Art und Weise können die oberen Bits des A/D umgewandelten Werts erhalten werden.
Weiterhin kann der A/D-Wandler dieser Ausführungsform in mehrere Blöcke (oder Einheiten) unterteilt werden. Genauer gesagt sind, in dem A/D-Wandler, dargestellt in Fig. 1, zwei Gruppen von Flip-Flop-Bänken und zwei Oszillatorschaltungen vorhanden, und ein Block ist aus der ersten Gruppe 20A einer Flip-Flop-Bank, der ersten Oszillatorschaltung 30A und der ersten bis vierten, differenziellen Verstärkerschaltung 10a bis 10d aufgebaut, während ein anderer Block der zweiten Gruppe 20B von Flip-Flop-Bänken, der zweiten Oszillatorschaltung 30B und der fünften bis achten, differenziellen Verstärkerschaltung 10e bis 10h zusammengesetzt ist.
Nachfolgend werden die Gründe, warum der A/D-Wandler dieser Ausführungsform in Blöcke unterteilt werden kann, beschrieben.
Allgemein wird die Präzision eines A/D-Wandlers unter Verwendung der relativen Werte der Ausgangssignale einer Mehrzahl von Verstärkern verbessert. In dieser Hinsicht gilt dieselbe Regel für den A/D-Wandler in dieser Ausführungsform. Allerdings ist der A/D- Wandler in dieser Ausführungsform gegenüber einem herkömmlichen Hochpräzisions- A/D-Wandler dahingehend unterschiedlich, dass die Ausgangssignale einer Mehrzahl von Verstärkern nicht direkt als analoge Signale verwendet werden, sondern anstelle davon zum Verbessern der Präzision der A/D-Umwandlung verwendet werden, nachdem die Verstärkungszeiten der Verstärker in digitale Werte umgewandelt worden sind.
Ein herkömmlicher Hochpräzisions-A/D-Wandler vergleicht die relativen Pegel der Ausgangssignale der Verstärker miteinander, während die Ausgangssignale als originale, analoge Signale belassen werden. Demzufolge beeinflussen, in einem solchen Fall, die Variationen in den Längen der Ausgangssignalleitungen der jeweiligen Verstärker nachteilig die Präzision der A/D-Umwandlung, und das Layout des A/D-Wandlers wird nachteilig eingeschränkt. Allerdings kann, wenn die Längen der Ausgangssignalleitungen der Verstärker so angepasst werden, um keinen Konversionsfehler zu verursachen, dann ein verlängertes Layout, wie beispielsweise das, das in Fig. 12(a) dargestellt ist, nicht zum Umwandeln einer erhöhten Anzahl von Bits ausgewählt werden.
Andererseits wandelt der A/D-Wandler in dieser Ausführungsform digital die Verstärkungszeiten der jeweiligen Verstärker um und vergleicht dann die digitalen Werte miteinander unter einer Vielzahl von Verstärkern. Demzufolge wird, da die Variation in den Längen der Ausgangssignalleitungen der jeweiligen Verstärker nicht die Präzision der A/D- Umwandlung beeinflussen, die Flexibilität des Layouts erhöht, verglichen mit einem herkömmlichen Hochpräzisions-A/D-Wandler, und der A/D-Wandler gemäß der vorliegenden Erfindung kann als ein zu einem Block gebildetes Layout entwickelt werden, wie beispielsweise dasjenige, das in Fig. 12(b) dargestellt ist.
Es ist anzumerken, dass jede der ersten und zweiten Gruppe 20A und 20B aus Flip-Flop-Bänken so konfiguriert werden kann, dass die Ausgangsspannungen der jeweiligen differenziellen Verstärkerschaltungen direkt zu den Anschlüssen C1 der jeweiligen Flip-Flop-Bänke unter Weglassen der Komparatoren davon eingegeben werden. In einem solchen Fall kann die Spannung V&sub1;, verwendet als eine Referenz zum Messen der Verstärkungszeiten, als eine Schwellwertspannung eines Taktsignals für die jeweiligen Flip- Flops eingestellt werden, die die erste und die zweite Gruppe 20A und 20B aus Flip-Flop- Bänken bilden.
Weiterhin kann, falls jede der ersten und zweiten Gruppe 20A und 20B aus Flip- Flop-Bänken so konfiguriert ist, dass die nicht-invertierte Ausgangsspannung und die invertierte Ausgangsspannung jeder differenziellen Verstärkerschaltung zu einer gemeinsamen Flip-Flop-Bank eingegeben werden, dann die Anzahl von Flip-Flop-Bänken halbiert werden. In einem solchen Fall wird die Anzahl von digitalen Werten, die die Verstärkungszeit jeder differenziellen Verstärkerschaltung darstellen, halbiert, so dass sie eins ist. Allerdings ist, um digital den A/D umgewandelten Wert niedriger Ordnung mit einer höheren Präzision zu korrigieren, die Konfiguration dieser Ausführungsform, in der ein Paar von Flip-Flop-Bänken für die nicht-invertierte Ausgangsspannung und die invertierte Ausgangsspannung jeder differenziellen Verstärkerschaltung jeweils vorgesehen ist, bevorzugter.
Weiterhin ist die Anzahl von Flip-Flops, die jede Flip-Flop-Bank bilden, nicht auf fünf begrenzt, sondern kann entsprechend der Zahl von Signalen, ausgegeben von der Oszillatorschaltung, ausgewählt werden.
In dieser Ausführungsform wird jede differenzielle Verstärkerschaltung dahingehend angenommen, dass sie alternierend eine Reset-Operation zum Ausgeben einer konstanten Spannung und eine Verstärkungsoperation durchführt. Allerdings ist die vorliegende Erfindung nicht hierauf beschränkt, sondern jede differenzielle Verstärkerschaltung kann eine Reset-Operation durchführen. Das bedeutet, dass, obwohl die Spannung VS, eingestellt durch die Reset-Operation, als eine Startpunktspannung zum Messen der Verstärkungszeit in dieser Ausführungsform verwendet wird, die maximale oder die minimale Ausgangsspannung jeder differenziellen Verstärkerschaltung anstelle der Startpunktspannung zum Messen der Verstärkungszeit eingestellt werden kann.
Die A/D-Umwandlung gemäß der vorliegenden Erfindung realisiert eine wesentlich höhere Verarbeitungsrate verglichen mit einer herkömmlichen A/D-Umwandlung, die Interpolations-Technologien verwendet, bei denen eine Interpolation durch Verstärkung der Spannungen durchgeführt wird, um die Präzision zu verbessern. In einer solchen herkömmlichen A/D-Umwandlung, die Interpolations-Technologien verwendet, wird ein Spannungsbereich, zu dem ein analoges Signal gehört, verstärkt, und die A/D-Umwandlung niedrigerer Ordnung wird in dem verstärkten Spannungsbereich durchgeführt, um dadurch die Präzision zu verbessern. Allerdings ist, gemäß diesem Verfahren, eine Spannung erforderlich, um mit einem hohen Verstärkungsfaktor verstärkt zu werden. Demzufolge kann, da es eine lange Zeit benötigt, um die Spannungsverstärkung durchzuführen, die A/D- Umwandlung nicht unter einer hohen Rate durchgeführt werden. Zum Beispiel muss, in dem Fall einer Vier-Bit- (= 16 Skalierung) Interpolation eines Spannungsbereichs von 8 mV, eine Verstärkung mit einem Verstärkungsfaktor bis zu 16 hoch durchgeführt werden, und demzufolge benötigt es eine lange Zeit, um die Spannungsverstärkung durchzuführen.
Im Gegensatz dazu werden, gemäß der vorliegenden Erfindung, die Verstärkungszeiten der jeweiligen differenziellen Verstärkerschaltungen während der A/D-Umwandlung höherer Ordnung gemessen, und dann wird die A/D-Umwandlung niedrigerer Ordnung gemäß den Verstärkungszeiten durchgeführt. Demzufolge kann die A/D-Umwandlung unter einer Rate wesentlich höher als eine herkömmliche Rate ohne das Erfordernis einer langen Spannungsverstärkungszeit noch länger durchgeführt werden. Demzufolge realisiert die vorliegende Erfindung eine A/D-Umwandlung, um gleichzeitig eine Verarbeitung unter einer hohen Rate und einer hohen Präzision zu erzielen.
Die A/D-Umwandlung mit hoher Rate und hoher Präzision, realisiert durch die vorliegende Erfindung, kann verschiedene Anwendungen finden. Zum Beispiel ist die vorliegende Erfindung beim Lesen eines Signals von einem magnetischen Aufzeichnungsmedium, wie beispielsweise einer DVD, einer HDD, einer PD und einer MO, anwendbar. Fig. 13 zeigt ein Diagramm, das eine schematische Konfiguration eines Signalleseabschnitts eines DVD-Systems darstellt. In Fig. 13 bezeichnet das Bezugszeichen 81 eine DVD; 82 bezeichnet einen Laseroszillator; 83 bezeichnet einen ein Laserlicht aufnehmenden Abschnitt; 84 bezeichnet einen filter-integrierten Verstärker (AMP); 85 bezeichnet einen A/D- Wandler; 86 bezeichnet einen digitalen Signalverarbeitungsabschnitt (DSP); und 87 bezeichnet einen Ausgangsanschluss, der ein gelesenes, digitales Signal ausgibt und mit einer Schaltung einer nächsten Stufe verbunden ist (wie beispielsweise eine Schaltung zum Umwandeln des digitalen Signals in ein Bild).
Die Laserwellen, emittiert durch den Laseroszillator 82, werden durch DVD 81 moduliert (z. B. in der Frequenz moduliert) und die modulierten Wellen werden durch den das Laserlicht aufnehmenden Abschnitt 83 in ein elektrisches Signal umgewandelt. Das elektrische Signal wird verstärkt und die Wellenform davon wird durch den filter-integrierten Verstärker 84 geformt. Dann wird das Signal durch den A/D-Wandler 85 in ein digitales Signal umgewandelt.
In diesem Fall ist, da die Modulationsfrequenz des elektrischen Signals hoch ist, und die Präzision der sich ergebenden, digitalen Daten dahingehend erforderlich ist, dass sie sich auf einem hohen Pegel befindet, ein A/D-Wandler mit hoher Rate und hoher Präzision erforderlich, um als der A/D-Wandler 85 verwendet zu werden. Es wird erwartet, dass die Aufzeichnungsdichte eines magnetischen Aufzeichnungsmediums noch höher wird und eine Lesepräzision dahingehend erforderlich wird, dass sie noch weiter in der nahen Zukunft verbessert wird. In einer solchen Situation wird, da eine noch höhere Rate und eine noch höhere Präzision notwendigerweise für den A/D-Wandler 85 erforderlich sein wird, die vorliegende Erfindung entsprechend mehr und mehr signifikant werden.
Wie aus der vorstehenden Beschreibung ersichtlich ist, gibt, gemäß der vorliegenden Erfindung, die Differenz in den Verstärkungsraten jeweiliger Verstärkerschaltungen die Differenz in den Spannungsdifferenzen zwischen der Spannung des analogen Signals, das umgewandelt werden soll und den Referenzspannungen der jeweiligen Verstärkerschaltungen wieder. Demzufolge ist es, unter Durchführung der A/D-Umwandlung basierend auf den Verstärkungsraten der jeweiligen Verstärkerschaltungen, möglich, einen Punkt zu bestimmen, wo die Spannung des analogen Signals zwischen benachbarten Referenzspannungen liegt und die nicht, wie nach dem Stand der Technik, unter Verwendung nur der Pegelbeziehung zwischen der Spannung des analogen Signals und den jeweiligen Referenzspannungen, wie die Informationen über die A/D-Umwandlung, erhalten worden sind. Demzufolge realisiert die vorliegende Erfindung eine ND-Umwandlung mit einer höheren Präzision als diejenige der herkömmlichen A/D-Umwandlung, die durch die Variationen in den Offset-Spannungen geeignet zu den Verstärkerschaltungen eingeschränkt worden ist.

Claims

1. A/D-Wandler zum Umwandeln eines analogen Signals (Vin) in einen digitalen Wert, gekennzeichnet durch:

eine Vielzahl von Verstärkerschaltungen (10), wobei jede der Verstärkerschaltungen (10) eine Spannungsdifferenz zwischen einer Spannung des umzuwandelnden analogen Signals (Vin) und einer vorgegebenen Bezugsspannung (Vr), die jeder der Verstärkerschaltungen (10) zugeordnet ist, verstärkt und die Verstärkerschaltungen (10) zwischen einem Rücksetz-Vorgang zum Ausgeben einer konstanten Spannung und einem Verstärkungs-Vorgang umschalten,

eine Verstärkungszeit-Zähleinrichtung (71), die die entsprechenden Verstärkungszeiten (t&sub1;-t&sub6;) der Vielzahl von Verstärkerschaltungen (10) zählt, wobei der Verstärkungs-Vorgang und der Zeitzähl-Vorgang eine synchrone Anfangszeit haben und die Verstärkungszeit (t&sub1;-t&sub6;) zwischen der Verstärkungs-Anfangszeit und dem Zeitpunkt gemessen wird, zu dem die verstärkte Spannung einen vorgegebenen Bezugswert (V&sub1;) erreicht, und

eine Operationseinrichtung (41, 42), die einen digitalen Wert, der das analoge Signal (Vin) darstellt, auf der Basis einer Vielzahl von Zählwerten (O) berechnet, die von der Verstärkungszeit-Zähleinrichtung (71) ausgegeben werden, wobei jeder Zählwert (O) eine gemessene Verstärkungszeit (t&sub1;-t&sub6;) für eine der Verstärkerschaltungen (10) darstellt.

2. A/D-Wandler nach Anspruch 1, wobei die Zeitzähleinrichtung (71) eine Oszillatorschaltung (30) umfasst, die Signale ausgibt, die im Verlauf der Zeit variieren können, und

eine Vielzahl von Halteschaltungs-Bänken (21, 22), die bereitgestellt werden, um sie mit den entsprechenden Verstärkerschaltungen (10) zu verbinden, wobei jede der Halteschaltungs-Bänke (21, 22) die Ausgangssignale (I&sub1;-I&sub5;) der Oszillatorschaltung (30) hält, wenn eine Ausgangsspannung (a-h) der Verstärkerschaltung (10), die mit jeder der Halteschaltungs-Bänke (21, 22) verbunden ist, eine vorgegebene Spannung (V&sub1;) erreicht,

wobei die Verstärkungszeit-Zähleinrichtung (71) die Zählwerte (O), die die Verstärkungszeiten (t&sub1;-t&sub6;) der entsprechenden Verstärkerschaltungen (10) darstellen, auf der Basis der Signale bestimmt, die von der Vielzahl von Halteschaltungs-Bänken (21, 22) gehalten werden.

3. A/D-Wandler nach Anspruch 2, wobei die Oszillatorschaltung (30) einen Ring von Verzögerungsschaltungen (31) umfasst, der eine Vielzahl von Verzögerungsschaltungen (311-315) enthält, die so miteinander verbunden sind, dass sie einen Ring bilden, in dem sich Signalpegel entsprechend einer Oszillation zyklisch ändern, wobei Ausgangssignale (I&sub1;-I&sub5;) der Verzögerungsschaltungen (311-315), die den Ring von Verzögerungsschaltungen (31) bilden, die Ausgangssignale der Oszillatorschaltung (30) sind.

4. A/D-Wandler nach Anspruch 3, wobei die Oszillatorschaltung (30) einen Phasenregelkreis (PLL) bildet, mit dem eine Oszillationsfrequenz des Rings von Verzögerungsschaltungen (31) so geregelt wird, dass sie in Bezug auf ein zweites Taktsignal (52) mit einer konstanten Frequenz konstant ist,

und wobei die Frequenzen und Phasen des ersten und des zweiten Taktsignals (51, 52) so festgelegt sind, dass ein Anfang des Verstärkungs-Vorgangs, der von jeder der Verstärkerschaltungen (10) ausgeführt wird, synchron zu einem Anfang eines Zähl-Vorgangs ist, der von der Zeitzähleinrichtung (71) ausgeführt wird.

5. A/D-Wandler nach einem der Ansprüche 1-4, wobei die Operationseinrichtung (72) eine erste Verstärkerschaltung (10) mit einer Bezugsspannung (Vr), die höher ist als die Spannung des analogen Signals (Vin), und eine zweite Verstärkerschaltung (10) mit einer Bezugsspannung (Vr), die niedriger ist als die Spannung des analogen Signals (Vin), aus der Vielzahl von Verstärkerschaltungen (10) auf der Basis der Vielzahl von Zählwerten (O), die von der Verstärkungszeit-Zähleinrichtung (71) ausgegeben werden, identifiziert und eine Spannung, die an einem Punkt liegt, der eine Differenz zwischen der Bezugsspannung (Vr) der ersten Verstärkerschaltung (10) und der Bezugsspannung (Vr) der zweiten Verstärkerschaltung (10) durch ein Verhältnis der Verstärkungszeit der zweiten Verstärkerschaltung (10) zur Verstärkungszeit der ersten Verstärkerschaltung (10) innen teilt, als die Spannung des analogen Signals (Vin) bestimmt.

6. A/D-Wandler nach einem der Ansprüche 1 bis 5, wobei die Vielzahl von Verstärkerschaltungen (10) in eine Vielzahl von Gruppen unterteilt ist,

und wobei die Verstärkungszeit-Zähleinrichtung (71) ebenfalls in eine Vielzahl von Blöcken (20A, 30A, 20B, 30B) unterteilt ist, die den entsprechenden Gruppen der Verstärkerschaltungen (10) entsprechen.

7. A/D-Wandler nach einem der Ansprüche 1 bis 6, wobei die Operationseinrichtung (41, 42) den digitalen Wert, der das analoge Signal (Vin) darstellt, auf der Basis einer Ausgangsspannung von einem von zwei Typen, einer nicht umgekehrten Ausgangsspannung oder einer umgekehrten Ausgangsspannung, für die Verstärkerschaltung (10) mit einer Bezugsspannung (Vr), die niedriger ist als die Spannung des analogen Signals (Vin), aus der Vielzahl von Verstärkerschaltungen bzw. auf der Basis der Ausgangsspannung vom anderen Typ, einer nicht umgekehrten Ausgangsspannung oder einer umgekehrten Ausgangsspannung, für die Verstärkerschaltung (10) mit einer Bezugsspannung (Vr), die höher ist als die Spannung des analogen Signals (Vin), ermittelt.

8. A/D-Wandler nach Anspruch 7, wobei die Verstärkungszeit-Zählzeit (71) entsprechende Verstärkungszeiten der Vielzahl von Verstärkerschaltungen (10) auf der Basis einer Ausgangsspannung von einem von zwei Typen, einer nicht umgekehrten Ausgangsspannung oder einer umgekehrten Ausgangsspannung, für die Verstärkerschaltung (10) mit einer Bezugsspannung (Vr), die niedriger ist als die Spannung des analogen Signals (Vin), bzw. auf der Basis der Ausgangsspannung vom anderen Typ, einer nicht umgekehrten Ausgangsspannung oder einer umgekehrten Ausgangsspannung, für die Verstärkerschaltung (10) mit einer Bezugsspannung (Vr), die höher ist als die Spannung des analogen Signals (Vin), zählt.

9. A/D-Wandelverfahren zum Umwandeln eines analogen Signals (Vin) in einen digitalen Wert, wobei das Verfahren dadurch gekennzeichnet ist, dass es die folgenden Schritte umfasst:

Verstärken einer Spannungsdifferenz zwischen einer Spannung des umzuwandelnden analogen Signals (Vin) und einer Vielzahl vorgegebener Bezugsspannungen (Vr) mit einer Vielzahl von Verstärkerschaltungen (10), denen jeweils eine Bezugsspannung (Vr) zugeordnet ist, nach einem Rücksetz-Vorgang zum Ausgeben einer konstanten Spannung,

Zählen der entsprechenden Verstärkungszeiten (t&sub1;-t&sub6;) der Vielzahl verstärkter Spannungsdifferenzen, wobei der Verstärkungs-Vorgang und der Verstärkungszeit-Zählvorgang synchron angefangen werden und jede Verstärkungszeit (t&sub1;-t&sub6;) zwischen der Verstärkungs-Anfangszeit und dem Zeitpunkt gemessen wird, zu dem die verstärkte Spannung einen vorgegebenen Bezugswert (V&sub1;) erreicht, und

Berechnen eines digitalen Wertes, der das analoge Signal (Vin) darstellt, auf der Basis einer Vielzahl von Zählwerten (O), wobei jeder Zählwert eine gemessene Verstärkungszeit (t&sub1;-t&sub6;) darstellt.

10. A/D-Wandelverfahren nach Anspruch 9, wobei das Wandelverfahren umfasst:

einen ersten Schritt des Ermittelns einer ersten Zeit, die eine erste Verstärkerschaltung (10) mit einer Bezugsspannung (Vr), die höher ist als die Spannung des analogen Signals (Vin), benötigt, um eine Verstärkung auszuführen, und einer zweiten Zeit, die eine zweite Verstärkerschaltung (10) mit einer Bezugsspannung (Vr), die niedriger ist als die Spannung des analogen Signals (Vin), benötigt, um eine Verstärkung auszuführen, und

einen zweiten Schritt des Bestimmens einer Spannung, die an einem Punkt liegt, der eine Differenz zwischen der Bezugsspannung (Vr) der ersten Verstärkerschaltung (10) und der Bezugsspannung (Vr) der zweiten Verstärkerschaltung (10) um ein Verhältnis der zweiten Zeit zu der ersten Zeit innen teilt, als die Spannung des analogen Signals (Vin).

11. A/D-Wandelverfahren nach Anspruch 10, wobei bei dem ersten Schritt die erste Zeit auf der Basis einer Ausgangsspannung von einem von zwei Typen, einer nicht umgekehrten Ausgangsspannung oder einer umgekehrten Ausgangsspannung, der ersten Verstärkerschaltung (10) ermittelt wird, während die zweite Zeit auf der Basis der Ausgangsspannung vorn anderen Typ, einer nicht umgekehrten Ausgangsspannung oder einer umgekehrten Ausgangsspannung, der zweiten Verstärkerschaltung (10) ermittelt wird.