DE112015002355B4

DE112015002355B4 - Analog/Digital-Wandler

Info

Publication number: DE112015002355B4
Application number: DE112015002355.0T
Authority: DE
Inventors: Yukihiko Tanizawa
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2014-05-19
Filing date: 2015-05-18
Publication date: 2021-07-29
Anticipated expiration: 2035-05-19
Also published as: JP2016001869A; WO2015178008A1; US9608659B2; US20160352350A1; DE112015002355T5; JP6447335B2

Abstract

A/D-Wandler (1, 61, 71, 81, 91, 111, 121, 131) zur Ausgabe von A/D-Wandlungsdaten (DT) in Übereinstimmung mit einer Differenz zwischen einer analogen Eingangsspannung und einer Referenzspannung, wobei der A/D-Wandler aufweist:- eine erste Impulsumlaufschaltung (31) und eine zweite Impulsumlaufschaltung (32), die jeweils aus mehreren Verzögerungseinheiten zur Verzögerung eines Eingangssignals mit einer Verzögerungszeit, die in Übereinstimmung mit einer Energieversorgungsspannung bestimmt wird, und zur Ausgabe eines verzögerten Eingangssignals aufgebaut sind, und die jeweils ein Impulssignal durch die Verzögerungseinheiten zirkulieren lassen, wobei die Verzögerungseinheiten in einer Ringform miteinander verbunden sind;- einen Umlaufanzahldifferenzmessabschnitt (3), der die Anzahl von Umläufen des Impulssignals durch die erste Impulsumlaufschaltung (31) und die Anzahl von Umläufen des Impulssignals durch die zweite Impulsumlaufschaltung (32) zählt und einen Differenzwert zwischen den gezählten Anzahlen ausgibt;- eine Wandlungssteuerschaltung (4), die ein Wandlungsdatenausgabeverarbeitungssignal zur Bestimmung eines Zeitpunkts zum Abschließen einer A/D-Wandlung ausgibt und die den Differenzwert, der von dem Umlaufanzahldifferenzmessabschnitt (3) ausgegeben wird, als A/D-Wandlungsdaten (DT) bezüglich der analogen Eingangsspannung ausgibt; und- eine Signalverhältnisänderungsschaltung (2, 62, 72, 92, 112, 122, 132), die:- eine Spannung, die erhalten wird, indem die Referenzspannung von der analogen Eingangsspannung subtrahiert wird, als eine Differenzspannung bestimmt;- an einem ersten Ausgangsanschluss eine Spannung ausgibt, die berechnet wird, indem die Referenzspannung und eine erste Differenzspannung, die erhalten wird, indem die Differenzspannung mit einem ersten Proportionalitätsbeiwert multipliziert wird, addiert werden; und- an einem zweiten Ausgangsanschluss eine Spannung ausgibt, die berechnet wird, indem von der Referenzspannung eine zweite Differenzspannung subtrahiert wird, die erhalten wird, indem die Differenzspannung mit einem zweiten Proportionalitätsbeiwert multipliziert wird, der das gleiche Vorzeichen wie der erste Proportionalitätsbeiwert aufweist, wobei- wenigstens entweder der erste Proportionalitätsbeiwert oder der zweite Proportionalitätsbeiwert variable ist,- jede Verzögerungseinheit der ersten Impulsumlaufschaltung (31) eine Energieversorgungsspannung empfängt, die von dem ersten Ausgangsanschluss der Signalverhältnisänderungsschaltung (2, 62, 72, 92, 112, 122, 132) und einer Masseleitung bereitgestellt wird, und- jede Verzögerungseinheit der zweiten Impulsumlaufschaltung (32) eine Energieversorgungsspannung empfängt, die von dem zweiten Ausgangsanschluss der Signalverhältnisänderungsschaltung (2, 62, 72, 92, 112, 122, 132) und der Masseleitung bereitgestellt wird.

Description

GEBIET DER ERFINDUNG
Die vorliegende Erfindung betrifft eine A/D-(analog/digital)-Wandlungsschaltung (nachstehend als A/D-Wandler bezeichnet) mit einer Impulsumlaufschaltung aus ringförmig verschalteten Verzögerungseinheiten.
BISHERIGER STAND DER TECHNIK
Bekannt, beispielsweise aus der JP 2012 - 095 264 A , ist ein A/D-Wandler eines Typs, der als TAD (Time-A/D) bezeichnet wird und eine Impulsumlaufschaltung aufweist. Die Impulsumlaufschaltung wird gebildet, indem Verzögerungseinheiten in einer Ringform verschaltet werden, wobei die Verzögerungseinheiten ein eingegebenes Impulssignal mit einer Verzögerungszeit in Übereinstimmung mit einer Energieversorgungsspannung verzögern und das verzögerte Signal ausgeben. Dieser A/D-Wandler legt, als die Energieversorgungsspannung der Verzögerungseinheiten, eine analoge Eingangsspannung, die einer A/D-Wandlung zu unterziehen ist, an und zählt die Anzahl von Umläufen des Impulssignals in der Impulsumlaufschaltung, um A/D-Wandlungsdaten auf der Grundlage des Zählwertes zu erhalten. Der A/D-Wandler des TAD-Typs weist viele Vorteile auf, wie beispielsweise dahingehend, dass er aus einem digitalen Schaltungselement gleich einem Gatter aufbaubar ist und einen verhältnismäßig einfachen Schaltungsaufbau aufweist, der mit geringen Kosten verbunden ist.
Bei dem A/D-Wandler des TAD-Typs weisen die A/D-Wandlungsdaten jedoch keine vorteilhafte Linearität (sondern eine Nichtlinearität) auf. Dies liegt daran, dass eine Übertragungscharakteristik der Impulsumlaufschaltung (das Verhältnis zwischen der Energieversorgungsspannung und der Anzahl von Umläufen pro Einheitszeit) eine Kennlinie beschreibt, die nicht durch eine lineare Funktion annäherbar ist, sondern durch eine quadratische Funktion. Dementsprechend werden, in der Konfiguration der JP 2012 - 095 264 A , Impulsumlaufschaltungen von zwei Systemen kombiniert, um die obige Nichtlinearität vollständig zu kompensieren und die Linearität der A/D-Wandlungsdaten zu gewährleisten.
Wenn ein Versuch unternommen wird, ein Sensorprodukt zur Ausgabe eines digitalen Signals zu bilden, indem ein Sensorelement mit der Nichtlinearität und ein A/D-Wandler kombiniert werden, wobei die Linearität von A/D-Wandlungsdaten in vorteilhafter Weise aufrechterhalten wird, so wie es vorstehen beschrieben ist, tritt folgendes Problem auf. D.h., in diesem Fall tritt die Nichtlinearität des Sensorelements, so wie sie ist, in A/D-Wandlungsdaten auf, die von dem A/D-Wandler ausgegeben werden. Dies macht es erforderlich, die Nichtlinearität, die in den A/D-Wandlungsdaten enthalten ist, durch eine digitale Operation oder dergleichen in eine Linearität zu korrigieren. Hierdurch bedingt nimmt eine Ansprechzeit um die Zeit zu, die für die obige Korrektur erforderlich ist, und ist es somit schwierig, eine hohe Ansprechempfindlichkeit gleich der Sensorvorrichtung zu erzielen.
Aus der US 2012 / 0 013 493 A1 sind ferner ein Korrektursignalgenerator und ein A/D-Wandler bekannt. Der Korrektursignalgenerator gibt ein Korrektursignal aus, das die Linearität eines A/D-Wandlers korrigiert, und der A/D-Wandler korrigiert die Linearität unter Verwendung des Korrektursignals.
KURZDARSTELLUNG DER ERFINDUNG
Es ist Aufgabe der vorliegenden Erfindung, einen A/D-Wandler bereitzustellen, der eine Nichtlinearität einer analogen Eingangsspannung ohne eine digitale Operation korrigieren kann.
Die Aufgabe wird jeweils durch einen A/D-Wandler nach den Ansprüchen 1 und 13 gelöst. Vorteilhafte Weiterbildungen sind Gegenstand der Unteransprüche.
Gemäß einem ersten Aspekt der vorliegenden Erfindung wird ein A/D-Wandler zur Ausgabe von A/D-Wandlungsdaten in Übereinstimmung mit einer Differenz zwischen einer analogen Eingangsspannung und einer Referenzspannung bereitgestellt, wobei der A/D-Wandler aufweist: eine erste Impulsumlaufschaltung und eine zweite Impulsumlaufschaltung, die jeweils aus mehreren Verzögerungseinheiten zur Verzögerung eines Eingangssignals mit einer Verzögerungszeit, die in Übereinstimmung mit einer Energieversorgungsspannung bestimmt wird, und zur Ausgabe eines verzögerten Eingangssignals aufgebaut sind, und die jeweils ein Impulssignal durch die Verzögerungseinheiten kreisen lassen, wobei die Verzögerungseinheiten in einer Ringform miteinander verbunden sind; einen Umlaufanzahldifferenzmessabschnitt, der die Anzahl von Umläufen des Impulssignals durch die erste Impulsumlaufschaltung und die Anzahl von Umläufen des Impulssignals durch die zweite Impulsumlaufschaltung zählt und einen Differenzwert zwischen den gezählten Anzahlen ausgibt; eine Wandlungssteuerschaltung, die ein Wandlungsdatenausgabeverarbeitungssignal zur Bestimmung eines Zeitpunkts zum Abschließen der A/D-Wandlung ausgibt und die den Differenzwert, der von dem Umlaufanzahldifferenzmessabschnitt ausgegeben wird, als A/D-Wandlungsdaten bezüglich der analogen Eingangsspannung ausgibt; und eine Signalverhältnisänderungsschaltung, die: eine Spannung, die erhalten wird, indem die Referenzspannung von der analogen Eingangsspannung subtrahiert wird, als eine Differenzspannung bestimmt; an einem ersten Ausgangsanschluss eine Spannung ausgibt, die berechnet wird, indem die Referenzspannung und eine erste Differenzspannung, die erhalten wird, indem die Differenzspannung mit einem ersten Proportionalitätsbeiwert multipliziert wird, addiert werden; und an einem zweiten Ausgangsanschluss eine Spannung ausgibt, die berechnet wird, indem von der Referenzspannung eine zweite Differenzspannung, die erhalten wird, indem die Differenzspannung mit einem zweiten Proportionalitätsbeiwert gleichen Vorzeichens wie der erste Proportionalitätsbeiwert multipliziert wird, subtrahiert wird. Wenigstens entweder der erste Proportionalitätsbeiwert oder der zweite Proportionalitätsbeiwert ist variable. Jede Verzögerungseinheit der ersten Impulsumlaufschaltung empfängt eine Energieversorgungsspannung, die von dem ersten Ausgangsanschluss der Signalverhältnisänderungsschaltung und einer Masseleitung bereitgestellt wird. Jede Verzögerungseinheit der zweiten Impulsumlaufschaltung empfängt eine Energieversorgungsspannung, die von dem zweiten Ausgangsanschluss der Signalverhältnisänderungsschaltung und der Masseleitung bereitgestellt wird.
Der obige A/D-Wandler ist, wie vorstehend beschrieben, in einer Weise ähnlich der obigen Konfiguration aus dem Stand der Technik aufgebaut, was den Abschnitt mit Ausnahme der Signalverhältnisänderungsschaltung betrifft. Folglich kann ein Effekt nahezu gleich demjenigen der Konfiguration aus dem Stand der Technik, d.h. der Effekt der Kompensierung der Nichtlinearität des TAD, hervorgebracht werden. In diesem Fall weisen jedoch, da die Signalverhältnisänderungsschaltung vorgesehen ist, die angelegten Spannungen an den Verzögerungseinheiten der ersten und der zweiten Impulsumlaufschaltung wechselseitig invertierte zunehmende/abnehmende Polaritäten und unterschiedliche Absolutwerte auf. Aus diesem Grund wird, in der Konfiguration der vorliegenden Einrichtung, nur ein Teil der Nichtlinearität des TAD kompensiert.
Die Balance der Absolutwerte der angelegten Spannungen an den Verzögerungseinheiten der ersten und der zweiten Impulsumlaufschaltung ist durch zwei Proportionalitätsbeiwerte in der Signalverhältnisänderungsschaltung, d.h. einen ersten Proportionalitätsbeiwert und einen zweiten Proportionalitätsbeiwert, beliebig einstellbar. D.h., die vorliegende Einrichtung ist derart konfiguriert, dass sie die Nichtlinearität des TAD auf beliebige Weise ändern kann.
Gemäß solch einer Konfiguration kann, wenn ein Sensor oder dergleichen, der eine analoge Eingangsspannung ausgibt, die Nichtlinearität aufweist, dadurch, dass die Nichtlinearität des TAD auf einen Wert mit einer positiven/negativen Polarität gesetzt wird, die zu derjenigen der Nichtlinearität des Sensors invertiert ist, die Nichtlinearität des Sensors kompensiert werden. Folglich ist es, gemäß der vorliegenden Einrichtung bzw. gemäß dem vorliegenden Mittel, auch wenn der Sensor oder dergleichen, der eine analoge Eingangsspannung ausgibt, die Nichtlinearität aufweist, nicht erforderlich, eine digitale Operation zum Korrigieren der Nichtlinearität in den A/D-Wandlungsdaten auszuführen. Dies führt dazu, dass eine hohe Ansprechempfindlichkeit gleich der Sensorvorrichtung erzielt werden kann.
Figurenliste
Die Aufgabe, Eigenschaften und Vorteile der vorliegenden Erfindung sind aus der nachfolgenden detaillierten Beschreibung unter Bezugnahme auf die beigefügten Zeichnungen näher ersichtlich. In den Zeichnungen zeigt:

1 eine Abbildung einer Gesamtkonfiguration eines A/D-Wandlers gemäß einer ersten Ausführungsform;
2 eine Abbildung zur Veranschaulichung eines bestimmten Konfigurationsbeispiels des A/D-Wandlers;
3 eine Abbildung einer Konfiguration eines digitalen Regelwiderstandes;
4 eine Abbildung einer Konfiguration eines analogen Multiplexers;
5 eine Abbildung einer Konfiguration eines Aufwärts-/Abwärts-Zählers;
6 ein Zeitdiagramm für den Aufwärts-/Abwärts-Zähler;
7 ein Diagramm zur Veranschaulichung des Verhältnisses zwischen einer angelegten Spannung an einer Impulsumlaufschaltung und der Anzahl von Umläufen pro Einheitszeit;
8 ein Diagramm zur Veranschaulichung der Definition von Nichtlinearität in dem A/D-Wandler;
9A bis 9C Diagramme jeweils zur Veranschaulichung des Verhältnisses zwischen einer Eingangsspannung und Nichtlinearität;
10 ein Diagramm zur Veranschaulichung des Verhältnisses zwischen einem Verhältnis von Verstärkungsfaktoren und Nichtlinearität;
11 ein Diagramm zur Veranschaulichung der Definition von Nichtlinearität in einem Sensor;
12 eine Abbildung zur Veranschaulichung eines bestimmten Konfigurationsbeispiels eines A/D-Wandlers gemäß einer zweiten Ausführungsform;
13 eine Abbildung zur Veranschaulichung eines Konfigurationsbeispiels eines Drucksensors, der einen Piezowiderstandseffekt ausnutzt;
14 eine Abbildung zur Veranschaulichung eines Konfigurationsbeispiels eines Stromsensors, der Magnetowiderstandselemente nutzt;
15 eine Abbildung zur Veranschaulichung eines bestimmten Konfigurationsbeispiels eines A/D-Wandlers gemäß einer dritten Ausführungsform;
16 eine Abbildung zur Veranschaulichung eines bestimmten Konfigurationsbeispiels eines A/D-Wandlers gemäß einer vierten Ausführungsform;
17 eine Abbildung zur Veranschaulichung eines bestimmten Konfigurationsbeispiels eines A/D-Wandlers gemäß einer fünften Ausführungsform;
18 eine Abbildung zur Veranschaulichung eines bestimmten Konfigurationsbeispiels eines A/D-Wandlers gemäß einer sechsten Ausführungsform;
19 eine Abbildung zur Veranschaulichung eines bestimmten Konfigurationsbeispiels eines A/D-Wandlers gemäß einer siebten Ausführungsform;
20 eine Abbildung zur Veranschaulichung eines bestimmten Konfigurationsbeispiels eines A/D-Wandlers gemäß einer achten Ausführungsform;
21 eine Abbildung zur Veranschaulichung eines Konfigurationsbeispiels einer Volldifferenzverstärkerschaltung;
22 eine Abbildung zur Veranschaulichung eines Konfigurationsbeispiels eines ersten Differenzpaarschaltungsabschnitts aus der 21;
23 eine Abbildung zur Veranschaulichung eines Beispiels für einen Schaltungsaufbau eines analogen Schalters aus der 21; und
24 eine Abbildung zur Veranschaulichung eines Konfigurationsbeispiels einer Vorspannungserzeugungsschaltung aus der 21.

AUSFÜHRUNGSFORMEN ZUM AUSFÜHREN DER ERFINDUNG
Nachstehend sind mehrere Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die Zeichnungen beschrieben. In jeder der Ausführungsformen sind im Wesentlichen gleiche Konfigurationen mit den gleichen Bezugszeichen versehen und nicht wiederholt beschrieben.
(Erste Ausführungsform)
Nachstehend ist eine erste Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die 1 bis 11 beschrieben.
1 zeigt eine schematische Konfiguration eines A/D-Wandlers des vorliegenden TAD-(Time-A/D)-Typs. Der in der 1 gezeigte A/D-Wandler 1 ist in einer integrierten Halbleiterschaltvorrichtung, wie beispielsweise ein Mikrocomputer, der in einer elektronischen Steuereinheit (ECU) eines Fahrzeugs befestigt ist, oder ein Sensorprodukt mit einer Funktion zur digitalen Kommunikation mit einer ECU, anhand eines MOS-Fertigungsprozesses gebildet. Der A/D-Wandler 1 empfängt ein analoges Signal, das von einem Sensor oder dergleichen ausgegeben wird, wandelt seine analoge Eingangsspannung Vin (zu wandelnde Spannung) in einen digitalen Wert, und zwar in Übereinstimmung mit einer Differenz zu einer Referenzspannung Vref, und gibt den digitalen Wert als A/D-Wandlungsdaten DT aus.
Der A/D-Wandler 1 weist eine Signalverhältnisänderungsschaltung 2, einen Umlaufanzahldifferenzmessabschnitt 3, eine Wandlungssteuerschaltung 4, eine erste Umlaufpositionserfassungsschaltung 5, eine zweite Umlaufpositionserfassungsschaltung 6, eine erste Impulsumlaufschaltung 31, eine zweite Impulsumlaufschaltung 32 und dergleichen auf. Die Signalverhältnisänderungsschaltung 2 empfängt die analoge Eingangsspannung Vin und die Referenzspannung Vref. Die Signalverhältnisänderungsschaltung 2 weist einen ersten Ausgangsanschluss, der eine Spannung ausgibt, die erhalten wird, indem eine erste Differenzspannung zu der Referenzspannung Vref addiert wird, und einen zweiten Ausgangsanschluss, der eine Spannung ausgibt, die erhalten wird, indem eine zweite Differenzspannung von der Referenzspannung Vref subtrahiert wird, auf. Der erste und der zweite Ausgangsanschluss der Signalverhältnisänderungsschaltung 2 sind jeweils mit Energieversorgungsleitungen 7, 8 verbunden.
Die erste Differenzspannung ist eine Spannung (= A1·ΔV), die proportional zu einer Differenzspannung ΔV ist, die erhalten wird, indem die Referenzspannung Vref von der analogen Eingangsspannung Vin subtrahiert wird. Die zweite Differenzspannung ist eine Spannung (= A2·ΔV), die das gleiche Vorzeichen wie die erste Differenzspannung aufweist. Die zweite Differenzspannung ist ebenso eine Spannung, die proportional zu der Differenzspannung ΔV ist, und weist einen Absolutwert auf, der sich von demjenigen der ersten Differenzspannung unterscheidet. D.h., in der vorliegenden Ausführungsform sind ein Proportionalitätsbeiwert A1 (erster Proportionalitätsbeiwert) der Differenzspannung ΔV und der ersten Differenzspannung und ein Proportionalitätsbeiwert A2 (zweiter Proportionalitätsbeiwert) der Differenzspannung ΔV und der zweiten Differenzspannung voneinander verschiedene Werte (A1 ≠ A2).
Es sollte beachtet werden, dass die Proportionalitätsbeiwerte A1 und A2 größer oder gleich 1 (Verstärkung) oder kleiner als 1 (Dämpfung) sein können. Wenn die Proportionalitätsbeiwerte A1 und A2 auf Werte von größer oder gleich 1 gesetzt werden (Verstärkung), kann die Signalverhältnisänderungsschaltung 2 unter Verwendung einer Verstärkungsschaltung oder dergleichen aufgebaut werden. Ferner kann, wenn die Proportionalitätsbeiwerte A1 und A2 auf Werte von kleiner als 1 gesetzt werden (Dämpfung), kann die Signalverhältnisänderungsschaltung 2 unter Verwendung einer Spannungsteilerschaltung mit Hilfe von Widerständen oder dergleichen aufgebaut werden.
Die erste und die zweite Impulsumlaufschaltung 31, 32 sind derart konfiguriert, dass mehrere Verzögerungseinheiten, die ein Eingangssignal mit einer Verzögerungszeit verzögern, die in Übereinstimmung mit einer Energieversorgungsspannung festgelegt wird, ringförmig verschaltet sind, wobei die erste und die zweite Impulsumlaufschaltung 31, 32 ein Impulssignal erzeugen, das in diesen Verzögerungseinheiten kreist bzw. zirkuliert. Die Verzögerungseinheit der ersten Impulsumlaufschaltung 31 ist dazu ausgelegt, die Energieversorgungsspannung über eine Energieversorgungsleitung 7 und eine Masseleitung 9 zu empfangen. Die Verzögerungseinheit der zweiten Impulsumlaufschaltung 32 ist dazu ausgelegt, die Energieversorgungsspannung über eine Energieversorgungsleitung 8 und die Masseleitung 9 zu empfangen.
Der Umlaufanzahldifferenzmessabschnitt 3 zählt die Anzahl von Umläufen des Impulssignals in der ersten Impulsumlaufschaltung 31 und die Anzahl von Umläufen des Impulssignals in der zweiten Impulsumlaufschaltung 32 und gibt einen Differenzwert zwischen den gezählten Anzahlen aus. Zu dieser Zeit führt der Umlaufanzahldifferenzmessabschnitt 3 ein Aufwärtszählen und ein Abwärtszählen aus, jedes Mal, wenn die Impulssignale von den Verzögerungseinheiten ausgegeben werden, die an der gleichen Position (wie beispielsweise Nx in der letzten Stufe) in der ersten Impulsverzögerungsschaltung 31 und der zweiten Impulsverzögerungsschaltung 32 angeordnet sind.
Die Wandlungssteuerschaltung 4 empfängt die Eingabe eines Startimpulses SP und eines Rücksetzimpulses RP, die von außen zugeführt werden. Auf der Grundlage dieser Impulse und dergleichen bestimmt die Wandlungssteuerschaltung 4 den Zeitpunkt zum Starten einer A/D-Wandlung und den Zeitpunkt zum Abschließen einer A/D-Wandlung und gibt die Wandlungssteuerschaltung 4 die A/D-Wandlungsdaten DT aus. Die erste Umlaufpositionserfassungsschaltung 5 erfasst eine Impulsposition in der ersten Impulsumlaufschaltung 31 an dem Zeitpunkt zum Abschließen der A/D-Wandlung. Die zweite Umlaufpositionserfassungsschaltung 6 erfasst eine Impulsposition in der zweiten Impulsumlaufschaltung 32 an dem Zeitpunkt zum Abschließen der A/D-Wandlung.
Gemäß einer bestimmten Konfiguration des A/D-Wandlers 1 mit solch einer Funktion kann beispielsweise eine in der 2 gezeigte Konfiguration eingesetzt werden. Wie in 2 gezeigt, weist die Signalverhältnisänderungsschaltung 2 Volldifferenzverstärkerschaltungen 11 bis 14 und Regelwiderstände 15 bis 18 auf. Die Volldifferenzverstärkerschaltungen 11, 13 entsprechen einer ersten Verstärkungsschaltung, und die Volldifferenzverstärkerschaltungen 12, 14 entsprechen einer zweiten Verstärkungsschaltung. Die Volldifferenzverstärkerschaltungen 11 bis 14 sind mit einer Gleichtaktrückkopplungsschaltung ausgerüstet, die derart betrieben wird, dass ein Mittelwert einer nicht-invertierten Ausgangsspannung und einer invertierten Ausgangsspannung (eine mittlere Spannung von Differenzausgängen) ein fester Wert ist. In diesem Fall wird der Mittelwert auf eine Spannung gesetzt, die an einen Vref-Anschluss zu legen ist, und wird die Referenzspannung Vref an jeden der Vref-Anschlüsse der Volldifferenzverstärkerschaltungen 11 bis 14 gegeben. Folglich ist die mittlere Spannung des Differenzausgangs der Volldifferenzverstärkerschaltungen 11 bis 14 gleich der Referenzspannung Vref.
Ein nicht-invertierender Eingangsanschluss der Volldifferenzverstärkerschaltung 11 wird mit der analogen Eingangsspannung Vin versorgt. Ein invertierender Eingangsanschluss der Volldifferenzverstärkerschaltung 11 ist mit einem gemeinsamen Anschluss c des veränderlichen bzw. Regelwiderstandes 15 verbunden. Der nicht-invertierende Ausgangsanschluss der Volldifferenzverstärkerschaltung 11 ist mit der Energieversorgungsleitung 7 verbunden und ebenso mit einem Anschluss b des Regelwiderstandes 15 verbunden. Der invertierende Ausgangsanschluss der Volldifferenzverstärkerschaltung 11 weist einen offenen, d.h. nicht verbundenen Zustand auf. Ein Anschluss a des Regelwiderstandes 15 wird mit der Referenzspannung Vref versorgt.
Ein nicht-invertierender Eingangsanschluss der Volldifferenzverstärkerschaltung 12 wird mit der analogen Eingangsspannung Vin versorgt. Ein invertierender Eingangsanschluss der Volldifferenzverstärkerschaltung 12 ist mit einem gemeinsamen Anschluss c des Regelwiderstandes 16 verbunden. Der invertierende Ausgangsanschluss der Volldifferenzverstärkerschaltung 12 ist mit der Energieversorgungsleitung 8 verbunden. Der nicht-invertierende Ausgangsanschluss der Volldifferenzverstärkerschaltung 12 ist mit einem Anschluss b des Regelwiderstandes 16 verbunden. Ein Anschluss a des Regelwiderstandes 16 wird mit der Referenzspannung Vref versorgt.
Ein nicht-invertierender Eingangsanschluss der Volldifferenzverstärkerschaltung 13 wird mit einer Einstellspannung Vset versorgt. Ein invertierender Eingangsanschluss der Volldifferenzverstärkerschaltung 13 ist mit einem gemeinsamen Anschluss c eines Regelwiderstandes 17 verbunden. Der nicht-invertierende Ausgangsanschluss der Volldifferenzverstärkerschaltung 13 ist mit einer Energieversorgungsleitung 19 verbunden und ebenso mit einem Anschluss b des Regelwiderstandes 17 verbunden. Der invertierende Ausgangsanschluss der Volldifferenzverstärkerschaltung 13 weist einen offenen, d.h. nicht-verbundenen Zustand auf. Ein Anschluss a des Regelwiderstandes 17 wird mit der Referenzspannung Vref versorgt.
Ein nicht-invertierender Eingangsanschluss der Volldifferenzverstärkerschaltung 14 wird mit der Einstellspannung Vset versorgt. Ein invertierender Eingangsanschluss der Volldifferenzverstärkerschaltung 14 ist mit einem gemeinsamen Anschluss c eines Regelwiderstandes 18 verbunden. Der invertierende Ausgangsanschluss der Volldifferenzverstärkerschaltung 14 ist mit einer Energieversorgungsleitung 20 verbunden. Der nicht-invertierende Ausgangsanschluss der Volldifferenzverstärkerschaltung 14 ist mit einem Anschluss b des Regelwiderstandes 18 verbunden. Ein Anschluss a des Regelwiderstandes 18 wird mit der Referenzspannung Vref versorgt.
Die Regelwiderstände 15 bis 18 sind derart konfiguriert, dass ein Verhältnis des Widerstandes zwischen den Anschlüssen a und c und des Widerstandes zwischen den Anschlüssen b und c änderbar ist, während der Widerstand zwischen den Anschlüssen a und b fest ist. Die Verhältnisse des Widerstandes der Regelwiderstände 15, 17 sind gleich und ändern sich gemeinsam. Die Verhältnisse des Widerstandes der Regelwiderstände 16, 18 sind ebenso gleich und ändern sich gemeinsam.
Gemäß solch einer Konfiguration gibt die Volldifferenzverstärkerschaltung 11 eine Spannung, die in der nachfolgenden Gleichung (1) gezeigt ist, über den nicht-invertierenden Ausgangsanschluss aus. Hierin beschreibt A1 einen Verstärkungsfaktor, der durch einen Widerstandswert R1 zwischen den Anschlüssen a und c des Regelwiderstandes 15 und einen Widerstandswert R2 zwischen den Anschlüssen b und c des Regelwiderstandes 15 bestimmt wird. Ferner beschreibt ΔV eine Differenzspannung, die erhalten wird, indem die Referenzspannung Vref von der analogen Eingangsspannung Vin subtrahiert wird.
$Ausgangsspannung der Volldifferenzverst \ddot{a} rkerschaltung 11 = Vref + A 1 \cdot Δ V$
Ferner gibt die Volldifferenzverstärkerschaltung 12 eine Spannung, die in der nachfolgenden Gleichung (2) gezeigt ist, über den invertierenden Ausgangsanschluss aus. Hierin beschreibt A2 einen Verstärkungsfaktor, der durch einen Widerstandswert R3 zwischen den Anschlüssen a und c des Regelwiderstandes 16 und einen Widerstandswert R4 zwischen den Anschlüssen b und c des Regelwiderstandes 16 bestimmt wird.
$Ausgangsspannung der Volldifferenzverst \ddot{a} rkerschaltung 12 = Vref + A 2 \cdot Δ V$
Folglich entspricht der nicht-invertierende Ausgangsanschluss der Volldifferenzverstärkerschaltung 11 dem ersten Ausgangsanschluss der Signalverhältnisänderungsschaltung 2 und entspricht der invertierende Ausgangsanschluss der Volldifferenzverstärkerschaltung 12 dem zweiten Ausgangsanschluss der Signalverhältnisänderungsschaltung 2. Es sollte beachtet werden, dass die Ausgangsspannungen der Volldifferenzverstärkerschaltungen 13, 14 ebenso durch die obigen Gleichungen (1), (2) beschreibbar sind. In diesem Fall ist ΔV eine Differenzspannung, die erhalten wird, indem die Referenzspannung Vref von der Einstellspannung Vset subtrahiert wird.
Als die Regelwiderstände 15 bis 18 kann, wie in 3 gezeigt, beispielsweise ein digitaler Regelwiderstand (digitales Potentiometer) verwendet werden. Der digitale Regelwiderstand gemäß 3 weist mehrere Widerstände 21 und einen analogen Multiplexer 22, der eine Verbindungsform der mehreren Widerstände 21 durch ein digitales Signal (Berichtigungsdaten), das von außen eingegeben wird, bestimmt.
Wie in 4 gezeigt, zeigt der analoge Multiplexer 22 eine Schaltungsform, bei der mehrere analoge Switches und ein Inverter (NICHT-Gatter) kombiniert sind und den Eingang eines Signals von einem Wähler 23 empfangen. Es sollte beachtet werden, dass der analoge Switch aufgebaut wird, indem ein p-Kanal-MOS-Transistor und ein n-Kanal-MOS-Transistor parallel geschaltet werden.
In der vorliegenden Ausführungsform entspricht der Verstärkungsfaktor A1 der Volldifferenzverstärkerschaltung 11 einem Proportionalitätsbeiwert (erster Proportionalitätsbeiwert) der Differenzspannung ΔV und der ersten Differenzspannung und entspricht der Verstärkungsfaktor A2 der Volldifferenzverstärkerschaltung 12 einem Proportionalitätsbeiwert (zweiter Proportionalitätsbeiwert) der Differenzspannung ΔV und der zweiten Differenzspannung. Die Regelwiderstände 15, 16 entsprechen einer Signalverhältnisabstimmvorrichtung, die diese Proportionalitätsbeiwerte abstimmt.
Wie in 2 gezeigt, weist der A/D-Wandler 1 eine dritte Impulsumlaufschaltung 33 und eine vierte Impulsumlaufschaltung 34 zusätzlich zu der obigen ersten und zweiten Impulsumlaufschaltung 31, 32 auf. D.h., der A/D-Wandler 1 weist vier Impulsumlaufschaltungen auf. In jeder der Impulsumlaufschaltungen 31 bis 34 ist die gleiche Anzahl von mehreren invertierenden Schaltungen Na, Nb, ... Nx (Verzögerungseinheiten) in einer Ringform verbunden, wobei die Schaltungen ein Eingangssignal mit einer Verzögerungszeit verzögern, die in Übereinstimmung mit einer Energieversorgungsspannung bestimmt wird, und das verzögerte Signal ausgeben.
Die invertierende Schaltung Na unter den invertierenden Schaltungen Na bis Nx ist aus einem NAND-Gatter aufgebaut, und die invertierenden Schaltungen Nb bis Nx sind aus Invertern aufgebaut. Die invertierenden Schaltungen Nb bis Nx von jeder der Impulsumlaufschaltungen 31 bis 34 werden in dem Zustand, in dem sie thermisch miteinander kombiniert sind, gebildet. In einer Zeitspanne, in der ein Startimpuls SP hohen Pegels (H-Pegel) an einen nicht-ringseitigen Eingangsanschluss des NAND-Gatters gegeben, zirkuliert das Impulssignal in den invertierenden Schaltungen Na bis Nx mit einer Geschwindigkeit, die in Übereinstimmung mit der Energieversorgungsspannung bestimmt wird.
Was die vier Impulsumlaufschaltungen 31 bis 34 betrifft, so werden die erste Impulsumlaufschaltung 31 und die zweite Impulsumlaufschaltung 32 als ein Paar betrieben und werden die dritte Impulsumlaufschaltung 33 und die vierte Impulsumlaufschaltung 34 als ein Paar betrieben. Die invertierenden Schaltungen Na bis Nx der ersten Impulsumlaufschaltung 31 ist dazu ausgelegt, die Energieversorgungsspannung über die Energieversorgungsleitung 7 und die Masseleitung 9 zu empfangen. Die invertierenden Schaltungen Na bis Nx der zweiten Impulsumlaufschaltung 32 empfangen die Energieversorgungsspannung über die Energieversorgungsleitung 8 und die Masseleitung 9.
Die invertierenden Schaltungen Na bis Nx der dritten Impulsumlaufschaltung 33 sind dazu ausgelegt, die Energieversorgungsspannung über die Energieversorgungsleitung 19 und die Masseleitung 9 zu empfangen. Die invertierenden Schaltungen Na bis Nx der vierten Impulsumlaufschaltung 34 sind dazu ausgelegt, die Energieversorgungsspannung über die Energieversorgungsleitung 20 und die Masseleitung 9 zu empfangen. In diesem Fall ist die Referenzspannung Vref ein Zwischenpotential einer Spannung Vcc (wie beispielsweise 5 V), die an den A/D-Wandler 1 gelegt wird, wie beispielsweise eine halbe Spannung (Vcc/2).
Bypasskondensatoren Cp sind jeweils zwischen den Energieversorgungsleitungen 7, 8, 19, 20 und der Masseleitung 9 vorgesehen, die einen Spannungsabfall infolge eines plötzlichen Durchgangsstroms während einer Invertierung der invertierenden Schaltungen Na bis Nx verhindern.
Die Schaltungsabschnitte mit Ausnahme der Impulsumlaufschaltungen 31 bis 34 in dem A/D-Wandler 1 werden betrieben, indem die Spannung Vcc empfangen wird. Da sich die Spannung Vcc von der Energieversorgungsspannung von jeder der Impulsumlaufschaltungen 31 bis 34 unterscheidet, ist eine Pegelverschiebungsschaltung zur Eingabe und Ausgabe eines Signals an jede der Impulsumlaufschaltungen 31 bis 34 erforderlich. Eine Eingangspegelverschiebungsschaltung 35 ist vor der invertierenden Schaltung (NAND-Gatter) Na von jeder der Impulsumlaufschaltungen 31 bis 34 vorgesehen. Eine Ausgangspegelverschiebungsschaltung 36 ist hinter der invertierenden Schaltung Nx von jeder der Impulsumlaufschaltungen 31 bis 34 vorgesehen.
Die erste Impulsumlaufschaltung 31 und die zweite Impulsumlaufschaltung 32 sind jeweils mit der ersten Umlaufpositionserfassungsschaltung 5 und der zweiten Umlaufpositionserfassungsschaltung 6 ausgerüstet, wobei jede der Schaltungen 5 und 6 Impulspositionen in den Impulsumlaufschaltungen bei der Ausgabe eines Wandlungsdatenausgabeverarbeitungssignals Sa, das nachstehend noch beschrieben ist, erfasst. Die erste Umlaufpositionserfassungsschaltung 5 ist aus einem Latch/Codierer 37 und einer Ausgangspegelverschiebungsschaltung 38 aufgebaut. Die zweite Umlaufpositionserfassungsschaltung 6 ist aus einem Latch/Codierer 39 und einer Ausgangspegelverschiebungsschaltung 40 aufgebaut.
Der Latch/Codierer 37 empfängt die Eingabe von Ausgangssignalen der invertierenden Schaltungen Na bis Nx der ersten Impulsumlaufschaltung 31 parallel über die Ausgangspegelverschiebungsschaltung 38. Auf der Grundlage dieser Ausgangssignale erfasst (codiert) der Latch/Codierer 37 eine Umlaufposition des Impulssignals in der ersten Impulsumlaufschaltung 31. D.h., wenn das Wandlungsdatenausgabeverarbeitungssignal Sa hohen Pegels (H-Pegel) an einen Latch-Befehlsanschluss des Latch/Codierers 37 gegeben wird, werden Positionsdaten der invertierenden Schaltungen Na bis Nx, die die Impulsumlaufschaltung 31 bilden, verriegelt und wird eine Bitbreite (wie beispielsweise 4 Bit) in Übereinstimmung mit diesen Anzahlen ausgegeben. Der Latch/Codierer 39 ist in einer ähnlichen Weise aufgebaut. Ein Subtrahierer 41 subtrahiert die Positionsdaten, die von dem Latch/Codierer 39 ausgegeben werden, von den Positionsdaten, die von dem Latch/Codierer 37 ausgegeben werden, und nimmt den subtrahierten Wert bei der Eingabe des Wandlungsdatenausgabeverarbeitungssignals Sa beispielsweise als niederwertige Daten von niederwertigen 4 Bit der A/D-Wandlungsdaten. Bei der Ausgabe des Wandlungsdatenausgabeverarbeitungssignals verknüpft die Wandlungssteuerschaltung 4 eine Differenz zwischen der Impulsposition innerhalb der ersten Impulsumlaufschaltung 31 und der Impulsposition innerhalb der zweiten Impulsumlaufschaltung 32 mit einer vorbestimmten Anzahl an Bits und nimmt die Wandlungssteuerschaltung 4 die erhaltenen Daten als niederwertige Daten der A/D-Wandlungsdaten. Ein Addierer 57 nimmt einen Ausgangswert eines ersten Zählers 42 als höherwertige Daten von höherwertigen Bits und addiert den Ausgangswert des Subtrahierers 41 zu einem Wert mit den niederwertigen 4 Bit, die als „0000“ dargestellt sind, um die A/D-Wandlungsdaten zu erzeugen.
Nachstehend sind, um die Unterscheidung der vier Impulsumlaufschaltungen 31 bis 34 zu erleichtern, Fälle gegeben, in denen eine Schaltung, die aus der ersten Impulsumlaufschaltung 31, dem Latch/Codierer 37 und den Pegelverschiedungsschaltungen 35, 36, 38 aufgebaut ist, als ein „System A“ bezeichnet ist, eine Schaltung, die aus der zweiten Impulsumlaufschaltung 32, dem Latch/Codierer 39 und den Pegelverschiedungsschaltungen 35, 36, 40 aufgebaut ist, als ein „System B“ bezeichnet ist, eine Schaltung, die aus der dritten Impulsumlaufschaltung 33 und den Pegelverschiedungsschaltungen 35, 36 aufgebaut ist, als ein „System C“ bezeichnet ist, und eine Schaltung, die aus der vierten Impulsumlaufschaltung 34 und den Pegelverschiedungsschaltungen 35, 36 aufgebaut ist, als ein „System D“ bezeichnet ist.
Der erste Zähler 42 ist ein Aufwärts-/Abwärts-Zähler einer ersten Art, die die Anzahl von Umläufen des Impulssignals in der ersten Impulsumlaufschaltung 31 und die Anzahl von Umläufen des Impulssignals in der zweiten Impulsumlaufschaltung 32 zählt, um einen Differenzwert (wie beispielsweise 8 Bit) zwischen den gezählten Anzahlen auszugeben. Der erste Zähler 42 entspricht dem Umlaufanzahldifferenzmessabschnitt 3 in der 1. Ein Aufwärtszähleingangsanschluss (AUFWÄRTS) empfängt die Eingabe eines Ausgangssignals der invertierenden Schaltung Nx der ersten Impulsumlaufschaltung 31 über die Ausgangspegelverschiebungsschaltung 36, und ein Abwärtszähleingangsanschluss (ABWÄRTS) empfängt die Eingabe eines Ausgangssignals der invertierenden Schaltung Nx der zweiten Impulsumlaufschaltung 32 über die Ausgangspegelverschiebungsschaltung 36.
Ein Voreinstellanschluss und ein Stoppaufhebeanschluss empfangen die Eingabe eines Rücksetzimpulses RP hohen Pegels (H-Pegel) für den A/D-Wandler 1, und ein Stoppanschluss empfängt die Eingabe des Wandlungsdatenausgabeverarbeitungssignals Sa hohen Pegels. Wenn der Rücksetzimpuls RP an den Voreinstellanschluss gegeben wird, werden vorgegebene Daten des ersten Zählers 42 auf alle Bits 0 (L-Pegel) gesetzt und wird der Ausgangswert des ersten Zählers 42 zum Zeitpunkt der Eingabe des Wandlungsdatenausgabeverarbeitungssignals Sa beispielsweise als höherwertige 8 Bit der A/D-Wandlungsdaten genommen.
Ein zweiter Zähler 43 ist ein Aufwärts-/Abwärts-Zähler einer ersten Art, die die Anzahl von Umläufen des Impulssignals in der dritten Impulsumlaufschaltung 33 und die Anzahl von Umläufen des Impulssignals in der vierten Impulsumlaufschaltung 34 zeigt, um einen Differenzwert (wie beispielsweise 8 Bit) zwischen den gezählten Anzahlen auszugeben. Ein Aufwärtszähleingangsanschluss (AUFWÄRTS) empfängt die Eingabe eines Ausgangssignals der invertierenden Schaltung Nx der dritten Impulsumlaufschaltung 33 über die Ausgangspegelverschiebungsschaltung 36, und ein Abwärtszähleingangsanschluss (ABWÄRTS) empfängt die Eingabe eines Ausgangssignals der invertierenden Schaltung Nx der vierten Impulsumlaufschaltung 34 über die Ausgangspegelverschiebungsschaltung 36.
Ein Voreinstellanschluss und ein Stoppaufhebeanschluss empfangen die Eingabe eines Rücksetzimpulses RP hohen Pegels für den A/D-Wandler 1, und ein Stoppanschluss empfängt die Eingabe des Wandlungsdatenausgabeverarbeitungssignals Sa hohen Pegels. Wenn der Rücksetzimpuls RP an den Voreinstellanschluss gegeben wird, wird ein Wert in einem ROM (2. Komplement eines vorgeschriebenen Wertes Y oder der vorgeschriebene Wert Y) als vorgegebene Daten verwendet.
Eine Folgestufe des zweiten Zählers 43 ist mit einem Komparator 44 (Bestimmungsschaltung) ausgerüstet, der bestimmt, dass alle Bits des Ausgangswertes des zweiten Zählers 43 gleich 0 sind. Damit der Komparator 44 sich gegenwärtig ändernde Ausgangswerte des zweiten Zählers 43 nach einer Entscheidung dieser Werte vergleichen kann, meldet der zweite Zähler 43 dem Komparator 44, dass ein Zählwert entschieden worden ist.
Wenn der Zählwert entschieden wird, gibt der zweite Zähler 43 ein Entscheidungsabschlusssignal (d.h. Vergleichsstartsignal) hohen Pegels an den Komparator 44, und wenn ein Vergleichsabschlusssignal (d.h. Entscheidungsaufhebesignal) hohen Pegels von dem Komparator 44 eingegeben wird, setzt der zweite Zähler 43 das Entscheidungsabschlusssignal wieder auf den L-Pegel. Wenn eine Änderung im Ausgangswert des zweiten Zählers 43 so schnell sein kann, dass ein Fehler irgendeiner Bestimmung im Komparator 44 verursacht wird, kann berücksichtigt werden, dass die Seite niederwertiger Bits des Ausgangswertes des zweiten Zählers 43 nicht zur Bestimmung verwendet wird.
5 zeigt einen Schaltungsaufbau des zweiten Zählers 43, und 6 zeigt ein Zeitdiagramm. Obgleich der Einfachheit halber eine Konfiguration mit 4 Bit gezeigt ist, wird in einer praktischen Anwendung eine höhere Anzahl von Bits verwendet.
Der zweite Zähler 43 weist den Aufwärtszähleingangsanschluss (AUFWÄRTS), den Abwärtszähleingangsanschluss (ABWÄRTS), den Stoppanschluss (STOPP; Zählstoppanschluss) zum Stoppen eines Zählens, den Stoppaufhebeanschluss (STOPP-AUFHEBUNG) zum Aufheben des gestoppten Zählens, den Voreinstellanschluss (VORGEGEBEN), einen Voreinstelldatenanschluss, einen Entscheidungsabschlusssignalanschluss und einen Entscheidungsaufhebesignalanschluss auf. Obgleich der erste Zähler 42 eine Konfiguration ähnlich derjenigen des zweiten Zählers 43 aufweist, werden alle L-Pegel-Bits an vorgegebene Daten gegeben und wird der Voreinstellanschluss als ein Rücksetzanschluss verwendet.
Der zweite Zähler 43 ist aus einem Eingangsabschnitt 45, der ein Zählsignal und ein Modussignal erzeugt, um direkt ein Aufwärtszählen/Abwärtszählen, in Übereinstimmung mit einem eingegebenen Impulssignal zu lenken, einem Zählerabschnitt 46, der ein Aufwärtszählen oder Abwärtszählen in Übereinstimmung mit dem Zählsignal und dem Modussignal ausführt, und einem Schnittstellenabschnitt 47, der den Zählwert an den Komparator 44 gibt, aufgebaut. Die vorgegebenen Daten können in dem Zählerabschnitt 46 festgelegt werden, indem ein Voreinstellsignal hohen Pegels an diesen gegeben wird.
Der Eingangsabschnitt 45 ist aus einem Impulserzeugungsabschnitt 48, einem Überlappungserfassungsabschnitt 49, einem Zählsignalausgabeabschnitt 50, einem Moduseinstellabschnitt 51, einem Zählstoppsteuerabschnitt 56 und dergleichen aufgebaut. Der Impulserzeugungsabschnitt 48 ist aus einer geraden Anzahl von Invertern 48a, 48c und ExOR-Gattern 48b, 48d aufgebaut. Wenn Impulssignale SB, SA an den Aufwärtszähleingangsanschluss und den Abwärtszähleingangsanschluss gegeben werden, werden Impulssignale SB', SA' hohen Pegels mit geringeren Breiten jeweils in Synchronisierung mit einer ansteigenden Flanke und einer abfallenden Flanke der Signale erzeugt.
Der Überlappungserfassungsabschnitt 49 überwacht das Auftreten oder Nicht-Auftreten eines Überlappungszustands, in dem das Impulssignal SB', das ein Aufwärtszählsignal ist, und das Impulssignal SA', das ein Abwärtszählsignal ist, gleichzeitig eingegeben werden. Wenn das Auftreten des Überlappungszustands erfasst wird, gibt der Überlappungserfassungsabschnitt 49 ein Überlappungserfassungssignal niedrigen Pegels (L-Pegel) an den Zählsignalausgabeabschnitt 50. Wenigstens nach Verstreichen der Zeit entsprechend einer Verzögerungszeit zwischen der Eingabe und der Ausgabe in dem Zählsignalausgabeabschnitt 50 ab dem Zeitpunkt des Abschlusses der überlagerten zwei Impulssignale stoppt der Überlappungserfassungsabschnitt 49 die Ausgabe des Überlappungserfassungssignals (setzt der Überlappungserfassungsabschnitt 49 das Signal wieder auf den hohen Pegel (H-Pegel)).
Nachstehend ist ein Betrieb des Überlappungserfassungsabschnitts 49 näher beschrieben. Zunächst ist ein Rücksetzanschluss zum Starten eines Zählens in jedem von RS-Flip-Flops 49b, 49f, 49j vorgesehen, wobei ein Reset (Rücksetzen) anhand eines Stoppaufhebesignals (Rücksetzimpuls RP) erfolgt.
Ein UND-Gatter 49a erfasst, dass der Ausgang der ExOR-Gatter 48b, 48d gleichzeitig auf den H-Pegel wechselt, d.h. dass sich die Impulssignale SB', SA' gegenseitig überlappen. Wenn sich die Impulssignale SB', SA' überlappen, setzt das RS-Flip-Flop 49b einen Q-Ausgang von dem L-Pegel auf den H-Pegel und einen Q/-Ausgang, der das Überlappungserfassungssignal beschreibt, von dem H-Pegel auf den L-Pegel, um das Auftreten des Überlappungszustands zu speichern. Es sollte beachtet werden, dass ein invertiertes Signal des Q-Ausgangs durch „/“ nach dem Q gekennzeichnet ist. Diese Speicherung des Überlappungszustands wird gehalten, auch nachdem der Ausgang des UND-Gatters 49a auf den L-Pegel zurückgekehrt ist. Anschließend setzt das RS-Flip-Flop 49b den gespeicherten Überlappungszustand unter der Bedingung zurück, dass beide der Impulssignale SB', SA' einmal zum L-Pegel zurückgekehrt sind.
In Übereinstimmung mit dem Wechsel des Impulssignals SB' auf den L-Pegel zum Zeitpunkt der Erfassung des Überlappungszustands setzen ein UND-Gatter 49c, ein Inverter 49d und ein NOR-Gatter 49e einen Q-Ausgang des RS-Flip-Flops 49f auf den H-Pegel. In gleicher Weise setzen, in Übereinstimmung mit dem Wechsel des Impulssignals SA' auf den L-Pegel zum Zeitpunkt der Erfassung des Überlappungszustands, ein UND-Gatter 49g, ein Inverter 49h und ein NOR-Gatter 49i einen Q-Ausgang des RS-Flip-Flops 49j auf den H-Pegel.
Hierin ist eine Schaltung zur Erfassung einer abfallenden Flanke aus einer Kombination einer ungeraden Anzahl von Invertern und einem NOR-Gatter gebildet, gleich der Kombination des Inverters 49d und des NOR-Gatters 49e und der Kombination des Inverters 49h und des NOR-Gatters 49i. Selbiges gilt für die Kombination aus einem Inverter 50j und einem NOR-Gatter 50k und die Kombination aus einem Inverter 501 und einem NOR-Gatter 50m, die nachstehend noch beschrieben sind.
Wenn beide Q-Ausgänge der RS-Flip-Flops 49f, 49j auf den H-Pegel wechseln, gibt ein UND-Gatter 49k ein Rücksetzanfragesignal hohen Pegels aus. Dieses Rücksetzanfragesignal setzt die RS-Flip-Flops 49b, 49f, 49j über eine Anstiegsverzögerungsschaltung, die aus einer geraden Anzahl von Invertern 491, 49m und einem UND-Gatter 49n gebildet ist, und über eine Schaltung zur Erfassung einer ansteigenden Flanke, die aus einer ungeraden Anzahl von Invertern 49o und einem UND-Gatter 49p gebildet ist, zurück. Die Verzögerungszeit der Verzögerungsschaltung wird derart eingestellt, dass sie nicht kürzer als die Verzögerungszeit zwischen der Eingabe und der Ausgabe in dem Zählsignalausgabeabschnitt 50 ist. Wenn das RS-Flip-Flop 49b zurückgesetzt wird, kehrt der Q/-Ausgang, der das Überlappungserfassungssignal beschreibt, von dem L-Pegel auf den H-Pegel zurück. Es sollte beachtet werden, dass die Erfassungsimpulsbreite der Erfassungsschaltung und die Verzögerungszeit der Verzögerungsschaltung durch die Anzahl von Invertern abstimmbar sind.
Wenn das Überlappungserfassungssignal den H-Pegel aufweist, gibt der Zählsignalausgabeabschnitt 50 ein Zählsignal über den Zählstoppsteuerabschnitt 56 an den Zählerabschnitt 46, in Übereinstimmung mit der Eingabe des Impulssignals an den Aufwärtszähleingangsanschluss oder den Abwärtszähleingangsanschluss, und wenn das Überlappungserfassungssignal den L-Pegel aufweist, stoppt der Zählsignalausgabeabschnitt 50 die Ausgabe des Zählsignals an den Zählerabschnitt 46.
Der Inverter 50j und das NOR-Gatter 50k geben ein Zählsignal hohen Pegels in Synchronisierung mit einer abfallenden Flanke des Impulssignals SB' aus, und der Inverter 501 und das NOR-Gatter 50m geben ein Zählsignal hohen Pegels in Synchronisierung mit einer abfallenden Flanke des Impulssignals SA' aus. Diese Zählsignale werden über ein ODER-Gatter 50i und ein UND-Gatter 50n ausgegeben. Das UND-Gatter 50n lässt das Zählsignal von dem ODER-Gatter 50i passieren, wenn das Überlappungserfassungssignal den H-Pegel aufweist.
Der Moduseinstellabschnitt 51 setzt den Modus auf einen Aufwärtszählmodus oder einen Abwärtszählmodus, je nachdem, ob das Impulssignal an den Aufwärtszähleingangsanschluss oder den Abwärtszähleingangsanschluss gegeben worden ist. Wenn das Impulssignal an den Aufwärtszähleingangsanschluss gegeben wird, wird das Impulssignal SB' hohen Pegels in Synchronisierung mit der ansteigenden Flanke oder der abfallenden Flanke des eingegebenen Impulssignals erzeugt. Folglich wird ein RS-Flip-Flop 51a über einen Inverter 51b und ein UND-Gatter 51c gesetzt und der Modus zu dem Aufwärtszählmodus gewechselt. Demgegenüber wird, wenn das Impulssignal an den Abwärtszähleingangsanschluss gegeben wird, das Impulssignal SA' hohen Pegels in Synchronisierung mit der ansteigenden Flanke oder der abfallenden Flanke des eingegebenen Impulssignals erzeugt. Folglich wird das RS-Flip-Flop 51a über einen Inverter 51d und ein UND-Gatter 51e zurückgesetzt und der Modus zu dem Abwärtszählmodus gewechselt.
Der Zählstoppsteuerabschnitt 56 stoppt den Zählbetrieb in Übereinstimmung mit der Eingabe des Wandlungsdatenausgabeverarbeitungssignals Sa an den Stoppanschluss und nimmt den Zählbetrieb in Übereinstimmung mit der Eingabe des Rücksetzimpulses RP (Stoppaufhebesignal) an den Stoppaufhebeanschluss wieder auf. D.h., wenn das Wandlungsdatenausgabeverarbeitungssignal Sa eingegeben wird, wird ein RS-Flip-Flop 56a gesetzt und nimmt ein UND-Gatter 56c über eine ungerade Anzahl von Invertern 56b einen Unterbrechungszustand an. Wenn ein Aufhebesignal eingegebenen wird, wird das RS-Flip-Flop 56a zurückgesetzt und nimmt das UND-Gatter 56c einen Durchgangszustand an.
Der Zählerabschnitt 46 ist ein asynchroner Zähler mit einem T-Flip-Flop 46a entsprechend der Anzahl von Bits und einer Ripple-Carry-Schaltung aus UND-Gattern 46b, 46c und einem ODER-Gatter 46d. Wenn ein Voreinstellsignal hohen Pegels an einen Voreinstellanschluss des T-Flip-Flops 46a gegeben wird, werden vorgegebene Daten gesetzt. Das RS-Flip-Flop 46e wird in Synchronisierung mit der abfallenden Flanke des Zählsignals gesetzt. Eine gerade Anzahl von Invertern 46f mit einer längeren Verzögerungszeit als die Zeit, die für den Ripple-Carry- und Zählbetrieb erforderlich ist. Ein Ausgangssignal des Inverters 46f ist das obige Entscheidungsabschlusssignal, und ein Signal, das an einen Rücksetzanschluss des RS-Flip-Flops 46e gegeben wird, ist das Entscheidungsaufhebesignal.
Das in der 6 gezeigte Zeitdiagramm beschreibt, in absteigender Reihenfolge, die Aufwärtszählimpulssignale SB, SB', die Abwärtszählimpulssignale SA, SA', ein Setzanschlusseingangssignal des RS-Flip-Flops 49b, ein Rücksetzanschlusseingangssignal (Rücksetzanfragesignal nach der Verzögerung) des RS-Flip-Flops 49b, ein Q-Ausgangssignal des RS-Flip-Flops 49b (ein invertiertes Signal eines Überlappungserfassungssignals), ein Ausgangssignal (Zählsignal) des UND-Gatters 56c, einen LSB-(Least Significant Bit oder niedrigstwertiges Bit)-Ausgang des T-Flip-Flops 46a, einen MSB-(Most Significant Bit oder höchstwertiges Bit)-Ausgang des T-Flip-Flops 46a und ein Entscheidungsaufhebesignal (Vergleichsabschlusssignal).
Die Impulssignale SB', SA' werden jeweils synchron zu der ansteigenden Flanke und der abfallenden Flanke der Impulssignale SB, SA erzeugt. An einem Zeitpunkt t1 weist, da zwischen dem Impulssignal SB' und dem Impulssignal SA' keine Überlappung aufgetreten ist, das Überlappungserfassungssignal (das invertierte Signal des RS-Flip-Flops 49b) den H-Pegel auf und wird, nach einer Gatterverzögerungszeit Td des Zählsignalausgabeabschnitts 50, das Zählsignal, das die abfallende Flanke von einem schmalten H-Pegel beschreibt, bezüglich der abfallenden Flanke des Impulssignals SB' ausgegeben.
Wenn an einem Zeitpunkt t2 eine Überlappung zwischen den Impulssignalen SB', SA' auftritt, wird, nach Verstreichen einer Verzögerung des UND-Gatters 49a, das RS-Flip-Flop 49b gesetzt und das Auftreten des Überlappungszustands gespeichert. Wenn das Impulssignal SB' an einem Zeitpunkt t3 abfällt, wird der Q-Ausgang des RS-Flip-Flops 49f auf den H-Pegel gesetzt (Erfassung des Abfallens des Impulssignals SB' nach der Speicherung des Überlappungszustands).
Wenn das Impulssignal SA' an einem Zeitpunkt t4 abfällt, wird der Q-Ausgang des RS-Flip-Flops 49j auf den H-Pegel gesetzt (Erfassung des Abfallens des Impulssignals A' nach der Speicherung des Überlappungszustands). An diesem Punkt wird, da sowohl das Aufwärts-Impulssignal SB' als auch das Abwärts-Impulssignal SA' den abgefallenen Zustand angenommen haben, das Rücksetzanfragesignal erzeugt und die RS-Flip-Flops 49b, 49f, 49j zurückgesetzt, um den Überlappungszustand aufzuheben (Zeitpunkt t5).
Um eine fehlerhafte Erzeugung des Zählsignals (das Ausgangssignal des UND-Gatters 56c) während der Überlappung zu verhindern, wird eine Verzögerungszeit von dem Zeitpunkt, an dem beide der Impulssignale SB', SA' abgeschlossen sind, bis zu dem Zeitpunkt, an dem der Überlappungszustand aufgehoben wird (bis das Überlappungserfassungssignal auf den H-Pegel wechselt), wenigstens länger als die in der Figur gezeigte Zeit Td eingestellt (die Zeit entsprechend der Verzögerungszeit zwischen der Eingabe und der Ausgabe in dem Zählsignalausgabeabschnitt 50).
In der vorliegenden Ausführungsform kann, jedes Mal, wenn der Zählwert des zweiten Zählers 43 um 1 erhöht oder verringert wird, der Komparator 44 einen Vergleich vornehmen, ob alle Bits gleich 0 sind. Hierfür kann der Komparator 44 einen digitalen Vergleich während der Erhöhung oder Verringerung des Zählwertes um 1 abschließen. Praxisnah beschrieben, eine Betriebszeit des zweiten Zählers 43 (hauptsächlich eine Sendezeit des Zählerabschnitts 46) steuert eine Geschwindigkeit einer Reihe von Operationen des Zählbetriebs durch den zweiten Zähler 43 und des digitalen Vergleichs durch den Komparator 44.
Eine in der 6 gezeigte Impulserzeugungszeit ist eine Zeit von dem Zeitpunkt der Eingabe des Aufwärtszählimpulssignals SB und des Abwärtszählimpulssignals SA bis zum Abfallen der Impulssignale SB', SA'. Da der zweite Zähler 43 das Zählsignal am Zeitpunkt des Abfallens von jedem der Impulssignale SB', SA' erzeugt und zählt, entspricht die Impulserzeugungszeit einer Standby-Zeit, bis das nächste Zählsignal erzeugt wird, während des Zählbetriebes der zuvor eingegebenen Impulssignale SB, SA. Folglich ist es erforderlich, die Impulserzeugungszeit derart einzustellen, dass sie länger als die Betriebszeit des Zählers 43 ist. Folglich muss das folgende Verhältnis gelten: digitale Vergleichsbetriebszeit des Komparators 44 < Zählerbetriebszeit < Impulserzeugungszeit.
Obgleich der Ausgang der Impulsumlaufschaltungen 33, 34 1 (H-Pegel) und 0 (L-Pegel) für jeden Umlauf wiederholt, erzeugt der zweite Zähler 43 das Zählsignal sowohl beim Ansteigen als auch beim Abfallen, so dass das folgende Verhältnis gelten muss: Impulserzeugungszeit < minimale Zeit für einen Umlauf der Impulsumlaufschaltung. Dementsprechend besteht Bedarf an dem folgenden Verhältnis: digitale Vergleichsbetriebszeit des Komparators 44 < Zählerbetriebszeit < Impulserzeugungszeit < minimale Zeit für einen Umlauf der Impulsumlaufschaltung.
Nun wird, in der 2, wenn ein Vergleichsergebnissignal hohen Pegels, das alle Bits 0 anzeigt, vom Komparator 44 ausgegeben wird, ein RS-Flip-Flop 52 gesetzt und, von dessen Q-Ausgang, das Wandlungsdatenausgabeverarbeitungssignal Sa hohen Pegels ausgegeben. Das Wandlungsdatenausgabeverarbeitungssignal Sa wird an Stoppanschlüsse der Zähler 42, 43 und Verriegelungsbefehlsanschlüsse der Latches/Codierer 37, 39 gegeben und verwandelt sich, über ein Verzögerungselement, das aus dem Inverter 53 aufgebaut ist, in ein Wandlungsabschlusssignal. Ferner wird der Q/-Ausgang des RS-Flip-Flops 52 an das UND-Gatter 54 gegeben. Obgleich die Startimpulse SP über das UND-Gatter 54 an die Pegelverschiebungsschaltung 35 gegeben worden sind, wird, da der Ausgang des UND-Gatters 54 auf den L-Pegel wechselt, und zwar synchron zum Q/-Ausgang des RS-Flip-Flops 52, der zum Zeitpunkt des Abschlusses der Wandlung auf den L-Pegel wechselt, der Umlauf des Impulssignals gestoppt. Wenn die A/D-Wandlung erneut auszuführen ist, kann der Startimpuls SP einmal auf den L-Pegel gesetzt und anschließend das RS-Flip-Flop 52 zurückgesetzt werden, indem der Rücksetzimpuls RP eingegeben wird, um die A/D-Wandlung wieder aufzunehmen.
Von den vorstehend beschriebenen Konfigurationen bilden der Subtrahierer 41, der Addierer 57, der Komparator 44, das RS-Flip-Flop 52 und das UND-Gatter 54 die Wandlungssteuerschaltung 4. Die Wandlungssteuerschaltung 4 startet den Impulsumlaufbetrieb der ersten bis vierten Impulsumlaufschaltung 31 bis 34 gleichzeitig. Wenn ein Differenzwert, der von dem zweiten Zähler 43 ausgegeben wird, den im Voraus bestimmten vorgeschriebenen Wert Y erreicht, wird das Wandlungsdatenausgabeverarbeitungssignal Sa ausgegeben und ein Differenzwert, der von dem zweiten Zähler 42 und den Latches/Codierern 37, 39 an diesem Zeitpunkt ausgegeben wird, als A/D-Wandlungsdaten bezüglich der analogen Eingangsspannung Vin ausgegeben.
Nun wird, in der Konfiguration gemäß der JP 2012-095264 A (nachstehend ebenso als die herkömmliche Konfiguration bezeichnet), die Nichtlinearität des TAD durch die Kombination des Systems A und des Systems B der Impulsumlaufschaltungen der vier Systeme kompensiert, und auf ähnliche Art und Weise, die Nichtlinearität des TAD durch die Kombination des Systems C und des Systems D der vier Systeme kompensiert. Ferner wird, in der herkömmlichen Konfiguration, das Temperaturverhalten des Systems A und des Systems B durch das Temperaturverhalten des Systems C und des Systems D kompensiert. In diesem Fall weisen die angelegten Spannungen an den jeweiligen Verzögerungseinheiten des Systems A und des Systems B jeweils umgekehrte zunehmende/abnehmende Polaritäten und den gleichen Absolutwert auf. Dementsprechend wird die Nichtlinearität des TAD vollständig kompensiert.
Demgegenüber ist der A/D-Wandler 1 der vorliegenden Ausführungsform in einer Weise ähnlich der herkömmlichen Konfiguration aufgebaut, mit Ausnahme der Signalverhältnisänderungsschaltung 2. Folglich kann, gemäß dem A/D-Wandler 1 der vorliegenden Ausführungsform, ein Effekt ähnlich demjenigen der herkömmlichen Konfiguration erzielt werden, d.h. der Effekt der Kompensierung der Nichtlinearität und des Temperaturverhaltens des TAD. Im A/D-Wandler 1 der vorliegenden Ausführungsform weisen jedoch, da die Signalverhältnisänderungsschaltung 2 vorgesehen ist, die angelegten Spannungen an den jeweiligen Verzögerungseinheiten des Systems A und des Systems B jeweils umgekehrte, d.h. invertierte zunehmende/abnehmende Polaritäten und voneinander verschiedene, d.h. ungleiche Absolutwerte auf. Folglich wird, im A/D-Wandler 1 der vorliegenden Ausführungsform, nur ein Teil der Nichtlinearität des TAD kompensiert (korrigiert).
Nachstehend ist der Gedankengang zur Korrektur der Nichtlinearität in der vorliegenden Ausführungsform dargelegt.
7 zeigt ein schematisches Diagramm zur Veranschaulichung des Verhältnisses zwischen der angelegten Spannung an jeder der Impulsumlaufschaltungen 31 bis 34 der vier Systeme und der Anzahl von Umläufen pro Einheitszeit. Gemäß der Konfiguration des A/D-Wandlers 1 gelten die Gleichungen (3) und (4) stets bezüglich einer Referenzspannung xref, wenn x die Energieversorgungsspannung beschreibt, die an die Impulsumlaufschaltung 31 des Systems A gelegt wird, und x' die Energieversorgungsspannung beschreibt, die an die Impulsumlaufschaltung 32 des Systems B gelegt wird.
$x = xref + Δ x$
$x' = xref - r \cdot Δ x$
D.h., wenn die angelegte Spannung der Impulsumlaufschaltung 31 des Systems A um „Δx“ zunimmt, nimmt die angelegte Spannung der Impulsumlaufschaltung 32 des Systems B um „r·Δx“ ab, wobei eine Spannung an dem Zeitpunkt, an dem die angelegten Spannungen der Impulsumlaufschaltungen 31, 32 der Systeme A, B gleich sind, durch xref beschrieben wird. Hierin beschreibt r ein Verhältnis der Verstärkungsfaktoren A1, A2 der Volldifferenzverstärkerschaltungen 11, 12, das in der nachfolgenden Gleichung (5) gezeigt ist.
$r = Verst \ddot{a} rkungsfaktor A 2 /Verst \ddot{a} rkungsfaktor A 1$
Ferner können die Verhalten der Impulsumlaufschaltungen der Systeme A bis D gemäß 7 durch quadratische Funktionen gemäß den nachfolgenden Gleichungen (6) und (7) angenähert werden, mit einer beliebigen Referenzspannung xref in der Mitte (die kaum eine quadratische Komponente aufweist). Hierin beschreiben y, y' die Anzahlen von Umläufen pro Einheitszeit zu der Zeit, wenn die Energieversorgungsspannungen x, x' an die Impulsumlaufschaltungen 31, 32 der Systeme A, B gelegt werden. Ferner ist ein Koeffizient A ein quadratischer Koeffizient bezüglich Δx und ist ein Koeffizient B ein linearer Koeffizient bezüglich Δx. $y = A \cdot {(Δ x)}^{2} + B \cdot (Δ x) + yref$
$y' = A \cdot {(- r \cdot Δ x)}^{2} + B \cdot (- r \cdot Δ x) + yref$
Die nachfolgende Gleichung (8) kann aus den obigen Gleichungen (6) und (7) hergeleitet werden. $y - y' = (1 - r^{2}) \cdot A \cdot {(Δ x)}^{2} + (1 + r) \cdot B \cdot (Δ x)$
Aus der obigen Gleichung (8) ist ersichtlich, dass eine Differenz in der Anzahl von Umläufen „y - y'“ pro Einheitszeit keine Beziehung zu yref aufweist. Ferner ist, wenn „r = 1“, d.h. der „Verstärkungsfaktor A1 = Verstärkungsfaktor A2“ ist, die quadratische Komponente (der erste Term auf der rechten Seite der Gleichung (8)), die eine nichtlineare Komponente bezüglich der Spannungsänderung Δx ist, gleich „0“, so dass eine vorteilhafte Linearität wie in der herkömmlichen Konfiguration erhalten werden kann. Folglich wird herausgefunden, dass die Nichtlinearität erhalten wird, wenn „r ≠ 1“, d.h. wenn der „Verstärkungsfaktor A1 ≠ Verstärkungsfaktor A2“ ist.
Hierin ist die „Nichtlinearität“ des A/D-Wandlers 1 durch die nachfolgende Gleichung (9) basierend auf der 8 definiert. D.h., Ymax beschreibt eine Änderungsbreite der A/D-Wandlungsdaten (digitaler Wert) in einem Eingangsspannungsbereich des A/D-Wandlers 1, und ΔYmax beschreibt den Höchstwert eines Fehlers bezüglich einer geraden Linie (durch eine gestrichelte Linie in der 8 gezeigt) für den Fall, dass sich die A/D-Wandlungsdaten bezüglich einer Eingangsspannung linear ändern.
$Nichtlinearit \ddot{a} t [%] = (Δ Ymax/Ymax) \times 100$
Nachstehend sind ein Schätzergebnis einer Nichtlinearitätskorrektur und ein Verfahren zur Anwendung einer Nichtlinearitätskorrektur auf einen Sensor gemäß der vorliegenden Ausführungsform beschrieben.
Die 9A bis 9C zeigen jeweils das Verhältnis r der Verstärkungsfaktoren und eines Nichtlinearitätsfehlers (Beurteilungsergebnis) bei einer Änderung des Verstärkungsfaktors A1 der angelegten Spannungen an den Systemen A, C und des Verstärkungsfaktors A2 der angelegten Spannungen an den Systemen B, D in dem A/D-Wandler 1 gemeinsam auf der Grundlage von Daten in einem vorbestimmten Halbleiterprozess. 9A zeigt einen Fall, in dem das Verhältnis r gleich 0,1 ist (A1 = 10, A2 = 1), 9B zeigt einen Fall, in dem das Verhältnis r gleich 1 ist (A1 = 10, A2 = 10), und 9C zeigt einen Fall, in dem das Verhältnis r gleich 10 ist (A1 = 1, A2 = 10). Hierin beträgt die Referenzspannung Vref 2,4 V, beträgt ein Eingangsspannungsbereich 2,4 V ± 0,03 V (2,37 bis 2,43 V), und ist ein Fehler bezüglich eines Ausgangsbereichs zu dieser Zeit gezeigt.
Wie in den 9A bis 9C gezeigt, können, in dem A/D-Wandler 1 der vorliegenden Ausführungsform, sowohl eine konvexe Nichtlinearität gemäß 9A als auch eine konkave Nichtlinearität gemäß 9C erzielt werden, indem das Verhältnis r der Verstärkungsfaktoren geändert wird. Insbesondere kann die konvexe Nichtlinearität erzielt werden, wenn der Verstärkungsfaktor A1 höher als der Verstärkungsfaktor A2 gesetzt wird (r < 1), und die konkave Nichtlinearität erzielt werden, wenn der Verstärkungsfaktor A1 niedriger als der Verstärkungsfaktor A2 gesetzt wird (r > 1). Wie in 9B gezeigt, wird eine flache Charakteristik erhalten, wenn r = 1 ist, wobei dies einer Charakteristik ähnlich der herkömmlichen Konfiguration entspricht.
10 zeigt das Verhältnis zwischen dem Höchstwert des Fehlers (Nichtlinearität) im Eingangsspannungsbereich (ein Mittelwert des Eingangsspannungsbereichs = 2,4 V) und dem Verhältnis r der Verstärkungsfaktoren in den 9A bis 9C. Wie in 10 gezeigt, ist ersichtlich, dass sich die Nichtlinearität in dem Bereich von ungefähr ±0,8% ändert, wenn das Verhältnis r in dem Bereich von 0,1 (1:10) bis 10 (10:1) liegt. In diesem Fall wird der Höchstwert der Nichtlinearität durch die ursprüngliche Nichtlinearität der Impulsumlaufschaltung von einem System beschränkt. Ferner muss der Eingangsspannungsbereich als ein solcher Bereich gewählt werden, in dem die flache Charakteristik oder Kennlinie erhalten wird, wenn das Verhältnis r der Verstärkungsfaktoren 1 ergibt (9B). Aus diesem Grund werden die Verstärkungsfaktoren A1, A2 hierin nicht höher als „10“ gesetzt.
Gemäß solch einer Konfiguration kann, wenn ein Sensor oder dergleichen, der die analoge Eingangsspannung Vin als ein Ziel der A/D-Wandlung durch den A/D-Wandler 1 ausgibt, die Nichtlinearität (nichtlineare Charakteristik) aufweist, die Nichtlinearität des Sensors vollständig kompensiert werden, indem die Nichtlinearität in dem A/D-Wandler 1 auf einen Wert mit einer positiven/negativen Polarität gesetzt wird, die zu derjenigen der Nichtlinearität des Sensors invertiert ist.
Es sollte beachtet werden, dass die „Nichtlinearität“ in dem Sensor gemäß der nachfolgenden Gleichung (10) definiert ist. Hierin beschreibt, wie in 11 gezeigt, Vmax eine Änderungsbreite eines Sensorausgangssignals (Ausgangsspannung) in einem Bereich einer physikalischen Größe (wie beispielsweise Druck), die durch den Sensor erfasst wird, und beschreibt ΔVmax den Höchstwert eines Fehlers bezüglich einer geraden Linie (durch eine gestrichelte Linie in der 11 gezeigt) für den Fall, dass sich die Ausgangsspannung bezüglich der physikalischen Größe linear ändert.
$Nichtlinearit \ddot{a} t [%] = (Δ Vmax/Vmax) \times 100$
Wenn die Nichtlinearität des Sensors beispielsweise „+0,4%“ beträgt, kann die Nichtlinearität des Sensors vollständig kompensiert werden, indem die Nichtlinearität des A/D-Wandlers 1 auf „-0,4%“ gesetzt wird. Wenn die Nichtlinearität des A/D-Wandlers 1 auf „-0,4%“ gesetzt wird, kann das Verhältnis r des Verstärkungsfaktors auf ungefähr „1,75“ (Verstärkungsfaktor A1 ≈ 5,7; Verstärkungsfaktor A2 = 10) gesetzt werden.
Nachstehend ist eine bestimmte Sequenz der A/D-Wandlung beschrieben. Zunächst wird der Rücksetzimpuls RP zugeführt und werden der erste Zähler 42 und das RS-Flip-Flop 52, die in der 2 gezeigt sind, zurückgesetzt. Gleichzeitig wird der vorgeschriebene Wert Y in dem zweiten Zähler 43 voreingestellt. Wenn die Einstellspannung Vset, die zu verwenden ist, über der Referenzspannung Vref liegt, wird der Zählwert des zweiten Zählers 43 erhöht und folglich das 2. Komplement des vorgeschriebenen Wertes Y in dem zweiten Zähler 43 voreingestellt. Demgegenüber wird, wenn die Einstellspannung Vset, die zu verwenden ist, unter der Referenzspannung Vref liegt, der Zählwert des zweiten Zählers 43 verringert und folglich der vorgeschriebene Wert Y in dem zweiten Zähler 43 voreingestellt.
Nachstehend umfasst eine Beschreibung, dass der zweite Zähler 43 den vorgeschriebenen Wert Y zählt, sowohl den Fall, dass das 2. Komplement des vorgeschriebenen Wertes Y voreingestellt wird, als auch den Fall, dass der vorgeschriebene Wert Y voreingestellt wird, mit Ausnahme eines offensichtlich ungeeigneten Falles in Bezug auf eine Funktion.
Anschließend wird der Startimpulse SP, der wenigstens während der A/D-Wandlungsperiode auf dem H-Pegel gehalten wird, zugeführt. Da der Q/-Ausgang des RS-Flip-Flops 52 infolge des obigen Resets den H-Pegel aufweist, starten, bei Eingabe des Startimpulses SP, die Impulsumlaufschaltungen 31 bis 34 der Systeme A bis D gleichzeitig den Impulsumlaufbetrieb. In den Systemen A, B führt der erste Zähler 42 ein Aufwärtszählen aus, jedes Mal, wenn der Impuls die Impulsumlaufschaltung 31 des Systems A umlaufen hat, und führt der erste Zähler 42 ein Abwärtszählen aus, jedes Mal, wenn der Impuls die Impulsumlaufschaltung 32 des Systems B umlaufen hat.
Indessen führt, in den Systemen C, D, der zweite Zähler 43 ein Aufwärtszählen jedes Mal aus, wenn der Impuls die Impulsumlaufschaltung 33 des Systems C umlaufen hat, und führt der zweite Zähler 43 ein Abwärtszählen jedes Mal aus, wenn der Impuls die Impulsumlaufschaltung 34 des Systems D umlaufen hat. Der zweite Zähler 43 gibt ein Entscheidungsabschlusssignal an den Komparator 44, wenn der Zählwert in dem Schnittstellenabschnitt 47 (vergleiche 5) innerhalb des zweiten Zählers 43 entschieden wird. Der Komparator 44 bestimmt, ob oder nicht der Ausgangswert des zweiten Zählers 43 gleich alle Bits 0 ist, und wenn die Bestimmung abgeschlossen ist, gibt der Komparator 44 ein Vergleichsabschlusssignal (Entscheidungsaufhebesignal) an den zweiten Zähler 43. Wenn der zweite Zähler 43 nur den vorgeschriebenen Wert Y von einem anfangs voreingestellten Zustand zählt und der Wert „alle Bits 0“ erreicht, wird das RS-Flip-Flop 52 gesetzt und das Wandlungsdatenausgabeverarbeitungssignal Sa hohen Pegels ausgegeben. Dieses Wandlungsdatenausgabeverarbeitungssignal Sa wechselt wird zu einem Wandlungsabschlusssignal an die externe Schaltung.
Wenn das Wandlungsdatenausgabeverarbeitungssignal Sa auf den H-Pegel wechselt, wird das UND-Gatter 54 geschlossen und stoppen die Impulsumlaufschaltungen 31 bis 34 den Impulsumlaufbetrieb. Gleichzeitig wird der erste Zähler 42 der Systeme A, B gestoppt und gibt der erste Zähler 42 einen Differenzwert, der erhalten wird, indem die Anzahl von Umläufen des Impulssignals in der zweiten Impulsumlaufschaltung 32 von der Anzahl von Umläufen des Impulssignals in der ersten Impulsumlaufschaltung 31 subtrahiert wird, mit einer 8-Bit-Breite aus. Die Latches/Codierers 37, 39 verriegelt jeweils Positionsdaten, die die Positionen der Impulssignale in den Impulsumlaufschaltungen 31, 32 anzeigen, und geben die verriegelten Daten aus. Der Subtrahierer 41 subtrahiert die Positionsdaten, die von dem Latch/Codierer 39 ausgegeben werden, von den Positionsdaten, die von dem Latch/Codierer 37 ausgegeben werden, und gibt den subtrahierten Wert mit einer 4-Bit-Breite aus. Wenn bei dieser Subtraktion eine Carry (Übertrag, positiver Wert) oder ein Borrow (Übertrag, negativer Wert) erzeugt werden, wird der erzeugte Wert von dem Addierer 57 an die höherwertigen 8-Bit Daten übertragen. Die 12-Bit Daten als eine Gesamtanzahl der höherwertigen 8-Bit Daten und der niederwertigen 4-Bit Daten sind die A/D-Wandlungsdaten DT.
Der A/D-Wandler 1 der vorliegenden Ausführungsform weist, wie vorstehend beschrieben, auf: die erste und die zweite Impulsumlaufschaltung 31, 32 der Systeme A, B, in denen Energieversorgungsspannungen, die erhalten werden, indem Differenzspannungen mit jeweils invertierten Polaritäten zu der Referenzspannung addiert werden, an die Verzögerungseinheiten gelegt werden; die dritte und die vierte Impulsumlaufschaltung 33, 34 der Systeme C, D, bei denen Energieversorgungsspannungen, die erhalten werden, indem Differenzspannungen mit jeweils invertierten Polaritäten zu der Referenzspannung addiert werden, an die Verzögerungseinheiten gelegt werden, in einer Weise gleich der obigen; den ersten Zähler 42, der eine Differenz in der Anzahl von Umläufen zwischen der ersten und der zweiten Impulsumlaufschaltung 31, 32 zählt; und den zweiten Zähler 43, der eine Differenz in der Anzahl von Umläufen zwischen der dritten und der vierten Impulsumlaufschaltung 33, 34 zählt.
Gemäß dieser Konfiguration werden, nach einer simultanen Anwendung des Startimpulses SP auf die Impulsumlaufschaltungen 31 bis 34, der Zählwert des ersten Zählers 42 (der Differenzwert der Anzahlen an Umläufen des Impulses) und der Differenzwert der Impulspositionen der Latches/Codierer 37, 39 an dem Zeitpunkt, an dem der zweite Zähler 43 den vorgeschriebenen Wert Y zählt, erhalten, und sind Daten mit dem erhaltenen Zählwert als die höherwertigen Bits und dem erhaltenen Differenzwert als die niederwertigen Bits die A/D-Wandlungsdaten der analogen Eingangsspannung Vin von der Referenzspannung Vref aus gesehen.
Folglich kann, gemäß dem A/D-Wandler 1 der vorliegenden Ausführungsform, ein Effekt ähnlich demjenigen der herkömmlichen Konfiguration erzielt werden, d.h. der Effekt der Kompensierung der Nichtlinearität und des Temperaturverhaltens des TAD. In dem A/D-Wandler 1 weisen jedoch, da die Signalverhältnisänderungsschaltung 2 vorgesehen ist, die angelegten Spannungen der jeweiligen Verzögerungseinheiten des Systems A und des Systems B jeweils verschiedene Absolutwerte auf. Folglich wird, im A/D-Wandler 1, nur ein Teil der Nichtlinearität des TAD kompensiert. Anschließend kann die Balance der Absolutwerte der angelegten Spannungen an den Systemen A, B durch das Verhältnis r der Verstärkungsfaktoren A1, A2 der Volldifferenzverstärkerschaltungen 11, 12 beliebig bestimmt werden. D.h., der A/D-Wandler 1 ist derart konfiguriert, dass er die Nichtlinearität beliebig ändern kann.
Gemäß solch einer Konfiguration kann, wenn der Sensor oder dergleichen, der eine Spannung ausgibt, die zu wandeln ist (analoge Eingangsspannung Vin), die Nichtlinearität aufweist, die Nichtlinearität des Sensors vollständig kompensiert werden, indem die Nichtlinearität in dem A/D-Wandler 1 auf einen Wert mit einer positiven/negativen Polarität gesetzt wird, die zu derjenigen der Nichtlinearität des Sensors invertiert ist. Folglich ist es, gemäß der vorliegenden Ausführungsform, auch wenn der Sensor oder dergleichen, der eine Spannung ausgibt, die zu wandeln ist, die Nichtlinearität aufweist, nicht erforderlich, eine digitale Operation zum Korrigieren der Nichtlinearität auszuführen, die in A/D-Wandlungsdaten enthalten ist. Auf diese Weise kann eine hohe Ansprechempfindlichkeit gleich der Sensorvorrichtung erzielt werden.
Ferner können, im A/D-Wandler 1, Widerstandsverhältnisse der Regelwiderstände 15 bis 18, d.h. die Verstärkungsfaktoren A1, A2, unter Verwendung von Berichtigungs- bzw. Abstimmungsdaten geändert werden. Gemäß dieser Konfiguration kann für den Fall, dass ein Sensorprodukt aus einer Kombination des A/D-Wandlers 1 und eines Sensorelements aufzubauen ist, auch wenn eine Änderung in der Nichtlinearität des Sensors vorliegt, die Nichtlinearität kompensiert werden, indem diese Änderung gehandhabt wird. So können beispielsweise die Verstärkungsfaktoren A1, A2 (das Verhältnis r der Verstärkungsfaktoren A1, A2) in solch einem Verfahren wie folgt abgestimmt werden.
Wenn eine Änderung in der Nichtlinearität des Sensorelements unter den Sensorprodukten vorliegt, die jeweils mit dem A/D-Wandler 1 kombiniert sind, wird die Nichtlinearität von jedem der Produkte gemessen, um die Widerstandsverhältnisse der Regelwiderstände 15 bis 18, d.h. die Verstärkungsfaktoren A1, A2, die die Nichtlinearität kompensieren können, festzulegen. Anschließend werden Charakteristikkorrekturdaten entsprechend den Verstärkungsfaktoren in einen Speicher (wie beispielsweise ein EEPROM) im Sensorprodukt geschrieben. Es sollte beachtet werden, dass solch ein Schreiben der Korrekturdaten für gewöhnlich vor der Auslieferung des Sensorprodukts aus einer Fabrik erfolgt.
Ferner kann der A/D-Wandler 1 mit solch einer Konfiguration die Nichtlinearität ändern, auch nachdem der A/D-Wandler 1 mit dem Sensorelement kombiniert wurde. Folglich kann, auch wenn die Charakteristik bezüglich der Nichtlinearität des Sensorelements, das zu kombinieren ist, unklar ist, oder auch wenn gegebenenfalls eine Vielzahl von Arten von Sensorelementen kombiniert wird, die Nichtlinearität des kombinieren Sensorelements zuverlässig kompensiert (korrigiert) werden.
Die Latches/Codierer 37, 39 sind in den Systemen A, B vorgesehen und erfassen, als Positionsdaten, Bewegungsgrößen von weniger als einem Umlauf der Impulssignale, die in der ersten und der zweiten Impulsumlaufschaltung 31, 32 zirkulieren, wobei die erfassten Daten als die niederwertigen Bits der A/D-Wandlungsdaten verwendet werden. Dementsprechend kann in Übereinstimmung mit der Anzahl von invertierenden Schaltungen, die die Impulsumlaufschaltungen 31, 32 bilden, immer noch eine höhere Auflösung erzielt werden. Es sollte beachtet werden, dass die Latches/Codierer 37, 39, je nach Bedarf, vorgesehen werden können.
Da der A/D-Wandler 1 der vorliegenden Ausführungsform das Temperaturverhalten unter Verwendung der einheitlichen Charakteristika der Impulsumlaufschaltungen 31 bis 34 der vier Systeme kompensiert, wird das Elementlayout der integrierten Halbleiterschaltungsvorrichtung vorzugsweise unter Berücksichtigung der folgenden Aspekte designt.

(1) Die Impulsumlaufschaltungen 31 bis 34 der vier Systeme sind auf demselben Halbleiterchip dicht nebeneinander angeordnet. Gemäß dieser Anordnung werden die Temperaturen der invertierenden Schaltungen Na bis Nx gleich und wird das Temperaturverhalten kompensiert.
(2) Die Impulsumlaufschaltungen 31 bis 34 der vier Systeme sind mit der gleichen Größe und der gleichen Form angeordnet. Gemäß dieser Anordnung werden die Charakteristika der invertierenden Schaltungen Na bis Nx gleich und wird das Temperaturverhalten in vorteilhafter Weise kompensiert.
(3) Die Impulsumlaufschaltungen 31 bis 34 der vier Systeme sind in der gleichen Richtung angeordnet. Gemäß dieser Anordnung wird eine Ausführung im Halbleiterprozess gleich und das Temperaturverhalten in vorteilhafter Weise kompensiert.
(4) Die Größen der Impulsumlaufschaltungen 31 bis 34 der vier Systeme sind so groß wie möglich ausgelegt. Dementsprechend wird eine Änderung in der Größe im Halbleiterprozess verhältnismäßig gering und das Temperaturverhalten in vorteilhafter Weise kompensiert.
(5) Periphere Schaltungen des ersten und des zweiten Zählers 42, 43, des Komparators 44 und dergleichen sind nahe den Impulsumlaufschaltungen 31 bis 34 auf demselben Chip angeordnet. Gemäß dieser Anordnung kann eine parasitäre Kapazität einher mit der Verdrahtung verringert werden, um einen fehlerhaften Betrieb basierend auf einer Signalverzögerung zu vermeiden.

In der Konfiguration der vorliegenden Ausführungsform ist die Signalverhältnisänderungsschaltung 2 unter Verwendung der Volldifferenzverstärkerschaltungen 11 bis 14 und der Regelwiderstände 15 bis 18 aufgebaut. Folglich können der Verstärkungsfaktor A1 der Volldifferenzverstärkerschaltungen 11, 13 und der Verstärkungsfaktor A2 der Volldifferenzverstärkerschaltungen 12, 14 individuell bestimmt werden und kann das Verhältnis dieser Verstärkungsfaktoren: A2/A1 = Verhältnis r beliebig bestimmt werden.
(Zweite Ausführungsform)
Nachstehend ist eine zweite Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die 12 bis 14 beschrieben.
Ein in der 12 gezeigter A/D-Wandler 61 der vorliegenden Ausführungsform unterscheidet sich dahingehend, dass die zu wandelnde Spannung eine differenzielle Form aufweist, und in einigen anderen Punkten von dem A/D-Wandler 1 der ersten Ausführungsform. D.h., der A/D-Wandler 61 wandelt analoge Eingangsspannungen Vin+, Vin- (zu wandelnde Spannung) in der differenziellen Form in Übereinstimmung mit einer Differenz zur Referenzspannung Vref in einen digitalen Wert und gibt den gewandelten Wert als A/D-Wandlungsdaten DT aus. In diesem Fall sind die Latches/Codierer 37, 39 nicht vorgesehen (können jedoch vorgesehen sein).
Eine Signalverhältnisänderungsschaltung 62, die in dem A/D-Wandler 61 enthalten ist, unterscheidet sich wie folgt von der in der 2 gezeigten Signalverhältnisänderungsschaltung 2. Die analoge Eingangsspannung Vin+ wird an den nicht-invertierenden Eingangsanschluss der Volldifferenzverstärkerschaltung 11 gegeben, und die analoge Eingangsspannung Vin- wird an den nicht-invertierenden Eingangsanschluss der Volldifferenzverstärkerschaltung 12 gegeben. Der invertierende Ausgangsanschluss der Volldifferenzverstärkerschaltung 12 weist einen offenen bzw. nicht-verbundenen Zustand auf. Der nicht-invertierende Ausgangsanschluss der Volldifferenzverstärkerschaltung 12 ist mit dem Anschluss b des Regelwiderstandes 16 und ebenso mit der Energieversorgungsleitung 8 verbunden.
Der solch eine Konfiguration aufweisende A/D-Wandler 61 kann mit einem Drucksensor kombiniert werden, der den Piezowiderstandseffekt ausnutzt (siehe JP H10-160602 A usw.). 13 zeigt ein Konfigurationsbeispiel eines solchen Drucksensors. In dem Drucksensor 63 (entsprechend dem Sensor) gemäß der 13 ist eine Wheatstone-Brücke aus diffundierten Halbleiterwiderständen 64a bis 64d aufgebaut. Ein Anschluss P61 ist ein Energieversorgungsanschluss, ein Anschluss P62 ist ein Ausgangsanschluss einer Spannung Vp, und ein Anschluss P63 ist ein Ausgangsanschluss von Vm.
In der 13 zeigt ein Pfeil eine Zunahme oder eine Abnahme des Widerstandswertes. Wenn der Widerstand zur Zeit eines Druckanstiegs zunimmt, ist dies durch einen Aufwärtspfeil gezeigt, und wenn der Widerstand abnimmt, ist diese durch einen Abwärtspfeil gezeigt. Folglich nimmt, mit zunehmendem Druck, die Spannung Vp des Anschlusses P62 zu und die Spannung Vm des Anschlusses P63 ab. Die Ausgangsspannung des Drucksensors 63 beschreibt eine Differenz (= Vp - Vm) zwischen der Spannung Vp und der Spannung Vm. Wenn der vorstehend beschriebene Drucksensor 63 und der A/D-Wandler 61 kombiniert werden, ist die Spannung Vp die analoge Eingangsspannung Vin+ und ist die Spannung Vm die analoge Eingangsspannung Vin-.
Viele Drucksensor mit solch einer Konfiguration weisen für gewöhnlich eine Nichtlinearität von ungefähr 0% bis +0,4%, d.h. die konvexe Nichtlinearität auf. Es sollte beachtet werden, dass die Nichtlinearität, auf die hierin Bezug genommen wird, durch die obige Gleichung (10) definiert ist. Folglich kann, wenn der A/D-Wandler 61 mit dem Drucksensor kombiniert wird, der den Piezowiderstandseffekt ausnutzt, das Verhältnis r der Verstärkungsfaktoren derart bestimmt werden, dass der A/D-Wandler 61 die konkave Nichtlinearität aufweist.
Ferner kann der A/D-Wandler 61 mit der obigen Konfiguration mit einem Stromsensor, der ein Magnetowiderstandselement verwendet, einem Magnetsensor (siehe JP 2008-122083 A , JP 2011-242270 A usw.) oder dergleichen kombiniert werden. 14 zeigt ein Konfigurationsbeispiel eines solchen Stromsensors. In einem Stromsensor 65 (entsprechend dem Sensor) gemäß der 14 ist eine Wheatstone-Brücke aus Magnetowiderstandselementen (MREs) 66, 67 als magnetische Messelemente aufgebaut. Die Magnetowiderstandselemente 66, 67 sind jeweils mit einer Halbbrückenschaltung aufgebaut, die magnetische Widerstände Ra bis Rd in Reihe schaltet. Wenn der vorstehend beschriebene Stromsensor 65 und der A/D-Wandler 61 kombiniert werden, sind Spannungen Va, Vb an Mittelpunkten 66c, 67c der jeweiligen Halbbrückenschaltungen die analogen Eingangsspannungen Vin+, Vin-.
Im Falle des Stromsensors, der die Magnetowiderstandselemente gemäß obiger Beschreibung verwendet, weist der Sensor die Nichtlinearität auf, da ein Ausgang des Sensors eine Sinuswellenform aufweist. Insbesondere beträgt, wenn der Sensor mit einer entsprechenden Sinuswelle von 0° bis 15° verwendet wird, die Nichtlinearität des Sensors ungefähr +0,44% (konvex). Folglich kann, in diesem Fall, das Verhältnis r der Verstärkungsfaktoren derart bestimmt werden, dass der A/D-Wandler 61 die konkave Nichtlinearität aufweist. Ferner beträgt, wenn der Sensor mit einer entsprechenden Sinuswelle von -15° bis 0° verwendet wird, die Nichtlinearität des Sensors ungefähr -0,44% (konkav). Folglich kann, in diesem Fall, das Verhältnis r der Verstärkungsfaktoren derart bestimmt werden, dass der A/D-Wandler 61 die konvexe Nichtlinearität aufweist.
Wenn solch ein Stromsensor und der A/D-Wandler 61 kombiniert werden, kann eine Strompolarität bestimmt und die Nichtlinearität (zu konvex oder konkav) gewechselt werden. Ferner kann der A/D-Wandler 61 ebenso mit einem Sensor kombiniert werden, der ein GMR-(Giant Magneto Resistive effect oder Riesenmagnetowiderstandseffekt)-Element verwendet, das ein magnetisches Messelement mit einer höheren Widerstandsänderung als das MRE-(Magneto Resistive Effect oder Magnetowiderstandseffekt)-Element ist.
(Dritte Ausführungsform)
Nachstehend ist eine dritte Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die 15 beschrieben.
Wie in 15 gezeigt, unterscheidet sich eine Signalverhältnisänderungsschaltung 72 in einem A/D-Wandler 71 der vorliegenden Ausführungsform dahingehend von der Signalverhältnisänderungsschaltung 2 der ersten Ausführungsform, dass Widerstände R71 bis R78 anstelle der Regelwiderstände 15 bis 18 gemäß der 2 vorgesehen sind. Die Widerstände R71, R72 und die Volldifferenzverstärkerschaltung 11 sind wie folgt verschaltet. Ein Anschluss des Widerstandes R71 wird mit der Referenzspannung Vref versorgt. Der andere Anschluss des Widerstandes R71 ist mit dem invertierenden Eingangsanschluss der Volldifferenzverstärkerschaltung 11 verbunden und über den Widerstand R72 ebenso mit dem nicht-invertierenden Ausgangsanschluss der Volldifferenzverstärkerschaltung 11 verbunden. Eine Verbindung der Widerstände R73, R74 und der Volldifferenzverstärkerschaltung 12, eine Verbindung der Widerstände R75, R76 und der Volldifferenzverstärkerschaltung 13, und eine Verbindung der Widerstände R77, R78 und der Volldifferenzverstärkerschaltung 14 sind auf eine Weise gleich der Verbindung der Widerstände R71, R72 und der Volldifferenzverstärkerschaltung 11 realisiert.
In diesem Fall weisen die Widerstände R71, R75 den gleichen Widerstandswert R1 auf, weisen die Widerstände R72, R76 den gleichen Widerstandswert R2 auf, weisen die Widerstände R73, R77 den gleichen Widerstandswert R3 auf und weisen die Widerstände R74, R78 den gleichen Widerstandswert R4 auf. Folglich ist der Verstärkungsfaktor A1 der Volldifferenzverstärkerschaltungen 11, 13 ein fester Wert, der durch die Widerstandswerte R1, R2 bestimmt wird, und ist der Verstärkungsfaktor A2 der Volldifferenzverstärkerschaltungen 12, 14 ein fester Wert, der durch die Widerstandswerte R3, R4 bestimmt wird.
In dem A/D-Wandler 71 der vorliegenden Ausführungsform ist das Verhältnis r der Verstärkungsfaktoren A1, A2, d.h. die Nichtlinearität, wie vorstehend beschrieben, fix. Auch gemäß solch einer Konfiguration kann, wenn die Charakteristik bezüglich der Nichtlinearität des Sensorelements, das zu kombinieren ist, ansatzweise bekannt ist und keine große Änderung zeigt (die Nichtlinearität zeigt keine große Änderung), indem die Nichtlinearität des A/D-Wandlers 71 im Voraus in Übereinstimmung mit der Charakteristik des Sensorelements bestimmt wird, die Nichtlinearität des Sensorelements gut kompensiert werden. Ferner bringt, verglichen mit dem A/D-Wandler 1, der die Regelwiderstände 15 bis 18 verwendet, der A/D-Wandler 71, der die Widerstände R71 bis R78 verwendet, Vorteile, wie beispielsweise eine Vereinfachung der Konfiguration und eine Verringerung der Fertigungskosten, hervor.
(Vierte Ausführungsform)
Nachstehend ist eine vierte Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die 16 beschrieben.
Wie in 16 gezeigt, unterscheidet sich ein A/D-Wandler 81 der vorliegenden Ausführungsform in einer bestimmten Konfiguration des Umlaufanzahldifferenzmessabschnitts 3 von dem A/D-Wandler 1 der ersten Ausführungsform. Anstelle des ersten Zählers 42 der Systeme A, B gemäß der 2 weist der A/D-Wandler 81 Zähler 84, 85 bezüglich der ersten bzw. der zweiten Impulsumlaufschaltung 31, 32 auf und sind diese Zähler vorgesehen, um einen Aufwärtszählwert und einen Abwärtszählwert zu erhalten. Ein Latch 86 ist vorgesehen, um den Zählwert des Zählers 84 zu halten, und ein Latch 87 ist vorgesehen, um den Zählwert des Zählers 85 zu halten, wodurch die Zähler 84, 85 und die Latches 86, 87 in zwei Paaren vorgesehen sind. Die paarweise angeordneten Zähler 84, 85 werden von den Latches 86, 87 und einem Subtrahierer 88 begleitet bzw. kombiniert, um einen 8-Bit Aufwärts-/Abwärts-Zähler 89 einer zweiten Art zu bilden. Wenn die Eingabe des Rücksetzimpulses RP empfangen wird, setzen die Zähler 84, 85 die Zählwerte auf 0 zurück und führen die Zähler 84, 85 jeweils ein Aufwärtszählen anhand der Ausgangssignale der ersten Impulsumlaufschaltung 31 und der zweiten Impulsumlaufschaltung 32 aus.
Ausgangswerte der Zähler 84, 85 werden durch das Wandlungsdatenausgabeverarbeitungssignal Sa hohen Pegels in den Latches 86, 87 gehalten. Die Umlaufanzahldaten, die in den Latches 86, 87 gehalten werden, werden zu höherwertigen 8 Bit, und die Positionsdaten, die von den Latches/Codierern 37, 39 ausgegeben werden, werden zu niederwertigen 4 Bit. Der Subtrahierer 88 subtrahiert die Umlaufanzahldaten und die Positionsdaten des Systems B von den Umlaufanzahldaten und den Positionsdaten des Systems A, um die 12-Bit A/D-Wandlungsdaten DT zu erhalten. Die Latches/Codierer 37, 39 können, je nach Bedarf, vorgesehen werden.
Die Systeme C, D des A/D-Wandlers 81 gemäß der 16 weisen Konfigurationen gleich denjenigen in der 2 auf. In der 16 sind das Entscheidungsabschlusssignal (Vergleichsstartsignal) und das Entscheidungsaufhebesignal (Vergleichsabschlusssignal) zwischen dem zweiten Zähler 43 und dem Komparator 44 weggelassen.
Gemäß der vorliegenden Ausführungsform können allgemeine Aufwärtszähler 84, 85 verwendet werden. In dem A/D-Wandler 81 mit den allgemeinen Aufwärtszählern 84, 85, die in den Systemen A, B verwendet werden, wird eine Subtraktion anhand des Subtrahierers 88 gegebenenfalls nur einmal bei Abschluss der Wandlung ausgeführt. Da der A/D-Wandler 81 eine Subtraktionsverarbeitung folglich ausführen kann, nachdem die nächsten A/D-Wandlung gestartet wurde, können sehr genaue A/D-Wandlungsdaten erhalten werden, obgleich die allgemeinen Aufwärtszähler 84, 85 verwendet werden.
(Fünfte Ausführungsform)
Nachstehend ist eine fünfte Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die 17 beschrieben.
Ein A/D-Wandler 91 der vorliegenden Ausführungsform gemäß der 17 unterscheidet sich dahingehend, dass eine Signalverhältnisänderungsschaltung 92 anstelle der Signalverhältnisänderungsschaltung 2 gemäß 2 vorgesehen ist, und in einigen anderen Punkten von dem A/D-Wandler 1 der ersten Ausführungsform. In diesem Fall sind die Latches/Codierer 37, 39 nicht vorgesehen (können jedoch vorgesehen sein).
Die Signalverhältnisänderungsschaltung 92 weist Operationsverstärker 93 bis 96 und Regelwiderstände 97 bis 100 auf. Ein nicht-invertierender Eingangsanschluss des Operationsverstärkers 93 wird mit der Referenzspannung Vref versorgt. Ein invertierender Eingangsanschluss des Operationsverstärkers 93 ist mit einem gemeinsamen Anschluss c des Regelwiderstandes 97 verbunden. Ein Ausgangsanschluss des Operationsverstärkers 93 ist mit der Energieversorgungsleitung 8 verbunden und ebenso mit einem Anschluss b des Regelwiderstandes 97 verbunden. Ein Anschluss a des Regelwiderstandes 97 wird mit der analogen Eingangsspannung Vin versorgt.
Ein nicht-invertierender Eingangsanschluss des Operationsverstärkers 94 wird mit der analogen Eingangsspannung Vin versorgt. Ein invertierender Eingangsanschluss des Operationsverstärkers 94 ist mit einem gemeinsamen Anschluss c des Regelwiderstandes 98 verbunden. Ein Ausgangsanschluss des Operationsverstärkers 94 ist mit der Energieversorgungsleitung 7 und ebenso mit einem Anschluss b des Regelwiderstandes 98 verbunden. Ein Anschluss a des Regelwiderstandes 98 wird mit der Referenzspannung Vref versorgt.
Ein nicht-invertierender Eingangsanschluss des Operationsverstärkers 95 wird mit der Referenzspannung Vref versorgt. Ein invertierender Eingangsanschluss des Operationsverstärkers 95 ist mit einem gemeinsamen Anschluss c des Regelwiderstandes 99 verbunden. Ein Ausgangsanschluss des Operationsverstärkers 95 ist mit der Energieversorgungsleitung 20 verbunden und ebenso mit einem Anschluss b des Regelwiderstandes 99 verbunden. Ein Anschluss a des Regelwiderstandes 99 wird mit der Einstellspannung Vset versorgt.
Ein nicht-invertierender Eingangsanschluss des Operationsverstärkers 96 wird mit der Einstellspannung Vset versorgt. Ein invertierender Eingangsanschluss des Operationsverstärkers 96 ist mit einem gemeinsamen Anschluss c des Regelwiderstandes 100 verbunden. Ein Ausgangsanschluss des Operationsverstärkers 96 ist mit der Energieversorgungsleitung 19 verbunden und ebenso mit einem Anschluss b des Regelwiderstandes 100 verbunden. Ein Anschluss a des Regelwiderstandes 100 wird mit der Referenzspannung Vref versorgt.
Gleich den Regelwiderständen 15 bis 18 sind die Regelwiderstände 97 bis 100 derart konfiguriert, dass ein Verhältnis des Widerstandes zwischen den Anschlüssen a und c und des Widerstandes zwischen den Anschlüssen b und c änderbar ist, während der Widerstand, d.h. Widerstandswert zwischen den Anschlüssen a und b fix ist. Die Verhältnisse des Widerstandes der Regelwiderstände 97, 99 sind gleich und ändern sich gemeinsam. Auch die Verhältnisse des Widerstandes der Regelwiderstände 98, 100 sind gleich und ändern sich gemeinsam.
Gemäß der obigen Konfiguration wird der Operationsverstärker 93 als eine invertierende Verstärkungsschaltung betrieben. Der Verstärkungsfaktor A2 kann in diesem Fall durch die nachfolgende Gleichung (11) beschrieben werden. Hierin beschreibt R1 einen Widerstandswert zwischen den Anschlüssen a und c des Regelwiderstandes 97 und beschreibt R2 einen Widerstandswert zwischen den Anschlüssen b und c des Regelwiderstandes 97.
$A 2 = R 2 /R 1$
Somit kann die Ausgangsspannung des Operationsverstärkers 93 durch die nachfolgende Gleichung (12) beschrieben werden. Hierin beschreibt ΔV eine Differenzspannung, die erhalten wird, indem die Referenzspannung Vref von der analogen Eingangsspannung Vin subtrahiert wird.
$Ausgangsspannung des Operationsverst \ddot{a} rkers 93 = Vref - A 2 \cdot Δ V$
Ferner wird der Operationsverstärker 94 als eine nicht-invertierende Verstärkungsschaltung betrieben. Der Verstärkungsfaktor A1 kann in diesem Fall durch die nachfolgende Gleichung (13) beschrieben werden. Hierin beschreibt R3 einen Widerstandswert zwischen den Anschlüssen a und c des Regelwiderstandes 98 und beschreibt R4 einen Widerstandswert zwischen den Anschlüssen b und c des Regelwiderstandes 98.
$A 1 = 1 + (R 4 /R 3)$
Somit kann die Ausgangsspannung des Operationsverstärkers 94 durch die nachfolgende Gleichung (14) beschrieben werden.
$Ausgangsspannung des Operationsverst \ddot{a} rkers 94 = Vref - A 1 \cdot Δ V$
Folglich entspricht der Ausgangsanschluss des Operationsverstärkers 93 einem zweiten Ausgangsanschluss der Signalverhältnisänderungsschaltung 92 und entspricht der Ausgangsanschluss des Operationsverstärkers 94 einem ersten Ausgangsanschluss der Signalverhältnisänderungsschaltung 92. Es sollte beachtet werden, dass die Ausgangsspannungen der Operationsverstärker 95, 96 ebenso durch die obigen Gleichungen (12), (14) beschreibbar sind. In diesem Fall beschreibt ΔV eine Differenzspannung, die erhalten wird, indem die Referenzspannung Vref von der Einstellspannung Vset subtrahiert wird. Ferner entsprechen die Regelwiderstände 97, 98 in der vorliegenden Ausführungsform der Signalverhältnisabstimmvorrichtung.
Auch gemäß der vorliegenden Ausführungsform, bei der die Signalverhältnisänderungsschaltung 92 unter Verwendung der normalen Operationsverstärker 93 bis 96 konfiguriert ist, weisen die angelegten Spannungen an den jeweiligen Verzögerungseinheiten der Systeme A, B, wie vorstehend beschrieben, jeweils verschiedene Absolutwerte auf. Somit kann die Balance der Absolutwerte der angelegten Spannungen an den Systemen A, B durch das Verhältnis r der Verstärkungsfaktoren A1, A2 der Operationsverstärker 93, 94 auf beliebige Weise bestimmt werden. D.h., gleich dem A/D-Wandler 1 der ersten Ausführungsform ist der A/D-Wandler 91 dazu ausgelegt, die Nichtlinearität auf beliebige Weise zu ändern. Folglich können, auch gemäß der vorliegenden Ausführungsform, eine Funktion und ein Effekt gleich denjenigen der ersten Ausführungsform hervorgebracht werden.
(Sechste Ausführungsform)
Nachstehend ist eine sechste Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die 18 beschrieben.
Ein A/D-Wandler 111 der vorliegenden Ausführungsform gemäß der 18 unterscheidet sich dahingehend, dass die zu wandelnde Spannung eine differentielle Form aufweist, und in einigen anderen Punkten von dem A/D-Wandler 91 der fünften Ausführungsform. D.h., der A/D-Wandler 111 wandelt analoge Eingangsspannungen Vin+, Vin-(zu wandelnde Spannung) in der differentiellen Form in Übereinstimmung mit einer Differenz zur Referenzspannung Vref in einen digitalen Wert und gibt den gewandelten Wert als A/D-Wandlungsdaten DT aus. In diesem Fall sind die Latches/Codierer 37, 39 nicht vorgesehen (können jedoch vorgesehen sein).
Eine Signalverhältnisänderungsschaltung 112, die in dem A/D-Wandler 111 enthalten ist, unterscheidet sich wie folgt von der Signalverhältnisänderungsschaltung 92. Die analoge Eingangsspannung Vin+ wird an den nicht-invertierenden Eingangsanschluss des Operationsverstärkers 94 gegeben, und die analoge Eingangsspannung Vin- wird an den nicht-invertierenden Eingangsanschluss des Operationsverstärkers 93 gegeben. Ein Anschluss a von jedem der Regelwiderstände 97, 98 wird mit der Referenzspannung Vref versorgt. Gemäß solch einer Konfiguration werden beide der Operationsverstärker 93, 94 als nicht-invertierende Verstärkungsschaltungen betrieben. Da der Operationsverstärker 93 als die nicht-invertierende Verstärkungsschaltung betrieben wird, wird deren Verstärkungsfaktor A2 durch die nachfolgende Gleichung (15) beschrieben.
$A 2 = 1 + (R 2 /R 1)$
Der solch eine Konfiguration aufweisende A/D-Wandler 111 kann ebenso mit dem Drucksensor, der den Piezowiderstandseffekt ausnutzt, dem Stromsensor, der das Magnetowiderstandselement verwendet, dem Magnetsensor oder dergleichen kombiniert werden, gleich dem A/D-Wandler 61 der zweiten Ausführungsform.
(Siebte Ausführungsform)
Nachstehend ist eine siebte Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die 19 beschrieben.
Wie in 19 gezeigt, unterscheidet sich eine Signalverhältnisänderungsschaltung 122 in einem A/D-Wandler 121 der vorliegenden Ausführungsform dahingehend von der Signalverhältnisänderungsschaltung 92 der fünfte Ausführungsform, dass Widerstände R121 bis R128 anstelle der Regelwiderstände 97 bis 100 vorgesehen sind. Die Widerstände R121, R122 und der Operationsverstärker 93 sind wie folgt verschaltet. Ein Anschluss des Widerstandes R121 wird mit der analogen Eingangsspannung Vin versorgt. Der andere Anschluss des Widerstandes R121 ist mit dem invertierenden Eingangsanschluss des Operationsverstärkers 93 verbunden und über den Widerstand R122 ebenso mit dem Ausgangsanschluss des Operationsverstärkers 93 verbunden.
Die Widerstände R123, R124 und der Operationsverstärker 94 sind wie folgt verschaltet. Ein Anschluss des Widerstandes R123 wird mit der Referenzspannung Vref versorgt. Der andere Anschluss des Widerstandes R123 ist mit dem invertierenden Eingangsanschluss des Operationsverstärkers 94 verbunden und über den Widerstand R124 ebenso mit dem Ausgangsanschluss des Operationsverstärkers 94 verbunden.
Die Widerstände R125, R126 und der Operationsverstärker 95 sind wie folgt verschaltet. Ein Anschluss des Widerstandes R125 wird mit der Einstellspannung Vset versorgt. Der andere Anschluss des Widerstandes R125 ist mit dem invertierenden Eingangsanschluss des Operationsverstärkers 95 verbunden und über den Widerstand R126 ebenso mit dem Ausgangsanschluss des Operationsverstärkers 95 verbunden. Die Widerstände R127, R128 und der Operationsverstärker 96 sind mit den Widerständen R123, R124 und dem Operationsverstärker 94 verbunden.
In diesem Fall weisen die Widerstände R121, R125 den gleichen Widerstandswert R1 auf, weisen die Widerstände R122, R126 den gleichen Widerstandswert R2 auf, weisen die Widerstände R123, R127 den gleichen Widerstandswert R3 auf, und weisen die Widerstände R124, R128 den gleichen Widerstandswert R4 auf. Folglich ist der Verstärkungsfaktor A2 der Operationsverstärker 93, 95 ein fester Wert, der durch die Widerstandswerte R1, R2 bestimmt wird, und ist der Verstärkungsfaktor A1 der Operationsverstärker 94, 96 ein fester Wert, der durch die Widerstandswerte R3, R4 bestimmt wird.
In dem A/D-Wandler 121 der vorliegenden Ausführungsform ist, gleich dem A/D-Wandler 71 der dritten Ausführungsform, das Verhältnis r der Verstärkungsfaktoren A1, A2, d.h. die Nichtlinearität, wie vorstehend beschrieben, fix. Folglich können, auch gemäß der vorliegenden Ausführungsform, eine Funktion und ein Effekt gleich denjenigen der dritten Ausführungsform hervorgebracht werden.
(Achte Ausführungsform)
Nachstehend ist eine achte Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die 20 bis 23 beschrieben. Ein in der 20 gezeigter A/D-Wandler 131 unterscheidet sich hauptsächlich dahingehend von dem A/D-Wandler 61 der zweiten Ausführungsform, dass eine Volldifferenzverstärkerschaltung 11a anstelle der Volldifferenzverstärkerschaltungen 11, 12 vorgesehen ist, und dass eine Volldifferenzverstärkerschaltung 13a anstelle der Volldifferenzverstärkerschaltungen 13, 14 vorgesehen ist. Obgleich in der zweiten Ausführungsform der differentielle Eingang erfolgt, liegt in der vorliegenden Ausführungsform ein Single-End- oder einendiger Eingang vor. Ferner sind die Latches/Codierer 37, 39 nicht vorgesehen (können jedoch vorgesehen sein).
Zusätzlich zu der Konfiguration von irgendeinem der A/D-Wandler, die vorstehend und nachstehend beschrieben sind, erzeugt der in der 20 gezeigte A/D-Wandler 131 ein Halbzyklussignal Sh (Schaltsignal), das eine Periode erster Hälfte und eine Periode letzter Hälfte einer A/D-Wandlungsperiode differenziert, und gibt dieses aus. Dieses Halbzyklussignal Sh ist ein Signal, das zum Schalten eines analogen Switches in der Volldifferenzverstärkerschaltung gemäß 21 vorgesehen ist.
Der A/D-Wandler 131 empfängt eine analoge Signalspannung Vs, die von dem Sensor oder dergleichen ausgegeben wird, wandelt die analoge Signalspannung Vs als die analoge Eingangsspannung Vin in Übereinstimmung mit einer Differenz zwischen der analogen Eingangsspannung Vin (zu wandelnde Spannung) und der Referenzspannung Vref in einen digitalen Wert und gibt den digitalen Wert als die A/D-Wandlungsdaten DT aus.
Wie in 20 gezeigt, weist eine Signalverhältnisänderungsschaltung 132 die Volldifferenzverstärkerschaltungen 11a, 13a und Regelwiderstände 15a, 17a auf. Ein nicht-invertierender Eingangsanschluss der Volldifferenzverstärkerschaltung 11a wird mit der analogen Eingangsspannung Vin versorgt. Ein invertierender Eingangsanschluss der Volldifferenzverstärkerschaltung 11a ist mit einem gemeinsamen Anschluss c des Regelwiderstandes 15a verbunden. Der nicht-invertierende Ausgangsanschluss der Volldifferenzverstärkerschaltung 11a ist mit der Energieversorgungsleitung 7 verbunden und ebenso mit einem Anschluss b des Regelwiderstandes 15a verbunden. Der invertierende Ausgangsanschluss der Volldifferenzverstärkerschaltung 11a ist mit der Energieversorgungsleitung 8 verbunden. Ein Anschluss a des Regelwiderstandes 15a wird mit der Referenzspannung Vref versorgt.
Ein nicht-invertierender Eingangsanschluss der Volldifferenzverstärkerschaltung 13a wird mit der Einstellspannung Vset versorgt. Ein invertierender Eingangsanschluss der Volldifferenzverstärkerschaltung 13a ist mit einem gemeinsamen Anschluss c des Regelwiderstandes 17a verbunden. Der nicht-invertierende Ausgangsanschluss der Volldifferenzverstärkerschaltung 13a ist mit einer Energieversorgungsleitung 19 verbunden und ebenso mit einem Anschluss b des Regelwiderstandes 17a verbunden. Der invertierende Ausgangsanschluss der Volldifferenzverstärkerschaltung 13a ist mit der Energieversorgungsleitung 20 verbunden. Ein Anschluss a des Regelwiderstandes 17a wird mit der Referenzspannung Vref versorgt. Die Regelwiderstände 15a, 17a sind derart konfiguriert, dass ein Verhältnis des Widerstandes zwischen den Anschlüssen a und c und des Widerstandes zwischen den Anschlüssen b und c geändert werden kann, während ein Widerstand zwischen den Anschlüssen a und b fix ist. Die Verhältnisse des Widerstandes der Regelwiderstände 15a, 17a sind gleich und ändern sich gemeinsam. Wenn die Verhältnisse des Widerstandes der Regelwiderstände 15a, 17a gemeinsam geändert werden, entspricht dies einer gemeinsamen Änderung der Verstärkungsfaktoren der Volldifferenzverstärkerschaltung 11a und der Volldifferenzverstärkerschaltung 13a. Die Regelwiderstände 15a, 17a können aus mehreren Widerständen 21 aufgebaut sein, unter Verwendung von digitalen Regelwiderständen (digitalen Potentiometern) gemäß 3 und des analogen Multiplexers 22 gemäß 4.
21 zeigt Konfigurationen der Volldifferenzverstärkerschaltungen 11a, 13a. Die Volldifferenzverstärkerschaltungen 11a, 13a weisen jeweils eine erste Umschaltschaltung 197, einen ersten Differenzpaarschaltungsabschnitt 198, eine zweite Umschaltschaltung 199, erste Ausgangsschaltungsabschnitte 200a, 200b und eine Gleichtaktrückkopplungsschaltung 201 auf.
Umschalt-Switches 197a, 197b, 199a, 199b, die die Umschaltschaltungen 197, 199 bilden, sind wie in 23 gezeigt, aus analogen Switches 202a bis 202d aufgebaut und ermöglichen einen Durchgang eines Stroms entweder zwischen den Anschlüssen C und A oder zwischen den Anschlüssen C und B in Übereinstimmung mit dem Halbzyklussignal Sh und einem Signal, das erhalten wird, indem das Signal Sh durch einen Inverter 203 invertiert wird. Die erste Umschaltschaltung 197 tauscht zwei Verbindungsleitungen zwischen dem invertierenden Eingangsanschluss / nicht-invertierenden Eingangsanschluss der Volldifferenzverstärkerschaltung 11a oder 13a und dem invertierenden Eingangsanschluss / nicht-invertierenden Eingangsanschluss des ersten Differenzpaarschaltungsabschnitts 198. Die zweite Umschaltschaltung 199 tauscht zwei Verbindungsleitungen zwischen dem nicht-invertierenden Ausgangsanschluss / invertierenden Eingangsanschluss des ersten Differenzpaarschaltungsabschnitts 198 und den Eingangsanschlüssen der ersten Ausgangsschaltungsabschnitte 200a, 200b.
Der erste Differenzpaarschaltungsabschnitt 198 weist die Form einer gefalteten Kaskadenschaltung gemäß 22 auf und ist aus Transistoren 204 bis 215 aufgebaut. Die Transistoren 204, 205, die ein Differenzpaar bilden, und die Transistoren 206, 207, die als eine Konstantstromschaltung betrieben werden, sind zwischen einer Source des Differenzpaares und einer Vcc-Energieversorgungsleitung kaskadenförmig verschaltet. Die Transistoren 208, 209, die Transistoren 210, 211, die Transistoren 212, 213 und die Transistoren 214, 215, die jeweils paarweise angeordnet sind, sind zwischen der Vcc-Energieversorgungsleitung und der Masseleitung in Reihe geschaltet. Die Transistoren 208, 210 und die Transistoren 209, 211 sind jeweils kaskadenförmig verschaltet, um eine aktive Last 216 bezüglich des Differenzpaares zu bilden.
Die Transistoren 214, 215 bilden eine Konstantstromschaltung 217 zum Falten eines Ausgangsstroms des Differenzpaares und zum Speisen des Stromes in die aktive Last 216, und eine Gemeinsames-Gate-Leitung der aktiven Last 216 empfängt die Eingabe eines CMFB-(Common Mode FeedBack Signal)-Signals. Ferner sind die Transistoren 212, 213, die zwischen die aktive Last 216 und die Konstantstromschaltung 217 geschaltet sind, vorgesehen, um die Erzeugung eines Spiegeleffekts in den Transistoren 204, 205 zu unterdrücken. Sourcen dieser Transistoren 212, 213 (d.h. Drains der Transistoren 214, 215) sind jeweils mit Drains der Transistoren 204, 205 verbunden. Die Drains der Transistoren 210, 211 sind Ausgangsanschlüsse des ersten Differenzpaarschaltungsabschnitts 198.
Die in der 21 gezeigte Gleichtaktrückkopplungsschaltung 201 weist einen Gleichtaktspannungserfassungsabschnitt 219, einen zweiten Differenzpaarschaltungsabschnitt 220, einen zweiten Ausgangsschaltungsabschnitt 221, eine vierte Umschaltschaltung 222 und eine fünfte Umschaltschaltung 223 auf. Umschalt-Switches 222a, 222b, 223a, 223b, die die Umschaltschaltungen 222, 223 bilden, weisen die in der 23 gezeigte Konfiguration auf.
Der Gleichtaktspannungserfassungsabschnitt 219 ist aus einem Regelwiderstand 219 aufgebaut, der zwischen Ausgangsknoten der ersten Ausgangsschaltungsabschnitte 200a, 200b geschaltet ist, und empfängt die Eingabe von Ausgangsspannungen Vo+, Vo- der ersten Ausgangsschaltungsabschnitte 200a, 200b, um eine Gleichtaktspannung Vcom zu empfangen, die eine Zwischenspannung zwischen den Ausgangsspannungen Vo+, Vo- ist. Ein Anschluss a des Regelwiderstandes 219 wird mit der Ausgangsspannung Vo+ des ersten Ausgangsschaltungsabschnitts 200a versorgt. Ein Anschluss b des Regelwiderstandes 219 wird mit der Ausgangsspannung Vo- des ersten Ausgangsschaltungsabschnitts 200b versorgt.
Der Regelwiderstand 219 von jeder der Volldifferenzverstärkerschaltungen 11a, 13a ist derart konfiguriert, dass ein Verhältnis des Widerstandes zwischen den Anschlüssen a und c und des Widerstandes zwischen den Anschlüssen b und c geändert werden kann, während der Widerstand zwischen den Anschlüssen a und b fix ist. Der Regelwiderstand 219 kann aus mehreren Widerständen 21 aufgebaut sein, beispielsweise unter Verwendung digitaler Regelwiderstände (digitaler Potentiometer) gemäß 3 und des analogen Multiplexers 22 gemäß 4.
Die Verhältnisse des Widerstandes zwischen den Anschlüssen der Regelwiderstände 219 in den Volldifferenzverstärkerschaltungen 11a, 13a sind gleich und ändern sich gemeinsam. Ferner beschreibt, in den Volldifferenzverstärkerschaltungen 11a, 13a, R13 einen Widerstandswert zwischen den Anschlüssen a und c und R14 einen Widerstandswert zwischen den Anschlüssen c und b. Somit ist ein Verhältnis (R13/R14) nicht auf 1 gesetzt, d.h. R13 ≠ R14 gesetzt. Zu dieser Zeit kann die Gleichtaktspannung Vcom durch die nachfolgende Gleichung (16) beschrieben werden.
$Vcom = Vo - + R 14 / (R 13 + R 14) \times (Vo + - Vo -)$
Der zweite Differenzpaarschaltungsabschnitt 220 weist die Form der gefalteten Kaskadenschaltung ähnlich dem ersten Differenzpaarschaltungsabschnitt 198 auf und ist aus Transistoren 224 bis 235 aufgebaut. Die Transistoren 224, 225 bilden ein Differenzpaar, und die Transistoren 226, 227 bilden eine Konstantstromschaltung. Die Transistoren 232, 234 und die Transistoren 233, 235 bilden eine aktive Last 236 bezüglich des Differenzpaares. Die Transistoren 228, 229 bilden eine Konstantstromschaltung 237.
Der zweite Ausgangsschaltungsabschnitt 221 ist aus Transistoren 238 bis 241 aufgebaut, die zwischen der Vcc-Energieversorgungsleitung und der Masseleitung in Reihe geschaltet sind. Zwei Ausgangsanschlüsse des zweiten Differenzpaarschaltungsabschnitts 220 sind über einen Umschalt-Switch 223b mit einem Gate des Transistors 241 verbunden und über den Umschalt-Switch 223b und einen Kondensator 242 zur Phasenkompensierung ebenso mit Drains der Transistoren 239, 240 verbunden. Eine Ausgangsspannung des zweiten Differenzpaarschaltungsabschnitts 220, die durch den Umschalt-Switch 223b gewählt wird, ist das obige Gleichtaktrückkopplungssignal CMFB.
Die vierte Umschaltschaltung 222 tauscht Eingangsleitungen der Referenzspannung Vref und der Gleichtaktspannung Vcom im zweiten Differenzpaarschaltungsabschnitt 220. Der Umschalt-Switch 223b in der fünften Umschaltschaltung 223 wählt einen der Ausgangsanschlüsse des zweiten Differenzpaarschaltungsabschnitts 220 und verbindet den gewählten Ausgangsanschluss mit dem zweiten Ausgangsschaltungsabschnitt 221. Indessen wählt der Umschalt-Switch 223a den anderen Ausgangsanschluss, der nicht durch den Umschalt-Switch 223b gewählt wird, und verbindet den anderen Ausgangsanschluss mit Gates der Transistoren 234, 235. Es sollte beachtet werden, dass vier Vorspannungen 1 bis 4, die in der Volldifferenzverstärkerschaltung verwendet werden, von einer Vorspannungserzeugungsschaltung 248 erzeugt werden, die, wie in 24 gezeigt, aus Transistoren 243 bis 246 und einem Widerstand 247 aufgebaut ist.
Nachstehend ist eine Funktion der obigen Konfiguration beschrieben. Die Schaltung der vorliegenden Ausführungsform ist dadurch gekennzeichnet, dass die zwei Ausgangsanschlüsse (nicht-invertierender Ausgangsanschluss, invertierender Ausgangsanschluss) von jeder der Volldifferenzverstärkerschaltungen 11a, 13a effektiv verwendet werden, während ein Offset kompensiert wird. Die Volldifferenzverstärkerschaltungen 11a, 13a wenden eine Gleichtaktrückkopplung an, die eine negative Rückkopplung ist, derart, dass die Gleichtaktspannung Vcom (d.h. eine geteilte Spannung der Ausgangsspannungen Vo+, Vo-) gleich der Referenzspannung Vref ist. In diesem Fall sind, wenn das Halbzyklussignal Sh den H-Pegel aufweist, die analogen Switches 202a, 202b, die in der 23 gezeigt sind, EIN, während die analogen Switches 202c, 202d AUS sind. Wenn das Halbzyklussignal Sh den L-Pegel aufweist, sind die analogen Switches 202a, 202b AUS, während die analogen Switches 202c, 202d EIN sind. D.h., wenn der Pegel des Halbzyklussignals Sh invertiert wird, sind die Verbindungsformen zwischen den Anschlüssen in den Umschaltschaltungen 197, 199, 222, 223 umgekehrt, so dass die Richtung (positiv/negativ) einer Offset-Spannung ΔV umgekehrt wird. Da der A/D-Wandler 131 die A/D-Wandlungsdaten bezüglich des Mittelwertes der analogen Eingangsspannung Vin und des Mittelwertes der Einstellspannung Vset während der A/D-Wandlungsperiode erhalten hat, können sehr genaue A/D-Wandlungsdaten erhalten werden, wobei die Offset-Spannung des Operationsverstärkers aufgehoben wird, indem die Richtung der Offset-Spannung durch die Umschaltschaltungen 197, 199, 222, 223 invertiert wird.
Ferner wird, wie in 21 gezeigt, der A/D-Wandler 131 derart betrieben, dass die Gleichtaktspannung Vcom mit der Referenzspannung Vref übereinstimmt, so dass gilt: Vref = Vcom. Eine Definition ist in den nachfolgenden Gleichungen (17) und (18) gegeben, in denen Vo+ eine Ausgangsspannung eines ersten Ausgangsanschlusses (+) von jeder der Volldifferenzverstärkerschaltungen 11a, 13a beschreibt, Vo- eine Ausgangsspannung eines zweiten Ausgangsanschlusses (-) von jeder der Volldifferenzverstärkerschaltungen 11a, 13a beschreibt, und eine dritte Differenzspannung ΔVo+ und eine vierte Differenzspannung ΔVo- jeweils Differenzspannungen dieser Ausgangsspannungen Vo+, Vo- und der Referenzspannung Vref beschreiben. Gleichungssysteme werden unter Berücksichtigung der Verhältnisse von diesen und Gleichung (16) gelöst, um einen Ausdruck gemäß Gleichung (19) zu ermöglichen.
$Vo + = Vref + Δ Vo +$
$Vo - = Vref - Δ Vo -$
$(Δ Vo - / Δ Vo +) = (R 14 /R 13)$
Die dritte Differenzspannung ΔVo+ in der Gleichung (17) entspricht der ersten Differenzspannung, die beispielsweise in der ersten Ausführungsform beschrieben ist, und die vierte Differenzspannung ΔVo- in der Gleichung (18) entspricht der zweiten Differenzspannung, die in der ersten Ausführungsform beschrieben ist. Folglich gilt die nächste Gleichung in der ersten Ausführungsform.
$(Δ Vo - / Δ Vo +) = (A 2 \cdot Δ V) / (A 1 \cdot Δ V) = (A 2 /A 1) = r$
Auf diese Weise wird herausgefunden, dass die Gleichung (19) eine Gleichung ist, die erhalten wird, indem (A2/A1) in der Gleichung (20) durch (R14/R13) ersetzt wird. Ferner ist (A2/A1) in der Gleichung (20) gleichbedeutend mit dem Verhältnis r der Verstärkungsfaktoren in der Gleichung (5). Dementsprechend gilt die nachfolgende Gleichung (21) und können die Verhältnisse in den 9A bis 9C und 10 angewandt werden.
$(R 14 /R 13) = r$
D.h., in der vorliegenden Ausführungsform kann beispielsweise ein funktionaler Effekt ähnlich demjenigen in der ersten Ausführungsform erhalten werden. Folglich kann, in der Signalverhältnisänderungsschaltung 132, die Schaltung zur Ausgabe einer Spannung an das System A und an das System B aus der Volldifferenzverstärkerschaltung 11a und dem Widerstand 15a aufgebaut werden, und, in gleicher Weise, die Schaltung zur Ausgabe einer Spannung an das System C und an das System D aus der Volldifferenzverstärkerschaltung 13a und dem Widerstand 17a aufgebaut werden.
In der Konfiguration der vorliegenden Ausführungsform können die zwei Ausgangsanschlüsse (nicht-invertierender Ausgangsanschluss, invertierender Ausgangsanschluss) von jeder der Volldifferenzverstärkerschaltungen 11a, 13a effektiv verwendet werden, während ein Effekt ähnlich demjenigen in der ersten Ausführungsform ausgeübt wird, wodurch ein Schaltungskonfigurationsbereich so weit wie möglich verringert wird.
(Weitere Ausführungsformen)
Die vorliegende Erfindung ist nicht auf die vorstehend beschriebenen und in den Zeichnungen gezeigten Ausführungsformen beschränkt, sondern kann wie folgt modifiziert oder erweitert werden.
Obgleich die Konfigurationen der Vielzahl von Signalverhältnisänderungsschaltungen in den obigen Ausführungsformen beschrieben sind, ist die vorliegende Erfindung nicht hierauf beschränkt. Wenn die Signalverhältnisänderungsschaltung dazu ausgelegt ist, das Verhältnis der Absolutwerte der ersten Differenzspannung und der zweiten Differenzspannung auf einen Wert verschieden von „1“ zu setzen, kann ein Effekt ähnlich dem obigen erzielt werden.
Obgleich die obige Impulsumlaufschaltung (Ringverzögerungsleitung) konfiguriert worden ist, indem das NAND-Gatter und eine ungerade Anzahl von Invertern in einer Reihe angeordnet werden, um eine zuverlässige Oszillation zu gewährleisten, kann die Impulsumlaufschaltung unter Verwendung einer geraden Anzahl von Invertern, die einen zuverlässigen Schwingungsbetrieb erzielt haben (diejenigen, die in der JP 2010 - 148005 A usw. beschrieben sind), oder dergleichen aufgebaut werden. Wenn eine gerade Anzahl von Invertern verwendet wird, weisen die Impulsumlaufposition und die codierten Daten eine Eins-zu-eins-Beziehung auf, wodurch eine Linearität in den niederwertigen Bits verbessert werden kann. Ferner kann, obgleich die Erfassung der Impulsumlaufposition und dergleichen anhand eines Ausgangs von allen der Inverter erfolgt, eine verringerte Anzahl von Invertern, wie beispielsweise jeder zweite Inverter, verwendet werden.
Obgleich die Beispiele der Aufwärts-/Abwärts-Zähler und des Überlappungserfassungsabschnitts in der 5 aufgezeigt sind, ist der Schaltungsaufbau nicht auf denjenigen der 5 beschränkt. Obgleich der Impulserzeugungsabschnitt 48 in der Konfiguration der 5 vorgesehen ist, kann der Impulserzeugungsabschnitt 48 nicht vorgesehen sein. Wenn der Impulserzeugungsabschnitt 48 nicht vorgesehen ist, entspricht dies einem Austausch der Impulssignale SB' und SA' in der 6 mit den Impulssignalen SB bzw. SA. D.h., es entspricht dem Fall, dass die Zyklen der Impulssignale SB' und SA' verdoppelt werden, so dass solch eine Konfiguration eingesetzt werden kann, wenn genügend A/D-Wandlungszeit verfügbar ist.
Obgleich die Inverter an verschiedenen Orten zur Erzeugung einer Verzögerungszeit in den obigen Ausführungsformen verwendet werden, kann solch eine Verwendung in Übereinstimmung mit einer erforderlichen Verzögerungszeit geändert werden, indem die Aufmerksamkeit darauf gerichtet wird, ob eine ungerade oder gerade Anzahl von aufeinander folgenden Invertern gegeben ist. Ferner kann, als das Verzögerungselement zur Erzeugung einer Verzögerungszeit, ein Kondensator verschieden von einem Inverter, eine Verdrahtung in einem Chip oder eine parasitäre Kapazität des Elements verwendet werden.
In der Ausführungsform der vorliegenden Anmeldung ist, indem alle Bits 0 als ein vorgegebener Wert des Aufwärts-/Abwärts-Zählers der ersten Art, wie beispielsweise der erste Zähler 42 gemäß 1 und dergleichen, festgelegt wird, der A/D-Wandlungswert in der Referenzspannung Vref auf alle Bits 0 gesetzt worden. Demgegenüber kann, wenn ein beliebiger Wert vorgegeben wird, dieser zu dem A/D-Wandlungswert addiert werden. Bei einer Anwendung auf den Sensor oder dergleichen kann er für eine Offset-Korrektur verwendet werden.
Ferner können in jeder der Ausführungsformen, in denen die Latches/Codierer 37, 39 vorgesehen sind (erste und zweite Umlaufpositionserfassungsschaltung 5, 6), die Latches/Codierer 37, 39 weggelassen werden.
Ferner können in jeder der Ausführungsformen, mit Ausnahme der vierten Ausführungsform, die Zählers 84, 85 anstelle des ersten Zählers 42 vorgesehen werden, so wie es in der vierten Ausführungsform gezeigt ist.
Obgleich der Komparator 44 erfasst hat, dass der Ausgangswert des zweiten Zählers 43 alle Bits 0 erreicht hat, kann der Komparator 44 erfassen, dass der Ausgangswert alle Bits 1 erreicht hat. In diesem Fall erfolgt die Konfiguration derart, dass eine Differenz zwischen dem Wert von alle Bits 1 und dem vorgeschriebenen Wert Y als ein höherwertiger vorgegebener Wert an den zweiten Zähler 43 vorgegeben wird und das Wandlungsdatenausgabeverarbeitungssignal Sa ausgegeben wird, wenn ein Differenzwert, der von dem zweiten Zähler 43 ausgegeben wird, alle Bits 1 erreicht.
Die Bypasskondensatoren Cp können, je nach Bedarf, vorgesehen sein.
Die Konfiguration zur Kompensierung des Temperaturverhaltens (zum Ausführen einer Temperaturkompensation), die hauptsächlich aus der dritten und der vierten Impulsumlaufschaltung 33, 34, dem zweiten Zähler 43 und dergleichen aufgebaut ist, muss nicht zwangsläufig vorgesehen sein. Selbiges gilt für eine Vielzahl von Vorrichtungen zur Ausführung der Temperaturkompensation. In diesem Fall kann die Wandlungssteuerschaltung 4 dazu ausgelegt sein, das Wandlungsdatenausgabeverarbeitungssignal Sa an einem beliebigen Zeitpunkt auszugeben.
Obgleich der Drucksensor, der Stromsensor und der Magnetsensor in der Anwendung auf das Sensorprodukt offenbart sind, ist ersichtlich, dass eine Anwendung auf andere Sensoren, wie beispielsweise einen Temperatursensor, möglich ist.
Ferner ist es möglich, die vorliegende Erfindung nicht in dem Sensor zu befestigen, sondern als eine periphere Schaltung einer digitalen Signalverarbeitungsvorrichtung, wie beispielsweise ein Mikroprozessor (Mikrocontroller) oder ein DSP (digitaler Signalprozessor).
Die vorliegende Erfindung beinhaltet die die folgenden Aspekte.
Gemäß einem ersten Aspekt der vorliegenden Erfindung wird ein A/D-Wandler zur Ausgabe von A/D-Wandlungsdaten in Übereinstimmung mit einer Differenz zwischen einer analogen Eingangsspannung und einer Referenzspannung bereitgestellt, wobei der A/D-Wandler aufweist: eine erste Impulsumlaufschaltung und eine zweite Impulsumlaufschaltung, die jeweils aus mehreren Verzögerungseinheiten zur Verzögerung eines Eingangssignals mit einer Verzögerungszeit, die in Übereinstimmung mit einer Energieversorgungsspannung bestimmt wird, und zur Ausgabe eines verzögerten Eingangssignals aufgebaut sind, und die jeweils ein Impulssignal durch die Verzögerungseinheiten zirkulieren lassen, wobei die Verzögerungseinheiten ringförmig verschaltet sind; einen Umlaufanzahldifferenzmessabschnitt, der die Anzahl von Umläufen des Impulssignals durch die erste Impulsumlaufschaltung und die Anzahl von Umläufen des Impulssignals durch die zweite Impulsumlaufschaltung zählt und einen Differenzwert zwischen den gezählten Anzahlen ausgibt; eine Wandlungssteuerschaltung, die ein Wandlungsdatenausgabeverarbeitungssignal zur Bestimmung eines Zeitpunkts zum Abschließen einer A/D-Wandlung ausgibt und die den Differenzwert, der von dem Umlaufanzahldifferenzmessabschnitt ausgegeben wird, als A/D-Wandlungsdaten bezüglich der analogen Eingangsspannung ausgibt; und eine Signalverhältnisänderungsschaltung, die eine Spannung, die erhalten wird, indem die Referenzspannung von der analogen Eingangsspannung subtrahiert wird, als eine Differenzspannung bestimmt; an einem ersten Ausgangsanschluss eine Spannung ausgibt, die berechnet wird, indem die Referenzspannung und eine erste Differenzspannung, die erhalten wird, indem die Differenzspannung mit einem ersten Proportionalitätsbeiwert multipliziert wird, addiert werden; und an einem zweiten Ausgangsanschluss eine Spannung ausgibt, die berechnet wird, indem von der Referenzspannung eine zweite Differenzspannung subtrahiert wird, die erhalten wird, indem die Differenzspannung mit einem zweiten Proportionalitätsbeiwert multipliziert wird, der das gleiche Vorzeichen wie der erste Proportionalitätsbeiwert aufweist. Wenigstens entweder der erste Proportionalitätsbeiwert oder der zweite Proportionalitätsbeiwert ist variable. Jede Verzögerungseinheit der ersten Impulsumlaufschaltung empfängt eine Energieversorgungsspannung, die von dem ersten Ausgangsanschluss der Signalverhältnisänderungsschaltung und einer Masseleitung bereitgestellt wird. Jede Verzögerungseinheit der zweiten Impulsumlaufschaltung empfängt eine Energieversorgungsspannung, die von dem zweiten Ausgangsanschluss der Signalverhältnisänderungsschaltung und der Masseleitung bereitgestellt wird.
Der obige A/D-Wandler ist, wie vorstehend beschrieben, in einer Weise ähnlich der obigen Konfiguration aus dem Stand der Technik aufgebaut, was den Abschnitt mit Ausnahme der Signalverhältnisänderungsschaltung betrifft. Folglich kann ein Effekt nahezu gleich demjenigen der herkömmlichen Konfiguration, d.h. der Effekt der Kompensation der Nichtlinearität des TAD, hervorgebracht werden. In diesem Fall weisen jedoch, da die Signalverhältnisänderungsschaltung vorgesehen ist, die angelegten Spannungen an den Verzögerungseinheiten der ersten und der zweiten Impulsumlaufschaltung wechselseitig invertierte zunehmende/abnehmende Polaritäten und unterschiedliche Absolutwerte auf. Aus diesem Grund wird, in der Konfiguration der vorliegenden Einrichtung, nur ein Teil der Nichtlinearität des TAD kompensiert.
Die Balance der Absolutwerte der angelegten Spannungen an den Verzögerungseinheiten der ersten und der zweiten Impulsumlaufschaltung ist durch zwei Proportionalitätsbeiwerte in der Signalverhältnisänderungsschaltung, d.h. einen ersten Proportionalitätsbeiwert und einen zweiten Proportionalitätsbeiwert, beliebig einstellbar. D.h., die vorliegende Einrichtung ist derart konfiguriert, dass sie die Nichtlinearität des TAD auf beliebige Weise ändern kann.
Gemäß solch einer Konfiguration kann, wenn ein Sensor oder dergleichen, der eine analoge Eingangsspannung ausgibt, die Nichtlinearität aufweist, dadurch, dass die Nichtlinearität des TAD auf einen Wert mit einer positiven/negativen Polarität gesetzt wird, die zu derjenigen der Nichtlinearität des Sensors invertiert ist, die Nichtlinearität des Sensors kompensiert werden. Folglich ist es, gemäß der vorliegenden Einrichtung bzw. gemäß dem vorliegenden Mittel, auch wenn der Sensor oder dergleichen, der eine analoge Eingangsspannung ausgibt, die Nichtlinearität aufweist, nicht erforderlich, eine digitale Operation zum Korrigieren der Nichtlinearität, die in den A/D-Wandlungsdaten enthalten ist, auszuführen. Dies führt dazu, dass eine hohe Ansprechempfindlichkeit gleich der Sensorvorrichtung erzielt werden kann.
Gemäß der obigen Konfiguration kann, wenn ein Absolutwert der ersten Differenzspannung auf einen Wert kleiner als ein Absolutwert der zweiten Differenzspannung gesetzt wird, d.h. wenn der erste Proportionalitätsbeiwert auf einen Wert kleiner als der zweite Proportionalitätsbeiwert gesetzt wird, die konkave Nichtlinearität erzielt werden.
Ferner kann, gemäß der obigen Konfiguration, wenn ein Absolutwert der ersten Differenzspannung auf einen Wert größer als ein Absolutwert der zweiten Differenzspannung gesetzt wird, d.h. wenn der erste Proportionalitätsbeiwert auf einen Wert größer als der zweite Proportionalitätsbeiwert gesetzt wird, die konvexe Nichtlinearität erzielt werden.
Alternativ kann die analoge Eingangsspannung von einem Sensor mit einer konvexen nichtlinearen Charakteristik in einem Bereich, in dem eine Spannung des ersten Ausgangsanschlusses über der Referenzspannung liegt, ausgegeben werden. Ein Absolutwert der ersten Differenzspannung wird derart bestimmt, dass er kleiner als ein Absolutwert der zweiten Differenzspannung ist. Wenn der Absolutwert der ersten Differenzspannung auf einen Wert kleiner als der Absolutwert der zweiten Differenzspannung gesetzt wird, d.h. wenn der erste Proportionalitätsbeiwert auf einen Wert kleiner als der zweite Proportionalitätsbeiwert gesetzt wird, kann die konkave Nichtlinearität erzielt werden. Auf diese Weise kann die Nichtlinearität des Sensors auf eine gute Weise kompensiert werden.
Alternativ kann die analoge Eingangsspannung von einem Sensor mit einer konkaven nichtlinearen Charakteristik in einem Bereich, in dem eine Spannung des ersten Ausgangsanschlusses über der Referenzspannung liegt, ausgegeben werden. Ein Absolutwert der ersten Differenzspannung wird derart bestimmt, dass er größer als ein Absolutwert der zweiten Differenzspannung ist. Gemäß der obigen Konfiguration kann, wenn der Absolutwert der ersten Differenzspannung auf einen Wert größer als der Absolutwert der zweiten Differenzspannung gesetzt wird, d.h. wenn der erste Proportionalitätsbeiwert auf einen Wert größer als der zweite Proportionalitätsbeiwert gesetzt wird, kann die konvexe Nichtlinearität erzielt werden. Auf diese Weise kann die Nichtlinearität des Sensors auf eine gute Weise kompensiert werden.
Alternativ kann die Signalverhältnisänderungsschaltung aufweisen: eine erste Verstärkungsschaltung, die den ersten Ausgangsanschluss aufweist und an dem ersten Ausgangsanschluss die Spannung ausgibt, die berechnet wird, indem die Referenzspannung und die erste Differenzspannung, die erhalten wird, indem die Differenzspannung mit dem ersten Proportionalitätsbeiwert multipliziert wird, addiert werden; und eine zweite Verstärkungsschaltung, die den zweiten Ausgangsanschluss aufweist und an dem zweiten Ausgangsanschluss die Spannung ausgibt, die berechnet wird, indem von der Referenzspannung die zweite Differenzspannung subtrahiert wird, die erhalten wird, indem die Differenzspannung mit dem zweiten Proportionalitätsbeiwert multipliziert wird, der das gleiche Vorzeichen wie der erste Proportionalitätsbeiwert aufweist. In diesem Fall können der erste Proportionalitätsbeiwert bzw. Proportionalitätskoeffizient und der zweite Proportionalitätsbeiwert bzw. Proportionalitätskoeffizient auf einfache Weise geändert werden.
Alternativ kann die Signalverhältnisänderungsschaltung (132) eine Volldifferenzverstärkerschaltung aufweisen, die den ersten Ausgangsanschluss und den zweiten Ausgangsanschluss aufweist und an dem ersten Ausgangsanschluss und an dem zweiten Ausgangsanschluss jeweils eine Spannung ausgibt, die eine Bedingung dahingehend erfüllt, dass ein Verhältnis zwischen einer dritten Differenzspannung und einer vierten Differenzspannung gleich einem Verhältnis zwischen dem ersten Proportionalitätsbeiwert und dem zweiten Proportionalitätsbeiwert ist. Eine Differenz zwischen einer Ausgangsspannung des ersten Ausgangsanschlusses und der Referenzspannung ist als die dritte Differenzspannung definiert ist. Eine Differenz zwischen einer Ausgangsspannung des zweiten Ausgangsanschlusses und der Referenzspannung als die vierte Differenzspannung definiert. In diesem Fall kann der Schaltungskonfigurationsbereich so weit wie möglich verringert werden.
Alternativ kann die Signalverhältnisänderungsschaltung eine Signalverhältnisabstimmeinrichtung aufweisen, die den ersten Proportionalitätsbeiwert und den zweiten Proportionalitätsbeiwert abstimmt. Hierin kann für den Fall, dass ein Sensorprodukt aus einer Kombination des A/D-Wandlers und eines Sensorelements aufgebaut ist, auch wenn eine Änderung in der Nichtlinearität des Sensorelements vorliegt, die Nichtlinearität in Übereinstimmung mit der Änderung kompensiert werden. Ferner kann, in diesem Fall, die Nichtlinearität geändert werden, auch nachdem der A/D-Wandler mit dem Sensorelement kombiniert wurde. Folglich kann, auch wenn die Charakteristik bezüglich der Nichtlinearität des Sensorelements, das zu kombinieren ist, unklar ist, oder auch wenn eine Vielzahl von Arten von Sensorelementen kombinierbar ist, die Nichtlinearität des kombinieren Sensorelements zuverlässig kompensiert werden.
Alternativ kann der A/D-Wandler ferner aufweisen: eine erste Umlaufpositionserfassungsschaltung und eine zweite Umlaufpositionserfassungsschaltung, die jeweils Impulspositionen in der ersten Impulsumlaufschaltung und in der zweiten Impulsumlaufschaltung erfassen, wenn die Wandlungssteuerschaltung das Wandlungsdatenausgabeverarbeitungssignal ausgibt. Wenn die Wandlungssteuerschaltung das Wandlungsdatenausgabeverarbeitungssignal ausgibt, verknüpft die Wandlungssteuerschaltung eine Differenz zwischen einer Impulsposition in der ersten Impulsumlaufschaltung und einer Impulsposition in der zweiten Impulsumlaufschaltung mit einer vorbestimmten Anzahl an Bits, bestimmt die Wandlungssteuerschaltung die erhaltenen Daten als niederwertige Daten der A/D-Wandlungsdaten, und legt die Wandlungssteuerschaltung eine Summe eines vom Umlaufanzahldifferenzmessabschnitt ausgegebenen Differenzwertes und eines Carrys, d.h. positiven Übertrags, von den niederwertigen Daten oder eine Summe des Differenzwertes und eines Borrows, d.h. negativen Übertrags, von den niederwertigen Daten als höherwertige Daten der A/D-Wandlungsdaten fest. Das Carry beschreibt einen positiven Wert. Das Borrow beschreibt einen negativen Wert ist. In diesem Fall kann die Auflösung der A/D-Wandlungsdaten verbessert werden.
Alternativ kann der Umlaufanzahldifferenzmessabschnitt ein Aufwärtszählen und ein Abwärtszählen ausführen, jedes Mal, wenn die Impulssignale von den Verzögerungseinheiten ausgegeben werden, die jeweils an einer gleichen Position in der ersten Impulsumlaufschaltung und in der zweiten Impulsumlaufschaltung angeordnet sind. In diesem Fall kann der Differenzwert der Anzahlen an Umläufen unter Verwendung des Aufwärts-/Abwärts-Zählers in dem Umlaufanzahldifferenzmessabschnitt erhalten werden.
Alternativ kann der Umlaufanzahldifferenzmessabschnitt einen Aufwärts-/Abwärtszähler ersten Typs oder einen Aufwärts-/Abwärtszähler zweiten Typs aufweisen. Der Aufwärts-/Abwärtszähler ersten Typs: weist einen Zählstoppanschluss, einen Aufwärtszähleingangsanschluss und einen Abwärtszähleingangsanschluss auf; führt ein Aufwärtszählen oder Abwärtszählen in Übereinstimmung damit aus, ob an dem Aufwärtszähleingangsanschluss oder dem Abwärtszähleingangsanschluss ein Impulssignal eingegeben wird; und stoppt einen Zählbetrieb in Übereinstimmung damit, dass das Wandlungsdatenausgabeverarbeitungssignal an dem Zählstoppanschluss eingegeben wird. Der Aufwärts-/Abwärtszähler zweiten Typs: weist zwei Sätze aus einem Zähler zur Gewinnung eines Aufwärtszählwertes und eines Abwärtszählwertes und einem Latch zum Halten eines Zählwertes in Übereinstimmung mit dem Wandlungsdatenausgabeverarbeitungssignal, das eingegeben wird, auf; und gibt eine Differenz zwischen den Zählwerten, die in den zwei Latches gehalten werden, aus. In diesem Fall ist, wenn der Aufwärts-/Abwärts-Zähler der ersten Art eingesetzt wird, die Operationsschaltung nicht erforderlich. Wenn der Aufwärts-/Abwärts-Zähler der zweiten Art eingesetzt wird, kann ein allgemeiner Zähler verwendet werden.
Alternativ kann der Aufwärts-/Abwärtszähler ersten Typs ferner weisen: einen Eingangsabschnitt, der ein Zählsignal und ein Modussignal zum Lenken eines Aufwärtszählens und eines Abwärtszählens in Übereinstimmung mit einem eingegebenen Impulssignal erzeugt; und einen Zählerabschnitt, der ein Aufwärtszählen oder ein Abwärtszählen in Übereinstimmung mit dem Zählsignal und dem Modussignal ausführt. Der Eingangsabschnitt weist einen Überlappungserfassungsabschnitt und einen Zählsignalausgabeabschnitt auf. Der Überlappungserfassungsabschnitt: überwacht ein Auftreten oder Nicht-Auftreten eines Überlappungszustands, in dem Impulssignals gleichzeitig an den Aufwärtszähleingangsanschluss und den Abwärtszähleingangsanschluss gegeben werden; gibt ein Überlappungserfassungssignal aus, wenn das Auftreten des Überlappungszustands erfasst wird; und stoppt die Ausgabe des Überlappungserfassungssignals stoppt, wenigstens nachdem eine Verzögerungszeit zwischen einer Eingabe und einer Ausgabe in dem Zählsignalausgabeabschnitt nach Beendigung von überlagerten bzw. sich überlappenden zwei Impulssignalen verstrichen ist. Der Zählsignalausgabeabschnitt gibt ein Zählsignal an den Zählerabschnitt aus, und zwar in Übereinstimmung mit dem Abschluss des Impulssignals, das an den Aufwärtszähleingangsanschluss oder den Abwärtszähleingangsanschluss gegeben wird, wenn das Überlappungserfassungssignal von dem Überlappungserfassungsabschnitt nicht eingegeben wird. Der Zählsignalausgabeabschnitt gibt das Zählsignal nicht an den Zählerabschnitt aus, wenn das Überlappungserfassungssignal eingegebenen wird. Für gewöhnlich erfolgt, im Zählerbetrieb, eine Änderung von dem LSB (Least Significant Bit oder niedrigstwertiges Bit) und wird anschließend Carry- bzw. Carry-Übertragsinformation oder Borrow- bzw. Borrow-Übertragsinformation der Reihe nach übertragen. D.h., während des Zählbetriebs wird eine Übertragungsverzögerung im Zähler erzeugt. Wie bei der Verwendung des Aufwärts-/Abwärts-Zählers des vorliegenden Anspruchs wird, wenn das Aufwärtszählsignal und das Abwärtszählsignal abwechselnd in einer asynchronen Weise eingegeben werden, der nächste Zählbetrieb gestartet, bevor der letzte Zählbetrieb abgeschlossen ist, was einen fehlerhaften Betrieb zur Folge haben kann. Folglich ist der koordinierte Betrieb des Überlappungserfassungsabschnitts und des Zählsignalausgabeabschnitts gemäß obiger Beschreibung erforderlich. Wenn sich die Impulssignale, die von der ersten und der zweiten Impulsumlaufschaltung ausgegeben werden, überlappen, bleibt der Differenzwert der Anzahlen an Umläufen in dem Aufwärts-/Abwärts-Zähler somit unverändert. Wenn die Konfiguration der vorliegenden Einrichtung vorgesehen ist, wird das Zählsignal an den Zählerabschnitt gestoppt, wenn der Überlappungszustand erfasst wird. Folglich kann der Zählwert unverändert gehalten werden, ohne das praktisch ein Aufwärtszählen oder Abwärtszählen erfolgt, so dass das Auftreten eines fehlerhaften Zählens verhindert wird.

Claims

A/D-Wandler (1, 61, 71, 81, 91, 111, 121, 131) zur Ausgabe von A/D-Wandlungsdaten (DT) in Übereinstimmung mit einer Differenz zwischen einer analogen Eingangsspannung und einer Referenzspannung, wobei der A/D-Wandler aufweist: - eine erste Impulsumlaufschaltung (31) und eine zweite Impulsumlaufschaltung (32), die jeweils aus mehreren Verzögerungseinheiten zur Verzögerung eines Eingangssignals mit einer Verzögerungszeit, die in Übereinstimmung mit einer Energieversorgungsspannung bestimmt wird, und zur Ausgabe eines verzögerten Eingangssignals aufgebaut sind, und die jeweils ein Impulssignal durch die Verzögerungseinheiten zirkulieren lassen, wobei die Verzögerungseinheiten in einer Ringform miteinander verbunden sind; - einen Umlaufanzahldifferenzmessabschnitt (3), der die Anzahl von Umläufen des Impulssignals durch die erste Impulsumlaufschaltung (31) und die Anzahl von Umläufen des Impulssignals durch die zweite Impulsumlaufschaltung (32) zählt und einen Differenzwert zwischen den gezählten Anzahlen ausgibt; - eine Wandlungssteuerschaltung (4), die ein Wandlungsdatenausgabeverarbeitungssignal zur Bestimmung eines Zeitpunkts zum Abschließen einer A/D-Wandlung ausgibt und die den Differenzwert, der von dem Umlaufanzahldifferenzmessabschnitt (3) ausgegeben wird, als A/D-Wandlungsdaten (DT) bezüglich der analogen Eingangsspannung ausgibt; und - eine Signalverhältnisänderungsschaltung (2, 62, 72, 92, 112, 122, 132), die: - eine Spannung, die erhalten wird, indem die Referenzspannung von der analogen Eingangsspannung subtrahiert wird, als eine Differenzspannung bestimmt; - an einem ersten Ausgangsanschluss eine Spannung ausgibt, die berechnet wird, indem die Referenzspannung und eine erste Differenzspannung, die erhalten wird, indem die Differenzspannung mit einem ersten Proportionalitätsbeiwert multipliziert wird, addiert werden; und - an einem zweiten Ausgangsanschluss eine Spannung ausgibt, die berechnet wird, indem von der Referenzspannung eine zweite Differenzspannung subtrahiert wird, die erhalten wird, indem die Differenzspannung mit einem zweiten Proportionalitätsbeiwert multipliziert wird, der das gleiche Vorzeichen wie der erste Proportionalitätsbeiwert aufweist, wobei - wenigstens entweder der erste Proportionalitätsbeiwert oder der zweite Proportionalitätsbeiwert variable ist, - jede Verzögerungseinheit der ersten Impulsumlaufschaltung (31) eine Energieversorgungsspannung empfängt, die von dem ersten Ausgangsanschluss der Signalverhältnisänderungsschaltung (2, 62, 72, 92, 112, 122, 132) und einer Masseleitung bereitgestellt wird, und - jede Verzögerungseinheit der zweiten Impulsumlaufschaltung (32) eine Energieversorgungsspannung empfängt, die von dem zweiten Ausgangsanschluss der Signalverhältnisänderungsschaltung (2, 62, 72, 92, 112, 122, 132) und der Masseleitung bereitgestellt wird.
A/D-Wandler nach Anspruch 1, wobei - die analoge Eingangsspannung von einem Sensor (63, 65) mit einer konvexen nichtlinearen Charakteristik in einem Bereich, in dem eine Spannung des ersten Ausgangsanschlusses über der Referenzspannung liegt, ausgegeben wird; und - ein Absolutwert der ersten Differenzspannung derart eingestellt wird, dass er kleiner als ein Absolutwert der zweiten Differenzspannung ist.
A/D-Wandler nach Anspruch 1, wobei - die analoge Eingangsspannung von einem Sensor (65) mit einer konkaven nichtlinearen Charakteristik in einem Bereich, in dem eine Spannung des ersten Ausgangsanschlusses über der Referenzspannung liegt, ausgegeben wird; und - ein Absolutwert der ersten Differenzspannung derart eingestellt wird, dass er größer als ein Absolutwert der zweiten Differenzspannung ist.
A/D-Wandler nach einem der Ansprüche 1 bis 3, wobei - die Signalverhältnisänderungsschaltung (2, 62, 72, 92, 112, 122) aufweist: - eine erste Verstärkungsschaltung (11, 94), die den ersten Ausgangsanschluss aufweist und an dem ersten Ausgangsanschluss die Spannung ausgibt, die berechnet wird, indem die Referenzspannung und die erste Differenzspannung, die erhalten wird, indem die Differenzspannung mit dem ersten Proportionalitätsbeiwert multipliziert wird, addiert werden; und - eine zweite Verstärkungsschaltung (12, 93), die den zweiten Ausgangsanschluss aufweist und an dem zweiten Ausgangsanschluss die Spannung ausgibt, die berechnet wird, indem von der Referenzspannung die zweite Differenzspannung subtrahiert wird, die erhalten wird, indem die Differenzspannung mit dem zweiten Proportionalitätsbeiwert multipliziert wird, der das gleiche Vorzeichen wie der erste Proportionalitätsbeiwert aufweist.
A/D-Wandler nach einem der Ansprüche 1 bis 3, wobei - die Signalverhältnisänderungsschaltung (132) eine Volldifferenzverstärkerschaltung (11 a) aufweist, die den ersten Ausgangsanschluss und den zweiten Ausgangsanschluss aufweist und an dem ersten Ausgangsanschluss und an dem zweiten Ausgangsanschluss jeweils eine Spannung ausgibt, die eine Bedingung erfüllt, dass ein Verhältnis zwischen einer dritten Differenzspannung und einer vierten Differenzspannung gleich einem Verhältnis zwischen dem ersten Proportionalitätsbeiwert und dem zweiten Proportionalitätsbeiwert ist; - eine Differenz zwischen einer Ausgangsspannung des ersten Ausgangsanschlusses und der Referenzspannung als die dritte Differenzspannung definiert ist; und - eine Differenz zwischen einer Ausgangsspannung des zweiten Ausgangsanschlusses und der Referenzspannung als die vierte Differenzspannung definiert ist.
A/D-Wandler nach einem der Ansprüche 1 bis 5, wobei die Signalverhältnisänderungsschaltung (2, 62, 92, 112, 132) eine Signalverhältnisabstimmeinrichtung (15, 16, 97, 98, 15a, 219) aufweist, die den ersten Proportionalitätsbeiwert und den zweiten Proportionalitätsbeiwert abstimmt.
A/D-Wandler nach einem der Ansprüche 1 bis 6, wobei er ferner aufweist: - eine erste Umlaufpositionserfassungsschaltung (5) und eine zweite Umlaufpositionserfassungsschaltung (6), die jeweils Impulspositionen in der ersten Impulsumlaufschaltung (31) und in der zweiten Impulsumlaufschaltung (32) erfassen, wenn die Wandlungssteuerschaltung (4) das Wandlungsdatenausgabeverarbeitungssignal ausgibt, wobei - dann, wenn die Wandlungssteuerschaltung (4) das Wandlungsdatenausgabeverarbeitungssignal ausgibt, die Wandlungssteuerschaltung (4) eine Differenz zwischen einer Impulsposition in der ersten Impulsumlaufschaltung (31) und einer Impulsposition in der zweiten Impulsumlaufschaltung (32) mit einer vorbestimmten Anzahl an Bits verknüpft, die erhaltenen Daten als niederwertige Daten der A/D-Wandlungsdaten (DT) bestimmt, und eine Summe eines von dem Umlaufanzahldifferenzmessabschnitt (3) ausgegebenen Differenzwertes und eines Carrys, d.h. positiven Übertrags, von den niederwertigen Daten oder eine Summe des Differenzwertes und eines Borrows, d.h. negativen Übertrags, von den niederwertigen Daten als höherwertige Daten der A/D-Wandlungsdaten (DT) bestimmt; und - das Carry ein positiver Wert ist; und - das Borrow ein negativer Wert ist.
A/D-Wandler nach einem der Ansprüche 1 bis 7, wobei der Umlaufanzahldifferenzmessabschnitt (3) ein Aufwärtszählen und ein Abwärtszählen ausführt, jedes Mal, wenn die Impulssignale von den Verzögerungseinheiten ausgegeben werden, die an einer gleichen Position in der ersten Impulsumlaufschaltung (31) bzw. in der zweiten Impulsumlaufschaltung (32) angeordnet sind.
A/D-Wandler nach Anspruch 8, wobei - der Umlaufanzahldifferenzmessabschnitt (3) einen Aufwärts-/Abwärtszähler (42) ersten Typs oder einen Aufwärts-/Abwärtszähler (89) zweiten Typs aufweist, wobei - der Aufwärts-/Abwärtszähler (42) ersten Typs: - einen Zählstoppanschluss, einen Aufwärtszähleingangsanschluss und einen Abwärtszähleingangsanschluss aufweist; - ein Aufwärtszählen oder Abwärtszählen in Übereinstimmung damit ausführt, ob an dem Aufwärtszähleingangsanschluss oder dem Abwärtszähleingangsanschluss ein Impulssignal eingegeben wird; und - einen Zählbetrieb in Übereinstimmung damit stoppt, dass das Wandlungsdatenausgabeverarbeitungssignal an dem Zählstoppanschluss eingegeben wird; und - der Aufwärts-/Abwärtszähler (89) zweiten Typs: - zwei Sätze aus einem Zähler (84, 85) zur Gewinnung eines Aufwärtszählwertes und eines Abwärtszählwertes und einem Latch (86, 87) zum Halten eines Zählwertes in Übereinstimmung mit dem Wandlungsdatenausgabeverarbeitungssignal, das eingegeben wird, aufweist; und - eine Differenz zwischen den Zählwerten, die in den zwei Latches (86, 87) gehalten werden, ausgibt.
A/D-Wandler nach Anspruch 9, wobei - der Aufwärts-/Abwärtszähler (42) ersten Typs ferner weist: - einen Eingangsabschnitt (45), der ein Zählsignal und ein Modussignal zum Lenken eines Aufwärtszählens und eines Abwärtszählens in Übereinstimmung mit einem eingegebenen Impulssignal erzeugt; und - einen Zählerabschnitt (46), der ein Aufwärtszählen oder ein Abwärtszählen in Übereinstimmung mit dem Zählsignal und dem Modussignal ausführt; - der Eingangsabschnitt (45) einen Überlappungserfassungsabschnitt (49) und einen Zählsignalausgabeabschnitt (50) aufweist; - der Überlappungserfassungsabschnitt: - das Auftreten oder Nicht-Auftreten eines Überlappungszustands überwacht, in dem Impulssignals gleichzeitig an den Aufwärtszähleingangsanschluss und den Abwärtszähleingangsanschluss gegeben werden; - ein Überlappungserfassungssignal ausgibt, wenn das Auftreten des Überlappungszustands erfasst wird; und - die Ausgabe des Überlappungserfassungssignals stoppt, wenn wenigstens eine Verzögerungszeit zwischen einer Eingabe und einer Ausgabe im Zählsignalausgabeabschnitt (50) nach dem Abschluss von überlagerten zwei Impulssignalen verstrichen ist; - der Zählsignalausgabeabschnitt (50) ein Zählsignal an den Zählerabschnitt (46) in Übereinstimmung mit dem Abschluss des Impulssignals ausgibt, das an den Aufwärtszähleingangsanschluss oder den Abwärtszähleingangsanschluss gegeben wird, wenn das Überlappungserfassungssignal von dem Überlappungserfassungsabschnitt nicht eingegeben wird; und - der Zählsignalausgabeabschnitt (50) das Zählsignal nicht an den Zählerabschnitt (46) ausgibt, wenn das Überlappungserfassungssignal eingegebenen wird.
A/D-Wandler nach einem der Ansprüche 1 bis 10, wobei die analoge Eingangsspannung von einem Drucksensor (63) ausgegeben wird, der einen Piezowiderstandseffekt ausnutzt.
A/D-Wandler nach einem der Ansprüche 1 bis 10, wobei die analoge Eingangsspannung, die von einem Sensor (65) mit einem MRE oder einem GMR als ein magnetisches Messelement ausgegeben wird.
A/D-Wandler (71) zur Ausgabe von A/D-Wandlungsdaten (DT) in Übereinstimmung mit einer Differenz zwischen einer analogen Eingangsspannung und einer Referenzspannung, wobei der A/D-Wandler aufweist: - eine erste Impulsumlaufschaltung (31) und eine zweite Impulsumlaufschaltung (32), die jeweils aus mehreren Verzögerungseinheiten zur Verzögerung eines Eingangssignals mit einer Verzögerungszeit, die in Übereinstimmung mit einer Energieversorgungsspannung bestimmt wird, und zur Ausgabe eines verzögerten Eingangssignals aufgebaut sind, und die jeweils ein Impulssignal durch die Verzögerungseinheiten zirkulieren lassen, wobei die Verzögerungseinheiten in einer Ringform miteinander verbunden sind; - einen Umlaufanzahldifferenzmessabschnitt (3), der die Anzahl von Umläufen des Impulssignals durch die erste Impulsumlaufschaltung (31) und die Anzahl von Umläufen des Impulssignals durch die zweite Impulsumlaufschaltung (32) zählt und einen Differenzwert zwischen den gezählten Anzahlen ausgibt; - eine Wandlungssteuerschaltung (4), die ein Wandlungsdatenausgabeverarbeitungssignal zur Bestimmung eines Zeitpunkts zum Abschließen einer A/D-Wandlung ausgibt und die den Differenzwert, der von dem Umlaufanzahldifferenzmessabschnitt (3) ausgegeben wird, als A/D-Wandlungsdaten (DT) bezüglich der analogen Eingangsspannung ausgibt; und - eine Signalverhältnisänderungsschaltung (72), die: - eine Spannung, die erhalten wird, indem die Referenzspannung von der analogen Eingangsspannung subtrahiert wird, als eine Differenzspannung bestimmt; - an einem ersten Ausgangsanschluss eine Spannung ausgibt, die berechnet wird, indem die Referenzspannung und eine erste Differenzspannung, die erhalten wird, indem die Differenzspannung mit einem ersten Proportionalitätsbeiwert multipliziert wird, addiert werden; und - an einem zweiten Ausgangsanschluss eine Spannung ausgibt, die berechnet wird, indem von der Referenzspannung eine zweite Differenzspannung subtrahiert wird, die erhalten wird, indem die Differenzspannung mit einem zweiten Proportionalitätsbeiwert multipliziert wird, der das gleiche Vorzeichen wie der erste Proportionalitätsbeiwert aufweist, wobei - sowohl der erste Proportionalitätsbeiwert als auch der zweite Proportionalitätsbeiwert feste Werte sind, die sich voneinander unterscheiden, - jede Verzögerungseinheit der ersten Impulsumlaufschaltung (31) eine Energieversorgungsspannung empfängt, die von dem ersten Ausgangsanschluss der Signalverhältnisänderungsschaltung (72) und einer Masseleitung bereitgestellt wird, und - jede Verzögerungseinheit der zweiten Impulsumlaufschaltung (32) eine Energieversorgungsspannung empfängt, die von dem zweiten Ausgangsanschluss der Signalverhältnisänderungsschaltung (72) und der Masseleitung bereitgestellt wird.
A/D-Wandler nach Anspruch 13, wobei die analoge Eingangsspannung von einem Drucksensor (63) ausgegeben wird, der einen Piezowiderstandseffekt ausnutzt.
A/D-Wandler nach Anspruch 13, wobei die analoge Eingangsspannung, die von einem Sensor (65) mit einem MRE oder einem GMR als ein magnetisches Messelement ausgegeben wird.