DE602004010565T2 - Vergleicherschaltung und Gerät zum Nullpunktabgleich - Google Patents

Vergleicherschaltung und Gerät zum Nullpunktabgleich Download PDF

Info

Publication number
DE602004010565T2
DE602004010565T2 DE602004010565T DE602004010565T DE602004010565T2 DE 602004010565 T2 DE602004010565 T2 DE 602004010565T2 DE 602004010565 T DE602004010565 T DE 602004010565T DE 602004010565 T DE602004010565 T DE 602004010565T DE 602004010565 T2 DE602004010565 T2 DE 602004010565T2
Authority
DE
Germany
Prior art keywords
circuit
offset
output
signal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE602004010565T
Other languages
English (en)
Other versions
DE602004010565D1 (de
Inventor
Hirokazu Mori
Yusaku Tada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of DE602004010565D1 publication Critical patent/DE602004010565D1/de
Application granted granted Critical
Publication of DE602004010565T2 publication Critical patent/DE602004010565T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1019—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error by storing a corrected or correction value in a digital look-up table
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)
  • Analogue/Digital Conversion (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung betrifft eine Offset-Kompensationsvorrichtung zum Kompensieren einer Gleichstrom-Offsetspannung eines D/A-Wandlers, der beispielsweise in einem digitalen Drahtlostelefon verwendet wird.
  • In einem digitalen Drahtlostelefon wird ein zu sendendes Signal in einem digitalen Schaltungsabschnitt eines Modulators moduliert. Anschließend wird ein moduliertes digitales Signal durch einen D/A-Wandler in ein analoges Signal umgewandelt. Das umgewandelte analoge Signal wird an eine drahtlose Frequenzeinheit des digitalen Drahtlostelefons gekoppelt, um als ein drahtloses Signal gesendet zu werden. Dieser D/A-Wandler weist die folgenden Probleme auf.
  • Das heißt, es gibt einige Fälle, in denen ein Gleichstrom-Offset, der einen niedrigen Pegel aufweist, der langsam geändert wird, in einem analogen Ausgang des D/A-Wandlers erzeugt wird. Das Auftreten dieses Gleichstrom-Offsets wird normalerweise durch einen solchen Grund bewirkt, dass die Eigenschaften der Schaltungskomponenten nicht als ideale Eigenschaften erreicht werden konnten, es steht jedoch in keinem Verhältnis in Bezug auf ein digitales Signal, das umgewandelt werden soll. Wenn dieser Gleichstrom-Offset erzeugt wird, kann jedoch ein ungewünschtes Ergebnis in dem D/A-Wandler auftreten und somit kann ein Senden eines drahtlosen Signals gestört werden. Als dieses unerwünschte Ergebnis tritt eine Trägerwelle in ein Sendesignal eines Mobiltelefons ein. Folglich ist es erstrebenswert, den Gleichstrom-Offset des D/A-Wandlers zu kompensieren.
  • Um den Gleichstrom-Offset des D/A-Wandlers zu entfernen, muss der Betrag des Gleichstrom-Offsets als eine Anfangsbedingung gemessen werden. Um diese Messung durchzuführen, wird eine Vergleichseinrichtung (Spannungsvergleichsschaltung) verwendet. Eine solche Gleichstrom-Offset-Entfernungsanordnung ist auf dem Gebiet der Technik bekannt (siehe Patentveröffentlichung: Japanische Patentoffenlegungsschrift Nr. HEI-7-202693 ). In dieser bekannten Gleichstrom-Offset- Entfernungsanordnung wird ein Steuersignal, das zum Kompensieren eines Offsets verwendet wird, auf Basis eines Vergleichsergebnisses erhalten, das durch diese Vergleichseinrichtung erzeugt wird, um den Gleichstrom-Offset des D/A-Wandlers zu entfernen. Ein weiteres Beispiel für eine Offset-Entfernungsschaltung für einen unsymmetrischen Ausgang wird in dem Dokument US 2003/0006920 gegeben.
  • Wie vorstehend erwähnt wurde, muss, um den Gleichstrom-Offset des D/A-Wandlers entfernen zu können, der Offset-Betrag unter Verwendung der Vergleichseinrichtung gemessen werden. Um den Offset-Betrag auf eine korrekte Weise zu messen, muss der Offset dieser Vergleichseinrichtung selbst innerhalb eines vorgegebenen Bereiches definiert werden, wie dies anhand des technischen Prinzips ersichtlich ist. Während eine Vergleichseinrichtung (Spannungsvergleichsschaltung) hauptsächlich aus einem Differentialverstärker besteht, ist dieser Differentialverstärker (Differentialschaltung) auf eine Weise konzipiert, dass eine rechtsseitige Stromfähigkeit in Bezug auf eine linksseitige Stromfähigkeit ausgeglichen werden kann. Ein Offset kann jedoch normalerweise infolge eines solchen Grundes erzeugt werden, der durch Schwankungen der tatsächlichen Größen der Transistoren, welche die Differentialverstärkerschaltung bilden, bewirkt wird. Es ist zu beachten, dass dieser Offset Schwankungen impliziert, die in den Eigenschaften der jeweiligen Transistoren enthalten sind, die das Differentialpaar dieser Differentialverstärkerschaltung bilden.
  • Der vorangehend beschriebene Offset-Betrag der Vergleichseinrichtung unterliegt erheblichen Schwankungen, wobei dieser Offset-Betrag aufgrund von Schwankungen der Eigenschaften bezüglich der jeweiligen Transistoren, die das Differentialpaar bilden, erzeugt wird. Es gibt einige Fälle, in denen dieser schwankende Offset-Betrag gelegentlich und enorm von dem zulässigen Bereich abweicht. In dem Fall, in dem der Gleichstrom-Offset der D/C-Wandlerschaltung unter Verwendung der Vergleichseinrichtung angepasst wird, die einen solchen Offset-Betrag aufweist, der den zulässigen Bereich überschreitet, nämlich in einem solchen Fall, in dem die Offset-Anpassung des D/C-Wandlers durch die negative Rückführregelung unter Verwendung der Vergleichseinrichtung, die die geringe Vergleichsgenauigkeit aufweist, durchgeführt wird, würde der Offset ursprünglich innerhalb mehrerer mV (Millivolt) konvergiert werden. Es konnte jedoch die folgende Tatsache bestätigt werden. Das heißt, der Offset, der höher oder gleich 20 mV ist, wird noch in dem D/A-Wandler gelassen.
  • Um das vorangehend beschriebene Problem zu lösen, muss notwendigerweise der Offset (das heißt, der Offset der rechten/linken Stromfähigkeiten) der Vergleichseinrichtung entfernt werden, während diese Vergleichseinrichtung verwendet wird, um den Gleichstrom-Offset des D/A-Wandlers zu entfernen. Praktisch ist es jedoch schwierig, eine solche exklusiv konzipierte Schaltung bereitzustellen, die in der Lage ist, den Offset der Vergleichseinrichtung hinsichtlich der folgenden Punkte anzupassen. Das heißt, es muss ein Vergrößern des eingenommenen Bereiches einer Halbleitereinrichtung (IC) verhindert werden oder es ist ein geringerer Stromverbrauch erforderlich. Das vorangehend erläuterte Gleichstrom-Offset-Kompensationsverfahren erfordert ein separates Mittel, da die Genauigkeit der Vergleichseinrichtung, die zum Messen des Offset-Betrages des D/A-Wandlers verwendet wird, den sehr wichtigen Faktor darstellen kann.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung wurde gemacht, um das vorstehend beschriebene Problem zu lösen, und sie hat aus diesem Grund die Aufgabe, eine Offset-Kompensationsvorrichtung bereitzustellen, die den Gleichstrom-Offset eines D/A-Wandlers mit hoher Genauigkeit und geringen Kosten entfernen kann.
  • Dies wird durch die in dem Patentanspruch 1 dargelegten Merkmale erreicht. Weitere vorteilhafte Ausführungsformen der vorliegenden Erfindung werden in den abhängigen Patentansprüchen dargelegt.
  • In Übereinstimmung mit einem ersten Aspekt umfasst eine Vergleichsschaltung, in der zwei Signale miteinander verglichen werden, die einem Differentialpaar eingegeben werden, das durch einen ersten Transistor und einen zweiten Transistor gebildet wird, wobei die Differentialschaltung das genannte Differentialpaar und eine Lastschaltung des genannten Differentialpaars besitzt: ein Phasenanpassungsmittel zum Betreiben der Differentialschaltung als eine Operationsverstärkerschaltung; ein Phaseninvertierungsmittel zum Invertieren einer Phase eines Ausgangssignals von der genannten Differentialschaltung; ein Rückführungsmittel zum Zurückführen eines Ausgangssignals des Phaseninvertierungsmittels als eine Substrat-Biss-Spannung des ersten Transistors in dem Fall, in dem die Differentialschaltung von dem genannten Phasenanpassungsmittel als die Operationsverstärkerschaltung betrieben wird und entweder dieselben Spannungen oder unterschiedliche Spannungen an jeweils den ersten Transistor und den zweiten Transistor des Differentialpaars angelegt werden; und ein Haltemittel zum Behalten der Substrat-Biss-Spannung des ersten Transistors für eine bestimmte Zeitdauer, die von dem Rückführungsmittel zurückgeführt wird.
  • In Übereinstimmung mit der vorstehend beschriebenen Schaltungsanordnung der Vergleichsschaltung wird, nachdem die Phasenanpassungsoperation durchgeführt wird, um die Differentialschaltung als die Operationsverstärkerschaltung zu betreiben, in dem Fall, in dem entweder dieselben Spannungen oder unterschiedliche Spannungen an den ersten Transistor und den zweiten Transistor angelegt werden, die in der Differentialpaarschaltung verwendet werden, die Phase der über die Lastschaltung erlangten Ausgangsspannung invertiert und diese Phasen-invertierte Ausgangsspannung wird an das Substrat des ersten Transistors angelegt. Als ein Ergebnis kann das Potential an dem Substrat des ersten Transistors gleich dem Potential an dem Substrat des zweiten Transistors werden. Da die Eigenschaften von sowohl dem ersten Transistor als auch dem zweiten Transistor miteinander identisch gemacht werden und diese Bedingung für eine vorbestimmte Zeitdauer aufrechterhalten wird, kann eine solche Schaltung, die in der Lage ist, den Offset-Betrag der Vergleichsschaltung zu reduzieren, um die Vergleichsgenauigkeit zu verbessern, unter Verwendung der einfachen Struktur konstruiert werden.
  • In Übereinstimmung mit einem zweiten Aspekt umfasst eine Offset-Kompensationsvorrichtung zum Kompensieren eines Offsets eines invertierten Signals und eines nicht-invertierten Signals, die von paarweisen Ausgabeports einer elektronischen Einrichtung ausgegeben werden: ein Eingabemittel zum Eingeben eines vorbestimmten Signals in die elektronische Einrichtung; ein Anpassungsmittel, das in einer solchen Weise betrieben wird, dass eine Berechnung einer Differenz zwischen einem invertierten Signal, das von der elektronischen Einrichtung in Übereinstimmung mit dem vorbestimmten Eingangssignal ausgegeben wird, und einem Referenzsignal, das in keinem Verhältnis zu dem invertierten Signal steht, durchgeführt wird, und das den berechneten Differenzwert behält und ebenso auf das Referenzsignal reflektiert; ein Vergleichsmittel zum Zuführen eines Fehlersignals, das eine Differenz zwischen einem nicht-invertierten Signal, das von der elektronischen Einrichtung in Übereinstimmung mit dem vorbestimmten Signal ausgegeben wird, und einem Signal, das durch Reflektieren des behaltenen Differenzwertes auf das Referenzsignal erzeugt wird, anzeigt; ein Rechenmittel, das in einer solchen Weise betrieben wird, dass ein Wert, der dem Fehlersignal entspricht, zu dem vorbestimmten Signal addiert wird, und wobei das aufaddierte Signal mit Hilfe des Eingabemittels in die elektronische Einrichtung eingegeben wird; ein Speichermittel zum Speichern eines konvergierten Werts des Fehlersignals; und ein Kompensationsmittel zum Definieren des konvergierten Werts, der in dem Speichermittel gespeichert ist, als einen Offset-Kompensationswert der elektronischen Einrichtung.
  • In Übereinstimmung mit der vorangehend beschriebenen Anordnung der Offset-Kompensationsvorrichtung wird die Differenz zwischen dem Referenzsignal und dem invertierten Signal, das ausgegeben wird, wenn ein vorbestimmtes Signal in die elektronische Einrichtung eingegeben wird, berechnet und dieser berechnete Differenzwert wird aufrechterhalten. Auch dieser Differenzwert wird auf das Referenzsignal reflektiert. Anschließend wird ein solches Fehlersignal zugeführt, das die Differenz zwischen dem nicht-invertierten Signal, das aus der elektronischen Einrichtung in Übereinstimmung mit dem vorbestimmten Signal ausgegeben wird, und dem Signal, das durch Reflektieren des behaltenen Differenzwertes auf das Referenzsignal erzeugt wird, anzeigt. Im Anschluss daran wird eine solche Operation wiederholt in einer solchen Weise ausgeführt, dass der Wert, der dem Fehlersignal entspricht, zu dem vorbestimmten Signal addiert wird, und wobei das aufaddierte Signal mithilfe des Eingabemittels in die elektronische Einrichtung eingegeben wird. Als ein Ergebnis wird ein solcher Wert, der erhalten wird, wenn das Fehlersignal konvergiert wird, als der Kompensationswert zum Kompensieren des Offsets der elektronischen Einrichtung definiert. In diesem Fall kann, wenn eine solche Vergleichsschaltung mit einer höheren Vergleichsgenauigkeit als das vorangehend beschriebene Vergleichsmittel zum Zuführen des Fehlersignals, das die Differenz zwischen dem nicht-invertierten Signal und dem Signal, auf das das Referenzsignal reflektiert wurde, anzeigt, verwendet wird, die Genauigkeit hinsichtlich des Offset-Kompensationswertes der elektronischen Einrichtung verbessert werden, so dass der Offset der elektronischen Einrichtung mit hoher Genauigkeit entfernt werden kann.
  • In Übereinstimmung mit einem dritten Aspekt ist das Rechenmittel in der Offset-Kompensationsvorrichtung eine Zähleinrichtung.
  • In Übereinstimmung mit der vorangehend beschriebenen Anordnung kann, wenn die Zähleinrichtung betrieben wird, wenn das Fehlersignal von dem Vergleichsmittel ausgegeben wird, und wenn die Zähloperation der Zähleinrichtung zurückgesetzt wird, wenn kein Fehlersignal von dem Vergleichsmittel ausgegeben wird, ein kurz vor der Zurücksetzoperation erhaltener Zählwert der konvergierte Wert des Fehlersignals werden.
  • In Übereinstimmung mit einem vierten Aspekt ist das Rechenmittel in der Offset-Kompensationsvorrichtung eine Addier-und-Subtrahier-Schaltung.
  • In Übereinstimmung mit der vorangehend beschriebenen Anordnung kann, wenn die Addier-und-Subtrahier-Schaltung (Vorwärts-/Rückwärtszähleinrichtung) betrieben wird, wenn das Fehlersignal von dem Vergleichsmittel ausgegeben wird, und wenn die Operation der Addier-und-Subtrahier-Schaltung zurückgesetzt wird, wenn kein Fehlersignal von dem Vergleichsmittel ausgegeben wird, ein solcher Addier-und-Subtrahier-Wert, der kurz vor der Zurücksetzoperation erhalten wird, den konvergierten Wert der Fehlersignale bilden. In diesem Fall kann, da die Addier-und-Subtrahier-Schaltung entweder die Addieroperation oder die Subtrahieroperation in Reaktion auf eine Polarität eines Fehlersignals, das von dem Vergleichsmittel ausgegeben wird, durchführt, der konvergierte Wert der Fehlersignale unabhängig von der Polarität des Fehlersignals erhalten werden.
  • In Übereinstimmung mit einem fünften Aspekt speichert ein Speichermittel in der Offset-Kompensationsvorrichtung einen halben Wert des konvergierten Wertes des Fehlersignals darin.
  • In Übereinstimmung mit der vorstehend beschriebenen Anordnung wird, wenn der halbe Wert des konvergierten Wertes des Fehlersignals in dem Speichermittel gespeichert wird und dieser halbe Wert als der Offset-Kompensationswert verwendet wird, lediglich bloß ein halber Abschnitt des invertierten Signals korrigiert. Da jedoch das nicht-invertierte Signal ebenfalls invers-korrigiert wird, kann der Offset der elektronischen Einrichtung entfernt werden und darüber hinaus kann der Offset des D/A-Wandlers des stromaddierenden Typs entfernt werden.
  • In Übereinstimmung mit einem sechsten Aspekt entsprechen in der Offset-Kompensationsvorrichtung sowohl das Haltemittel als auch das Vergleichsmittel der Vergleichsschaltung des ersten Aspekts.
  • In Übereinstimmung mit der vorstehend beschriebenen Anordnung wird in einem solchen Fall, in dem eine Differenz zweier Eingangssignale der Differentialschaltung in der in dem ersten Aspekt dargelegten Vergleichsschaltung in Bezug auf das Referenzsignal gegeben ist, die Phase dieser Ausgangsspannung invertiert, um diese phasen-invertierte Spannung an das Substrat des ersten Transistors anzulegen, so dass die Differenz zu dem Referenzsignal addiert wird, und somit die Differenz auf das Referenzsignal reflektiert werden kann. Folglich kann, wenn das Anpassungsmittel und das Vergleichsmittel als eine Vergleichsschaltung fungieren, da das Referenzsignal, auf welches die Differenz reflektiert wurde, mit dem zu vergleichenden nicht-invertierten Signal verglichen wird, der nachteilige Einfluss, der durch den Offset der Vergleichsschaltung verursacht wird, eliminiert werden und die Vergleichsoperation kann mit hoher Genauigkeit ausgeführt werden.
  • In Übereinstimmung mit einem siebenten Aspekt umfasst eine Offset-Kompensationsvorrichtung zum Kompensieren eines Offsets eines invertierten Signals und eines nicht-invertierten Signals, die von paarweisen Ausgabeports einer elektronischen Einrichtung ausgegeben werden: ein Eingabemittel zum Eingeben eines vorbestimmten Signals in die elektronische Einrichtung; ein erstes Vergleichsmittel zum Zuführen eines ersten Fehlersignals, das eine Differenz zwischen einem invertierten Signal, das von der elektronischen Einrichtung in Übereinstimmung mit dem vorbestimmten Signal ausgegeben wird, und einem Referenzsignal, das kein Verhältnis zu dem invertierten Signal hat, anzeigt; ein erstes Rechenmittel, das in einer solchen Weise betrieben wird, dass ein Wert, der dem ersten Fehlersignal entspricht, zu dem vorbestimmten Signal addiert wird, und wobei das aufaddierte Signal mithilfe des Eingabemittels in die elektronische Einrichtung eingegeben wird; ein erstes Speichermittel zum Speichern eines konvergierten Wertes des ersten Fehlersignals darin; ein zweites Vergleichsmittel zum Zuführen eines zweiten Fehlersignals, das eine Differenz zwischen einem nicht-invertierten Signal, das von der elektronischen Einrichtung in Übereinstimmung mit dem vorbestimmten Signal ausgegeben wird, und einem Referenzsignal, das kein Verhältnis zu dem nicht-invertierten Signal hat, anzeigt; ein zweites Rechenmittel, das in einer solchen Weise betrieben wird, dass ein Wert, der dem zweiten Fehlersignal entspricht, zu dem vorbestimmten Signal addiert wird, und wobei das aufaddierte Signal mithilfe des Eingabemittels in die elektronische Einrichtung eingegeben wird; ein zweites Speichermittel zum Speichern eines konvergierten Wertes des zweiten Fehlersignals darin; und ein Offset-Kompensationsmittel zum Berechnen eines Offset-Kompensationswertes der elektronischen Einrichtung durch Verwenden der jeweiligen konvergierten Werte, die in dem ersten Speichermittel und in dem zweiten Speichermittel gespeichert sind.
  • In Übereinstimmung mit der vorangehend erläuterten Anordnung der Offset-Kompensationsvorrichtung wird eine solche Operation wiederholt ausgeführt, um den konvergierten Wert des ersten Fehlersignals zu erhalten, und dieser konvergierte Wert wird anschließend gespeichert. Bei dieser Operation wird das vorbestimmte Signal in die elektronische Einrichtung eingegeben, das erste Fehlersignal, das die Differenz zwischen dem invertierten Signal, das von der elektronischen Einrichtung in Übereinstimmung mit dem vorbestimmten Signal ausgegeben wird, und dem Referenzsignal, das kein Verhältnis zu dem invertierten Signal hat, anzeigt, wird zugeführt und der Wert, der dem ersten Fehlersignal entspricht, wird zu dem vorbestimmten Signal addiert und anschließend wird das aufaddierte Signal in die elektronische Einrichtung eingegeben. Im Anschluss daran wird das zweite Fehlersignal, das die Differenz zwischen dem nicht-invertierten Signal, das von der elektronischen Einrichtung in Übereinstimmung mit dem vorbestimmten Signal ausgegeben wird, und dem Referenzsignal, das kein Verhältnis zu dem nicht-invertierten Signal hat, anzeigt, zugeführt. Eine solche Operation wird ausgeführt, um den konvergierten Wert des zweiten Fehlersignals zu erhalten und anschließend wird dieser konvergierte Wert gespeichert. Bei dieser Operation wird das zweite Fehlersignal, das die Differenz zwischen dem nicht-invertierten Signal, das von der elektronischen Einrichtung in Übereinstimmung mit dem vorbestimmten Signal ausgegeben wird, und dem Referenzsignal, das kein Verhältnis zu dem nicht-invertierten Signal hat, anzeigt, zugeführt und anschließend wird ein Wert, der dem zweiten Fehlersignal entspricht, zu dem vorbestimmten Signal addiert, und danach wird das aufaddierte Signal in die elektronische Einrichtung eingegeben. Als nächstes wird eine Berechnung sowohl des konvergierten Wertes des ersten Fehlersignals als auch des konvergierten Wertes des zweiten Fehlersignals durchgeführt, so dass sowohl der Offset des ersten Vergleichsmittels als auch der Offset des zweiten Vergleichsmittels entfernt werden, die eingegeben wurden, wenn das erste Fehlersignal und das zweite Fehlersignal zugeführt werden. Als ein Ergebnis kann der Offset-Kompensationswert für die elektronische Einrichtung mit hoher Genauigkeit erhalten werden, wobei er nicht nachteilig durch den Offset von sowohl dem ersten Vergleichsmittel als auch von dem zweiten Vergleichsmittel während der Vergleichsoperation beeinflusst wird. Es können auch die normalen Vergleichsschaltungen als das erste und das zweite Vergleichsmittel verwendet werden.
  • In Übereinstimmung mit einem achten Aspekt wird der Offset-Kompensationswert in der Offset-Kompensationsvorrichtung durch Addieren des konvergierten Wertes, der in dem ersten Speichermittel gespeichert ist, zu dem konvergierten Wert, der in dem zweiten Speichermittel gespeichert ist, berechnet.
  • In Übereinstimmung mit der vorangehend beschriebenen Anordnung können, wenn der konvergierte Wert des ersten Fehlersignals, der in dem ersten Speichermittel gespeichert ist, zu dem konvergierten Wert des zweiten Fehlersignals, der in dem zweiten Speichermittel gespeichert ist, addiert wird, und da der Offset des ersten Vergleichsmittels und der Offset des zweiten Vergleichsmittels zueinander entgegengesetzte Phasen aufweisen, beide dieser Offset-Beträge entfernt werden. Wenn der aufaddierte Wert um 1/2 reduziert wird, kann der Offset-Kompensationswert der elektronischen Einrichtung mit hoher Genauigkeit ohne jeglichen nachteiligen durch die Offset-Beträge des ersten und des zweiten Vergleichmittels bewirkten Einfluss erhalten werden.
  • In Übereinstimmung mit einem neunten Aspekt werden in der Offset-Kompensationsvorrichtung der konvergierte Wert des ersten Fehlersignals sowie der konvergierte Wert des zweiten Fehlersignals jeweils um 1/2 reduziert und anschließend werden die um 1/2 reduzierten konvergierten Werte jeweils in dem ersten Speichermittel und in dem zweiten Speichermittel gespeichert.
  • In Übereinstimmung mit der vorangehend beschriebenen Anordnung, kann, da die konvergierten Werte sowohl des ersten als auch des zweiten Fehlersignals, die in dem ersten und in dem zweiten Speichermittel gespeichert sind, bereits um 1/2 verringert worden sind, und wenn diese konvergierten Werte zueinander addiert werden, um den Offset des ersten Vergleichsmittels und des zweiten Vergleichsmittels zu entfernen, der Offset-Kompensationswert der elektronischen Einrichtung umgehend mit hoher Genauigkeit erhalten werden.
  • In Übereinstimmung mit einem zehnten Aspekt sind das erste und das zweite Rechenmittel in der Offset-Kompensationsvorrichtung Zähleinrichtungen.
  • In Übereinstimmung mit der vorangehend beschriebenen Anordnung kann, wenn die Zähleinrichtung betrieben wird, wenn das erste und das zweite Fehlersignal von jeweils dem ersten und dem zweiten Vergleichsmittel ausgegeben werden, und wenn die Zähloperation zurückgesetzt wird, wenn das erste und das zweite Fehlersignal nicht von jeweils dem ersten und dem zweiten Vergleichsmittel ausgegeben werden, ein Zählwert, der kurz vor der Zurücksetzoperation erhalten wird, zu dem konvergierten Wert des ersten und des zweiten Fehlersignals werden.
  • In Übereinstimmung mit einem elften Aspekt sind das erste und das zweite Rechenmittel in der Offset-Kompensationsvorrichtung Addier-und-Subtrahier-Schaltungen.
  • In Übereinstimmung mit der vorangehend beschriebenen Anordnung kann, wenn die Addier-und-Subtrahier-Schaltung (Vorwärts-/Rückwärtszähleinrichtung) betrieben wird, wenn das erste und das zweite Fehlersignal jeweils von dem ersten und dem zweiten Vergleichsmittel ausgegeben werden und die Operation der Addier-und-Subtrahier-Schaltung zurückgesetzt wird, wenn das erste und das zweite Fehlersignal nicht von jeweils dem ersten und dem zweiten Vergleichsmittel ausgegeben werden, ein solcher Addier-und-Subtrahier-Wert, der kurz vor der Zurücksetzoperation erhalten wird, den konvergierten Wert des ersten und des zweiten Fehlersignals bilden. In diesem Fall kann, da die Addier-und-Subtrahier-Schaltung entweder die Addieroperation oder die Subtrahieroperation in Reaktion auf die Polaritäten des ersten und des zweiten Fehlersignals, die von dem ersten und dem zweiten Vergleichsmittel ausgegeben werden, durchführen kann, der konvergierte Wert des ersten und des zweiten Fehlersignals unabhängig von den Polaritäten des ersten und des zweiten Fehlersignals erhalten werden.
  • In Übereinstimmung mit einem zwölften Aspekt entspricht die elektronische Einrichtung in der Offset-Kompensationsvorrichtung einer D/A-(Digital-zu-Analog-)Wandlerschaltung.
  • In Übereinstimmung mit der vorangehend beschriebenen Anordnung kann der Offset der D/A-Wandlerschaltung mit höherer Genauigkeit entfernt werden, so dass die Wandlungsgenauigkeit verbessert werden kann.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist ein Schaltungsdiagramm, das eine Anordnung einer Vergleichsschaltung in Übereinstimmung mit einer ersten Ausführungsform darstellt.
  • 2 ist ein Schaltungsdiagramm, das ein strukturelles Beispiel der in 1 angezeigten Transistoren darstellt.
  • 3 ist ein Schaltungsdiagramm, das eine Referenzpotential-Anpassungsoperation der Vergleichsschaltung in Übereinstimmung mit der ersten Ausführungsform erläutert.
  • 4 ist ein Schaltungsdiagramm, das eine Stromfähigkeits-Offset-Anpassungsoperation der Differentialpaar-Transistoren erläutert, die in der Vergleichsschaltung in Übereinstimmung mit der ersten Ausführungsform verwendet werden.
  • 5 ist ein Schaltungsdiagramm, das eine Strom-Offset-Anpassungsoperation eines Stromspiegels erläutert, der in der Vergleichsschaltung in Übereinstimmung mit der ersten Ausführungsform verwendet wird.
  • 6 ist ein Schaltungsdiagramm, das eine Anpassungsoperation für ein Substrat-Potential eines Transistors N1 beschreibt, der in der Vergleichsschaltung in Übereinstimmung mit der ersten Ausführungsform verwendet wird.
  • 7 ist ein Schaltungsdiagramm, das eine Anpassungsoperation für ein Substrat-Potential des Transistors N1 in dem Fall erläutert, in dem ein Offset an eine Operationsschaltung der Vergleichsschaltung in Übereinstimmung mit der ersten Ausführungsform angelegt wird.
  • 8 ist ein Diagramm, das die gegenseitige Beziehung zwischen einem Substrat-Potential und einem Source-Potential eines in 1 dargestellten Transistors und einem Klemmenpotential darstellt.
  • 9 ist ein Schaltungsdiagramm, das eine Anordnung zeigt, in der das Differentialpaar der in 1 dargestellten Vergleichsschaltung aus PNP-Transistoren konstruiert ist.
  • 10 ist ein Schaltungsdiagramm, das eine Anordnung einer Offset-Kompensationsvorrichtung in Übereinstimmung mit einer zweiten Ausführungsform der vorliegenden Erfindung darstellt.
  • 11 ist ein Schaltungsdiagramm, das eine Anordnung einer Offset-Kompensationsvorrichtung in Übereinstimmung mit einer dritten Ausführungsform der vorliegenden Erfindung darstellt.
  • 12 ist ein Schaltungsdiagramm, das eine Anordnung einer Offset-Kompensationsvorrichtung in Übereinstimmung mit einer vierten Ausführungsform der vorliegenden Erfindung darstellt.
  • 13 ist ein Schaltungsdiagramm, das eine Anordnung einer Offset-Kompensationsvorrichtung in Übereinstimmung mit einer fünften Ausführungsform der vorliegenden Erfindung darstellt.
  • 14 ist ein Schaltungsdiagramm, das eine Anordnung einer Offset-Kompensationsvorrichtung in Übereinstimmung mit einer sechsten Ausführungsform darstellt.
  • 15 ist ein Schaltungsdiagramm, das eine Anordnung einer Offset-Kompensationsvorrichtung in Übereinstimmung mit einer siebenten Ausführungsform darstellt.
  • 16 ist ein Schaltungsdiagramm, das eine Anordnung einer Offset-Kompensationsvorrichtung in Übereinstimmung mit einer achten Ausführungsform darstellt.
  • 17 ist ein Schaltungsdiagramm, das eine Anordnung einer Offset-Kompensationsvorrichtung in Übereinstimmung mit einer neunten Ausführungsform darstellt.
  • 18 ist ein Schaltungsdiagramm, das eine Anordnung einer Offset-Kompensationsvorrichtung in Übereinstimmung mit einer zehnten Ausführungsform darstellt.
  • 19 ist ein Schaltungsdiagramm, das eine Anordnung einer Offset-Kompensationsvorrichtung in Übereinstimmung mit einer 11. Ausführungsform darstellt.
  • 20 ist ein Schaltungsdiagramm, das eine Anordnung einer Offset-Kompensationsvorrichtung in Übereinstimmung mit einer 12. Ausführungsform darstellt.
  • 21 ist ein Schaltungsdiagramm, das eine Anordnung einer Offset-Kompensationsvorrichtung in Übereinstimmung mit einer 13. Ausführungsform darstellt.
  • 22 ist ein Schaltungsdiagramm, das eine Anordnung einer Offset-Kompensationsvorrichtung in Übereinstimmung mit einer 14. Ausführungsform darstellt.
  • 23 ist ein Schaltungsdiagramm, das eine Anordnung einer Offset-Kompensationsvorrichtung in Übereinstimmung mit einer 15. Ausführungsform darstellt.
  • 24 ist ein Schaltungsdiagramm, das eine Anordnung einer Offset-Kompensationsvorrichtung in Übereinstimmung mit einer 16. Ausführungsform darstellt.
  • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Im Folgenden werden in Bezug auf die Zeichnungen verschiedene Ausführungsformen beschrieben.
  • 1 ist ein Schaltungsdiagramm, das eine Anordnung einer Vergleichsschaltung in Übereinstimmung mit einer ersten Ausführungsform darstellt. Wie in der Zeichnung dargestellt ist, umfasst die Vergleichsschaltung (im Folgenden auch als „Vergleichseinrichtung" bezeichnet) die NMOS-Transistoren N1 und N2, die ein Differentialpaar bilden; einen Konstantstromquellentransistor N3; die Lasttransistoren (PMOS-Transistoren) P1 und P2, die einen Stromspiegel bilden; und die Endstufentransistoren (bestehend aus dem PMOS-Transistor P3 und dem Konstantstromquellentransistor N4), die eine Endstufenschaltung des Gegentakttyps bilden. Die Vergleichsschaltung ist ebenfalls mit einem Phasenanpassungstransistor Rc, einem Phasenanpassungskondensator Cc; einer Phasenanpassungsschaltung 410, die aus einem Schalter SW2 besteht, der in einen EIN-Zustand gebracht wird, während der Offset angepasst wird; einem Gleichstromsperrkondensator C1; einem Schalter SW1; einem anderen Schalter SW2; einem anderen Schalter SW3; einer Eingangsklemme T1 und einer weiteren Eingangsklemme T2 ausgerüstet.
  • In diesem Fall wird entweder eine Eingangsspannung (EINGANG) oder eine Referenzspannung (die im Folgenden auch als Bias-Spannung „Vref" bezeichnet wird) über eine Eingangsklemme „T1" an einen Differentialpaartransistor N1 angelegt. Auch die Referenzspannung (Vref) wird kontinuierlich über eine andere Eingangsklemme „T2" an den Differentialpaartransistor (N2) angelegt.
  • Das Symbol „N", das bei jedem dieser in 1 beschriebenen Transistoren verwendet wird, impliziert einen N-Typ-MOS-Transistor, und das Symbol „P", das bei jedem dieser in 1 beschriebenen Transistoren verwendet wird, impliziert einen P-Typ-MOS-Transistor. Es ist zu beachten, dass das Symbol „VDD" eine Stromversorgungsspannung (beispielsweise 3 V) bezeichnet, und das Symbol „VSS" eine Mindestspannung (GND) der Vergleichsschaltung bezeichnet. Die Schalter SW1 bis SW3 sind bereitgestellt, um selektiv zwischen einem normalen Operationsmodus und einem Offset-Anpassungsmodus umzuschalten.
  • Der Schalter SW3, der das Eingangssignal (EINGANG) empfängt, wird während der normalen Operation auf eine „a"-Klemmenseite geschaltet, und er wird auf eine „b"-Klemmenseite geschaltet, wenn der Offset-Anpassungsmodus eingestellt wird. Gleichermaßen wird der Schalter SW1 während der normalen Operation auf eine „a"-Klemmenseite geschaltet, und er wird auf eine „b"-Klemmenseite geschaltet, wenn der Offset-Anpassungsmodus eingestellt wird.
  • Darüber hinaus wird der Schalter SW2 in dem Offset-Anpassungsmodus auf EIN geschaltet und während der normalen Operation, wobei die Vergleichsschaltung betrieben wird, auf AUS geschaltet. Dies geschieht aus dem im Folgenden aufgeführten Grund. Das heißt, in dem Fall, in dem eine negative Rückführregelungsoperation ausgeführt wird, um eine Offset-Anpassung durchzuführen, muss ein Steuersignal zum Steuern einer Bias-Spannung in einer linearen Weise geändert werden. Zu diesem Zweck ist eine Operation eines linearen Bereichs einer analogen Schaltung erforderlich.
  • Dies hat zur Folge, dass der Schalter SW2 in dem Offset-Anpassungsmodus auf EIN geschaltet wird, um eine Phasenanpassungsschaltung 410 in einen aktiven Zustand zu versetzen. Als ein Ergebnis kann die Vergleichseinrichtung als ein Operationsverstärker (Op-Verst.) betrieben werden.
  • Es ist zu beachten, dass der Kondensator C1 in 1 als ein Gleichstromsperrkondensator fungieren kann, der in der Lage ist, zu verhindern, dass eine Substrat-Bias-Spannung des NMOS-Transistors N1 einen nachteiligen Einfluss auf entweder ein Source-Potential oder ein Substrat-Potential des NMOS-Transistors N2 ausübt. Darüber hinaus fungiert dieser Kondensator C1 als ein Haltekondensator. Das heißt, dass selbst nachdem eine Offset-Anpassung ausgeführt wurde und anschließend sowohl der Schalter SW1 als auch der Schalter SW3 auf eine a-Klemmenseite geschaltet wurden, dieser Haltekondensator kontinuierlich eine angepasste Spannung an das Substrat des NMOS-Transistors N1 für wenigstens eine vorbestimmte Zeitdauer anlegt.
  • 2 ist ein Diagramm, das eine Schnittstruktur einer Halbleitervorrichtung bezüglich der NMOS-Transistoren (N1 und N2) darstellt, die das Differentialpaar in der Vergleichsschaltung von 1 bilden. Wie in dieser Zeichnung dargestellt ist, verwenden die NMOS-Transistoren N1 und N2 Doppelmuldenstrukturen, bei denen eine N-Typ-Mulde 12 in einem P-Typ-Substrat 11 ausgebildet ist und die P-Typ-Mulden 14 und 16 in dieser N-Typ-Mulde ausgebildet sind. Anschließend sind Source- und Drain-Schichten (18 und 20) in der P-Typ-Muldenschicht 16 ausgebildet.
  • Ein auf der linken Seite von 2 dargestellter Transistor entspricht dem Transistor N1 und ein auf der rechten Seite von 2 dargestellter Transistor entspricht dem Transistor N2. Es ist des Weiteren zu beachten, dass eine Substrat-Biss-Spannung des Transistors N1 eine Spannung der P-Typ-Mulde 14 in 2 impliziert. Wie an späterer Stelle erläutert wird, kann eine Größe des Differentialpaartransistors N vorzugsweise größer als eine Größe des Differentialpaartransistors N2 hergestellt werden (der Aspekt der Größe wird in Bezug auf 6 und 7 beschrieben).
  • Anschließend wird in Bezug auf 3 bis 7 eine Beschreibung der Operationen gegeben, die durchgeführt werden, wenn der Offset der Vergleichseinrichtung (Vergleichsschaltung) in Übereinstimmung mit der ersten in 1 dargestellten Ausführungsform angepasst wird. Es ist zu beachten, dass, obwohl die in 3 bis 6 dargestellten Schaltungen dieselben wie die in 1 dargestellte Schaltung sind, diese Schaltungen gegenüber derjenigen von 1 aus Gründen des einfacheren Verständnisses gebildet sind. Folglich sind die Konstantstromquellentransistoren (N3 und N4) von 1 in 3 bis 6 in einer einfachen Weise wie jeweils die Konstantstromquellen (ISW1 und ISW2) illustriert. Wie dies ebenfalls an späterer Stelle beschrieben wird, ist erstrebenswerter Weise festgelegt, dass die Größe (das heißt, der Kanalleitwert des MOS-Transistors: W/L) des Differentialpaartransistors N1 größer als die Größe des Differentialpaartransistors N2 hergestellt wird, beispielsweise wird die Größe dieses Differentialpaartransistors N2 zweimal größer als die des Differentialpaartransistors N1 gemacht.
  • Wie dies in 3 dargestellt ist, wird der Schalter SW1 in dem Offset-Anpassungsmodus auf die b-Klemmenseite geschaltet. Als ein Ergebnis werden die Gate-Spannungen „Vin1" und „Vin2" der Differentialpaartransistoren N1 und N2 auf eine Referenzspannung „Vref" festgesetzt. Wie dies vorangehend erwähnt wurde, ist ein Strombetrag einer linken Seite einer Differentialschaltung identisch mit einem Strombetrag einer rechten Seite dieser Differentialschaltung bezüglich logischer Werte. In einem tatsächlichen Fall werden diese Strombeträge aufgrund von verschiedenen Faktoren jedoch unsymmetrisch. In Übereinstimmung mit dieser ersten Ausführungsform werden die Strombeträge automatisch in einer Richtung angepasst, entlang der dieser unsymmetrische Strombetrag entfernt werden kann, wobei diese Unsymmetrie-Entfernungsanpassung durch Ändern eines Substrat-Bias eines MOS-Transistors verwirklicht werden kann.
  • Bevor eine konkrete Erläuterung erfolgt, wird eine Beschreibung einer Beziehung zwischen einer Schwellenspannung „Vth" eines MOS-Transistors und einem Substrat-Bias gegeben. Die Schwellenspannung „Vth" des MOS-Transistors kann durch die im Folgenden aufgeführte Gleichung (1) ausgedrückt werden: Vth = 2φB + {2εSqNA(2φB + VBS)}1/2Ci (1)
  • In dieser Gleichung (1) bezeichnet „φB" ein Potential des Substrates, das Symbol „εS" bezeichnet eine dielektrische Konstante des Siliziums, das Symbol „q" bezeichnet eine elektrische Elementladung und das Symbol „Ci" bezeichnet eine Gate-Kapazität.
  • Die Schwellenspannung Vth hängt von dem Source-Potential VBS (das heißt, dem Potential an der Source, während das Substrat als Referenzpotential verwendet wird) ab. Je höher dieses Source-Potential VBS wird, desto mehr wird die Schwellenspannung (invertierende Spannung) Vth erhöht.
  • In diesem Fall entspricht eine solche Operation, bei der ein Source-Potential erhöht wird, während ein Substrat-Potential festgesetzt ist, einer solchen Operation, bei der das Source-Potential festgesetzt ist, um das Substrat-Potential zu verringern. Beide Operationen implizieren, dass die Schwellenspannung Vth auf Basis der vorangehend beschriebenen Gleichung (1) erhöht wird.
  • Im Folgenden werden verschiedene Arten von automatischen Offset-Anpassungsoperationen in Bezug auf 3 bis 7 beschrieben.
  • (1) SUBSTRAT-POTENTIAL-ANPASSUNGSOPERATION:
  • Zunächst wird in Bezug auf 3 eine Beschreibung der Operationen gegeben, die in der Lage sind, das Substrat-Potential des Differentialpaartransistors (NMOS-Transistor: wird im Folgenden einfach als „Transistor" bezeichnet) N1 automatisch anzupassen. In 3 werden zum besseren Verständnis einer negativen Rückführoperation Änderungen der Spannungen, die an vorbestimmten Stellen in der Vergleichsschaltung auftreten, durch die Verwendung von Pfeilen angezeigt, die mit den Referenznummern 1 bis 5 versehen sind. Es ist zu beachten, dass ein Pfeil, der in eine Richtung nach oben zeigt, einen Anstieg einer Spannung impliziert und ein Pfeil, der in eine Richtung nach unten zeigt, einen Abfall einer Spannung impliziert.
  • In dem Fall der Vergleichseinrichtung (wenn das Phasenanpassungsmittel 410 auf EIN geschaltet ist, fungiert diese Vergleichseinrichtung als Operationsverstärker) von 3 ist das Substrat-Potential des Transistors N1 nicht festgelegt. Dies hat zur Folge, dass das Substrat-Potential des Transistors N1 nicht unter einer Anfangsbedingung bestimmt wird, sondern in einen unstabilen Zustand versetzt wird.
  • Wenn nun angenommen wird, dass das Substrat-Potential des Transistors N1 niedriger ist als das Substrat-Potential des Transistors N2 (siehe Pfeil 1 von 3), wird, wie vorangehend erläutert, die Schwellenspannung Vth des Transistors N1 erhöht. Als ein Ergebnis wird eine Stromfähigkeit des Transistors N1 kleiner als eine Stromfähigkeit des Transistors N2.
  • Unter dieser Bedingung entspricht die Gate-Spannung (VN1) des Transistors N1 einer solchen Bedingung, bei der diese Gate-Spannung (VN1) niedriger als die Gate-Spannung (VN2) des Transistors N2 (Pfeil 2 von 3) ist. Als ein Ergebnis wird, da die Phasenbeziehung zwischen einem Eingangssignal und einem Ausgangssignal einer Differentialverstärkerschaltung 50 (in 3 durch ein gepunktetes Dreieck angegeben) unter einer Gleichphasen-Bedingung aufgebaut wird, die Spannung des Ausgangssignals von der Differentialverstärkerschaltung 50 ebenfalls verringert (Pfeil 3 in 3).
  • Ein Spannungspegel des Ausgangssignals des Differentialverstärkers 50 wird in einem Source-geerdeten PMOS-Transistor (P3) invertiert. Folglich wird ein Pegel einer Ausgangsspannung des Source-geerdeten PMOS-Transistors (P3) erhöht (Referenznummer 4 in 3). Zu diesem Zeitpunkt ist der Schalter SW1 auf die b-Klemmenseite geschaltet worden, so dass die Ausgangsspannung des Source-geerdeten PMOS-Transistors (P3) als die Substrat-Biss-Spannung des in der Differentialverstärkerschaltung 50 verwendeten Differentialpaartransistors N1 zurückgeführt wird.
  • Als ein Ergebnis kann die Ausgangsspannung des Source-geerdeten PMOS-Transistors (P3) direkt ein Substrat-Potential des Differentialpaartransistors N1 bilden. Dies hat zur Folge, dass das Substrat-Potential des Transistors N1 erhöht wird (Referenznummer 5 in 3). Da diese Operation wiederholt ausgeführt wird, wird das Substrat-Potential des Transistors N1 an das Substrat-Potential des Transistors N2 angepasst und wird demzufolge stabil. Diese Operation impliziert, dass das Substrat-Potential des Transistors N1 in einer solchen Art und Weise angepasst wird, dass ein linksseitiges Schaltungssystem (das heißt, das Schaltungssystem der Transistoren P1 bis N1) der Differentialverstärkerschaltung sowie ein rechtsseitiges Schaltungssystem (das heißt, das Schaltungssystem der Transistoren P2 bis N2) davon dieselben Eigenschaften aufweisen können.
  • (2) OPERATION ZUM ANPASSEN DES OFFSETS DER STROMFAHÄGKEIT VON DIFFERENTIALPAARTRANSISTOREN:
  • Es gibt viele Fälle, in denen ein Offset der Stromfähigkeiten der Differentialpaartransistoren N1 und N2 auftritt, welcher durch Schwankungen bewirkt wird, die bei der Herstellung dieser Transistoren erzeugt werden. Im Folgenden wird unter Bezugnahme auf 4 eine Beschreibung von Operationen zum Anpassen des Offsets der Stromfähigkeit der Differentialpaartransistoren gegeben.
  • Bei dieser Offset-Anpassungsoperation wird angenommen, dass die Stromfähigkeit des Differentialpaartransistors (linkseitiger Transistor) N1 höher ist als die Stromfähigkeit des Differentialpaartransistors (rechtsseitiger Transistor) N2. Mit anderen Worten bedeutet dies, wie in 4 dargestellt, dass ein Strombetrag eines Stromes „I1", der durch das linke Schaltungssystem der Differentialschaltung fließt, größer als ein Strombetrag eines Stromes „I2" ist, der durch das rechte Schaltungssystem der Differentialschaltung fließt (Pfeil 1 von 4).
  • Eine solche Bedingung entspricht einer Bedingung, bei der die Gate-Spannung des Transistors N1 höher ist als die Gate-Elektrode des Transistors N2 (Pfeil 2 von 4). Als ein Ergebnis wird, da ein Spannungspegel eines unsymmetrischen Ausgangs der Differentialschaltung erhöht wird (Pfeil 3 in 4), ein Pegel eines Ausgangssignals des Source-geerdeten Transistors P3 verringert (Pfeil 4 in 4). Die Ausgangsspannung dieses Source-geerdeten Transistors P3 bildet direkt das Substrat-Potential des Differentialpaartransistors N1. Somit wird das Substrat-Potential dieses Differentialpaartransistors N1 verringert (Pfeil 5 in 4). Als ein Ergebnis wird die Schwellenspannung Vth des Transistors N1 erhöht, so dass die Stromfähigkeit des Transistors N1 verringert wird.
  • Dieses Verringern der Stromfähigkeit entspricht im Wesentlichen dem Verringern der Gate-Spannung des Differentialpaartransistors N1 (Pfeil 6 in 4). Wenn eine solche negative Rückführoperation wiederholt ausgeführt wird und anschließend beide Transistoren N1 und N2 dieselben Eigenschaften erhalten, kann die Schaltungsbedingung stabil werden. Dies impliziert, dass das Substrat-Potential des Differentialpaartransistors N1 auf eine solche Weise angepasst werden kann, dass sowohl das linksseitige Schaltungssystem als auch das rechtsseitige Schaltungssystem der Differentialschaltung dieselben Eigenschaften unter einer solchen Bedingung erhalten, bei der die Gate-Spannung des Differentialpaartransistors N1 gleich der Gate-Spannung des Differentialpaartransistors N2 ist.
  • (3) OPERATION ZUM ANPASSEN DES STROM-OFFSETS DES STROMSPIEGELS:
  • Nun wird angenommen, dass eine Stromfähigkeit des Transistors „P1" niedriger als eine Stromfähigkeit des Transistors „P2" ist, wobei der Transistor P1 und der Transistor P2 den Stromspiegel bilden. 5 ist ein exemplarisches Diagramm, welches eine Operation zum Anpassen des Strom-Offsets des Stromspiegels in diesem Annahmefall erläutert.
  • Eine solche Operation, bei der ein Strom „I1 ", der durch den Transistor P1 fließt, geringer ist als ein anderer Strom „I2", der durch den Transistor P2 fließt, impliziert, dass unter der Bedingung, dass beide Differentialpaartransistoren N1 und N2 dieselben Strombeträge zuführen, eine Zufuhr eines Stromes von einem Stromversorgungspotential VDD in dem linksseitigen Schaltungssystem geringer ist als die von dem rechtsseitigen Schaltungssystem.
  • Als ein Ergebnis wird eine Drain-Spannung des Transistors P1 niedriger als eine Drain-Spannung des Transistors P2 (Pfeil 1 in 5). Mit anderen Worten bedeutet dies, dass eine solche Bedingung hergestellt wird, dass die Drain-Spannung des Differentialpaartransistors N1 niedriger als die Drain-Spannung des Differentialpaartransistors N2 wird. Diese Bedingung entspricht einer Bedingung, bei der eine Gate-Spannung des Transistors N1 höher als die Gate-Spannung des Transistors N2 wird (Pfeil 2 in 5).
  • Demzufolge wird ein Spannungspegel eines unsymmetrischen Ausgangssignals der Differentialschaltung erhöht (Pfeil 3 in 5). Dies hat zur Folge, dass ein Spannungspegel eines Ausgangssignals des Source-geerdeten Transistors P3 verringert (Pfeil 4 in 5) wird. Als ein Ergebnis wird das Substrat-Potential des Transistors N1 verringert (Pfeil 5 in 5). Wenn das Substrat-Potential des Transistors N1 geringer als ein Substrat-Potential des Transistors N2 ist, wird die Schwellenspannung Vth des Transistors N1 erhöht und die Stromfähigkeit des Transistors N1 wird verringert. Wenn die Stromfähigkeit des Transistors N1 verringert wird, wird die Drain-Spannung des Differentialpaartransistors N1 erhöht. Mit anderen Worten bedeutet dies, dass die Drain-Spannung des Transistors P, der den Stromspiegel bildet, erhöht wird (Pfeil 6 in 5).
  • Wie vorangehend erläutert wurde, wird in einem solchen Fall, in dem beide der Transistoren P1 und P2 voneinander verschiedene Eigenschaften aufweisen oder selbst in einem solchen Fall, in dem die Transistoren N1 und N2 voneinander verschiedene Eigenschaften aufweisen, das Substrat-Potential des Differentialpaartransistors N1 automatisch auf eine solche Weise angepasst, dass die Eigenschaft des linksseitigen Schaltungssystems (Schaltungssystem, das die Transistoren P1 und N1 enthält) der Differentialschaltung identisch mit der Eigenschaft des rechtsseitigen Schaltungssystems (Schaltungssystem, das die Transistoren P2 und N2 enthält) davon unter einer solchen Bedingung ist, dass die Gate-Spannung des Differentialpaartransistors N1 gleich der Gate-Spannung des Differentialpaartransistors N2 ist (Vin1 = Vin2).
  • In der vorstehend beschriebenen Erläuterung gibt es eine solche Bedingung, dass die Eingangspegel der Differentialpaartransistoren N1 und N2 einander angepasst werden. Dies hat zur Folge, dass unter einer solchen Bedingung, dass die Eingangspegel bezüglich der Differentialschaltung einander angeglichen werden, der Strom-Offset des Stromspiegels auf eine solche Weise automatisch angepasst wird, dass sowohl der linke Strom-Offset als auch der rechte Strom-Offset der Differentialschaltung Null werden.
  • (4) OPERATION ZUM ANPASSEN DES SUBSTRAT-POTENTIALS DES TRANSISTORS N1, WENN DER OFFSET AUF DIE PEGEL VON ZWEI EINGANGSSIGNALEN DER DIFFERENTIALSCHALTUNG ANGEWENDET WIRD:
  • Im Folgenden wird ein solcher Fall angenommen, in dem, während der Offset auf die Eingangssignale der Differentialpaartransistoren (N1 und N2) angewendet wird, das Eingangssignal VN1 des Differentialpaartransistors N1 höher ist als das Eingangssignal VN2 des Differentialpaartransistors N2. 6 ist ein Schaltungsdiagramm, das eine Operation zum Anpassen des Offsets in diesem Fall erläutert.
  • Eine solche Bedingung, dass das Eingangssignal VN1 des Transistors N1 höher als das Eingangssignal VN2 des Transistors N2 ist, entspricht einer solchen Bedingung, dass der Transistor N1 einen größeren Strom von einem Strom des Transistors N2 zuführt (Pfeil 1 in 6). Mit anderen Worten bedeutet dies, dass eine Drain-Spannung des Transistors N1 verringert wird (Pfeil 2 in 6). Als ein Ergebnis wird ein Spannungspegel eines unsymmetrischen Ausgangssignals der Differentialschaltung erhöht (Pfeil 3 in 6).
  • Dies hat zur Folge, dass ein Pegel eines Ausgangssignals von dem Source-geerdeten Transistor P3 verringert wird (Pfeil 4 in 6). Die Ausgangsspannung des Transistors P3 bildet direkt ein Substrat-Potential des Differentialpaartransistors N1. Folglich wird das Substrat-Potential des Transistors N1 verringert (Pfeil 5 in 6). Als ein Ergebnis wird eine Schwellenspannung Vth des Transistors N1 erhöht, so dass die Stromfähigkeit des Transistors N1 verringert wird.
  • Wie dies zuvor erläutert wurde, wird in einem solchen Fall, in dem die Eingangssignale der Transistoren N1 und N2 voneinander verschieden sind, das Substrat-Potential des Differentialpaartransistors N1 auf eine solche Weise automatisch angepasst, dass die Eigenschaft des linksseitigen Schaltungssystems (Schaltungssystem, das die Transistoren P1 und N1 enthält) der Differentialschaltung unter einer solchen Bedingung identisch mit dem rechtsseitigen Schaltungssystem (Schaltungssystem, das die Transistoren P2 und N2 enthält) der Differentialschaltung ist, dass die Gate-Spannung des Differentialpaartransistors N1 von der Gate-Spannung des Differentialpaartransistors N2 verschieden ist (Vin1 + α = Vin2).
  • Wie anhand der vorangehend beschriebenen Operation ersichtlich ist, kann, wenn berücksichtigt wird, dass die Gate-Spannung Vin2 als die Referenzspannung (Vin2 = Vref) verwendet wird, eine Differenz (+α) des Spannungssignals (Vref + α), das in Vin1 eingegeben wird, als der Offset behalten werden. Mit anderen Worten bedeutet dies, dass nach dem Wirksamwerden dieses Offset-Anpassungsmodus, wenn beide Schalter SW1 und SW4 mit den a-Klemmenseiten verbunden sind, und anschließend der normale Operationsmodus wirksam gemacht wird, der Offset (+α) zu dem Eingangssignal (Vref) von Vin2 addiert wird. Demzufolge scheint es, als ob die Vergleichsoperation durch die Vergleichseinrichtung eine solche Vergleichsoperation wäre, die zwischen (Vref + α) und (Vin1) ausgeführt wird. Dies impliziert, dass eine solche Vergleichsoperation durchgeführt werden kann, die einer direkten Vergleichsoperation zwischen dem Signal, das in dem Offset-Anpassungsmodus in Vin1 eingegeben wird, und dem Signal, das in dem normalen Operationsmodus in Vin1 eingegeben wird, entspricht.
  • (5) OPERATION ZUM ANPASSEN DES SUBSTRAT-POTENTIALS DES TRANSISTORS N1, WENN DIESER OFFSET AUF DIE DIFFERENTIALSCHALTUNG ANGEWENDET WIRD, UM DIE STREUDIODE NICHT AUF EIN ZU SCHALTEN
  • In dieser ersten Ausführungsform wird ein solches beabsichtigtes Offset-Anwendungsverfahren von der Anfangsbedingung aktiv verwendet, das der vorangehend erläuterten Operation zum Anpassen des Substrat-Potentials des Transistors N1 in dem Fall entspricht, in dem der Offset auf die Pegel der beiden Eingangssignale der vorangehend erwähnten Differentialschaltung (4) angewendet wird.
  • Mit anderen Worten bedeutet dies, dass die Größe des Transistors N1 konzipiert ist, um größer als die Größe des Transistors N2 hergestellt werden zu können, um eine Differenz auf die Stromfähigkeiten dieser Transistoren N1 und N2 ab der Anfangsphase anzuwenden. Als ein Ergebnis ist es möglich, die EINschalt-Operation der Streudiode zu verhindern, und das Substrat-Potential des Transistors N1 kann ohne Einschränkung in jede positive Richtung sowie in jede negative Richtung geändert werden.
  • Eine solche Design-Operation, bei der die Größe des Transistors N1 größer als die Größe des Transistors N2 hergestellt wird, impliziert eine solche Operation, dass unter der vorstehend beschriebenen Bedingung von „Vin1 – α = Vin2" die Gate-Spannung „Vin1" zwangsweise gleich der Gate-Spannung „Vin2" gemacht wird (das heißt, Vin1 – Vin2), und der Offset von „–α" wird ab der Anfangsbedingung auf eine Ausgangsspannung des Source-geerdeten Transistors P3 angewendet. Im Folgenden wird in Bezug auf 7 eine konkrete Erläuterung gegeben.
  • Wie dies in 7 dargestellt ist, ist die Größe des Differentialpaartransistors N1 doppelt so groß wie die Größe des Differentialpaartransistors N2. Daher wird angenommen, dass das Substrat-Potential des Differentialpaartransistors N1 mithilfe einer negativen Rückführregelung erhöht wird, um einen Unsymmetriezustand zwischen einem rechtseitigen Strom und einem linksseitigen Strom der Differentialschaltung anzupassen.
  • Zu diesem Zeitpunkt wird, wenn eine Streukapazität 10 (siehe 7), die zwischen das Substrat und die Source geschaltet ist, auf EIN geschaltet wird, das Substrat-Potential durch eine solche Spannung geklemmt (das heißt, VK + VF), die durch Addieren einer Vorwärtsspannung „VF" zu einem Source-Potential „VK" des Transistors N1 erzeugt wird, so dass das Substrat-Potential nicht höher als oder gleich dieser Klemmenspannung erhöht werden kann. Unter dieser Bedingung kann die Stromanpassungsfähigkeit des MOS-Transistors, der den Substrat-Bias-Effekt verwendet, mangelhaft werden.
  • Um einen solchen Fall zu vermeiden, sind in dem Beispiel von 7 die Größen (das heißt, die Kanalleitfähigkeit: NIL) dieser Differentialpaartransistoren N1 und N2 beispielsweise in einem Verhältnis 2:1 festgelegt. Dies kann implizieren, dass eine solche Anfangsbedingung „Vin1 – α = Vin2" (wobei das Symbol „α" die Anfangs-Offset-Spannung ist) zwischen der Eingangsspannung „Vin1" des Transistors N1 und der Eingangsspannung „Vin2" des anderen Transistors N2 angewendet wird.
  • In diesem Fall wird, wie vorangehend beschrieben, die Offset-Spannung von „–α" bei der Ausgangsspannung (Ausgangsspannung des Source-geerdeten Transistors P3) „Vout" erzeugt. Da diese Offset-Spannung die Substrat-Biss-Spannung des Transistors N1 bildet, wird das Substrat-Potential des Transistors N1 durch eine solche negative Rückführregelung empfangen, dass dieses Substrat-Potential kontinuierlich um diese Offset-Spannung „–α" unter der Anfangsbedingung im Vergleich zu einem solchen Fall verringert wird, in dem die Größe des Transistors N1 gleich der Größe des Transistors N2 gemacht wird.
  • Mit anderen Worten bedeutet dies, dass bezüglich des Substrat-Potentials „VA" des NMOS-Transistors N1 die negative Rückführregelungsoperation lediglich entlang einer solchen Potentialverringerungsrichtung (das heißt, der Minusrichtung) von der Anfangsphase an durchgeführt wird. Dies hat zur Folge, dass, da das Substrat-Potential „VA" (das heißt, das Anodenpotential der Streudiode 10) des NMOS-Transistors N1 nicht von der Source-Spannung „VK" erhöht wird (das heißt, dem Kathodenpotential der Streudiode 10), diese Streudiode 10 überhaupt nicht auf EIN geschaltet wird.
  • 8 ist ein Diagramm, das eine Beziehung zwischen dem Substrat-Potential „VA" und der Source-Spannung „Vk" des NMOS-Transistors N1 und einer Klemmenspannung darstellt. Es wird darauf hingewiesen, dass in dieser Zeichnung das Symbol „VC" diese Klemmspannung bezeichnet; das Symbol „VF" eine Vorwärtsspannung der Streudiode 10 bezeichnet; das Symbol „Vk" eine Source-Spannung anzeigt; das Symbol „VA1" ein Anfangs-Substrat-Potential in dem Fall bezeichnet, in dem die Anfangs-Offset-Spannung nicht angelegt wird; das Symbol „VA2" ein anderes Anfangs-Substrat-Potential in dem Fall bezeichnet, in dem die Anfangs-Offset-Spannung angelegt wird; das Symbol „VQ" eine Verschiebespannung bezeichnet, die durch die Anfangs-Offset-Spannung erzeugt wird; und das Symbol "eine Substrat-Biss-Spannung bezeichnet. Ein Diagrammabschnitt auf der linken Seite von 8 zeigt eine Änderung der Substrat-Bias-Spannungen in dem Fall an, in dem die Anfangs-Offset-Spannung „α" nicht angewendet wird. Wenn die Substrat-Bias-Spannung erhöht wird, wird das Substrat-Potential durch die Klemmenspannung VC (VK + VF) geklemmt, so dass diese Substrat-Biss-Spannung nicht höher als oder gleich dieser Klemmenspannung VC geändert werden kann.
  • Demgegenüber wird in dem Fall, in dem die Anfangs-Offset-Spannung „α" angelegt wird, und da das Substrat-Potential durch die Verschiebespannung „VQ" (entspricht der vorangehend beschriebenen Offset-Spannung „α") auf die Minusseite von der Anfangsphase verschoben wird, selbst wenn sich die Substrat-Biss-Spannung ausreichend im vollen Maß über den Dynamikbereich bewegt hat, die Streudiode 10 nicht auf EIN geschaltet. Aus diesem Grund wird das Substrat-Potential nicht geklemmt. Mit anderen Worten bedeutet dies, dass, da kein durch die Streudiode 10 verursachtes Klemmrisiko vorliegt, der Signalpegel des negativen Rückführregelungssignals innerhalb des vorbestimmten Dynamikbereiches geändert werden kann, wobei es keine Beschränkung hinsichtlich dieses Signalpegels gibt. Folglich kann die Substrat-Bias-Anpassung kontinuierlich mithilfe der richtigen negativen Rückführregelungsoperation ausgeführt werden.
  • Es sollte beachtet werden, dass, ähnlich wie in der Schaltung von 1, ein Kondensator „C1 ", der in 7 dargestellt ist, als ein Gleichstromsperrkondensator fungieren kann und darüber hinaus auch als ein Haltekondensator fungieren kann. Dieser Gleichstromsperrkondensator kann verhindern, dass die Substrat-Biss-Spannung des NMOS-Transistors N1 einen nachteiligen Einfluss auf das Source-Potential oder das Substrat-Potential des NMOS-Transistors N2 ausübt. Der Haltekondensator kann die angepasste Spannung für wenigstens eine vorbestimmte Zeitdauer kontinuierlich an das Substrat des NMOS-Transistors N1 anlegen, selbst nachdem die Schalter SW1 und SW3 auf die a-Klemmenseiten geschaltet werden, nachdem die Offset-Anpassungsoperation beendet worden ist.
  • In Übereinstimmung mit der ersten Ausführungsform kann, da der Offset der Vergleichseinrichtung selbst zu dem Referenzsignal addiert wird, der nachteilige Einfluss des Offsets, der durch Schwankungen bei der Herstellung der Transistoren verursacht wird, während der Vergleichsoperation eliminiert werden, und demzufolge können die Vergleichsoperationen mit einer höheren Genauigkeit durchgeführt werden.
  • 9 ist ein Schaltungsdiagramm, das eine Vergleichseinrichtung darstellt, in der Transistoren, die ein Differentialpaar einer Eingangsstufe bilden, durch PMOS-Transistoren angeordnet sind. Obwohl die Leitfähigkeitstypen dieser in 9 verwendeten Transistoren entgegengesetzt denen der in den 1 bis 7 verwendeten Transistoren ausgewählt werden, ist eine grundlegende Arbeitsweise dieser in 9 gezeigten Vergleichseinrichtung dieselbe wie die von anderen in den 1 bis 7 dargestellten Vergleichseinrichtungen. Eine Schaltungsoperation dieser in 9 dargestellten Vergleichseinrichtung ist ähnlich den Schaltungsoperationen der anderen in den 1 bis 7 dargestellten Vergleichseinrichtungen und kann eine ähnliche Wirkung wie diejenigen der anderen Vergleichseinrichtungen haben.
  • (ZWEITER AUSFÜHRUNGSFORMMODUS)
  • 10 ist ein Schaltungsdiagramm, das eine Anordnung einer Offset-Kompensationsvorrichtung entsprechend einem zweiten Ausführungsformmodus in Übereinstimmung mit der vorliegenden Erfindung zeigt. Die Offset-Kompensationsvorrichtung dieser zweiten Ausführungsform kann einen Gleichstrom-Offset unter Verwendung einer Vergleichseinrichtung entfernen, die über eine Offset-Anpassungsfunktion verfügt.
  • In dieser zweiten Ausführungsform wird als die Vergleichseinrichtung die Vergleichseinrichtung 400 verwendet, die über eine Offset-Anpassungsfunktion verfügt, welche in der vorstehend beschrieben ersten Ausführungsform erläutert wurde. Vor dem Entfernen eines Offsets einer D/A-Wandlerschaltung 500a (500b) wird ein Schalter SW4, der in einer Eingangsstufe der Vergleichseinrichtung 400 bereitgestellt ist, auf eine „a"-Klemmenseite geschaltet, um den rechten/linken Strom-Offset zu entfernen. Ein Differenzausgang (negativ) der D/A-Wandlerschaltung 500a (500b) wird in diese „a"-Klemme eingegeben.
  • Als ein Ergebnis entsprechen die Vergleichsspannungen, die in der Vergleichseinrichtung 400 verwendet werden, einer Referenzspannung „Vref", die an eine nicht-invertierende Klemme dieser Vergleichseinrichtung 400 angeschlossen ist, und dem Differenzausgang (negativ) des D/A-Wandlers 500a (500b), der an eine invertierende Klemme dieser Vergleichseinrichtung 400 angeschlossen ist, und sie stehen in keinem Verhältnis zueinander. Demzufolge kann dies einem solchen Fall entsprechen, in dem der Offset an die Differentialpaartransistoren der Vergleichseinrichtung wie in der vorstehend erläuterten ersten Ausführungsform angelegt wird und kann eine solche Operation bewirken, dass eine Differenz zwischen dem Differenzausgang (negativ) und der Referenzspannung Vref durch die Vergleichseinrichtung 400 behalten wird.
  • Anschließend wird ein Schalter SW4 von der „a"-Klemmenseite zu der „b"-Klemmenseite geschaltet. Zu diesem Zeitpunkt wird gleichzeitig eine solche Operation zum Entfernen des Eingangs-/Ausgangs-Offsets der D/A-Wandlerschaltung 500a (500b) innerhalb einer Zeitdauer durchgeführt, während der eine angepasste Spannung in dem Kondensator C1 der in 1 (2 bis 7) dargestellten Vergleichsschaltung behalten wird, um den Offset der Vergleichseinrichtung anzupassen.
  • Mit anderen Worten bedeutet dies, dass in dem Fall, in dem der Eingang/Ausgang der D/A-Wandlerschaltung 500a (500b) den Offset enthalten, ein solcher Korrekturwert, der diesen Offset entfernen kann, von einer Korrekturwert-Erzeugungsschaltung 411 ausgegeben wird, und dieser Korrekturwert wird anschließend auf das Eingangssignal in einer Addiereinrichtung 420 angewendet.
  • Im Folgenden wird eine Beschreibung einer Operation gegeben, die den Offset, der in dem Eingang/Ausgang der D/A-Wandlerschaltung 500a (500b) vorhanden ist, korrigieren kann. Zunächst werden solche Daten, die beispielsweise einem Gleichstromsignal von 1,7 V entsprechen, in die Addiereinrichtung 420 eingegeben. Zu diesem Zeitpunkt beginnt eine Zähleinrichtung 412 synchron mit der Dateneingabe von 1,7 V mit dem Vorwärtszahlen. Ein Zwischenspeicher (Latch) 414 gibt den Zählwert, der von der Zähleinrichtung 412 ausgegeben wird, direkt in die Addiereinrichtung 420 für eine Zeitdauer ein, bis das Ausgangssignal der Vergleichseinrichtung 400 zu einem niedrigen Pegel invertiert ist.
  • Da der in die Addiereinrichtung 420 eingegebene Korrekturwert in der Anfangsphase „0" entspricht, werden die Eingabedaten von 1,7 V direkt in die D/A-Wandlerschaltung 500a (500b) eingegeben. Ein umgewandelter Ausgang (analoges Signal) dieser D/A-Wandlerschaltung 500a (500b) wird über den Schalter SW4 zu der invertierenden Klemme der Vergleichseinrichtung 400 übertragen, wohingegen das Referenzsignal Vref (2 V in dieser Ausführungsform) an die nicht-invertierende Klemme der Vergleichseinrichtung 400 angelegt wird.
  • Wenn angenommen wird, dass ein Ausgang „A–" der D/A-Wandlerschaltung 500a (500b) 1,7 V entspricht, wird ein solcher Offset von –0,29 V, der einer Differenz zwischen 1,71 V und der Referenzspannung Vref (2 V) entspricht, in der Vergleichseinrichtung 400 behalten. Dementsprechend wird, da der Offset von dem Potential der nicht-invertierenden Klemme angelegt wird, folgender Vergleich durchgeführt: 2 V – 0,29 V = 1,71 V. Zu diesem Zeitpunkt ist, wenn ein anderer Ausgang „A+" 1,69 V entspricht, und da das Potential an der nicht-invertierenden Klemme anscheinend höher wird, der Ausgang der Vergleichseinrichtung 400 der hohe Pegel. Als ein Ergebnis wird der Zählwert der Zähleinrichtung 412 in der Addiereinrichtung 420 angewendet, um zu dem Eingangssignal addiert zu werden.
  • Wenn eine ähnliche Operation wiederholt ausgeführt wird und ein Ausgangssignal einer D/A-Wandlerschaltung 500a (500b) „Vref (2 V) + Offsetspannung (–0,29 V) = 1,71 V'" übersteigt, wird der Ausgangspegel der Vergleichseinrichtung 400 zu einem niedrigen Pegel invertiert, so dass die Zähleinrichtung 400 zurückgesetzt wird. Des Weiteren wird der zu diesem Zeitpunkt erhaltene Ausgang der Zähleinrichtung 400 durch den Zwischenspeicher 414 zwischengespeichert. Als ein Ergebnis werden sowohl der positive als auch der negative Differenzausgang der D/A-Wandlerschaltung 500a (500b) zu dem Potential (1,71V) des Ausgangs „A–" davon vereinigt, so dass der Offset entfernt wird.
  • In diesem Fall kann, wenn die Spannung des Ausgangs „A–" niedriger als die Spannung des Ausgangs „A+" dieser D/A-Wandlerschaltung 500a (500b) ist, das heißt, wenn die Spannung von „A–" = 1,65 V und die Spannung von „A+" = 1,71 V ist, und da der Ausgangspegel der Vergleichseinrichtung 400 ein niedriger Pegel wird, die Anpassungsfunktion nicht in Kraft treten. Dies hat zur Folge, dass in der Phase der Anpassung des Ausgangs „A+" die normalen 1,7 –V Daten nicht eingegeben werden, es müssen jedoch zwangsweise die niedrigeren Spannungs-(z. B. 0 V) Daten angewendet werden. Zu diesem Zweck muss eine bestimmte Zeitdauer, die zum Entfernen des Offsets erforderlich ist, sichergestellt werden.
  • In Übereinstimmung mit der zweiten Ausführungsform kann, da die Vergleichseinrichtung 400, die über die hochgenaue Vergleichsoperation verfügt, verwendet wird, um den Gleichstrom-Offset der D/A-Wandlerschaltung 500a (500b) zu korrigieren, dieser Gleichstrom-Offset der D/A-Wandlerschaltung 500a (500b) mit hoher Genauigkeit entfernt werden.
  • (DRITTER AUSFÜHRUNGSFORMMODUS)
  • 11 ist ein Schaltungsdiagramm, das eine Anordnung einer Offset-Kompensationsvorrichtung entsprechend einem dritten Ausführungsformmodus in Übereinstimmung mit der vorliegenden Erfindung darstellt. Es wird darauf hingewiesen, dass dieselben Referenznummern, die in der zweiten Ausführungsform dargestellt sind, für das Bezeichnen derselben oder ähnlicher Schaltungselemente benutzt werden, die in der dritten Ausführungsform verwendet werden. In der Offset-Kompensationsvorrichtung dieser dritten Ausführungsform wird eine Korrekturwert-Erzeugungsschaltung 430 durch eine Addier-und-Subtrahier-Schaltung (Vorwärts-/Rückwärtszähleinrichtung) 432 und einen Zwischenspeicher 434 gebildet und als ein Eingangssignal, das in die Addiereinrichtung 420 eingegeben wird, kann jegliches der Ausgangssignale, das von der Addier-und-Subtrahier-Schaltung 432 stammt, durch einen Schalter SW5 ausgewählt werden. Andere Schaltungsanordnungen dieser Offset-Kompensationsvorrichtung sind denjenigen der in 10 dargestellten Schaltung ähnlich.
  • In dieser Ausführungsform wird als eine Vergleichseinrichtung die Vergleichseinrichtung 400 verwendet, die über die in der vorangehend beschriebenen ersten Ausführungsform erläuterte Offset-Anpassungsfunktion verfügt. Vor dem Entfernen des Offsets einer D/A-Wandlerschaltung 500a (500b) wird ein Schalter SW4, der in einer Eingangsstufe der Vergleichseinrichtung 400 bereitgestellt ist, auf eine „a"-Klemmenseite geschaltet, um den rechten/linken Strom-Offset zu entfernen. Ein Differenzausgang (negativ) der D/A- Wandlerschaltung 500a (500b) wird in diese „a"-Klemme eingegeben. Des Weiteren kann, da der Schalter SW5 auf die „b"-Klemmenseite geschaltet worden ist, der Ausgang der Addier-und-Subtrahier-Schaltung 43 direkt in die Addiereinrichtung 42 eingegeben werden.
  • Als ein Ergebnis entsprechen die Vergleichsspannungen, die in der Vergleichseinrichtung 400 verwendet werden, einer Referenzspannung „Vref", die an eine nicht-invertierende Klemme dieser Vergleichseinrichtung 400 angeschlossen ist, und dem Differenzausgang (negativ) des D/A-Wandlers 500a (500b), der an eine invertierende Klemme dieser Vergleichseinrichtung 400 angeschlossen ist, und sie stehen in keinem Verhältnis zueinander. Demzufolge kann dies einem solchen Fall entsprechen, in dem der Offset an die Differentialpaartransistoren der Vergleichseinrichtung, wie in der vorstehend beschriebenen ersten Ausführungsform erläutert, angelegt wird und kann eine solche Operation bewirken, dass eine Differenz zwischen dem Differenzausgang (negativ) und der Referenzspannung Vref durch die Vergleichseinrichtung 400 behalten wird.
  • Anschließend wird der Schalter SW4 von der „a"-Klemmenseite auf die „b"-Klemmenseite geschaltet. Zu diesem Zeitpunkt wird gleichzeitig eine solche Operation zum Entfernen des Eingangs-/Ausgangs-Offsets der D/A-Wandlerschaltung 500a (500b) innerhalb einer Zeitdauer durchgeführt, während der eine angepasste Spannung in dem Kondensator C1 der in 1 (2 bis 7) dargestellten Vergleichsschaltung behalten wird, um den Offset der Vergleichseinrichtung anzupassen.
  • Mit anderen Worten bedeutet dies, dass in dem Fall, in dem der Eingang/Ausgang der D/A-Wandlerschaltung 500a (500b) den Offset enthalten, ein solcher Korrekturwert, der diesen Offset entfernen kann, von einer Korrekturwert-Erzeugungsschaltung 430 ausgegeben wird, und dieser Korrekturwert wird anschließend auf das Eingangssignal in der Addiereinrichtung 420 angewendet.
  • Im Folgenden wird eine Beschreibung der Operationen dieser Offset-Kompensationsvorrichtung gegeben. Zunächst werden solche Daten, die beispielsweise einem Gleichstromsignal von 1,7 V entsprechen, in die Addiereinrichtung 420 eingegeben. Zu diesem Zeitpunkt führt die Addier-und-Subtrahier-Schaltung 432 eine Rechenoperation synchron mit der Dateneingabe von 1,7 V in Reaktion auf einen Ausgang der Vergleichsschaltung 400 aus. In dem Fall, in dem ein von der Vergleichseinrichtung 400 ausgegebener Signalpegel ein hoher Pegel ist, führt die Addier-und-Subtrahier-Schaltung 432 eine Vorwärtszähl-Operation in einem bestimmten Zeitintervall durch, wohingegen in dem Fall, in dem ein von der Vergleichseinrichtung 400 ausgegebener Signalpegel ein niedriger Pegel ist, die Addier-und-Subtrahier-Schaltung 432 eine Rückwärtszähl-Operation durchführt.
  • Die Korrekturwert-Erzeugungsschaltung 430 führt direkt einen von der Addier-und-Subtrahier-Schaltung 432 ausgegebenen Berechnungswert über den Schalter SW5 der Addiereinrichtung 420 zu, wobei eine ausreichend lange Zeitdauer vergangen ist, während der die Offset-Entfernung konvergiert wird. Da der in der Addiereinrichtung 420 angewendete Korrekturwert in der Anfangsphase „0" entspricht, werden die Eingabedaten von 1,7 V direkt in die D/A-Wandlerschaltung 500a (500b) eingegeben.
  • Ein umgewandelter Ausgang (analoges Signal) dieser D/A-Wandlerschaltung 500a (500b) wird über den Schalter SW4 zu der invertierenden Klemme der Vergleichseinrichtung 400 übertragen, wohingegen die Referenzspannung Vref (2 V in dieser Ausführungsform) an die nicht-invertierende Klemme der Vergleichseinrichtung 400 angelegt wird. Wenn angenommen wird, dass ein Ausgang „A–" der D/A-Wandlerschaltung 500a (500b) 1,7 V entspricht, wird ein solcher Offset von –0,29 V, der einer Differenz zwischen 1,71 V und der Referenzspannung Vref (2 V) entspricht, in der Vergleichseinrichtung 400 behalten.
  • Dementsprechend wird, da der Offset von dem Potential der nicht-invertierenden Klemme angewendet wird, folgender Vergleich durchgeführt: 2 V – 0,29 V = 1,71 V. Zu diesem Zeitpunkt ist, wenn ein anderer Ausgang „A+" 1,69 V entspricht, und da das Potential an der nicht-invertierenden Klemme anscheinend höher wird, der Ausgang der Vergleichseinrichtung 400 der hohe Pegel. Als ein Ergebnis wird das Berechnungsergebnis der Addier-und-Subtrahier-Schaltung 432 über den Schalter SW5 der Addiereinrichtung 420 zugeführt, um zu dem Eingangssignal addiert zu werden.
  • Wenn eine ähnliche Operation wiederholt ausgeführt wird und ein Ausgangssignal der D/A-Wandlerschaltung 500a (500b) „Vref (2 V) + Offsetspannung (–0,29 V) = 1,71 V" übersteigt, wird der Ausgangspegel der Vergleichseinrichtung 400 zu einem niedrigen Pegel invertiert. Wenn der Ausgangspegel der Vergleichseinrichtung 400 zu einem niedrigen Pegel invertiert wird, beginnt die Addier-und-Subtrahier-Schaltung 432 mit ihrer Subtrahieroperation.
  • Wie dies vorangehend erläutert wurde, werden die Addieroperation und die Subtrahieroperation wiederholt durch 1,7 V ausgeführt und anschließend wird das Offset-Entfernen bei 1,7 V konvergiert. Zu diesem Zeitpunkt wird der Schalter SW5 von der „b"-Klemme zu der „a"-Klemme geschaltet, so dass der durch den Zwischenspeicher 434 zwischengespeicherte Berechnungsausgang der Addiereinrichtung 420 zugeführt wird. Als ein Ergebnis werden sowohl der positive als auch der negative Differenzausgang der D/A-Wandlerschaltung 500a (500b) zu dem Potential (1,71V) des Ausgangs „A–" davon vereinigt, so dass der Offset entfernt wird.
  • In Übereinstimmung mit der dritten Ausführungsform werden, wenn die Spannung des Ausgangs „A–" niedriger als die Spannung des Ausgangs „A+" dieser D/A-Wandlerschaltung 500a (500b) ist, das heißt, wenn die Spannung von „A–" = 1,65 V und die Spannung von „A+" = 1,71 V ist, und da die Addier-und-Subtrahier-Schaltung 432 die Rückwärtszähl-Operation durchführt, um eine ähnliche Operation auszuführen, die niedrigeren Spannungs-(z. B. 0 V) Daten nicht zwangsangewendet. Als ein Ergebnis wird nahezu nur eine solche Anpassungszeit für den Offsetfehler benötigt, so dass die sich ergebende Offset-Entfernungszeit im Vergleich zu der vorangehend beschriebenen Ausführungsform verkürzt werden kann.
  • Die zweite und die dritte Ausführungsform, die vorstehend erläutert wurden, entsprechen einem solchen Verfahren, bei dem die Ausgangsspannung „A–" dieser D/A-Wandlerschaltung 500a (500b) als der festgelegte Wert behandelt wird, wohingegen die Ausgangsspannung „A+" davon angepasst wird. Wenn jedoch die Anwendung in einer D/A-Wandlerschaltung des stromaddierenden Typs erfolgt, gibt es ein weiteres Verfahren, wobei eine Ausgangsspannung „A+" und eine weitere Ausgangsspannung „A–" notwendigerweise eine Inversionsbeziehung ausgeben müssen. Es ist zu beachten, dass das vorstehend beschriebene Verfahren der zweiten und der dritten Ausführungsform nicht auf eine solche D/A-Wandlerschaltung eines stromaddierenden Typs angewendet werden kann.
  • (VIERTER AUSFÜHRUNGSFORMMODUS)
  • 12 ist ein Schaltungsdiagramm, das eine Anordnung einer Offset-Kompensationsvorrichtung entsprechend einem vierten Ausführungsformmodus in Übereinstimmung mit der vorliegenden Erfindung darstellt. Es wird darauf hingewiesen, dass dieselben Referenznummern, die in der zweiten Ausführungsform dargestellt sind, für das Bezeichnen derselben oder ähnlicher Schaltungselemente benutzt werden, die in der vierten Ausführungsform verwendet werden. In der Offset-Kompensationsvorrichtung dieser vierten Ausführungsform wird eine Korrekturwert-Erzeugungsschaltung 440 durch eine 1/2-Schaltung 443 und einen Schalter SW5 gebildet. Die 1/2-Schaltung 443 verringert einen Zählwert einer Zähleinrichtung 442 um 1/2. Der Schalter SW5 wählt als ein Eingangssignal, das in die Addiereinrichtung 420 eingegeben wird, jegliches der Ausgangssignale, die von einer Addier-und-Subtrahier-Schaltung 432 und einem Zwischenspeicher 434 stammen. Andere Schaltungsanordnungen dieser Offset-Kompensationsvorrichtung sind denjenigen der in 10 dargestellten Schaltung ähnlich.
  • Vor dem Entfernen des Offsets einer D/A-Wandlerschaltung 500a (500b) wird ein Schalter SW4, der in einer Eingangsstufe der Vergleichseinrichtung 400 bereitgestellt ist, auf eine „a"-Klemmenseite geschaltet, um einen rechten/linken Strom-Offset zu entfernen. Ein Differenzausgang (negativ) der D/A-Wandlerschaltung 500a (500b) wird in diese „a"-Klemme dieses Schalters SW4 eingegeben. Des Weiteren kann, da der Schalter SW5 auf die „b"-Klemmenseite geschaltet worden ist, ein Ausgangssignal der Addier-und-Subtrahier-Schaltung 432 direkt in die Addiereinrichtung 420 eingegeben werden.
  • In diesem Fall entsprechen die Vergleichsspannungen, die in der Vergleichseinrichtung 400 verwendet werden, einer Referenzspannung „Vref", die an eine nicht-invertierende Klemme dieser Vergleichseinrichtung 400 angeschlossen ist, und dem Differenzausgang (negativ) des D/A-Wandlers 500a (500b), der an eine invertierende Klemme dieser Vergleichseinrichtung 400 angeschlossen ist, und sie stehen in keinem Verhältnis zueinander. Demzufolge kann dies einem solchen Fall entsprechen, in dem der Offset an die Differentialpaartransistoren der Vergleichseinrichtung, wie in der vorstehend beschriebenen ersten Ausführungsform erläutert, angelegt wird und kann eine solche Operation bewirken, dass eine Differenz zwischen dem Differenzausgang (negativ) und der Referenzspannung Vref durch die Vergleichseinrichtung 400 behalten wird.
  • Anschließend wird der Schalter SW4 von der „a"-Klemmenseite auf die „b"-Klemmenseite geschaltet. Zu diesem Zeitpunkt wird gleichzeitig eine solche Operation zum Entfernen des Eingangs-/Ausgangs-Offsets der D/A-Wandlerschaltung 500a (500b) innerhalb einer Zeitdauer, während der eine angepasste Spannung in dem Kondensator C1 der in 1 (2 bis 7) dargestellten Vergleichsschaltung behalten wird, durchgeführt, um den Offset der Vergleichseinrichtung anzupassen.
  • Mit anderen Worten bedeutet dies, dass in dem Fall, in dem der Eingang/Ausgang der D/A-Wandlerschaltung 500a (500b) einen Offset enthalten, ein solcher Korrekturwert, der diesen Offset entfernen kann, von einer Korrekturwert-Erzeugungsschaltung 440 ausgegeben wird, und dieser Korrekturwert wird anschließend auf das Eingangssignal in einer Addiereinrichtung 420 angewendet.
  • Im Folgenden wird eine Beschreibung der Operationen dieser Offset-Kompensationsvorrichtung gegeben. Zunächst werden solche Daten, die beispielsweise einem Gleichstromsignal von 1,7 V entsprechen, in die Addiereinrichtung 420 eingegeben. Zu diesem Zeitpunkt beginnt die Zähleinrichtung 442 eine Vorwärtszahl-Operation synchron mit der Dateneingabe von 1,7 V. Der Schalter SW5 führt direkt einen von der Zähleinrichtung 442 ausgegebenen Zählwert für eine Zeitdauer der Addiereinrichtung 420 zu, bis der Pegel des Ausgangssignals der Vergleichseinrichtung 400 zu einem niedrigen Pegel invertiert wird.
  • Da der in der Addiereinrichtung 420 angewendete Korrekturwert in der Anfangsphase „0" entspricht, werden die Eingabedaten von 1,7 V direkt in die D/A-Wandlerschaltung 500a (500b) eingegeben. Ein umgewandelter Ausgang (analoges Signal) dieser D/A-Wandlerschaltung 500a (500b) wird über den Schalter SW4 zu der invertierenden Klemme der Vergleichseinrichtung 400 übertragen, wohingegen die Referenzspannung Vref (2 V in dieser Ausführungsform) an die nicht-invertierende Klemme der Vergleichseinrichtung 400 angelegt wird.
  • Wenn angenommen wird, dass ein Ausgang „A–" der D/A-Wandlerschaltung 500a (500b) 1,7 V entspricht, wird ein solcher Offset von –0,29 V, der einer Differenz zwischen 1,71 V und der Referenzspannung Vref (2 V) entspricht, in der Vergleichseinrichtung 400 behalten. Dementsprechend wird, da der Offset von dem Potential der nicht-invertierenden Klemme angewendet wird, folgender Vergleich durchgeführt: 2 V – 0,29 V = 1,71 V. Zu diesem Zeitpunkt ist, wenn ein anderer Ausgang „A+" 1,69 V entspricht, und da das Potential an der nicht-invertierenden Klemme anscheinend höher wird, der Ausgang der Vergleichseinrichtung 400 der hohe Pegel. Als ein Ergebnis wird der Zählwert der Zähleinrichtung 442 in die Addiereinrichtung 420 eingegeben, um zu dem Eingangssignal addiert zu werden.
  • Wenn eine ähnliche Operation wiederholt ausgeführt wird und ein Ausgangssignal der D/A-Wandlerschaltung 500a (500b) „Vref (2 V) + Offsetspannung (–0,29 V) = 1,71 V" übersteigt, wird der Ausgangspegel der Vergleichseinrichtung 400 zu einem niedrigen Pegel invertiert, so dass die Zähleinrichtung 442 zurückgesetzt wird. Auch der zu diesem Zeitpunkt erhaltene Ausgang der Zähleinrichtung wird durch die 1/2-Schaltung 443 zu einem 1/2-Wert umgewandelt und anschließend wird dieser 1/2-Wert durch den Zwischenspeicher 444 zwischengespeichert, um in die Addiereinrichtung 420 eingegeben zu werden. Zu diesem Zeitpunkt wird der Schalter SW5 auf die „a"-Klemmenseite geschaltet.
  • Mit anderen Worten bedeutet dies, dass, da die Ausgangsspannung „A+" lediglich durch nur einen halben Wert des Zählwertes korrigiert wird, diese Ausgangsspannung „A+" (1,71 V + 1,69 V)/2 = 1,70 V beträgt. Die Ausgangsspannung „A–" wird jedoch ebenso hinsichtlich des korrigierten Wertes der Ausgangsspannung „A+", das heißt, (1,70 V – 1,69 V = +0,01 V), invers-korrigiert.
  • Das heißt, dass die Ausgangsspannung „A–" 1,71 V – (+0,01 V) = 1,70 V beträgt und demzufolge dasselbe Potential wie das der Ausgangsspannung „A+" hat. Als ein Ergebnis werden sowohl der positive als auch der negative Differenzausgang der D/A- Wandlerschaltung 500a (500b) zu dem Potential (1,70 V) vereinigt, so dass der Offset entfernt wird.
  • In diesem Fall kann, wenn die Spannung des Ausgangs „A–" niedriger als die Spannung des Ausgangs „A+" dieser D/A-Wandlerschaltung 500a (500b) ist, das heißt, wenn die Spannung von „A–" = 1,65 V und die Spannung von „A+" = 1,71 V ist, und da der Ausgangspegel der Vergleichseinrichtung 400 ein niedriger Pegel wird, die Anpassungsfunktion nicht wirksam werden. Folglich werden in der Phase der Anpassung des Ausgangs „A+" die normalen 1,7 –V Daten nicht eingegeben, sondern es müssen die niedrigeren Spannungs-(z. B. 0 V) Daten zwangsangewendet werden. Zu diesem Zweck muss eine bestimmte Zeitdauer, die zum Entfernen des Offsets erforderlich ist, sichergestellt werden.
  • In Übereinstimmung mit dieser vierten Ausführungsform wird der Zählwert der Zähleinrichtung 442 um 1/2 verringert und anschließend wird der um 1/2 verringerte Zählwert schließlich in dem Zwischenspeicher 444 zwischengespeichert. Hinsichtlich der Ausgangsspannung „A+" und der Ausgangsspannung „A–" wird, selbst in einem solchen Fall, in dem der D/A-Wandler 500a (500b) des stromaddierenden Typs, der notwendigerweise und lediglich die Inversionsbeziehung ausgibt, verwendet wird, die Symbolbeziehung umgekehrt und eine Differenz zwischen dem Potential der Ausgangsspannung „A+" und der Referenzspannung „Vref" wird durch die Vergleichseinrichtung behalten, so dass der Offset mit hoher Genauigkeit entfernt werden kann.
  • (FÜNFTER AUSFÜHRUNGSFORMMODUS)
  • 13 ist ein Schaltungsdiagramm, das eine Anordnung einer Offset-Kompensationsvorrichtung entsprechend einem fünften Ausführungsformmodus in Übereinstimmung mit der vorliegenden Erfindung darstellt. Es wird darauf hingewiesen, dass dieselben Referenznummern, die in der zweiten Ausführungsform dargestellt sind, für das Bezeichnen derselben oder ähnlicher Schaltungselemente benutzt werden, die in der fünften Ausführungsform verwendet werden. In der Offset-Kompensationsvorrichtung dieser fünften Ausführungsform enthält eine Korrekturwert-Erzeugungsschaltung 450 eine 1/2-Schaltung 443 und einen Schalter SW5. Die 1/2- Schaltung 443 verringert einen Zählwert einer Addier-und-Subtrahier-Schaltung (Vorwärts-/Rückwärtszähleinrichtung) 452 um 1/2. Der Schalter SW5 wählt als ein Eingangssignal, das in eine Addiereinrichtung 420 eingegeben wird, jegliches der Ausgangssignale, die von einer Addier-und-Subtrahier-Schaltung 432 und einem Zwischenspeicher 434 stammen. Andere Anordnungen dieser Offset-Kompensationsvorrichtung sind denjenigen der in 10 dargestellten Schaltung ähnlich.
  • Vor dem Entfernen des Offsets einer D/A-Wandlerschaltung 500a (500b) wird ein Schalter SW4, der in einer Eingangsstufe der Vergleichseinrichtung 400 bereitgestellt ist, auf eine „a"-Klemmenseite davon geschaltet, um einen rechten/linken Strom-Offset zu entfernen. Ein Differenzausgang (negativ) der D/A-Wandlerschaltung 500a (500b) wird in diese „a"-Klemme dieses Schalters SW4 eingegeben. Des Weiteren wird, da der Schalter SW5 auf die „b"-Klemmenseite davon geschaltet worden ist, ein Ausgangssignal der Addier-und-Subtrahier-Schaltung 452 direkt in die Addiereinrichtung 420 eingegeben werden.
  • In diesem Fall entsprechen die Vergleichsspannungen, die in der Vergleichseinrichtung 400 verwendet werden, einer Referenzspannung „Vref", die an eine nicht-invertierende Klemme dieser Vergleichseinrichtung 400 angeschlossen ist, und dem Differenzausgang (negativ) des D/A-Wandlers 500a (500b), der an eine invertierende Klemme dieser Vergleichseinrichtung 400 angeschlossen ist, und sie stehen in keinem Verhältnis zueinander. Demzufolge kann dies einem solchen Fall entsprechen, in dem der Offset an die Differentialpaartransistoren der Vergleichseinrichtung, wie in der vorstehend beschriebenen ersten Ausführungsform erläutert, angelegt wird und kann eine solche Operation bewirken, dass eine Differenz zwischen dem Differenzausgang (negativ) und der Referenzspannung Vref durch die Vergleichseinrichtung 400 behalten wird.
  • Anschließend wird ein Schalter SW4 von der „a"-Klemmenseite zu der „b"-Klemmenseite geschaltet. Zu diesem Zeitpunkt wird gleichzeitig eine solche Operation zum Entfernen des Eingangs-/Ausgangs-Offsets der D/A-Wandlerschaltung 500a (500b) innerhalb einer Zeitdauer, während der eine angepasste Spannung in dem Kondensator C1 der in 1 (2 bis 7) dargestellten Vergleichsschaltung behalten wird, durchgeführt, um den Offset der Vergleichseinrichtung anzupassen.
  • Mit anderen Worten bedeutet dies, dass in dem Fall, in dem der Eingang/Ausgang der D/A-Wandlerschaltung 500a (500b) einen Offset enthalten, ein solcher Korrekturwert, der diesen Offset entfernen kann, von einer Korrekturwert-Erzeugungsschaltung 450 ausgegeben wird, und dieser Korrekturwert wird anschließend auf das Eingangssignal in einer Addiereinrichtung 420 angewendet.
  • Im Folgenden wird eine Beschreibung der Operationen dieser Offset-Kompensationsvorrichtung gegeben. Zunächst werden solche Daten, die beispielsweise einem Gleichstromsignal von 1,7 V entsprechen, in die Addiereinrichtung 420 eingegeben. Zu diesem Zeitpunkt führt die Addier-und-Subtrahier-Schaltung 452 eine Addier-und-Subtrahier-Operation synchron mit der Dateneingabe von 1,7 V aus. In dem Fall, in dem ein von der Vergleichseinrichtung 400 ausgegebener Signalpegel ein hoher Pegel ist, führt die Addier-und-Subtrahier-Schaltung 452 eine Vorwärtszähl-Operation durch, wohingegen in dem Fall, in dem ein von der Vergleichseinrichtung 400 ausgegebener Signalpegel ein niedriger Pegel ist, die Addier-und-Subtrahier-Schaltung 452 eine Rückwärtszähl-Operation durchführt.
  • Der Schalter SW5 führt einen von der Addier-und-Subtrahier-Schaltung 452 ausgegebenen Berechnungswert über den Schalter SW5 direkt der Addiereinrichtung 420 zu, wobei eine ausreichend lange Zeitdauer vergangen ist, während der das Offset-Entfernen konvergiert wird. Da der in die Addiereinrichtung 420 eingegebene Korrekturwert in der Anfangsphase „0" entspricht, werden die Eingabedaten von 1,7 V direkt in die D/A-Wandlerschaltung 500a (500b) eingegeben. Ein umgewandelter Ausgang (analoges Signal) dieser D/A-Wandlerschaltung 500a (500b) wird über den Schalter SW4 zu der invertierenden Klemme der Vergleichseinrichtung 400 übertragen, wohingegen die Referenzspannung Vref (2 V in dieser Ausführungsform) an die nicht-invertierende Klemme der Vergleichseinrichtung 400 angelegt wird.
  • Wenn angenommen wird, dass ein Ausgang „A–" der D/A-Wandlerschaltung 500a (500b) 1,7 V entspricht, wird ein solcher Offset von –0,29 V, der einer Differenz zwischen 1,71 V und der Referenzspannung Vref (2 V) entspricht, in der Vergleichseinrichtung 400 behalten. Dementsprechend wird, da der Offset von dem Potential der nicht-invertierenden Klemme angewendet wird, folgender Vergleich durchgeführt: 2 V – 0,29 V = 1,71 V. Zu diesem Zeitpunkt ist, wenn ein anderer Ausgang „A+" 1,69 V entspricht, und da das Potential an der nicht-invertierenden Klemme anscheinend höher wird, der Ausgang der Vergleichseinrichtung 400 der hohe Pegel. Als ein Ergebnis wird das Berechnungsergebnis der Addier-und-Subtrahier-Schaltung 452 über den Schalter SW5 in die Addiereinrichtung 420 eingegeben, um zu dem Eingangssignal addiert zu werden.
  • Wenn eine ähnliche Operation wiederholt ausgeführt wird und ein Ausgangssignal der D/A-Wandlerschaltung 500a (500b) „Vref (2 V) + Offsetspannung (–0,29 V) = 1,71 V" übersteigt, wird der Ausgangspegel der Vergleichseinrichtung 400 zu einem niedrigen Pegel invertiert. Als ein Ergebnis wiederholt die Addier-und-Subtrahier-Schaltung 452 eine Addieroperation und eine Subtrahieroperation bei der Spannung von 1,71 V und das Additionsergebnis sowie das Subtraktionsergebnis werden gegen 1,7 V konvergiert. Auch der zu diesem Zeitpunkt erhaltene Ausgang der Zähleinrichtung wird zu einem 1/2-Wert davon durch die 1/2-Schaltung 443 umgewandelt und anschließend wird dieser 1/2-Wert durch den Zwischenspeicher 444 zwischengespeichert und in die Addiereinrichtung 420 eingegeben. Zu diesem Zeitpunkt wird, da der Schalter SW5 auf die „a"-Klemmenseite davon geschaltet wird, ein Ausgangswert der Addier-und-Subtrahier-Schaltung 452 durch die 1/2-Schaltung 453 zu einem 1/2-Wert dieser Ausgangsspannung umgewandelt und anschließend durch den Zwischenspeicher 454 zwischengespeichert, wobei dieser Zeitplan ordnungsgemäß berücksichtigt wird.
  • Mit anderen Worten bedeutet dies, dass, da die Ausgangsspannung „A+" lediglich durch nur einen halben Wert des Zählwertes korrigiert wird, diese Ausgangsspannung „A+" (1,71 V + 1,69 V)/2 = 1,70 V beträgt. Die Ausgangsspannung „A–" wird jedoch ebenso hinsichtlich des korrigierten Wertes der Ausgangsspannung „A+", das heißt, (1,70 V – 1,69 V = +0,01 V), invers-korrigiert. Das heißt, die Ausgangsspannung „A–" beträgt 1,71 V – (+0,01 V) = 1,70 V und hat demzufolge dasselbe Potential wie das der Ausgangsspannung „A+". Als ein Ergebnis werden sowohl der positive als auch der negative Differenzausgang der D/A-Wandlerschaltung 500a (500b) zu dem Potential (1,70 V) vereinigt, so dass der Offset entfernt wird.
  • In diesem Fall müssen, wenn die Spannung des Ausgangs „A–" niedriger als die Spannung des Ausgangs „A+" dieser D/A-Wandlerschaltung 500a (500b) ist, das heißt, wenn die Spannung von „A– = 1,65 V" und die Spannung von „A+ = 1,71 V" ist, und da dieselbe Operation durchgeführt werden kann, die niedrigeren Spannungs-(z. B. 0 V) Daten nicht zwangangewendet werden. Als ein Ergebnis kann lediglich die für das Anpassen des Offset-Fehlers erforderliche Anpassungszeit ausreichend werden.
  • In Übereinstimmung mit dieser fünften Ausführungsform wird der Zählwert der Zähleinrichtung 442 um 1/2 verringert und anschließend wird der um 1/2 verringerte Zählwert schließlich in dem Zwischenspeicher 444 zwischengespeichert. Hinsichtlich der Ausgangsspannung „A+" und der Ausgangsspannung „A–" wird, selbst in einem solchen Fall, in dem die D/A-Wandlerschaltung 500a (500b) des stromaddierenden Typs, die notwendigerweise und lediglich die Inversionsbeziehung ausgibt, verwendet wird, die Symbolbeziehung umgekehrt und eine Differenz zwischen dem Potential der Ausgangsspannung „A+" und der Referenzspannung „Vref" wird durch die Vergleichseinrichtung behalten, so dass der Offset mit hoher Genauigkeit entfernt werden kann. Des Weiteren müssen, da die Addier-und-Subtrahier-Schaltung 452 verwendet wird, selbst in einem solchen Fall, in dem die Spannung des Ausgangs „A–" niedriger als Spannung des Ausgangs „A+" ist, da eine ähnliche Operation durchgeführt werden kann, die niedrigeren Spannungs-(z. B. 0 V) Daten in der Addiereinrichtung 420 nicht zwangsangewendet werden. Als ein Ergebnis kann, da lediglich die Anpassungszeit zum Anpassen des Offset-Fehlers ausreichend sein kann, die Zeit zum Entfernen des Offsets verkürzt werden.
  • Wie dies vorangehend erläutert wurde, wird in den Ausführungsformen zwei bis fünf, da die Vergleichseinrichtung, die über die Offset-Addierfunktion verfügt, angewendet wird, der Offset der Vergleichseinrichtung selbst angepasst. Als ein Ergebnis kann der Offset der Vergleichseinrichtung als Null behandelt werden und folglich kann der Offset der D/A-Wandlerschaltung 500a (500b) mit hoher Genauigkeit entfernt werden.
  • (SECHSTER AUSFÜHRUNGSFORMMODUS)
  • 14 ist ein Schaltungsdiagramm, das eine Anordnung einer Offset-Kompensationsvorrichtung entsprechend einem sechsten Ausführungsformmodus darstellt. Es wird darauf hingewiesen, dass dieselben Referenznummern, die in der zweiten Ausführungsform dargestellt sind, für das Bezeichnen derselben oder ähnlicher Schaltungselemente benutzt werden, die in der sechsten Ausführungsform verwendet werden. In der Offset-Kompensationsvorrichtung dieser sechsten Ausführungsform enthält eine Korrekturwert-Erzeugungsschaltung 460 eine Invertierungseinrichtung 461, eine Zähleinrichtung 462, die Zwischenspeicher 463 und 464, eine Addiereinrichtung 465, eine 1/2-Schaltung 466, einen Schalter SW5, einen weiteren Schalter SW6 und noch einen weiteren Schalter SW7. Die Invertierungseinrichtung 461 invertiert ein Ausgangssignal einer Vergleichseinrichtung 600. Der Schalter SW5 schaltet jegliches eines Ausgangssignals der Zähleinrichtung 462 und eines Ausgangssignals der 1/2-Schaltung 466 als ein Eingangssignal in die Addiereinrichtung 420. Dem Schalter SW6 wird ein Ausgangssignal der Zähleinrichtung 462 zugeführt, um selektiv entweder in den Zwischenspeicher 463 oder den Zwischenspeicher 464 eingegeben zu werden. Anschließend schaltet der Schalter SW7 jegliches eines Ausgangssignals der Vergleichseinrichtung 600 und eines invertierten Ausgangssignals der Vergleichseinrichtung als ein Eingangssignal in die Zähleinrichtung 462. Es sind, wobei die mit der Offset-Anpassungsfunktion ausgestattete Vergleichseinrichtung, die in der vorstehend beschriebenen ersten Ausführungsform erläutert wird, nicht als die Vergleichseinrichtung 600 verwendet wird, weitere Anordnungen denjenigen der in 10 dargestellten ersten Ausführungsform ähnlich, mit der Ausnahme, dass eine solche Vergleichseinrichtung verwendet wird, wobei der Offset während der normalen Vergleichs-/Messoperation vorhanden ist.
  • Vor dem Entfernen des Offsets einer D/A-Wandlerschaltung 500a (500b) wird ein Schalter SW4, der in einer Eingangsstufe der Vergleichseinrichtung 600 bereitgestellt ist, auf eine „a"-Klemmenseite davon geschaltet, und auch der Schalter SW6 sowie der Schalter SW7, die gemeinsam in Bezug auf den Schalter SW4 betrieben werden, werden auf die „a"-Klemmenseiten davon geschaltet. Der Schalter SW5 wird jedoch auf eine „b"-Klemmenseite davon geschaltet.
  • In diesem Fall vergleicht die Vergleichseinrichtung 600 die Referenzspannung „Vref", die an eine nicht-invertierende Klemme davon angeschlossen ist, mit einem Differenzausgangs-(negativ) Signal des D/A-Wandlers 500a (500b), der an eine invertierende Klemme davon angeschlossen ist, um eine Offset-Entfernungsoperation hinsichtlich der Ausgangsspannung „A–" des D/A-Wandlers 500a (500b) durchzuführen. Das Offset-Entfernungsergebnis wird durch den Zwischenspeicher 463 zwischengespeichert.
  • Anschließend werden die Schalter SW4, SW6 und SW7 auf die „b"-Klemmenseiten davon geschaltet. Zu diesem Zeitpunkt vergleicht die Vergleichsschaltung 600 die Referenzspannung Vref, die an die nicht-invertierende Klemme davon angeschlossen ist, mit einem Differenzausgangs-(positiv) Signal der D/A-Wandlerschaltung 500a (500b), das an eine invertierende Klemme davon angeschlossen ist, um eine Offset-Entfernungsoperation hinsichtlich der Ausgangsspannung „A+" der D/A-Wandlerschaltung 500a (500b) durchzuführen. Das Offset-Entfernungsergebnis wird durch den Zwischenspeicher 464 zwischengespeichert.
  • Nachdem eine Reihe der vorangehend beschriebenen Prozessoperationen ausgeführt wurde, wird der Schalter SW5 auf eine „a"-Klemmenseite davon geschaltet, und des Weiteren werden sowohl der durch den Zwischenspeicher 463 zwischengespeicherte Wert als auch der durch den Zwischenspeicher 464 zwischengespeicherte Wert durch die Addiereinrichtung 465 zueinander addiert. Das aufaddierte Ergebnis wird durch die 1/2-Schaltung 466 zu einem 1/2 dieses aufaddierten Wertes umgewandelt und anschließend wird der aufaddierte 1/2-Wert in die Addiereinrichtung 420 eingegeben.
  • Mit anderen Worten bedeutet dies, dass in dem Fall, in dem der Eingang/Ausgang der D/A-Wandlerschaltung 500a (500b) den Offset enthalten, ein solcher Korrekturwert, der diesen Offset entfernen kann, von der Korrekturwert-Erzeugungsschaltung 460 ausgegeben wird. Anschließend wird dieser Korrekturwert auf das Eingangssignal in der Addiereinrichtung 420 angewendet.
  • Im Folgenden wird eine Beschreibung der Operationen dieser Offset-Kompensationsvorrichtung gegeben. Zunächst werden solche Daten, die beispielsweise einem Gleichstromsignal von 1,7 V entsprechen, in die Addiereinrichtung 420 eingegeben. Zu diesem Zeitpunkt beginnt die Zähleinrichtung 462 eine Vorwärtszahl-Operation synchron mit der Dateneingabe von 1,7 V. Der Schalter SW5 führt einen von der Zähleinrichtung 462 ausgegebenen Berechnungswert direkt der Addiereinrichtung 420 für eine Zeitdauer zu, bis der Pegel des Ausgangssignals der Vergleichseinrichtung 600 zu einem niedrigen Pegel invertiert wird.
  • Da der in die Addiereinrichtung 420 eingegebene Korrekturwert in der Anfangsphase „0" entspricht, werden die Eingabedaten von 1,7 V direkt in die D/A-Wandlerschaltung 500a (500b) eingegeben. Ein umgewandelter Ausgang (analoges Signal) dieser D/A-Wandlerschaltung 500a (500b) wird über den Schalter SW4 der invertierenden Klemme der Vergleichseinrichtung 600 zugeführt, wohingegen die Referenzspannung Vref (2 V in dieser Ausführungsform) an die nicht-invertierende Klemme der Vergleichseinrichtung 600 angelegt wird.
  • Wenn angenommen wird, dass eine Ausgangsspannung „A–" der D/A-Wandlerschaltung 500a (500b) 2,05 V entspricht, stellt die Vergleichseinrichtung 600 fest, dass diese Eingangsspannung von 2,05 V höher als die Referenzspannung Vref ist, und demzufolge wird ein Ausgangssignalpegel dieser Vergleichseinrichtung 600 ein niedriger Pegel. Da der Schalter SW7 an die „a"-Klemmenseite angeschlossen ist, wird der Ausgang mit niedrigem Pegel der Vergleichseinrichtung 600 durch die Invertierungseinrichtung 461 invertiert, um zu einem hohen Pegel zu werden, der dann in die Zähleinrichtung 462 eingegeben wird.
  • Als ein Ergebnis führt die Zähleinrichtung 462 eine Vorwärtszähl-Operation durch und anschließend wird der Zählwert über den Schalter SW5 der Addiereinrichtung 420 zugeführt, um addiert zu werden. Wenn angenommen wird, dass die D/A-Wandlerschaltung 500a (500b) einer solchen D/A-Wandlerschaltung wie der D/A-Wandlerschaltung des stromaddierenden Typs entspricht und der Differenzausgang (positiv) „A+" sowie der Differenzausgang (negativ) „A–" notwendigerweise die Inversionsbeziehung besitzen, kann der Offset des Differenzausgangs „A–", zu dem der Wert addiert wurde, reduziert werden. Mit anderen Worten bedeutet dies, dass die Ausgangsspannung „A–" von 2,05 V verringert werden kann.
  • Anschließend wird diese Operation wiederholt ausgeführt, bis der Ausgangssignalpegel der Vergleichseinrichtung 600 ein niedriger Pegel ist, das heißt, die Ausgangsspannung von „A–" niedriger als die Referenzspannung Vref ist. In dieser Ausführungsform wird, wenn angenommen wird, dass ein analoger Ausgang der D/A-Wandlerschaltung 500a (500b) gleich 0,02 V in Bezug auf eine Erhöhung der Zähleinrichtung 462 um 1 ist, eine Reihe dieser Operationen zu einer solchen Zeit ausgeführt, wenn die Zähleinrichtung 462 3 Mal zählt. Zu der Zeit, zu der eine Reihe dieser Operationen beendet wird, wird dieser Zählwert 3 durch den Zwischenspeicher 463 zwischengespeichert.
  • Anschließend werden die Schalter SW4, SW6 und SW7 mit den „b"-Klemmenseiten davon verbunden. Danach wird eine ähnliche Operation wie die vorangehend beschriebene Operation ausgeführt. Nun beurteilt, wenn angenommen wird, dass die Differenzausgangsspannung von „A+" gleich 1,89 V ist, die Vergleichseinrichtung 600, dass diese Eingangsspannung von 1,89 V geringer als die Referenzspannung Vref ist und demzufolge wird ein Ausgangssignalpegel dieser Vergleichseinrichtung 600 ein hoher Pegel. Da der Schalter SW7 mit der „b"-Klemmenseite verbunden ist, wird der Ausgangspegel der Vergleichseinrichtung 600 direkt ein hoher Pegel, der daraufhin in die Zähleinrichtung 462 eingegeben wird. Die Zähleinrichtung 462 führt anschließend eine Vorwärtszähl-Operation durch und dieser Zählwert wird über den Schalter SW5 der Addiereinrichtung 420 zugeführt, um addiert zu werden.
  • Bezüglich des Differenzausgangs (positiv) „A+" der D/A-Wandlerschaltung 500a (500b) wird der Offset davon um diesen aufaddierten Wert erhöht. Das heißt, die Spannung von 1,89 V wird erhöht. Anschließend wird diese Operation wiederholt ausgeführt, bis der Ausgangssignalpegel der Vergleichseinrichtung 600 ein niedriger Pegel ist, das heißt, die Ausgangsspannung von „A–" höher als die Referenzspannung Vref ist. In dieser Ausführungsform wird, wenn angenommen wird, dass ein analoger Ausgang der D/A-Wandlerschaltung 500a (500b) gleich 0,02 V in Bezug auf eine Erhöhung der Zähleinrichtung 462 um 1 ist, eine Reihe dieser Operationen zu einer solchen Zeit ausgeführt, wenn die Zähleinrichtung 462 6 Mal zählt. Zu der Zeit, zu der eine Reihe dieser Operationen beendet wird, wird dieser Zählwert 6 durch den Zwischenspeicher 464 zwischengespeichert.
  • Anschließend wird der Schalter SW5 mit der „a"-Klemmenseite davon verbunden, und des Weiteren werden die durch die Zwischenspeicher 463 und 464 zwischengespeicherten Werte durch die Addiereinrichtung 465 zueinander addiert und im Anschluss daran wird ein aufaddierter Wert in der 1/2-Schaltung 466 um 1/2 verringert, um den 1/2 aufaddierten Wert als einen Korrekturwert zu erhalten. Danach wird dieser Korrekturwert in die Addiereinrichtung 420 eingegeben. Beispielsweise wird der Zählwert 3 des Zwischenspeichers 463 in der Addiereinrichtung 420 zu dem Zählwert 6 des Zwischenspeichers 464 addiert. Ein aufaddierter Wert beträgt 9 und dieser Wert 9 wird durch die 1/2-Schaltung 466 um 1/2 verringert, so dass ein Wert von 4 als der Korrekturwert erhalten wird. Im Anschluss daran wird dieser Korrekturwert durch die Addiereinrichtung 420 zu dem Eingangssignal addiert. In diesem Fall wird der Differenzausgang (positiv) „A+" des D/A-Wandlers 500a (500b) korrigiert, um 1,97 V zu erhalten. Gleichermaßen wird der Differenzausgang (negativ) „A–" dieses D/A-Wandlers 500a (500b) 1,97 V, so dass der Offset entfernt werden kann.
  • Andererseits enthält in dieser sechsten Ausführungsform, da die Vergleichseinrichtung 600 des normalen Typs verwendet wird, diese Vergleichseinrichtung 600 selbst einen Offset-Fehler. Es wird eine Beschreibung eines solchen Falls gegeben, in dem die Vergleichseinrichtung 600 einen solchen Offset-Fehler besitzt.
  • Zunächst werden solche Daten, die beispielsweise einem Gleichstromsignal von 1,7 V entsprechen, in die Addiereinrichtung 420 eingegeben. Zu diesem Zeitpunkt beginnt die Zähleinrichtung 462 synchron zu der Dateneingabe von 1,7 V mit einer Vorwärtszahl-Operation. Der Schalter SW5 führt einen von der Zähleinrichtung 442 ausgegebenen Berechnungswert direkt der Addiereinrichtung 462 für eine Zeitdauer zu, bis der Pegel des Ausgangssignals der Vergleichseinrichtung 600 zu einem geringen Pegel invertiert ist.
  • Da der Korrekturwert, der in die Addiereinrichtung 420 eingegeben wird, in der Anfangsphase „0" entspricht, werden die Eingabedaten von 1,7 V direkt in die D/A-Wandlereinrichtung 500a (500b) eingegeben. Ein umgewandelter Ausgang (analoges Signal) dieser D/A-Wandlerschaltung 500a (500b) wird über den Schalter SW4 zu der invertierenden Klemme der Vergleichseinrichtung 600 übertragen, wohingegen die Referenzspannung Vref (2 V in dieser Ausführungsform) an die nicht-invertierende Klemme der Vergleichseinrichtung 600 angelegt wird.
  • Nun wird angenommen, dass der Offset der Vergleichseinrichtung 600 –0,10 V entspricht. In dem Fall, in dem die Differenzausgangsspannung „A–" gleich 2,05 V ist, und da die Vergleichseinrichtung 600 diese Differenzausgangsspannung „A–" mit (Vref – 0,10 V = 1,90 V) vergleicht, beurteilt diese Vergleichseinrichtung 600, dass die Differenzausgangsspannung „A–" größer als 1,90 V ist, und demzufolge ist ein Ausgangspegel davon ein niedriger Pegel.
  • Da der Schalter SW7 mit der „a"-Klemmenseite davon verbunden wird, wird der Ausgangssignalpegel der Vergleichseinrichtung 600 ein hoher Pegel, der anschließend in die Zähleinrichtung 462 eingegeben wird. Als ein Ergebnis führt die Zähleinrichtung 462 eine Vorwärtszähl-Operation aus und danach wird der Zählwert über den Schalter SW5 zugeführt, um durch die Addiereinrichtung 420 zu einem I(Q) addiert zu werden.
  • Wenn angenommen wird, dass die D/A-Wandlerschaltung 500a (500b) einer solchen D/A-Wandlerschaltung wie einer D/A-Wandlerschaltung des stromaddierenden Typs entspricht und der Differenzausgang (positiv) „A+" sowie der Differenzausgang (negativ) „A–" notwendigerweise die Inversionsbeziehung besitzen, kann der Offset des Differenzausgangs „A–", zu dem der Wert addiert wurde, reduziert werden. Mit anderen Worten bedeutet dies, dass die Ausgangsspannung „A–" von 2,05 V reduziert wird. Anschließend wird diese Operation wiederholt ausgeführt, bis der Ausgangssignalpegel der Vergleichseinrichtung 600 ein niedriger Pegel ist, das heißt, die Ausgangsspannung von „A–" niedriger als 1,90 V ist. In dieser Ausführungsform wird, wenn angenommen wird, dass ein analoger Ausgang der D/A-Wandlerschaltung 500a (500b) gleich 0,02 V in Bezug auf eine Erhöhung der Zähleinrichtung 462 um 1 ist, eine Reihe dieser Operationen zu einer solchen Zeit ausgeführt, wenn die Zähleinrichtung 462 8 Mal zählt. Zu der Zeit, zu der eine Reihe dieser Operationen beendet wird, wird dieser Zählwert 8 durch den Zwischenspeicher 463 zwischengespeichert.
  • Anschließend werden die Schalter SW4, SW6 und SW7 mit den „b"-Klemmenseiten davon verbunden. Danach wird eine ähnliche Operation wie die vorangehend beschriebene Operation ausgeführt. Nun beurteilt, wenn angenommen wird, dass die Differenzausgangsspannung von „A+" gleich 1,89 V ist, die Vergleichseinrichtung 600, dass diese Eingangsspannung von 1,89 V niedriger ist als 1,90 V, und somit wird ein Ausgangssignalpegel dieser Vergleichseinrichtung 600 ein hoher Pegel. Da der Schalter SW7 mit der „b"-Klemmenseite verbunden ist, wird der Ausgangspegel der Vergleichseinrichtung 600 direkt ein hoher Pegel, der anschließend in die Zähleinrichtung 462 eingegeben wird. Die Zähleinrichtung 462 führt daraufhin eine Vorwärtszähl-Operation durch und dieser Zählwert wird über den Schalter SW5 zugeführt, um in der Addiereinrichtung 420 zu dem I(Q) addiert zu werden.
  • Bezüglich des Differenzausgangs (positiv) „A+" der D/A-Wandlerschaltung 500a (500b) wird der Offset davon um diesen aufaddierte Wert erhöht. Das heißt, die Spannung von 1,89 V wird erhöht. Anschließend wird diese Operation wiederholt ausgeführt, bis der Ausgangssignalpegel der Vergleichseinrichtung 600 ein niedriger Pegel ist, das heißt, die Ausgangsspannung von „A+" höher als 1,90 V ist. In dieser Ausführungsform wird, wenn angenommen wird, dass ein analoger Ausgang der D/A-Wandlerschaltung 500a (500b) gleich 0,02 V in Bezug auf eine Erhöhung der Zähleinrichtung 462 um 1 ist, eine Reihe dieser Operationen zu einem solchen Zeitpunkt ausgeführt, zu dem die Zähleinrichtung 462 1 Mal zählt. Zu der Zeit, zu der eine Reihe dieser Operationen beendet wird, wird dieser Zählwert 1 durch den Zwischenspeicher 463 zwischengespeichert.
  • Anschließend wird der Schalter SW5 mit der „a"-Klemmenseite davon verbunden und der Korrekturwert wird in die Addiereinrichtung 420 eingegeben. Als dieser Korrekturwert werden die Daten, die in den Zwischenspeichern 463 und 464 zwischengespeichert sind, verwendet. Mit anderen Worten bedeutet dies, dass der Zählwert 8 des Zwischenspeichers 463 durch die Addiereinrichtung 465 zu dem Zählwert 1 des Zwischenspeichers 464 addiert wird. Ein aufaddierter Wert ist 9 und dieser Wert 9 wird durch die 1/2-Schaltung 466 um 1/2 verringert, so dass ein Wert von 4 als der Korrekturwert erhalten wird. Danach wird dieser Korrekturwert durch die Addiereinrichtung 420 zu dem Eingangssignal addiert. In diesem Fall wird der Differenzausgang (positiv) „A+" der D/A-Wandlerschaltung 500a (500b) korrigiert, um 1,97 V zu werden. Gleichermaßen wird der Differenzausgang (negativ) „A–" dieser D/A-Wandlerschaltung 500a (500b) 1,97 V, so dass der Offset entfernt werden kann.
  • In Übereinstimmung mit dieser sechsten Ausführungsform haben, obwohl der Offset der Vergleichseinrichtung 600 den Fehler des richtigen Wertes Vref besitzt, wenn dieser Wert wie die Vergleichssubjekte des Differenzausgangs „A+" und des Differenzausgangs „A–" konstant ist, die absoluten Werten kein Verhältnis. Als ein Ergebnis hat, da die vorangehend beschriebene Berechnung ausgeführt wird, der Offset der Vergleichseinrichtung 600 keinen nachteiligen Einfluss und demzufolge kann der Offset der D/A-Wandlerschaltung 500a (500b) mit hoher Genauigkeit unter Verwendung der normalen Vergleichseinrichtung entfernt werden.
  • Es ist des Weiteren zu beachten, dass in der vorangehend beschriebenen sechsten Ausführungsform der Differenzausgang (positiv) „A+" niedriger als oder gleich der Spannung (Vref + Offsetspannung der Vergleichseinrichtung 600) eingestellt werden muss, wohingegen der Differenzausgang (negativ) „A–" höher als oder gleich der Spannung (Vref + Offsetspannung der Vergleichseinrichtung 600) eingestellt werden muss. Mit anderen Worten bedeutet dies, dass als die Anfangsdaten solche niedrigen Spannungsdaten (z. B. 0 V) verwendet werden müssen, anstatt die Daten von 1,7 V anzuwenden, wobei ein ausreichend großer Spielraum berücksichtigt wird. Somit wird die längere Offset-Entfernungszeit benötigt.
  • (SIEBENTER AUSFÜHRUNGSFORMMODUS)
  • 15 ist ein Schaltungsdiagramm, das eine Anordnung einer Offset-Kompensationsvorrichtung entsprechend einem siebenten Ausführungsformmodus darstellt. Es wird darauf hingewiesen, dass dieselben Referenznummern, die in der zweiten Ausführungsform von 10 dargestellt sind, für das Bezeichnen derselben oder ähnlicher Schaltungselemente benutzt werden, die in der siebenten Ausführungsform verwendet werden. In der Offset-Kompensationsvorrichtung dieser siebenten Ausführungsform enthält eine Korrekturwert-Erzeugungsschaltung 470 eine Invertierungseinrichtung 471, eine Addier-und-Subtrahier-Schaltung (Vorwärts-/Rückwärtszähleinrichtung) 472, die Zwischenspeicher 473 und 474, eine Addiereinrichtung 475, eine 1/2-Schaltung 476, eine andere Addiereinrichtung 420, einen Schalter SW5, einen weiteren Schalter SW6 und noch einen weiteren Schalter SW7. Die Invertierungseinrichtung 471 invertiert ein Ausgangssignal einer Vergleichseinrichtung 600. Der Schalter SW5 schaltet jegliches eines Ausgangssignals der Zähleinrichtung 472 und eines Ausgangssignals der 1/2-Schaltung 476 als ein Eingangssignal in die Addiereinrichtung 420. Der Schalter SW6 empfängt ein Ausgangssignal der Addier-und-Subtrahier-Schaltung 472 und gibt dies selektiv entweder in den Zwischenspeicher 473 oder den Zwischenspeicher 474 ein. Anschließend schaltet der Schalter SW7 jegliches eines Ausgangssignals der Vergleichseinrichtung 600 und eines invertierten Ausgangssignals der Vergleichseinrichtung als ein Eingangssignal in die Zähleinrichtung 472. Es sind, wobei die mit der Offset-Anpassungsfunktion ausgestattete Vergleichseinrichtung, die in der vorstehend beschriebenen ersten Ausführungsform erläutert wird, nicht als die Vergleichseinrichtung 600 verwendet wird, weitere Anordnungen denjenigen der in 10 dargestellten ersten Ausführungsform ähnlich, mit der Ausnahme, dass die normale Vergleichseinrichtung verwendet wird.
  • Vor dem Entfernen des Offsets einer D/A-Wandlerschaltung 500a (500b) wird ein Schalter SW4, der in einer Eingangsstufe der Vergleichseinrichtung 600 bereitgestellt ist, auf eine „a"-Klemmenseite davon geschaltet, und auch der Schalter SW6 sowie der Schalter SW7, die gemeinsam in Bezug auf den Schalter SW4 betrieben werden, werden auf die „a"-Klemmenseiten davon geschaltet. Der Schalter SW5 wird jedoch auf eine „b"-Klemmenseite davon geschaltet. Als ein Ergebnis vergleicht die Vergleichseinrichtung 600 die Referenzspannung Vref, die an eine nicht-invertierende Klemme davon angeschlossen ist, mit einem Differenzausgang (negativ) „A–" des D/A-Wandlers 500a (500b), der an eine invertierende Klemme davon angeschlossen ist, um eine Offset-Entfernungsoperation hinsichtlich der Ausgangsspannung „A–" des D/A-Wandlers 500a (500b) durchzuführen. Das Offset-Entfernungsergebnis wird durch den Zwischenspeicher 473 zwischengespeichert.
  • Anschließend werden die Schalter SW4, SW6 und SW7 auf die „b"-Klemmenseiten davon geschaltet. Zu diesem Zeitpunkt vergleicht die Vergleichsschaltung 600 die Referenzspannung Vref, die an die nicht-invertierende Klemme davon angeschlossen ist, mit einem Differenzausgang (positiv) „A+" des D/A-Wandlers 500a (500b), der an eine invertierende Klemme davon angeschlossen ist, um eine Offset-Entfernungsoperation hinsichtlich der Ausgangsspannung „A+" des D/A-Wandlers 500a (500b) durchzuführen. Das Offset-Entfernungsergebnis wird durch den Zwischenspeicher 474 zwischengespeichert.
  • Nachdem eine Reihe der vorangehend beschriebenen Prozessoperationen ausgeführt wurde, wird der Schalter SW5 auf die „a"-Klemmenseite davon geschaltet, und des Weiteren werden sowohl der durch den Zwischenspeicher 473 zwischengespeicherte Wert als auch der durch den Zwischenspeicher 474 zwischengespeicherte Wert durch die Addiereinrichtung 475 zueinander addiert. Das aufaddierte Ergebnis wird durch die 1/2-Schaltung 476 zu einem 1/2 dieses aufaddierten Wertes umgewandelt und anschließend wird der 1/2 aufaddierte Wert in die Addiereinrichtung 420 eingegeben. Mit anderen Worten bedeutet dies, dass in einem solchen Fall, in dem der Eingang/Ausgang der D/A-Wandlerschaltung 500a (500b) einen Offset enthalten, ein solcher Korrekturwert, der diesen Offset entfernen kann, von der Korrekturwert-Erzeugungsschaltung 470 ausgegeben wird. Anschließend wird dieser Korrekturwert auf das Eingangssignal in der Addiereinrichtung 420 angewendet. Im Folgenden wird eine Beschreibung der Operationen dieser Offset-Kompensationsvorrichtung gegeben.
  • Zunächst werden solche Daten, die beispielsweise einem Gleichstromsignal von 1,7 V entsprechen, in die Addiereinrichtung 420 eingegeben. Zu diesem Zeitpunkt führt die Addier-und-Subtrahier-Schaltung 472 eine Vorwärtszahl-Operation synchron mit der Dateneingabe von 1,7 V in dem Fall durch, in dem ein von der Vergleichseinrichtung 600 ausgegebener Signalpegel ein hoher Pegel ist, wohingegen die Addier-und-Subtrahier-Schaltung 472 eine Rückwärtszähl-Operation in dem Fall durchführt, in dem ein von der Vergleichseinrichtung 600 ausgegebener Signalpegel ein niedriger Pegel ist.
  • Der Schalter SW5 führt einen von der Addier-und-Subtrahier-Schaltung 472 ausgegebenen Berechnungswert direkt der Addiereinrichtung 420 für eine Zeitdauer zu, während der die Offset-Entfernungsoperation ausreichend konvergiert wird. Da der in der Addiereinrichtung 420 angewendete Korrekturwert in der Anfangsphase „0" entspricht, werden die Eingabedaten von 1,7 V direkt in die D/A-Wandlerschaltung 500a (500b) eingegeben.
  • Ein umgewandelter Ausgang (analoges Signal) dieser D/A-Wandlerschaltung 500a (500b) wird über den Schalter SW4 zu der invertierenden Klemme der Vergleichseinrichtung 600 übertragen, wohingegen die Referenzspannung Vref (2 V in dieser Ausführungsform) an die nicht-invertierende Klemme der Vergleichseinrichtung 600 angelegt wird.
  • Wenn angenommen wird, dass eine Ausgangsspannung „A–" der D/A-Wandlerschaltung 500a (500b) 1,89 V entspricht, stellt die Vergleichseinrichtung 600 fest, dass diese Eingangsspannung von 1,89 V niedriger als die Referenzspannung Vref ist, und demzufolge wird ein Ausgangssignalpegel dieser Vergleichseinrichtung 600 ein hoher Pegel. Da der Schalter SW7 mit der „a"-Klemmenseite verbunden ist, wird der Ausgangspegel der Vergleichseinrichtung 600 ein niedriger Pegel, der anschließend in die Addier-und-Subtrahier-Schaltung 472 eingegeben wird, um rückwärts gezählt zu werden. Der rückwärts gezählte Wert wird über den Schalter SW5 zugeführt, um in der Addiereinrichtung 420 addiert zu werden.
  • Wenn angenommen wird, dass die D/A-Wandlerschaltung 500a (500b) einer solchen D/A-Wandlerschaltung wie einer D/A-Wandlerschaltung des stromaddierenden Typs entspricht und der Differenzausgang (positiv) „A+" sowie der Differenzausgang (negativ) „A–" notwendigerweise die Inversionsbeziehung besitzen, kann der Offset des Differenzausgangs „A–", zu dem der Wert addiert wurde, reduziert werden. Mit anderen Worten bedeutet dies, dass, da der Zählwert der Addier-und-Subtrahier-Schaltung 472 bei der Rückwärtszähl-Operation in den Minusbereich gelangt, die Ausgangsspannung „A–" von 1,89 V erhöht wird. Anschließend wird die Rückwärtszähl-Operation der Addier-und-Subtrahier-Schaltung 472 ausgeführt, bis diese Ausgangsspannung „A–" höher als die Referenzspannung „Vref ist.
  • In dieser Ausführungsform führt, wenn angenommen wird, dass ein analoger Ausgang der D/A-Wandlerschaltung 500a (500b) gleich 0,02 V in Bezug auf eine Erhöhung der Addier-und-Subtrahier-Schaltung 472 um 1 ist, da zu einem solchen Zeitpunkt, zu dem die Zähleinrichtung 462 -6 Mal zählt, der Ausgang der Vergleichseinrichtung 600 ein niedriger Pegel wird, die Addier-und-Subtrahier-Schaltung 472 eine Vorwärtszahl-Operation durch. Mit anderen Worten bedeutet dies, dass der Wert der Addier-und-Subtrahier-Schaltung 472 bei entweder -5 oder -6 wiederholt wird, und nachdem eine vorbestimmte Zeitdauer vergangen ist, wird eine Reihe dieser Operationen durchgeführt. Wenn eine Reihe dieser Operationen beendet wird, wird entweder der Zählwert „-6" oder der Zählwert „-5" durch den Zwischenspeicher 463 zwischengespeichert.
  • Anschließend werden die Schalter SW4, SW6 und SW7 mit den „b"-Klemmenseiten davon verbunden. Danach wird eine ähnliche Operation wie die vorangehend beschriebene Operation ausgeführt. Nun beurteilt, wenn angenommen wird, dass die Differenzausgangsspannung von „A+" gleich 2,05 V ist, die Vergleichseinrichtung 600, dass diese Eingangsspannung von 2,05 V höher ist als die Referenzspannung Vref und demzufolge wird ein Ausgangssignalpegel dieser Vergleichseinrichtung 600 ein niedriger Pegel. Da der Schalter SW7 mit der „b"-Klemmenseite verbunden ist, wird der Ausgangspegel der Vergleichseinrichtung 600 direkt ein niedriger Pegel, der anschließend in die Addier-und-Subtrahier-Schaltung 472 eingegeben wird. Die Addier-und-Subtrahier-Schaltung 472 führt daraufhin eine Rückwärtszähl-Operation durch und dieser Zählwert wird über den Schalter SW5 zugeführt, um in der Addiereinrichtung 420 zu einem Wert addiert zu werden.
  • Bezüglich des Differenzausgangs (positiv) „A+" der D/A-Wandlerschaltung 500a (500b) wird der Offset davon um diesen aufaddierten Wert erhöht. Der Zählwert der Addier-und-Subtrahier-Schaltung 472 gelangt bei der Rückwärtszähl-Operation in den Minusbereich, so dass die Ausgangsspannung von 2,05 V verringert wird. Anschließend wird diese Operation wiederholt ausgeführt, bis der Ausgangssignalpegel der Vergleichseinrichtung 600 ein hoher Pegel ist, das heißt, die Ausgangsspannung von „A+" niedriger als die Referenzspannung Vref ist.
  • In dieser Ausführungsform wird, wenn angenommen wird, dass ein analoger Ausgang der D/A-Wandlerschaltung 500a (500b) gleich 0,02 V in Bezug auf eine Erhöhung der Addier-und-Subtrahier-Schaltung 472 ist, zu einem solchen Zeitpunkt, zu dem die Addier-und-Subtrahier-Schaltung 472 -3 Mal zählt, der Ausgang der Vergleichseinrichtung 600 ein hoher Pegel, so dass die Addier-und-Subtrahier-Schaltung 472 eine Vorwärtszahl-Operation durchführt. Mit anderen Worten bedeutet dies, dass der Wert der Addier-und-Subtrahier-Schaltung 472 bei entweder -3 oder -2 wiederholt wird, und nachdem eine bestimmte Zeitdauer vergangen ist, wird eine Reihe dieser Operationen ausgeführt. Wenn eine Reihe dieser Operationen beendet wird, wird entweder der Zählwert „-3" oder der Zählwert „-2" durch den Zwischenspeicher 474 zwischengespeichert.
  • Anschließend wird der Schalter SW5 mit der „a"-Klemmenseite davon verbunden, und der Korrekturwert wird in die Addiereinrichtung 420 eingegeben. Als dieser Korrekturwert werden die in dem Zwischenspeicher 473 und dem Zwischenspeicher 474 zwischengespeicherten Daten verwendet. Mit anderen Worten bedeutet dies, dass der Zählwert -6 oder -5 des Zwischenspeichers 473 durch die Addiereinrichtung 475 zu dem Zählwert „-3" oder „-2" des Zwischenspeichers 474 addiert wird. Ein aufaddierter Wert wird -9, -8 oder -7 und dieser Wert -9, -8 oder -7 wird durch die 1/2-Schaltung 476 um 1/2 verringert, so dass ein Wert von -4 oder -3 als der Korrekturwert erhalten wird. Danach wird dieser Korrekturwert durch die Addiereinrichtung 420 zu dem Eingangssignal addiert.
  • In diesem Fall wird der Differenzausgang (positiv) „A+" der D/A-Wandlerschaltung 500a (500b) korrigiert, um 1,97 V oder 1,99 V zu werden. Gleichermaßen wird der Differenzausgang (negativ) „A–" dieser D/A-Wandlerschaltung 500a (500b) 1,97 V oder 1,99 V, so dass der Offset entfernt werden kann. Die D/A-Wandlereinrichtung 500a (500b) besitzt jedoch als den Fehler den Wert, der zweimal größer als der analoge Ausgang (0,02 V Schritt) der D/A-Wandlerschaltung 500a (500b) in dem schlimmsten Fall ist.
  • In Übereinstimmung mit dieser siebenten Ausführungsform führt die Addier-und-Subtrahier-Schaltung 432 selbst in einem solchen Fall, in dem die Spannung des Ausgangs „A–" niedriger ist als die Spannung des Ausgangs „A+" ist, das heißt, selbst wenn die Ausgangsspannung „A–" gleich 1,65 V und die Ausgangsspannung „A+" gleich 1,71 V ist, die Rückwärtszähl-Operation durch, um eine ähnliche Operation auszuführen, so dass die niedrigeren Spannungs-(z. B. 0 V) Daten nicht zwangsweise auf die Addiereinrichtung 420 angewendet werden müssen. Als ein Ergebnis kann, da lediglich die Anpassungszeit zum Anpassen des Offset-Fehlers ausreichend sein kann, die Offset-Entfernungszeit im Vergleich zu derjenigen der vorangehenden Ausführungsform verkürzt werden.
  • (ACHTER AUSFÜHRUNGSFORMMODUS)
  • 16 ist ein Schaltungsdiagramm, das eine Anordnung einer Offset-Kompensationsvorrichtung entsprechend einem achten Ausführungsformmodus darstellt. Es wird darauf hingewiesen, dass dieselben Referenznummern, die in der zweiten Ausführungsform von 10 dargestellt sind, für das Bezeichnen derselben oder ähnlicher Schaltungselemente benutzt werden, die in der achten Ausführungsform verwendet werden. In der Offset-Kompensationsvorrichtung dieser achten Ausführungsform enthält eine Korrekturwert-Erzeugungsschaltung 480 eine Invertierungseinrichtung 481, eine Addier-und-Subtrahier-Schaltung (Vorwärts-/Rückwärtszähleinrichtung) 482, die Zwischenspeicher 483 und 484, eine Addiereinrichtung 485, eine 1/2-Schaltung 486, eine Flanken-Erfassungsschaltung 487, einen Schalter SW5, einen weiteren Schalter SW6 und noch einen weiteren Schalter SW7. Die Invertierungseinrichtung 481 invertiert ein Ausgangssignal einer Vergleichseinrichtung 600. Die Flanken-Erfassungsschaltung 487 erfasst sowohl eine steigende Flanke als auch eine fallende Flanke eines von der Vergleichseinrichtung 600 ausgegebenen Vergleichseinrichtungssignals. Der Schalter SW5 schaltet jegliches eines Ausgangssignals der Zähleinrichtung 482 und eines Ausgangssignals der 1/2-Schaltung 486 als ein Eingangssignal in die Addiereinrichtung 420. Der Schalter SW6 empfängt ein Ausgangssignal der Addier-und-Subtrahier-Schaltung 482, um dies selektiv entweder in den Zwischenspeicher 483 oder den Zwischenspeicher 484 einzugeben. Anschließend schaltet der Schalter SW7 jegliches eines Ausgangssignals der Vergleichseinrichtung 600 und eines invertierten Ausgangssignals der Vergleichseinrichtung als ein Eingangssignal in die Zähleinrichtung 482. Es sind, wobei die mit der Offset-Anpassungsfunktion ausgestattete Vergleichseinrichtung, die in der vorstehend beschriebenen ersten Ausführungsform erläutert wird, nicht als die Vergleichseinrichtung 600 verwendet wird, weitere Anordnungen denjenigen der in 10 dargestellten ersten Ausführungsform ähnlich, mit der Ausnahme, dass die normale Vergleichseinrichtung verwendet wird.
  • Vor dem Entfernen des Offsets einer D/A-Wandlerschaltung 500a (500b) wird ein Schalter SW4, der in einer Eingangsstufe der Vergleichseinrichtung 600 bereitgestellt ist, auf eine „a"-Klemmenseite davon geschaltet, und auch der Schalter SW6 sowie der Schalter SW7, die gemeinsam in Bezug auf den Schalter SW4 betrieben werden, werden auf die „a"-Klemmenseiten davon geschaltet. Der Schalter SW5 wird jedoch auf eine „b"-Klemmenseite davon geschaltet.
  • In diesem Fall vergleicht die Vergleichseinrichtung 600 die Referenzspannung Vref, die an eine nicht-invertierende Klemme davon angeschlossen ist, mit einem Differenzausgangs-(negativ) Signal des D/A-Wandlers 500a (500b), das an eine invertierende Klemme davon angeschlossen ist, um eine Offset-Entfernungsoperation hinsichtlich der Ausgangsspannung „A–" des D/A-Wandlers 500a (500b) durchzuführen. Das Offset-Entfernungsergebnis wird durch den Zwischenspeicher 483 zwischengespeichert.
  • Anschließend werden die Schalter SW4, SW6 und SW7 auf die „b"-Klemmenseiten davon geschaltet. Zu diesem Zeitpunkt vergleicht die Vergleichsschaltung 600 die Referenzspannung Vref, die an die nicht-invertierende Klemme davon angeschlossen ist, mit einem Differenzausgangs-(positiv) Signal des D/A-Wandlers 500a (500b), das an eine invertierende Klemme davon angeschlossen ist, um eine Offset-Entfernungsoperation hinsichtlich der Ausgangsspannung „A+" des D/A-Wandlers 500a (500b) durchzuführen. Das Offset-Entfernungsergebnis wird durch den Zwischenspeicher 484 zwischengespeichert.
  • Nachdem eine Reihe der vorangehend beschriebenen Prozessoperationen ausgeführt wurde, wird der Schalter SW5 auf die „a"-Klemmenseite davon geschaltet, und des Weiteren werden sowohl der durch den Zwischenspeicher 483 zwischengespeicherte Wert als auch der durch den Zwischenspeicher 484 zwischengespeicherte Wert durch die Addiereinrichtung 485 zueinander addiert. Das aufaddierte Ergebnis wird durch die 1/2-Schaltung 486 zu einem 1/2 dieses aufaddierten Wertes umgewandelt und anschließend wird der 1/2 aufaddierte Wert in die Addiereinrichtung 420 eingegeben. Mit anderen Worten bedeutet dies, dass in einem solchen Fall, in dem der Eingang/Ausgang der D/A-Wandlereinrichtung 500a (500b) einen Offset enthalten, ein solcher Korrekturwert, der diesen Offset entfernen kann, von der Korrekturwert-Erzeugungsschaltung 480 ausgegeben wird. Anschließend wird dieser Korrekturwert auf das Eingangssignal in der Addiereinrichtung 420 angewendet.
  • Im Folgenden wird eine Beschreibung der Operationen dieser Offset-Kompensationsvorrichtung gegeben. Zunächst werden solche Daten, die beispielsweise einem Gleichstromsignal von 1,7 V entsprechen, in die Addiereinrichtung 420 eingegeben. Zu diesem Zeitpunkt beginnt die Addier-und-Subtrahier-Schaltung 482 eine Vorwärtszahl-Operation synchron mit der Dateneingabe von 1,7 V in einem solchen Fall, in dem ein von der Vergleichseinrichtung 600 ausgegebener Signalpegel ein hoher Pegel ist, wohingegen die Addier-und-Subtrahier-Schaltung 482 eine Rückwärtszähl-Operation in dem Fall durchführt, in dem ein von der Vergleichseinrichtung 600 ausgegebener Signalpegel ein niedriger Pegel ist.
  • Der Schalter SW5 führt einen von der Addier-und-Subtrahier-Schaltung 482 ausgegebenen Berechnungswert direkt der Addiereinrichtung 420 für eine lange Zeitdauer zu, während der die Offset-Entfernungsoperation ausreichend konvergiert wird. Da der in die Addiereinrichtung 420 eingegebene Korrekturwert in der Anfangsphase „0" entspricht, werden die Eingabedaten von 1,7 V direkt in die D/A-Wandlerschaltung 500a (500b) eingegeben.
  • Ein umgewandelter Ausgang (analoges Signal) dieser D/A-Wandlerschaltung 500a (500b) wird über den Schalter SW4 zu der invertierenden Klemme der Vergleichseinrichtung 600 übertragen, wohingegen die Referenzspannung Vref (2 V in dieser Ausführungsform) an die nicht-invertierende Klemme der Vergleichseinrichtung 600 angelegt wird.
  • Wenn angenommen wird, dass eine Ausgangsspannung „A–" der D/A-Wandlerschaltung 500a (500b) 1,89 V entspricht, stellt die Vergleichseinrichtung 600 fest, dass diese Eingangsspannung von 1,89 V niedriger als die Referenzspannung Vref ist, und somit wird ein Ausgangssignalpegel dieser Vergleichseinrichtung 600 ein hoher Pegel, und anschließend wird dieses Signal mit niedrigem Pegel in die Addier-und-Subtrahier-Schaltung 482 eingegeben. Dieses eingegebene Signal wird rückwärts gezählt und das rückwärts gezählte Signal wird über den Schalter SW5 zugeführt, um zu dem Wert in der Addiereinrichtung 420 addiert zu werden.
  • Wenn angenommen wird, dass die D/A-Wandlerschaltung 500a (500b) einer solchen D/A-Wandlerschaltung wie einer D/A-Wandlerschaltung des stromaddierenden Typs entspricht und der Differenzausgang (positiv) „A+" sowie der Differenzausgang (negativ) „A–" notwendigerweise die Inversionsbeziehung besitzen, kann der Offset des Differenzausgangs „A–", zu dem der Wert addiert wurde, reduziert werden. Mit anderen Worten bedeutet dies, dass, da der Zählwert der Addier-und-Subtrahier-Schaltung 482 bei der Rückwärtszähl-Operation in den Minusbereich gelangt, die Ausgangsspannung von 1,89 V erhöht wird. Anschließend wird das Signal rückwärts gezählt, bis das Ausgangssignal der Vergleichseinrichtung 600 „A–" ein hoher Pegel ist, das heißt, bis die Ausgangspannung „A–" höher als die Referenzspannung Vref ist.
  • In dieser Ausführungsform wird, wenn angenommen wird, dass ein analoger Ausgang der D/A-Wandlerschaltung 500a (500b) gleich 0,02 V in Bezug auf eine Erhöhung der Addier-und-Subtrahier-Schaltung 482 um 1 ist, zu einem solchen Zeitpunkt, zu dem die Zähleinrichtung 462 -6 Mal zählt, das Ausgangssignal der Vergleichseinrichtung 600 ein niedriger Pegel. Als ein Ergebnis führt die Addier-und-Subtrahier-Schaltung 482 eine Vorwärtszähl-Operation durch.
  • Mit anderen Worten bedeutet dies, dass, wobei der Zählwert der Addier-und-Subtrahier-Schaltung 482 bei entweder -6 oder -5 wiederholt wird, nachdem eine vorbestimmte Zeitdauer vergangen ist, eine Reihe dieser Operationen ausgeführt wird. Die Endzeit ist dadurch definiert, dass die steigende Flanke der Vergleichseinrichtung 600 durch die Flanken-Erfassungsschaltung 487 erfasst wird. Als ein Ergebnis wird, da die Addier-und-Subtrahier-Schaltung 482 schließlich die Vorwärtszähl-Operation durchführt und anschließend die Vorwärtszähl-Operation beendet, der Zählwert von „-5" durch den Zwischenspeicher 483 zu einem solchen Zeitpunkt zwischengespeichert, zu dem die Operation beendet wird.
  • Anschließend werden die Schalter SW4, SW6 und SW7 mit den „b"-Klemmenseiten davon verbunden. Danach wird eine ähnliche Operation wie die vorangehend beschriebene Operation ausgeführt. Nun beurteilt, wenn angenommen wird, dass die Differenzausgangsspannung von „A+" gleich 2,05 V ist, die Vergleichseinrichtung 600, dass diese Eingangsspannung von 2,05 V höher ist als die Referenzspannung Vref und demzufolge wird ein Ausgangssignalpegel dieser Vergleichseinrichtung 600 ein niedriger Pegel. Da der Schalter SW7 mit der „b"-Klemmenseite verbunden ist, wird der Ausgangspegel der Vergleichseinrichtung 600 direkt ein niedriger Pegel, der anschließend in die Addier-und-Subtrahier-Schaltung 482 eingegeben wird. Die Addier-und-Subtrahier-Schaltung 482 führt eine Rückwärtszähl-Operation durch und dieser Zählwert wird über den Schalter SW5 zugeführt, um zu dem Wert in der Addiereinrichtung 420 addiert zu werden.
  • Bezüglich des Differenzausgangs (positiv) „A+" der D/A-Wandlerschaltung 500a (500b) wird der Offset davon um diesen aufaddierten Wert erhöht. Das heißt, da der Zählwert der Addier-und-Subtrahier-Schaltung 482 bei der Rückwärtszähl-Operation in den Minusbereich gelangt, wird die Ausgangsspannung von 2,05 V verringert. Anschließend wird das Signal rückwärts gezählt, bis das Ausgangssignal der Vergleichseinrichtung 600 einen hohen Pegel erhält, das heißt, bis die Ausgangsspannung von „A+" niedriger als die Referenzspannung Vref ist.
  • In dieser Ausführungsform wird, wenn angenommen wird, dass ein analoger Ausgang der D/A-Wandlerschaltung 500a (500b) gleich 0,02 V in Bezug auf eine Erhöhung der Addier-und-Subtrahier-Schaltung 482 um 1 ist, zu einem solchen Zeitpunkt, zu dem die Addier-und-Subtrahier-Schaltung 482 -3 Mal zählt, der Ausgang der Vergleichseinrichtung 600 ein hoher Pegel. Als ein Ergebnis führt die Addier-und-Subtrahier-Schaltung 482 eine Vorwärtszähl-Operation durch.
  • Mit anderen Worten bedeutet dies, dass, während der Zählwert der Addier-und-Subtrahier-Schaltung 482 bei entweder -3 oder -2 wiederholt wird, nachdem eine bestimmte Zeitdauer vergangen ist, eine Reihe dieser Operationen ausgeführt wird. Die Endzeit wird dadurch definiert, dass die fallende Flanke der Vergleichseinrichtung 600 durch die Flanken-Erfassungsschaltung 487 erfasst wird. Als ein Ergebnis wird, da die Addier-und-Subtrahier-Schaltung 482 schließlich die Rückwärtszähl-Operation durchführt und anschließend diese Rückwärtszähl-Operation beendet, der Zählwert von -3 durch den Zwischenspeicher 484 zu einer solchen Zeit zwischengespeichert, zu der die Operation beendet wird.
  • Anschließend wird der Schalter SW5 auf die „a"-Klemmenseite davon geschaltet und der Korrekturwert wird in die Addiereinrichtung 420 eingegeben. Als dieser Korrekturwert werden die in dem Zwischenspeicher 483 und in dem Zwischenspeicher 484 zwischengespeicherten Daten verwendet. Mit anderen Worten bedeutet dies, dass der Zählwert „-5" des Zwischenspeichers 483 durch die Addiereinrichtung 485 zu dem Zählwert „-3" des Zwischenspeichers 484 addiert wird. Ein aufaddierter Wert beträgt -8 und dieser Wert -8 wird durch die 1/2-Schaltung 486 um 1/2 verringert, so dass ein Wert von -4 als der Korrekturwert erhalten wird. Danach wird dieser Korrekturwert durch die Addiereinrichtung 420 addiert.
  • In diesem Fall wird die Differenzausgangs-(positiv) Spannung „A+" der D/A-Wandlerschaltung 500a (500b) korrigiert, um 1,97 V zu betragen, und die Differenzausgangs-(negativ) Spannung „A–" dieser D/A-Wandlerschaltung 500a (500b) wird 1,97 V, so dass der Offset entfernt werden kann. Zu diesem Zeitpunkt kann, während eine solche Tatsache berücksichtigt wird, dass sowohl die Ausgangsspannung „A+" als auch die Ausgangsspannung „A–" invertierte Ausgänge sind, wenn der durch entweder den Zwischenspeicher 483 oder den Zwischenspeicher 484 zwischengespeicherte Wert invertiert wird (beispielsweise behält „A–" einen kleineren Wert und „A+" behält einen größeren Wert), der durch den Offset der Vergleichseinrichtung 600 bewirkte Fehler aufgehoben werden, so dass die Offset-Entfernungsgenauigkeit verbessert werden kann.
  • In Übereinstimmung mit dieser achten Ausführungsform wird die Berechnungsoperation der Addier-und-Subtrahier-Schaltung 482 durch das Erfassen der fallenden Flanke des Ausgangssignals von der Vergleichseinrichtung 600 unter Verwendung der Flanken-Erfassungsschaltung 487 beendet. Als ein Ergebnis können die in den Werten enthaltenen Schwankungen, die schließlich durch die Zwischenspeicher 483 und 484 zwischengespeichert werden, eliminiert werden, die Offset-Entfernungszeit der D/A-Wandlerschaltung 500a (500b) kann verkürzt werden und darüber hinaus kann, indem dieser Fehler verringert wird, die Offset-Entfernungsgenauigkeit ähnlich derjenigen der sechsten Ausführungsform gemacht werden.
  • (NEUNTER AUSFÜHRUNGSFORMMODUS)
  • 17 ist ein Schaltungsdiagramm, das eine Anordnung einer Offset-Kompensationsvorrichtung entsprechend einem neunten Ausführungsformmodus darstellt. Es wird darauf hingewiesen, dass dieselben Referenznummern, die in der sechsten Ausführungsform von 14 dargestellt sind, für das Bezeichnen derselben oder ähnlicher Schaltungselemente benutzt werden, die in der neunten Ausführungsform verwendet werden. In der Offset-Kompensationsvorrichtung dieser neunten Ausführungsform ist eine Anordnung einer Korrekturwert-Erzeugungsschaltung 490 dieselbe wie die der in 14 dargestellten sechsten Ausführungsform, mit der Ausnahme, dass eine 1/2-Schaltung 476 zwischen eine Zähleinrichtung 492 und einen Schalter SW6 geschaltet ist.
  • Hinsichtlich der Anordnung der Korrekturwert-Erzeugungsschaltung 490 in Übereinstimmung mit dieser neunten Ausführungsform und der Anordnung der Korrekturwert-Erzeugungsschaltung 460 in Übereinstimmung mit der sechsten Ausführungsform unterscheiden sich lediglich die Einfügepositionen der 1/2-Schaltungen voneinander und die Operationen davon sind einander ähnlich. Demzufolge ist eine Gesamtoperation dieser neunten Ausführungsform auch derjenigen der sechsten Ausführungsform ähnlich und folglich kann eine ähnliche Wirkung damit erzielt werden.
  • (ZEHNTER AUSFÜHRUNGSFORMMODUS)
  • 18 ist ein Schaltungsdiagramm, das eine Anordnung einer Offset-Kompensationsvorrichtung entsprechend einem zehnten Ausführungsformmodus darstellt. Es wird darauf hingewiesen, dass dieselben Referenznummern, die in der siebenten Ausführungsform von 15 dargestellt sind, für das Bezeichnen derselben oder ähnlicher Schaltungselemente benutzt werden, die in der zehnten Ausführungsform verwendet werden. In der Offset-Kompensationsvorrichtung dieser zehnten Ausführungsform ist eine Anordnung einer Korrekturwert-Erzeugungsschaltung 700 dieselbe wie die der in 15 dargestellten siebenten Ausführungsform, mit der Ausnahme, dass eine 1/2-Schaltung 703 zwischen eine Addier-und-Subtrahier-Schaltung 702 und einen Schalter SW6 geschaltet ist.
  • Hinsichtlich der Anordnung der Korrekturwert-Erzeugungsschaltung 700 in Übereinstimmung mit dieser zehnten Ausführungsform und der Anordnung der Korrekturwert-Erzeugungsschaltung 470 in Übereinstimmung mit der siebenten Ausführungsform unterscheiden sich lediglich die Einfügepositionen der 1/2-Schaltungen voneinander und die Operationen davon sind einander ähnlich. Demzufolge ist eine Gesamtoperation dieser zehnten Ausführungsform auch derjenigen der siebenten Ausführungsform ähnlich und folglich kann eine ähnliche Wirkung damit erzielt werden.
  • (11. AUSFÜHRUNGSFORMMODUS)
  • 19 ist ein Schaltungsdiagramm, das eine Anordnung einer Offset-Kompensationsvorrichtung entsprechend einem elften Ausführungsformmodus darstellt. Es wird darauf hingewiesen, dass dieselben Referenznummern, die in der sechsten Ausführungsform von 14 dargestellt sind, für das Bezeichnen derselben oder ähnlicher Schaltungselemente benutzt werden, die in der 11. Ausführungsform verwendet werden. In der Offset-Kompensationsvorrichtung dieser 11. Ausführungsform ist eine Anordnung einer Korrekturwert-Erzeugungsschaltung 710 dieselbe wie die der in
  • 14 dargestellten sechsten Ausführungsform, mit der Ausnahme, dass eine 1/2-Schaltung 715 zwischen einen Zwischenspeicher 713 und eine Addiereinrichtung 717 geschaltet ist, und eine 1/2-Schaltung 716 zwischen einen Zwischenspeicher 714 und die Addiereinrichtung 717 eingefügt ist.
  • Hinsichtlich der Anordnung der Korrekturwert-Erzeugungsschaltung 460 in Übereinstimmung mit der sechsten Ausführungsform ist die Korrekturwert-Erzeugungsschaltung 710 in Übereinstimmung mit dieser 11. Ausführungsform so eingerichtet, dass das gesamte Korrekturwert-Erzeugungssystem in ein Korrekturwert-Erzeugungssystem für eine Seite des negativen Differenzausgangs und in ein Korrekturwert-Erzeugungssystem für eine Seite des positiven Differenzausgangs unterteilt ist, und die 1/2-Schaltungen 715 und 716 dazwischen geschaltet sind. Obwohl die Gesamtanzahl der in der Korrekturwert-Erzeugungsschaltung 710 verwendeten 1/2-Schaltungen erhöht wird, sind ihre Operationen denjenigen der Korrekturwert-Erzeugungsschaltung 460 in Übereinstimmung mit der sechsten Ausführungsform ähnlich. Darüber hinaus ist eine Gesamtoperation dieser 11. Ausführungsform derjenigen der sechsten Ausführungsform ähnlich und demzufolge kann eine ähnliche Wirkung damit erzielt werden.
  • (12. AUSFÜHRUNGSFORMMODUS)
  • 20 ist ein Schaltungsdiagramm, das eine Anordnung einer Offset-Kompensationsvorrichtung entsprechend einem 12. Ausführungsformmodus darstellt. Es wird darauf hingewiesen, dass dieselben Referenznummern, die in der siebenten Ausführungsform von 15 dargestellt sind, für das Bezeichnen derselben oder ähnlicher Schaltungselemente benutzt werden, die in der 12. Ausführungsform verwendet werden. In der Offset-Kompensationsvorrichtung dieser 12. Ausführungsform ist eine Korrekturwert-Erzeugungsschaltung 720 dieselbe wie die der in 15 dargestellten siebenten Ausführungsform, mit der Ausnahme, dass eine 1/2-Schaltung 723 zwischen einen Zwischenspeicher 725 und eine Addiereinrichtung 727 geschaltet ist, und eine 1/2-Schaltung 726 zwischen einen Zwischenspeicher 724 und der Addiereinrichtung 727 eingefügt ist.
  • Hinsichtlich der Anordnung der Korrekturwert-Erzeugungsschaltung 470 in Übereinstimmung mit der siebenten Ausführungsform ist die Korrekturwert-Erzeugungsschaltung 720 in Übereinstimmung mit dieser 12. Ausführungsform so eingerichtet, dass das gesamte Korrekturwert-Erzeugungssystem in ein Korrekturwert-Erzeugungssystem für eine Seite des negativen Differenzausgangs und in ein Korrekturwert-Erzeugungssystem für eine Seite des positiven Differenzausgangs unterteilt ist, und die 1/2-Schaltungen 723 und 726 dazwischen eingefügt sind. Obwohl die Gesamtanzahl der in der Korrekturwert-Erzeugungsschaltung 720 verwendeten 1/2-Schaltungen erhöht wird, sind ihre Operationen denjenigen der Korrekturwert-Erzeugungsschaltung 470 in Übereinstimmung mit der siebenten Ausführungsform ähnlich. Darüber hinaus ist eine Gesamtoperation dieser 12. Ausführungsform derjenigen der siebenten Ausführungsform ähnlich und demzufolge kann eine ähnliche Wirkung damit erzielt werden.
  • (13. AUSFÜHRUNGSFORMMODUS)
  • 21 ist ein Schaltungsdiagramm, das eine Anordnung einer Offset-Kompensationsvorrichtung entsprechend einem 13. Ausführungsformmodus darstellt. Es wird darauf hingewiesen, dass dieselben Referenznummern, die in der sechsten Ausführungsform von 14 dargestellt sind, für das Bezeichnen derselben oder ähnlicher Schaltungselemente benutzt werden, die in der 13. Ausführungsform verwendet werden. In der Offset-Kompensationsvorrichtung dieser 13. Ausführungsform enthält eine Korrekturwert-Erzeugungsschaltung 730 eine Zähleinrichtung 732, die Zwischenspeicher 733 und 734, eine Addiereinrichtung 735, eine 1/2-Schaltung 736, einen Schalter SW5 und einen weiteren Schalter SW6. Die Korrekturwert-Erzeugungsschaltung 730 enthält darüber hinaus eine Subtrahiereinrichtung 421 und einen weiteren Schalter SW8. Der Schalter SW5 schaltet jegliches eines Ausgangssignals der Zähleinrichtung 732 und eines Ausgangssignals der 1/2-Schaltung 736 als ein Eingangssignal in die Addiereinrichtung 420. Der Schalter SW6 empfängt ein Ausgangssignal von der Zähleinrichtung 732, um gibt es selektiv entweder in den Zwischenspeicher 733 oder den Zwischenspeicher 734 ein. Die Subtrahiereinrichtung 421 subtrahiert einen Zählwert, der von der Zähleinrichtung 732 ausgegeben wird. Der Schalter SW8 schaltet ein Ausgangssignal der Subtrahiereinrichtung 421 und ein Ausgangssignal der Addiereinrichtung 420, um das geschaltete Signal in eine D/A- Wandlerschaltung 500a (500b) einzugeben. Darüber hinaus sind, wobei die mit der Offset-Anpassungsfunktion ausgestattete Vergleichseinrichtung, die in der vorstehend beschriebenen ersten Ausführungsform erläutert wird, nicht als die Vergleichseinrichtung 600 verwendet wird, weitere Anordnungen denjenigen der in 14 dargestellten sechsten Ausführungsform ähnlich, mit der Ausnahme, dass eine solche Vergleichseinrichtung verwendet wird, wobei der Offset während der normalen Vergleichsoperation/Messoperation vorhanden ist.
  • Vor dem Entfernen des Offsets einer D/A-Wandlerschaltung 500a (500b) wird ein Schalter SW4, der in einer Eingangsstufe der Vergleichseinrichtung 600 bereitgestellt ist, auf eine „a"-Klemmenseite davon geschaltet, und auch der Schalter SW6 sowie der Schalter SW8, die gemeinsam in Bezug auf den Schalter SW4 betrieben werden, werden auf die „a"-Klemmenseiten davon geschaltet. Der Schalter SW5 wird jedoch auf eine „b"-Klemmenseite davon geschaltet. Als ein Ergebnis vergleicht die Vergleichseinrichtung 600 die Referenzspannung Vref, die an eine nicht-invertierende Klemme davon angeschlossen ist, mit einem Differenzausgangs-(negativ) Signal des D/A-Wandlers 500a (500b), das an eine invertierende Klemme davon angeschlossen ist, um eine Offset-Entfernungsoperation hinsichtlich der Ausgangsspannung „A–" des D/A-Wandlers 500a (500b) durchzuführen. Das Offset-Entfernungsergebnis wird durch den Zwischenspeicher 733 zwischengespeichert.
  • Anschließend werden die Schalter SW4, SW6 und SW8 auf die „b"-Klemmenseiten davon geschaltet. Zu diesem Zeitpunkt vergleicht die Vergleichsschaltung 600 die Referenzspannung Vref, die an die nicht-invertierende Klemme davon angeschlossen ist, mit einem Differenzausgangs-(positiv) Signal des D/A-Wandlers 500a (500b), das an eine invertierende Klemme davon angeschlossen ist, um eine Offset-Entfernungsoperation hinsichtlich der Ausgangsspannung „A+" des D/A-Wandlers 500a (500b) durchzuführen. Das Offset-Entfernungsergebnis wird durch den Zwischenspeicher 734 zwischengespeichert.
  • Nachdem eine Reihe der vorangehend beschriebenen Prozessoperationen fertiggestellt wurde, wird der Schalter SW5 auf die „a"-Klemmenseite davon geschaltet, und des Weiteren werden sowohl der durch den Zwischenspeicher 733 zwischengespeicherte Wert als auch der durch den Zwischenspeicher 734 zwischengespeichert Wert durch die Addiereinrichtung 735 zueinander addiert. Das aufaddierte Ergebnis wird durch die 1/2-Schaltung 736 zu einem 1/2 dieses aufaddierten Wertes umgewandelt und anschließend wird der 1/2 aufaddierte Wert in die Addiereinrichtung 420 eingegeben. Mit anderen Worten bedeutet dies, dass in einem solchen Fall, in dem der Eingang/Ausgang der D/A-Wandlerschaltung 500a (500b) einen Offset enthalten, ein solcher Korrekturwert, der diesen Offset entfernen kann, von der Korrekturwert-Erzeugungsschaltung 730 ausgegeben wird. Anschließend wird dieser Korrekturwert auf das Eingangssignal in der Addiereinrichtung 420 angewendet.
  • Zu diesem Zeitpunkt erhält, in dem Fall, in dem die Ausgangsspannung „A–" der D/A-Wandlerschaltung 500a (500b) niedriger als die Referenzspannung Vref ist, das Ausgangssignal der Vergleichseinrichtung 600 einen hohen Pegel, die Zähleinrichtung 732 führt eine Vorwärtszähl-Operation durch und die Subtrahiereinrichtung 421 subtrahiert den Zählwert von I(Q), um den subtrahierten Zählwert in die D/A-Wandlerschaltung 500a (500b) einzugeben. Als ein Ergebnis wird die Ausgangsspannung „A–" der D/A-Wandlerschaltung 500a (500b) erhöht. Zu einem solchen Zeitpunkt, zu dem die Ausgangsspannung „A–" gleich der Referenzspannung Vref ist, wird die Zähloperation der Zähleinrichtung 732 beendet, und des Weiteren wird der zu diesem Zeitpunkt erhaltene Zählwert durch den Zwischenspeicher 733 zwischengespeichert.
  • Selbst in dem Fall, in dem die Ausgangsspannung „A+" der D/A-Wandlerschaltung 500a (500b) niedriger als die Referenzspannung Vref ist, erhält das Ausgangssignal der Vergleichseinrichtung 600 einen hohen Pegel, die Zähleinrichtung 732 führt eine Vorwärtszähl-Operation durch und die Addiereinrichtung 420 addiert den Zählwert von (I)Q, um den aufaddierten Zählwert in die D/A-Wandlerschaltung 500a (500b) einzugeben. Als ein Ergebnis wird die Ausgangsspannung „A+" der D/A-Wandlerschaltung 500a (500b) erhöht. Zu einem solchen Zeitpunkt, zu dem die Ausgangsspannung „A+" gleich der Referenzspannung Vref ist, wird die Zähloperation der Zähleinrichtung 732 beendet, und des Weiteren wird der zu diesem Zeitpunkt erhaltene Zählwert durch den Zwischenspeicher 734 zwischengespeichert.
  • Die nachfolgende Operation dieser 13. Ausführungsform ist derjenigen der in 14 dargestellten sechsten Ausführungsform ähnlich und demzufolge kann die Offset- Entfernungsgenauigkeit durch die D/A-Wandlerschaltung 500a (500b) unter Verwendung der normalen Vergleichseinrichtung 600 verbessert werden.
  • (14. AUSFÜRHUNGSFORMMODUS)
  • 22 ist ein Schaltungsdiagramm, das eine Anordnung einer Offset-Kompensationsvorrichtung entsprechend einem 14. Ausführungsformmodus darstellt. Es wird darauf hingewiesen, dass dieselben Referenznummern, die in der 13. Ausführungsform von 21 dargestellt sind, für das Bezeichnen derselben oder ähnlicher Schaltungselemente benutzt werden, die in der 14. Ausführungsform verwendet werden. In der Offset-Kompensationsvorrichtung dieser 14. Ausführungsform wird eine Addier-und-Subtrahier-Schaltung (Vorwärts-/Rückwärtszähleinrichtung) 742 einer Korrekturwert-Erzeugungsschaltung 740 anstatt einer Zähleinrichtung der 13. Ausführungsform verwendet, und weitere Anordnungen davon sind denjenigen der 13. Ausführungsform ähnlich.
  • In Übereinstimmung mit dieser 14. Ausführungsform können, da die Addier-und-Subtrahier-Schaltung 742 in der Korrekturwert-Erzeugungsschaltung 740 verwendet wird, die Offset-Entfernungsgenauigkeit der D/A-Wandlerschaltung 500a (500b) verbessert und die Offset-Entfernungszeit verkürzt werden.
  • (15. AUSFÜHRUNGSFORMMODUS)
  • 23 ist ein Schaltungsdiagramm, das eine Anordnung einer Offset-Kompensationsvorrichtung entsprechend einem 15. Ausführungsformmodus darstellt. Es wird darauf hingewiesen, dass dieselben Referenznummern, die in der 13. Ausführungsform von 21 dargestellt sind, für das Bezeichnen derselben oder ähnlicher Schaltungselemente benutzt werden, die in der 15. Ausführungsform verwendet werden. In der Offset-Kompensationsvorrichtung dieser 15. Ausführungsform ist eine Anordnung einer Korrekturwert-Erzeugungsschaltung 750 dieselbe wie die der in 21 dargestellten 13. Ausführungsform, mit der Ausnahme, dass eine 1/2-Schaltung 753 zwischen eine Zähleinrichtung 752 und einen Schalter SW6 geschaltet ist.
  • Hinsichtlich der Anordnung der Korrekturwert-Erzeugungsschaltung 750 in Übereinstimmung mit der 15. Ausführungsform und der Anordnung der Korrekturwert-Erzeugungsschaltung 730 in Übereinstimmung mit der 13. Ausführungsform unterscheiden sich lediglich die Einfügepositionen der 1/2-Schaltungen voneinander und ihre Operationen sind einander ähnlich. Folglich ist eine Gesamtoperation dieser 15. Ausführungsform derjenigen der 13. Ausführungsform ähnlich und demzufolge kann eine ähnliche Wirkung damit erzielt werden.
  • (16. AUSFÜHRUNGSFORMMODUS)
  • 24 ist ein Schaltungsdiagramm, das eine Anordnung einer Offset-Kompensationsvorrichtung entsprechend einem 16. Ausführungsformmodus darstellt. Es wird darauf hingewiesen, dass dieselben Referenznummern, die in der 14. Ausführungsform von 22 dargestellt sind, für das Bezeichnen derselben oder ähnlicher Schaltungselemente benutzt werden, die in der 16. Ausführungsform verwendet werden. In der Offset-Kompensationsvorrichtung dieser 16. Ausführungsform ist eine Anordnung einer Korrekturwert-Erzeugungsschaltung 760 dieselbe wie die der in 22 dargestellten 14. Ausführungsform, mit der Ausnahme, dass eine 1/2-Schaltung 753 zwischen eine Zähleinrichtung 752 und einen Schalter SW6 geschaltet ist.
  • Hinsichtlich der Anordnung der Korrekturwert-Erzeugungsschaltung 760 in Übereinstimmung mit der 16. Ausführungsform und der Anordnung der Korrekturwert-Erzeugungsschaltung 730 in Übereinstimmung mit der 14. Ausführungsform unterscheiden sich lediglich die Einfügepositionen der 1/2-Schaltungen voneinander und ihre Operationen sind einander ähnlich. Folglich ist eine Gesamtoperation dieser 16. Ausführungsform derjenigen der 14. Ausführungsform ähnlich und demzufolge kann eine ähnliche Wirkung damit erzielt werden.
  • Wie vorangehend beschrieben wurde, wird die Differentialverstärkerschaltung als die Operationsverstärkerschaltung betrieben und das phaseninvertierte Signal des Ausgangssignals von dieser Operationsverstärkerschaltung wird zu einem Transistor zurückgeführt, der die Differentialverstärkerschaltung bildet. Als ein Ergebnis kann die Vergleichsgenauigkeit verbessert werden und die Vergleichsgenauigkeit kann durch geringe Kosten unter Verwendung der einfachen Schaltung verbessert werden.
  • In Übereinstimmung mit der Erfindung kann, da der Offset der elektronischen Einrichtung durch Eliminieren des nachteiligen Einflusses, welcher durch den Offset der Vergleichsmittelseite bewirkt wird, gemessen wird, die Offset-Entfernungsoperation der elektronischen Einrichtung mit hoher Genauigkeit ausgeführt werden.
  • Darüber hinaus kann in Übereinstimmung mit der Erfindung der konvergierte Wert des Fehlersignals des Vergleichsmittels mit hoher Genauigkeit unter Verwendung einer Zähleinrichtung mit einer einfachen Struktur gezählt werden.
  • Ferner kann in Übereinstimmung mit der Erfindung, da der konvergierte Wert des Fehlersignals des Vergleichsmittels mit hoher Genauigkeit unter Verwendung der Addier-und-Subtrahier-Schaltung mit einer einfachen Struktur gezählt wird, die Zeitdauer, die erforderlich ist, um die Offset-Entfernungsoperation der elektronischen Einrichtung mit hoher Genauigkeit durchzuführen, verkürzt werden.
  • Des Weiteren wird in Übereinstimmung mit der Erfindung der halbe Wert des Offset-Korrekturwertes, der ursprünglich erforderlich ist, von dem halben Wert des konvergierten Wertes erzeugt, der durch Messen des Offsets der elektronischen Einrichtung erhalten wird und anschließend wird dieser halbe Offset-Korrekturwert als der Offset-Korrekturwert verwendet. Dies hat zur Folge, dass die Offset-Entfernungsoperation des D/A-Wandlers des stromaddierenden Typs mit hoher Genauigkeit ausgeführt werden kann.
  • Darüber hinaus kann in Übereinstimmung mit der Erfindung, da die Offset-Messoperation für die elektronische Einrichtung unter Verwendung der Vergleichsschaltung, die eine relativ hohe Vergleichsgenauigkeit aufweist und zu geringen Kosten hergestellt wurde, durchgeführt wird, die hochgenaue Offset-Entfernungsoperation der elektronischen Einrichtung zu geringen Kosten ausgeführt werden.
  • Des Weiteren kann der Korrekturwert durch Durchführen der Berechnung in einer solchen Art und Weise erhalten werden, dass sowohl die Offset-Messoperation des invertierten Ausgangssignals der elektronischen Einrichtung als auch die Offset-Messoperation des nicht-invertierten Ausgangssignals davon durch die jeweiligen Vergleichsmittel durchgeführt werden, um die konvergierten Werte zu erhalten und anschließend kann der Offset dieser Vergleichsmittel, der in diesem konvergierten Wert enthalten ist, entfernt werden. Als ein Ergebnis kann die hochgenaue Offset-Entfernungsoperation der elektronischen Einrichtung zu geringen Kosten unter Verwendung des normalen Vergleichsmittels durchgeführt werden.
  • Darüber hinaus werden die konvergierten Werte, die durch Messen des Offsets des invertierten Ausgangssignals sowie des Offsets des nicht-invertierten Ausgangssignals erhalten werden, zueinander addiert, und anschließend wird der in diesen konvergierten Werten enthaltene Offset entfernt. Als ein Ergebnis kann der Offset, den das normale Vergleichsmittel mit der einfachen Schaltung während der Messoperation aufweist, eliminiert werden.
  • Des Weiteren kann in Übereinstimmung mit der vorliegenden Erfindung die hochgenaue Offset-Entfernungsoperation für den D/A-Wandler zu geringen Kosten ausgeführt werden.

Claims (6)

  1. Eine Offset-Kompensationsvorrichtung, die dazu geeignet ist, einen Offset eines invertierten Signals (A–) und eines nicht-invertierten Signals (A+), die von paarweisen Ausgabeports einer elektronischen Einrichtung (500a/500b) ausgegeben werden, zu kompensieren, umfassend: ein Eingabemittel (420), das dazu geeignet ist, ein vorbestimmtes Signal (I/Q) der genannten elektronischen Einrichtung (500a/500b) einzugeben; ein Anpassungsmittel zum Erhalten eines Differenzwerts zwischen dem invertierten Signal (A–), das von der genannten elektronischen Einrichtung (500a/500b) in Übereinstimmung mit dem genannten vorbestimmten Signal (I/Q) ausgegeben wird, und einer Referenzspannung (Vref), die in keinem Verhältnis zu dem genannten invertierten Signal (A–) steht, und das den Differenzwert behält; ein Vergleichsmittel (400) zum Zuführen eines Fehlersignals, das eine Differenz zwischen einem nicht-invertierten Signal (A+), das von der genannten elektronischen Einrichtung (500a/500b) in Übereinstimmung mit dem genannten vorbestimmten Signal (I/Q) ausgegeben wird, und einem Signal, das durch Addieren des genannten Differenzwerts zu der genannten Referenzspannung (Vref) erzeugt wird, anzeigt, ein Rechenmittel (412, 432), das in einer solchen Weise betrieben wird, dass ein Wert, der dem genannten Fehlersignal entspricht, zu dem genannten vorbestimmten Signal (I/Q) addiert wird, und wobei das aufaddierte Signal mithilfe des genannten Eingabemittels (420) der elektronischen Einrichtung (500a/500b) eingegeben wird; ein Speichermittel (414, 434, 444, 454) zum Speichern eines konvergierten Werts des genannten Fehlersignals darin; und ein Kompensationsmittel zum Definieren des genannten konvergierten Werts, der in dem genannten Speichermittel (414, 434) gespeichert ist, als einen Offset-Kompensationswert der genannten elektronischen Einrichtung (500a/500b).
  2. Eine Offset-Kompensationsvorrichtung, wie in Anspruch 1 beansprucht, in der das genannte Rechenmittel eine Zähleinrichtung (412) ist.
  3. Eine Offset-Kompensationsvorrichtung, wie in Anspruch 1 beansprucht, in der das genannte Rechenmittel eine Addier-und-Subtrahier-Schaltung (432) ist.
  4. Eine Offset-Kompensationsvorrichtung, wie in einem der Ansprüche 1 bis 3 beansprucht, in der das genannte Speichermittel (444, 454) dazu geeignet ist, darin einen halben Wert des konvergierten Werts des genannten Fehlersignals zu speichern.
  5. Eine Offset-Kompensationsvorrichtung, wie in einem der Ansprüche 1 bis 4 beansprucht, in der das genannte Vergleichsmittel (400) umfasst: eine Differentialschaltung, die dazu geeignet ist, zwei Signale miteinander zu vergleichen, die einem Differentialpaar eingegeben werden, das durch einen ersten Transistor (N1) und einen zweiten Transistor (N2) gebildet wird, wobei die Differentialschaltung das genannte Differentialpaar und eine Lastschaltung (P1, P2) des genannten Differentialpaars besitzt; ein Phasenanpassungsmittel (410), das dazu geeignet ist, die genannte Differentialschaltung wie eine Operationsverstärkerschaltung (50) zu betreiben; ein Phaseninvertierungsmittel (P3), das dazu geeignet ist, eine Phase eines Ausgangssignals von der genannten Differentialschaltung zu invertieren; ein Rückführungsmittel (SW1), das dazu geeignet ist, ein Ausgangssignal des genannten Phaseninvertierungsmittels (P3) als eine Substrat-Biss-Spannung des genannten ersten Transistors (N1) in dem Fall zurückzuführen, in dem die genannte Differentialschaltung von dem genannten Phasenanpassungsmittel (410) wie eine Operationsverstärkerschaltung (50) betrieben wird und entweder dieselben Spannungen oder unterschiedliche Spannungen an dem genannten ersten Transistor (N1) und dem genannten zweiten Transistor (N2) des genannten Differentialpaares angelegt werden; und ein Haltemittel (C1) zum Behalten der genannten Substrat-Biss-Spannung des genannten ersten Transistors (N1) für eine vorbestimmte Zeitdauer, die von dem genannten Rückführungsmittel (SW1) zurückgeführt wird.
  6. Eine Offset-Kompensationsvorrichtung, wie in einem der Ansprüche 1 bis 5 beansprucht, in der die genannte elektronische Einrichtung (500a/500b) einer Digital-zu-Analog-Wandlerschaltung entspricht.
DE602004010565T 2003-04-24 2004-04-21 Vergleicherschaltung und Gerät zum Nullpunktabgleich Expired - Lifetime DE602004010565T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003119925 2003-04-24
JP2003119925A JP4290466B2 (ja) 2003-04-24 2003-04-24 オフセット補償装置

Publications (2)

Publication Number Publication Date
DE602004010565D1 DE602004010565D1 (de) 2008-01-24
DE602004010565T2 true DE602004010565T2 (de) 2008-04-17

Family

ID=32959655

Family Applications (1)

Application Number Title Priority Date Filing Date
DE602004010565T Expired - Lifetime DE602004010565T2 (de) 2003-04-24 2004-04-21 Vergleicherschaltung und Gerät zum Nullpunktabgleich

Country Status (5)

Country Link
US (1) US7081785B2 (de)
EP (1) EP1471646B1 (de)
JP (1) JP4290466B2 (de)
CN (1) CN100431269C (de)
DE (1) DE602004010565T2 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100554850B1 (ko) * 2004-03-02 2006-02-24 삼성전자주식회사 선형 데시벨 전달 컨덕턴스를 갖는 가변이득 증폭기
JP4246177B2 (ja) * 2005-04-28 2009-04-02 シャープ株式会社 オフセット補正回路およびオペアンプ回路
JP2008085877A (ja) * 2006-09-28 2008-04-10 Fujitsu Ltd 差動オフセット補正回路
JP4397401B2 (ja) * 2007-03-28 2010-01-13 Ｏｋｉセミコンダクタ株式会社 オペアンプ及びそれが用いられる液晶表示装置の駆動回路
US7714652B2 (en) * 2008-04-07 2010-05-11 Semiconductor Components Industries, Llc Method for adjusting threshold voltage and circuit therefor
JP4377946B1 (ja) * 2008-06-10 2009-12-02 株式会社東芝 復調装置
CN101651640B (zh) * 2008-08-11 2013-03-20 联咏科技股份有限公司 有线信号接收装置
CN101739963B (zh) * 2008-11-05 2012-01-11 瑞鼎科技股份有限公司 驱动电路系统以及提高运算放大器回转率的方法
US8971387B2 (en) 2009-10-09 2015-03-03 Intersil Americas LLC System and method for providing a full fail-safe capability in signal transmission networks
JP5624493B2 (ja) * 2011-02-16 2014-11-12 キヤノン株式会社 差動増幅装置
TWI504139B (zh) * 2012-11-07 2015-10-11 Novatek Microelectronics Corp 運算放大器電路
TW201506881A (zh) * 2013-08-02 2015-02-16 Chunghwa Picture Tubes Ltd 電壓補償方法及使用其之有機發光二極體顯示器
US9671438B2 (en) * 2014-11-05 2017-06-06 Qualcomm Incorporated High-current sensing scheme using drain-source voltage
CN110286787B (zh) * 2015-04-07 2023-08-04 原相科技股份有限公司 用于触控面板的控制晶片及其运作方法
CN106533442A (zh) * 2016-10-25 2017-03-22 苏州顺芯半导体有限公司 内置电荷泵音频数模转换电路的直流偏置转换方法及装置
CN106772191A (zh) * 2016-11-28 2017-05-31 株洲中车时代电气股份有限公司 一种提高变流器控制精度的方法、装置及变流器
WO2018220470A1 (en) * 2017-05-31 2018-12-06 Semiconductor Energy Laboratory Co., Ltd. Comparison circuit, semiconductor device, electronic component, and electronic device
US10396779B2 (en) * 2017-05-31 2019-08-27 Texas Instruments Incorporated Ground switching for speaker current sense
CN110149117A (zh) * 2019-07-05 2019-08-20 成都博思微科技有限公司 一种自校准比较器失调电压消除电路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3988689A (en) * 1975-02-07 1976-10-26 National Semiconductor Corporation Offset corrected amplifier
US4229703A (en) * 1979-02-12 1980-10-21 Varian Associates, Inc. Zero reference and offset compensation circuit
JPS5676613A (en) * 1979-11-29 1981-06-24 Toshiba Corp Automatic offset calibrating circuit for operational amplifier
FI96811C (fi) 1993-11-30 1996-08-26 Nokia Mobile Phones Ltd Menetelmä ja piirijärjestely D/A-muuntimen DC-erojännitteen kompensoimiseksi
US6426663B1 (en) * 1996-03-04 2002-07-30 Delphi Technologies, Inc. Analog/digital feedback circuitry for minimizing DC offset variations in an analog signal
JPH10145194A (ja) 1996-11-13 1998-05-29 Sharp Corp 電圧比較器
US5793230A (en) * 1997-02-26 1998-08-11 Sandia Corporation Sensor readout detector circuit
JPH1168476A (ja) 1997-08-12 1999-03-09 Sony Corp オペアンプのオフセット調整回路
DE10023114A1 (de) * 2000-05-11 2001-11-29 Infineon Technologies Ag Verstärkerschaltung mit Offset-Kompensation, insbesondere für digitale Modulationseinrichtungen
JP3816755B2 (ja) 2001-02-07 2006-08-30 東芝マイクロエレクトロニクス株式会社 半導体集積回路
US20020131522A1 (en) * 2001-03-14 2002-09-19 Tilman Felgentreff Method and apparatus for the digital predistortion linearization, frequency response compensation linearization and feedforward linearization of a transmit signal
JP3987294B2 (ja) * 2001-03-16 2007-10-03 株式会社東芝 オフセット補償回路
JP3625194B2 (ja) * 2001-06-22 2005-03-02 松下電器産業株式会社 オフセット補償機能付きコンパレータおよびオフセット補償機能付きｄ／ａ変換装置
US6894568B2 (en) * 2003-08-20 2005-05-17 Intel Corporation Transimpedance amplifier with receive signal strength indicator

Also Published As

Publication number Publication date
US7081785B2 (en) 2006-07-25
CN1540870A (zh) 2004-10-27
DE602004010565D1 (de) 2008-01-24
EP1471646A9 (de) 2005-02-23
US20040263230A1 (en) 2004-12-30
EP1471646B1 (de) 2007-12-12
EP1471646A2 (de) 2004-10-27
JP2004328360A (ja) 2004-11-18
JP4290466B2 (ja) 2009-07-08
EP1471646A3 (de) 2004-12-08
CN100431269C (zh) 2008-11-05

Similar Documents

Publication Publication Date Title
DE602004010565T2 (de) Vergleicherschaltung und Gerät zum Nullpunktabgleich
DE102007060430B4 (de) Integrierte Halbleiter-Schaltung
DE68921928T2 (de) CMOS-Daten-Rückgewinnungssystem.
DE3852930T2 (de) Gefalteter Kaskodenverstärker mit über den ganzen Betriebsspannungsbereich gehenden Gleichtaktbereich.
DE3872275T2 (de) Cmos-referenzspannungsgeneratoreinrichtung.
DE112012000470B4 (de) Vorrichtung und Verfahren zur Miller-Kompensation bei mehrstufigen Verstärkern
DE69216626T2 (de) Leistungsverstärker mit signalabhängiger Ruhestromeinstellung
DE19609664A1 (de) Spannungsregler
DE10215084A1 (de) Schaltungsanordnung zur Spannungsregelung
DE3736379B4 (de) Gepulster Komparator hoher Verstärkung
DE102004002007B4 (de) Transistoranordnung mit Temperaturkompensation und Verfahren zur Temperaturkompensation
DE69633886T2 (de) Spannung-Strom-Umsetzer
DE68903243T2 (de) Spannungs-stromumsetzer mit mos-transistoren.
DE1901804A1 (de) Stabilisierter Differentialverstaerker
DE102018100248A1 (de) Operationsverstärker
DE102017121387B4 (de) Multiplexer-Verzerrungsaufhebung
DE69111869T2 (de) Referenzspannungserzeugungsschaltung.
DE69114408T2 (de) Konstantspannungserzeugungsschaltung.
DE68927655T2 (de) Analog-Digital-Wandler
DE112014002148T5 (de) Speichervorrichtung mit dynamisch betriebenen Bezugsschaltungen
EP0640259B1 (de) Schmitt-trigger
EP1101279B1 (de) Verstärkerausgangsstufe
EP1352467A2 (de) Schaltungsanordnung zur rauscharmen volldifferenziellen verstärkung
EP1523703A1 (de) Bandabstands-referenzschaltung
DE69218717T2 (de) Vorrichtung zum Lesen eines Speicherzelleinhalts, insbesondere für ein EPROM, Betriebsverfahren und Speicher mit einer solchen Vorrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PANASONIC CORP., KADOMA, OSAKA, JP