CN1540870A - 比较电路和偏置补偿装置 - Google Patents

Abstract

提供了一种比较电路和偏置补偿装置。当开关SW4连接到“a”侧端时，将D/A转换器500a(500b)的差动输出电压“A－”的偏置保持在比较器400中，并且将该偏置反映到参考电压。之后，开关SW4切换到“b”侧端，由比较器400来测量D/A转换器500a(500b)的差动输出电压“A+”的偏置。将误差信号输入到计数器412，从而使计数器412递增计数。重复执行这样的操作，其中计数值增加到1.7V，并且随后将被增加的计数值输入到D/A转换器500a(500b)，并且当反相的误差信号被定义为偏置校正值时将这样的计数值锁存在锁存器中。

Description

比较电路和偏置补偿装置

技术领域

本发明涉及一种用于补偿例如在数字无线电话中使用的D/A转换器的DC偏置电压的偏置补偿装置，并且也涉及一种在该偏置补偿装置中使用的用于测量D/C转换器的偏置的比较电路。

背景技术

在数字无线电话中，在调制器的数字电路部分对将要发送的信号进行调制。之后，由D/A转换器将调制的数字信号转换成模拟信号。转换的模拟信号耦合到数字无线电话的无线频率单元，以便作为无线信号发送。这种D/A转换器会引起下列问题。

也就是，存在这样的一些情况，即在D/A转换器的模拟输出中会产生具有低电平的DC偏置，该DC偏置会缓慢变化。通常，该DC偏置的出现是由电路元件的特性不能达到理想特性这样的原因而引起的，而与应转换的数字信号没有关系。然而，当产生该DC偏置时，在D/A转换器中可能出现不期望的结果，因此，可能干扰无线信号的传输。作为这种不期望的结果是，在移动电话的传输信号中会泄漏载波。结果，希望对D/A转换器的DC偏置进行补偿。

为了抵消D/A转换器的DC偏置，作为初始条件，必须将测量DC偏置量。为了执行这种测量，采用一种比较器(电压比较电路)。在技术领域中(请参阅专利公开文献：日本公开专利申请第HEI-7-202693号)已知那样的DC偏置抵消结构。在该已知的DC偏置抵消结构中，基于由该比较器获得的比较结构来获得用于补偿偏置的控制信号，以便抵消D/A转换器的DC偏置。

如先前所述，为了能够抵消D/A转换器的DC偏置，必须通过使用比较器来测量偏置量。为了以正确的方式测量该偏置量，从技术原理明显看出，必须在预定范围内定义该比较器自己的偏置。当比较器(电压比较电路)主要由差动放大器组成时，以这样的方式来设计该差动放大器(差动电路)，即可以相对于左侧载流能力来平衡右侧载流能力。然而，通常可能由于组成差动放大电路的晶体管的实际尺寸的波动这样的原因而产生偏置。应当理解，这种偏置是指包含在组成该差动放大电路的差动对的各个晶体管的特性中的波动。

比较器的上述偏置量波动相当大，而该偏置量是基于组成差动对的各个晶体管的特性波动而产生的。存在这样的一些情况，即该波动的偏置量偶尔并大大地偏离可允许范围。在通过使用具有超过可允许范围的偏置量的比较器来调整D/C转换器的DC偏置的情况下，也就是在使用具有低比较精度的比较器通过负反馈控制来执行D/C转换器的偏置调整的情况下，偏置将初始收敛在几个mV(毫伏)之内。然而，仍应当正视下列事实，即，在D/A转换器中仍遗留大于、或等于20mV的偏置。

为了解决上述问题，当使用比较器来抵消D/A转换器的DC偏置时，对于这种比较器必须必要地抵消偏置(即右/左载流能力的偏置)。然而，鉴于下列方面，也就是，必须避免半导体器件(IC)的占用面积的增加，或者需要更低的功率消耗，来提供那种专门设计的能够调整比较器的偏置的电路实际上是非常困难的。上面所解释的DC偏置补偿方法需要一种分离方式，因为用来测量D/A转换器的偏置量的比较器的精度可能是非常重要的因素。

发明内容

实现本发明来解决上述问题，并且因此，本发明的目的是提供一种能够提高偏置量的精度以低成本测量偏置量的比较电路，并且也提供一种能够利用上述比较电路来高精度和低成本地抵消D/A转换器的DC偏置的偏置补偿装置。

根据本发明的第一方面，提供一种比较电路，在该比较电路中由差动电路将两个信号互相比较，所述两个信号被输入到由第一晶体管和第二晶体管形成的差动对，所述差动电路具有所述差动对和所述差动对的负载电路；所述比较电路包括：相位调整单元，用于将所述差动电路作为运算放大电路进行操作；相位反相单元，用于反相来自所述差动电路的输出信号的相位；反馈单元，用于在所述差动电路被所述相位调整单元作为运算放大电路操作的情况下，将所述相位反相单元的输出信号反馈为所述第一晶体管的基极偏压，并且将相同电压或不同电压分别施加到所述差动对的所述第一晶体管和所述第二晶体管；以及保持单元，用于在预定时间期间保持所述第一晶体管的所述基极偏压，所述基极偏压由所述反馈单元反馈。

根据所述比较电路的上述电路结构，在执行所述相位调整操作之后，使得所述差动电路作为运算放大电路进行操作，在将相同电压或不同电压施加到在差动对电路中使用的第一晶体管和第二晶体管的情况下，经由负载电路产生的输出电压的相位被反相，并且将该反相的输出电压施加到第一晶体管的基极。结果，在第一晶体管的基极的电位可以变成与第二晶体管的基极的电位相等。由于第一和第二晶体管的特性制造得互相相同并且将这种条件维持一段预定时间期间，从而利用简单的结构就可以构造出能够减小比较电路的偏置量从而提高比较精度的电路。

根据本发明的第二方面，提供一种补偿从电子装置的配对输出端口输出的反相和同相信号的偏置的偏置补偿装置，所述偏置补偿装置包括：输入单元，用于将预定信号输入到所述电子装置；调整单元，以计算反相信号与参考信号之间的差的方式进行操作，所述反相信号是从与所述预定输入信号一致的所述电子装置中输出的，所述参考信号与所述反相信号无关，并且将所计算的差值进行保持并且也反映到所述参考信号；比较单元，用于产生误差信号，所述误差信号用于表示与所述预定信号一致的从所述电子装置输出的同相信号与通过将所保持的差值反映到所述参考信号而产生的信号之间的差；计算单元，以将对应于所述误差信号的值增加到所述预定信号的方式进行操作，并且所增加的信号被所述输入单元输入到所述电子装置；存储单元，用于将所述误差信号的收敛值存储于其中；以及补偿单元，用于将存储在所述存储单元中的所述收敛值定义为所述电子装置的偏置补偿值。

根据所述偏置补偿装置的上述结构，计算所述参考信号与当预定信号输入到电子装置时输出的反相信号之间的差，并且维持该计算的差值。而且，将该差值反映到所述参考信号。接着，产生(conduce)那样的误差信号，该误差信号表示从与预定信号一致的电子装置输出的同相信号与通过将所保持的差值反映到所述参考信号而产生的信号之间的差。随后，以将对应于所述误差信号的值增加到预定信号的方式来重复执行那样的操作，并且通过输入装置将被加的信号输入到电子装置。结果，将当所述误差信号收敛时获得的值定义为用于补偿所述电子装置的偏置的补偿值。在这种情况下，如果将那种具有更高比较精度的比较电路用作上述的比较电路来产生指示同相信号与反映到参考信号的信号之间的差的误差信号，则可以提高关于电子装置的偏置补偿值的精度，从而可以高精度地抵消电子装置的偏置。

根据本发明的第三方面，在所述偏置补偿装置中，所述计算单元是计数器。

根据上述结构，如果当从所述比较单元输出所述误差信号时对计数器进行操作，而当从所述比较单元没有输出误差信号时对计数器的计数操作进行复位，则刚好在复位操作之前获得的计数值可以变成误差信号的收敛值。

根据本发明的第四方面，在所述偏置补偿装置中，所述计算单元是加减法电路。

根据上述结构，如果当从比较单元输出误差信号时对所述加减法电路(递增/递减计数器)进行操作，而当从所述比较单元没有输出误差信号时对所述加减法电路的操作进行复位，则刚好在复位操作之前获得的加减后的值可以组成误差信号的收敛值。在这种情况下，由于加减法电路响应从所述比较单元输出的误差信号的极性可以执行加法操作或减法操作，因此不论误差信号的极性如何都可以获得所述误差信号的收敛值。

根据本发明的第五方面，在所述偏置补偿装置中，所述存储单元在其中存储所述误差信号的收敛值的一半。

根据上述的结构，如果在所述存储单元中存储所述误差信号的收敛值的一半并且将该一半值用作偏置补偿值，则仅校正了反相信号的一半部分。然而，由于所述同相信号也是被反相校正的，所以可以抵消电子装置的偏置，而且，可以抵消电流增加类型D/A转换器的偏置。

根据本发明的第六方面，在所述偏置补偿装置中，所述保持单元和所述比较单元都对应于本发明第一方面的比较电路。

根据上述结构，在相对于参考信号将一个差提供到本发明第一方面所述的比较电路中的差动电路的两个输入信号的情况下中，对该输出电压的相位进行反相，以便将该反相的电压施加到第一晶体管的基极，从而，将差增加到参考信号，因此可以将该差反映到参考信号。结果，当调整单元和比较单元充当比较电路时，由于反映了所述差的参考信号与将比较的同相信号进行比较，可以消除由比较电路的偏置引起的负影响，并且可以高精度地执行比较操作。

根据本发明的第七方面，提供一种补偿从电子装置的配对输出端口输出的反相和同相信号的偏置的偏置补偿装置，包括：输入单元，用于将预定信号输入到所述电子装置；第一比较单元，用于产生第一误差信号，所述第一误差信号用于表示与所述预定信号一致的从所述电子装置输出的反相信号与参考信号之间的差，所述参考信号与所述反相信号无关；第一计算单元，以将对应于所述第一误差信号的值增加到所述预定信号的方式进行操作，并且被加的信号被所述输入单元输入到所述电子装置；第一存储单元，用于将所述第一误差信号的收敛值存储于其中；第二比较单元，用于引导第二误差信号，所述第二误差信号用于表示与所述预定信号一致的从所述电子装置输出的同相信号与参考信号之间的差，所述参考信号与所述同相信号无关；第二计算单元，以将对应于所述第二误差信号的值增加到所述预定信号的方式进行操作，并且被加的信号被所述输入单元输入到所述电子装置；第二存储单元，用于将所述第二误差信号的收敛值存储于其中；以及偏置补偿单元，通过利用存储在所述第一存储单元和所述第二存储单元中的各个收敛值来计算所述电子装置的偏置补偿值。

根据所述偏置补偿装置的上述结构，重复执行那样的操作以便获取第一误差信号的收敛值，并且随后存储该收敛值。在这个操作中，将预定信号输入到所述电子装置，产生所述第一误差信号，并且将对应于所述第一误差信号的值增加到预定信号，随后将被加的信号输入到所述电子装置，其中所述第一误差信号表示与预定信号一致的从所述电子装置输出的反相信号与参考信号之间的差，所述参考信号与反相信号无关。之后，产生所述第二误差信号，其中所述第二误差信号表示与预定信号一致的从所述电子装置输出的同相信号与参考信号之间的差，所述参考信号与同相信号无关。执行那样的操作来获取所述第二误差信号的收敛值，并且随后存储该收敛值。在这个操作中，产生所述第二误差信号，其中所述第二误差信号表示与预定信号一致的从所述电子装置输出的同相信号与参考信号之间的差，所述参考信号与同相信号无关，并且随后，将对应于所述第二误差信号的值增加到预定信号，之后将被加的信号输入到电子装置。接着，进行所述第一误差信号的收敛值与所述第二误差信号的收敛值的计算，以便抵消当产生所述第一误差信号和所述第二误差信号时输入的所述第一比较单元的偏置和所述第二比较单元的偏置。结果，可以高精度地获得所述电子装置的偏置补偿值，该偏置补偿值没有受到由第一和第二比较单元在比较操作期间拥有的偏置的负影响。而且，可以将通常的比较电路用作第一和第二比较单元。

根据本发明的第八方面，在所述偏置补偿装置中，通过将存储在所述第一存储单元中的所述收敛值与存储在所述第二存储单元中的所述收敛值相加来计算所述偏置补偿值。

根据上述结构，如果将存储在所述第一存储单元的第一误差信号的收敛值增加到存储在所述第二存储单元的第二误差信号的收敛值，由于所述第一比较单元的偏置与所述第二比较单元的偏置拥有彼此相反的相位，则可以抵消这两个偏置量。当相加的值减少一半时，可以高精度地获得所述电子装置的偏置补偿值，而没有由所述第一和第二比较单元的偏置量引起的任何负影响。

根据本发明的第九方面，在所述偏置补偿装置中，所述第一误差信号的所述收敛值和所述第二误差信号的所述收敛值分别减小了一半，并且随后，将减小了一半的收敛值分别存储到所述第一存储单元和所述第二存储单元。

根据上述结构，由于存储在所述第一和第二存储单元中的第一和第二误差信号的收敛值都已经减少了一半，如果将所述收敛值彼此相加来抵消所述第一和第二比较单元的偏置，则可以立即高精度地获得所述电子装置的偏置补偿值。

根据本发明的第十方面，在所述偏置补偿装置中，所述第一和第二计算单元是计数器。

根据上述结构，如果当从所述第一和第二比较单元输出所述第一和第二误差信号时操作所述计数器，而当从所述第一和第二误差信号不输出所述第一和第二误差信号时复位所述计数器的计数操作时，则仅在复位操作之前获得的计数值可以变成第一和第二误差信号的收敛值。

根据本发明的第十一方面，在所述偏置补偿装置中，所述第一和第二计算单元是加减法电路。

根据上述结构，如果当从所述第一和第二比较单元输出所述第一和第二误差信号时操作所述加减法电路(递增/递减计数器)，而当从所述第一和第二比较单元不输出所述第一和第二误差信号时复位所述加减法电路的操作时，则仅在复位操作之前获得的加减法值可以构成第一和第二误差信号的收敛值。在这种情况下，由于加减法电路可以响应从所述第一和第二比较单元输出的第一和第二误差信号的极性而执行加法操作或减法操作，因此不管第一和第二误差信号的极性如何都可以获得所述第一和第二误差信号的收敛值。

根据本发明的第十二方面，在所述偏置补偿装置中，所述电子装置对应于D/A(数模)转换电路。

根据上面所解释的结构，可以高精度地抵消D/A转换电路的偏置，从而可以提高转换精度。

附图说明

图1是表明根据本发明第一实施例的比较电路的结构电路图；

图2是示出图1所示的晶体管的结构性示例的电路图；

图3是解释根据第一实施例的比较电路的参考电位调整操作的电路图；

图4是解释在根据第一实施例的比较电路中使用的差动对晶体管的载流能力偏置调整操作的电路图；

图5是解释在根据第一实施例的比较电路中使用的电流镜的电流偏置调整操作的电路图；

图6是描述在根据第一实施例的比较电路中使用的晶体管N1的基极电位的调整操作的电路图；

图7是解释在将偏置施加到根据第一实施例的比较电路的操作电路的情况下晶体管N1的基极电位的调整操作的电路图；

图8是表明图1所示的晶体管的基极电位和源极电位、以及钳位电位之间的相互关系；

图9是示出图1所示的比较电路的差动对是由PNP晶体管构成的这样一种结构的电路图；

图10是示出根据本发明第二实施例的偏置补偿装置的结构电路图；

图11是表明根据本发明第三实施例的偏置补偿装置的结构电路图；

图12是表明根据本发明第四实施例的偏置补偿装置的结构电路图；

图13是表明根据本发明第五实施例的偏置补偿装置的结构电路图；

图14是表明根据本发明第六实施例的偏置补偿装置的结构电路图；

图15是表明根据本发明第七实施例的偏置补偿装置的结构电路图；

图16是表明根据本发明第八实施例的偏置补偿装置的结构电路图；

图17是表明根据本发明第九实施例的偏置补偿装置的结构电路图；

图18是表明根据本发明第十实施例的偏置补偿装置的结构电路图；

图19是表明根据本发明第十一实施例的偏置补偿装置的结构电路图；

图20是表明根据本发明第十二实施例的偏置补偿装置的结构电路图；

图21是表明根据本发明第十三实施例的偏置补偿装置的结构电路图；

图22是表明根据本发明第十四实施例的偏置补偿装置的结构电路图；

图23是表明根据本发明第十五实施例的偏置补偿装置的结构电路图；和

图24是表明根据本发明第十六实施例的偏置补偿装置的结构电路图。

具体实施方式

现在参考附图，来描述本发明的各种实施例。

(第一实施例)

图1是表明根据本发明第一实施例的比较电路的结构电路图。如图所示，比较电路(在下文也称作“比较器”)配置有：NMOS晶体管M1和M2，用于组成差动对；恒流源晶体管N3；负载晶体管(PMOS晶体管)P1和P2，用于组成电流镜；以及输出级晶体管(由PMOS晶体管P3和恒流源晶体管N4组成)，用于组成推挽式输出级电路。该比较电路也配置有：相位调整电阻器Rc；相位调整电容器Cc；由开关SW2构成的相位调整电路410，所述开关当调整偏置时变成ON状态；DC截止电容器C1；开关SW1；另一个开关SW2；另一个开关SW3；输入端T1；以及另一个输入端T2。

在这种情况下，经由输入端“T1”将输入电压(INPUT)或参考电压(也称作偏压“Vref”)施加到差动对晶体管N1。而且，经由另一个输入端“T2”将参考电压(Vref)续地施加到差动对晶体管(N2)。

被附加到图1所示的每个晶体管的符号“N”意思是N型MOS晶体管，被附加到图1所示的每个晶体管的符号“P”意思是P型MOS晶体管。应当注意，符号“VDD”代表电源电压(例如3V)，符号“VSS”代表比较电路的最小电压(GND)。提供开关SW1到SW3，以便选择性地切换正常操作模式和偏置调整模式。

在正常操作期间，将接收输入信号(INPUT)的开关SW3切换到“a”侧端，并当设定为偏置调整模式时，将开关SW3切换到“b”侧端。类似地，在正常操作期间，将开关SW1切换到a”侧端，并当设定为偏置调整模式时，将开关SW1切换到“b”侧端。

而且，在偏置调整模式中，开关SW2被接通，并在正常操作期间，当比较器工作时，开关SW2断开。这样操作的原因如下。也就是，在执行负反馈控制操作以便执行偏置调整的情况下，必须以线性方式改变用于控制基极偏压的控制信号。为此，需要一种模拟电路的线性工作区。

因此，在偏置调整模式接通开关SW2，以便使相位调整电路410进入激活状态。结果，比较器可以作为一种运算放大器(op-amp)进行工作。

应当理解，在图1，电容器C1可以充当一种DC截止电容器，能够避免NMOS晶体管N1的基极偏压对NMOS晶体管N2的源极电位或基极电位产生负影响。而且，这种电容器C1充当一种保持电容器。也就是，即使在偏置调整结束后并且随后开关SW1和SW3都切换到a侧端时，这种保持电容器都持续地将所调整的电压施加到NMOS晶体管N1的基极至少一段预定时间期间。

图2是表明一种关于组成图1的比较电路中差动对的NMOS晶体管(N1和N2)的半导体器件的剖面结构图。如该图所示，NMOS晶体管N1和N2采用双层井结构，其中N型井12在P型基极11中形成，P型井14和16在这种N型井中形成。接着，在P型井14中形成源极和漏极层(18和20)，并且在P型井层16中形成源极和漏极层(22和24)。

图2左边示出的晶体管对应于晶体管N1，而图2右边示出的晶体管对应于晶体管N2。应当注意，晶体管N1的基极偏压是指图2中的P型井14的电压。如后面所述的，最好将差动对晶体管N1的尺寸制造得比差动对晶体管N2的尺寸要大(将参考图6和图7来讨论这个尺寸方面)。

接着，参考图3到图7，将对当根据本发明第一实施例的比较器(比较电路)的偏置如图1所示时执行的操作进行描述。应当理解，虽然图3到图6所示的电路与图1的电路相同，但是为了比图1的电路更容易理解而形成这些电路。因而，在图3到图6中，以简单方式将图1的恒流源晶体管(N3和N4)分别示出为恒流源(ISW1和ISW2)。而且，如随后所解释的，期望将差动对晶体管N1的尺寸(即MOS晶体管的沟道电导：W/L)制造得比差动对晶体管N2的尺寸大，例如，将这种差动对晶体管N2的尺寸制造得比差动对晶体管N1的尺寸大两倍。

如图3所示，在偏置调整模式中，将开关SW1切换到b侧端。结果，差动对晶体管N1和N2的栅极电压“Vin1”和“Vin2”被固定为参考电压“Vref”。如先前所解释的，从逻辑值上看，差动电路左边的电流量与该差动电路右边的电流量相等。然而，在实际情况下，由于各种因素这些电流量变得不平衡。根据该第一实施例，沿着可以抵消这种不平衡电流量的方向来自动调整所述电流量，而通过改变MOS晶体管的基极偏压可以实现这种抵消不平衡的调整。

在开始详细解释之前，将对MOS晶体管的阈值电压“Vth”与基极偏压之间的关系进行描述。MOS晶体管的阈值电压“Vth”可以由下列等式(1)表示为：

Vth＝2_B+{2εSqNA(2_B+VBS)}1/2Ci           (1)

在该公式(1)中，符号“φB”表示基极的电位，符号“∈S”表示硅的介电常数，符号“q”表示单位电荷，以及符号“Ci”表示栅极电容。

阈值电压Vth取决于源极电位VBS(即，当将基极用作参考电位时源极的电位)，该源极电位VBS变得更高，则阈值电压(反相电压)Vth增加得越大。

在这种情况，源极电位增加而基极电位固定的这种操作等效于源极电位固定以便降低基极电位的操作。这两种操作意味着阈值电压Vth基于上述公式(1)增加。

现在将参考图3到图7来描述自动偏置调整操作的各种类型。

(1)基极电位调整操作：

首先，参考图3对能够自动调整差动对晶体管N1(NMOS晶体管：下文被简单描述为“晶体管”)的操作进行描述。在图3中，为了清楚地理解负反馈操作，利用附加了参考标记1到5的箭头来表示在比较电路内预定位置出现的电压变化。应当注意，指向上方向的箭头是指电压上升，而指向下方向的箭头是指电压下降。

在图3的比较器中(当相位调整器410接通时，该比较器充当运算放大器)，晶体管N1的基极电位不固定。结果，晶体管N1的基极电位在初始条件下未被确定，而进入不稳定的条件。

现在假设晶体管N1的基极电位低于晶体管N2的基极电位(请看图3的箭头1)，如先前所解释的，晶体管N1的阈值电压Vth增加。结果，晶体管N1的载流能力变得比晶体管N2的载流能力低。

在这种情况下，晶体管N1的栅极电压(VN1)等于这样一种情况，即该栅极电压(VN1)低于晶体管N2的栅极电压(VN2)(图3的箭头2)。结果，由于差动放大电路50的输入信号与输出信号之间的相位关系建立在同相条件下，因此来自差动放大电路50(图3的三角宽线所示)的输出信号的电压也下降(图3所示的箭头3)。

在源极接地的PMOS晶体管(P3)对差动放大器50的输出信号的电压电平进行反相。结果，源极接地的PMOS晶体管(P3)的输出电压的电平增加(图3中的参考标记4)。这时，开关SW1已经切换到b侧端，从而源极接地的PMOS晶体管(P3)的输出电压被反馈为在差动放大电路50中使用的差动对晶体管N1的基极偏压。

结果，源极接地的PMOS晶体管(P3)的输出电压可以直接组成差动对晶体管N1的基极电位。从而，晶体管N1的基极电位增加(如图3所示的参考标记5)。由于重复执行了这种操作，因此晶体管N1的基极电位变得与晶体管N2的基极电位相同，并且因此变得稳定。这种操作意味着可以以差动放大电路的左侧电路系统(即，晶体管P1到N1电路系统)与右侧电路系统(即，晶体管P2到N2电路系统)具有相同特性的方式来调整晶体管N1的基极电位。

(2)用于调整差动对晶体管的载流能力的偏置的操作

在差动对晶体管N1和N2的载流能力中出现偏置有许多种情况，所述偏置是由当制造晶体管时产生的波动而引起的。现在参考图4，对用于调整差动对晶体管载流能力的偏置的操作进行描述。

在该偏置调整操作中，假设差动对晶体管(左侧晶体管)N1的载流能力变得比差动对晶体管(右侧晶体管)N2的载流能力要高。换句话说，如图4所示，流经差动电路的左电路系统的电流“I1”的电流量大于流经差动电路的右电路系统的电流“I2”的电流量(图4的箭头1)。

这样的条件等同于晶体管N1的栅极电压高于晶体管N2的栅极电压的条件(图4的箭头2)。结果，由于差动电路的单端输出的电压电平增加(图4的箭头3)，源极接地的晶体管P3的输出信号的电平降低(图4的箭头4)。该源极接地的晶体管P3的输出电压直接变成差动对晶体管N1的基极电位。因此，该差动对晶体管N1的基极电位降低(图4的箭头5)。结果，晶体管N1的阈值电压Vth增加，从而晶体管N1的载流能力下降。

载流能力的这种下降基本上等于差动对晶体管N1的栅极电压的下降(图4的箭头6)。当重复执行那样的负反馈操作并且随后晶体管N1和N2二者变成相同特性时，电路条件可以变得稳定。这意味着可以在差动对晶体管N1的栅极电压等于差动对晶体管N2的栅极电压的情况下，以差动电路的左侧电路系统和右侧电流系统都具有相同特性的方式来调整差动对晶体管N1的基极电位。

(3)电流镜的电流偏置的调整操作：

接着，假设晶体管“P1”的载流能力低于晶体管“P2”的载流能力，而晶体管P1和晶体管P2组成电流镜。图5是解释在该假设条件下电流镜的电流偏置的调整操作的示例图。

流经晶体管P1的电流“I1”小于流经晶体管P2的另一电流“I2”的这种操作意味着在差动对晶体管N1和N2都传导相同电流量的情况下，来自左侧电路系统中电源电位VDD的电流量小于来自右侧电路系统的电流量。

结果，晶体管P1的漏极电压变得低于晶体管P2的漏极电压(图5的箭头1)。换句话说，形成差动对晶体管N1的漏极电压变得低于差动对晶体管N2的漏极电压的这种条件。这种条件等同于其中晶体管N1的栅极电压变得高于晶体管N2的栅极电压(图5的箭头2)的条件。

因此，差动电路的单端输出信号的电压电平增加(图5的箭头3)。从而，源极接地的晶体管P3的输出信号的电压电平降低(图5的箭头4)。结果，晶体管N1的基极电位降低(图5的箭头5)。如果晶体管N1的基极电位低于晶体管N2的基极电位，则晶体管N1的阈值电压Vth增加，并且晶体管N1的载流能力降低。如果晶体管N1的载流能力降低，则差动对晶体管N1的漏极电压增加。换句话说，组成电流镜的晶体管P的漏极电压增加(图5的箭头6)。

如先前所解释的，在晶体管P1和P2两者具有彼此不同特性的情况下，或即使在晶体管N1和N2具有彼此不同特性的情况下，在差动对晶体管N1的栅极电压等于差动对晶体管N2的栅极电压(Vin1＝Vin2)的条件下，以差动电路的左测电路系统(包含晶体管P1和N1的电路系统)的特性等同于差动电路的右测电路系统(包含晶体管P2和N2的电路系统)的特性方式来自动调整差动对晶体管N1的基极电位。

在上述的解释中，存在差动对晶体管N1和N2的输入电平彼此相等的条件。结果，在使有关差动电路的输入电平彼此相等的情况下，可以以差动电路的左侧电流偏置和右侧电流偏置变成零的方式来自动调整电流镜的电流偏置。

(4)在将偏置提供给差动电路的两个输入信号的电平的情况下晶体管N1的基极电位的调整操作

接着，假设这样的情况，即当将偏置提供到差动对晶体管(N1和N2)的输入信号时，差动对晶体管N1的输入信号VN1大于差动对晶体管N2的输入信号VN2。图6是解释这种情况的偏置调整操作的电路图。

晶体管N1的输入信号VN1大于晶体管N2的输入信号VN2这样的条件对应于晶体管N1根据晶体管N2的电流传导更大的电流(图6的箭头1)这样的条件。换句话说，晶体管N1的漏极电压降低(图6的箭头2)。结果，差动电路的单端输出信号的电压电平增加(图6的箭头3)。

因此，来自源极接地晶体管P3的输出信号的电平降低(图6的箭头4)。晶体管P3的输出电压直接组成差动对晶体管N1的基极电位。从而，晶体管N1的基极电位降低(图6的箭头5)。结果，晶体管N1的阈值增加，从而晶体管N1的载流能力下降。

如先前所解释的，在晶体管P1和P2的输入信号彼此不同的情况下，在差动对晶体管N1的栅极电压与差动对晶体管N2的栅极电压不同的情况下，以差动电路的左测电路系统(包含晶体管P1和N1的电路系统)的特性等同于差动电路的右测电路系统(包含晶体管P2和N2的电路系统)的特性方式来自动调整差动对晶体管N1的基极电位。

从上述操作可以看出，当认为栅极电压Vin2用作参考电压(Vin2＝Vref)时，可以将输入到Vin1的电压信号的差(+α)保持为偏置。换句话说，在已经有效地实施了这种偏置调整模式之后，当开关SW1和SW4两者都连接到a侧端时，并且随后有效地实施了正常工作模式，该偏置(+α)被加到Vin2的输入信号(Vref)。因此，仿佛像是由比较器进行的比较操作是在(Vref+α)与(Vin2)之间执行的比较操作。这意味着可以在执行这样的比较操作，这种比较操作等效于在偏置调整模式中输入到Vin1的信号与在正常工作模式中输入到Vin1的信号之间的直接比较操作。

(5)在将偏置提供给差动电路以便不接通寄生二极管的情况下晶体管N1的基极电位的调整操作。

在该第一实施例中，有效地利用了根据初始条件故意提供的偏置的本方法，这类似于上面解释的在将偏置提供到上述差动电路(4)的两个输入信号电平上的情况下晶体管N1的基极电位的调整操作。

换句话说，将晶体管N1的尺寸设计得比晶体管N2的尺寸要大，以便从开始阶段将一个差值提供给晶体管N1和N2的载流能力。结果，能够防止寄生二极管的接通操作，并且晶体管N1的基极电位可以沿正方向和负方向中任意一个无任何限制地变化。

将晶体管N1的尺寸设计得比晶体管N2的尺寸要大的这种设计操作意味着这样的操作：在“Vin1-α＝Vin2”的上述条件下，将栅极电压“Vin1”强制制成等于栅极电压“Vin2”(即Vin1-Vin2)，并且根据初始条件将“-α”的偏置提供到源极接地的晶体管P3的输出电压。现在参考图7，具体解释如下：

如图7所示，差动对晶体管N1的尺寸比差动对晶体管N2的尺寸大两倍。因此假设差动对晶体管N1的基极电位借助负反馈控制而增加，以便调整差动电路的右侧电流和左侧电流之间的不平衡状态。

这时，如果接通插入在基极和源极之间的寄生电容10(请参考图7)，则随后基极电位被钳位到这样一个电压(即VK+VF)，该电压是通过将前向电压“VF”加到晶体管N1的源极电位“VK”而产生的，从而基极电位不能增加到高于、或等于这个钳位的电位。在这样情况下，利用基极偏压效果的MOS晶体管的载流调整能力可能变得不理想。

为了避免这样的现象，在图7的例子中，差动对晶体管N1和N2的尺寸(即沟道电导：N/L)被设定为例如比率2∶1。这意味着在晶体管N1的输入电压“Vin1”与另一个晶体管N2的输入电压“Vin2”之间施加“Vin1-α＝Vin2”(符号α是初始偏置电压)这样的初始条件。

在该情况下，如上所述，在输出电压(源极接地晶体管P3的输出电压)“Vout”上产生“-α”的偏置电压。由于这种偏置电压组成晶体管N1的基极偏压，因此与晶体管N1的尺寸被制成与晶体管N2的尺寸相等的情况相比，晶体管N1的基极电位是通过这样的负反馈控制来接收的，即在初始条件下该基极电位被连续降低了这个偏置电压“-α”。

换句话说，对于NMOS晶体管N1的基极电位“VA”，从开始阶段仅沿电位降低方向(即负方向)运用负反馈控制操作。结果，由于NMOS晶体管N1的基极电位“VA”(即寄生二极管10的阳极电位)不从源极电压“VK”(即寄生二极管10的阴极电位)增加，因此这个寄生二极管10根本不导通。

图8是表明NMOS晶体管N1的基极电位“VA”和源极电位“VK”、以及钳位电压之间的关系的图。应当理解，在该附图中，符号“VC”表示钳位电压；符号“VF”表示寄生二极管10的前向电压；符号“VK”表示源极电压；符号“VA1”表示没有施加初始偏置电压的情况下的初始基极电位；符号“VA2”表示没有施加初始偏置电压的情况下的另一个初始基极电位；符号“VQ”表示由初始偏置电压产生的偏移电压；以及符号“-”表示基极偏压。图8的左侧图部分表明了在没有施加初始偏置电压“α”的情况下基极偏压的变化。当基极偏压增加时，基极电位被钳位到钳位电压VC(VK+VF)，从而这个基极偏压不能变化得大于、或等于这个钳位电压VC。

另一方面，在施加初始偏置电压“α”的情况下，由于从开始阶段基极电位向负侧偏移了偏移电压“VQ”(等效于上面解释的偏置电压“α”)，即使当基极偏压在动态范围上满度地充分摆动，寄生二极管10也不会导通。因此，基极电位没有被钳位。换句话说，由于不存在由于寄生二极管10引起的钳位风险，负反馈控制信号的信号电平可以在预定的动态范围之内变化，而对于该信号电平没有限制。结果，通过适当的负反馈控制操作可以连续地执行基极偏压的调整。

还应当注意，类似于图1的电路，图7中所示的电容器“C1”可以充当DC截止电容器，并且也可以充当保持电容器。该DC截止电容器能够避免NMOS晶体管N1的基极偏压对NMOS晶体管N2的源极电位或基极电位不产生正(advance)影响。对于至少一段预定时间期间，即使在已经结束偏置调整操作之后开关SW1和SW3切换到a侧端之后，保持电容器也能够向NMOS晶体管N1的基极连续地提供所调整的电压。

根据第一实施例，由于将电容器自己的偏置加到参考信号上，可以消除比较操作期间由晶体管的制造波动引起的偏置的负影响，并且因此，可以高精度地执行比较操作。

图9示出了一种比较器的电路图，在该比较器中构成输入级的差动对的晶体管是由PMOS晶体管组成的。尽管将图9中使用的这些晶体管的导电型选择为与图1到图7中使用的晶体管的导电型相反，图9所示的比较器的基本操作与图1到图7所示的其他比较器的基本操作相同。图9所示的这个比较器的电路操作类似于图1到图7所示的其他比较器的电路操作，并且可以具有与其他比较器类似的效果。

(第二实施例模式)

图10示出了根据本发明第二实施例模式的偏置补偿装置的结构电路图。该第二实施例的偏置补偿装置通过利用具有偏置调整功能的比较器可以抵消DC偏置。

在该第二实施例中，对于比较器，利用配备有如第一实施例所述的偏置调整功能的比较器400。在抵消D/A转换器500a(500b)的偏置之前，将在比较器400的输入级提供的开关SW4切换到“a”侧端，以便调整右/左电流偏置。将D/A转换器500a(500b)的差动输出(负)输入到该“a”端。

结果，在比较器400中使用的比较电压相当于连接到该比较器400的同相端的参考电压“Vref”、和连接到该比较器400的反相端的D/A转换器500a(500b)的差动输出(负)，并且比较电压相互没有关系。因此，这就变成这样一种情况，即，将偏置提供到如上述第一实施例所解释的比较器的差动对晶体管，并且产生这样一种操作，即，由比较器400保持差动输出(负)与参考电压Vref之间的差。

接着，将开关SW4从“a”端切换到“b”端。这时，在由图1所示比较器电路的电容器C1(图2到图7)中保持所调整的电压来调整比较器的偏置的一段时间期间内，同时执行用于抵消D/A转换器500a(500b)的输入/输出偏置的操作。

换句话说，在D/A转换器500a(500b)的输入/输出存在偏置的情况下，从校正值产生电路411输出能够抵消该偏置的校正值，并且随后，将该校正值施加到加法器420中的输入信号。

接着，将描述能校正D/A转换器500a(500b)的输入/输出中偏置操作的要点。首先，将对应于例如DC信号1.7V的这样的数据输入到加法器420。这时，计数器412与1.7V的数据输入同步开始递增计数。对于直到比较器400的输出信号被反相为低电平的一段时间期间，锁存电路414将从计数器412输出的计数值直接提供到加法器420。

由于在开始阶段施加到加法器420的校正值对应于“0”，因此直接将1.7V的输入数据施加到D/A转换器500a(500b)。经由开关SW4将该D/A转换器500a(500b)的转换的输出(模拟信号)提供到比较器400的反相端，而将参考电压Vref(在该实施例中为2V)施加到比较器400的同相端。

当假设D/A转换器500a(500b)的输出电压“A-”等于1.7V时，在比较器400中保持对应于1.71V与参考电压Vref(2V)之间的差的偏置-0.29V。结果，由于从同相端的电位施加了偏置，因此该比较为2V-0.29V＝1.71V。这时，在另一个输出“A+”等于1.69V的情况下，由于同相端的电位看起来变得更高，因此比较器400的输出是高电平。结果，将计数器442的计数值施加到加法器420，以便将其增加到输入信号。

当重复执行类似的操作并且D/A转换器500a(500b)的输出信号超过“Vief(2V)+偏置电压(-0.29V)＝1.71V”时，比较器400的输出电平被反相成低电平，从而复位计数器400。而且，由锁存器414锁存这时获得的计数器输出。结果，D/A转换器500a(500b)的正和负差动输出被统一为它的输出“A-”的电位(1.71V)，从而抵消了偏置。

在这种情况下，当该D/A转换器500a(500b)的输出“A-”的电压低于输出“A+”的电压时，也就是当电压“A-”＝1.65V和电压“A+”＝1.71V时，由于比较器400的输出电平变成低电平，因此调整功能变得无效。结果，在调整输出“A+”的阶段，不能输入正常的1.7-V数据，而必须强制施加较低的电压(例如0V)。为此，必须确保抵消偏置所需的一定的时间段。

根据第二实施例，由于利用了具有高精度比较操作的比较器400来校正D/A转换器500a(500b)的DC偏置，因此可以高精度地抵消D/A转换器500a(500b)的这个DC偏置。

(第三实施例模式)

图11示出了根据本发明第三实施例模式的偏置补偿装置的结构电路图。应当理解，第二实施例所示的相同参考标记用于表示第三实施例中使用的相同或相似的电路元件。在该第三实施例的偏置补偿装置中，校正值产生电路430由加减法电路(递增/递减计数器)432以及锁存器434组成，并且可由开关SW5选择来源于加减法电路432的任何一个输出信号作为输入到加法器420的输入信号。该偏置补偿装置的其他电路结构类似于图10所示的电路的结构。

在该实施例中，对于比较器，利用了配备有如上述第一实施例所解释的偏置调整功能的比较器400。在抵消D/A转换器500a(500b)的偏置之前，将在比较器400的输入级提供的开关SW4切换到“a”侧端，以便调整右/左电流偏置。将D/A转换器500a(500b)的差动输出(负)输入到该“a”端。而且，由于已经将开关SW5切换到“b”侧端，因此可以将加减法电路432的输出信号直接输入到加法器420。

结果，在比较器400中使用的比较电压相当于连接到该比较器400的同相端的参考电压“Vref”、和连接到该比较器400的反相端的D/A转换器500a(500b)的差动输出(负)，并且比较电压相互没有关系。因此，这就变成这样一种情况，即，将偏置提供到如上述第一实施例所述比较器的差动对晶体管，并且产生这样一种操作，即，由比较器400保持差动输出(负)和参考电压Vref之间的差。

接着，将开关SW4从“a”端切换到“b”端。这时，在由图1所示比较器电路的电容器C1(图2到图7)保持所调整的电压来调整比较器的偏置的一段时间期间内，同时执行用于抵消D/A转换器500a(500b)的输入/输出偏置的操作。

换句话说，在D/A转换器500a(500b)的输入/输出存在偏置的情况下，从校正值产生电路430输出能够抵消该偏置的校正值，并且随后，将该校正值施加到加法器420中的输入信号。

接着，现在将描述该偏置补偿装置的操作要点。首先，将对应于例如DC信号1.7V的这样的数据输入到加法器420。这时，加减法电路432响应比较器400的输出，与1.7V的数据输入同步执行计算操作。在从比较器400输出的信号电平为高电平的情况下，加减法电路432在一定的时间间隔执行递增计数操作，而在从比较器400输出的信号电平为低电平的情况下，加减法电路432执行递减计数操作。

当偏置抵消收敛期间过去相当长的一段时间期间时，校正值产生电路430经由开关SW5将从加减法电路432输出的计算值直接提供到加法器420。由于在开始阶段施加到加法器420的校正值等于“0”，因此将1.7V的输入数据直接施加到D/A转换器500a(500b)。

经由开关SW4将该D/A转换器500a(500b)的转换的输出(模拟信号)提供到比较器400的反相端，而将参考电压Vref(在该实施例中为2V)施加到比较器400的同相端。当假设D/A转换器500a(500b)的输出电压“A-”等于1.7V时，在比较器400中保持对应于1.71V与参考电压Vref(2V)之间的差的偏置-0.29V。

结果，由于从同相端的电位施加了偏置，因此该比较为2V-0.29V＝1.71V。这时，在另一个输出“A+”等于1.69V的情况下，由于同相端的电位看起来变得更高，因此比较器400的输出是高电平。结果，经由开关SW5将加减法电路432的计算值施加到加法器420，以便将其增加到输入信号。

当重复执行类似的操作并且D/A转换器500a(500b)的输出信号超过“Vref(2V)+偏置电压(-0.29V)＝1.71V”时，比较器400的输出电平被反相成低电平。当比较器400的输出电平被反相为低电平时，加减法电路432开始它的减法操作。

如先前所述，用1.7V来重复执行加法操作和减法操作，并且随后在1.7V处收敛该偏置抵消。在该时刻，开关SW5从“b”端切换到“a”端，从而将由锁存器434锁存的计算输出增加到加法器420。结果，D/A转换器500a(500b)的正和负差动输出统一到输出“A-”的电位(1.70V)，从而抵消了偏置。

根据该第三实施例，当该D/A转换器500a(500b)的输出“A-”的电压低于输出“A+”的电压时，也就是当“A-”电压＝1.65V和“A+”电压＝1.71V时，由于加减法电路432执行递减计数操作，以便执行类似的操作，从而不强制施加较低的电压(例如，0V)。结果，只需要仅用于偏置误差的调整时间，从而得到的偏置抵消时间可以变得比上述实施例的时间更短。

上述的第二和第三实施例对应于这样一种方法，即将D/A转换器500a(500b)的输出电压“A-”处理为固定值，而调整它的输出电压“A+”。然而，当在电流增加型D/A转换器中使用时，存在另一种方法，即输出电压“A+”和另一个输出电压“A-”必须必定输出反相关系。应当理解，第二/第三实施例的上述方法不能应用到这种电流增加型D/A转换器中。

(第四实施例模式)

图12示出了根据本发明第四实施例模式的偏置补偿装置的结构电路图。应当理解，第二实施例所示的相同参考标记用于表示第四实施例中使用的相同或相似的电路元件。在该第四实施例的偏置补偿装置中，校正值产生电路440由1/2电路443和开关SW5组成。1/2电路443将计数器442的计数值减少一半。开关SW5选择来源于加减法电路432和锁存器434的任何一个输出信号作为输入到加法器420的输入信号。该偏置补偿装置的其他结构类似于图10所示的第一实施例的结构。

在抵消D/A转换器500a(500b)的偏置之前，将在比较器400的输入级提供的开关SW4切换到“a”侧端，以便调整右/左电流偏置。将D/A转换器500a(500b)的差动输出(负)输入到开关SW4的“a”端。而且，当开关SW5切换到“b”侧端时，将加减法电路432的输出信号直接输入到加法器420。

在这种情况下，在比较器400中使用的比较电压相当于连接到该比较器400的同相端的参考电压“Vref”、和连接到该比较器400的反相端的D/A转换器500a(500b)的差动输出(负)，并且比较电压相互没有关系。因此，这就变成这样一种情况，即，将偏置提供到如上述第一实施例所述比较器的差动对晶体管，并且产生这样一种操作，即由比较器400保持差动输出(负)和参考电压Vref之间的差。

接着，将开关SW4从“a”端切换到“b”端。这时，在由图1所示比较器电路的电容器C1(图2到图7)保持所调整的电压来调整比较器的偏置的一段时间期间内，同时执行用于抵消D/A转换器500a(500b)的输入/输出偏置的操作。

换句话说，在D/A转换器500a(500b)的输入/输出存在偏置的情况下，从校正值产生电路440输出能够抵消该偏置的校正值，并且随后，将该校正值施加到加法器420中的输入信号。

接着，现在将描述该偏置补偿装置的操作要点。首先，将对应于例如DC信号1.7V的这样的数据输入到加法器420。这时，计数器442与1.7V的数据输入同步地开始递增计数操作。对于直到比较器400的输入信号的电平反相为低电平的时间期间，开关SW5将从计数器442输出的计数值直接提供到加法器420。

由于在开始阶段施加到加法器420的校正值对应于“0”，因此直接将1.7V的输入数据施加到D/A转换器500a(500b)。经由开关SW4将该D/A转换器500a(500b)的转换的输出(模拟信号)提供到比较器400的反相端，而将参考电压Vref(在该实施例中为2V)施加到比较器400的同相端。

当假设D/A转换器500a(500b)的输出电压“A-”等于1.7V时，在比较器400中保持对应于1.71V与参考电压Vref(2V)之间的差的偏置-0.29V。结果，由于从同相端的电位施加了偏置，因此该比较为2V-0.29V＝1.71V。这时，在另一个输出“A+”等于1.69V的情况下，由于同相端的电位看起来变得更高，因此比较器400的输出是高电平。结果，将计数器442的计数值施加到加法器420，以便将其增加到输入信号。

当重复执行类似的操作并且D/A转换器500a(500b)的输出信号超过“Vref(2V)+偏置电压(-0.29V)＝1.71V”时，比较器400的输出电平被反相成低电平，从而复位计数器442。而且，通过1/2电路443将这时获得的计数器输出转换成它的一半的值，并且随后，该一半值由锁存器444锁存并且被输入到加法器420。这时，开关SW5被切换到它的“a”侧端。

换句话说，由于仅用计数值的一半值来校正输出电压“A+”，因此该输出的电压“A+”变成(1.71V+1.69V)/2＝1.70V。然而，相对于输出电压“A+”的校正值也反相校正输出电压“A-”，即，(1.70V-1.69V＝+0.01V)。

也就是说，输出电压“A-”变成1.71V-(+0.01V)＝1.70V，因此，输出电压“A-”变成与输出电压“A+”电位相等的电位。结果，D/A转换器500a(500b)的正和负差动输出统一到电位(1.70V)，从而抵消了偏置。

在这种情况下，当该D/A转换器500a(500b)的输出“A-”的电压低于输出“A+”的电压时，也就是当“A-”电压＝1.65V和“A+”电压＝1.71V时，由于比较器400的输出电平变成低电平，因此调整功能不能变成有效。结果在调整输出“A+”的阶段，不输入正常的1.7-V数据，而是必须强制施加较低的电压(例如，0V)。为此，必须确保抵消偏置所需的一定时间段。

根据该第四实施例，由于计数器442的计数值减少了一半，并且随后该减少了一半的计数值最后被锁存到锁存器444。对于输出电压“A+”和输出电压“A-”，即使在利用必须并且仅输出反相关系的电流增加型D/A转换器500a(500b)的情况下，符号关系是相反的，并且输出电压“A+”与参考电压“Vref”的电位之间的差由比较器保持，因此可以高精度地抵消偏置。

(第五实施例模式)

图13示出了根据本发明第五实施例模式的偏置补偿装置的结构电路图。应当理解，第二实施例所示的相同参考标记用于表示第五实施例中使用的相同或相似的电路元件。在该第五实施例的偏置补偿装置中，校正值产生电路450包括1/2电路443和开关SW5。1/2电路443将加减法电路(递增/递减计数器)452的计数值减少一半。开关SW5选择来源于加减法电路432和锁存器434的任何一个输出信号作为输入到加法器420的输入信号。该偏置补偿装置的其他结构类似于图10所示的电路的结构。

在抵消D/A转换器500a(500b)的偏置之前，将在比较器400的输入级提供的开关SW4切换到它的“a”侧端，以便调整右/左电流偏置。将D/A转换器500a(500b)的差动输出(负)输入到开关SW4的“a”端。而且，当开关SW5切换到它的“b”侧端时，将加减法电路452的输出信号直接输入到加法器420。

在这种情况下，在比较器400中使用的比较电压相当于连接到该比较器400的同相端的参考电压“Vref”、和连接到该比较器400的反相端的D/A转换器500a(500b)的差动输出(负)，并且比较电压相互没有关系。因此，这就变成这样一种情况，即，将偏置提供到如上述第一实施例所述比较器的差动对晶体管，并且产生这样一种操作，即由比较器400保持差动输出(负)和参考电压Vref之间的差。

接着，将开关SW4从“a”端切换到“b”端。这时，在由图1所示比较器电路的电容C1(图2到图7)保持所调整的电压来调整比较器的偏置的一段时间期间内，同时执行用于抵消D/A转换器500a(500b)的输入/输出偏置的操作。

换句话说，在D/A转换器500a(500b)的输入/输出存在偏置的情况下，从校正值产生电路450输出能够抵消该偏置的校正值，并且随后，将该校正值施加到加法器420中的输入信号。

接着，将描述该偏置补偿装置的操作要点。首先，将对应于例如DC信号1.7V的这样的数据输入到加法器420。这时，加减法电路452与1.7V的数据输入同步地执行加减法操作。在从比较器400输出的信号电平为高电平的情况下，加减法电路452执行递增计数操作，而在从比较器400输出的信号电平为低电平的情况下，加减法电路452执行递减计数操作。

当收敛该偏置抵消期间过去一段相当长的时间期间时，开关SW5经由开关SW5将从加减法452输出的计算值直接提供到加法器420。由于在开始阶段提供到加法器420的校正值等于“0”，因此将输入数据1.7V直接施加到D/A转换器500a(500b)。经由开关SW4将该D/A转换器500a(500b)的转换的输出(模拟信号)提供到比较器400的反相端，而将参考电压Vref(在该实施例中为2V)施加到比较器400的同相端。

当假设D/A转换器500a(500b)的输出电压“A-”等于1.7V时，在比较器400中保持对应于1.71V与参考电压Vref(2V)的差的偏置-0.29V。结果，由于将从同相端的电位提供该偏置，因此该比较为2V-0.29V＝1.71V。这时，在另一个输出“A+”等于1.69V的情况下，由于同相端的电位看起来变得更高，因此，比较器400的输出为高电平。结果，经由开关SW5将加减法电路452的计算结果施加到加法器420，以便将其增加到输入信号。

当重复执行类似的操作并且D/A转换器500a(500b)的输出信号超过“Vref(2V)+偏置电压(-0.29V)＝1.71V”时，比较器400的输出电平被转换成低电平。结果，加减法电路452在1.71V的电压处重复加法操作和减法操作，并且将相加/相减的结果收敛到1.7V。而且，在这时通过1/2电路443将获得的计数器输出转换成其一半的值，并且随后，该一半值由锁存器444锁存并且被输入到加法器420。这时，当适当考虑这种定时，由于开关SW5被切换到它的“a”侧端，因此通过1/2电路453将加减法电路452的输出电压转换成该输出电压的一半值，随后该值由锁存器454锁存。

换句话说，由于仅用计数值的一半值来校正输入电压“A+”，因此这个输出电压“A+”变成(1.71V+1.69V)/2＝1.70V。然而，对于输出电压“A+”的校正值也反相校正输出电压“A-”，即，(1.70V-1.69V＝+0.01V)。也就是说，输出电压“A-”变成1.71V-(+0.01V)＝1.70V，因此，输出电压“A-”变得与输出电压“A+”的电位相同。结果D/A转换器500a(500b)的正和负差动输出统一到电位(1.70V)，从而抵消了偏置。

在这种情况下，当该D/A转换器500a(500b)的输出“A-”的电压低于输出“A+”的电压时，也就是当电压“A-＝1.65V”和电压“A+＝1.71V”时，由于可以执行相同的操作，因此不必强制施加较低的电压(例如，0V)。结果，仅调整偏置误差所需的调整时间可以变得充分。

根据该第五实施例，计数器442的计数值减少了一半，并且随后该减少了一半的计数值最后被锁存到锁存器444。对于输出电压“A+”和输出电压“A-”，即使在利用必须并且仅输出反相关系的电流增加型D/A转换器500a(500b)的情况下，符号关系是相反的，并且输出电压“A+”与参考电压“Vref”的电位之间的差由比较器保持，因此可以高精度地抵消该偏置。而且，由于利用了加减法电路452，即使在输出“A-”的电压低于输出“A+”的电压的情况下，由于可以执行类似的操作，因此不必将较低的电压(例如0V)施加到加法器420。结果，由于仅调整偏置误差的调整时间变得充分，因此可以缩短偏置抵消时间。

如先前所解释的，在第二到第五实施例中，由于利用了配备有偏置相加功能的比较器，因此调整了比较器自己的偏置。结果，可以将比较器的偏置处理为零，并且因此，可以高精度地抵消D/A转换器500a(500b)的偏置。

(第六实施例模式)

图14示出了根据本发明第六实施例模式的偏置补偿装置的结构电路图。应当理解，第二实施例所示的相同参考标记用于表示第六实施例中使用的相同或相似的电路元件。在该第六实施例的偏置补偿装置中，校正值产生电路460包括反相器461、计数器462、锁存器463和464、加法器465、1/2电路466、开关SW5、另一个开关SW6、以及再一个开关SW7。反相器461对比较器600的输出信号进行反相。开关SW5将计数器462的输出信号和1/2电路466的输出信号中的任何一个作为输入信号切换到加法器420。开关SW6将选择性输入的计数器462的输出信号输入到锁存器463或锁存器464。随后，开关SW7将比较器600的输出信号和反相的比较器输出信号中的任何一个作为输入信号切换到计数器462。而且，当配备有上述第一实施例所解释的偏置调整功能的比较器不用作比较器600时，除了使用了在正常比较/测量操作中出现偏置的比较器之外，其他的结构类似于图10所示的第一实施例的结构。

在抵消D/A转换器500a(500b)的偏置之前，将在比较器600的输入级提供的开关SW4切换到它的“a”侧端，并且，将相对于开关SW4而相互操作的开关SW6和开关SW7切换到它们的“a”侧端。但是，将开关SW5切换到它的“b”侧端。

在这种情况下，比较器600将连接到它的同相端的参考电压Vref与连接到它的反相端的D/A转换器500a(500b)的差动输出(负)信号进行比较，以便对于D/A转换器500a(500b)的输出电压“A-”执行偏置抵消操作。偏置抵消结果由锁存器463锁存。

接着，将开关SW4、SW6和SW7切换到它们的“b”侧端。这时，比较器600将连接到它的同相端的参考电压Vref与连接到它的反相端的D/A转换器500a(500b)的差动输出(正)信号进行比较，以便对于D/A转换器500a(500b)的输出电压“A+”执行偏置抵消操作。偏置抵消结果由锁存器464锁存。

在完成一系列的上述处理操作之后，将开关SW5切换到它的“a”侧端，而且，通过加法器465将由锁存器463锁存的值和由锁存器464锁存的值互相相加。通过1/2电路466将相加的结果转换成该相加值的一半，并且之后，将该一半的相加值输入到加法器420。

换句话说，在D/A转换器500a(500b)的输入/输出保持偏置的情况下，从校正值产生电路460输出能够抵消该偏置的校正值。随后，将该校正值施加到加法器420中的输入信号。

接着，将描述该偏置补偿装置的操作要点。首先，将对应于例如DC信号1.7V的这样的数据输入到加法器420。这时，计数器462与1.7V的数据输入同步地开始递增计数操作。对于直到比较器600的输出信号的电平反相为低电平的一段时间期间，开关SW5直接将从计数器462输出的计算值提供到加法器420。

由于在开始阶段提供到加法器420的校正值等于“0”，因此将输入数据1.7V直接施加到D/A转换器500a(500b)。经由开关SW4将该D/A转换器500a(500b)的转换的输出(模拟信号)提供到比较器600的反相端，而将参考电压Vref(在该实施例中为2V)施加到比较器600的同相端。

当假设D/A转换器500a(500b)的输出电压“A-”等于2.05V时，比较器600判断该输入电压2.05V高于参考电压Vref，并且因此，该比较器600的输出信号电平变成低电平。由于开关SW7连接到“a”侧端，因此比较器600的低电平输出由反相器461反相而变成高电平，随后将该高电平信号输入到计数器462。

结果，计数器462执行递增计数操作，并且随后，经由开关SW5提供该计数值，以便由加法器420进行相加。当假设D/A转换器500a(500b)对应于诸如电流增加型D/A转换器的D/A转换器时，它的差动输出(正)“A+”和差动输出(负)“A-”必须都拥有反相关系，可以减小已增加了值的差动输出“A-”的偏置。换句话说，可以降低输出电压“A-”2.05V。

随后，重复执行这种操作，直到该比较器600的输出信号电平变成低电平，也就是输出电压“A-”变成低于参考电压Vref。在该实施例中，当假设相对于计数器462增加1，D/A转换器500a(500b)的模拟输出等于0.02V时，在当计数器462计数-3次时，完成一些列的这些操作。当结束一系列的这些操作时，计数值3由锁存器463锁存。

接着，将开关SW4、SW6和SW7连接到它们的“b”侧端。随后，执行类似于上述操作的操作。现在，当假设差动输出电压“A+”等于1.89V时，比较器600判断该输入电压1.89V低于参考电压Vref，并且因此，该比较器600的输出信号电平变成高电平。由于开关SW7连接到“b”侧端，因此比较器600的输出电平直接变成高电平，随后将该高电平输入到计数器462。计数器462执行递增计数操作，并且经由开关SW5提供该计数值，以便在加法器420中进行相加。

对于D/A转换器500a(500b)的差动输出(正)“A+”，通过这个相加的值来增加其偏置。也就是说，增加1.89V的电压。然后，重复执行这种操作，直到比较器600的输出信号变成低电平，也就是输出电压“A-”变得高于参考电压Vref。在该实施例中，当假设相对于计数器462增加1，D/A转换器500a(500b)的模拟输出等于0.02V时，在当计数器462计数6次时，完成了一系列的这些操作。当结束一系列的这些操作时，该计数值6由锁存器464锁存。

接着，将开关SW5连接到它的“a”侧端，并且，由加法器465将由锁存器463和464锁存的值进行互相相加，随后，增加的值被1/2电路466减少一半，从而获得一半的增加的值作为校正值。之后，将该校正值输入到加法器420。例如，由加法器465将锁存器463的计数值3加到锁存器464的计数值6。相加的值变成9，并且该值9被1/2电路466减少一半，从而获得值4作为校正值。然后，由加法器420将该校正值加到输入信号上。在这种情况下，D/A转换器500a(500b)的差动输出(正)“A+”被校正为1.97V。同样的，该D/A转换器500a(500b)的差动输出(负)“A-”变成1.97V，从而可以抵消偏置。

另一方面，在该第六实施例中，由于利用了普通类型的比较器600，因此该比较器600自己具有偏置误差。现在对比较器600具有这种偏置误差的情况进行描述。

首先，将对应于例如DC信号1.7V的这样的数据输入到加法器420。这时，与1.7V的数据输入同步地计数器462开始递增计数操作。对于直到比较器600的输出信号被反相为低电平的一段时间，开关SW5直接将从计数器442输出的计算值提供到加法器462。

由于在开始阶段提供到加法器420的校正值等于“0”，因此将输入数据1.7V直接施加到D/A转换器500a(500b)。经由开关SW4将该D/A转换器500a(500b)的转换的输出(模拟信号)提供到比较器600的反相端，而将参考电压Vref(在该实施例中为2V)施加到比较器600的同相端。

现在，做出这样的假设，即比较器600的偏置等于-0.10V。在差动输出电压“A-”等于2.05V的情况下，由于比较器600将该差动输出电压“A-”与(Vref-0.10V＝1.90V)电压进行比较，则该比较器600判断差动输出电压“A-”变得大于1.90V，并且因此它的输出电平变成低电平。

由于开关SW7连接到它的“a”侧端，因此比较器600的输出信号电平变成高电平，随后将该高电平信号输入到计数器462。结果，计数器462执行递增计数操作，并且随后，经由开关SW5提供该计数值，以便在加法器420中将其加到I(Q)。

当假设D/A转换器500a(500b)对应于诸如电流增加型D/A转换器的D/A转换器时，它的差动输出(正)“A+”和差动输出(负)“A-”必须都拥有反相关系，可以减小已增加了值的差动输出“A-”的偏置。换句话说，2.05V输出电压“A-”被减少。随后，重复执行该操作，直到比较器600的输出信号电平变成低电平，也就是输出电压“A-”变成低于1.90V。在该实施例中，当假设相对于计数器462增加1，D/A转换器500a(500b)的模拟输出等于0.02V时，在当计数器462计数8次时，完成一系列的这些操作。当结束一系列的这些操作时，计数值8由锁存器463锁存。

接着，将开关SW4、SW6和SW7连接到它们的“b”侧端。随后，执行类似于上述操作的操作。现在，当假设差动输出电压“A+”等于1.89V时，比较器600判断该输入电压1.89V低于1.90V，并且因此，该比较器600的输出信号电平变成高电平。由于开关SW7连接到“b”侧端，因此比较器600的输出电平直接变成高电平，随后将该高电平输入到计数器462。计数器462执行递增计数操作，并且经由开关SW5提供该计数值，以便在加法器420中将其增加到I(Q)。

对于D/A转换器500a(500b)的差动输出(正)“A+”，通过这个增加的值来增加其偏置。也就是说，输出电压1.89V增加。然后，重复执行这种操作，直到比较器600的输出信号电平变成低电平，也就是输出电压“A+”变得高于1.90V。在该实施例中，当假设相对于计数器462增加1，D/A转换器500a(500b)的模拟输出等于0.02V时，在当计数器462计数1次时，完成了一系列的这些操作。当结束一系列的这些操作时，该计数值1由锁存器464锁存。

接着，将开关SW5连接到它的“a”侧端，并且将校正值输入到加法器420。对于该校正值，利用已锁存在锁存器463和锁存器464中的数据。换句话说，通过加法器465将锁存器463的计数值8增加到锁存器464的计数值1，并且相加的值变为9，该值9被1/2电路466减少一半，从而获得值4作为校正值。然后，通过加法器420将该校正值增加到输入信号。在这种情况下，D/A转换器500a(500b)的差动输出(正)“A+”被校正为1.97V。同样的，该D/A转换器500a(500b)的差动输出(负)“A-”变成1.97V，从而可以抵消该偏置。

根据该第六实施例，尽管比较器600的偏置拥有正常值Vref的误差，但是如果该值作为差动输出“A+”和差动输出“A-”的比较对象而不变，则绝对值没有关系。结果，由于执行了上述的计算，因此比较器600的偏置没有给出负影响，从而可以通过利用普通比较器以高精度来抵消D/A转换器500a(500b)的偏置。

应当理解，在上述的第六实施例中，差动输出(正)“A+”必须低于、或等于电压(Vref+比较器600的偏置电压)，相反，差动输出(负)“A-”必须高于、或等于电压(Vref+比较器600的偏置电压)。换句话说，作为初始数据，当考虑相当大的裕值时，必须提供这样的低电压数据(例如，0V)，而不是提供1.7V的数据。从而，需要更长的偏置消除时间。

(第七实施例模式)

图15示出了根据本发明第七实施例模式的偏置补偿装置的结构电路图。应当理解，图10的第二实施例所示的相同参考标记用于表示第七实施例中使用的相同或相似的电路元件。在该第七实施例的偏置补偿装置中，校正值产生电路470包括反相器471、加减法电路(递增/递减计数器)472、锁存器473和474、加法器475、1/2电路476、另一个加法器420、开关SW5、另一个开关SW6、以及再一个开关SW7。反相器471对比较器600的输出信号进行反相。开关SW5将计数器472的输出信号和1/2电路476的输出信号中的任何一个作为输入信号切换到加法器420。开关SW6将选择性输入的加减法电路472的输出信号输入到锁存器473或锁存器474。随后，开关SW7将比较器600的输出信号和反相的比较器输出信号中的任何一个作为输入信号切换到计数器472。而且，当配备有上述第一实施例所解释的偏置调整功能的比较器不用作比较器600时，除了使用了普通的比较器之外，其他的结构类似于图10所示的第一实施例的结构。

在抵消D/A转换器500a(500b)的偏置之前，将在比较器600的输入级提供的开关SW4切换到它的“a”侧端，并且，将相对于开关SW4相互操作的开关SW6和开关SW7切换到它们的“a”侧端。而且，将开关SW5切换到它的“b”侧端。结果，比较器600将连接到它的同相端的参考电压Vref与连接到它的反相端的D/A转换器500a(500b)的差动输出(负)信号进行比较，以便对于D/A转换器500a(500b)的输出电压“A-”执行偏置抵消操作。偏置抵消结果由锁存器473锁存。

接着，将开关SW4、SW6和SW7切换到它们的“b”侧端。这时，比较器600将连接到它的同相端的参考电压Vref与连接到它的反相端的D/A转换器500a(500b)的差动输出(正)信号进行比较，以便对于D/A转换器500a(500b)的输出电压“A+”执行偏置抵消操作。偏置抵消结果由锁存器474锁存。

在完成一系列的上述处理操作之后，将开关SW5连接到它的“a”侧端，而且，通过加法器475将由锁存器473锁存的值和由锁存器474锁存的值互相相加。通过1/2电路476将相加的结果转换成该相加值的一半，并且之后，将该一半的相加值输入到加法器420。换句话说，在D/A转换器500a(500b)的输入/输出保持偏置的情况下，从校正值产生电路470输出能够抵消该偏置的校正值。随后，将该校正值施加到加法器420中的输入信号。接着，将描述该偏置补偿装置的操作要点。

首先，将对应于例如DC信号1.7V的这样的数据输入到加法器420。这时，在从比较器600输出的信号电平为高电平的情况下，加减法电路472与1.7V的数据输入同步地执行递增计数操作，而在从比较器600输出的信号电平为低电平的情况下，加减法电路472执行递减计数操作。

对于偏置抵消操作充分收敛的一段长时间期间，开关SW5直接将从加减法电路472输出的计算值提供到加法器420。由于在开始阶段提供到加法器420的校正值等于“0”，因此将输入数据1.7V直接施加到D/A转换器500a(500b)。

经由开关SW4将该D/A转换器500a(500b)的转换的输出(模拟信号)提供到比较器600的反相端，而将参考电压Vref(在该实施例中为2V)施加到比较器600的同相端。

当假设D/A转换器500a(500b)的输出电压“A-”等于1.89V时，比较器600判断该输入电压1.89V低于参考电压Vref，并且因此，该比较器600的输出信号电平变成高电平。由于开关SW7连接到“a”侧端，因此比较器600的输出电平变成低电平，随后将该低电平信号输入到加减法电路472，以便对该输入的信号进行递减计数。经由开关SW5提供该递减计数的值，以便在加法器420中进行相加。

当假设D/A转换器500a(500b)对应于诸如电流增加型D/A转换器的D/A转换器时，它的差动输出(正)“A+”和差动输出(负)“A-”必须都拥有反相关系，可以减小已增加了值的差动输出“A-”的偏置。也就是说，由于加减法电路472的计数值在递减计数操作中变成负的，因此1.89V的输出电压“A-”增加。随后，执行加减法电路472的递减计数操作，直到该输出电压“A-”变得高于参考电压Vref。

在该实施例中，当假设相对于加减法电路472增加1，D/A转换器500a(500b)的模拟输出等于0.02V时，由于在当计数器472计数-6次时，比较器600的输出变成低电平，所以加减法电路472执行递增计数操作。换句话说，当以-6或-5来重复加减法电路472的计数值时，并且在过去一段预定时间期间后，完成一系列的这些操作。当结束一系列的这些操作时，计数值“-6”或计数值“-5”由锁存器463锁存。

接着，将开关SW4、SW6和SW7连接到它们的“b”侧端。随后，执行类似于上述操作的操作。现在，当假设差动输出电压“A+”等于2.05V时，比较器600判断该输入电压2.05V高于参考电压Vref，并且因此，该比较器600的输出信号电平变成低电平。由于开关SW7连接到“b”侧端，因此比较器600的输出电平直接变成低电平，随后将该低电平输入到加减法电路472。加减法电路472执行递减计数操作，并且经由开关SW5提供该计数值，以便在加法器420中进行相加。

对于D/A转换器500a(500b)的差动输出(正)“A+”，通过这个相加的值来增加其偏置。加减法电路472的计数值在递减计数操作时变成负的，因此输出电压2.05V降低。然后，重复执行这种操作，直到比较器600的输出信号电平变成高电平，也就是直到输出电压“A+”变得低于参考电压Vref。

在该实施例中，当假设相对于加减法电路472增加1，D/A转换器500a(500b)的模拟输出等于0.02V时，在当加减法电路462计数-3次时，比较器600的输出变成高电平，从而加减法电路472执行递增计数操作。换句话说，当以-3或-2来重复加减法电路472的计数值时，在过去一段预定时间期间后，完成了一系列的这些操作。当结束一系列的这些操作时，计数值“-3”或计数值“-2”  由锁存器474锁存。

接着，将开关SW5连接到它的“a”侧端，并且将校正值输入到加法器420。对于该校正值，利用已锁存在锁存器473和锁存器474中的数据。换句话说，通过加法器475将锁存器473的计数值-6、或-5增加到锁存器474的计数值“-3”、或“-2”上。所相加的值变成-9、-8、或-7，并且该值-9、-8、或-7被1/2电路476减少一半，从而获得值-4、或-3作为校正值。然后，通过加法器420将该校正值增加到输入信号。

在这种情况下，D/A转换器500a(500b)的差动输出(正)“A+”被校正为1.97V、或1.99V。同样的，该D/A转换器500a(500b)的差动输出(负)“A-”变成1.97V或1.99V，从而可以抵消偏置。然而，对于误差，D/A转换器500a(500b)拥有大于在最坏的情况下的D/A转换器500a(500b)的模拟输出(0.02V每步)的两倍的值。

根据该第七实施例，即使在输入电压“A-”低于输出电压“A+”的这种情况下，即，即使当输出电压“A-”等于1.65V并且输出电压“A+”等于1.71V时，加减法电路432也进行递减计数操作，以便进行类似的操作，从而不必强制地将较低的电压(例如0V)数据施加到加法器420。结果，由于仅用于调整偏置误差的调整时间变得充分，因此与先前实施例相比，可以缩短偏置抵消时间。

(第八实施例模式)

图16示出了根据本发明第八实施例模式的偏置补偿装置的结构方框图。应当理解，图10的第二实施例所示的相同参考标记用于表示第八实施例中使用的相同或相似的电路元件。在该第八实施例的偏置补偿装置中，校正值产生电路480包括反相器481、加减法电路(递增/递减计数器)482、锁存器483和484、加法器485、1/2电路486、边沿检测电路487、开关SW5、另一个开关SW6、以及再一个开关SW7。反相器481对比较器600的输出信号进行反相。边沿检测电路487检测从比较器600输出的比较器信号的上升沿和下降沿。开关SW5将计数器482的输出信号和1/2电路486的输出信号中的任何一个作为输入信号切换到加法器420。开关SW6将选择性输入的加减法电路482的输出信号输入到锁存器483或锁存器484。随后开关SW7将比较器600的输出信号和反相的比较器输出信号中的任何一个作为输入信号切换到计数器482。而且，当配备有上述第一实施例所解释的偏置调整功能的比较器不用作比较器600时，除了使用了普通的比较器之外，其他的结构类似于图10所示的第一实施例的结构。

在抵消D/A转换器500a(500b)的偏置之前，将在比较器600的输入级提供的开关SW4切换到它的“a”侧端，并且将相对于开关SW4而相互操作的开关SW6和开关SW7切换到它们的“a”侧端。而且，将开关SW5切换到它的“b”侧端。

在这种情况下，比较器600将连接到它的同相端的参考电压Vref与连接到它的反相端的D/A转换器500a(500b)的差动输出(负)信号进行比较，以便对于D/A转换器500a(500b)的输出电压“A-”执行偏置抵消操作。偏置抵消结果由锁存器483锁存。

接着，将开关SW4、SW6和SW7切换到它们的“b”侧端。这时，比较器600将连接到它的同相端的参考电压Vref与连接到它的反相端的D/A转换器500a(500b)的差动输出(正)信号进行比较，以便对于D/A转换器500a(500b)的输出电压“A+”执行偏置抵消操作。偏置抵消结果由锁存器484锁存。

在完成一系列的上述处理操作之后，将开关SW5连接到它的“a”侧端，而且，通过加法器485将由锁存器483锁存的值和由锁存器484锁存的值互相相加。通过1/2电路486将相加的结果转换成该相加值的一半，并且之后，将该一半相加值输入到加法器420。换句话说，在D/A转换器500a(500b)的输入/输出保持偏置的情况下，从校正值产生电路480输出能够抵消该偏置的校正值。随后，将该校正值施加到加法器420中的输入信号。

接着，将描述该偏置补偿装置的操作要点。首先，将对应于例如DC信号1.7V的这样的数据输入到加法器420。这时，在从比较器600输出的信号电平为高电平的情况下，加减法电路482与1.7V的数据输入同步地开始递增计数操作，而在从比较器600输出的信号电平为低电平的情况下，加减法电路482执行递减计数操作。

对于偏置抵消操作充分收敛的一段长时间期间，开关SW5直接将从加减法电路482输出的计算值提供到加法器420。由于在开始阶段提供到加法器420的校正值等于“0”，因此将输入数据1.7V直接施加到D/A转换器500a(500b)。

经由开关SW4将该D/A转换器500a(500b)的转换的输出(模拟信号)提供到比较器600的反相端，而将参考电压Vref(在该实施例中为2V)施加到比较器600的同相端。

当假设D/A转换器500a(500b)的输出电压“A-”等于1.89V时，比较器600判断该输入电压1.89V低于参考电压Vref，并且因此，该比较器600的输出信号电平变成高电平，随后将该低电平信号输入到加减法电路482。对该输入的信号进行递减计数，并且经由开关SW5提供该递减计数的信号，以便在加法器420中进行相加。

当假设D/A转换器500a(500b)对应于诸如电流增加型D/A转换器的D/A转换器时，它的差动输出(正)“A+”和差动输出(负)“A-”必须都拥有反相关系，可以减小已增加了值的差动输出“A-”的偏置。也就是说，由于加减法电路482的计数值在递减计数操作中变成负的，因此1.89V输出电压增加。随后，对信号进行递减计数，直到比较器600的输出信号变成高电平为止，也就是直到输出电压“A-”变得高于参考电压Vref为止。

在该实施例中，当假设相对于加减法电路482增加1，D/A转换器500a(500b)的模拟输出等于0.02V时，在当计数器482计数-6次时，比较器600的输出信号变成低电平。结果，加减法电路482执行递增计数操作。

换句话说，当在-6或-5重复加减法电路482的计数值时，在过去一段预定时间期间后，完成一系列的这些操作。通过由边沿检测电路487检测的比较器600的上升沿来定义结束时刻。结果，由于加减法电路482最后执行了递减计数操作并且随后完成了该递增计数操作，因此在当操作结束时，由锁存器483对计数值-5进行锁存。

接着，将开关SW4、SW6和SW7连接到它们的“b”侧端。随后，执行类似于上述操作的操作。现在，当假设差动输出电压“A+”等于2.05V时，比较器600判断该输入电压2.05V高于参考电压Vref，并且因此，该比较器600的输出信号电平变成低电平。由于开关SW7连接到“b”侧端，因此比较器600的输出电平直接变成低电平，随后将该低电平输入到加减法电路482。加减法电路482执行递减计数操作，并且经由开关SW5提供该计数值，以便在加法器420中进行相加。

对于D/A转换器500a(500b)的差动输出(正)“A+”，通过这个相加的值来增加其偏置。也就是说，由于加减法电路482的计数值在递减计数操作时变成负的，因此输出电压2.05V降低。然后，对信号进行递减计数，直到比较器600的输出信号变成高电平，也就是直到输出电压“A+”变得低于参考电压Vref。

在该实施例中，当假设相对于加减法电路482增加1，D/A转换器500a(500b)的模拟输出等于0.02V时，在当加减法电路482计数-3次时，比较器600的输出信号变成高电平。结果，加减法电路482执行递增计数操作。

换句话说，当在-3或-2重复加减法电路482的计数值时，在过去一段预定时间期间后，完成了一系列的这些操作。通过由边沿检测电路487检测的比较器600的下降沿来定义结束时刻。结果，由于加减法电路482最后执行了递减计数操作并且随后完成了该递减计数操作，因此在当操作结束时，由锁存器484对计数值-3进行锁存。

接着，将开关SW5连接到它的“a”侧端，并且将校正值输入到加法器420。已锁存在锁存器483和锁存器484中的数据被作为该校正值使用。换句话说，由加法器485将锁存器483的计数值“-5”增加到锁存器484的计数值“-3”上。相加的值变成-8，并且该值-8被1/2电路486减少一半，从而获得值-4作为校正值。然后，通过加法器420来增加该校正值。

在该实施例中，D/A转换器500a(500b)的差动输出(正)电压“A+”被纠正为1.97V，并且差动输出(负)电压“A-”同样变成1.97V，从而可以抵消该偏置。这时，当将注意力集中到输出电压“A+”和输出电压“A-”是反相输出的事实时，如果对由锁存器483或锁存器484锁存的值进行反相(例如，“A-”保持较小值，“A+”保持较大值)，则可以对由比较器600的偏置引起的误差进行偏置，从而提高偏置抵消精度。

根据该第八实施例，通过使用边沿检测电路497检测来自比较器600的输出信号的下降沿来完成加减法电路482的计算操作。结果，可以消除包含在由锁存器483和484最后锁存的值中的波动。可以缩短D/A转换器500a(500b)的偏置抵消时间，而且，当减小该误差时，可以将偏置抵消精度做成类似于第六实施例的精度。

(第九实施例模式)

图17示出了根据本发明第九实施例模式的偏置补偿装置的结构方框图。应当理解，图14的第六实施例所示的相同参考标记用于表示第九实施例中使用的相同或相似的电路元件。在该第九实施例的偏置补偿装置中，除了在计数器492与开关SW6之间插入了1/2电路476外，校正值产生电路490的结构等同于图14所示的第六实施例的结构。

对于根据该第九实施例的校正值产生电路490的结构以及根据第六实施例的校正值产生电路460的结构，仅1/2电路的插入位置互不相同，它的操作互相类似。结果，该第九实施例的整个操作也类似于第六实施例的操作，从而可以实现类似的效果。

(第十实施例模式)

图18示出了根据本发明第十实施例模式的偏置补偿装置的结构方框图。应当理解，图15的第七实施例所示的相同参考标记用于表示第十实施例中使用的相同或相似的电路元件。在该第十实施例的偏置补偿装置中，除了在加减法电路702与开关SW6之间插入了1/2电路703外，校正值产生电路700的结构等同于图15所示的第七实施例的结构。

对于根据该第十实施例的校正值产生电路700的结构以及根据第七实施例的校正值产生电路470的结构，仅1/2电路的插入位置互不相同，它的操作互相类似。结果，该第十实施例的整个操作也类似于第七实施例的操作，从而可以实现类似的效果。

(第十一实施例模式)

图19示出了根据本发明第十一实施例模式的偏置补偿装置的结构方框图。应当理解，图14的第六实施例所示的相同参考标记用于表示第十一实施例中使用的相同或相似的电路元件。在该第十一实施例的偏置补偿装置中，除了在锁存器713与加法器717之间插入了1/2电路715，以及在锁存器714与加法器717之间插入了1/2电路716外，校正值产生电路710等同于图14所示的第六实施例的校正值产生电路。

相对于根据第六实施例的校正值产生电路460的结构，根据该第十一实施例的校正值产生电路710结构是：将整个校正值产生系统细分为用于负差动输出部分的校正值产生系统和用于正差动输出部分的校正值产生系统，并且随后将1/2电路715和716插入在其中。尽管增加了校正值产生电路720中所利用的1/2电路的总数量，但是它的操作类似于根据第六实施例的校正值产生电路460的操作。而且，该第十一实施例的整个操作类似于第六实施例的操作，从而可以实现类似的效果。

(第十二实施例模式)

图20示出了根据本发明第十二实施例模式的偏置补偿装置的结构方框图。应当理解，图15的第七实施例所示的相同参考标记用于表示第十二实施例中使用的相同或相似的电路元件。在该第十二实施例的偏置补偿装置中，除了在锁存器725与加法器727之间插入了1/2电路723，以及在锁存器724与加法器727之间插入了1/2电路726外，校正值产生电路720等同于图15所示的第七实施例的校正值产生电路。

相对于根据第七实施例的校正值产生电路470的结构，根据该第十二实施例的校正值产生电路720结构是：将整个校正值产生系统细分为用于负差动输出部分的校正值产生系统和用于正差动输出部分的校正值产生系统，并且随后将1/2电路723和726插入在其中。尽管增加了校正值产生电路720中所利用的1/2电路的总数量，但是它的操作类似于根据第七实施例的校正值产生电路470的操作。而且，该第十二实施例的整个操作类似于第七实施例的操作，从而可以实现类似的效果。

(第十三实施例模式)

图21示出了根据本发明第十三实施例模式的偏置补偿装置的结构方框图。应当理解，图14的第六实施例所示的相同参考标记用于表示第十三实施例中使用的相同或相似的电路元件。在该第十三实施例的偏置补偿装置中，校正值产生电路730包括计数器732、锁存器733和734、加法器735、1/2电路736、开关SW5、以及另一个开关SW6。校正值产生电路730还包括减法器421和另一个开关SW8。开关SW5将计数器732的输出信号和1/2电路736的输出信号中的任何一个作为输入信号切换到加法器420。开关SW6将选择性输入的计数器732的输出信号输入到锁存器733或锁存器734。减法器421减去从计数器732输出的计数值。开关SW8切换减法器421的输出信号和加法器420的输出信号，以便将所切换的信号输入到D/A转换器500a(500b)。而且，当配备有上述第一实施例所解释的偏置调整功能的比较器不用作比较器600时，除了使用了在普通比较/测量操作期间出现偏置的比较器之外，其他的结构类似于图14所示的第六实施例的结构。

在抵消D/A转换器500a(500b)的偏置之前，将在比较器600的输入级提供的开关SW4切换到它的“a”侧端，并且相对于开关SW4相互操作的开关SW6和SW8都连接到它们的“a”侧端。而且，开关SW5连接到它的“b”侧端。结果，比较器600将连接到它的同相端的参考电压Vref与连接到它的反相端的D/A转换器500a(500b)的差动输出(负)信号进行比较，以便执行有关D/A转换器500a(500b)的输出电压“A-”的偏置抵消操作。该偏置抵消结果由锁存器733锁存。

接着，开关SW4、SW6和SW8被切换到它们的“b”侧端。这时，比较器600将连接到它的同相端的参考电压Vref与连接到它的反相端的D/A转换器500a(500b)的差动输出(正)信号进行比较，以便执行有关D/A转换器500a(500b)的输出电压“A+”的偏置抵消操作。该偏置抵消结果由锁存器734锁存。

在已经完成了一系列的上述处理操作之后，将开关SW5切换到它的“a”侧端，并且通过加法器735将由锁存器733锁存的值与由锁存器734锁存的值彼此相加。通过1/2电路736将相加的结果转换成该相加结果的一半，并且之后，将一半相加的结果输入到加法器420。换句话说，在D/A转换器500a(500b)的输入/输出包括偏置的情况下，从校正值产生电路730输出能够抵消该偏置的校正值。随后，在加法器420中将该校正值施加到输入信号。

这时，在D/A转换器500a(500b)的输出电压“A-”低于参考电压Vref时，比较器600的输出信号变成高电平，计数器732执行递增计数操作，并且减法器421从I(Q)减去计数值，以便将被减去的计数值输入到D/A转换器500a(500b)。结果，D/A转换器500a(500b)的输出电压“A-”增加。当输出电压“A-”变成等于参考电压Vref时，计数器732的计数操作结束，并且，在这时获得的计数值由锁存器733锁存。

即使在D/A转换器500a(500b)的输出电压“A+”低于参考电压Vref的情况下，比较器600的输出信号变成高电平，计数器732执行递增计数操作，并且加法器420从I(Q)增加计数值，以便将被增加的计数值输入到D/A转换器500a(500b)。结果，D/A转换器500a(500b)的输出电压“A+”增加。当输出电压“A+”变成等于参考电压Vref时，计数器732的计数操作结束，并且，在这时获得的计数值由锁存器734锁存。

该第十三实施例的后续操作类似于图14所示的第六实施例的操作，并且因此，可以通过利用普通比较器600来提高D/A转换器500a(500b)的偏置抵消精度。

(第十四实施例模式)

图22示出了根据本发明第十四实施例模式的偏置补偿装置的结构方框图。应当理解，图21的第十三实施例所示的相同参考标记用于表示第十四实施例中使用的相同或相似的电路元件。在该第十四实施例的偏置补偿装置中，用校正值产生电路740的加减法电路(上/下计数器)742来代替第十三实施例的计数器，其他结构类似于第十三实施例的结构。

根据该第十四实施例，由于在校正值产生电路740中使用了加减法电路742，因此能够提高D/A转换器500a(500b)的偏置抵消精度，并且能够缩短偏置抵消时间。

(第十五实施例模式)

图23示出了根据本发明第十五实施例的偏置补偿装置模式的结构方框图。应当理解，图21的第十三实施例所示的相同参考标记用于表示第十五实施例中使用的相同或相似的电路元件。在该第十五实施例的偏置补偿装置中，除了1/2电路753插入于计数器752与开关SW6之间外，校正值产生电路750的结构与图21中所示的第十三实施例的结构相同。

至于根据该第十五实施例的校正值产生电路750的结构和根据第十三实施例的校正值产生电路730的结构，仅1/2电路的插入位置互不相同，它们的操作都彼此类似。结果，第十五实施例的整个操作也类似于第十三实施例的操作，并且因此具有类似的效果。

(第十六实施例模式)

图24示出了根据本发明第十六实施例模式的偏置补偿装置的结构方框图。应当理解，图22的第十四实施例所示的相同参考标记用于表示第十六实施例中使用的相同或相似的电路元件。在该第十六实施例的偏置补偿装置中，除了1/2电路753插入于计数器752与开关SW6之间外，校正值产生电路750的结构与图22中所示的第十四实施例的结构相同。

至于根据第十六实施例的校正值产生电路760的结构和根据第十四实施例的校正值产生电路730的结构，仅1/2电路的插入位置互不相同，它们的操作都彼此类似。结果，第十六实施例的整个操作都类似于第十四实施例的操作，并且因此具有类似的效果。

如先前所述，根据本发明，将差动放大电路作为运算放大电路进行操作，并且将来自该运算放大电路的输出信号的反相信号反馈到构成该差动放大电路的一个晶体管。结果，可以改进比较精度，并且可以利用简单电路低成本地改进比较精度。

而且，根据本发明，由于通过消除由比较组件方面的偏置引起的负影响来测量电子装置的偏置，所以能够高精度执行电子装置的偏置抵消操作。

而且，根据本发明，可以通过利用简单结构的计数器对比较组件的误差信号的收敛值进行高精度计数。

而且，根据本发明，由于通过利用简单结构的加减法电路对比较组件的误差信号的收敛值进行高精度计数，所以能够缩短高精度执行电子装置的偏置抵消操作所需的时间。

而且，根据本发明，根据通过测量电子装置的偏置而获得的收敛值的一半来产生初始要求的偏置校正值的一半，并且随后，将该一半的偏置校正值作为偏置校正值来使用。结果，可以高精度地执行电流增加型D/A转换器的偏置抵消操作。

而且，根据本发明，由于通过利用具有相对高比较精度和低成本制造的比较电路来执行电子装置的偏置测量操作，所以能够以低成本来执行电子装置的高精度偏置抵消操作。

而且，根据本发明，通过以这样的方式执行计算来获得连接值：电子装置的反相输出信号的偏置测量操作和同相输出信号的偏置测量操作由各自的比较组件来执行，从而获取收敛值，并且随后可以抵消该收敛值中包含的这些比较组件的偏置。结果，通过利用普通的比较组件就能够以低成本执行电子装置的高精度偏置抵消操作。

而且，根据本发明，将通过测量反相输出信号的偏置与同相输出信号的偏置而获得的收敛值彼此相加，并且随后，将这些收敛值中包含的偏置抵消。结果，可以消除在测量操作期间由具有简单电路的正常比较组件所有的偏置。

而且，根据本发明，能够以低成本执行对于D/A转换器的高精度偏置抵消操作。

Claims (12)

1.一种比较电路，包括：

其中两个信号互相比较的差动电路，所述两个信号被输入到由第一晶体管和第二晶体管形成的差动对，所述差动电路具有所述差动对和所述差动对的负载电路；

相位调整单元，用于将所述差动电路作为运算放大电路进行操作；

相位反相单元，用于反相来自所述差动电路的输出信号的相位；

反馈单元，用于在所述差动电路被所述相位调整单元作为运算放大电路操作的情况下，将所述相位反相单元的输出信号反馈为所述第一晶体管的基极偏压，并且将相同电压或不同电压分别施加到所述差动对的所述第一晶体管和所述第二晶体管；以及

保持单元，用于在预定时间期间保持所述第一晶体管的所述基极偏压，所述基极偏压由所述反馈单元反馈。

2.一种补偿从电子装置的配对输出端口输出的反相和同相信号的偏置的偏置补偿装置，包括：

输入单元，用于将预定信号输入到所述电子装置；

调整单元，以计算反相信号与参考信号之间的差的方式进行操作，并且将所计算的差值进行保持并且也反映到所述参考信号，所述反相信号是从与所述预定输入信号一致的所述电子装置中输出的，所述参考信号与所述反相信号无关；

比较单元，用于产生误差信号，所述误差信号用于表示与所述预定信号一致的从所述电子装置输出的同相信号与通过将所保持的差值反映到所述参考信号而产生的信号之间的差；

计算单元，以将对应于所述误差信号的值增加到所述预定信号的方式进行操作，并且由所述输入单元将被增加的信号输入到所述电子装置；

存储单元，用于将所述误差信号的收敛值存储于其中；以及

补偿单元，用于将存储在所述存储单元中的所述收敛值定义为所述电子装置的偏置补偿值。

3.如权利要求2所述的偏置补偿装置，其中所述计算单元是计数器。

4.如权利要求2所述的偏置补偿装置，其中所述计算单元是加减法电路。

5.如权利要求2到4中任一项所述的偏置补偿装置，其中所述存储单元在其中存储所述误差信号的收敛值的一半。

6.如权利要求2到4中任一项所述的偏置补偿装置，其中所述保持单元和所述比较单元都对应于权利要求1所述的比较电路。

7.一种补偿从电子装置的配对输出端口输出的反相和同相信号的偏置的偏置补偿装置，包括：

输入单元，用于将预定信号输入到所述电子装置；

第一比较单元，用于产生第一误差信号，所述第一误差信号用于表示与所述预定信号一致的从所述电子装置输出的反相信号与参考信号之间的差，所述参考信号与所述反相信号无关；

第一计算单元，以将对应于所述第一误差信号的值增加到所述预定信号的方式进行操作，并且由所述输入单元将被增加的信号输入到所述电子装置；

第一存储单元，用于将所述第一误差信号的收敛值存储于其中；

第二比较单元，用于产生第二误差信号，所述第二误差信号用于表示与所述预定信号一致的从所述电子装置输出的同相信号与参考信号之间的差，所述参考信号与所述同相信号无关；

第二计算单元，以将对应于所述第二误差信号的值增加到所述预定信号的方式进行操作，并且由所述输入单元将被增加的信号输入到所述电子装置；

第二存储单元，用于将所述第二误差信号的收敛值存储于其中；以及

偏置补偿单元，通过利用存储在所述第一存储单元和所述第二存储单元中的各个收敛值来计算所述电子装置的偏置补偿值。

8.如权利要求7所述的偏置补偿装置，其中所述偏置补偿值是通过将存储在所述第一存储单元中的所述收敛值与存储在所述第二存储单元中的所述收敛值相加来计算的。

9.如权利要求7所述的偏置补偿装置，其中所述第一误差信号的所述收敛值和所述第二误差信号的所述收敛值分别减小了一半，并且随后，将减小了一半的收敛值分别存储到所述第一存储单元和所述第二存储单元。

10.如权利要求7所述的偏置补偿装置，其中所述第一和第二计算单元是计数器。

11.如权利要求7所述的偏置补偿装置，其中所述第一和第二计算单元是加减法电路。

12.如权利要求2到11中任一项所述的偏置补偿装置，其中所述电子装置对应于数模转换电路。

Images