JP2011139259A - A/d変換方法、a/d変換装置および読出回路 - Google Patents
A/d変換方法、a/d変換装置および読出回路 Download PDFInfo
- Publication number
- JP2011139259A JP2011139259A JP2009297447A JP2009297447A JP2011139259A JP 2011139259 A JP2011139259 A JP 2011139259A JP 2009297447 A JP2009297447 A JP 2009297447A JP 2009297447 A JP2009297447 A JP 2009297447A JP 2011139259 A JP2011139259 A JP 2011139259A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- shift
- region
- output signal
- analog output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 135
- 238000000034 method Methods 0.000 title claims description 16
- 230000008859 change Effects 0.000 claims abstract description 12
- 230000003321 amplification Effects 0.000 claims description 29
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 29
- 238000004364 calculation method Methods 0.000 claims description 9
- 238000007781 pre-processing Methods 0.000 claims description 2
- 238000003331 infrared imaging Methods 0.000 description 45
- 238000012545 processing Methods 0.000 description 39
- 238000012937 correction Methods 0.000 description 34
- 238000010586 diagram Methods 0.000 description 27
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 238000003384 imaging method Methods 0.000 description 10
- 238000005259 measurement Methods 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 230000010354 integration Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 208000035473 Communicable disease Diseases 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
- H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
【課題】低い分解能のA/D変換ICを使用しても高い分解能でのA/D変換結果が得られるA/D変換装置の実現。
【解決手段】アナログ出力信号Voutをデジタル信号に変換するA/D変換装置であって、アナログ出力信号の電圧レベルが、複数のレベル領域A,B,C,Dのいずれに該当するかを判定する領域判定回路41,42,43と、該当するレベル領域に対応するシフト電圧を発生するシフト電圧発生回路44,45,47と、アナログ出力信号をシフト電圧変化させると共に、A/D変換入力レンジに対応するように増幅して増幅シフトアナログ信号を発生する演算増幅回路48,R1-R4と、増幅シフトアナログ信号をA/D変換して予備A/D変換値を算出する初段A/D変換回路11と、予備A/D変換値から該当するレベル領域に応じて最終A/D変換値を算出する最終A/D変換値算出回路31と、を備える。
【選択図】図9
【解決手段】アナログ出力信号Voutをデジタル信号に変換するA/D変換装置であって、アナログ出力信号の電圧レベルが、複数のレベル領域A,B,C,Dのいずれに該当するかを判定する領域判定回路41,42,43と、該当するレベル領域に対応するシフト電圧を発生するシフト電圧発生回路44,45,47と、アナログ出力信号をシフト電圧変化させると共に、A/D変換入力レンジに対応するように増幅して増幅シフトアナログ信号を発生する演算増幅回路48,R1-R4と、増幅シフトアナログ信号をA/D変換して予備A/D変換値を算出する初段A/D変換回路11と、予備A/D変換値から該当するレベル領域に応じて最終A/D変換値を算出する最終A/D変換値算出回路31と、を備える。
【選択図】図9
Description
本発明は、アナログ出力信号をアナログ−デジタル(A/D)変換するA/D変換方法、A/D変換装置、および読出回路に関する。
撮像デバイスなどの多素子センサが、広く利用されている。多素子センサは、ダイナミックレンジが大きいことが望ましく、特にX線撮像素子や赤外線撮像素子などは大きなダイナミックレンジが要求される。
赤外線撮像素子を使用した赤外線撮像装置は、非接触で温度測定が可能であるという特徴があり、保安、医療、保全、研究開発、軍事など広い用途があり、例えば、空港で乗客の体温を非接触で測定して、感染症の患者を抽出するのに利用される。以下、赤外線撮像素子を使用した赤外線撮像装置の例を説明するが、記載する技術は、これに限定されるものではない。
図1は、赤外線撮像装置を利用した映像システムの概略構成と動作を示す図である。図1に示すように、レンズ3は、観察対象4から放射された赤外線の画像を、赤外線撮像装置1の赤外線撮像素子2上に投影する。投影された赤外線像は、赤外線撮像素子2の感光部で電気信号に変換される。電気信号は、赤外線撮像素子2内に設けられた読出回路によってマルチプレクスされた後、赤外線撮像素子2外に設けられた信号処理回路10に送られる。信号処理回路10は、A/D変換回路11、演算回路12、メモリ13およびD/A変換回路14を備える。A/D変換回路11は、読出回路から出力されるアナログ信号をデジタル信号に変換する。演算回路12は、A/D変換回路11から出力されるデジタル信号のゲイン・オフセット補正を行い、さらにメモリ13に記憶された補正データに基づいて画素ごとのばらつきを補正して補正済みデジタル信号を生成する。この補正済みデジタル信号が、最終的なA/D変換の結果であり、一般に演算回路12の処理を含めてA/D変換処理と呼ばれる。D/A変換回路14は、補正済みデジタル信号をアナログ信号に変換して出力する。ディスプレイ15は、このアナログ信号に基づいて観察対象4の赤外線画像を表示する。また、補正済みデジタル信号は、必要に応じて外部記憶装置などに記憶される。
図2は、赤外線撮像素子(チップ)2の構造例を示す図である。図2に示すように、赤外線撮像素子2は、化合物半導体を材料とした赤外線センサ(感光部)5と、シリコン(Si)を材料とした読出回路部6と、を備え、赤外線センサ5と読出回路部6の対応する電極がインジウム(In)製バンプ7により接続されている。
赤外線撮像素子は、高精細かつ高感度で低雑音の赤外線映像を、高速フレームレートで撮像可能であることが要求される。そのため、赤外線センサ5は、高感度の化合物半導体で作られるが、現状では良好な均一性で製造するのが困難である。従って、センサチップの外部に信号処理回路10が設けられ、チップ内の各素子の感度バラツキや暗電流バラツキ、および入射光線量と出力電流間の非直線性などが補正される。そこで、上記のように、A/D変換回路11で赤外線センサの出力をA/D変換した後、デジタル演算回路12を用いて、補正演算などを行い、低雑音な赤外線画像を得る。
図3は、従来例の読出回路部6の概略構成を示す図である。読出回路20は、横方向に平行に伸びる複数のスキャンラインSLと、垂直方向に平行に伸びる複数の垂直バスラインBLと、複数のスキャンラインSLと複数の垂直バスラインBLの交差部に対応してマトリクス状に配置された複数の信号入力回路21と、を備える。
信号入力回路21内のセンサ24は、図2の赤外線センサ(感光部)5に設けられる感光素子アレイ中の1素子(セル)を示している。感光素子アレイの各センサ24ごとに、信号入力回路21が設けられている。センサ24は、Inバンプ7により、読出回路部6に設けられた信号入力回路21と接続されている。
信号入力回路21では、トランジスタTr6にリセット信号S2が印加され、Tr6が導通して積分容量C1が所定値に充電される。リセット信号S2の印加が停止した後、トランジスタTr5に積分信号S1が印加される間、センサ24に赤外線強度に対応した電流が流れ、積分容量C1の電圧が赤外線強度に対応した電圧になる。トランスファーゲートSW1にサンプルホールド(S/L)信号S3および/S3が印加され、積分容量C1の電圧がS/L容量C2に転送され、保持される。このような動作が、各信号入力回路21でそれぞれ行われ、各センサの赤外線強度に対応した電圧がS/L容量C2に保持される。
垂直走査シフトレジスタ22は、複数のスキャンラインSLを1本ずつ選択するスキャンパルスを順次出力する。スキャンパルスに応じて、そのスキャンラインにゲートが接続されるトランジスタTr2が導通し、1ラインの信号入力回路21のS/L容量C2に保持された電圧が、トランジスタTr1およびTr2を介して複数の垂直バスラインBLに出力される。水平走査シフトレジスタ23は、トランジスタTr3に順次読出パルスを印加する。読出パルスに応じて、垂直バスラインBLの電圧は、読出ライン26を介して最終出力段増幅器24からアナログ出力信号Voutとして出力線25に順次出力される。すべての垂直バスラインBLの電圧の出力が終了すると、垂直走査シフトレジスタ22が次のスキャンラインSLにスキャンパルスを印加する。以後、上記の動作を繰り返すことにより、1本の出力線に、2次元配置されたすべてのセンサ24の信号が多重化して出力される。トランジスタTr4は、信号S4に応じて導通し、読出ライン26をグランドレベルにリセットする。
従って、図4の(A)に示すように、1画面に対応する1フレームの信号は、ラインごとに一塊の信号として出力される。スキャンラインSLの本数がN本であれば、N個の塊の信号が出力され、各塊には、垂直バスラインBLの本数分のアナログ出力信号Voutが含まれる。
アナログ出力信号Voutは、外部回路10に入力されて映像化される。A/D変換回路11は、図4の(A)に示す1個のセンサの信号を順次デジタル信号に変換する。図4の(B)に示すように、アナログ出力信号Voutの変化する範囲は、A/D変換回路11の入力レンジR内になるように増幅率などが設定される。
図5は、信号処理回路10の演算回路12における処理を説明する図である。演算回路12は、各画素の信号電圧が図5のグラフのどの領域(図5では、AからDの4領域)にあるかを判定し、メモリ13に記憶された各画素の領域ごとに設けられたオフセットおよびゲイン係数を参照して、補正演算を行い、被写体の温度を求める。このようにして高精度な補正を行う方式を、多点補正方式と称する。電圧領域の判定には画素ごとに複数回の減算処理が必要であり、オフセットおよびゲインの補正処理には画素ごとに乗算および加算処理が必要である。また、オフセットおよびゲインの補正係数は、画素・領域ごとに1セット必要であり、大容量のROMなどのメモリ13にテーブルとして格納される。低雑音の赤外線像を得るために高精度A/D変換ICを使用すれば、演算回路の語長は長くなり、係数テーブルを格納するメモリ13の容量も大容量になる。さらに、高精度A/D変換ICのプリント回路基板への実装には、雑音防止のためのアナログ電源とデジタル電源の分離が行われ、信号の回り込みによる雑音を防止するため、配線パターンに特別な配慮が必要である。
さらに、高精細赤外線映像を得るためには、赤外線センサの画素フォーマットを、例えば1000画素×1000画素と大きくする必要があり、オフセットおよびゲインの係数テーブルの大規模化や増大する処理を所定時間内に実行する増大演算回路の高速動作が必要である。同様に、高速フレームレートを必要とすればその分演算回路の高速動作が必要になる。このように、赤外線撮像装置を高性能化することは、直接に信号処理回路10の大規模化・複雑化を引き起こすので、低コストで赤外線撮像装置を実現するのは困難であった。
それにもかかわらず、近年、赤外線撮像装置には、高精細赤外線映像や高速フレームレートでの撮像が一層要求されるようになっている。これを実現するのは、赤外線撮像素子の多画素化された大規模センサアレイの出力信号を、高精度・高サンプルレートでA/D変換し、高速でデジタル信号処理を行うことが必要になる。しかし、要求が高度になるほど、A/D変換や補正演算などを行う信号処理回路10が複雑化するといった問題があり、その実現は困難になっている。
上記のように、読出回路の出力するアナログ出力信号VoutはA/D変換回路11でデジタル信号に変換される。例えば、赤外線映像用の信号処理は、背景の温度が300K前後のシーンを、0.01K程度の温度分解能で映像化することが要求される。これには15ビット以上の分解能で表示することが必要であり、信号処理も考慮すれば16ビット精度でA/D変換する必要があり、しかも高速で行う必要がある。しかし、これには次のような問題がある。
A/D変換回路11で通常使用されるのは14ビット精度のA/D変換器(コンバータ)ICであり、16ビット精度のA/D変換器ICは非常に高価になり、動作速度も制限される。
また、16ビット精度の高性能A/D変換器ICを使用する場合、カタログに記載された最高性能を実現するには、配線や回路要素の配置などプリント回路基板の実装において、グランド線の切り分けなどが必要となる。そのため、実装設計が非常に難しくなり、設計条件によっては最高性能を実現できない場合も生じる。
さらに、演算回路12は、語長の長い16ビットデータの加算・乗算を含む演算処理を高速で行うことが求められる。そのため、信号処理回路10全体が非常に複雑化し、コストも増加するという問題を生じる。
実施形態は、低い分解能のA/D変換ICを使用しても、高い分解能でのA/D変換結果が得られるA/D変換方法、A/D変換装置およびそのための読出回路を記載する。
実施形態の第1の態様のA/D変換方法は、アナログ出力信号をデジタル信号に変換するA/D変換方法であって、アナログ出力信号の電圧レベルが、複数のレベル領域のいずれに該当するかを判定し、該当するレベル領域に対応するシフト電圧を発生し、アナログ出力信号を、シフト電圧変化させると共に、A/D変換入力レンジに対応するように増幅して増幅シフトアナログ信号を発生し、増幅シフトアナログ信号をA/D変換して予備A/D変換値を算出し、予備A/D変換値から該当するレベル領域に応じて最終A/D変換値を算出する。
また、実施形態の第2の態様のA/D変換装置は、アナログ出力信号をデジタル信号に変換するA/D変換装置であって、アナログ出力信号の電圧レベルが、複数のレベル領域のいずれに該当するかを判定する領域判定回路と、該当するレベル領域に対応するシフト電圧を発生するシフト電圧発生回路と、アナログ出力信号を、シフト電圧変化させると共に、A/D変換入力レンジに対応するように増幅して増幅シフトアナログ信号を発生する演算増幅回路と、増幅シフトアナログ信号をA/D変換して予備A/D変換値を算出する初段A/D変換回路と、予備A/D変換値から該当するレベル領域に応じて最終A/D変換値を算出する最終A/D変換値算出回路と、を備える。
さらに、実施形態の第3の態様の読出回路は、アナログ出力信号をA/D変換装置でデジタル信号に変換する前に予備処理する読出回路であって、アナログ出力信号の電圧レベルが、複数のレベル領域のいずれに該当するかを判定する領域判定回路と、該当するレベル領域に対応するシフト電圧を発生するシフト電圧発生回路と、アナログ出力信号を、シフト電圧変化させると共に、A/D変換入力レンジに対応するように増幅して増幅シフトアナログ信号を発生する演算増幅回路と、を備え、増幅シフトアナログ信号および該当するレベル領域を示す情報を出力する。
実施形態によれば、低い分解能のA/D変換により高い分解能でのA/D変換が行え、オフセット・ゲイン補正処理などの信号処理も容易になるので、低コストの低い分解能のA/D変換ICを使用でき、信号処理回路を大規模化および高速化する必要がない。
図6は、第1実施形態の赤外線撮像装置を利用した映像システムの概略構成を示す図であり、赤外線撮像装置1に設けられる読出回路20および信号処理回路30の部分を示している。図6に示すように、第1実施形態では、読出回路20の出力するアナログ出力信号Voutを処理して画素信号および領域番号データを生成して信号処理回路30に出力するプレA/D変換回路40が設けられている。プレA/D変換回路40は、読出回路20と一緒のチップに設けることも、信号処理回路30と一緒のチップに設けることも可能である。ここでは、演算回路31は、読出回路20に付加されているとして説明する。
図6に示すように、読出回路20は、複数のスキャンラインSLと、複数の垂直バスラインBLと、複数の信号入力回路21と、垂直走査シフトレジスタ22と、水平走査シフトレジスタ23と、トランジスタTr1、Tr2、Tr3、Tr4と、最終出力段増幅器24と、を備え、出力線25に図4の(A)に示したアナログ出力信号Voutを出力する。読出回路20は、図3で説明したものと同じ構成を備え、同様に動作するので、これ以上の説明は省略する。
信号処理回路30は、A/D変換回路11、演算回路31、メモリ13およびD/A変換回路14を備え、ディスプレイ15に観察対象の赤外線画像を表示する。A/D変換回路11は、プレA/D変換回路40の出力する画素信号をデジタル信号に変換する。A/D変換回路11の分解能は、最終的なA/D変換の結果である補正済みデジタル信号の分解能より低く、第1実施形態では、補正済みデジタル信号は16ビットであるが、A/D変換回路11は14ビットの分解能である。メモリ13は、後述する領域ごとにオフセットおよびゲインの係数テーブルを記憶している。演算回路31は、メモリ13から、プレA/D変換回路40の出力する領域番号に応じたオフセットおよびゲインの係数テーブルを読み出して、A/D変換回路11の出力するデジタル信号を補正して補正済みデジタル信号を生成する。
図7は、プレA/D変換回路40における動作を説明する図である。図7に示すように、読出回路20の出力するアナログ出力信号Voutの変化範囲(出力レンジ)は、4つの領域A、B、C、Dに分けられる。アナログ出力信号Voutは、どの領域に入るかが判定され、図8に示すように領域ごとにA/D変換回路11の入力レンジに入るように増幅される。このような処理を行うには、各領域の下側の境界を所定の電圧にするシフト電圧を、アナログ出力信号Voutから減算した上で増幅を行う。
図8は、プレA/D変換回路40により、領域Bの信号を増幅する様子を示す。
図9は、プレA/D変換回路40の構成を示す図である。図9に示すように、プレA/D変換回路40は、抵抗列41と、コンパレータ列42と、エンコード43と、デコーダ44と、抵抗列45と、スイッチSW11〜SW14と、駆動回路46、47と、演算抵抗R1、R2、R3、R4と、増幅器48と、を備える。増幅器48は、例えばオペアンプが使用される。抵抗列41は、上記の領域A、B、C、Dの境界に対応する電圧を発生する。コンパレータ列42は、アナログ出力信号Voutと抵抗列41の発生する境界電圧とをそれぞれ比較する。エンコーダ43は、コンパレータ列42の出力からアナログ出力信号Voutがどの領域に入るかを示すコードを生成する。第1実施形態では、抵抗列41は、領域AとBの境界に対応する電圧と、領域BとCの境界に対応する電圧と、領域CとDの境界に対応する電圧と、を発生する。例えば、アナログ出力信号Voutが領域Cに入る場合、コンパレータ列42の1番目と2番目のコンパレータの出力は“0(L)”(Voutのほうが大きい)となり、33番目のコンパレータの出力は“1(H)”(Voutのほうが大きい)となる。エンコーダ43は、コンパレータ列42のL、L、Hの出力からアナログ出力信号Voutが領域Cに入ると判定する。エンコーダ43は、領域A、B、C、Dに対してそれぞれ領域番号(コード)“00”、“01”、“10”および“11”を出力する。領域番号は、デコーダ44および信号処理回路30の演算回路31に供給される。
抵抗列45は、アナログ出力信号Voutが領域A、B、C、Dの場合に、アナログ出力信号Voutから減算するシフト電圧に対応する電圧を発生する。スイッチSW11〜SW14は、シフト電圧のいずれかを選択して駆動回路47に供給する。デコーダ44は、領域番号に応じてスイッチSW11〜SW14のうち接続するスイッチを選択する選択信号を出力する。
駆動回路46、47、演算抵抗R1、R2、R3、R4および増幅器48は、ボルテージフォロアの演算増幅回路を形成する。演算増幅回路では、駆動回路46にはアナログ出力信号Voutが入力され、駆動回路47には領域に応じて選択されたシフト電圧が入力され、アナログ出力信号Voutの電圧からシフト電圧を減算した電圧を所定の増幅率で増幅して画素信号として出力する。例えば、R1、R2、R3、R4の抵抗値をr1、r2、r3、r4とし、4r1=4r2=r3=r4とすれば、画素信号は、Voutの電圧からシフト電圧を減算した電圧を4倍した電圧になる。
図10は、アナログ出力信号Voutが領域Cに入る場合に、Voutを演算増幅回路で4倍に増幅した場合の波形を示す。アナログ出力信号Voutは、領域Cの部分がA/D変換回路11の入力レンジRにほぼ一致するように、増幅される。なお、ここでは、領域A、B、Dの範囲のVoutも4倍に増幅されるように示したが、この場合は領域C以外は使用しないので、実際の回路では領域A、B、Dの範囲のVoutは、飽和する。
ここで、A/D変換回路11が14ビットの分解能を有するとした場合、領域Cの範囲について14ビットの分解能でA/D変換されるので、AからDの全範囲を16ビットでA/D変換した場合と実効的に同じ分解能を有することになる。
表1は、アナログ出力信号Voutが入る領域、コンパレータ列42の出力、エンコーダ43の出力、デコーダ44の出力の関係を示す。
領域信号は、信号処理回路30の演算回路31に送られ、補正処理に使用される。前述のように、赤外線撮像装置では、各素子のセンサ信号に対してオフセット補正およびゲイン補正が行われる。このとき、素子ごとに別のセンサ信号の補正係数が使用されるので、素子数分の補正係数を記憶したデータテーブルがメモリ13に記憶されている。第1実施形態では、アナログ出力信号Voutがどの領域に入るかに応じて別の補正係数のデータテーブルを用意しておき、エンコード44の出力する領域信号に応じて使用する補正係数のデータテーブルを切り替える。このような信号処理を行うことにより、低い分解能のA/D変換ICを使用しても、高い分解能の映像信号が得られる。
図11は、第2実施形態の赤外線撮像装置を利用した映像システムのプレA/D変換回路40の構成を示す図である。第2実施形態の映像システムは、プレA/D変換回路40以外は第1実施形態の映像システムと同じ構成を備える。
図12は、第2実施形態において、アナログ出力信号Voutの領域分割を示す。図12に示すように、領域の幅は同じでない。従って、各領域の信号範囲をA/D変換回路の入力レンジにほぼ一致させるのは、領域ごとに増幅率を変更する必要がある。図12の例では、領域BおよびCの電圧幅は、領域AおよびDの電圧幅の2倍である。
図13は、第2実施形態において、プレA/D変換回路40により、領域Aの信号を増幅する様子を示す。領域Aは他の領域BおよびCに比べてアナログ出力信号Voutの電圧範囲が小さいので、領域BおよびCに比べて増幅率を大きくする。領域Dについても同様である。
図11に戻って、第2実施形態のプレA/D変換回路は、第1実施形態のプレA/D変換回路と類似の構成を備えるが、抵抗列41’および45’の電圧と、増幅器48を使用した演算増幅回路の増幅率を、領域に応じて設定可能にしたことが第1実施形態と異なる。抵抗列41’は、抵抗値が1:2:2:1の抵抗を直列に接続した抵抗列を備えており、図12の領域A、B、CおよびDの境界電圧を発生する。また、抵抗列45’も、抵抗値が1:2:2:1の抵抗を直列に接続した抵抗列を備えており、領域A、B、CおよびDに対応したシフト電圧を発生する。
演算増幅回路の増幅率を可変にするために、第2実施形態では、第1実施形態の演算抵抗R3およびR4の抵抗値を可変にする。具体的には、増幅器48の入力端子とGNDの間に接続される演算抵抗R3を、抵抗R31とスイッチSW21を直列に接続した第1抵抗スイッチ列と、抵抗R32とスイッチSW22を直列に接続した第2抵抗スイッチ列を並列に接続したもので置き換える。スイッチSW21とスイッチSW22のいずれかを選択して導通することにより、演算抵抗R3の抵抗値を、抵抗R31の抵抗値と抵抗R32の抵抗値の間で切り替え可能である。また、増幅器48の入力端子と出力端子の間に接続される演算抵抗R4を、抵抗R41とスイッチSW31を直列に接続した第3抵抗スイッチ列と、抵抗R42とスイッチSW32を直列に接続した第4抵抗スイッチ列を並列に接続したもので置き換える。スイッチSW31とスイッチSW32のいずれかを選択して導通することにより、演算抵抗R3の抵抗値を、抵抗R31の抵抗値と抵抗R32の抵抗値の間で切り替え可能である。
デコーダ49は、エンコーダ43の出力する領域信号をデコードしてスイッチSW21、SW22、SW31およびスイッチSW32を制御する選択信号を出力する。スイッチSW21およびSW31は同じ選択信号で制御され、スイッチSW22およびSW32は同じ選択信号で制御される。SW21およびSW31が導通する時にはスイッチSW22およびSW32は遮断し、SW22およびSW32が導通する時にはスイッチSW21およびSW31は遮断する。デコーダ49は、領域信号が領域BおよびCを示す時にはスイッチSW21およびSW31を導通する選択信号を出力し、領域信号が領域AおよびDを示す時にはスイッチSW22およびSW32を導通する選択信号を出力する。R31およびR41の抵抗値は、R31およびR41の抵抗値の2倍であり、領域BおよびCの時の増幅率は、領域BおよびCの時の増幅率の2倍になる。
表2は、第2実施形態において、アナログ出力信号Voutが入る領域、コンパレータ列42の出力、エンコーダ43の出力、デコーダ44の出力の関係を示す。
図14は、第3実施形態の赤外線撮像装置を利用した映像システムの概略構成を示す図である。図14に示すように、第3実施形態の映像システムは、赤外線撮像装置1に設けられる読出回路20と、プレA/D変換回路60と、信号処理回路50と、を備える。読出回路20は、第1実施形態と同様である。また、プレA/D変換回路60および信号処理回路50は、第1実施形態のプレA/D変換回路40および信号処理回路30と類似の構成を備える。しかし、信号処理回路50の信号処理回路52が、領域設定信号を出力し、これに応じてプレA/D変換回路60が領域の範囲を変更することが異なる。領域設定信号は、映像システムの初期設定時に設定される。
図15は、第3実施形態の赤外線撮像装置のプレA/D変換回路60の構成を示す図である。図15に示すように、第3実施形態のプレA/D変換回路60は、第2実施形態のプレA/D変換回路と類似の構成を備えるが、抵抗列41’が3個のD/A変換器の列61に、抵抗列45’が4個のD/A変換器の列62に置き換えられていることが異なる。D/A変換器列61およびD/A変換器列62は、領域設定信号に応じて、境界電圧およびシフト電圧をそれぞれ出力する。これにより、赤外線撮像素子の感光素子アレイの特性バラツキなどに合わせて領域の境界電圧およびシフト電圧を自由に設定することができるようになる。例えば、デコーダ63として、SRAMを使用することが可能であり、あらかじめ各アドレスごとに信号処理回路からデータを書き込んでおき、アドレスにエンコード43の出力を入れ、データ線には抵抗に直列に接続されているスイッチの制御線を接続する。これにより、あらかじめ設定した対応通りに、エンコーダ43の出力に応じて演算増幅回路のゲインを変更できる。
表3は、第3実施形態において、アナログ出力信号Voutが入る領域、コンパレータ列42の出力、エンコーダ43の出力、デコーダ44の出力の関係を示す。
なお、第3実施形態の構成では、スイッチSW21とSW31を導通した時、スイッチSW22とSW32を導通した時、およびスイッチSW21、SW22、SW31およびSW32を導通した時の3種類に設定できる。
第3実施形態では、領域設定信号は、赤外線撮像素子の感光素子アレイの特性バラツキなどに合わせて、映像システムの初期設定時に設定される。チップ製造時や映像システムのメンテナンス時には、アナログ出力信号Voutと被写体温度の関係を測定し、領域設定信号および補正係数を決定する。
図16は、Voutと被写体温度の関係の一例を示す図であり、実線が測定値を示す。これを、点線のように直線で近似して補正係数を決定し、撮影時にはこの補正係数を用いて測定電圧から被写体の温度を補間により求め、温度の高低を輝度に変換することにより赤外線映像を作成する。従って、出力電圧範囲を複数の領域に分割する際には、実線を点線で近似した時、できるだけ誤差が小さくなるように領域の境界電圧を決定すればよい。なお、D/A変換列のデータ設定をシステム起動時に行う例を説明したが、これを撮影中に行うことも原理的には可能である。その場合には、設定を十分に高速で行う必要がある。その場合には、設定を十分に高速に行う必要がある。また、1フレームの撮像の途中で設定を行えるのであれば、感光素子アレイ中の各センサ素子ごとに設定を変えることも可能である。その場合、感光素子アレイ中の各センサ素子の特性バラツキが大きい場合でも、誤差の小さな補間が可能で、低雑音の赤外線映像をえることが可能である。
図17は、第1から第3実施形態の映像システムの初期設定時に、使用する赤外線撮像素子に対応して領域設定信号、オフセットおよびゲイン補正などの補正係数を得るための測定システムの構成を示す図である。
測定対象の赤外線撮像素子2は、読出回路20を含んだ状態で、映像システム70に搭載されて測定が行われる。読出回路20は、プレA/D変換回路40、60を含むが、バイパス可能なように構成されており、測定時にはアナログ出力信号Voutを直接出力する。
映像システム70は、レンズ3と、駆動回路71と、冷凍機72と、A/D変換回路11と、演算回路31、51と、欠陥アドレスメモリ13Aと、補正データメモリ13Bと、フォーマット変換回路73と、D/A変換回路14と、システム全体を制御するコントローラ75と、温度コントローラ74と、を備える。図17において、参照番号81は、キャリブレーション用赤外線光源である金属板であり、82は金属板81の温度を制御するペルチェ素子である。金属板81は、表面がつや消しの黒に塗装され、黒体とみなされる。金属板81およびペルチェ素子82は、図示していない移動機構により、赤外線撮像素子2の視界に入る状態と、視界から外れた状態に移動可能である。
赤外線撮像素子2は、冷凍機72により極低温まで冷却可能であり、冷凍機72は温度コントローラ74により温度制御される。レンズ71は、金属板82からの赤外線IRを赤外線撮像素子2の受光面に投影する。赤外線撮像素子2は、駆動回路71により駆動され、投影された赤外線画像に対応する信号を出力する。この場合は、一様な金属板81の像が投影されるので、金属板81の温度に対応した一定強度の信号が出力されるはずであるが、実際には特性バラツキのために一様でない信号になる。この信号のバラツキを測定して、素子ごとに補正データを作成する。
上記のように、赤外線撮像素子2の読出回路20は、測定時にはプレA/D変換回路40、60をバイパスしてアナログ出力信号Voutを直接出力する。アナログ出力信号Voutは、A/D変換回路11によりデジタル信号(画素データ)に変換され、演算回路31、51に入力される。演算回路31、51は、測定時には、A/D変換回路11の出力するデジタル信号を、その時の金属板81の温度と対応付けて記憶する。なお、必要に応じてこのデジタル信号の記憶を、外部に設けたキャリブレーション専用の演算回路およびメモリを使用して行うことも可能である。
第1実施形態の撮像システムであれば、これらのデータから、4個の固定領域ごとに、オフセットおよびゲイン補正データを決定し、補正データメモリ13Bに記憶する。上記のように、外部に設けたキャリブレーション専用の演算回路およびメモリを使用して測定を行った場合には、外部で決定した補正データを補正データメモリ13Bにロードする。
なお、赤外線撮像素子2は素子欠陥をゼロにするのが難しいので、欠陥素子についてそのアドレスを欠陥アドレスメモリ13Aに記憶し、その素子の画素出力は、隣接する素子の画像データに置き換える処理を行うようにする。
演算回路31、51により生成された画像データは、フォーマット変換回路73で所定のフォーマットに変換され、D/A変換回路14によりアナログ信号に変換されて、ディスプレイ15に表示される。
上記の測定処理が終了すると、金属板81およびペルチェ素子82を視界から外れた状態に移動し、適宜被写体を撮像して動作を確認する。
第2実施形態の撮像システム場合は、製造される赤外線撮像素子2の標準的な特性をあらかじめ測定して、領域分割を決定しておく。それ以外は、第1実施形態の撮像システム場合と同じである。
第3実施形態の撮像システム場合は、金属板81を撮影して収集した測定データから領域をどのように分割するか決定する。この決定処理は、オペレータが行う。それ以外は、第1実施形態の撮像システム場合と同じである。
以上、第1から第3実施形態を説明したが、各種の変形例があり得る。例えば、第1から第3実施形態では、プレA/D変換回路を読出回路の一部として設ける例を説明したが、プレA/D変換回路は、読出回路の外部に独立して設けることも、信号処理回路の一部として設けることも可能である。
また、第1から第3実施形態では、プレA/D変換回路においてアナログ出力信号の範囲を4つの領域に分ける例を示したが、2つまたは8つの領域にすることも可能である。
さらに、第1から第3実施形態では、赤外線撮像素子を使用する撮像システムの例を記載したが、多素子センサであれば第1から第3実施形態の構成が適用可能である。
以上説明したように、読出回路にプレA/D変換回路を付加することにより、比較的低精度のA/D変換ICを用いても、高精度のA/D変換ICを用いた場合と同等の高精度の赤外線映像の撮像が可能になる。また、デジタルの減算回路を用いずに高精度な多点補正方式が実現できる。さらに、補正演算に短語長の補正係数を用いることが可能であるから、補正係数テーブルを記憶したROMの容量や、演算回路の回路規模を小さくできる。これらにより。高精度赤外線映像や高速フレームレートの撮像装置を比較的小規模な外部回路を用いて実現でき、高性能な装置を低コストで提供できるようになる。
以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものであり、特に記載された例や条件は発明の範囲を制限することを意図するものではなく、明細書のそのような例の構成は発明の利点および欠点を示すものではない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。
以下、実施形態に関し、更に以下の付記を開示する。
(付記1)
アナログ出力信号をデジタル信号に変換するA/D変換方法であって、
前記アナログ出力信号の電圧レベルが、複数のレベル領域のいずれに該当するかを判定し、
該当する前記レベル領域に対応するシフト電圧を発生し、
前記アナログ出力信号を、前記シフト電圧変化させると共に、A/D変換入力レンジに対応するように増幅して増幅シフトアナログ信号を発生し、
前記増幅シフトアナログ信号をA/D変換して予備A/D変換値を算出し、
前記予備A/D変換値から前記該当するレベル領域に応じて最終A/D変換値を算出する、ことを特徴とするA/D変換方法。
(付記2)
前記アナログ出力信号は多素子センサから読み出す付記1に記載のA/D変換方法。
(付記3)
アナログ出力信号をデジタル信号に変換するA/D変換装置であって、
前記アナログ出力信号の電圧レベルが、複数のレベル領域のいずれに該当するかを判定する領域判定回路と、
該当する前記レベル領域に対応するシフト電圧を発生するシフト電圧発生回路と、
前記アナログ出力信号を、前記シフト電圧変化させると共に、A/D変換入力レンジに対応するように増幅して増幅シフトアナログ信号を発生する演算増幅回路と、
前記増幅シフトアナログ信号をA/D変換して予備A/D変換値を算出する初段A/D変換回路と、
前記予備A/D変換値から前記該当するレベル領域に応じて最終A/D変換値を算出する最終A/D変換値算出回路と、を備えることを特徴とするA/D変換装置。
(付記4)
前記アナログ出力信号は多素子センサから読み出す付記3に記載のA/D変換装置。
(付記5)
前記領域判定回路は、
前記複数のレベル領域の境界に対応する複数の領域基準電圧を発生する領域基準電圧発生回路と、
前記アナログ出力信号と前記複数の領域基準電圧をそれぞれ比較する複数のコンパレータと、
前記複数のコンパレータの比較結果から該当する前記レベル領域を示すコードを生成するエンコーダと、を備える付記3に記載のA/D変換装置。
(付記6)
前記シフト電圧発生回路は、
前記複数のレベル領域に対応する複数の基準シフト電圧を発生する基準シフト電圧発生回路と、
前記エンコーダの生成した前記コードに基づいて、前記複数の基準シフト電圧から対応する基準シフト電圧を選択して前記シフト電圧として出力するシフト選択回路と、を備える付記3から5のいずれかに記載のA/D変換装置。
(付記7)
前記演算増幅回路は、前記アナログ出力信号から前記シフト電圧を減算する減算機能を備える付記3から6のいずれかに記載のA/D変換装置。
(付記8)
前記複数のレベル領域の少なくとも一部のレベル領域は、範囲の大きさが異なり、
前記演算増幅回路は、該当する前記レベル領域に応じて増幅率を変化させる可変演算増幅回路である付記3から7のいずれかに記載のA/D変換装置。
(付記9)
前記演算増幅回路は、
前記アナログ出力信号および前記シフト電圧が入力される増幅器と、
前記増幅器のフィードバック回路を形成する複数の抵抗と、
前記エンコーダの生成した前記コードに基づいて、前記複数の抵抗から前記フィードバック回路を形成する抵抗を選択する増幅選択回路と、を備え、
選択した前記抵抗により増幅率が決定される付記8に記載のA/D変換装置。
(付記10)
前記領域判定回路は、前記複数のレベル領域の境界に対応する複数の領域基準電圧を発生する領域基準電圧発生回路と、前記アナログ出力信号と前記複数の領域基準電圧をそれぞれ比較する複数のコンパレータと、前記複数のコンパレータの比較結果から該当する前記レベル領域を示すコードを生成するエンコーダと、を備え、
前記シフト電圧発生回路は、前記複数のレベル領域に対応する複数の基準シフト電圧を発生する基準シフト電圧発生回路と、前記エンコーダの生成した前記コードに基づいて、前記複数の基準シフト電圧から対応する基準シフト電圧を選択して前記シフト電圧として出力するシフト選択回路と、を備え、
前記演算増幅回路は、増幅率を変化させる可変演算増幅回路であり、
前記領域基準電圧発生回路は、発生する前記複数の領域基準電圧を変化可能であり、
前記基準シフト電圧発生回路は、発生する前記複数の基準シフト電圧を変化可能であり、
前記演算増幅回路は、変化した前記複数の領域基準電圧および前記複数の基準シフト電圧に応じて増幅率を変化させる付記3に記載のA/D変換装置。
(付記11)
アナログ出力信号をA/D変換装置でデジタル信号に変換する前に予備処理する読出回路であって、
前記アナログ出力信号の電圧レベルが、複数のレベル領域のいずれに該当するかを判定する領域判定回路と、
該当する前記レベル領域に対応するシフト電圧を発生するシフト電圧発生回路と、
前記アナログ出力信号を、前記シフト電圧変化させると共に、A/D変換入力レンジに対応するように増幅して増幅シフトアナログ信号を発生する演算増幅回路と、を備え、
前記増幅シフトアナログ信号および前記該当するレベル領域を示す情報を出力することを特徴とする読出回路。
(付記12)
前記アナログ出力信号は多素子センサから読み出す付記11に記載の読出回路。
(付記13)
前記領域判定回路は、
前記複数のレベル領域の境界に対応する複数の領域基準電圧を発生する領域基準電圧発生回路と、
前記アナログ出力信号と前記複数の領域基準電圧をそれぞれ比較する複数のコンパレータと、
前記複数のコンパレータの比較結果から該当する前記レベル領域を示すコードを生成するエンコーダと、を備える付記11または12に記載の読出回路。
(付記14)
前記シフト電圧発生回路は、
前記複数のレベル領域に対応する複数の基準シフト電圧を発生する基準シフト電圧発生回路と、
前記エンコーダの生成した前記コードに基づいて、前記複数の基準シフト電圧から対応する基準シフト電圧を選択して前記シフト電圧として出力するシフト選択回路と、を備える付記11から13のいずれかに記載の読出回路。
(付記15)
前記演算増幅回路は、前記アナログ出力信号から前記シフト電圧を減算する減算機能を備える付記11から14のいずれかに記載の読出回路。
(付記16)
前記複数のレベル領域の少なくとも一部のレベル領域は、範囲の大きさが異なり、
前記演算増幅回路は、該当する前記レベル領域に応じて増幅率を変化させる可変演算増幅回路である付記11から15のいずれかに記載の読出回路。
(付記17)
前記演算増幅回路は、
前記アナログ出力信号および前記シフト電圧が入力される増幅器と、
前記増幅器のフィードバック回路を形成する複数の抵抗と、
前記エンコーダの生成した前記コードに基づいて、前記複数の抵抗から前記フィードバック回路を形成する抵抗を選択する増幅選択回路と、を備え、
選択した前記抵抗により増幅率が決定される付記16に記載の読出回路。
(付記18)
前記領域判定回路は、前記複数のレベル領域の境界に対応する複数の領域基準電圧を発生する領域基準電圧発生回路と、前記アナログ出力信号と前記複数の領域基準電圧をそれぞれ比較する複数のコンパレータと、前記複数のコンパレータの比較結果から該当する前記レベル領域を示すコードを生成するエンコーダと、を備え、
前記シフト電圧発生回路は、前記複数のレベル領域に対応する複数の基準シフト電圧を発生する基準シフト電圧発生回路と、前記エンコーダの生成した前記コードに基づいて、前記複数の基準シフト電圧から対応する基準シフト電圧を選択して前記シフト電圧として出力するシフト選択回路と、を備え、
前記演算増幅回路は、増幅率を変化させる可変演算増幅回路であり、
前記領域基準電圧発生回路は、発生する前記複数の領域基準電圧を変化可能であり、
前記基準シフト電圧発生回路は、発生する前記複数の基準シフト電圧を変化可能であり、
前記演算増幅回路は、変化した前記複数の領域基準電圧および前記複数の基準シフト電圧に応じて増幅率を変化させる付記11または12に記載の読出回路。
(付記1)
アナログ出力信号をデジタル信号に変換するA/D変換方法であって、
前記アナログ出力信号の電圧レベルが、複数のレベル領域のいずれに該当するかを判定し、
該当する前記レベル領域に対応するシフト電圧を発生し、
前記アナログ出力信号を、前記シフト電圧変化させると共に、A/D変換入力レンジに対応するように増幅して増幅シフトアナログ信号を発生し、
前記増幅シフトアナログ信号をA/D変換して予備A/D変換値を算出し、
前記予備A/D変換値から前記該当するレベル領域に応じて最終A/D変換値を算出する、ことを特徴とするA/D変換方法。
(付記2)
前記アナログ出力信号は多素子センサから読み出す付記1に記載のA/D変換方法。
(付記3)
アナログ出力信号をデジタル信号に変換するA/D変換装置であって、
前記アナログ出力信号の電圧レベルが、複数のレベル領域のいずれに該当するかを判定する領域判定回路と、
該当する前記レベル領域に対応するシフト電圧を発生するシフト電圧発生回路と、
前記アナログ出力信号を、前記シフト電圧変化させると共に、A/D変換入力レンジに対応するように増幅して増幅シフトアナログ信号を発生する演算増幅回路と、
前記増幅シフトアナログ信号をA/D変換して予備A/D変換値を算出する初段A/D変換回路と、
前記予備A/D変換値から前記該当するレベル領域に応じて最終A/D変換値を算出する最終A/D変換値算出回路と、を備えることを特徴とするA/D変換装置。
(付記4)
前記アナログ出力信号は多素子センサから読み出す付記3に記載のA/D変換装置。
(付記5)
前記領域判定回路は、
前記複数のレベル領域の境界に対応する複数の領域基準電圧を発生する領域基準電圧発生回路と、
前記アナログ出力信号と前記複数の領域基準電圧をそれぞれ比較する複数のコンパレータと、
前記複数のコンパレータの比較結果から該当する前記レベル領域を示すコードを生成するエンコーダと、を備える付記3に記載のA/D変換装置。
(付記6)
前記シフト電圧発生回路は、
前記複数のレベル領域に対応する複数の基準シフト電圧を発生する基準シフト電圧発生回路と、
前記エンコーダの生成した前記コードに基づいて、前記複数の基準シフト電圧から対応する基準シフト電圧を選択して前記シフト電圧として出力するシフト選択回路と、を備える付記3から5のいずれかに記載のA/D変換装置。
(付記7)
前記演算増幅回路は、前記アナログ出力信号から前記シフト電圧を減算する減算機能を備える付記3から6のいずれかに記載のA/D変換装置。
(付記8)
前記複数のレベル領域の少なくとも一部のレベル領域は、範囲の大きさが異なり、
前記演算増幅回路は、該当する前記レベル領域に応じて増幅率を変化させる可変演算増幅回路である付記3から7のいずれかに記載のA/D変換装置。
(付記9)
前記演算増幅回路は、
前記アナログ出力信号および前記シフト電圧が入力される増幅器と、
前記増幅器のフィードバック回路を形成する複数の抵抗と、
前記エンコーダの生成した前記コードに基づいて、前記複数の抵抗から前記フィードバック回路を形成する抵抗を選択する増幅選択回路と、を備え、
選択した前記抵抗により増幅率が決定される付記8に記載のA/D変換装置。
(付記10)
前記領域判定回路は、前記複数のレベル領域の境界に対応する複数の領域基準電圧を発生する領域基準電圧発生回路と、前記アナログ出力信号と前記複数の領域基準電圧をそれぞれ比較する複数のコンパレータと、前記複数のコンパレータの比較結果から該当する前記レベル領域を示すコードを生成するエンコーダと、を備え、
前記シフト電圧発生回路は、前記複数のレベル領域に対応する複数の基準シフト電圧を発生する基準シフト電圧発生回路と、前記エンコーダの生成した前記コードに基づいて、前記複数の基準シフト電圧から対応する基準シフト電圧を選択して前記シフト電圧として出力するシフト選択回路と、を備え、
前記演算増幅回路は、増幅率を変化させる可変演算増幅回路であり、
前記領域基準電圧発生回路は、発生する前記複数の領域基準電圧を変化可能であり、
前記基準シフト電圧発生回路は、発生する前記複数の基準シフト電圧を変化可能であり、
前記演算増幅回路は、変化した前記複数の領域基準電圧および前記複数の基準シフト電圧に応じて増幅率を変化させる付記3に記載のA/D変換装置。
(付記11)
アナログ出力信号をA/D変換装置でデジタル信号に変換する前に予備処理する読出回路であって、
前記アナログ出力信号の電圧レベルが、複数のレベル領域のいずれに該当するかを判定する領域判定回路と、
該当する前記レベル領域に対応するシフト電圧を発生するシフト電圧発生回路と、
前記アナログ出力信号を、前記シフト電圧変化させると共に、A/D変換入力レンジに対応するように増幅して増幅シフトアナログ信号を発生する演算増幅回路と、を備え、
前記増幅シフトアナログ信号および前記該当するレベル領域を示す情報を出力することを特徴とする読出回路。
(付記12)
前記アナログ出力信号は多素子センサから読み出す付記11に記載の読出回路。
(付記13)
前記領域判定回路は、
前記複数のレベル領域の境界に対応する複数の領域基準電圧を発生する領域基準電圧発生回路と、
前記アナログ出力信号と前記複数の領域基準電圧をそれぞれ比較する複数のコンパレータと、
前記複数のコンパレータの比較結果から該当する前記レベル領域を示すコードを生成するエンコーダと、を備える付記11または12に記載の読出回路。
(付記14)
前記シフト電圧発生回路は、
前記複数のレベル領域に対応する複数の基準シフト電圧を発生する基準シフト電圧発生回路と、
前記エンコーダの生成した前記コードに基づいて、前記複数の基準シフト電圧から対応する基準シフト電圧を選択して前記シフト電圧として出力するシフト選択回路と、を備える付記11から13のいずれかに記載の読出回路。
(付記15)
前記演算増幅回路は、前記アナログ出力信号から前記シフト電圧を減算する減算機能を備える付記11から14のいずれかに記載の読出回路。
(付記16)
前記複数のレベル領域の少なくとも一部のレベル領域は、範囲の大きさが異なり、
前記演算増幅回路は、該当する前記レベル領域に応じて増幅率を変化させる可変演算増幅回路である付記11から15のいずれかに記載の読出回路。
(付記17)
前記演算増幅回路は、
前記アナログ出力信号および前記シフト電圧が入力される増幅器と、
前記増幅器のフィードバック回路を形成する複数の抵抗と、
前記エンコーダの生成した前記コードに基づいて、前記複数の抵抗から前記フィードバック回路を形成する抵抗を選択する増幅選択回路と、を備え、
選択した前記抵抗により増幅率が決定される付記16に記載の読出回路。
(付記18)
前記領域判定回路は、前記複数のレベル領域の境界に対応する複数の領域基準電圧を発生する領域基準電圧発生回路と、前記アナログ出力信号と前記複数の領域基準電圧をそれぞれ比較する複数のコンパレータと、前記複数のコンパレータの比較結果から該当する前記レベル領域を示すコードを生成するエンコーダと、を備え、
前記シフト電圧発生回路は、前記複数のレベル領域に対応する複数の基準シフト電圧を発生する基準シフト電圧発生回路と、前記エンコーダの生成した前記コードに基づいて、前記複数の基準シフト電圧から対応する基準シフト電圧を選択して前記シフト電圧として出力するシフト選択回路と、を備え、
前記演算増幅回路は、増幅率を変化させる可変演算増幅回路であり、
前記領域基準電圧発生回路は、発生する前記複数の領域基準電圧を変化可能であり、
前記基準シフト電圧発生回路は、発生する前記複数の基準シフト電圧を変化可能であり、
前記演算増幅回路は、変化した前記複数の領域基準電圧および前記複数の基準シフト電圧に応じて増幅率を変化させる付記11または12に記載の読出回路。
2 赤外線撮像素子
3 レンズ
11 A/D変換回路
13 メモリ
14 D/A変換回路
20 読出回路
30 信号処理回路
31 演算回路
40 プレA/D変換回路
41 抵抗列
42 コンパレータ列
43 エンコーダ
44 デコーダ
45 抵抗列
48 増幅器
R1〜R4 演算抵抗
3 レンズ
11 A/D変換回路
13 メモリ
14 D/A変換回路
20 読出回路
30 信号処理回路
31 演算回路
40 プレA/D変換回路
41 抵抗列
42 コンパレータ列
43 エンコーダ
44 デコーダ
45 抵抗列
48 増幅器
R1〜R4 演算抵抗
Claims (10)
- アナログ出力信号をデジタル信号に変換するA/D変換方法であって、
前記アナログ出力信号の電圧レベルが、複数のレベル領域のいずれに該当するかを判定し、
該当する前記レベル領域に対応するシフト電圧を発生し、
前記アナログ出力信号を、前記シフト電圧変化させると共に、A/D変換入力レンジに対応するように増幅して増幅シフトアナログ信号を発生し、
前記増幅シフトアナログ信号をA/D変換して予備A/D変換値を算出し、
前記予備A/D変換値から前記該当するレベル領域に応じて最終A/D変換値を算出する、ことを特徴とするA/D変換方法。 - アナログ出力信号をデジタル信号に変換するA/D変換装置であって、
前記アナログ出力信号の電圧レベルが、複数のレベル領域のいずれに該当するかを判定する領域判定回路と、
該当する前記レベル領域に対応するシフト電圧を発生するシフト電圧発生回路と、
前記アナログ出力信号を、前記シフト電圧変化させると共に、A/D変換入力レンジに対応するように増幅して増幅シフトアナログ信号を発生する演算増幅回路と、
前記増幅シフトアナログ信号をA/D変換して予備A/D変換値を算出する初段A/D変換回路と、
前記予備A/D変換値から前記該当するレベル領域に応じて最終A/D変換値を算出する最終A/D変換値算出回路と、を備えることを特徴とするA/D変換装置。 - 前記領域判定回路は、前記複数のレベル領域の境界に対応する複数の領域基準電圧を発生する領域基準電圧発生回路と、前記アナログ出力信号と前記複数の領域基準電圧をそれぞれ比較する複数のコンパレータと、前記複数のコンパレータの比較結果から該当する前記レベル領域を示すコードを生成するエンコーダと、を備え、
前記シフト電圧発生回路は、前記複数のレベル領域に対応する複数の基準シフト電圧を発生する基準シフト電圧発生回路と、前記エンコーダの生成した前記コードに基づいて、前記複数の基準シフト電圧から対応する基準シフト電圧を選択して前記シフト電圧として出力するシフト選択回路と、を備え、
前記演算増幅回路は、増幅率を変化させる可変演算増幅回路であり、
前記領域基準電圧発生回路は、発生する前記複数の領域基準電圧を変化可能であり、
前記基準シフト電圧発生回路は、発生する前記複数の基準シフト電圧を変化可能であり、
前記演算増幅回路は、変化した前記複数の領域基準電圧および前記複数の基準シフト電圧に応じて増幅率を変化させる請求項2に記載のA/D変換装置。 - アナログ出力信号をA/D変換装置でデジタル信号に変換する前に予備処理する読出回路であって、
前記アナログ出力信号の電圧レベルが、複数のレベル領域のいずれに該当するかを判定する領域判定回路と、
該当する前記レベル領域に対応するシフト電圧を発生するシフト電圧発生回路と、
前記アナログ出力信号を、前記シフト電圧変化させると共に、A/D変換入力レンジに対応するように増幅して増幅シフトアナログ信号を発生する演算増幅回路と、を備え、
前記増幅シフトアナログ信号および前記該当するレベル領域を示す情報を出力することを特徴とする読出回路。 - 前記領域判定回路は、
前記複数のレベル領域の境界に対応する複数の領域基準電圧を発生する領域基準電圧発生回路と、
前記アナログ出力信号と前記複数の領域基準電圧をそれぞれ比較する複数のコンパレータと、
前記複数のコンパレータの比較結果から該当する前記レベル領域を示すコードを生成するエンコーダと、を備える請求項4に記載の読出回路。 - 前記シフト電圧発生回路は、
前記複数のレベル領域に対応する複数の基準シフト電圧を発生する基準シフト電圧発生回路と、
前記エンコーダの生成した前記コードに基づいて、前記複数の基準シフト電圧から対応する基準シフト電圧を選択して前記シフト電圧として出力するシフト選択回路と、を備える請求項4または5に記載の読出回路。 - 前記演算増幅回路は、前記アナログ出力信号から前記シフト電圧を減算する減算機能を備える請求項4から6のいずれか1項に記載の読出回路。
- 前記複数のレベル領域の少なくとも一部のレベル領域は、範囲の大きさが異なり、
前記演算増幅回路は、該当する前記レベル領域に応じて増幅率を変化させる可変演算増幅回路である請求項4から7のいずれか1項に記載の読出回路。 - 前記演算増幅回路は、
前記アナログ出力信号および前記シフト電圧が入力される増幅器と、
前記増幅器のフィードバック回路を形成する複数の抵抗と、
前記エンコーダの生成した前記コードに基づいて、前記複数の抵抗から前記フィードバック回路を形成する抵抗を選択する増幅選択回路と、を備え、
選択した前記抵抗により増幅率が決定される請求項8に記載の読出回路。 - 前記領域判定回路は、前記複数のレベル領域の境界に対応する複数の領域基準電圧を発生する領域基準電圧発生回路と、前記アナログ出力信号と前記複数の領域基準電圧をそれぞれ比較する複数のコンパレータと、前記複数のコンパレータの比較結果から該当する前記レベル領域を示すコードを生成するエンコーダと、を備え、
前記シフト電圧発生回路は、前記複数のレベル領域に対応する複数の基準シフト電圧を発生する基準シフト電圧発生回路と、前記エンコーダの生成した前記コードに基づいて、前記複数の基準シフト電圧から対応する基準シフト電圧を選択して前記シフト電圧として出力するシフト選択回路と、を備え、
前記演算増幅回路は、増幅率を変化させる可変演算増幅回路であり、
前記領域基準電圧発生回路は、発生する前記複数の領域基準電圧を変化可能であり、
前記基準シフト電圧発生回路は、発生する前記複数の基準シフト電圧を変化可能であり、
前記演算増幅回路は、変化した前記複数の領域基準電圧および前記複数の基準シフト電圧に応じて増幅率を変化させる請求項4に記載の読出回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009297447A JP2011139259A (ja) | 2009-12-28 | 2009-12-28 | A/d変換方法、a/d変換装置および読出回路 |
US12/963,956 US8426816B2 (en) | 2009-12-28 | 2010-12-09 | Imaging device, A/D converter device and reading circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009297447A JP2011139259A (ja) | 2009-12-28 | 2009-12-28 | A/d変換方法、a/d変換装置および読出回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011139259A true JP2011139259A (ja) | 2011-07-14 |
Family
ID=44187094
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009297447A Pending JP2011139259A (ja) | 2009-12-28 | 2009-12-28 | A/d変換方法、a/d変換装置および読出回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8426816B2 (ja) |
JP (1) | JP2011139259A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106571824A (zh) * | 2015-10-08 | 2017-04-19 | 联发科技(新加坡)私人有限公司 | 信号处理电路 |
JP2018205223A (ja) * | 2017-06-08 | 2018-12-27 | 三菱電機株式会社 | ゲイン制御増幅装置 |
US10608659B2 (en) | 2018-06-15 | 2020-03-31 | Renesas Electronics Corporation | A/D converter and semiconductor device |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9754534B2 (en) * | 2015-04-21 | 2017-09-05 | Himax Technologies Limited | Calibrating circuit and calibrating method for display panel |
US10388368B2 (en) | 2017-10-31 | 2019-08-20 | Seagate Technology Llc | Adaptive read threshold voltage tracking with charge leakage mitigation using charge leakage settling time |
US10276233B1 (en) * | 2017-10-31 | 2019-04-30 | Seagate Technology Llc | Adaptive read threshold voltage tracking with charge leakage mitigation using threshold voltage offsets |
KR20230000168A (ko) * | 2021-06-24 | 2023-01-02 | 에스케이하이닉스 주식회사 | 메모리, 메모리의 동작 방법 및 메모리 시스템의 동작 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02190027A (ja) * | 1989-01-19 | 1990-07-26 | Sanyo Electric Co Ltd | 自動利得制御型a/d変換装置 |
JPH04310008A (ja) * | 1991-04-09 | 1992-11-02 | Nec San-Ei Instr Co Ltd | 直線化増幅回路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69719296T2 (de) * | 1996-11-21 | 2003-09-04 | Matsushita Electric Ind Co Ltd | A/D-Wandler und A/D-Wandlungsverfahren |
JP2000224440A (ja) | 1999-02-04 | 2000-08-11 | Matsushita Electric Ind Co Ltd | ディジタルクランプ回路 |
JP2008236158A (ja) | 2007-03-19 | 2008-10-02 | Olympus Imaging Corp | 撮像モジュール |
JP4967790B2 (ja) | 2007-05-01 | 2012-07-04 | セイコーエプソン株式会社 | アナログフロントエンド回路及び電子機器 |
-
2009
- 2009-12-28 JP JP2009297447A patent/JP2011139259A/ja active Pending
-
2010
- 2010-12-09 US US12/963,956 patent/US8426816B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02190027A (ja) * | 1989-01-19 | 1990-07-26 | Sanyo Electric Co Ltd | 自動利得制御型a/d変換装置 |
JPH04310008A (ja) * | 1991-04-09 | 1992-11-02 | Nec San-Ei Instr Co Ltd | 直線化増幅回路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106571824A (zh) * | 2015-10-08 | 2017-04-19 | 联发科技(新加坡)私人有限公司 | 信号处理电路 |
JP2018205223A (ja) * | 2017-06-08 | 2018-12-27 | 三菱電機株式会社 | ゲイン制御増幅装置 |
US10608659B2 (en) | 2018-06-15 | 2020-03-31 | Renesas Electronics Corporation | A/D converter and semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US20110157439A1 (en) | 2011-06-30 |
US8426816B2 (en) | 2013-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI623230B (zh) | Imaging element, imaging device, electronic device, threshold calculation device, and imaging method | |
JP5893550B2 (ja) | 撮像装置及び撮像システム | |
TWI382756B (zh) | A solid-state imaging device, a driving method of a solid-state imaging device, and an imaging device | |
JP5034610B2 (ja) | 固体撮像装置、固体撮像装置の信号処理方法および撮像装置 | |
JP5094498B2 (ja) | 固体撮像装置及び撮像システム | |
JP2011139259A (ja) | A/d変換方法、a/d変換装置および読出回路 | |
JP4384092B2 (ja) | ライン及びカラムにおいてアドレス指定が可能な画像センサにおける画素値修正方法及び装置 | |
JP5312246B2 (ja) | 撮像装置及び制御方法 | |
JP5711975B2 (ja) | 改善されたダイナミックレンジを有するイメージング配列 | |
JP2009239694A5 (ja) | ||
JP4927669B2 (ja) | 固体撮像装置 | |
JP2005341612A5 (ja) | ||
JP6293321B2 (ja) | 撮像装置及び撮像システム | |
JP6739288B2 (ja) | 固体撮像装置、その制御方法、撮像システム及びカメラ | |
TWI511555B (zh) | Solid state camera device | |
TWI497996B (zh) | Solid-state imaging device | |
JP5091695B2 (ja) | 固体撮像装置 | |
JP2001346106A (ja) | 撮像装置 | |
JP6808564B2 (ja) | 信号処理装置及び方法、撮像素子、及び撮像装置 | |
US10298871B2 (en) | Imaging systems with analog-to-digital converters | |
JP2008154957A (ja) | 撮像装置及びその駆動方法 | |
JP4809189B2 (ja) | 撮像装置及び固体撮像素子の制御方法 | |
JP4551588B2 (ja) | 撮像装置および撮像システム | |
JP2010141715A (ja) | 撮像装置及び撮像システム | |
JP2004023750A (ja) | 電荷検出回路の駆動方法、および、電荷検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120910 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140128 |