TW398115B - A/D converter and A/D converting method - Google Patents
A/D converter and A/D converting method Download PDFInfo
- Publication number
- TW398115B TW398115B TW086117286A TW86117286A TW398115B TW 398115 B TW398115 B TW 398115B TW 086117286 A TW086117286 A TW 086117286A TW 86117286 A TW86117286 A TW 86117286A TW 398115 B TW398115 B TW 398115B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- circuit
- output
- time
- analog signal
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000006243 chemical reaction Methods 0.000 claims abstract description 113
- 230000010355 oscillation Effects 0.000 claims abstract description 37
- 230000003321 amplification Effects 0.000 claims description 97
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 97
- 230000005012 migration Effects 0.000 claims description 4
- 238000013508 migration Methods 0.000 claims description 4
- 230000008569 process Effects 0.000 claims description 4
- 235000015170 shellfish Nutrition 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 18
- 230000002079 cooperative effect Effects 0.000 description 17
- 230000008859 change Effects 0.000 description 14
- 238000005259 measurement Methods 0.000 description 7
- 230000000875 corresponding effect Effects 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000004075 alteration Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- NAWXUBYGYWOOIX-SFHVURJKSA-N (2s)-2-[[4-[2-(2,4-diaminoquinazolin-6-yl)ethyl]benzoyl]amino]-4-methylidenepentanedioic acid Chemical compound C1=CC2=NC(N)=NC(N)=C2C=C1CCC1=CC=C(C(=O)N[C@@H](CC(=C)C(O)=O)C(O)=O)C=C1 NAWXUBYGYWOOIX-SFHVURJKSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 229940057373 c-time Drugs 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000006880 cross-coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
- H03M1/202—Increasing resolution using an n bit system to obtain n + m bits by interpolation
- H03M1/206—Increasing resolution using an n bit system to obtain n + m bits by interpolation using a logic interpolation circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
- H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
- H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
五、發明説明(1 ) 〔發明所屬之技術領域〕 本發明,係關於把類比信號轉換爲數位値的A / D轉 換器及A/D轉換方法。 〔習知技藝〕 - 第1 4圖爲顯示習知的A/D轉換器之構成的電路圖 .第1 4圖中,5 1爲發生轉換對象的類比信號V i η之 類比信號源,52,53爲定電壓源,54爲將定電壓源 5 2,5 3之輸出電壓間等分割而生成參考電壓V r 1〜 V r 7之電阻列,5 5係把從類比信號源5 1的類比信號 V i η和從電阻列5 4之參考電壓V r 1〜V r 7的電壓 差分別放大之放大電路列,5 6爲把放大電路列5 5 ¥/輸 出電壓放大成數位値,而保持之閂鎖電路列,5 7爲把閃 鎖電路列5 6的輸出信號編碼成A/D轉換値之運算電路 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) ,5 8爲使閂鎖電路列5 6及運算電路5 7動作的時鐘發 生電路。5 9爲將成時鐘發生電路5 8的輸出時鐘之基準 的時鐘之輸入端子,6 0爲由運算電路5 7所運算的A/ D轉換値之輸出端子。 例如,做爲類比信號V i η在參考電壓V r 3和 V r 4之間。此時,放大電路列55的第1〜3放大電路 ,因正轉輸入電壓(類比電壓V i η )比反轉輸入電壓( 參考電壓Vr 1〜Vr 3)低,故將輸出頁的電壓。一方 面,第4〜7放大電路,因正轉輸入電壓(類比電壓 V i η)比反轉輸入電壓(參考電壓Vr 4〜V r 7)高 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐)-4 · 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明) ,故將輸出正之電壓。如此地,放大電路列5 5的輸出電 壓,將由類比信號V i η電壓的正負切換處會變化,故能 根據該切換處把類比信號V i η A/D轉換。 閂鎖電路列5 6將把放大電路列5 5的輸出電壓放大 爲邏輯電壓(VDD : 1,Vss : 〇),而保持《運算 電路5 7,將把閂鎖電路列5 6的保持値,轉換成如第 1 4圖所示的3元之A/D轉換値。.亦即,比參考電壓 Vr7低的電壓將轉換成+000",比參考電壓Vrl 高之電壓將轉換成'111# ,而電壓Vrl和Vr7之 間的電壓將轉換爲^001 〃〜>1 10"。在本例,閂 鎖電路列5 6的保持値將成爲' 0 0 0 1 1 1 1 '(做爲 放大電路的輸出電壓爲負時閂鎖電路之保持値爲>0^ , 正時閂鎖電路的保持値爲"1'),類比信號V i η將由 運算電路57轉換成>100" ,該資料"1〇〇"將從 輸出端子60輸出。 〔發明所要解決之課題〕 可是,在習知的A/D轉換器有如下的問題。 在如第1 4圖所示的習知之A / D轉換器,係把類比 信號V i η和參考電壓V r 1〜V r 7的電壓差放大之各 訊差放大電路的輸出電壓之正負做爲A/D轉換的資訊使 用。換言之,係按照類比信號和各參考電壓之.大小關係, 而進行A/D轉換。 如此的A/D轉換器時,轉換精確度,將由各參考電 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐)-5 - ---I —:----' 裝---I--訂 (請先閲讀背面之注意事項再填寫本頁) 五、發明説明(3 ) 壓之差,亦即把定電壓源5 2,5 3的輸出電差分割時之 刻紋寬度而決定。例如爲了構成8元的A/D轉換器,需 要把定電壓源52,53之.輸出電壓差分割爲2 5 6 (= 28)等級。設定電壓源5 2,5 3的輸出電壓差爲2V, 則每1等級之電壓將成爲約8mV。 因此,爲了提高轉換精確度,需要把每1等級之電壓 做爲更小。 一方面,雖然在前述的習知技藝之說明,係把訊差放 大電路做爲理想性電路處理,但是實際的訊差放大電路具 有偏移電壓。因此,把每1等級的電壓變小時,相對地偏 移電壓之影響會變大,結果,具有無法提高轉換精確度之 問題。 ' 、 設訊差放大電路的偏移電壓爲V 〇 s時,實質上之參 考電壓,將成爲參考電壓Vr 3與偏移電壓Vo s之和。 此時,雖然本來應以類比信號V i η成爲參考電壓V r 3 相等時做爲境界,輸出電壓的正負應該切換,但是,實際 上輸出電壓將以類比信號V i η成爲和電壓(V r 3 + 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) V 〇 s )相等時爲境界而切換正負。 8元的A/D轉換器時,因1等級的誤差係做爲 ±4mV,故每1等級之電壓須爲4〜12(8±4) mV,爲了防止前述問題,偏移電壓Vo s必須爲±4m V以內。 然而,實際的放大電路之偏移電壓Vos ,爲土10 mV以上(MOS電晶體時)。因此,使用MOS電晶體 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-6 - 經濟部中央標準局員工消費合作社印製 A.7 _B7___ 五、發明説明(4 ) 時,以習知技術無法實現8元以上之A/D轉換器。 鑑於前述的問題,本發明’係做爲A / D轉換器及A /D轉換方法,以使之不受放大電路的偏移電壓之影響’ 而能實現高速且高精確度的A/D轉換做爲課題. 〔爲了解決課題之方法〕 爲了解決前述課題,申請專利範圍第1項所採取的方 法,係做爲把類比信號轉換爲數位値之A / D轉換器,備 有把轉換對象的類比信號之電壓和所定的參考電壓之電壓 差放大的多數之放大電路,和以前述各放大電路的放大速 度爲基礎,求得表示前述類比信號之數位値的轉換部者。 放大電路,係類比信號和參考電壓之電壓差愈大時,&大 速度會愈快(放大時間會縮短)。一方面,因類比信號和 參考電壓的電壓差愈小,放大速度會愈慢(放大時間變長 ),故各放大電路的放大速度之差異,將會表示前述類比 信號的電壓和各放大電路之參考電壓的電壓差之差異。因 此,能夠把根據各放大電路的放大速度進行A/D轉換, 只把類比信號和各參考電壓之大小關係做爲A/D轉換之 質訊的習知技藝無法求得之,在各參考電壓間的類比信號 之位置求得。因此,能夠超越由放大電路本質上具有的偏 移電壓之參差所限制的已往之A/D轉換精確度的界限, 實現更高精確度之A / D轉換。 然後,在申請專利範圍第2項的發明,前述申請專利 範圍第1項之A/D轉換器的轉換部,將做爲備有分別計 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-7 - I I ---------n I 1 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 A7 B7__ 五、發明説明(5 ) 數前述多數的放大電路之放大時間,輸出表示各放大電路 的放大時間之値的時間計數裝置,和根據從前述時間計數 裝置所輸出的多數之値,運算表示前述類比信號的數元値 之運算裝置者。 根據申請專利範圍第2項的發明時,從時間計數裝置 輸出的多數之値,係表示把轉換對象的類比信號之電壓, 和所定的參考電壓之電壓差放大的各放大電路之放大時間 。放大電路的放大時間,例如做爲放大電路之輸出電壓, 從成爲起點的電壓至到達所定電壓之時間即可。如前所述 ,因各放大電路的放大速度之差異將表示類比信號的電壓 和各放大電路的參考電壓之電壓差,故各放大電路的放大 時間,也對應於類比信號之電壓和各放大電路的參考~電壓 之電壓差。因此,能夠由運算裝置,以從前述時間計數裝 置所輸出的多數之値做爲基礎,求得在各參考電壓間的類 比信號之位置,故能把前述表示類比信號之數元値,比已 往更高精確度地運算。因此,能夠超越由放大電路本質上 具有的偏移電壓之參差所限制的已往之A/D轉換精確度 的界限,實現更高精確度之A/D轉換。 然後,在申請專利範圍第3項的發明,係做爲如前述 申請專利範圍第2項之A/D轉換器的時間計數裝置,具 有輸出隨時間之經過而變化的振盪電路,和設成對應於前 述多數的各放大電路,當對應之放大電路的輸出電壓達到 所定之電壓時,把前述振盪電路的輸出信號保持之多數的 保持電路列,根據前述多數的保持電路列保持之信號,求 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-8 - — ————— — - I ' - I - n n n ^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 Α7 Β7 五、發明説明(6 ) 得表示各放大電路的放大時間之値。 根據申請專利範圍第3項的發明時,從振盪電路所輸 出的隨時間經過而變化之信號,在放大電路的輸出電壓達 到所定電壓時,會由對應於前述放大電路的保持電路列保 持。因此,在保持電路列所保持之信號,將成爲對應於放 大電路的放大時間之信號。所以,時間計數裝置,能夠把 保持在保持電路列的信號做爲基礎,.確實求得表示各放大 電路的放大時間之値。 同時,在审請專利範圍第4項的發明,前述申請專利 範圍第3項之A/D轉換器的振盪電路,係做爲具有由連 接成環狀的多數之延遲電路而成,由振盪而信號的遷移會 循環之延遲電路環,把構成前述延遲電路環的延遲電之 輸出信號,做爲該振盪電路之輸出信號。 更且,在申請專利範圍第5項的發明,係如前述申請 專利範圍第4項之A/D轉換器,其中,前述放大電路, 爲隨著第1時鐘信號而輸出一定電壓的複置動作和放大動 作會切換著,前述振盪電路,構成有以頻率一定的第2時 鐘信號爲基準,把前述延遲電路環之振盪頻率控制成一定 之鎖相環(PLL),前述第1及第2時鐘信號,係使前 述放大電路開始放大動作和前述時間計數裝置開始計數動 作會一致地,設定其頻率及相位者。 同時,申請專利範圍第6項的發明,在前述申請範圍 第2項之A/D轉換器的運算裝置,係做爲以從前述時間 計數裝置輸出的多數之値做爲基礎,從前述多數的放大電 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐)· 9 - (請先閲讀背面之注意事項再填寫本頁) 裝. -β 經濟部中央標準局員工消费合作社印製 A7 B7_ 五、發明説明(7 ) 路之中,把參考電壓比前述類比信號的電壓高之第1放大 電路,和參考電壓比前述類比信號的電壓低之第2放大電 路特定,把前述第1放大電路的參考電壓,和前述第2放 大電路的參考電壓之間,把前述第2放大電路的放大時間 和前述第1放大電路的放大時間之比內插的點之電壓,制 定爲前述類比信號的電壓。 根據申請專利範圍第6項的發明時,因能由運算裝置 ,將第1放大電路的參考電壓和第2放大電路的參考電壓 之間的類比信號之位置,使用前述放大電路的放大時間和 前述第2放大電路之放大時間很精確地求得,故能把表示 前述類比信號的數位値,比已往更高精確度地運算。同時 ,由把計測的放大時間相對比較而進行A / D轉換,^能 抑制由電源電壓,溫度的轉換誤差,使A/D轉換精確度 提高。 更且,申請專利範圍第7項的發明,係如前述申請專 利範圍第2項之A/D轉換器,其中,前述多數的放大電 路係分成多數之群,前述時間計數裝置,係做爲對應於前 述多數的放大電路之各群,分成塊而構成。 根據申請專利範圍第7項的發明時,把A/D轉換器 配置在L S I時之規畫將會提高自由度。 同時,在申請專利範圍第8項的發明,係如前述申請 專利範圍第1項之A/D轉換器,其中,轉換部,係在前 述多數的放大電路中,關於參考電壓比前述類比信號之電 壓低的放大電路,係把正轉輸出電壓及反轉輸出電壓之中 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-1〇 - n n n I I I I I n n n n (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標隼局員工消費合作杜印製 A7 B7 _ 五、發明説明(8 ) 的一方之輸出電壓,而關於參考電壓比前述類比信號的電 壓高之放大電路,係把正轉輸出電壓及反轉輸出電壓中的 他方之輸出電壓,分別做爲基礎求得表示前述類比信號之 數位値者。 根據申請專利範圍第8項的發明時,使用在前述類比 信號之A/D轉換的放大電路之輸出電壓,將會集中在比 成爲放大的基準之電壓高側或低側的其中之一方側.因此 ,各放大電路的偏移電壓之影響將會抵消,故會提高A/ D轉換之精確莨。 然後,申請專利範圍第9項的發明,係如申請專利範 圍第8項之A/D轉換器,其中,轉換部,具備有將前述 多數的放大電路的放大時間,關於參考電壓比前述類it信 號之電壓低的放大電路,把正轉輸出電壓及反轉輸出電壓 之中的一方之輸出電壓,關於參考電壓比前述類比信號的 電壓高之放大電路,把正轉輸出電壓及反轉輸出電壓中他 方的輸出電壓分別做爲基準計數之時間計數裝置,和把由 前述時間計數裝置所計數的各放大電路之放大時間做爲基 礎,運算前述表示類比信號的數位値之運算裝置。 根據申請專利範圍第9項的發明時,因各放大電路之 放大時間會對應類比信號的電壓和各放大電路之參考電壓 的電壓差,能夠根據計數之各放大電路的放大時間,求得 在各參考電壓間之類比信號的位置,故能把表示前述類比 信號之數位値,比已往更高精確度地運算。 同時,申請專利範圍第1 0項的發明所採取之解決方 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-11 - n ml n m m nn ^ n^i I i· nn 1^1 ^^^1一ej (请先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 _ 五、發明説明(9 ) 法,係做爲把類比信號轉換爲數位値的A/D轉換方法, 具有使用把轉換對象之類比信號的電壓和所定之參考電壓 的電壓差放大之多數的放大電路,根據前述各放大電路之 放大速度,求得表示前述類比信號的數位値之轉換工程. 根據申請專利範圍第1 〇項的發明時,因放大電路, 係類比信號和參考電壓之電壓差愈大時放大速度愈快(放 大時間愈短),一方面,類比信號和參考電壓的電壓差愈 小時放大速度愈慢(放大時間愈長),故各放大電路的放 大速度之差異,將表示前述類比信號的電壓和各放大電路 之參考電壓的電壓差。因此,由根據各放大電路之放大速 度進行A/D轉換,能夠求得已往只以類比信號和各參考 電壓的大小關係做爲A / D轉換之資訊的'習知技藝不fe求 得之,各參考電壓間的類比信號之位置。因此,能夠超越 由放大電路本質上具有的偏移電壓之參差所限制的A/D 轉換精確度之界限,而實現更高精確度的A/D轉換。 同時,申請專利範圍第1 1項的發明,係如申請專利 範圍第1 0項之A/D轉換方法,其中,具備求得參考電 壓比前述類比信號的電壓高之第1放大電路在放大所需的 第1時間,及求得參考電壓比前述類比信號的電壓低之第 2放大電路在放大所需的第2時間之第1工程,和把前述 第1放大電路的參考電壓和前述第2放大電路的參考電壓 之間,以前述第2時間和前述第1時間的比內插之點的電 壓,判定爲前類比信號的電壓之第2工程。 根據申請專利範圍第1 1項的發明時,因能把在第1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-12 · I I I I I I I I ' n I n I n (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7£7_五、發明説明(1〇 ) 放大電路之參考電壓和第2放大電路的參考電壓之間的類 比信號之位置,使用前述放大電路的放大時間和前述第2 放大電路之放大時間很精確地求得,故能把表示表示類比 信號的數位値,比已往更高精確度地運算。同時,因爲由 把計測的放大時間相對比較而進行A / D轉換,故能抑制 由電源電壓,溫度之轉換誤差,而提高A/D轉換之精確 度。 然後,申請專利範圍第1 2項的發明,係做爲如前述 申請專利範圍第1 1項之A/D轉換方法,其中第1工程 ,係把前述第1時間,根據前述第1放大電路的正轉輸出 電壓及反轉輸出電壓之中的一方之電壓求得,一方面,把 前述第2時間。根據前述第2放大電路的正轉輸出電k及 反轉輸出電壓之中的他方之電壓求得》 根據申請專利範圍第1 2項的發明時,前述類比信號 之A/D轉換所使用的第1及第2放大電路之輸出電壓, 將會集中在比成爲放大的基準之電壓高側或低側的其中一 方側。因此,第1及第2放大電路之偏移電壓的影響會抵 銷,而提高A/D轉換之精確度》 〔發明之實施例〕 以下,一面參照圖面詳細地說明關於本發明的一實施 例之A / D轉換器。 _ 第1圖爲顯示關於本發明的一實施例之A/D轉換器 的構成之電路圖。在第1圖,1爲發生轉換對象的類比信 I I I I I I 一 裝 I I I I I 訂 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-13 - A7 B7 經濟部中央標準局員工消費合作社印裝 五 、發明説明 | (11 ) 1 號 V i η 之 類 比 信 號 源 2 爲 輸 出 將成 參 考 電 壓 的 上 限 之 | 電 壓 的 第 1 定 電 壓 源 9 3 爲 輸 出將成 參 考 電 壓 的 下 限 之 電 丨 * 壓 的 第 2 定 電 壓 源 4 爲 輸 出 驅 動 構 成 後 述 的放 大 電 路 列 請 I 1 1 0 之各 訊 差 放大 電 路 1 0 a 1 0 h 的做 爲 第 1 時 鐘 信 先 閲 1 I 讀 1 1 號 之 基 本時 鐘 S 1 的 第 1 時 鐘 發 生 源 5 爲 輸 出 驅 動 後 述 背 面 1 的 第 1 及 第 2 振 盪 電 路 3 0 A 3 0 B 之 做 爲 第 2 時 鐘 信 注 意 1 I 號 的 P L L 用 時 鐘 S 2 之 第 2 時 鐘 發 生 源 6 爲 由 連 接 成 事 項 再 1 I 串 聯 的 多 數 之 電 阻而成 由 分 割 第 1 定 電 壓 源 2 和 第 2 定 填 寫 本 裝 電 壓 源 3 的 輸 出 電 壓 差 而 生 成 參 考 電 壓 V Γ 1 V r 8 之 頁 1 1 電 阻 列 7 爲 輸 出 把 類 比 信 號 V i η A / D 轉 換 的 結 果 1 I 之 數 位 値 的 輸 出 端 子 〇 1 I 1 0 爲 把 類 比 信 號 V i η 和 電 阻列 6 輸 出的 參 考 m 壓 1 訂 V i η 1 V r 8 之 電 壓 差 放 大 的 由 第 1 第 8 訊 差 放大 1 1 電 路 1 0 a 1 0 h 所成之放大 電 路列 〇 例 如 第 1 訊 差 放 1 1 大 電 路 1 0 a 將把 類 比 信 號 V i ή 和 參 考 電 壓 V r 1 的 1 I 電 壓 差 放 大 而 輸 出 正 轉 輸 出 電 壓 a + 及 反 轉 輸 出 電 壓 a 1 I — 0 同 樣 地 第 2 第 8 訊 差 放 大 電 路 1 0 b 1 0 h > 1 1 將分別把 類 比 信 號 V i η 和 參 考 電 壓 V Γ 2 V Γ 8 的 電 1 1 壓 差 放 大 而 輸 出 正 轉 電 壓 b + h + 及反 轉 輸 出 電 壓 1 I b — h — 0 1 I 2 0 A 2 0 B 爲 分別 具 有 多數 個 做 爲 保持 電 路列 的 1 1 1 正 反 器 列 ( F F 列 ) 之 第 1 及 第 2 正 反 器 列 群 3 0 A 1 1 3 0 B 係 以 鎖 相環 ( P L L ) 構 成的 第 1 及 第 2 振 盪 電 路 1 1 > 此 等 係 測 定 構 成放 大 電 路列 1 0 的各 訊 差 放 大 電 路 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)_ 14 _ 經濟部中央標準局員工消費合作社印裝 A7 B7_五、發明説明(12 ) 1 0 a〜1 〇 h之放大速度(放大時間)者。構成第1正 反器列群2 0A的各F F列,將使用第1振盪電路3 0A 之輸出信號I 1〜I 5,輸出表示第1〜第4訊差放大電 路10a〜l〇d的輸出電壓a —,a+〜d-,d+爲 起點之電壓變化至成爲基準的電壓之時間的數位値〇1+ ,0 1—〜04 +,04—。同樣地,構成第2正反器列 群2 0 B的各F F列,將使用第2振盪電路3 0 B之輸出 信號I 1〜I 5,輸出表示第5〜第8訊差放大電路 1 0 e〜1 〇h的輸出電壓e —,e+〜h—,h+爲起 點之電壓變化至成爲基準的電壓之時間數位値〇 5 +, ◦ 5--08 +,08 -。由第1及第2正反器列群 20A,20B,及第1和第2振盪電路30A,3%0Β ,構成時間計數裝置7 1。 41係以從第1及第2正反器列群20A,20B輸 出的表示放大電路列10之各訊差放大電路1 〇 a〜 1 0 h的放大速度或放大時間之數位値〇 1 +,〇 1 —〜 0 8 +,0 8 —做爲基礎,進行爲了下位的A/D轉換之 運算的時間運算電路。4 2爲根據時間運算電路4 1之輸 出資料,運算A/D轉換値的轉換値運算電路。4 3爲根 據從第1時鐘發生源4輸出的基本時鐘S1 ,發生使時間 運算電路4 1及轉換値運算電路4 2動作之時鐘信號發生 的時鐘發生電路。由時間運算電路4 1及轉換運算電路 4 2,構成運算裝置7 2。由時間計數裝置7 1及運算裝 置72,根據各訊差放大電路l〇a〜10h的放大速度 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-15 - 經濟部中央標準局員工消費合作社印製 A7 B7_____ 五、發明説明(13 ) ,構成求得表示轉換對象之類比信號V i η的數位値之轉 換部。 以下,關於有關第1圖所示的本實施例之A/D轉換 器的主要部份,使用第2圖〜第5圖更詳細地說明。 首先,說明構成放大電路列1 0的訊差放大電路 1 0 a〜1 〇h。第2圖爲顯示構成有關本實施例的Α/ D轉換器之放大電路列1 〇的訊差放大電路1 〇 a〜 10h之一例的圖,同圖中,(a)爲顯示訊差放大電路 的構成之一例·的電路圖,(b)爲顯示在(a)所示的訊 差放大電路之動作的定時表。第2 ( a )圖中,1 1, 12a,12b,15,16a,16b 爲 P 型MOS 電 晶體(以下、稱爲「P Μ 0 S」),而1 3 a,1 3 , 14a,14b爲N型MOS電晶體(以下,稱爲「 N Μ 0 S」)。 PMOS 1 1在閘端子施加有定電壓VB 1而成爲定 電流源。PM0S12a ,12b爲差動對的構成,在 PMOS 1 2 a的閘端子(訊差放大電路之正轉輸入端子 )將輸入類比信號Vi η,一方面,在PM0S12b之 閘端子(訊差放大電路的反轉輸入端子)將輸入參考電壓 VrN (N=l 〜8) °NM0S13a,13b,係在 閘端子施加有定電壓V B 2而成爲定電壓源。 在此,把從做爲定電壓源的PMO S 1 1,流入 PMOS 1 2 a ,1 2b的源極互相連接之端子的電流做 爲I 1,把NM0S13a ,13b從端子A,B拉入之 本紙張尺度適用中國國家標準(CNS )八4規格(210X297公釐)-16 - I I I I I I I I ' I I I I 訂 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7_ 五、發明説明(Η ) 電流分別做爲I 2,從N Μ 0 S電晶體1 4 a ,1 4 b進 入端子A,B的電流分別做爲I 3。輸入電壓V i η和參 考電壓VrN相等時,在PM0S12a,12b之電流 將相等而分別成爲(I 1/2)。此時,在端子A,B, 將成立如下式之關係。 · 11/2-12+13 = 0 …:(1 ) 訊差放大電路爲平衡狀態時,上式(1 )會成立。此 時,不論P Μ 0 S 1 5爲閉狀態(Ο N狀態)或閉狀態( OFF狀態),因汲極—源極間不通電流,故在訊差放大 電路的輸出端子之電壓不會變化。亦即,訊差放大電爲 平衡狀態時的正轉輸出電壓Vout (+),反轉輸出電 壓Vout (—)將會相等。 如第2圖所示,電壓V0爲"L"電平時 PM0S 15將成爲閉狀態(ON狀態),不論正轉輸入 電壓V i n和反轉輸入電壓V r N之値,訊差放大電路的 輸出電壓將正轉,反轉皆成爲電壓V s。例如,正轉輸入 電壓V i η比反轉輸入電壓V r Ν高時,在 PM0S12b將會通比(I 1/2)多ΔΙ的電流,但 是,電流I2因NMOS13b之閘電壓爲定電壓VB2 而不變化,故流入端子B的電流將由在端子B之克希何夫 定理,而只減少ΔΙ。同樣地在PM0S12a雖然在 P Μ 0 S 1 2 a將會通只比(I 1 / 2 )少I的電流,但 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) .^7 . m· HI ml 11 >1 ^ 1^1- ^i_l· ml —B-^i ml --eJ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 ___B7___五、發明説明(15 ) 是因電流I 2係NMO S 1 3 a之閘電壓爲定電壓VB 2 而不變化,故流入端子A的電流I 3,將由在端子A之克 希何夫定律而只增加ΔΙ。結果,PM0S16a,16 b的電流將不變化,從正轉輸出端子及反轉輸出端子,皆 會輸出訊差放大電路爲平衡狀態時之電壓Vs。此時的訊 差放大電路之動作稱爲複置動作。 一方面,電壓V0爲"電平時,PMOS 1 5將 成爲開狀態(0 F F狀態),輸出電壓會放大。例如正轉 輸入電壓V i n比反轉輸入電壓V r N高時,在正轉輸出 端子會流出電流△ I,而在反轉輸出端子會流入電流△ I 。據此,正轉輸出端子的電壓Vout (+)會上升,一 方面反轉輸出端子之電壓Vout (―)會降低。此^的 訊差放大電路之動作稱爲放大動作。PMOS 1 6 a, 1 6 b交叉偶合的原因,係爲了使正轉輸出端子和反轉輸 出端子之電壓變化速度增大。 以下,說明關於第1及第2正反器列群2 0A, 20B。因第1正反器列群20A和第2正反器列群 2 0 B的構成相同,在此將關於第1正反器列群2 0A。 第3圖爲顯示在有關本實施^的A/D轉換器之第1 正反器列群20A的構成之電路圖。在第3圖中,2 1 a ,22a,21b,22b,21c,22c,21d, 2 2 d,爲把輸入至輸入端子D 1〜D5的信號以輸入時 鐘端子C 1的信號之遷移定時保持,將保持的信號從資料 輸出端子Q 5做爲數位値輸出的做爲保持電路列之正反器 I I I n I I I I A 抑衣— I I —— I I 訂 {請先閲讀背面之注意事項再填寫本頁} 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-18 - A7 B7 經濟部中央標準局員工消費合作社印製 五 、發明説明 (16 ) 1 列 〇 1 正 反 器 列 2 1 a 係 由 5 個 正反 器 2 0 1 2 0 5 構 成 1 > 各 正 反 器 2 0 1 2 0 5 將在時 鐘 端 子 C 輸 入 在 正 反 1 1 請 1 I 器 列 2 1 a 的 時 鐘 端 子 C 1 所 輸入 之 信 號 同 時 將在 資 料 先 閲 1 | ik 1 輸 入 端 子 D 分別 輸 入 在 正 反 器 列2 1 a 的 輸 入 端 子 D 1 背 面 1 I D 5 所 輸 入 之 信 號 0 在 此 各 正反 器 2 0 1 2 0 5 係 之 注 意 1 1 I 做 爲 輸 入 時 鐘 -t-f t T 牺 子 C 的 信 號 上 升時保持 輸 入 至 端 子 D 之 信 事 項 再 1 1 號 而 輸 出 至 端 子 Q 者 0 從各 正反 器 2 0 1 2 0 5 的 端 填 寫 本 裝 子 Q 輸 出 之 信 號 將 從 正 反 器 列2 1 a 的 資 料 輸 出 端 子 頁 1 1 Q 5 做 爲 5 元 之 資 料 輸 出 0 再者 其他的 正 反 器 列 1 1 2 1 b 2 1 d 2 2 a 2 2d 也 由 和 正 反 器 列 2 1 a 1 I 相 同 之 構 成而 成 ( 省略 圖 示 ) 〇 V 1 訂 同 時 第 1 正 反 器 列 群 2 0 A 係 如 第 3 圖 所 示 具 1 1 有 比 較 器 2 3 a 2 4 a 2 3 b 2 4 b 2 3 C 1 1 2 4 C 2 3 d 2 4' d 及 輸出 閘 2 5 a 2 6 a 1 I 2 5 b 2 6 b 2 5 c 2 6 c 2 5 d 2 6 d 〇 1 1 比 較 器 2 3 a /«w 2 3 d 將在其 正 轉 輸 入 端 子 分別 輸 1 1 入 構 成放大 電 路 列 1 0 的 第 1 〜第 4 訊 差 放 大 電 路 1 0 a 1 1 1 0 d 之 反 轉 輸 出 電 壓 a — 〜d — — 方 面 比 較 器 1 1 2 4 a 2 4 d 將 在其 正 轉 輸入 端 子 分別 輸 入 構 成放 大 1 I 電 路 列 1 0 的 第 1 第 4 訊 差 放大 電 路 1 0 a 1 0 d 之 1 1 I 正 轉 輸 出 電 壓 a + d + 〇 同 時, 在 比 較 器 2 3 a 1 1 2 3 d 及 2 4 a 2 4 d 的 反 轉輸 入 端 子 將分別 輸 入 成 1 1 爲 各 訊 差 放大 電 路 1 0 a 1 0 d 之放大 速 度的 測 定 基 準 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-19 - 經濟部中央標準局員工消費合作社印製 A7 B7_ 五、發明説明(17 ) 之參考電壓V 1。比較器2 3 a〜2 3 d的輸出信號,將 供給正反器列21a〜21d之各時鐘端子C1,同時比 較器2 4 a〜2 4 d的輸出信號,將供給正反器2 2 a〜 22d之各時鐘端子C1。 輸入至正轉輸入端子的電壓超過輸入至反轉輸入端子 之基準電壓V 1時,各比較器的輸出信號會從電平 變成'Η 〃電平。此時,把前述比較器的輸出信號從時鐘 端子C 1輸入之正反器列,將會保持輸入至輸入端子D 1 〜D 5的信號。例如比較器2 3 a在正轉輸入端子輸入有 第1訊差放大電路1 0 a的反轉輸出電壓a —,該電壓 a —超過基準電壓V 1時,比較器2 3 a之輸出信號會從 電平變成"電平。正反器列2 1 a,將以~輸入 至時鐘端子C 1的比較器2 3 a之輸出信號的遷移之定時 ,保持輸入至輸入端子D 1〜D 5之信號。 輸出閘2 5 a〜2 5 d,分別把正反器列2 1 a〜 21d的輸出資料輸入各端子D,把比較器23a〜 2 3 d的輸出信號輸入各控制端子e,而分別輸出數位値 01 -〜04 —。同時輸出閘26a〜26d,將把正反 器列2 2 a〜2 2 d的輸出資料輸入各端子D,,把比較 器24a〜24d之輸出信號輸入各控制端子E,而分別 輸出數位値01+〜〇4+。 各輸出閘25a〜25d,26a〜26d具有如下 的性質。控制端子E之輸入電壓爲、電平時,將在輸 入至端子D的資料附加數元、( 〃電平)而從端 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-20 - I I I I I--If 裝---I--訂 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(18 ) 子Q輸出。一方面’控制端子E的輸入電壓爲〃電平 時’將在輸入至端子D之資料(或所定的資料)附加數元 "0 " ( 〃電平)而從端子Q輸出。附加的數元爲' 時表示其餘之5元的資料做爲表示訊差放大電路之放 大速度的資料有效’而附加的數元爲、〇〃時,做爲表示 其餘之5元的資料爲可以忽視之資料。例如輸出閘2 5 a ,在輸入控制端子E的比較器2 3 a.之輸出信號爲 電平時’將在輸入至端子D的正反器列2 1 a之輸出資料 附加數元"1",而從端子Q輸出》 以下,關於第1及第2振盪電路30A,30B說明 。因第1振盪電路3 0 A和第2振盪電路3 Ο B的構成相 同,此處將只說明第1振盪電路30A。 、 第4圖爲顯示在第1圖所示的關於本實施例之A/D 轉換器的第1振盪電路3 0A之構成的電路圖。第4圖中 ,3 1係由連接成瓖狀之多數(在第4圖爲5個)的延遲 電路之由反轉放大器311〜315而成的延遲電路環。 各反轉放大器3 1 1〜3 1 5,係端子a爲輸入端子,而 端子b爲輸出端子,按照施加在控制端子C的電壓,而控 制信號傳播時間。由控制施加在^制端子C的電壓,能夠 使延遲電路環31之振盪頻率變化。在反轉放大器311 〜3 1 5的輸出端子b之電壓,將分別成爲第1振盪電路 30A之輸出信號1〜15。 3 2爲比較從第2時鐘發生源5輸入至端子C L的 P L L用時鐘S 2,和延遲電路環3 1之輸信號(信號 !11111‘ 裝 I I I I I 訂 (請先閲讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-21 - 經濟部中央標準局員工消費合作社印製 A7 B7_____ 五、發明説明(19 ) I 1 )的相位差之相位’比較器,3 3係將從相位比較器 3 2輸出的脈波信號平均化而輸出之低通濾波器(L P F ),34爲根據低通濾波器(LPF) 33的輸出參考電 壓控制延遲電路環3 1之振盪頻率的控制電路。由延遲電 路環3 1,相位比較器3 2,低通濾波器3 3,及控制電 路34構成鎖相環(PLL),延遲電路環31的振盪頻 率,即使電源電壓,溫度變化也會和第2時鐘發生源5發 生之P L L用時鐘S 2的頻率一致。在本實施例使用之鎖 相環(P L L )爲一般性者,其詳細動作已在眾多的文獻 有所記載,故在此將省略說明。 在本實施例利用鎖相環(P L L )之目的,係爲了使 延遲電路環3 1之振盪頻率即使電源電壓,溫度等變fe也 會維持一定。如果構成延遲電路環3 1的反轉放大器 3 1 1〜3 1 5之構成相同,則其延遲時間會分別相等, 故把延遲電路環3 1的振盪頻率維持一定時,因反轉放大 器每1段之延遲時間爲延遲電路環31的振盪週期之 1/10(信號把5段的反轉放大器2周之時間相當於延 遲電路環31的振盪週期),故會成爲一定。 第5圖爲顯示第1及第2振盪電路30A,30B的 輸出信號之時間變化的圖表。如第5圖所示,從輸出信號 I 1的上升緣a經過反轉放大器每1段之延遲時間後,輸 出信號I 2將下降(邊緣b ),從輸出信號12的下降邊 緣b經過反轉放大器每1段之延遲時間後,輸出信號I 3 會上升(邊緣C)地,各輸出信號I1〜I5將以反轉放 ϋ - - II - - - - ^ - - I tn I (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-22 - 經濟部中央標準局員工消费合作社印製 A7 _____ B7 ____ 五、發明説明(2〇 ) 大器每1段的延遲時間做爲時間刻度依序地變化。把信號 的’Η 〃電平做爲數元,而電平爲數元 時,輸出信號I1〜I5將成爲如第5圖之下欄所示的, 具有把反轉放大器每1段之延遲時間做爲時間刻度變化的 10種値之5元的資料。輸出信號I1〜I5之遷移順序 ,係不變化而經常一定。因此,能夠由使用輸出信號I 1 〜I 5而進行微小之時間測定。 例如,在時刻t 1把輸出信號I 1〜I 5以正反器列 保持’並且在特刻t 2把輸出信號I 1〜I 5以正反器列 保持’而將保持的2個信號比較時,能夠知道從時刻t 1 至t 2之間經過相當於3段的反轉放大器之延遲時間。此 時,假設反轉放大器每1段的延遲時間爲1 n s,則k爲 在時刻t 1至t 2之間有3 n s的時間經過。 以下,說明關於第1圖所示的本實施例之A/D轉換 器的動作。 ' 第6圖爲.顯示關於第1圖所示的本實施例之A/D轉 換器的動作之槪要的定時表。如第6圖所示,使構成放大 電路列1 0之各訊差放大電路1 0 a〜1 0 h的開始放大 動作之定時,會和使用第1及第2振盪電路3 0A, 3 0 B的輸出信號I 1〜15之開始放大時間計測動作的 定時一致地,使基本時鐘S 1之上升的定時和P L L用之 時鐘S 2的上升定時一致。但是,因P L L用時鐘S 2, 係爲了把第1及第2振盪電路3 0A,3 0B的延遲電路 環3 1之振盪頻率保持一定的成爲基準之信號,故不一定 I I I I I I I ' I —訂 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-23 - A7 B7 經濟部中央標準局員工消費合作社印製 五 >發明説明 (21 ) 1 要 和 基 本 時 鐘 S 1 相 同 之 信 號 〇 因 此 在本 實 施 例 係把 1 .1 生 成 基 本 時 鐘 S 1 的 第 1 時 鐘 發 生 源 4 和 生 成 P L L 用 1 時 鐘 S 2 之 第 2 時 鐘 發 生 源 5 獨 -L. 地 構 成 把 Ρ L L 用 時 你 1 鐘 S 2 做 爲 具 有 基 本時 鐘 S 1 的 2 倍 之 頻 率者 0 先 閲 1 | 如 第 6 圖 所示 構 成放 大 電 路列 1 0 的 各 訊 差 放 大 電 讀 背 面 1 I 路 1 0 a 1 0 h 係 基 本時 鐘 S 1 將在 L 電 平 期 間 之 注 意 1 1 進 行 複 置 動 作 而 基 本時 鐘 S 1 將在 % Η 電 平期 間 進 行 事 項 再 1 1 放大 動 作 〇 各 訊 差 放大 電 路 1 0 a 1 0 h 開始放 大 動 作 % 寫 本 裝 時 將根 據 第 1 及 第 2 振 盪 電 路 3 0 A 3 0 Β 的 輸 出 信 頁 1 I 號 I 1 I 5 開 始 各 訊 差 放 大 電 路 1 0 a 1 0 h 之 放 1 1 I 大 速 度 亦即 輸 出 電 壓 的放大 時 間 之計 測 動 作 〇 1 1 第 7 圖 係 爲 了 說 明各 訊 差 放大 電 路 1 0 a 1 0 V h 的 1 訂 輸 出 電 壓 之 放 大 時 間 的計 測 動 作 之 圖 0 如 第 7 圖 的 上 欄 所 1 I 示 , 因 各 訊 差 放 大 電 路 1 0 a 1 0 h 在 複 置 期 間 終 了 1 | 而 進 入 放 大 期 間 時 將 會 放 大 輸 入 電 壓 V i η 和 參 考 電 壓 1 1 V r N ( N = 1 8 ) 之 電 壓 差 故 輸 出 電 壓 會 變 化 0 再 1 者 » 雖 然訊 差 放 大 電 路 爲 差 動 輸 出 ( 正 轉 輸 出和 反 轉 輸 出 1 I ) * 但 是 在 第 7 圖 係 爲 了 方便 說 明 只 圖 示 正 轉 輸 出 電 壓 1 1 及 反 轉 輸 出 電 壓 中的 —· 方之 輸 出 電 壓 〇 I 1 I 如 第 7 圖 的 下 勉 谰 所示 P L L 用 時 鐘 S 2 之 頻 率 爲 基 1 1 本時 鐘 S 1 的 2 倍 P L L 用 時 鐘 S 2 之上升定時 會 和 基 1 1 本 時 鐘 S 1 的 遷 移之 定 時 一 致 0 — 方 面 由 如 第 4 圖 所 示 1 1 的 在 第 1 及 第 2 振 盪 電 路 3 0 A 3 0 Β 之 鎖 相 環 ( 1 I P L L ) 的 控 制 動 作 » P L L 用 時 鐘 S 2 和 反 轉 放 大 器 1 1 1 | 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -24 經濟部中央標準局員工消费合作社印裝 A7 B7_ 五、發明説明(22 ) 3 1 1之輸出信號(亦即第1及第2振盪電路3 0A, 30B的輸出信號I1),頻率及相位會一致。因此,如 第7圖的中欄所示,構成放大電路列1 〇之各訊差放大電 路1 0 a〜1 〇 h從複置動作變化爲放大動作的定時,和 第1及第2振盪電路30A,30B之輸出信號II的上 升定時會一致。 訊差放大電路的輸出電壓,從成爲起點之電壓Vs ( 在複置動作的輸出電壓)變化而到達將成爲基準之電壓 VI(圖3所示各比較器的反轉輸入端子所施加之所定電 壓)時,第1及第2振盪電路30A,30B的輸出信號 I 1〜I 5,將由對應於前述訊差放大電路之正反器列所 保持。、 、 例如,假設訊差放大電路1 0 a的反轉輸出信號a — 如第7圖之上欄的圖表地變化,比較器2 3 a之輸出信號 將在信號a —起過電壓VI時從〃電平遷移至 電平,故正反器列2 1 a,將在輸入至時鐘端子C 1的信 號上升時,亦即訊差放大電路1 0 a之反轉輸出信號a — 達到電壓V 1時,保持輸入至輸入端子D 1〜D 5的第1 振盪電路30 A之輸出信號I 1〜I 5。因輸出信號I 1 〜I 5的遷移順序爲一定,故如第7圖之中欄所示,可知 從保持在正反器列2 1 a的輸出信號I 1〜I 5 ’訊差放 大電路1 0 a之反轉輸出信號a —到達電壓V I的定時, 相當於在延遲電路環31之第5個信號遷移。設在延遲電 路環3 1的反轉放大器每1段之信號遷移時間爲1 n s, 本紙張尺度適用中國國家標準(CNS ) Α4規格(21〇Χ:297公釐)~~-25- ~ n I ^ϋ· nn ml nn nn ^ HI nn ^^^1 m ^-1-aJ (請先閱讀背面之注意事項再填寫本頁) 五、發明説明(23 ) 等於訊差放大電路10 a需要5 ns (但是包含Ins的 量化誤差)之放大時間。 如此地,能夠計測構成放大電路列1 0的各訊差放大 電路10a〜1〇h之放大時間。 以下,關於使構成放大電路列1 0的各訊差放大電路 1 0 a〜1 0 h之放大時間進行的,有關本實施例之A/ D轉換的原理參照第8圖說明。 第8 (a)圖爲顯示訊差放大電路l〇a〜10 f的 反轉輸出電壓a--f—之圖表。在第8(a )圖,顯示 類比信號V i η,具有第3訊差放大電路1 0 c的參考電 壓V r 3和第4訊差放大電路1 0 d之參考電壓V r 4間 的電壓之情況。 ' 設各訊差放大電路1 0 a〜1 0 h的反轉輸出電壓 VON —,正轉輸出電壓爲VON+ (N=l〜8)時, 電壓V Ο N _,V Ο Ν' +將分別以如下之式表示。 VON- = -G · (Vin-VrN) + Vs ......(2) VON + = G · (Vin-VrN) + Vs ……(3) 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 在此,G (>〇)爲各訊差放大電路1 〇a〜1 Oh的電 壓增益。信號V i η有參考電壓Vr 3和Vr 4之間的電 壓時,從式(2 )成爲 V01->V02->V03->Vs>V04->V05->V06->V07->V08- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -26 - 五、發明説明(24 ) 因此將成爲 .·. a->b->c->Vs>d->e->f->g->h-......(4) 由第(4)式可知,第1〜第3訊差放大電路1 〇 a〜
1 0 c的反轉輸出電壓a —,b_,. c 一將從電壓Vs上 升而會超過電壓VI,一方面,第4〜第8訊差放大電路 10(1〜1011的反轉輸出電壓(1—,6-,{—,宮一 ,h -因將從電壓Vs降低故將不會超過電壓VI。代之 ,第4〜第8的訊差放大電路10d〜10h,其芷轉輸 出電壓d + ',e +,f +,g +,h +將會超過電壓'VI ο 因此,由第3訊差放大電路1 0 C的反轉輸出信號 c —超過電壓VI,且第4訊差放大電路1 0 d之正轉輸 出信號d +超過電壓V 1,可知類比信號V i η具有參考 電壓V r 3和V r 4之間的電壓。由此,能夠求得類比信 號V i η的上位之A/D轉換値。 經濟部中央標準局員工消费合作社印製 (請先Η讀背面之注意事項再填寫本頁) 在關於本實施例的A/D轉換器,將使用各訊差放大 電路1 0 a〜1 〇h之放大時間,把類比信號V i η更精 密地A/D轉換。此爲下位之A/D轉換。下位的A/D 轉換將如下地進行。 第8 (b)圖爲顯示第1〜第3訊差放大電路l〇a 〜1 0 c的反轉輸出電壓a--c -和第4〜第6之訊差 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐)-27 - 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(25 ) 放大電路1 〇 d〜1 0 f的正轉輸出電壓d +〜f +之圖 表。同時在該圖表之下,顯示各輸出電壓達到電壓V 1爲 止的時間》t 1〜t 3係分別表示第1〜第3訊差放大電 路1 0 a〜1 〇 C之反轉輸出電壓a -〜c —達到電壓 V 1爲止的時間,t 4〜t 6係分別表示第4〜第6訊差 放大電路1 〇 d〜10 f之正轉輸出電壓d η--f +達到 電壓V 1爲止之時間。 在此’時間εΝ (N=l〜8)和類比信號V i η及 參考電壓V r Ν ( Ν = 1〜8 )的關係,將近似性地以如 下之式表示。 V i η < V r N 時, tN = -H/(V i n-VrN) ...... (5) V i η > V r N 時 t N = H/ (V i η — V r N) ...... ( 6 ) 在式(5) ,(6)中,H(>b)爲依訊差放大電路的 設計而定之比例常數。現在,V i n <V r N會成立者爲 N=1〜3時,而V i n>V rN會成立者爲N = 4〜8 時。 因在第3訊差放大電路1 0 c的類比信號V i η和參 考電壓V r 3之電壓差的絕對値,係比在第1及第2訊差 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-28 · i. n^i 1^1^1 n^i «^1 n ~ In HI ^^4 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作杜印製 A7 B7 五、發明説明(26 ) 放大電路1 0 a,1 〇 b之類比信號V i η和參考電壓的 電壓差之絕對値小,故時間t 3將比時間t 1,t 2長。 一方面,因在第4訊差放大電路1 0 d的類比信號V i η 和參考電壓V r 4之電壓差的絕對値,因此在第5〜第8 訊差放大電路1 0 e〜1 Oh之類比信號V i η和參考電 壓的電壓差之.絕對値小,故時間t 4會比時間t 5〜t 8 長。由數式(5),(6)。 t 3 = - Ή / ( V i η - V r 3 )……(7 ) t 4 = Η / ( V i η - V r 4 )……(8 ) 在此,取時間3和時間4之比時,成爲 ~ t3/t4 = -(Vin-Vr4)/(Vin-Vr3)......(9) 把數式(9)關於V i η解開時,將成爲
Vin = (t3 · Vr3 + t4 · Vr4)/(t3 + t4)......(10) 數式(10)顯示,能夠從時間t3,t4求得,在 參考電壓V r 3和V r 4之間的類比信號V i η之位置。 亦即,從數式(1 0 )和所謂內插的公式之類似關係,可 知類比信號V i η,係在把參考電壓V r 3和參考電壓 Vr4內插爲t4對t3的位置(參照第8(C)圖)。 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐)-29- (請先閲讀背面之注意事項再填寫本頁)
T 經濟部中央標準局員工消費合作社印製 A7 ____B7___ 五、發明説明(27 ) 因此’能夠使用(1 0)式求得,類比信號V i η的下位 之A/D轉換値。由將在第1及第2振盪電路3 0Α, 3 0 Β的量子化時間(構成延遲電路環3 1之反轉放大器 每1段的信號延遲時間)細分化,能夠把時間t 3,t 4 更細密地計測,據此,能夠把類比信號V i η的下位之A /D轉換値更精密地求得。 根據表示各訊差放大電路1 0 a.〜1 〇 h的放大時間 之數位値的爲了下位之A/D轉換的運算(數式(1〇) 之運算),將由時間運算電路41進行,轉換値運算電路 4 2,將從以時間運算電路4 1所得的資料求得上位A/ D轉換値及下位A/D轉換値,把此等合一起,運算表示 轉換對象的類比信號V i η之數位値。 ' 再者,數式(10),係以數式(5) ,(6)的關 係會成立做爲前提而求得者。亦即,在訊差放大電路與放 大時間和輸入電壓差會反比例者近似,把2個參考電壓間 以放大時間之比內插的點之電壓,做爲類比信號的電壓求 得。據此,下位之A/D轉換,將能夠以簡易的運算實現 。爲了把下位之A/D轉換更高精確地進行,只要同時考 慮在實際的訊差放大電路之放大会度和輸入電壓差的指數 函數性之關係,進行運數即可。 在本實施例,係如第8 ( b )圖所示,爲了下位的A /D轉換,關於參考電壓比類比信號V i η小之訊差放大 電路使用正轉輸出電壓,而關於參考電壓比類比信號 V i η的電壓大之訊差放大電路則使用反轉fli出電壓。此 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-30- ........11- 1 - ---' In I — n - 、訂 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7_______五、發明説明(28 ) 係,爲了緩和各訊差放大電路的動性偏移對A / D轉換精 確度之影響。 關於動性偏移使用第9圖說明。現在,設想把如第9 (a )圖所示的輸入電壓差AV,放大而輸出電壓 Vout之放大電路。如第9 (b)圖所示,在輸入電壓 差Δν爲VI (>〇)時和—V2 (<0)時,輸出電壓 Vou t和參考電壓Vs之差相等時,把VI和V2之差 稱爲動態偏移。雖然在理想性訊差放大電路動偏移爲〇, 但是實際上由於製造程序等,動態偏移將不會成爲0。動 態偏移不是0,意指即使輸入電壓差AV的絕對値相等時 ,也將由於其値之正負而輸出電壓V 〇 u t和參考電壓 V s之差不同。 、 第1 0圖,係爲了說明在本實施例能夠緩和動態偏移 的原因之圖。如第1 0 ( a )圖所示,考慮類比信號 V i η比參考電壓V r 4高而比參考電壓V r 3低的情況 。此時,因第4訊差放大電路1 0 d,因正轉輸入電壓( 類比信號V i η)比反轉輸入電壓(參考電壓Vr 4)高 ,故輸入電壓差Δν爲正。一方面,第3訊差放大電路 1 0 c,因正轉輸入電壓(類比信號V i η )比反轉輸入 電壓(參考電壓Vr 3)低,故輸入電壓差Δν爲負。因 爲輸入電壓差Δν的正負不同,如果第3及第4訊差放大 電路1 0 c,1 0 d皆將正轉輸出電壓使用在A / D轉換 時,會由動態偏移的存在而使A/D轉換値產生誤差。第 3及第4訊差放大電路1 〇 c ’ 1 0 d皆使用反轉輸出電 --------* ---— — — (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-31 - 經濟部中央標準局員工消費合作社印製 A7 £7_五、發明説明(29 ) 壓時也相同。 一方面,如第10(b)圖所示,由訊差放大電路的 特性,已知正轉輸入電壓爲A且反轉輸入電壓爲B的訊差 放大電路之正轉輸出電壓,和反轉輸入電壓爲A且正轉輸 入電壓爲B的訊差放大電路之正轉輸出電壓,從動態偏移 方面而言爲等效。 因此,如第10 (a)圖所示,.將第3訊差放大電路 1 0 c的反轉輸出電壓及第4訊差放大電路1 0 d之正轉 輸出電壓使用在A/D轉換時,會成爲和第10 (C)圖 所示時等效。亦即,從動態偏移之面而言,第3訊差放大 電路1 0 c,係相對性地高的參考電壓V r 3成爲正轉輸 入電壓而相對性地低之類比信號V i η將成爲反轉輸\電 壓,同時把正轉輸出電壓使用在下位之A/D轉換。結果 ,第3及第4訊差放大電路10c,l〇d,將在A/D 轉換使用輸入電壓的正負相同且爲其正轉輸出電壓 ,故動態偏移會抵銷。在第10(a) ,(c)圖使用在 A/D轉換的輸出電壓附以〇,而在不使用之輸出電壓附 以X。 因此,爲了進行下位的A/D轉換,由關於參考電壓 比類比信號V i n小的訊差放大電路使用正轉輸出電壓, 關於參考電壓比類比信號V i η之電壓大的訊差放大電路 則使用反轉輸出電壓,而能夠緩和各訊差放大電路之動態 偏移對A/D轉換精確度的影響。當然,關於參考電壓比 類比信號V i η的訊差放大電路使用反轉輸出電壓,而對 n - - I -- I: - I 'i. !-1 - -I - I f - .....- - - -I *l-eJ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 2们公釐) -32 - 經濟部中t標準局員工消費合作社印製 A7 B7_ 五、發明説明(3〇 ) 參考電壓比類比信號V i η之電壓大的訊差放大電路使用 正轉輸出電壓,也同樣地能夠緩和各訊差放大電路的動態 偏移之影響。 同時,在實際的A/D轉換器,有時會因類比信號 V i η和參考電壓略相等,而正轉輸出電壓和反轉輸出電 壓幾乎不變化,而有未達到電壓V 1之訊差放大電路存在 。如此時,將如下地進行A/D轉換。 第11 (a)圖爲顯示訊差放大電路l〇a〜l〇e 的反轉輸出電壓a--e-之圖表。在第1 1 ( a )圖, 顯示類比信號V i η具有和第3訊差放大電路1 0 c的參 考電壓V r 3略相等之電壓的情況,也一併顯示第3訊差 放大電路10c之正轉輸出電壓c+。再者,第1l\b )圖,爲顯示第1〜第3訊差放大電路1 0 a〜1 〇 c的 反轉輸出電壓a —〜c —,及第3〜第5之訊差放大電路 1 0 c〜1 〇 e的正轉輸出電壓c+〜e+之圖表。同時 ,在第1 1 ( b )圖的圖表之下,顯示有各輸出電壓達到 電壓VI爲止的時間,t 1,t分別表示第1及第2訊差 放大電路l〇a,10b之反轉輸出電壓a —,b -到達 電壓VI爲止的時間,t 4〜t 5分別表示第4及第5訊 差放大電路1 0 e的正轉輸出電壓d + ’ e + ’ 到達V 1爲止之時間。 如第11 (a)圖所示’此時’因第3訊差放大電路 1 0 c不能檢知類比信號V i η和參考電壓V r 3的電壓 差,故反轉輸出電壓c 一,正轉輸出電壓0 +不會從電壓 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-33 - " —^1 ^^^1 ·ϋ —^1 ^ n Bf^i *^1 ^^—>1 •一SJ· (請先閲讀背面之注意事項再填寫本頁,) 經濟部中央標準局員工消費合作社印製 A7 B7________ 五、發明説明(31 ) V s變化,或即使變化也不會在放大期間內達到成爲基準 之電壓V 1。因此,如第1 1 ( b )圖所示,將不能得到 時間t 3的資料,故將使用時間t 2和t 4進行A / D轉 換。下位之A/D轉換,將按照如下的數式求得類比電壓 之內插點而進行。 _
Vin = (t2 · Vr2 + t4 · Vr4)/(t2 + t4)......(11) 上位的A/D轉換,將由從構成放大電路列之訊差放 大電路1 0 a〜1 O h中,求得放大時間最長者和第2長 者進行。例如在前述第8圖所示的情況,因第4訊差放大 電路1 0 d之放大時間最長接著第3訊差放大電路C 的放大時間長,故將判斷爲輸入之類比信號V i η係在參 考電壓V r 3和V r 4之間。對此如第1 1圖所示的情況 時,係第4訊差放大電路1 0 d之放大時間最長,接著第 2訊差放大電路1 0 b的放大時間長,而顯示第3訊差放 大電路1 0 c之放大時間的資料不存在,故將判斷類比信 號V i η係和參考電壓V r3略同等。由此,能夠求得A /D轉換値之上位數元。 _ , 同時,關於本實施例的A/D轉換器能夠塊分割(單 元化)。在第1圖所示的A/D轉換器,分別構成有各2 個正反器列群及振盪電路,由第1正反器列群2 0A,第 1振盪電路3 0A,及第1〜第4訊差放大電路1 0 a〜 10d構成1個塊,成爲由第2正反器列群20B,第2 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)"""".34 - I........ - - 1: 1 ...... ---1 ' I - - I - I I -I (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(32 ) 振盪電路30B,及第5〜第8訊差放大電路1 〇 e〜 1 0 h再構成另外的塊之形成。 以下,說明在關於本實施例的A/D轉換器,能夠塊 化的理由。 爲了把A/D轉換器高精確化,通常,係由使用多數 的放大器之輸出信號的相對値而提高轉換精確度。對於此 點在有關本實施例之A/D轉換器也相同。有關本實施例 之A/D轉換器和一般的高精確度A/D轉換器不同之處 ,係未將多數的放大器之輸出信號直接以類比信號使用, 而先把多數的放大器之放大時間變換爲數位値後,再使用 於A/D轉換的高精確化之點。 通常的高精確度A/D轉換器,因將多數之放大^的 輸出信號直接以類比信號相對比較,故各放大器之輸出信 號線的長度之參差,將會影響A/D轉換精確度,而受到 規畫上的限制。如果把各放大器之輸出信號線的長度做爲 相同,設法使之不產生轉換誤差,則轉換數元數增加時, 會變成如第1 2 ( a )圖所示的直長之配置。 對此關於本實施例的A/D轉換器,係先把各放大器 之放大時間轉換成數位値後,在$數的放大器間進行其數 位値之相對性比較。因此,各放大器的輸出信號線之長度 參差,將不會影響A/D轉換精確度,故規畫上的自由度 會比通常之高精確度A/D轉換器高,而能夠展開成如第 12 (b)圖所示的塊分割之配置。 同時,也可以做爲在第1及第2正反器列群2 0A, 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)· 35 - --------裝---------訂 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 ΒΊ____ 五、發明説明(33 ) 2 Ο B,省略比較器而將各訊差放大電路的輸出電壓直接 輸入各正反器列之端子C 1的構成。此fe,成爲放大時間 測定基準之電壓V 1,例如,在構成第1及第2正反器列 群2 0A,2 Ο B的正反器,做爲時鐘信號之臨限値電壓 設定即可。 - 再者,由於做爲在第1及第2正反器列群2 0A, 2 Ο B,把各訊差放大電路的正轉輸出電壓及反轉輸出電 壓輸入共同之正反器列的構成,也能夠把正反器列減半。 此時,表示各訊差放大電路的放大時間之數位値,對各訊 差放大電路將成爲1個,其個數會減半。但是,爲了把下 位的A/D轉換値高精確度地校正,如本實施例地分別對 各訊差放大電路的正轉輸出電壓及反轉輸出電壓,設^正 反器列之構成爲理想。 再者,構成各正反器列的正反器之個數,並不限於5 個,只要配合從振盪電路輸出的輸出信號之數設定即可。 同時,雖然在本實施例,各訊差放大電路,係做爲輸 出一定電壓的複置動作和放大動作切換者,但是本發明並 不受此限制,各訊差放大電路也可以不進行複置動作。亦 即,雖然在本實施例,係做爲將成爲計測放大時間的起點 之電壓,使用由複置動作設定的電壓V s,但是,也可以 代之,把各訊差放大電路的最大或最小輸出電壓,做爲計 測放大時間之起點電壓。 關於本發明的A/D轉換,和已往之內插技術亦即爲 了提高精確度把電壓一旦保持,再放大而進行內插的A / 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)_ 36 _ ϋ -----I I - I !---- - i I - - - ΙΊ I Ί— ^1. ...... .......、"T (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(34 ) D轉換比較時,處理速度格外地快。習知之內插技術,係 把類比信號所屬的電壓範圍放大,由在放大之電壓範圍進 行下位的A/D轉換而提高精確度。可是,以該方法,需 要以高放大率把電壓放大,而該電壓放大要花長的時間, 結果難以把A/D轉換高速化。例如,做爲要把電壓範圍 8 m V之間內插4數元(=1 6等級),則必須以1 6倍 的高效率把電壓放大,因此需要很長之電壓放大時間· 對此,本發明,係計測上位的A / D轉換時之各放大 電路的放大時間,根據該放大時間進行下位之A/D轉換 ,故將不需要如習知的內插技術地長之電壓放大時間,能 夠比已往格外高速地(例如500MHz以上),而且高 精確度地進行A/D轉換。因此,由本發明,能夠實^兼 具高速性和高精確度之A/D轉換。 能夠以本發明實現的高速且高精確度之A/D轉換, 可有很多用途。做爲其一例,例如有從磁記錄媒體( DVD ’HDD,PD,MO等)的讀出信號《第13圖 爲顯示DVD系統之信號讀出部的槪略構成之圖。在第 1 3圖中’ 8 1爲DVD,82爲雷射振盪器,8 3爲雷 射受光部,8 4爲附有濾波器放大器(AMP) ,8 5爲 A/D轉換器,8 6爲數位信號處理部(DSP)。同時 ’ 8 7爲讀出的數位信號之輸出端子,連接在後段的電路 (例如爲了把數位信號轉換成圖像之電路)。 從雷射振盪器8 2輸出的雷射波,將以DVD 8 1調 變(例如頻率調變),該調變波將由雷射受光部8 3轉換 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公嫠)-37 · -----I--裝— 訂 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 _B7 五、發明説明3f ) 成電信號。該電信號將由附有濾波器放大器8 4放大’同 時把波形整形,而由A/D轉換器轉換成數位信號。 此時,將要求電信號的調變頻率高,同時數位資料之 精確度也高的電平,故做爲A/D轉換器8 5,將需要高 速且高精確度者。將來,隨著磁記錄媒體的記錄密度會更 提高,讀出精確度也會提高,對A/D轉換器8 5的高速 化及高精確化之要求一定會更加強,本發明的重要將會更 提高。 〔發明之效果〕 根據如上的本發明時,因各放大電路的放大速度之差 異,會反映轉換對象的類比信號之電壓和各放大電路&參 考電壓之電壓差,能夠由各放大電路的放大速度進行A/ D轉換,把只以類比信號和各參考電壓之大小關係做爲A /D轉換資訊的習知技術無法求得之,在各參考電壓間的 類比信號之位置求得,因此,能夠超過由放大電路本質上 所有的偏移電壓之參差所限制的已往之A/D轉換界限, 實現更高精確的A/D轉換。 同時,根據本發明時,能夠先把各放大電路的放大時 間計測,將第1放大電路的參考電壓和第2放大電路的參 考電壓之間的轉換對象之類比信號的位置,把第1放大電 路之參考電壓和第2放大電路的參考電壓之間,以前述第 1放大電路的放大時間和前述第2放大電路的放大時間之 比內插,而很精確地求得,同時,由相對比較計測的放大 - ----„---^---裝丨------訂-----線 (請先閲讀背面之注意事項再填寫本I) 經濟部中央標準局員工消费合作社印裝 A7 B7 五、發明説明(36 ) 時間而進行A/D轉換,故能抑制由電源電壓,溫度的轉 換誤差,而提高A/D轉換精確度。 更且,根據本發明時,由在各放大電路中,關於參考 電壓比轉換對象的類比信號之電壓低的放大電路,將根據 正轉輸出電壓及反轉輸出電壓中的一方之輸出電壓,而關 於參考電壓比轉換對象的前述類比信號之電壓高的放大電 路,根據正轉輸出電壓及反轉輸出電壓中他方之輸出電壓 進行A/D轉換,前述類比信號的A/D轉換所使用之放 大電路的輸出電壓,將會集中在比將成放大基準之電壓高 側或低側的一方側。因此,將會抵銷各放大電路的偏移電 壓之影響而提高A/D轉換精確度。 〔圖式之簡單說明〕 第1圖,係顯示關於本發明的一實施例之A/D轉換 器的構成之電路圖。 第2圖,係顯示構成關於本發明的一實施例之A/D 轉換器的訊差放大電路之一例的圖,(a)爲顯示訊差放 大電路的構成之一例的電路圖,(b)爲顯示在(a)所 .示的訊差放大電路之動作的定時表。 第3圖,係顯示在關於本發明的A/D轉換器之第1 正反器列群20a的構成之電路圖。 第4圖,係顯示在關於本發明的一實施例之A/D轉 換器的第1振盪電路3 0 A之構成的電路圖》
第5圖,係顯示第1及第2振盪電路30A,30B 本紙張尺度適用中國國家標準(CNS M4規格(210X297公釐) -39- HI m* (n^ It Inn —ΐ n^— 、一St (請先閱讀背面之注意事項再填寫本頁) A7 B7 經濟部中央標隼局員工消費合作杜印裂 五、 發明説明 (37 ) 1 的 輸 出 信 號 I 1 I 5 之時 間變化 的 圖 表 〇 1 第 6 圖 > 係 顯 示 關 於 第 1圖所 示 的 本 發 明 之 一實 施 例 1 1 f 的 A / D 轉 換 器 之 動 作 槪 要 的定時 表 〇 1 I 請 1 I 第 7 圖 係 爲 了 說 明 訊 差放大 電 路的 輸 出 電 壓之 放 大 先 閱 1 1 1 1 時 間 的計 測 動 作 之 圖 0 - 背 δ 1 1 之 1 第 8 圖 > 係 爲 了 說 明 在 本發明 的 — 實 施 例 之 A / D 轉 注 意 1 I 換 値 的 求 得 方 法 之 圖 0 事 項 再 1 1 第 9 圖 係 爲 了 說 明 動 態偏移之 圖 〇 填 % 本 裝 第 1 0 圖 ' 係 爲 了 說 明 在本發 明 的 — 實 施 例 能緩 和 動 頁 1 態 偏 移的 理 由 之 圖 〇 • 1 | 第 1 1 圖 係 爲 了 說 明 在本發 明 的 — 實 施 例 之求 得 A I / D 轉 換 値 的 方 法 之 圖 〇 1 訂 第 1 2 圖 係 表 示在 關 於本發 明 的 —' 實 施 例 之A / D 1 1 轉 換 器 由 能夠塊化的配 置 之 變化的 圖 〇 1 1 第 1 3 圖 係 顯 示 具有 A/D 轉 換 器 的 D V D系 統 之 1 I 槪 略 構 成 的 圖 〇 i | 第 1 4 圖 係 顯 示 習 知的A / D 轉 換 器 之 構 成的 電 路 1 1 圖 〇 1 1 1 C 圖 號 說 明 ) 1 1 I V i η 轉 換 對 象 之 類 比信號 1 1 I V r 1 V r 8 參 考 電壓 1 1 1 0 a 1 0 h 訊 差 放大電 路 ( 放大 電 路 ) 1 1 a 一 h 一 訊 差 放 大 電路之反 轉 輸 出 電 壓 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -40 - 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明(38 ) a+〜h+ 訊差放大電路之正轉輸出電壓 01—,01+〜08 —,08+ 表示放大時間之 値 2 0 A 第1正反器列群 2 0 B 第2正反器列群 · 21a〜21d,22a〜22d 正反器列(保持 電路列) 3 0 A 第1振盪電路 3 0 B 第 2 振 盪 電 路 3 1 延 遲 電 路 環 3 1 1〜 3 1 5 反 轉 放 大 器 ( 延 遲電 4 1 時 間 運 算 電 路 4 2 轉 換 値 運 算 電 路 7 1 時 間 計 數 裝 置 7 2 運 算 電 路 S 1 基 本 時 鐘 ( 第 1 時 鐘 信 ) S 2 P L L 用 時 鐘 ( 第 2 時 縫 理 信 號) ---------裝--- (請先閲讀背面之注意事項再填寫本頁) -一口 本紙張尺度適用中國國家標率(CNS)M規格(210X297公釐)-41 -
Claims (1)
- 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 1 .—種A/D轉換器,主要係,把類比信號轉換成 數位値的A/D轉換器,其特徵爲,具備: 把轉換對象的類比信號之電壓和所定的參考電壓之電 壓差放大的多數之放大電路, 和由前述各放大電路的放大速度,求得表示前述類比 信號的數位値之轉換部。 2 .如申請專利範圍第1項的A/D轉換器,其中, 前述轉換部,具有: 分別計數前述多數的放大電路之放大時間,輸出表示 各放大電路的放大時間之値的時間計數裝置, 和按照從前述時間計數裝置輸出的多數之値,運算表 示前述類比信號的數位値之運算裝置。 > 3 ·如申請專利範圍第2項的A/D轉換器,其中, 前述時間計數裝置,具有: 輸出隨時間經過而變化的信號之振盪電路, 和分別對應於前述多數的各放大電路設置,對應之放 大電路的輸出電壓達到所定電壓時,將保持前述振盪電路 的輸出信號之多數的保持電路列, 由前述多數的保持電路列所每持之信號,求得表示各 放大電路的放大時間之値者。 4 .如申請專利範圍第3項的A/D轉換器,其中, 前述振盪電路, 係由連接成環狀的多數之延遲電路而成,具有由振盪 而信號的遷移會循環之延遲電路環, ^^1 In Hal* n m· (\i ϋ^9 l· 、 ,-$ (請先聞讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家揉準(CNS ) A4規格(210 X 297公嫠)-42 - 經濟部中央標準局負工消費合作社印裂 六、申請專利範圍 把構成前述延遲電路環的延遲電路之輸出信號,做爲 該振盪電路之輸出信號者。 5 .如申請專利範圍第4項的A/D轉換器,其中, 前述放大電路,爲隨著第1時鐘信號,輸出一定電壓 的複置動作和放大動作會切換者-, 前述振盪電路,構成有以頻率爲一定的第2時鐘信號 爲基準,把前述延遲電路環之振盪頻率控制成一定的鎖相 環(P L L ), 前述第1及第2時鐘信號,使前述放大電路開始放大 動作和前述時間計數裝置開始計數動作會一致地,設定其 頻率及相位。 6 .如申請專利範圍第2項的A/D轉換器,其中, 前述運算裝置, 將根據從前述時間計數裝置輸出的多數之値,從前述 多數的放大電路中,將參考電壓比前述類比信號之電壓高 的第1放大電路和參考電壓比前述類比信號之電壓低的第 2放大電路特定,而把前述第1放大電路之參考電壓和前 述第2放大電路的參考電壓之間以前述第2放大電路的放 大時間和前述第1放大電路的放矢時間之比內插的點之電 壓,判定爲前述類比信號的電壓。 7 .如申請專利範圍第2項的A/D轉換器,其中, 前述多數的放大電路,分成多數之群, 前述時間計數裝置:對應於前述多數的放大電路之各 群分成塊而構成。 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度逋用中國國家梂準(CNS ) A4規格(210X297公釐)-43 - 經濟部中央標準局員工消費合作社印策 A8 B8 C8 D8 六、申請專利範圍 8 .如申請專利範圍第1項的a/D轉換器,其中, 前述轉換部,_ 前述多數的放大電路中:關於參考電壓比前述類比信 號的電壓低之放大電路以正轉輸出電壓及反轉輸出電壓中 任何一方的輸出電壓,關於參考電壓比前述類比信號之電 壓高的放大電路以正轉輸出電壓及反轉輸出電壓中他方之 輸出電壓,分別做爲基礎,求得表示前述類比信號之數位 値者。 9 ·如申請專利範圍第8項的A/D轉換器,其中, 前述轉換部丨具備有: 將前述多數的放大電路之放大時間,關於參考電壓比 前述類比信號的電壓低之放大電路把正轉輸出電壓及轉 輸出電壓中的其中一方之輸出電壓,關於參考電壓比前述 類比信號的電壓高之放大電路把正轉輸出電壓及反轉輸出 電壓中的他方之輸出電壓分別做爲基礎而計數的時間計數 裝置, 和根據以前述時間計數裝置計數之各放大電路的放大 時間,把表示前述類比信號的數位値運算之運算裝置。’ 1 0 . —種A/D轉換方法_,主要係,把類比信號轉 換爲數位値的A/D轉換方法, 其特徵爲,使用把轉換對象的類比信號之電壓和所定 的參考電壓之電壓差放大的多數之放大電路, 由前述各放大電路的放大速度,求得表示前述類比信 號之數位値。 本紙張尺度適用中國國家標準(CNS ) A4说格(210X297公釐)-44- ----II--V 裝— -------訂 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標隼局貝工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 1 1 .如申請專利範圍第1 0項的A/D轉換方法, 其中具有: 求得參考電壓比前述類比信號的電壓高之第1放大電 路在放大所要的第1時間,及參考電壓比前述類比信號的 電壓低之第2放大電路在放大所要的第2時間之第1工程 和把前述第1放大電路的參考電壓與前述第2放大電 路的參考電壓之間以前述第4時間和前述第1時間之比內 插的點之電壓·,判定爲前述類比信號的電壓之第2工程。 12.如申請專利範圍第11項的A/D轉換方法, 其中, 前述第1工程, s 將前述第1時間,由前述第1放大電路的正轉輸出電 壓及反轉輸出電壓中之一方的電壓求得,一方面,把前述 第2時間,由前述第2放大電路之正轉輸出電壓及反轉輸 出電壓中的他方之電壓求得者。 n tl^i ^^^1 m ^^^1 1^1 —^1 Λ I —,- ί 111 ί n^i、一seJ (請先Μ讀背面之注意事項再填寫本頁) 本紙伕尺度逋用中國國家揉準(CNS ) A4規格(210X297公釐)-45 -
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31024496 | 1996-11-21 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW398115B true TW398115B (en) | 2000-07-11 |
Family
ID=18002920
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW086117286A TW398115B (en) | 1996-11-21 | 1997-11-19 | A/D converter and A/D converting method |
Country Status (6)
Country | Link |
---|---|
US (1) | US5945935A (zh) |
EP (1) | EP0844740B1 (zh) |
KR (1) | KR19980042649A (zh) |
CN (1) | CN1123122C (zh) |
DE (1) | DE69719296T2 (zh) |
TW (1) | TW398115B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7040523B2 (en) | 2000-04-04 | 2006-05-09 | Dek International Gmbh | Method and apparatus for applying viscous or paste material onto a substrate |
Families Citing this family (79)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6885396B1 (en) * | 1998-03-09 | 2005-04-26 | Micron Technology, Inc. | Readout circuit with gain and analog-to-digital a conversion for image sensor |
WO2001006659A1 (en) * | 1999-07-16 | 2001-01-25 | Koninklijke Philips Electronics N.V. | Analog to digital conversion |
US6392581B1 (en) * | 2000-03-17 | 2002-05-21 | Hughes Electronics Corp. | Tuning circuit for an analog-to-digital converter |
US7088158B2 (en) * | 2002-05-14 | 2006-08-08 | Lsi Logic Corporation | Digital multi-phase clock generator |
US6756832B2 (en) * | 2002-10-16 | 2004-06-29 | Lsi Logic Corporation | Digitally-programmable delay line for multi-phase clock generator |
JP4100407B2 (ja) * | 2004-12-16 | 2008-06-11 | 日本電気株式会社 | 出力回路及びデジタルアナログ回路並びに表示装置 |
JP4788532B2 (ja) * | 2006-09-04 | 2011-10-05 | ソニー株式会社 | フォールディング回路およびアナログ−デジタル変換器 |
JP2008166910A (ja) * | 2006-12-27 | 2008-07-17 | Matsushita Electric Ind Co Ltd | クロック信号生成装置及びアナログ−デジタル変換装置 |
US7737875B2 (en) * | 2007-12-13 | 2010-06-15 | Nxp B.V. | Time interpolation flash ADC having automatic feedback calibration |
US7808418B2 (en) * | 2008-03-03 | 2010-10-05 | Qualcomm Incorporated | High-speed time-to-digital converter |
JP2011139259A (ja) * | 2009-12-28 | 2011-07-14 | Fujitsu Ltd | A/d変換方法、a/d変換装置および読出回路 |
US9288089B2 (en) | 2010-04-30 | 2016-03-15 | Ecole Polytechnique Federale De Lausanne (Epfl) | Orthogonal differential vector signaling |
US9401828B2 (en) | 2010-05-20 | 2016-07-26 | Kandou Labs, S.A. | Methods and systems for low-power and pin-efficient communications with superposition signaling codes |
US9362962B2 (en) | 2010-05-20 | 2016-06-07 | Kandou Labs, S.A. | Methods and systems for energy-efficient communications interface |
US9985634B2 (en) | 2010-05-20 | 2018-05-29 | Kandou Labs, S.A. | Data-driven voltage regulator |
US9288082B1 (en) | 2010-05-20 | 2016-03-15 | Kandou Labs, S.A. | Circuits for efficient detection of vector signaling codes for chip-to-chip communication using sums of differences |
US9450744B2 (en) | 2010-05-20 | 2016-09-20 | Kandou Lab, S.A. | Control loop management and vector signaling code communications links |
US9564994B2 (en) | 2010-05-20 | 2017-02-07 | Kandou Labs, S.A. | Fault tolerant chip-to-chip communication with advanced voltage |
US8593305B1 (en) | 2011-07-05 | 2013-11-26 | Kandou Labs, S.A. | Efficient processing and detection of balanced codes |
US9246713B2 (en) | 2010-05-20 | 2016-01-26 | Kandou Labs, S.A. | Vector signaling with reduced receiver complexity |
US9077386B1 (en) | 2010-05-20 | 2015-07-07 | Kandou Labs, S.A. | Methods and systems for selection of unions of vector signaling codes for power and pin efficient chip-to-chip communication |
US9596109B2 (en) | 2010-05-20 | 2017-03-14 | Kandou Labs, S.A. | Methods and systems for high bandwidth communications interface |
US9251873B1 (en) | 2010-05-20 | 2016-02-02 | Kandou Labs, S.A. | Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communications |
US9106238B1 (en) * | 2010-12-30 | 2015-08-11 | Kandou Labs, S.A. | Sorting decoder |
US9275720B2 (en) | 2010-12-30 | 2016-03-01 | Kandou Labs, S.A. | Differential vector storage for dynamic random access memory |
US9268683B1 (en) | 2012-05-14 | 2016-02-23 | Kandou Labs, S.A. | Storage method and apparatus for random access memory using codeword storage |
EP2926260B1 (en) | 2013-01-17 | 2019-04-03 | Kandou Labs S.A. | Methods and systems for chip-to-chip communication with reduced simultaneous switching noise |
CN105122758B (zh) | 2013-02-11 | 2018-07-10 | 康杜实验室公司 | 高带宽芯片间通信接口方法和系统 |
EP2979388B1 (en) | 2013-04-16 | 2020-02-12 | Kandou Labs, S.A. | Methods and systems for high bandwidth communications interface |
EP2997704B1 (en) | 2013-06-25 | 2020-12-16 | Kandou Labs S.A. | Vector signaling with reduced receiver complexity |
US9106465B2 (en) | 2013-11-22 | 2015-08-11 | Kandou Labs, S.A. | Multiwire linear equalizer for vector signaling code receiver |
US9250313B2 (en) * | 2013-12-04 | 2016-02-02 | Raytheon Company | Electronically reconfigurable bandwidth and channel number analog-to-digital converter circuit for radar systems |
US9806761B1 (en) | 2014-01-31 | 2017-10-31 | Kandou Labs, S.A. | Methods and systems for reduction of nearest-neighbor crosstalk |
CN105993151B (zh) | 2014-02-02 | 2019-06-21 | 康杜实验室公司 | 低isi比低功率芯片间通信方法和装置 |
US9369312B1 (en) | 2014-02-02 | 2016-06-14 | Kandou Labs, S.A. | Low EMI signaling for parallel conductor interfaces |
WO2015131203A1 (en) | 2014-02-28 | 2015-09-03 | Kandou Lab, S.A. | Clock-embedded vector signaling codes |
US9509437B2 (en) | 2014-05-13 | 2016-11-29 | Kandou Labs, S.A. | Vector signaling code with improved noise margin |
US9148087B1 (en) | 2014-05-16 | 2015-09-29 | Kandou Labs, S.A. | Symmetric is linear equalization circuit with increased gain |
US9852806B2 (en) | 2014-06-20 | 2017-12-26 | Kandou Labs, S.A. | System for generating a test pattern to detect and isolate stuck faults for an interface using transition coding |
US9112550B1 (en) | 2014-06-25 | 2015-08-18 | Kandou Labs, SA | Multilevel driver for high speed chip-to-chip communications |
CN106797352B (zh) | 2014-07-10 | 2020-04-07 | 康杜实验室公司 | 高信噪特性向量信令码 |
US9432082B2 (en) | 2014-07-17 | 2016-08-30 | Kandou Labs, S.A. | Bus reversable orthogonal differential vector signaling codes |
KR101943048B1 (ko) | 2014-07-21 | 2019-01-28 | 칸도우 랩스 에스에이 | 다분기 데이터 전송 |
CN106576087B (zh) | 2014-08-01 | 2019-04-12 | 康杜实验室公司 | 带内嵌时钟的正交差分向量信令码 |
US9674014B2 (en) | 2014-10-22 | 2017-06-06 | Kandou Labs, S.A. | Method and apparatus for high speed chip-to-chip communications |
US9832046B2 (en) | 2015-06-26 | 2017-11-28 | Kandou Labs, S.A. | High speed communications system |
US9557760B1 (en) | 2015-10-28 | 2017-01-31 | Kandou Labs, S.A. | Enhanced phase interpolation circuit |
US9577815B1 (en) | 2015-10-29 | 2017-02-21 | Kandou Labs, S.A. | Clock data alignment system for vector signaling code communications link |
US10055372B2 (en) | 2015-11-25 | 2018-08-21 | Kandou Labs, S.A. | Orthogonal differential vector signaling codes with embedded clock |
WO2017132292A1 (en) | 2016-01-25 | 2017-08-03 | Kandou Labs, S.A. | Voltage sampler driver with enhanced high-frequency gain |
WO2017185070A1 (en) | 2016-04-22 | 2017-10-26 | Kandou Labs, S.A. | Calibration apparatus and method for sampler with adjustable high frequency gain |
US10003454B2 (en) | 2016-04-22 | 2018-06-19 | Kandou Labs, S.A. | Sampler with low input kickback |
CN109314518B (zh) | 2016-04-22 | 2022-07-29 | 康杜实验室公司 | 高性能锁相环 |
US10153591B2 (en) | 2016-04-28 | 2018-12-11 | Kandou Labs, S.A. | Skew-resistant multi-wire channel |
CN109417521B (zh) | 2016-04-28 | 2022-03-18 | 康杜实验室公司 | 低功率多电平驱动器 |
EP3449379B1 (en) | 2016-04-28 | 2021-10-06 | Kandou Labs S.A. | Vector signaling codes for densely-routed wire groups |
US10222429B2 (en) * | 2016-06-20 | 2019-03-05 | Lg Chem, Ltd. | Diagnostic system for a DC-DC voltage converter |
US9906358B1 (en) | 2016-08-31 | 2018-02-27 | Kandou Labs, S.A. | Lock detector for phase lock loop |
US10411922B2 (en) | 2016-09-16 | 2019-09-10 | Kandou Labs, S.A. | Data-driven phase detector element for phase locked loops |
US10200188B2 (en) | 2016-10-21 | 2019-02-05 | Kandou Labs, S.A. | Quadrature and duty cycle error correction in matrix phase lock loop |
US10200218B2 (en) | 2016-10-24 | 2019-02-05 | Kandou Labs, S.A. | Multi-stage sampler with increased gain |
US10372665B2 (en) | 2016-10-24 | 2019-08-06 | Kandou Labs, S.A. | Multiphase data receiver with distributed DFE |
US10326957B2 (en) * | 2016-12-05 | 2019-06-18 | Tech Idea Co., Ltd. | A/D converter and sensor device using the same |
CN106840440B (zh) * | 2017-03-03 | 2023-07-28 | 成都信息工程大学 | 一种基于mcu内部比较器的温度采集器及温度采集方法 |
US10116468B1 (en) | 2017-06-28 | 2018-10-30 | Kandou Labs, S.A. | Low power chip-to-chip bidirectional communications |
US10686583B2 (en) | 2017-07-04 | 2020-06-16 | Kandou Labs, S.A. | Method for measuring and correcting multi-wire skew |
US10203226B1 (en) | 2017-08-11 | 2019-02-12 | Kandou Labs, S.A. | Phase interpolation circuit |
US10326623B1 (en) | 2017-12-08 | 2019-06-18 | Kandou Labs, S.A. | Methods and systems for providing multi-stage distributed decision feedback equalization |
US10554380B2 (en) | 2018-01-26 | 2020-02-04 | Kandou Labs, S.A. | Dynamically weighted exclusive or gate having weighted output segments for phase detection and phase interpolation |
US10931249B2 (en) | 2018-06-12 | 2021-02-23 | Kandou Labs, S.A. | Amplifier with adjustable high-frequency gain using varactor diodes |
KR20210019520A (ko) | 2018-06-12 | 2021-02-22 | 칸도우 랩스 에스에이 | 다중-와이어 버스 상의 직교 코드에 대한 수동 다중-입력 비교기 |
US11183983B2 (en) | 2018-09-10 | 2021-11-23 | Kandou Labs, S.A. | Programmable continuous time linear equalizer having stabilized high-frequency peaking for controlling operating current of a slicer |
US10608849B1 (en) | 2019-04-08 | 2020-03-31 | Kandou Labs, S.A. | Variable gain amplifier and sampler offset calibration without clock recovery |
US10721106B1 (en) | 2019-04-08 | 2020-07-21 | Kandou Labs, S.A. | Adaptive continuous time linear equalization and channel bandwidth control |
US10680634B1 (en) | 2019-04-08 | 2020-06-09 | Kandou Labs, S.A. | Dynamic integration time adjustment of a clocked data sampler using a static analog calibration circuit |
US10574487B1 (en) | 2019-04-08 | 2020-02-25 | Kandou Labs, S.A. | Sampler offset calibration during operation |
US11303484B1 (en) | 2021-04-02 | 2022-04-12 | Kandou Labs SA | Continuous time linear equalization and bandwidth adaptation using asynchronous sampling |
US11374800B1 (en) | 2021-04-14 | 2022-06-28 | Kandou Labs SA | Continuous time linear equalization and bandwidth adaptation using peak detector |
US11456708B1 (en) | 2021-04-30 | 2022-09-27 | Kandou Labs SA | Reference generation circuit for maintaining temperature-tracked linearity in amplifier with adjustable high-frequency gain |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0367522A3 (en) * | 1988-11-02 | 1992-08-05 | Hewlett-Packard Company | Closed loop pulse width analog-to-digital converter |
US5045685A (en) * | 1989-03-27 | 1991-09-03 | Irvine Sensors Corporation | Analog to digital conversion on multiple channel IC chips |
US4998109A (en) * | 1989-12-13 | 1991-03-05 | Lechevalier Robert E | Analog to digital conversion device by charge integration using delay-line time measurement |
DE4134780C2 (de) * | 1991-10-22 | 1993-09-30 | Hartmut Dr Ing Henkel | Analog-Digital-Umsetzer nach dem Mehrfach-Rampen-Verfahren |
JPH0669800A (ja) * | 1992-08-20 | 1994-03-11 | Fujitsu Ltd | A/dコンバータ |
US5450085A (en) * | 1993-08-31 | 1995-09-12 | Advanced Micro Devices, Inc. | Method and apparatus for high speed analog to digital conversion using multiplexed flash sections |
US5877720A (en) * | 1997-05-30 | 1999-03-02 | Lucent Technologies, Inc. | Reconfigurable analog-to-digital converter |
-
1997
- 1997-11-18 EP EP97120189A patent/EP0844740B1/en not_active Expired - Lifetime
- 1997-11-18 DE DE69719296T patent/DE69719296T2/de not_active Expired - Lifetime
- 1997-11-19 US US08/974,708 patent/US5945935A/en not_active Expired - Lifetime
- 1997-11-19 TW TW086117286A patent/TW398115B/zh not_active IP Right Cessation
- 1997-11-21 CN CN97109372A patent/CN1123122C/zh not_active Expired - Fee Related
- 1997-11-21 KR KR1019970061787A patent/KR19980042649A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7040523B2 (en) | 2000-04-04 | 2006-05-09 | Dek International Gmbh | Method and apparatus for applying viscous or paste material onto a substrate |
Also Published As
Publication number | Publication date |
---|---|
DE69719296T2 (de) | 2003-09-04 |
EP0844740A2 (en) | 1998-05-27 |
EP0844740B1 (en) | 2003-02-26 |
CN1186384A (zh) | 1998-07-01 |
CN1123122C (zh) | 2003-10-01 |
KR19980042649A (ko) | 1998-08-17 |
US5945935A (en) | 1999-08-31 |
DE69719296D1 (de) | 2003-04-03 |
EP0844740A3 (en) | 2001-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW398115B (en) | A/D converter and A/D converting method | |
US8089388B2 (en) | Folding analog-to-digital converter | |
US8427352B2 (en) | A/D converter circuit including pulse circulation circuit with delay units coupled together in ring shape | |
US6707413B2 (en) | A/D converter | |
JP4349445B2 (ja) | フラッシュ型ad変換器 | |
CN104167996A (zh) | 信号处理电路、分解器数字转换器和多路径嵌套镜像放大器 | |
TW201029336A (en) | Voltage-to-digital converting device and voltage-to-time converter | |
KR20070076429A (ko) | 아날로그/디지털 변환회로 | |
JPH05252035A (ja) | 差動増幅器,比較器およびa/d変換器 | |
JP2001203578A (ja) | Ad変換回路 | |
JP5018570B2 (ja) | 線形補正回路及びセンサ装置 | |
JP3904495B2 (ja) | A/d変換器 | |
JP5891811B2 (ja) | 全差動増幅回路、コンパレーター回路、a/d変換回路、及び電子機器 | |
WO2021152687A1 (ja) | トラック・アンド・ホールド回路 | |
JPH05191238A (ja) | Pwm回路 | |
TW202232891A (zh) | 藉由放大時序差異來校準相位內插器 | |
JP2004515958A (ja) | アナログ信号をデジタル信号に変換するアナログデジタル変換器および方法 | |
JP2014107769A (ja) | サブレンジング型a/d変換器 | |
TW490937B (en) | Digital/analog converter having delta-sigma type pulse modulation circuit | |
CN103064456B (zh) | 反馈式超高精度电压源 | |
JP3181544B2 (ja) | A/d変換器及びa/d変換方法 | |
Hiremath et al. | A 6-bit low power folding and interpolating ADC | |
TWI792939B (zh) | 訊號轉換電路 | |
JP2004194201A (ja) | 集積回路及びa/d変換回路 | |
JP3785730B2 (ja) | アナログ/ディジタル変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |