DE102019133402A1

DE102019133402A1 - Kalibrierung von verstärkung zwischen stufen bei einem doppelumsetzungs-analog-digital-wandler

Info

Publication number: DE102019133402A1
Application number: DE102019133402.0A
Authority: DE
Inventors: Hongxing Li; Jesper Steensgaard-Madsen
Original assignee: Analog Devices Inc
Current assignee: Analog Devices Inc
Priority date: 2018-12-06
Filing date: 2019-12-06
Publication date: 2020-06-10
Anticipated expiration: 2039-12-07
Also published as: DE102019133402B4; CN111294048A; CN111294048B; US10608655B1

Abstract

Beschrieben werden verschiedene Hintergrundkalibrierungstechniken, um Verstärkung zwischen Stufen zu kalibrieren, z.B. in Pipelined-ADCs, um die Nutzung von Verstärkerschaltungen ohne Gegenkopplung als Restverstärker für bessere Energieeffizienz zu gestatten. Mithilfe verschiedener Techniken kann eine genau kontrollierte Störung zwischen zwei Umsetzungen injiziert werden, und die tatsächliche Störung nach einem Restverstärker kann gemessen werden. Durch Vergleichen der tatsächlichen Messung mit einem erwarteten Wert kann die Verstärkungsinformation des Restverstärkers geschätzt und die Kalibrierung dann angewandt werden.

Description

GEBIET DER OFFENBARUNG
Dieses Dokument betrifft im Allgemeinen, aber in keiner Weise einschränkend, integrierte Schaltungen, und insbesondere Analog-Digital-Wandlerschaltungen und -systeme.
ALLGEMEINER STAND DER TECHNIK
Elektronische Systeme können Analog-Digital- (A/D-) Wandler (ADCs) aufweisen. Die Umsetzung von Analogsignalen in digitale Größen gestattet es Prozessoren in elektronischen Systemen, Signalverarbeitungsfunktionen für die Systeme durchzuführen. Die Leistung von ADC-Schaltungen kann von Umgebungsbedingungen wie beispielsweise der Temperatur und von Abweichungen, die während der Herstellung auftreten können, abhängen. Eine ADC-Schaltung mit höherer Genauigkeit, bei der z.B. die Anzahl von Bits der ADC-Schaltung zwölf oder mehr beträgt, kann während ihrer Gebrauchsdauer mehrmals eine Kalibrierung erfordern, um Fehler zu vermeiden.
KURZDARSTELLUNG DER OFFENBARUNG
Diese Offenbarung beschreibt verschiedene Hintergrundkalibrierungstechniken, um Verstärkung zwischen Stufen zu kalibrieren, z.B. in Pipelined-ADCs, um die Nutzung von Verstärkerschaltungen ohne Gegenkopplung als Restverstärker für bessere Energieeffizienz zu gestatten. Diese Offenbarung beschreibt mithilfe verschiedener Techniken die Injektion einer genau kontrollierten Störung zwischen zwei Umsetzungen und die Messung der tatsächlichen Störung nach einem Restverstärker. Durch Vergleichen der tatsächlichen Messung mit einem erwarteten Wert kann die Verstärkungsinformation des Restverstärkers geschätzt und die Kalibrierung dann angewandt werden.
In einigen Aspekten betrifft diese Offenbarung ein Verfahren zur Schätzung einer Restverstärkung in einer Analog-Digital-Wandler- (ADC-) Schaltung mit einem Restverstärkungsverstärker, der an eine Digital-Analog-Wandler- (DAC-) Schaltung gekoppelt ist. Das Verfahren weist Erzeugen einer ersten Restspannung eines Abtastwerts eines Analogeingangssignals in Bezug auf einen ersten Code, der an den DAC angelegt ist, Verstärken der ersten Restspannung mithilfe des Restverstärkungsverstärkers, um eine erste verstärkte Restspannung bereitzustellen, Erzeugen einer zweiten Restspannung des Abtastwerts des Analogeingangssignals in Bezug auf einen zweiten Code, der an den DAC angelegt ist, Verstärken der zweiten Restspannung mithilfe des Restverstärkungsverstärkers, um eine zweite verstärkte Restspannung bereitzustellen, und Vergleichen der ersten und zweiten verstärkten Restspannung mit einer Differenz zwischen dem ersten und zweiten Code, die an den DAC angelegt sind, um Informationen über die Restverstärkung des Restverstärkungsverstärkers zu bestimmen, auf.
In einigen Aspekten betrifft diese Offenbarung eine Analog-Digital-Wandler- (ADC-) Schaltung zur Schätzung einer Restverstärkung eines Restverstärkungsverstärkers, der an einen Ausgang einer Digital-Analog-Wandler- (DAC-) Schaltung gekoppelt ist. Die ADC-Schaltung weist mindestens einen Referenzkondensator, der an den Eingang des Restverstärkungsverstärkers gekoppelt ist, eine Steuerungsschaltung, die dazu ausgebildet ist, die Anlegung des ersten und zweiten Codes an den mindestens einen Referenzkondensator zu steuern, um eine entsprechende erste und zweite Restspannung eines Abtastwerts eines Analogeingangssignals zu erzeugen, wobei die erste und die zweite Restspannung durch den Restverstärkungsverstärker verstärkt werden, um eine erste und zweite verstärkte Restspannung zu erzeugen, und eine Back-End-Schaltung, die an den Ausgang des Restverstärkungsverstärkers gekoppelt ist, wobei die Back-End-Schaltung dazu ausgebildet ist, die erste und zweite verstärkte Restspannung mit einer Differenz zwischen dem ersten und zweiten Code, die an den mindestens einen Referenzkondensator angelegt sind, zu vergleichen, um Informationen über die Restverstärkung des Restverstärkungsverstärkers zu bestimmen, auf.
In einigen Aspekten betrifft diese Offenbarung eine Analog-Digital-Wandler- (ADC-) Schaltung zur Schätzung einer Restverstärkung eines Restverstärkungsverstärkers, der an einen Ausgang einer Digital-Analog-Wandler- (DAC-) Schaltung gekoppelt ist. Die ADC-Schaltung weist Mittel zum Erzeugen einer ersten Restspannung eines Abtastwerts eines Analogeingangssignals in Bezug auf einen ersten Code, der an den DAC angelegt ist, Mittel zum Verstärken der ersten Restspannung mithilfe des Restverstärkungsverstärkers, um eine erste verstärkte Restspannung bereitzustellen, Mittel zum Erzeugen einer zweiten Restspannung des Abtastwerts des Analogeingangssignals in Bezug auf einen zweiten Code, der an den DAC angelegt ist, Mittel zum Verstärken der zweiten Restspannung mithilfe des Restverstärkungsverstärkers, um eine zweite verstärkte Restspannung bereitzustellen, und Mittel zum Vergleichen der ersten und zweiten verstärkten Restspannung mit einer Differenz zwischen dem ersten und zweiten Code, die an den DAC angelegt sind, um Informationen über die Restverstärkung des Restverstärkungsverstärkers zu bestimmen, auf.
Diese Übersicht soll eine Übersicht über den Gegenstand der vorliegenden Patentanmeldung bereitstellen. Es ist nicht beabsichtigt, dass sie eine exklusive oder erschöpfende Erläuterung der Erfindung bereitstellt. Die detaillierte Beschreibung ist beigefügt, um weitere Informationen über die vorliegende Patentanmeldung bereitzustellen.
Figurenliste
In den Zeichnungen, die nicht zwingenderweise maßstabsgetreu gezeichnet sind, können gleiche Bezugszeichen ähnliche Komponenten in verschiedenen Ansichten beschreiben. Gleiche Bezugszeichen mit unterschiedlichen Buchstaben-Suffixen können verschiedene Instanzen ähnlicher Komponenten darstellen. Die Zeichnungen stellen allgemein beispielhaft, aber nicht einschränkend, verschiedene Ausführungsformen dar, die in dem vorliegenden Dokument erörtert werden.

1 ist ein Blockdiagramm eines Beispiels einer Pipelined-ADC-Schaltung, die dafür genutzt werden kann, verschiedene Techniken dieser Offenbarung zu implementieren.
2 ist ein Funktionsblockdiagramm eines Beispiels eines Successive-Approximation-Register- (SAR-) ADCs.
3 ist ein Schaltplan von Abschnitten eines Beispiels der ADC-Schaltung von 2, die dafür genutzt werden kann, verschiedene Techniken dieser Offenbarung zu implementieren.
4 ist ein Abschnitt eines Blockdiagramms eines Beispiels einer Pipelined-ADC-Schaltung, die verschiedene Techniken dieser Offenbarung implementieren kann.
5 ist ein Abschnitt eines Blockdiagramms eines anderen Beispiels einer Pipelined-ADC-Schaltung, die verschiedene Techniken dieser Offenbarung implementieren kann.
6 ist ein Abschnitt eines Beispiels eines Zeitdiagramms für die Pipelined-ADC-Schaltung von 5.
7 ist ein Abschnitt eines Blockdiagramms eines anderen Beispiels einer Pipelined-ADC-Schaltung, die verschiedene Techniken dieser Offenbarung implementieren kann.
8 ist ein Abschnitt eines Blockdiagramms eines anderen Beispiels einer Pipelined-ADC-Schaltung, die verschiedene Techniken dieser Offenbarung implementieren kann.
9 ist ein Abschnitt eines Blockdiagramms des Beispiels einer Pipelined-ADC-Schaltung, die in 8 gezeigt ist, mit einer zusätzlichen ADC-Schaltung, die an einen Ausgang des Restverstärkungsverstärkers gekoppelt ist.
10 ist ein Abschnitt eines Blockdiagramms eines anderen Beispiels einer Pipelined-ADC-Schaltung, die verschiedene Techniken dieser Offenbarung implementieren kann.
11 ist ein Abschnitt eines Blockdiagramms eines anderen Beispiels einer Pipelined-ADC-Schaltung, die verschiedene Techniken dieser Offenbarung implementieren kann.

DETAILLIERTE BESCHREIBUNG
ADCs mit höherer Genauigkeit können wiederholte Kalibrierung erfordern. Im Allgemeinen existieren zwei Arten von ADC-Kalibrierung: Vordergrundkalibrierung und Hintergrundkalibrierung. Vordergrundkalibrierungen werden üblicherweise bei Prüfungen im Werk oder beim Einschalten des Chips durchgeführt, oder bei beliebigen anderen gewählten Zeitschlitzen, die für die ADC-Kalibrierung bestimmt sind. Der Nachteil der Vordergrundkalibrierung ist, dass sie die Chipversorgung und Temperaturänderungen möglicherweise nicht verfolgt, wenn sie nur im Werk durchgeführt wird. Auch kann sie zusätzliche Herstellungstestkosten erfordern, und es kann notwendig sein, den Betrieb des ADCs zu unterbrechen, um die Kalibrierung während des praktischen Gebrauchs durchzuführen.
Die Hintergrundkalibrierung arbeitet dagegen im Hintergrund und kann für den normalen ADC-Betrieb transparent sein, während welchem Analog-Digital-Signalumsetzungen stattfinden. Da die Hintergrundkalibrierung im Hintergrund des Normalbetriebs arbeitet, kann sie die Wirkungen von Versorgung und Temperatur auf die ADC-Komponenten verfolgen.
Die betreffenden Erfinder haben erkannt, dass ein Bedarf daran besteht, die große Prozess- (P), Spannungs- (V) und Temperatur- (T) (oder „PVT-“) Abweichung von Verstärkung zwischen Stufen von Analog-Digital-Wandler- (ADC-) Architekturen zu kalibrieren, die einen Restverstärker aufweisen, um einen Rest um eine Verstärkung zu verstärken, wie beispielsweise in Pipelined-ADC-Architekturen. Um dabei zu helfen, die Genauigkeit der Verstärkung zwischen Stufen zu verbessern, können Verstärkungsstufen mit Gegenkopplung, die dafür ausgelegt sind, vollständig einzuschwingen, als Restverstärker genutzt werden. Derartige Verstärkungsstufen mit Gegenkopplung können jedoch erhebliche Energiemengen verbrauchen. Verstärker ohne Gegenkopplung und Verstärker mit Gegenkopplung, die für unvollständiges Einschwingen ausgelegt sind, können ebenfalls als Restverstärker genutzt werden, und derartige Verstärker können verhältnismäßig weniger Energie verbrauchen. In einigen Implementierungen werden Restverstärker ohne Gegenkopplung manchmal als „dynamische Verstärker“ (z.B. Integratoren) bezeichnet, um die Eigenschaft zu erfassen, dass sie nicht auf einen im Wesentlichen stabilen Ausgangswert einschwingen, wofür viele Restverstärker mit Gegenkopplung ausgelegt sind. Für Verstärker ohne Gegenkopplung (einschließlich dynamischer Verstärker) und Verstärker mit Gegenkopplung, die für unvollständiges Einschwingen ausgelegt sind, kann es schwierig sein, eine effektive Verstärkung beizubehalten, die in Bezug auf Abweichungen der Temperatur und anderer Umgebungsparameter stabil ist.
Diese Offenbarung beschreibt verschiedene Hintergrundkalibrierungstechniken, um Verstärkung zwischen Stufen zu kalibrieren, z.B. in Pipelined-ADCs, um die Nutzung von Verstärkerschaltungen ohne Gegenkopplung als Restverstärker für bessere Energieeffizienz zu gestatten. Diese Offenbarung beschreibt mithilfe verschiedener Techniken die Injektion einer genau kontrollierten Störung zwischen zwei Operationen innerhalb eines Umsetzungszyklus und die Messung der tatsächlichen Störung nach einem Restverstärker. Durch Vergleichen der tatsächlichen Messung mit einem erwarteten Wert kann die Verstärkungsinformation des Restverstärkers geschätzt und die Kalibrierung dann angewandt werden.
Bei einem anderen Kalibrierungsansatz kann ein Referenzsignal injiziert und der Fehler am Ausgang des ADCs statistisch extrahiert werden. Da der Fehler mit dem injizierten Signal vermischt ist, kann die Kalibrierungsgeschwindigkeit jedoch langsam sein. Mithilfe der Techniken dieser Offenbarung kann die Fehlerkalibrierung potenziell viel schneller abgeschlossen werden - zum Beispiel innerhalb mehrerer Abtastwerte.
Wenngleich die Techniken dieser Offenbarung in Bezug auf Pipelined-ADCs beschrieben sind, sind sie nicht auf Pipelined-ADCs begrenzt. Die Techniken sind vielmehr auf beliebige ADC-Architekturen anwendbar, bei denen ein Rest durch eine Verstärkerschaltung um eine bekannte Verstärkung verstärkt werden soll.
Bei einem Pipelined-ADC kann der Analog-Digital-Wandler in mehrere Stufen unterteilt werden, wobei jede Stufe einen Analog-Digital-Wandler aufweist und jede Stufe für die Verarbeitung eines einzelnen Teils des Ergebnisses zuständig ist. Ein Beispiel einer Pipelined-ADC-Schaltung ist in 1 gezeigt. In einigen Beispielausbildungen kann die Pipelined-ADC-Schaltung von 1 eine Pipelined-Successive-Approximation-Register-(SAR-) ADC-Schaltung sein.
1 ist ein Blockdiagramm eines Beispiels einer Pipelined-ADC-Schaltung, die dafür genutzt werden kann, verschiedene Techniken dieser Offenbarung zu implementieren. Eine Pipelined-ADC-Schaltung 100 kann eine erste Stufe 102, die eine erste ADC-Schaltung 104 aufweist, und eine zweite Stufe 106, die eine zweite ADC-Schaltung 108 aufweist, aufweisen. Die erste ADC-Schaltung 104 kann ein erstes Eingangssignal V_in an einem Eingangsknoten 110 empfangen und eine digitale Näherung des Eingangssignals erzeugen, von der sie die ersten M Bits B₁ bis B_M eines Umsetzungsergebnisses ableitet. Es kann ein Unterschied zwischen dem tatsächlichen Eingangswert V_in und dem entsprechenden digitalisierten Wert B₁ bis B_M vorliegen, wie durch eine Digital-Analog-Wandler- (DAC-) Schaltung 112 abgeleitet, die innerhalb des Analog-Digital-Wandlers 104 vorgesehen ist. Die Differenz zwischen dem Analogeingangssignal V_in und der entsprechenden analogen Darstellung des digitalen Ergebnisses wird als eine Restspannung an einem Restausgang 114 der ersten ADC-Schaltung 104 ausgegeben.
Um den Betrieb der zweiten ADC-Schaltung 108 zu erleichtern, die die Bits niedrigerer Ordnung B_N bis B_LSB umsetzt, wobei LSB das niedrigstwertige Bit darstellt, kann der Rest an einen Restverstärkungsverstärker (Residue Gain Amplifier, RGA) 116 angelegt werden, der sich zwischen dem Restausgang 114 der ersten ADC-Schaltung 104 und einem Signaleingang 118 der zweiten ADC-Schaltung 108 befindet.
Die Bereitstellung des Restverstärkungsverstärkers 116 bedeutet, dass die Größe des Eingangssignals V_in zum zweiten Analog-Digital-Wandler 108 durch die Verstärkung des Restverstärkers 116 wesentlich erhöht wird, wodurch die Auslegung der zweiten ADC-Schaltung 108 vereinfacht und deren Leistung hinsichtlich des Signal-Rausch-Verhältnisses verbessert wird.
Die Pipelined-Wandlertopologie kann ebenfalls eine Erhöhung des digitalen Durchsatzes gestatten. Daher kann zum Beispiel, während die zweite ADC-Schaltung 108 die niedrigstwertigen Bits B_N to B_LSB eines D-ten Wort umsetzt, die erste ADC-Schaltung 104 die höchstwertigen Bits B₁ bis B_M einer D+1-ten Umsetzung umsetzen.
Der Restverstärker 116 von 1 kann eine große PVT-Abweichung von Verstärkung zwischen Stufen erfahren. Wie oben erwähnt, beschreibt diese Offenbarung verschiedene Hintergrundkalibrierungstechniken, um die Verstärkung zwischen Stufen zu kalibrieren, z.B. in dem Pipelined-ADC 100 von 1, um die Nutzung einer Architektur ohne Gegenkopplung für den Restverstärker 116 für bessere Energieeffizienz zu gestatten.
Wie oben erwähnt, kann in einigen Beispielausbildungen eine Pipelined-SAR-ADC-Schaltung genutzt werden. Ein Beispiel einer SAR-ADC-Schaltung ist in 2 gezeigt. In der Pipelined-ADC-Schaltung 100 von 1 kann jede Stufe der Schaltung einen SAR-ADC aufweisen, wie beispielsweise SAR-ADC 120 in 2.
2 ist ein Funktionsblockdiagramm eines Beispiels eines SAR-ADCs 120. In dem Beispiel wird eine differenzielle analoge Eingangsspannung mithilfe einer Abtastschaltung 122 abgetastet und gehalten, und eine differenzielle Ausgangsspannung einer DAC-Schaltung 124 wird mithilfe einer Komparatorschaltung 126 mit der abgetasteten und gehaltenen Spannung verglichen. Die Bitwerte der DAC-Schaltung 124 werden auf Grundlage der Ausgabe der Komparatorschaltung angepasst. Die Umsetzung kann starten, wobei der DAC auf die Skalenmitte eingestellt ist. Der Komparator 126 bestimmt, ob die DAC-Ausgabe größer oder kleiner als die abgetastete Eingangsspannung ist, und das Ergebnis wird als eine Eins oder Null für das Bit des DACs gespeichert. Die Umsetzung geht dann weiter zum nächsten Bitwert, bis alle Bits des Digitalwerts bestimmt sind. Eine Iteration des Änderns der DAC-Ausgabe und des Vergleichens der Spannung mit der abgetasteten Eingabe kann als ein Bitversuch bezeichnet werden. Während der Bitversuche steuert die SAR-Logik und Steuerungsschaltungsanordnung 128 den ADC-Betrieb. Wenn die Bitversuche abgeschlossen sind, wird der Digitalwert Dout der abgetasteten und gehaltenen Spannung ausgegeben.
In einigen Beispielimplementierungen kann die DAC-Schaltung 124 zwei geschaltete Kondensator-DAC- (Capacitor DAC, CDAC-) Anordnungen aufweisen, wobei ein erster CDAC als „P-DAC“ bezeichnet wird und mit einem nicht invertierenden Eingang des Komparators 126 verbunden ist, und ein zweiter CDAC als „N-DAC“ bezeichnet wird und mit einem invertierenden Eingang des Komparators 126 verbunden ist. Jeder CDAC weist eine Mehrzahl von Kondensatoren auf, wobei jeder Kondensator erste und zweite Platten aufweist.
Jeder der Kondensatoren der CDAC-Anordnung weist einen zugehörigen Schalter auf, der dazu betriebsfähig ist, eine erste Platte, z.B. die unterste oder „Boden-“ Platte, in Abhängigkeit von dem Bitversuchsergebis selektiv entweder an die erste Referenzspannung Vrefp oder die zweite Referenzspannung „Vrefn“ anzuschließen. Im Allgemeinen entspricht Vrefn der Masse und Vrefp ist bezogen auf Vrefn positiv. In einigen Implementierungen kann der grundlegende SAR-Algorithmus beim Schalten von Bitversuchskondensatoren eine „Raten -> Entscheiden -> Einstellen“-Methode umfassen. Jedes Bit kann am Anfang des bestimmten Bitversuchs „eingestellt“, z.B. an Vrefp angeschlossen werden, und auf Grundlage der Bitversuchsausgabe kann diese Bit-Einstellung beibehalten oder „zurückgesetzt“, z.B. an Vrefn angeschlossen werden.
Wie oben erwähnt, kann in einigen Beispielausbildungen eine Pipelined-SAR-ADC-Schaltung genutzt werden. In der Pipelined-ADC-Schaltung 100 von 1 kann jede Stufe der Schaltung einen SAR-ADC aufweisen, wie beispielsweise den SAR-ADC 120 in 2. Wenngleich die Techniken dieser Offenbarung in Bezug auf Pipelined-ADCs beschrieben sind, sind sie nicht auf Pipelined-ADCs begrenzt. Die Techniken sind vielmehr auf beliebige ADC-Architekturen anwendbar, bei denen ein Rest durch eine Verstärkerschaltung um eine bekannte Verstärkung verstärkt werden soll.
Wie oben erwähnt, beschreibt diese Offenbarung die Injektion einer genau kontrollierten Störung zwischen zwei Operationen innerhalb eines Umsetzungszyklus und die Messung der tatsächlichen Störung nach einem Restverstärker. Durch Vergleichen der tatsächlichen Messung mit einem erwarteten Wert kann die Verstärkungsinformation des Restverstärkers abgeleitet und die Kalibrierung dann angewandt werden. In einer nachstehend beschriebenen Beispielimplementierung kann ein Referenzkondensator in dem ADC enthalten sein, an den die Störung, z.B. ein Signal oder „Code“, angelegt, z.B. zufällig angelegt werden kann. Der Referenzkondensator kann ein Kondensator sein, der während Umsetzungsoperationen nicht genutzt wird, und kann für Operationen der Kalibrierung von Verstärkung zwischen Stufen vorgesehen sein. Eine bekannte Verschiebung einer Restspannung kann durch den Referenzkondensator induziert werden, um den Restverstärker zu charakterisieren.
3 ist ein Schaltplan von Abschnitten eines Beispiels der ADC-Schaltung von 2, die dafür genutzt werden kann, verschiedene Techniken dieser Offenbarung zu implementieren. Die ADC-Schaltung kann eine DAC-Schaltung 130 aufweisen, z.B. einen kapazitiven oder resistiven DAC, der ein Beispiel für die DAC-Schaltung 124 von 2 sein kann. In der nicht einschränkenden Ausbildung, die in 3 gezeigt ist, ist die DAC-Schaltung 130 als ein kapazitiver 12-Bit-DAC dargestellt, jedoch kann die Anzahl von Bits N (z.B. 16-Bit) in verschiedenen Implementierungen variieren. Der Einfachheit halber ist in 3 ein unsymmetrischer DAC gezeigt, jedoch kann die tatsächliche Implementierung des ADC eine voll differenzielle DAC-Schaltung aufweisen.
Die Bitpositionen der DAC-Schaltung sind durch gewichtete Schaltungskomponenten dargestellt. Im gezeigten Beispiel sind die gewichteten Schaltungskomponenten Kondensatoren, und der Wert der Kapazität der Kondensatoren liefert das Gewicht der Komponente. In einigen Beispielen sind die Schaltungskomponenten gemäß einem Zahlensystem mit der Basis 2 gewichtet. In einigen Beispielen sind die Schaltungskomponenten gemäß einem Zahlensystem mit einer anderen Basis als 2 (z.B. Basis 1,9 oder Basis 1,7) gewichtet.
Die DAC-Schaltung 130 kann eine Anzahl n Wiederholungsbits des LSB-Bits b0, oder n LSB-Wiederholungen, aufweisen, die als b0r1 bis bOrn gekennzeichnet sind, und die Anzahl n der Wiederholungsbits kann in verschiedenen Implementierungen variieren. Die Anzahl von LSB-Wiederholungen kann variieren, und sie können ebenfalls anderen Bits folgen. In einigen Beispielen kann die DAC-Schaltung 130 Bitwiederholungen von Bits aufweisen, die niedriger als das LSB der DAC-Schaltung sind. Beispielsweise könnten die Wiederholungsbits als die Hälfte des Gewichts des LSBs (z.B. Unter-LSBs bs11 ... bs1n), ein Viertel des Gewichts des LSBs (Unter-LSBs bs1, bs21 ... bs2n) oder ein Achtel des Gewichts des LSBs (Unter-LSBs bs1, bs2, bs31 ... bs3n) gewichtet sein.
In einigen Beispielen weist die DAC-Schaltung r gewichtete Schaltungskomponenten auf, wobei reine Anzahl von redundanten Bits für Bits ist, die höherer Ordnung als das LSB sind. In dem Beispiel von 3 kann die DAC-Schaltung 130 redundante Bits für Bit acht und Bit vier aufweisen, die als b8r bzw. b4r gekennzeichnet sind, um zu kennzeichnen, dass die redundanten Bits genauso wie die Bits b8 und b4 gewichtet sind. Die Anzahl von redundanten Bits und deren Positionen sind nicht zwingenderweise auf das Beispiel beschränkt, das in 3 gezeigt ist.
Eine Abtastschaltung, z.B. die Abtastschaltung 122 von 2, kann die Eingangsspannung am Eingang der ADC-Schaltung abtasten und die abgetastete Eingangsspannung an die gewichteten Schaltungskomponenten anlegen. Die Komparatorschaltung 126 kann während eines Bitversuchs eine Ausgangsspannung der DAC-Schaltung 130 mit einer vorgegebenen Schwellenspannung vergleichen. Wenn die DAC-Schaltung eine differenzielle DAC-Schaltung ist, kann die Abtastschaltung eine differenzielle Eingangsspannung abtasten, und die Komparatorschaltung kann eine differenzielle Ausgangsspannung der DAC-Schaltung mit der vorgegebenen Schwellenspannung vergleichen.
Die SAR-Logik- und Steuerungsschaltungsanordnung 128 von 2 kann den Betrieb für die Bitversuche steuern. Die Logikschaltungsanordnung 128 kann eine Zustandsmaschine aufweisen, um die ADC-Schaltung durch die Bitversuche voranzubringen, oder einen Prozessor aufweisen, der Anweisungen durchführt, um den ADC durch die Bitversuche voranzubringen. Die Bitversuche werden für die N Bits der DAC-Schaltung durchgeführt und können Bitversuche für eins von den LSB-Wiederholungen und den r redundanten Bits oder beide davon aufweisen.
Gemäß dieser Offenbarung und wie oben erwähnt, kann ein Referenzkondensator in der DAC-Schaltung 130 enthalten sein, an welche die Störung, z.B. ein Spannungssignal oder „Code“, in kontrollierter Weise, z.B. zufällig, angelegt werden kann. Der Referenzkondensator kann ein Kondensator sein, der während Umsetzungsoperationen nicht genutzt wird, und kann für Operationen der Kalibrierung von Verstärkung zwischen Stufen vorgesehen sein. Dieser Referenzkondensator kann grundsätzlich von der analogen Eingabe unabhängig sein, da er nicht zur Näherung der Eingabe genutzt wird, sondern um eine bekannte Störung der zwei Codes bereitzustellen, so dass eine Verstärkung des Restverstärkers geschätzt werden kann. In 3 auf der linken Seite ist ein Referenzkondensator CREF gezeigt.
In einigen Beispielimplementierungen kann die Steuerungsschaltung, z.B. die SAR-Logik- und Steuerungsschaltung 128 von 2, einen Schalter 132 so steuern, dass er schließt, und während des Abtastens einen ersten Code an den Referenzkondensator CREF anlegen, eine erste Restspannung von Stufe 1 an eine Back-End-Schaltung übertragen, z.B. einen Restverstärker und einen oder mehrere ADCs. Dann kann die Steuerungsschaltung einen zweiten Code mit einer Polarität, die dem ersten Code entgegengesetzt ist, an den Referenzkondensator CREF anlegen und eine zweite verstärkte Restspannung von Stufe 1 an die Back-End-Schaltung übertragen. Dann können die zwei verstärkten Restspannungen mit einer Differenz zwischen dem ersten und zweiten Code verglichen werden, die an den kapazitiven DAC angelegt sind, um wenigstens einige Informationen über die Verstärkung des Restverstärkers (auch als ein Restverstärkungsverstärker bezeichnet) abzuleiten, der für die Kalibrierung genutzt werden kann.
Es sollte beachtet werden, dass ein Referenzkondensator nur eine Möglichkeit ist, zur Verstärkungskalibrierung eine Störung in die Schaltung einzuführen. In anderen Implementierungen könnte die DAC-Schaltung als teilweise kapazitiv und teilweise resistiv implementiert sein. Zum Beispiel könnte der Code oder das Referenzsignal an eine Widerstandsleiter angelegt werden, die später an eine Kondensator-DAC-Schaltung gekoppelt wird. Daher sind die Techniken dieser Offenbarung nicht auf Referenzkondensatoren oder Kondensator-DAC-Schaltungen begrenzt.
Es sollte auch beachtet werden, dass der Referenzkondensator CREF kein physischer Teil der DAC-Schaltung sein muss. Vielmehr kann er ein Kondensator sein, der von der DAC-Schaltung getrennt ist. Die Techniken dieser Offenbarung sind anwendbar, ganz gleich, ob der Referenzkondensator CREF Teil derselben physischen Struktur der DAC-Schaltung ist oder nicht. In mehreren der folgenden Figuren ist der Referenzkondensator CREF zu Darstellungs- und Erläuterungszwecken getrennt von der DAC-Schaltung darstellt.
4 ist ein Abschnitt eines Blockdiagramms eines Beispiels einer Pipelined-ADC-Schaltung, die verschiedene Techniken dieser Offenbarung implementieren kann. Der Abschnitt der dargestellten ADC-Schaltung 150 kann eine DAC-Schaltung 112 aufweisen, die Teil eines ersten ADCs einer ersten Stufe sein kann, z.B. Teil der ersten ADC-Schaltung 102 von 1, einen Restverstärkungsverstärker (RGA) 116, um den Rest von der ersten Stufe des ADCs zu verstärken, und eine Back-End-Schaltung 152, wie beispielsweise einen Komparator oder einen zweiten ADC, z.B. die zweite ADC-Schaltung 108 von 1. Es sollte beachtet werden, dass ein Komparator als eine 1-Bit-ADC-Schaltung betrachtet werden kann.
Der Abschnitt der dargestellten ADC-Schaltung 150 kann ferner einen Referenzkondensator CREF aufweisen, an den ein Spannungssignal oder „Code“ angelegt, z.B. zufällig angelegt werden kann. Der Referenzkondensator kann ein Kondensator sein, der während Umsetzungsoperationen nicht genutzt wird, und kann für Operationen der Kalibrierung von Verstärkung zwischen Stufen vorgesehen sein. In einigen Implementierungen kann der Referenzkondensator ein Teil der DAC-Schaltung 112 sein und als Teil einer ADC-Umsetzungsoperation, z.B. einer SAR-ADC-Operation genutzt werden.
Nur zu Erläuterungszwecken sei angenommen, der linke Anschluss des Referenzkondensators CREF ist um 1 Volt (V) angepasst. Der rechte Anschluss des Referenzkondensators CREF kann sich um weniger als 1 V bewegen. Diese Dämpfung kann von dem Verhältnis des Referenzkondensators CREF zu der Kapazität der DAC-Schaltung abhängen (ob der Referenzkondensator CREF ein physischer Teil der Struktur der DAC-Schaltung 112 ist oder nicht). Die Techniken, die in dieser Offenbarung beschrieben sind, können das Produkt des Dämpfungsfaktors und der Verstärkung des RGAs 116 messen. Unsicherheiten bei der Messung können von dem Verhältnis der Kondensatoren abhängen. Diese Techniken können für Ausgestaltungen, bei denen die Verstärkung des RGAs 116 nicht durch ein Kondensatorverhältnis festgelegt ist, von besonderem Interesse sein.
In einigen Beispielimplementierungen kann eine Steuerungsschaltung, z.B. die SAR-Logik- und Steuerungsschaltung 128 von 2, einen Schalter (nicht dargestellt) so steuern, dass er schließt, und während des Abtastens zufällig ein erstes Signal an den Referenzkondensator CREF anlegen, wobei das zufällige Signal eine positive Referenzspannung oder eine negative Referenzspannung (oder Masse) anlegt, eine erste verstärkte Restspannung von Stufe 1 an eine Back-End-Schaltung übertragen, z.B. einen Komparator oder einen oder mehrere ADCs. Dann kann die Steuerungsschaltung zufällig ein zweites Signal an den Referenzkondensator CREF anlegen und eine zweite verstärkte Restspannung von Stufe 1 an die Back-End-Schaltung übertragen. Dann können die zwei verstärkten Restspannungen mit einer Differenz zwischen dem ersten und zweiten Code verglichen werden, die an den kapazitiven DAC angelegt sind, die das Analogeingangssignal darstellen, um Informationen über die Verstärkung des Restverstärkers (auch als ein Restverstärkungsverstärker bezeichnet) zu bestimmen, der für die Kalibrierung genutzt werden kann.
Zum Beispiel kann die Steuerungsschaltung an einem ersten Abtastwert des Analogeingangssignals mehrere Bitversuche durchführen, um einen ersten Code abzuleiten, der das Analogeingangssignal darstellt (oder der erste Code kann mithilfe einer separaten Schaltung abgeleitet werden) und den ersten Code an den DAC anlegen. Die Steuerungsschaltung kann zufällig ein erstes Signal an die linke Seite des Referenzkondensators CREF anlegen, wobei das zufällige Signal eine positive Referenzspannung oder eine negative Referenzspannung (oder Masse) ist. Dann kann der RGA 116 eine erste verstärkte Restspannung (oder einfach einen „Rest“) erzeugen und an die zweite Stufe übertragen. Die Restspannung eines Abtastwerts eines Analogsignals ist die Differenz zwischen der Spannung, die abgetastet wurde, in Bezug auf den ersten Code, z.B. die effektive Spannung, die an den DAC angelegt wurde. Die Back-End-Schaltung 152 kann einen Code des ersten Rests bestimmen, wobei der Code des ersten Rests den verstärkten Rest darstellt.
Als Nächstes kann die Steuerungsschaltung mithilfe des ersten Abtastwerts einen zweiten Code, der das Analogeingangssignal darstellt, an den DAC anlegen. In Ausbildungen, bei denen der Referenzkondensator CREF kein Teil der DAC-Schaltung 112 ist, kann der zweite Code derselbe wie der erste Code sein. Die Steuerungsschaltung kann zufällig ein zweites Signal an den Referenzkondensator CREF anlegen.
In Ausbildungen, bei denen der Referenzkondensator CREF Teil der DAC-Schaltung 112 ist, kann der zweite Code von dem ersten Code verschieden sein, um das zufällige Signal dem Referenzkondensator CREF bereitzustellen. Das heißt, in einigen Beispielen, bei denen der Referenzkondensator CREF Teil der DAC-Schaltung 112 ist, kann die Differenz zwischen dem ersten angelegten Code und dem zweiten angelegten Code das Umschalten eines einzelnen Kondensators, z.B. des Referenzkondensators C_REF , zwischen einem ersten Zustand, z.B. einer positiven Referenzspannung, und einem zweiten Zustand, z.B. einer negativen Referenzspannung, sein. In einigen dieser Implementierungen kann ein Absolutwert der Differenz zwischen dem ersten und zweiten Code, die an den DAC angelegt sind, ein vorbestimmter Wert sein. Zum Beispiel geht der einzelne Kondensator, z.B. der Referenzkondensator C_REF , von hoch zu niedrig (nun ein negativer Wert) oder von niedrig zu hoch (nun derselbe absolute positive Wert).
Da sie abgetastet ist, kann die Spannung an dem Anschluss des Referenzkondensators CREF angepasst werden, um eine bekannte Verschiebung der Restspannung hervorzurufen. Nur zu Erläuterungszwecken sei angenommen, dass eine Verschiebung von 1 Millivolt (mV) vorliegt. Dann kann die Steuerungsschaltung mehrere Bitversuche mithilfe der ersten Stufe der ADC-Schaltung durchführen und mithilfe des RGAs 116 eine zweite verstärkte Restspannung erzeugen und an die zweite Stufe übertragen. Die zweite Restspannung ist die Differenz zwischen der Spannung, die abgetastet wurde, in Bezug auf den zweiten Code, z.B. die effektive Spannung, die an den DAC angelegt wurde.
Die Back-End-Schaltung 152 kann einen Code des zweiten Rests bestimmen, wobei der Code des zweiten Rests den verstärkten Rest plus die bekannte Verschiebung, z.B. 1 mV, darstellt. Die Back-End-Schaltung 152 kann dann die erste und zweite verstärkte Restspannung mit einer Differenz zwischen dem ersten und zweiten Code, die an den DAC angelegt sind, vergleichen, um Informationen über eine Verstärkung des Restverstärkungsverstärkers 116 zu bestimmen. Die Differenz zwischen den zwei Codes der Reste kann die numerische Änderung darstellen, die am Ausgang der ADC-Schaltung stattfindet, wenn eine bekannte Verschiebung an den Eingang des RGAs 116 angelegt wird. Die Back-End-ADC-Schaltung kann die numerische Änderung nutzen, um die Verstärkung der gesamten Signalkette zu schätzen, einschließlich der Verstärkungsstufe und der Back-End-Schaltung. Daher kann die Back-End-ADC-Schaltung 152 die Verstärkung des RGAs 116 durch Messen der Differenz zwischen den zwei Resten schätzen.
Wie oben angegeben, kann die Back-End-Schaltung 152 Informationen über eine Verstärkung des RGAs 116 bestimmen. In einer Beispielimplementierung kann die Back-End-Schaltung 152 eine Komparatorschaltung sein, die allgemein die verstärkten Restspannungen bewertet, um zu bestimmen, welche der ersten und zweiten Restspannung größer als die andere ist. Es wurden zwei Codes an die DAC-Schaltung angelegt, und für eine bestimmte Verstärkung sollten die verstärkten Restspannungen um einen antizipierten Wert „X“ getrennt sein, z.B. 1 mV. Die Komparatorschaltung kann bestimmen, ob die Änderung der verstärkten Restspannungen größer als der antizipierte Wert „X“ ist, z.B. 1 mV. Auf diese Weise kann die Komparatorschaltung bestimmen, ob der antizipierte Wert zum Beispiel zu klein war. Mithilfe dieser Techniken können es diese Information dem ADC gestatten, adaptiv eine Verstärkung des Restverstärkungsverstärkers zu schätzen, wobei mehrere Schritte genutzt werden, um die Verstärkung entweder durch Erhöhen oder Verringern eines Schätzwerts auf Grundlage der bestimmten Informationen zu schätzen. In einigen Implementierungen kann es wünschenswert sein, eine Verstärkung mithilfe eines Mittelwerts mehrerer Umsetzungszyklen zu schätzen, um Rauschen zu minimieren oder herauszufiltern.
In einigen Implementierungen kann die ADC-Schaltung 150 einen Ausgabecode bestimmen, der den Abtastwert des Analogeingangssignals darstellt, z.B. Dout in 2, wobei der Ausgabecode auf dem ersten und zweiten Code sowie auf der ersten und zweiten verstärkten Restspannung beruht. Das heißt, nun, da die ADC-Schaltung 150 die zwei Reste von dem ersten und zweiten Code bestimmt hat, die an den DAC angelegt sind, und beide verstärkt hat, kann die Back-End-Schaltung 152 die verstärkten Reste nutzen, um den Ausgabecode des ADCs für den bestimmten Abtastwert des Analogeingangssignals zu bestimmen. Jeder der verstärkten Reste kann zur Erzeugung Energie verbrauchen. Allgemein ausgedrückt, kann die Verbesserung der Rauschunterdrückung erfordern, dass der Energieverbrauch erhöht wird. Die Nutzung beider verstärkter Reste kann einen akzeptablen Kompromiss zwischen der verbrauchten Energie und dem unterdrückten Rauschen schaffen.
In einigen Beispielimplementierungen, wie beispielsweise in 5 gezeigt, können zwei Back-End-ADC-Schaltungen dafür genutzt werden, die verstärkten Restspannungen aus der vorigen Stufe der Pipelined-ADC-Schaltung umzusetzen.
5 ist ein Abschnitt eines Blockdiagramms eines anderen Beispiels einer Pipelined-ADC-Schaltung, die verschiedene Techniken dieser Offenbarung implementieren kann. Der Abschnitt der dargestellten ADC-Schaltung 160 kann eine DAC-Schaltung 112 aufweisen, die Teil eines ersten ADCs einer ersten Stufe sein kann, z.B. Teil der ersten ADC-Schaltung 102 von 1, einen Restverstärkungsverstärker (RGA) 116, um den Rest von der ersten Stufe des ADCs zu verstärken, und zwei Back-End-Schaltungen, und zwar ADC2 A 162 und ADC2_B 164. Die Back-End-ADC-Schaltung ADC2 A 162 kann einen ersten Digitalcode D1 ausgeben, und die Back-End-ADC-Schaltung ADC2_B 164 kann einen zweiten Digitalcode D2 ausgeben, die durch eine Subtraktionsschaltung 166 verglichen werden und an eine Kalibrierungsmaschine 168 angelegt werden können, die Teil der SAR-Logik-Schaltung 128 von 2 sein kann.
Der Abschnitt der dargestellten ADC-Schaltung 160 kann ferner einen Referenzkondensator CREF aufweisen, an den ein Spannungssignal angelegt, z.B. zufällig angelegt werden kann. Der Referenzkondensator kann ein Kondensator sein, der während Umsetzungsoperationen nicht genutzt wird, und kann für Operationen der Kalibrierung von Verstärkung zwischen Stufen vorgesehen sein.
Die zwei Back-End-ADC-Schaltungen, und zwar ADC2_A 162 und ADC2_B 164, können gleichzeitig in Betrieb sein, was die Umsetzungsgeschwindigkeit der zwei Reste verbessern kann. Ein erster Rest, der durch den RGA 116 verstärkt wird, kann während einer Phase φ2 durch ADC2_A abgetastet werden. Dann kann der Referenzkondensator CREF umgeschaltet und ein zweiter Rest wie oben beschrieben erzeugt werden. Der zweite Rest kann durch den RGA 116 verstärkt und während einer Phase φ3 durch ADC2_B abgetastet werden.
In einigen Beispielimplementierungen kann die Steuerungsschaltung, z.B. die SAR-Logik- und Steuerungsschaltung 128 von 2, einen Schalter so steuern, dass er schließt, und während des Abtastens ein erstes zufälliges Signal an den Referenzkondensator CREF anlegen, eine erste verstärkte Restspannung von Stufe 1 an die Back-End-ADC-Schaltung ADC2_A 162 übertragen. Die Back-End-ADC-Schaltung ADC2_A 162 kann einen ersten Code bestimmen, der die erste verstärkte Restspannung darstellt.
Dann kann die Steuerungsschaltung ein Signal mit einer Polarität, die dem ersten zufälligen Signal entgegengesetzt ist, an den Referenzkondensator CREF anlegen und eine zweite verstärkte Restspannung von Stufe 1 an die Back-End-ADC-Schaltungen übertragen. Die Back-End-ADC-Schaltung ADC2_A 164 kann einen zweiten Code bestimmen, der die zweite verstärkte Restspannung darstellt. Dann kann die Steuerungsschaltung die zwei Codes, die die verstärkten Restspannungen darstellen (den ersten und zweiten Code), mit einer Differenz zwischen den Codes vergleichen, die an den kapazitiven DAC angelegt sind, die das Analogeingangssignal darstellen, um zumindest einige Informationen über die Verstärkung des Restverstärkers zu bestimmen, der für die Kalibrierung genutzt werden kann. Es sollte beachtet werden, dass in einigen Beispielausbildungen, anstatt zwei separate Back-End-ADC-Schaltungen wie in 5 zu nutzen, eine Back-End-ADC-Schaltung zweimal genutzt werden kann, um den ersten und zweiten Code aus der verstärkten Restspannung und der zweiten verstärkten Restspannung zu erzeugen.
Neben der Nutzung zu Kalibrierungszwecken können die vier Codes (die zwei Codes, die die zwei verstärkten Restspannungen darstellen, und die zwei Codes, die an die DAC-Schaltung angelegt wurden) dafür genutzt werden, einen Ausgabecode für die ADC-Schaltung zu bestimmen, der den Abtastwert des Analogeingangssignals darstellt. Das heißt, der Ausgabecode der ADC-Schaltung 160 kann auf den zwei Codes, die an die DAC-Schaltung (einschließlich Referenzkondensator C_REF ) angelegt sind, und den zwei Codes, die aus dem ersten und zweiten verstärkten Rest bestimmt werden, beruhen.
6 ist ein Abschnitt eines Beispiels eines Zeitdiagramms 170 für die Pipelined-ADC-Schaltung von 5. Nach der Umsetzung der ersten Stufe des Pipelined-ADCs („ADC1-Umsetzung“) kann die Restladungs-Übertragungsphase beginnen. Während der Restladungs-Übertragungsphase kann der erste Rest, der durch den RGA 116 verstärkt wird, während einer Phase φ2 durch ADC2_A 162 abgetastet werden. Dann kann der Referenzkondensator CREF umgeschaltet und ein zweiter Rest wie oben beschrieben erzeugt werden. Der zweite Rest kann durch den RGA 116 verstärkt und während einer Phase φ3 durch ADC2_B 164 abgetastet werden.
Während einer Umsetzungsphase kann jeder der zwei Back-End-ADC-Schaltungen ADC2_A 162 und ADC2_B 164 die Abtastwerte umsetzen und digitale Ausgabecodes erzeugen, die durch Summierung, Subtraktion oder eine andere numerische Operation verglichen werden können.
Wie oben erwähnt, kann die Nutzung der parallelen Back-End-ADC-Schaltungen die Gesamtgeschwindigkeit der ADC-Schaltung verbessern. Es können jedoch Verstärkungsfehlanpassungen zwischen den ADC-Schaltungen ADC2_A 162 und ADC2_B 164 vorliegen. Daher kann die Genauigkeit der Messung begrenzt sein. Um die Verstärkungsfehlanpassungen zu überwinden und die Genauigkeit der Messung zu verbessern, kann es daher in einigen Beispielausbildungen wünschenswert sein, dass die Steuerungsschaltung zufällig auswählt, welche Back-End-ADC-Schaltung ADC2_A 162 und ADC2_B 164 als erste auszuwählen ist.
7 ist ein Abschnitt eines Blockdiagramms eines anderen Beispiels einer Pipelined-ADC-Schaltung, die verschiedene Techniken dieser Offenbarung implementieren kann. Die Schaltung 180 von 7 kann der Schaltung von 4 ähnlich sein, wobei eine Messschaltung 182 hinzugefügt wurde. Anstatt zwei Back-End-ADC-Schaltungen zu nutzen, wie beispielsweise in 6, kann eine Messschaltung 182 dafür genutzt werden, die Restedifferenz zwischen den Umsetzungen umzusetzen. Die Messschaltung 182 kann eine Änderung der Ausgabe des RGAs 116 messen.
Im Gegensatz zu der in 6 gezeigten Beispielausbildung, die jeden der zwei Reste misst, kann die Messschaltung 182 von 7 die Differenz zwischen den zwei Resten messen. In einigen Beispielimplementierungen kann die Messschaltung 182 zwei Probekondensatoren aufweisen. Jeder Kondensator der Messschaltung 182 kann eine entsprechende erste und zweite Restspannung abtasten, sie kombinieren, um eine Deltaladung zu erzeugen, und dann die Deltaladung mithilfe einer ADC-Schaltung in einen Digitalcode oder ein Digitalwort umsetzen.
In einigen Beispielimplementierungen, wie nachstehend in Bezug auf die 8 und 9 beschrieben, kann es wünschenswert sein, eine Polarität der ersten Restspannung zu bestimmen und dann eine entgegengesetzte Polarität an den Referenzkondensator CREF anzulegen, bevor die zweite Restspannung erzeugt wird, wie beispielsweise in einer differenziellen Ausbildung.
8 ist ein Abschnitt eines Blockdiagramms eines anderen Beispiels einer Pipelined-ADC-Schaltung 190, die verschiedene Techniken dieser Offenbarung implementieren kann. Wie in 8 ersichtlich, kann der Referenzkondensator CREF an eine von einer positiven Referenzspannung V_REFP , einer negativen Referenzspannung V_REFN (oder Masse) und einer Gleichtaktspannung V_CM gekoppelt sein. Während der ersten Resterzeugung kann der Referenzkondensator CREF an die Gleichtaktspannung V_CM gekoppelt sein. In dem Beispiel, das in 8 gezeigt ist, ist die Ausgabe des RGAs 116 positiv und beträgt weniger als ein LSB/2 der DAC-Schaltung 112, wie bei 192 ersichtlich.
9 ist ein Abschnitt eines Blockdiagramms des Beispiels einer Pipelined-ADC-Schaltung, die in 8 gezeigt ist, mit einer zusätzlichen ADC-Schaltung, die an einen Ausgang des Restverstärkungsverstärkers gekoppelt ist. Insbesondere kann die Pipelined-ADC-Schaltung 200 von 9 eine ADC-Schaltung 202 aufweisen, die in einer Rückkopplungsausbildung zwischen den Ausgang des RGAs 116 und einen Schalter 204 geschaltet ist, der an den Referenzkondensator CREF gekoppelt ist.
Während des Abtastens kann der Referenzkondensator C_REF gegen eine Gleichtaktspannung V_CM geprüft werden. Nach dem Abtasten des analogen Eingangsspannungssignals kann der Code des DACs 112 als dessen beste Schätzung der abgetasteten Eingangsspannung bestimmt werden, und dieser Code kann an den DAC 112 angelegt werden. Der Rest wird höchstwahrscheinlich nicht null sein und entweder positiv oder negativ sein. Bei einer unsymmetrischen Schaltungsausbildung bedeutet eine positive Spannung, dass die Spannung höher als eine definierte Mittelskalenspannung ist, und die negative Spannung bedeutet, dass die Spannung niedriger als die bestimmte Mittelskalenspannung ist. Die Mittelskalenspannung ist gewöhnlich der Mittelpunkt zwischen der minimalen erreichbaren Spannung und der maximalen erreichbaren Spannung am Restverstärkerausgang.
Dann kann die ADC-Schaltung 202 dafür genutzt werden, die Polarität der ersten Restspannung zu bestimmen, und auf Grundlage dieser Information kann die linke Seite des Referenzkondensators C_REF von V_CM auf entweder die positive Referenzspannung V_REFP oder die negative Referenzspannung V_REFN geschaltet werden, um die Restspannung um ein Delta in der Richtung entgegengesetzter Polarität zu bewegen, das durch die Größe des Referenzkondensators CREF bestimmt wird, und eine zweite Restspannung zu erzeugen. Die zweite Restspannung kann innerhalb des Eingangsbereichs der Backend-Schaltung 152 begrenzt sein. Zurückkommend auf den Eingang, kann in diesem besonderen Beispiel der Eingangsbereich der Backend-Schaltung 152 +/-LSB/2 der DAC-Schaltung 112 entsprechen, und der Referenzkondensator CREF kann so bemessen sein, dass er ein Delta erzeugt, das gleich der Hälfte des Eingangsbereichs der Backend-Schaltung 152 ist. Bei einer anderen Ausbildung kann der Referenzkondensator CREF durch einen Mehrbit-CDAC ersetzt werden, und die ADC-Schaltung 202 kann ein Mehrbit-ADC sein, um eine genauere Kontrolle über die zweite Restspannung zu haben.
Nachdem die zweite Restspannung erzeugt wurde, kann die Backend-Schaltung 152 die Differenz zwischen der ersten Restspannung und der zweiten Restspannung messen und sie mit dem erwarteten Wert vergleichen und die Verstärkungsfehlerinformation des Restverstärkers ableiten.
In einigen Beispielimplementierungen kann die ADC-Schaltung eine Polarität der ersten verstärkten Restspannung bestimmen und den zweiten Code auf Grundlage der erfassten Polarität auswählen. Nach der ersten Resterzeugung kann die ADC-Schaltung 202, z.B. ein 1-Bit-Komparator, die Ausgabe des RGAs 116 erfassen und bestimmen, an welche Referenzspannung der Referenzkondensator CREF während der zweiten Umsetzung angeschlossen ist, um die Restspannung um LSB/2 zum entgegengesetzten Vorzeichen zu schieben. Es sollte beachtet werden, dass, wenn die ADC-Schaltung 202 mehr Auflösung aufweist, der Referenzkondensator CREF zum Beispiel durch einen Mehrbit-DAC ersetzt werden kann.
Dann kann die ADC-Schaltung 202 den Schalter 204 steuern, um den Referenzkondensator CREF an eine Referenzspannung mit einer Polarität zu koppeln, die der bestimmten Polarität der ersten Restspannung entgegengesetzt ist. Mit anderen Worten, die Art und Weise, wie der Referenzkondensator CREF umgeschaltet wird, kann auf der Polarität der ersten Restspannung beruhen. Auf diese Weise kann die ADC-Schaltung 202 dabei helfen, eine maximale erlaubte Amplitude zu injizieren, um die Verstärkungsmessung zu beschleunigen.
Zum Beispiel sei angenommen, dass der erste Rest +5 mV beträgt und dann eine Verschiebung von +5 mV durch den Referenzkondensator CREF hinzugefügt wird. Es möglich, dass eine Eingangsspannung von +10 mV am Eingang des Restverstärkungsverstärkers 116 zu groß ist, da der Bereich von Eingangsspannungen für Verstärker ohne Gegenkopplung oder dynamische Verstärker klein sein kann. Daher kann es wünschenswert sein, eine Verschiebung mit der entgegengesetzten Polarität hinzuzufügen, um den Spitzenwert zu begrenzen, wenn ein positiver erster Rest vorliegt.
Das Bestimmen, wie der Referenzkondensator CREF umzuschalten ist, kann auf der Polarität der ersten Restspannung am Ausgang des RGAs 116 beruhen, wie oben beschrieben, ist ein Ansatz. Ein anderer Ansatz zur Umschaltung des Referenzkondensators CREF kann darin bestehen, den Schalter 204 zufällig oder pseudozufällig zu steuern, um den Referenzkondensator CREF an eine Referenzspannung zu koppeln. Bei noch einem anderen Ansatz zur Umschaltung des Referenzkondensators CREF kann eine Nullverschiebung in einer ersten Umsetzung angewandt werden, und in einer zweiten Umsetzung kann eine Verschiebung angewandt werden (oder umgekehrt).
10 ist ein Abschnitt eines Blockdiagramms eines anderen Beispiels einer Pipelined-ADC-Schaltung 210, die verschiedene Techniken dieser Offenbarung implementieren kann. Die ADC-Schaltung, die in 10 gezeigt ist, kann Merkmale aufweisen, die der Schaltung ähnlich sind, die in 9 gezeigt ist. Zusätzlich kann der Referenzkondensator CREF in zwei Referenzkondensatoren C_REF1 und C_REF2 aufgeteilt sein. Die Nutzung zweier Referenzkondensatoren kann dabei helfen, die Notwendigkeit zu vermeiden, eine Präzisions-Gleichtaktspannung zu nutzen.
Jeder der zwei Referenzkondensatoren C_REF1 und C_REF2 kann über eine Zerhackerschaltung 212 an eine von einer positiven Referenzspannung V_REFP und einer negativen Referenzspannung V_REFN (oder Masse) gekoppelt sein. Die Zerhackerschaltung 212 kann durch ein zufälliges Signal oder Pseudosignal PN gesteuert werden. Die Zerhackerschaltung 212 kann dabei helfen, Fehlanpassungen zwischen den zwei Referenzkondensatoren C_REF1 und C_REF2 zu korrigieren.
Die Zerhackerschaltung 212 kann dafür genutzt werden, eine Gleichtaktspannung künstlich zu erzeugen. Durch Nutzung eines einzelnen Referenzkondensators und Aufteilen desselben in zwei Hälften, wobei eine Hälfte an eine positive Referenzspannung V_REFP und die andere Hälfte an eine negative Referenzspannung V_REFN angeschlossen wird, beträgt der effektive Wert V_REF/2 oder V_CM .
Um das Delta in dem zweiten Rest zu erzeugen, können die zwei Referenzkondensatoren C_REF1 und C_REF2 gleich bemessen und auf 0 und 1 initialisiert sein. Dann kann einer der zwei Referenzkondensatoren C_REF1 und C_REF2 während der zweiten Resterzeugung mithilfe der Schalter 204A, 204B umgeschaltet werden. Zum Beispiel kann eine Mischerschaltung genutzt werden, um ihre Nutzung zu mitteln.
Als ein Beispiel kann während einer ersten Phase der Referenzkondensator C_REF1 an eine positive Referenzspannung V_REFP und der Referenzkondensator C_REF2 an eine negative Referenzspannung V_REFN gekoppelt sein. Während einer zweiten Phase und auf Grundlage der Entscheidung, die durch die ADC-Schaltung 202 getroffen wurde, kann entweder der Referenzkondensator C_REF1 oder C_REF2 umgeschaltet werden.
Wie oben erwähnt, kann es für Anwendungen mit niedrigem Rauschen wünschenswert sein, einen Integrator ohne Gegenkopplung oder einen „dynamischen Verstärker“ als den Restverstärker für Verstärkung zwischen Stufen zu nutzen. Die Temperaturabweichung der Verstärkung kann bei derartigen Implementierungen jedoch hoch sein. Der Integrator ohne Gegenkopplung kann einen Strom erzeugen, der zu einer Eingangsspannung proportional ist, und sein Ausgangsstrom kann einen oder mehrere Kondensatoren laden, zum Beispiel in einer Back-End-ADC-Schaltung.
Die Kondensatoren in der Back-End-ADC-Schaltung können für eine feste Zeit, z.B. die Integrationszeit, geladen werden. Die Spannung an einem Anschluss der Kondensatoren kann sich von 0 V auf einen Wert der Verstärkung (A) multipliziert mit der Restspannung (V_RES) erhöhen. Wenn entweder die Transkonduktanz g_m des Integrators ohne Gegenkopplung zunimmt oder die Kapazität der Kondensatoren abnimmt, kann die Steigung der Rampe zunehmen.
Mithilfe verschiedener Techniken dieser Offenbarung können zwei Messungen durchgeführt werden, und die Differenz zwischen den zweien kann bestimmt werden. Zum Beispiel können die Kondensatoren in der Back-End-ADC-Schaltung mit einem ersten Strom geladen werden, der durch den Integrator ohne Gegenkopplung erzeugt wird. Dann können die Kondensatoren in der Back-End-ADC-Schaltung mit einem zweiten Strom geladen werden, der durch den Integrator ohne Gegenkopplung aus der zweiten Umsetzung erzeugt wurde und entgegengesetzte Polarität aufweist, ohne die Kondensatoren in der Back-End-ADC-Schaltung zurückzusetzen, um ihre Ladung aus der vorigen Umsetzung zu erhalten. Dies bewirkt, dass die Kondensatoren in dem Back-End-ADC das Delta zwischen dem ersten und zweiten Rest speichern.
Es können verschiedene Techniken genutzt werden, um den Fehler zwischen den zwei Resten zu korrigieren und somit die Verstärkung des Restverstärkers zu kalibrieren. Um die Verstärkung des Restverstärkers zu kalibrieren, kann die Steuerungsschaltung Korrekturtechniken im Digitalbereich, im Analogbereich oder in der Kombination der zwei Bereiche anwenden.
Zum Beispiel kann im Digitalbereich die Steuerungsschaltung einen digitalen Ausgabecode, z.B. von der Back-End-Schaltung 152, auf Grundlage der geschätzten Verstärkung des Restverstärkungsverstärkers skalieren. Als ein nicht einschränkendes Beispiel können der erste Ausgabecode und der zweite Ausgabecode addiert und dann durch die geschätzte Verstärkung des Restverstärkungsverstärkers dividiert werden.
Im Analogbereich können verschiedene Parameter angepasst oder justiert werden, um die Verstärkung des Restverstärkers zu kalibrieren. Zum Beispiel kann eine Integrationszeit der Kondensatoren in der Back-End-ADC-Schaltung angepasst werden. In einem anderen Beispiel kann die Kapazität der Kondensatoren in der Back-End-ADC-Schaltung angepasst werden. In einem anderen Beispiel kann die Transkonduktanz g_m des Restverstärkungsverstärkers angepasst werden.
11 ist ein Abschnitt eines Blockdiagramms eines anderen Beispiels einer Pipelined-ADC-Schaltung 220, die verschiedene Techniken dieser Offenbarung implementieren kann. Zu Veranschaulichungszwecken wurde der oben beschriebene Referenzkondensator CREF und dessen Umschalten zwischen Zuständen in den 11 bis 12 durch einen „Deltainjektions“-Block 222 ersetzt. Wie davor wird der Referenzkondensator CREF zwischen den zwei Resterzeugungen, oder der „Deltainjektion“, umgeschaltet. Die Back-End-ADC-Schaltung ADC2_A 162 kann einen ersten Digitalcode D1 ausgeben, und die Back-End-ADC-Schaltung ADC2_B 164 kann einen zweiten Digitalcode D2 ausgeben. Die Differenz D2 - D1 kann dafür genutzt werden, die Verstärkung zwischen Stufen des Restverstärkungsverstärkers 116, z.B. eines Integrators ohne Gegenkopplung, zu messen. Dann kann, wie oben erwähnt, die Differenz D2 - D1 an eine Integrationszeit-Steuerungsschaltung 224 angelegt werden, die zum Beispiel einen Filter aufweist, um die Integrationszeit der Kondensatoren in den Back-End-ADC-Schaltungen anzupassen.
Verschiedene Hinweise
Jeder der hier beschriebenen nicht einschränkenden Aspekte oder Beispiele kann für sich allein stehen oder in verschiedenen Permutationen oder Kombinationen mit einem oder mehreren der anderen Beispiele kombiniert werden.
Die obige detaillierte Beschreibung weist Verweise auf die beigefügten Zeichnungen auf, die Teil der detaillierten Beschreibung sind. Die Zeichnungen zeigen zur Veranschaulichung bestimmte Ausführungsformen, in denen die Erfindung ausgeführt werden kann. Diese Ausführungsformen werden hierin auch als „Beispiele“ bezeichnet. Solche Beispiele können zusätzliche Elemente zu den gezeigten oder beschriebenen aufweisen. Die betreffenden Erfinder ziehen jedoch auch Beispiele in Betracht, bei denen nur die gezeigten oder beschriebenen Elemente vorgesehen sind. Darüber hinaus ziehen die betreffenden Erfinder auch Beispiele in Betracht, die eine beliebige Kombination oder Permutation der gezeigten oder beschriebenen Elemente (oder eines oder mehrerer Aspekte davon) verwenden, entweder in Bezug auf ein bestimmtes Beispiel (oder einen oder mehrere Aspekte davon) oder in Bezug auf andere Beispiele (oder einen oder mehrere Aspekte davon), die hierin gezeigt oder beschrieben werden.
Im Falle widersprüchlicher Verwendungen zwischen diesem Dokument und anderen Dokumenten, die auf diese Weise durch Verweis einbezogen wurden, ist die Verwendung in diesem Dokument maßgebend.
In diesem Dokument werden die Begriffe „ein“ oder „eine“, wie in Patentdokumenten üblich, so genutzt, dass sie einen oder mehrere mit einschließen, unabhängig von anderen Fällen oder Verwendungen von „mindestens einem“ oder „einem oder mehreren“. In diesem Dokument wird der Begriff „oder“ als ein nicht exklusives Oder genutzt, so dass „A oder B“ „A aber nicht B“, „B aber nicht A“ und „A und B“ mit einschließt, sofern nicht anders angegeben. In diesem Dokument werden die Begriffe „einschließlich“ und „bei dem/denen“ als die Entsprechungen in klarem Englisch der jeweiligen Begriffe „umfassend“ und „wobei“ verwendet. Zudem sind in den folgenden Ansprüchen die Begriffe „enthaltend“ und „aufweisend“ nicht erschöpfend, d.h. ein System, eine Vorrichtung, ein Artikel, eine Zusammensetzung, eine Rezeptur oder ein Verfahren, das Elemente zusätzlich zu jenen enthält, die nach einem solchen Begriff in einem Anspruch aufgeführt sind, fällt nach wie vor in den Umfang jenes Anspruchs. Darüber hinaus werden in den folgenden Ansprüchen die Begriffe „erster“, „zweiter“ und „dritter“ usw. lediglich als Kennzeichnungen verwendet und sollen keine numerischen Anforderungen an ihre Objekte stellen.
Hierin beschriebene Verfahrensbeispiele können zumindest teilweise maschinen- oder computerimplementiert sein. Einige Beispiele können einen computerlesbaren Datenträger oder einen maschinenlesbaren Datenträger aufweisen, der mit Anweisungen codiert ist, mit denen ein elektronisches Gerät so ausgebildet werden kann, dass es die Verfahren ausführt, die in den obigen Beispielen beschrieben sind. Eine Implementierung derartiger Verfahren kann Code aufweisen, wie beispielsweise Mikrocode, Assemblersprachencode, einen Code einer höheren Sprache oder dergleichen. Dieser Code kann computerlesbare Anweisungen zur Durchführung verschiedener Verfahren aufweisen. Der Code kann Abschnitte von Computerprogrammprodukten bilden. Ferner kann in einem Beispiel der Code auf einem oder mehreren flüchtigen, nichttransitorischen oder nichtflüchtigen, greifbaren computerlesbaren Datenträgern, beispielsweise während der Ausführung oder zu anderen Zeiten, greifbar gespeichert werden. Beispiele für diese greifbaren computerlesbaren Datenträger können unter anderem Festplatten, entfernbare Magnetplatten, entfernbare optische Platten (z.B. Compact Disks und digitale Videodisks), Magnetkassetten, Speicherkarten oder -sticks, Direktzugriffsspeicher (RAMs), Nur-LeseSpeicher (ROMs) und dergleichen sein.
Die obige Beschreibung soll veranschaulichend und nicht einschränkend sein. Zum Beispiel können die oben beschriebenen Beispiele (oder ein oder mehrere Aspekte davon) in Kombination miteinander genutzt werden. Es können auch andere Ausführungsformen genutzt werden, zum Beispiel durch einen Durchschnittsfachmann nach Durchsicht der obigen Beschreibung. Die Zusammenfassung wird bereitgestellt, um dem Leser eine schnelle Feststellung der Art der technischen Offenbarung zu ermöglichen. Sie wird mit der Maßgabe eingereicht, dass sie nicht zur Auslegung oder Begrenzung des Umfangs oder der Bedeutung der Ansprüche genutzt wird. Außerdem können in der vorstehenden detaillierten Beschreibung verschiedene Merkmale gruppiert sein, um die Offenbarung zu straffen. Dies sollte nicht dahingehend ausgelegt werden, dass ein nicht beanspruchtes offenbartes Merkmal für einen beliebigen Anspruch wesentlich ist. Vielmehr kann ein erfinderischer Gegenstand in weniger als allen Merkmalen einer bestimmten offenbarten Ausführungsform liegen. Daher werden hiermit die folgenden Ansprüche als Beispiele oder Ausführungsformen in die Detaillierte Beschreibung aufgenommen, wobei jeder Anspruch für sich genommen eine separate Ausführungsform darstellt, und es wird erwogen, dass derartige Ausführungsformen in verschiedenen Kombinationen oder Permutationen miteinander kombiniert werden können. Der Umfang der Erfindung sollte unter Bezugnahme auf die beigefügten Ansprüche zusammen mit dem vollen Umfang der Äquivalente, zu denen diese Ansprüche berechtigt sind, bestimmt werden.
Gemäß einem Aspekt werden verschiedene Hintergrundkalibrierungstechniken, um Verstärkung zwischen Stufen zu kalibrieren, z.B. in Pipelined-ADCs, beschrieben, um die Nutzung von Verstärkerschaltungen ohne Gegenkopplung als Restverstärker für bessere Energieeffizienz zu gestatten. Mithilfe verschiedener Techniken kann eine genau kontrollierte Störung zwischen zwei Umsetzungen injiziert werden, und die tatsächliche Störung nach einem Restverstärker kann gemessen werden. Durch Vergleichen der tatsächlichen Messung mit einem erwarteten Wert kann die Verstärkungsinformation des Restverstärkers geschätzt und die Kalibrierung dann angewandt werden.

Claims

Verfahren zur Schätzung einer Restverstärkung in einer Analog-Digital-Wandler-(ADC-) Schaltung mit einem Restverstärkungsverstärker, der an eine Digital-Analog-Wandler- (DAC-) Schaltung gekoppelt ist, das Verfahren aufweisend: Erzeugen einer ersten Restspannung eines Abtastwerts eines Analogeingangssignals in Bezug auf einen ersten Code, der an mindestens ein Referenzelement angelegt ist, das an den DAC gekoppelt ist; Verstärken der ersten Restspannung mithilfe des Restverstärkungsverstärkers, um eine erste verstärkte Restspannung bereitzustellen; Erzeugen einer zweiten Restspannung des Abtastwerts des Analogeingangssignals in Bezug auf einen zweiten Code, der an das mindestens eine Referenzelement angelegt ist; Verstärken der zweiten Restspannung mithilfe des Restverstärkungsverstärkers, um eine zweite verstärkte Restspannung bereitzustellen; und Vergleichen der ersten und zweiten verstärkten Restspannung mit einer Differenz zwischen dem ersten und zweiten Code, die an das mindestens eine Referenzelement angelegt sind, um Informationen über die Restverstärkung des Restverstärkungsverstärkers zu bestimmen.
Verfahren nach Anspruch 1, ferner aufweisend: Bestimmen eines Ausgabecodes, der den Abtastwert des Analogeingangssignals darstellt, wobei der Ausgabecode auf dem ersten und zweiten Code sowie auf der ersten und zweiten verstärkten Restspannung beruht.
Verfahren nach einem der vorhergehenden Ansprüche, wobei ein Absolutwert der Differenz zwischen dem ersten und zweiten Code, die an das mindestens eine Referenzelement angelegt sind, ein vorbestimmter Wert ist.
Verfahren nach einem der vorhergehenden Ansprüche, ferner aufweisend: Bestimmen eines dritten Codes, der die erste verstärkte Restspannung darstellt; und Bestimmen eines vierten Codes, der die zweite verstärkte Restspannung darstellt, wobei Vergleichen der ersten und zweiten verstärkten Restspannung mit einer Differenz zwischen dem ersten und zweiten Code, die an das mindestens eine Referenzelement angelegt sind, Kombinieren des ersten, zweiten, dritten und vierten Codes aufweist.
Verfahren nach Anspruch 4, ferner aufweisend: Bestimmen eines Ausgabecodes für die ADC-Schaltung, der den Abtastwert des Analogeingangssignals darstellt, wobei der Ausgabecode auf jedem des ersten, zweiten, dritten und vierten Codes beruht.
Verfahren nach einem der vorhergehenden Ansprüche, wobei eine erwartete Polarität der ersten Restspannung einer erwarteten Polarität der zweiten Restspannung entgegengesetzt ist.
Verfahren nach einem der vorhergehenden Ansprüche, ferner aufweisend: Bestimmen einer Polarität der ersten Restspannung; und Anpassen der ersten Restspannung auf Grundlage der bestimmten Polarität, um die erste Restspannung in einer Richtung entgegengesetzter Polarität zu bewegen.
Verfahren nach einem der vorhergehenden Ansprüche, ferner aufweisend: Bestimmen einer Polarität der ersten verstärkten Restspannung und Auswählen des zweiten Codes auf Grundlage der bestimmten Polarität.
Verfahren nach einem der vorhergehenden Ansprüche, ferner aufweisend: adaptives Schätzen der Verstärkung des Restverstärkungsverstärkers entweder durch Erhöhen oder Verringern eines Schätzwerts der Verstärkung auf Grundlage der bestimmten Informationen.
Verfahren nach einem der vorhergehenden Ansprüche, ferner aufweisend: Justieren des Restverstärkungsverstärkers mithilfe der bestimmten Informationen.
Analog-Digital-Wandler- (ADC-) Schaltung zur Schätzung einer Restverstärkung eines Restverstärkungsverstärkers, der an einen Ausgang einer Digital-Analog-Wandler-(DAC-) Schaltung gekoppelt ist, die ADC-Schaltung aufweisend: mindestens ein Referenzelement, das an den Eingang des Restverstärkungsverstärkers gekoppelt ist; eine Steuerungsschaltung, die dazu ausgebildet ist, die Anlegung eines ersten und zweiten Codes an das mindestens eine Referenzelement zu steuern, um eine entsprechende erste und zweite Restspannung eines Abtastwerts eines Analogeingangssignals zu erzeugen, wobei die erste und zweite Restspannung durch den Restverstärkungsverstärker verstärkt werden, um eine erste und zweite verstärkte Restspannung zu erzeugen; und eine Back-End-Schaltung, die an einen Ausgang des Restverstärkungsverstärkers gekoppelt ist, wobei die Back-End-Schaltung dazu ausgebildet ist, die erste und zweite verstärkte Restspannung mit einer Differenz zwischen dem ersten und zweiten Code zu vergleichen, die an das mindestens eine Referenzelement angelegt sind, um Informationen über die Restverstärkung des Restverstärkungsverstärkers zu bestimmen.
ADC-Schaltung nach Anspruch 11, wobei die Back-End-Schaltung eine erste und zweite ADC-Schaltung aufweist.
ADC-Schaltung nach Anspruch 11 oder 12, wobei die Steuerungsschaltung zufällig zwischen der ersten und zweiten ADC-Schaltung auswählt.
ADC-Schaltung nach einem der Ansprüche 11 bis 13, wobei der Restverstärkungsverstärker eine Integratorschaltung ohne Gegenkopplung aufweist.
ADC-Schaltung nach einem der Ansprüche 11 bis 14, ferner aufweisend: eine Rückkopplungs-ADC-Schaltung, die zwischen einen Ausgang des Restverstärkungsverstärkers und das mindestens eine Referenzelement geschaltet ist, wobei der Rückkopplungs-ADC dazu ausgebildet ist, eine Polarität der ersten verstärkten Restspannung zu bestimmen und den zweiten Code auf Grundlage der bestimmten Polarität zu bestimmen.
ADC-Schaltung nach einem der Ansprüche 11 bis 15, wobei das mindestens eine Referenzelement einen ersten Referenzkondensator und einen zweiten Referenzkondensator aufweist, die ADC-Schaltung ferner aufweisend: eine Zerhackerschaltung, die an den ersten und zweiten Referenzkondensator gekoppelt ist.
ADC-Schaltung nach einem der Ansprüche 11 bis 16, wobei das mindestens eine Referenzelement einen Teil der DAC-Schaltung bildet, und/oder wobei die Steuerungsschaltung eine aufeinanderfolgende Successive-Approximation-Register-Logikschaltung aufweist.
Analog-Digital-Wandler- (ADC-) Schaltung zur Schätzung einer Restverstärkung eines Restverstärkungsverstärkers, der an einen Ausgang einer Digital-Analog-Wandler-(DAC-) Schaltung gekoppelt ist, die ADC-Schaltung aufweisend: Mittel zum Erzeugen einer ersten Restspannung eines Abtastwerts eines Analogeingangssignals in Bezug auf einen ersten Code, der an mindestens ein Referenzelement angelegt ist, das an den DAC gekoppelt ist; Mittel zum Verstärken der ersten Restspannung mithilfe des Restverstärkungsverstärkers, um eine erste verstärkte Restspannung bereitzustellen; Mittel zum Erzeugen einer zweiten Restspannung des Abtastwerts des Analogeingangssignals in Bezug auf einen zweiten Code, der an mindestens ein Referenzelement angelegt ist; Mittel zum Verstärken der zweiten Restspannung mithilfe des Restverstärkungsverstärkers, um eine zweite verstärkte Restspannung bereitzustellen; und Mittel zum Vergleichen der ersten und zweiten verstärkten Restspannung mit einer Differenz zwischen dem ersten und zweiten Code, die an mindestens ein Referenzelement angelegt sind, um Informationen über die Restverstärkung des Restverstärkungsverstärkers zu bestimmen.
ADC-Schaltung nach Anspruch 18, ferner aufweisend: Mittel zum Bestimmen eines Ausgabecodes, der den Abtastwert des Analogeingangssignals darstellt, wobei der Ausgabecode auf dem ersten und zweiten Code sowie auf der ersten und zweiten verstärkten Restspannung beruht.
Verfahren nach einem der Ansprüche 1 bis 10 oder ADC-Schaltung nach einem der Ansprüche 11 bis 19, wobei das mindestens eine Referenzelement einen Kondensator und/oder einen Widerstand aufweist.