CN104410417B - 一种双采样伪劈分结构快速数字校准算法 - Google Patents
一种双采样伪劈分结构快速数字校准算法 Download PDFInfo
- Publication number
- CN104410417B CN104410417B CN201410610648.0A CN201410610648A CN104410417B CN 104410417 B CN104410417 B CN 104410417B CN 201410610648 A CN201410610648 A CN 201410610648A CN 104410417 B CN104410417 B CN 104410417B
- Authority
- CN
- China
- Prior art keywords
- rsqb
- lsqb
- circuit
- grade
- moment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种双采样伪劈分结构快速数字校准算法,是应用于由采样保持电路和由N级电路串联而成的流水级电路以及数字冗余电路组成的流水线ADC中,其特征是在偶时刻和奇时刻分别采样输出信号用作流水线ADC的输入信号;奇时刻注入随机信号作为扰动,偶时刻则不注入,两路输出的差值传递给后台校正单元,利用信号相关性以实现误差信息的实时提取和补偿,当误差得到正确的校准之后,两路转换输出值的算术平均值作为流水线ADC最后的转换输出值。本发明能降低模拟电路的设计难度并保证系统的性能,电路消耗小,校准速度更快,且能进行高精度的校准。
Description
技术领域
本发明涉及高速、高精度模数转换技术领域,具体来讲,涉及一种双采样伪劈分结构快速数字校准算法。
背景技术
流水线ADC由于容易获得高速高精度等特点,被广泛应用于无线通信、CCD图像数据处理、超声监测等高速应用领域。但是,随着CMOS工艺的演进,器件尺寸按比例缩减、电源电压降低以及晶体管本征增益变低等因素的存在使得电路的非理想效应更加凸显,为高性能模数转换器的设计带来诸多困难。利用大规模数字电路在工艺、面积和功耗上的优势,减轻高性能ADC存在于架构、工艺、性能、面积、功耗等多方面的设计约束,即采用数字校准电路换取模拟电路系统的性能提升成为当前的研究热点。
由于工艺偏差以及环境温度变化,采样电容之间会有一定程度的相对偏差,运放的增益也不可能做到无穷即运放增益的有限性,等效为级间增益误差对模数转换器转换的精度产生影响。国内外已有若干针对流水线ADC级间增益误差校准的研究出现,国内如丁洋、王宗民等人发明的一种流水线ADC多比特子DAC电容失配校准方法(丁洋,王宗民,周亮.一种流水线ADC多比特子DAC电容失配校准方法.中国专利:201110362025.2,2011-11-15);任俊彦和林楷辉等一种流水线ADC的数字后台校准电路(任俊彦,林楷辉,罗磊,余北,朱瑜,叶凡,许俊,李宁,李巍.一种数字后台校准电路.中国专利:200910195739.1,2009-09-16),但这些方法要么需要中断ADC的正常操作,无法实现实时校准;要么实现后台校准,然而他们的校准速度却很慢。许多系统要求高精度ADC的校准技术快速、有效,如何提高校准算法的收敛速度是亟待解决的关键性问题。Roberto G.Massolini和Giovanni Cesura等采用LMS迭代法和拉格朗日内插技术实现快速校准(Roberto G.Massolini,Giovanni Cesura,Rinaldo Castello.A fully digital fast convergence algorithm for nonlinearitycorrection in multistage ADC[J].IEEE Transactions on Circuits and Systems II,2006,53(5):389-393.),然而这种算法实现起来复杂,且校准精度有限。A.Imran和J.DavidA等人提出劈分(split)结构,将单个ADC劈分成两个结构相同、面积减半的ADC,在输出端用LMS迭代法估计误差(Imran Ahmed,David A.Johns.An 11-Bit 45 MS/s Pipelined ADCWith Rapid Calibration of DAC Errors in a Multibit Pipeline Stage[J].IEEEJournal of Solid-State Circuits,2008,43(7):1626-1637.),然而这种方案增加了ADC转换器的空间通道来实现增加ADC输出信号的采集,模拟电路实现复杂。
发明内容
本发明的目的在于克服现有技术的不足,提供一种双采样伪劈分结构快速数字校准算法,以期降低模拟电路的设计难度并保证系统的性能,电路消耗小,校准速度更快,且能进行高精度的校准。
本发明为解决技术问题采用如下技术方案:
本发明一种双采样伪劈分结构快速数字校准算法,是应用于由采样保持电路和由N级电路串联而成的流水级电路以及数字冗余电路组成的流水线ADC中,其特点是按如下步骤进行:
步骤1、所述采样保持电路接收外部的输入信号Vin[n],并分别在t=2n的偶时刻和t=2n+1的奇时刻进行采样,获得偶时刻输出电压Vish[2n]和奇时刻输出电压Vish[2n+1]后传输至所述流水级电路;
步骤2、以所述流水级电路的第1级电路为被校准级电路,分别利用式(1)和式(2)对所述偶时刻输出电压Vish[2n]和奇时刻输出电压Vish[2n+1]进行转换,获得偶时刻数字输出信号DOUT[2n]和奇时刻数字输出信号DOUT[2n+1]:
式(1)和式(2)中,PN为伪随机信号,Qs1是流水级电路的第1级电路的量化噪声,G1为第1级电路的级间增益,为第1级电路的估计级间增益,QADC是除第1级电路以外的N-1级电路的量化噪声;γ为所述注入随机信号PN的摆幅,其值为第1级流水级的失调误差的一半;
步骤3、利用式(3)获得所述偶时刻数字输出信号DOUT[2n]和奇时刻数字输出信号DOUT[2n+1]之间的差值De[n]:
步骤4、将所述差值De[n]与随机信号PN利用式(4)进行相关运算获得第1级电路的级间增益误差Δ[n]:
并有:
式(4)中,中间值Vn[n]与随机信号PN不相关,则逐渐逼近于零,级间增益误差Δ[n]与成正比;
步骤5、利用式(6)所示的LMS算法对所述级间增益误差Δ[n]进行迭代,使得所述第1级电路的估计级间增益逐步逼近于所述第1级电路的级间增益G1:
式(6)中,μ为迭代步长;
步骤6、所述LMS迭代输出稳定,获得所述第1级电路的估计级间增益近似等于所述第1级电路的级间增益G1,从而使得第一级级间增益误差消除;
步骤7、利用式(7)获得流水线ADC的转换输出值DOUT:
以所述转换输出值DOUT实现流水线ADC第1级增益误差校准。
与已有技术相比,本发明有益效果体现在:
1、本发明通过采样保持电路在时间域上对输入信号进行偶时刻和奇时刻采样的双ADC采样,与传统劈分结构ADC相比,在保证系统的信噪比的前提下,系统的面积和功耗大大降低。
2、本发明基于双采样伪劈分结构的数字校准方法,完全在数字域进行,通过数字处理来实现模拟电路性能的提升,克服了模拟电路在先进工艺设计的不足,大大提高了整个ADC系统可靠性。
3、本发明依靠自适应迭代算法进行滤波运算就可以使误差参数逐步收敛到实际值,算法简单,不需要计算有关的相关函数,不需要矩阵求逆运算,计算复杂度低、易于硬件实现;
4、本发明对ADC的校准完全在后台进行,不需要打断前台转换器的正常转换,实现实时校准,且校准速度更快。
附图说明
图1是传统流水线模数转换器结构图;
图2是本发明的双采样伪劈分快速校准技术的原理图;
图3是本发明的双采样伪劈分快速校准的级间增益估计电路图;
图4是本发明的双采样伪劈分快速校准的级间增益收敛过程图;
图5a是图2中未经过校准的流水线ADC转换输出信号的频谱;
图5b是图2中经过校准后的流水线ADC转换输出信号的频谱。
具体实施方式
本实施例中,本发明方法是应用于如图1所示的由采样保持电路和由N级电路串联而成的流水级电路以及数字冗余电路组成的流水线ADC中。
本发明应用在12bit采样频率150MHz的流水线ADC为例,流水线ADC的架构为:第1级采用2.5位/级的流水线级电路,中间7级流水级采用1.5位/级的流水线级电路,最后一级流水级采用3位快闪ADC。本发明针对第一级流水级电路级间增益误差实施校准,图2所示为校准原理图。
一种应用于高速、高精度流水线ADC的双采样伪劈分结构快速数字校准算法,输入信号Vin[n]输入采样保持电路,在偶时刻和奇时刻分别采样输出信号Vish[2n]和Vish[2n+1],用作流水线ADC的输入信号。在流水线ADC的转换过程中,奇时刻注入随机信号作为扰动,偶时刻则不注入,两路输出的差值传递给后台校正单元,利用信号相关性以实现误差信息的实时提取和补偿,从而解决级间增益误差对模数转换器转换精度的影响。当误差得到正确的校准之后,两路转换输出值的算术平均值作为流水线ADC最后的转换输出值。具体地是按如下步骤进行:
步骤1、所述采样保持电路接收外部的输入信号Vin[n],并分别在t=2n的偶时刻和t=2n+1的奇时刻进行采样,获得偶时刻输出电压Vish[2n]和奇时刻输出电压Vish[2n+1]后传输至所述流水级电路;
步骤2、以所述流水级电路的第1级电路为被校准级电路,分别利用式(1)和式(2)对所述偶时刻输出电压Vish[2n]和奇时刻输出电压Vish[2n+1]进行转换,获得偶时刻数字输出信号DOUT[2n]和奇时刻数字输出信号DOUT[2n+1]:
式(1)和式(2)中,PN为伪随机信号,Qs1是流水级电路的第1级电路的量化噪声,G1为第1级电路的级间增益,为第1级电路的估计级间增益,QADC是除第1级电路以外的N-1级电路的量化噪声;γ为所述注入随机信号PN的摆幅,其值为第1级流水级的失调误差的一半;
本例中,第1级采用2.5位/级的流水线级电路,失调电压的允许范围为由本级量化位数决定的LSB/2=VFS/8,VFS为输入信号的摆幅,则γ取值为VFS/8。
步骤3、利用式(3)获得所述偶时刻数字输出信号DOUT[2n]和奇时刻数字输出信号DOUT[2n+1]之间的差值De[n]:
如图3所示,D1[2n]为流水线ADC偶时刻第1级流水级的数字输出信号,DBE[2n]为流水线ADC偶时刻除第1级流水级以外的流水级数字输出信号,D1[2n+1]为流水线ADC奇时刻第1级流水级的数字输出信号,DBE[2n+1]为流水线ADC奇时刻除第1级流水级以外的流水级数字输出信号。偶时刻的数字输出D1[2n]通过延迟单元与奇时刻的数字输出信号D1[2n]对齐并做差得到De[n]。
步骤4、将所述差值De[n]与随机信号PN利用式(4)进行相关运算获得第1级电路的级间增益误差Δ[n]:
并有:
式(4)中,中间值Vn[n]与随机信号PN不相关,则逐渐逼近于零,级间增益误差Δ[n]与成正比;
步骤5、利用式(6)所示的LMS算法对所述级间增益误差Δ[n]进行迭代,使得所述第1级电路的估计级间增益逐步逼近于所述第1级电路的级间增益G1:
式(6)中,μ为迭代步长,本实施例中LMS迭代的步长μ=2-12;
步骤6、所述LMS迭代输出稳定,获得所述第1级电路的估计级间增益近似等于所述第1级电路的级间增益G1,第一级级间增益误差消除。
如图4所示,在1000次LMS迭代运算后,增益值都趋于稳定,此时算法收敛,则第一级级间增益误差消除。
步骤7、利用式(7)获得流水线ADC的转换输出值DOUT:
以所述转换输出值DOUT实现流水线ADC第1级增益误差校准;对流水线ADC的其他流水级级间增益误差进行正确补偿后,ADC的级间增益失配被消除。
图5a是所实施例系统未经过校准后的输出频谱图,由于增益误差的存在,噪声本底电平与杂散失真特性均存在不同程度的恶化。
图5b是所实施例系统经过校准后的输出频谱图,经过补偿后高次谐波与互调分量基本被抑制到本底以下。
Claims (1)
1.一种双采样伪劈分结构快速数字校准方法,是应用于由采样保持电路和由N级电路串联而成的流水级电路以及数字冗余电路组成的流水线ADC中,其特征是按如下步骤进行:
步骤1、所述采样保持电路接收外部的输入信号Vin[n],并分别在t=2n的偶时刻和t=2n+1的奇时刻进行采样,获得偶时刻输出电压Vish[2n]和奇时刻输出电压Vish[2n+1]后传输至所述流水级电路;
步骤2、以所述流水级电路的第1级电路为被校准级电路,分别利用式(1)和式(2)对所述偶时刻输出电压Vish[2n]和奇时刻输出电压Vish[2n+1]进行转换,获得偶时刻数字输出信号DOUT[2n]和奇时刻数字输出信号DOUT[2n+1]:
式(1)和式(2)中,PN为伪随机信号,Qs1是流水级电路的第1级电路的量化噪声,G1为第1级电路的级间增益,为第1级电路的估计级间增益,QADC是除第1级电路以外的N-1级电路的量化噪声;γ为所述注入随机信号PN的摆幅,其值为第1级流水级的失调误差的一半;
步骤3、利用式(3)获得所述偶时刻数字输出信号DOUT[2n]和奇时刻数字输出信号DOUT[2n+1]之间的差值De[n]:
步骤4、将所述差值De[n]与随机信号PN利用式(4)进行相关运算获得第1级电路的级间增益误差Δ[n]:
并有:
式(4)中,中间值Vn[n]与随机信号PN不相关,则逐渐逼近于零,级间增益误差Δ[n]与成正比;
步骤5、利用式(6)所示的LMS算法对所述级间增益误差Δ[n]进行迭代,使得所述第1级电路的估计级间增益逐步逼近于所述第1级电路的级间增益G1:
式(6)中,μ为迭代步长;
步骤6、所述LMS迭代输出稳定,获得所述第1级电路的估计级间增益近似等于所述第1级电路的级间增益G1,从而使得第一级级间增益误差消除;
步骤7、利用式(7)获得流水线ADC的转换输出值DOUT:
以所述转换输出值DOUT实现流水线ADC第1级增益误差校准。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410610648.0A CN104410417B (zh) | 2014-11-03 | 2014-11-03 | 一种双采样伪劈分结构快速数字校准算法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410610648.0A CN104410417B (zh) | 2014-11-03 | 2014-11-03 | 一种双采样伪劈分结构快速数字校准算法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104410417A CN104410417A (zh) | 2015-03-11 |
CN104410417B true CN104410417B (zh) | 2017-07-21 |
Family
ID=52648018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410610648.0A Active CN104410417B (zh) | 2014-11-03 | 2014-11-03 | 一种双采样伪劈分结构快速数字校准算法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104410417B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10608655B1 (en) | 2018-12-06 | 2020-03-31 | Analog Devices, Inc. | Inter-stage gain calibration in double conversion analog-to-digital converter |
CN112737583B (zh) * | 2020-12-28 | 2022-10-25 | 南京邮电大学 | 一种高精度的流水线adc及前端校准方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101355363A (zh) * | 2007-07-23 | 2009-01-28 | 联发科技股份有限公司 | 流水线式模数转换器以及增益误差校正方法 |
US7602323B2 (en) * | 2007-04-04 | 2009-10-13 | The Regents Of The University Of California | Digital background correction of nonlinear error ADC's |
CN102025373A (zh) * | 2009-09-16 | 2011-04-20 | 复旦大学 | 一种数字后台校准电路 |
CN102291141A (zh) * | 2011-04-22 | 2011-12-21 | 合肥工业大学 | 无冗余通道的时间交叉adc劈分校准结构及其自适应校准方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7035756B2 (en) * | 2003-12-17 | 2006-04-25 | Texas Instruments Incorporated | Continuous digital background calibration in pipelined ADC architecture |
-
2014
- 2014-11-03 CN CN201410610648.0A patent/CN104410417B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7602323B2 (en) * | 2007-04-04 | 2009-10-13 | The Regents Of The University Of California | Digital background correction of nonlinear error ADC's |
CN101355363A (zh) * | 2007-07-23 | 2009-01-28 | 联发科技股份有限公司 | 流水线式模数转换器以及增益误差校正方法 |
CN102025373A (zh) * | 2009-09-16 | 2011-04-20 | 复旦大学 | 一种数字后台校准电路 |
CN102291141A (zh) * | 2011-04-22 | 2011-12-21 | 合肥工业大学 | 无冗余通道的时间交叉adc劈分校准结构及其自适应校准方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104410417A (zh) | 2015-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN201957001U (zh) | 一种可进行后台数字校准的流水线式模数转换器 | |
CN103281083B (zh) | 带数字校正的逐次逼近全差分模数转换器及其处理方法 | |
CN104467842A (zh) | 一种带参考通道的tiadc的数字后台实时补偿方法 | |
US8174423B2 (en) | Pipelined analog-to-digital converter and sub-converter stage | |
CN109361390B (zh) | 用于时间交织adc通道间采样时间误差校正模块及方法 | |
CN108809310B (zh) | 无源基于时间交织SAR ADC的带通Delta-Sigma调制器 | |
CN107453756B (zh) | 一种用于流水线adc的前端校准方法 | |
CN100563110C (zh) | 一种流水线式模数转换器的前向误差补偿校正方法及装置 | |
CN111030954A (zh) | 一种基于压缩感知的多通道采样的宽带功放预失真方法 | |
CN106209103B (zh) | 基于频谱分析的tiadc增益和时间误差的校正方法 | |
CN102332919A (zh) | 一种模数转换器 | |
CN104410417B (zh) | 一种双采样伪劈分结构快速数字校准算法 | |
CN101882929A (zh) | 流水线模数转换器输入共模电压偏移补偿电路 | |
CN105656434A (zh) | 基于修改分段线性函数的功放数字预失真装置及方法 | |
CN103957009A (zh) | 一种对压缩采样系统低通滤波器进行补偿的方法 | |
Naderi et al. | Algorithmic-pipelined ADC with a modified residue curve for better linearity | |
CN104682958B (zh) | 一种带噪声整形的并行逐次逼近模数转换器 | |
CN107342750B (zh) | 适用于多奈奎斯特区的分数延迟优化方法及其实现结构 | |
CN110224701B (zh) | 一种流水线结构adc | |
CN116594593A (zh) | 一种基于理查森外推法的数字微分器及其优化结构 | |
CN102868650A (zh) | 一种正交i/q信号相位失衡校正电路 | |
CN102594352A (zh) | 采样保持电路和采用该电路的流水线模数转换器动态范围扩展方法 | |
CN103401529A (zh) | 复数带通滤波器电路的直流偏差校正方法 | |
CN205754281U (zh) | 一种流水线式模数转换器 | |
CN111181564B (zh) | 一种sar型adc的增益误差的校准装置及其校准方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant |