DE102005017304B3

DE102005017304B3 - Digital/Analog-Wandler mit Selbstkalibrierung

Info

Publication number: DE102005017304B3
Application number: DE102005017304A
Authority: DE
Inventors: Martin Clara; Antonio Di Giandomenico; Wolfgang Klatzer; Luca Gori
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2005-04-14
Filing date: 2005-04-14
Publication date: 2006-11-02
Anticipated expiration: 2025-04-15
Also published as: US7372383B2; US20060232455A1

Abstract

Die Erfindung betrifft ein Verfahren zum Kalibrieren eines eine Vielzahl von Wandlerzellen und zumindest eine Referenzzelle aufweisenden Digital/Analog-Wandlers, bei dem der jeweilige Wert einer Wandlerzelle nacheinander auf den Wert der Referenzzelle kalibriert wird, wobei zum Kalibrieren einer Wandlerzelle jeweils eine Kalibrierdauer vorgesehen ist, innerhalb der die Kalibrierung dieser Wandlerzelle vorgenommen wird, wobei zum Kalibrieren aller Wandlerzellen zumindest zwei unterschiedliche Kalibrierdauern vorgesehen sind. Die Erfindung betrifft einen entsprechenden Digital/Analog-Wandler.

Description

Die Erfindung betrifft ein Verfahren zum Kalibrieren eines Digital/Analog-Wandlers mit Selbstkalibrierung sowie einen entsprechenden Digital/Analog-Wandler.

Zum allgemeinen Hintergrund von D/A-Wandlern im Allgemeinen wird auf die US 6,346,901 B1 , die US 4,712,091 und die US 5,293,166 verwiesen. Zum allgemeinen Hintergrund von D/A-Wandlern mit Online-Selbstkalibrierung sei auf die Veröffentlichung von D. W. J. Groeneveld, H. J. Schouwenaars, H. A. H. Termeer, C. A. A. Bastiaansen, "A Self-Calibration Technique for Monolithic High-Resolution D/A Converters", IEEE Journal of Solid-State Circuits, Band 24, Dezember 1989, verwiesen.

Ein Digital/Analog-Wandler, nachfolgend auch kurz als D/A-Wandler bezeichnet, ist dazu ausgelegt, ein digitales Eingangssignal in ein analoges Ausgangssignal umzusetzen. Obwohl prinzipiell auf beliebige Digital/Analog-Wandler anwendbar, wird die vorliegende Erfindung sowie die ihr zugrunde liegende Problematik nachfolgend mit Bezug auf einen monolithisch integrierten, für Hochgeschwindigkeitsanwendungen ausgelegten D/A-Wandler mit einer Einrichtung zur Online-Selbstkalibrierung erläutert. Unter Online-Kalibrierung ist dabei zu verstehen, dass die Kalibrierung während des Betriebs des D/A-Wandlers, also quasi im Hintergrund, vorgenommen werden kann, ohne dass eine laufende D/A-Wandlung unterbrochen werden müsste.

Ein monolithisch integrierter D/A-Wandler weist typischerweise eine Vielzahl von in einer Wandlermatrix oder einem so genannten Wandlerarray angeordneter Wandlerzellen auf. Die einzelnen Wandlerzellen sind idealerweise identisch in ihrem Aufbau. Ein nahezu allen monolithisch integrierten D/A- Wandlern inhärentes Problem besteht darin, dass zwischen den einzelnen Wandlerzellen typischerweise Fehlanpassungen, so genannte Mismatches vorhanden sind, die sich als Verzerrungen im Spektrum des analogen Ausgangssignals bemerkbar machen. Diese Fehlanpassungen werden mit zunehmender Integration, also mit der zunehmenden Verkleinerung der sich auf der integrierten Schaltung befindlichen Strukturen, immer vorherrschender und ließen sich lediglich auf Kosten einer geringeren Integration und damit einer größeren Chipfläche reduzieren. Dies würde neben höheren Kosten für den D/A-Wandler allerdings auch zu einer geringeren Geschwindigkeit der Wandlung und somit zu einer geringeren Leistungsfähigkeit des D/A-Wandlers führen.

Für die Realisierung sehr hochwertiger Kommunikationssysteme mit digitaler Signalverarbeitung, wie sie beispielsweise im Mobilfunk und für Breitbandanwendungen verwendet werden, werden D/A-Wandler mit mittlerer oder hoher Abtastrate und bestmöglichen analogen Eigenschaften verwendet. Die Qualität und Genauigkeit solcher Hochgeschwindigkeits-D/A-Wandler hängt von einer Vielzahl unterschiedlicher Faktoren ab, von denen der so genannte störungsfreie Dynamikbereich (SFDR = spurious free dynamic range) des D/A-Wandler eine sehr entscheidende Kenngröße darstellt.

1 zeigt ein typisches Ausgangsspektrum AS, welches durch Fehlanpassungen der D/A-Wandlerzellen hervorgerufene Verzerrungen im Ausgangsspektrum aufweist. In 1 bezeichnet die gewellte Linie A das Quantisierungsrauschen. Neben der Frequenz Fin des Eingangssignals existieren auch Harmonische 2Fin, 3Fin bei Vielfachen der Frequenz Fin. Diese Harmonischen 2Fin, 3Fin begrenzen den störungsfreien Dynamikbereich SFDR des D/A-Wandlers, was insgesamt zu einer geringeren effektiven Auflösung führt. Der störungsfreie Dynamikbereich SFDR bezeichnet – wie aus 1 ersichtlich ist – die Differenz zwischen der maximalen Amplitude der Frequenz Fin des Eingangssignals und der Amplitude derjeni gen harmonischen Frequenzkomponente 2Fin, die die größte Amplitude unter den Harmonischen 2Fin, 3Fin aufweist.

Anhand der 2 wird nun ein beispielsweise aus der eingangs beschriebenen IEEE-Veröffentlichung bekanntes Kalibrierverfahren beschrieben, das dazu verwendet werden kann, den störungsfreien Dynamikbereich SFDR zu vergrößern. Das Beispiel in 2 zeigt das Kalibrierprinzip anhand eines 6 Bit D/A-Wandlers B, der also 63 weitestgehend gleich aufgebaute Wandlerzellen C aufweist. Der D/A-Wandler B weist für die Kalibrierung ferner eine redundante Wandlerzelle D (in 2 schraffiert dargestellt, Zelle 64) sowie eine nicht dargestellte Referenzzelle auf. Die Referenzzelle wird bei der Selbstkalibrierung herangezogen, um nacheinander alle Wandlerzellen des D/A-Wandlers B zu kalibrieren. Durch Verwendung der redundanten Wandlerzelle D kann die Selbstkalibrierung online, also auch während des Betriebs des D/A-Wandlers B, vorgenommen werden.

Im Beispiel in 2 sind zum Kalibrieren der Wandlerzellen C, D des D/A-Wandlers B insgesamt 64 Kalibrierzyklen K1–K64 vorgesehen, von denen in der 2 lediglich die ersten drei K1–K3 und der letzte K64 dargestellt wurden. Das Durchlaufen aller Kalibrierzyklen K1–K64 definiert eine so genannte Kalibrierschleife E. Innerhalb der Kalibrierschleife E werden beginnend mit der ersten Wandlerzelle nacheinander alle Wandlerzellen C einschließlich der redundanten Wandlerzelle D kalibriert. Das Kalibrierungsverfahren springt dann typischerweise wieder zur ersten Wandlerzelle, um in der nächsten Kalibrierschleife E die Wandlerzellen erneut zu kalibrieren.

Zum Kalibrieren einer jeweiligen Wandlerzelle C, D wird eine Kalibrierdauer T1–T64 benötigt. Diese Kalibrierdauer T1–T64 ist innerhalb der Kalibrierschleife E für jede Wandlerzelle C, D fest vorgegeben und somit konstant. Die allen Wandlerzellen C, D zugeordneten Kalibrierdauern T1–T64 sind also gleich.

Bei der Festlegung der Kalibrierdauer T1–T64 ist auf Folgendes zu achten: Zum Einen darf die Kalibrierdauer T1–T64 nicht zu klein sein, da sonst der Wert eines jeweiligen, zu kalibrierenden Wandlerelementes C, D nicht ordnungsgemäß korrigiert werden kann. Andererseits darf die Kalibierdauer T1–T64 auch nicht zu groß gewählt werden, da sonst das Speicherelement, in das die Differenz zwischen dem Wert der zu kalibrierenden Wandlerzelle und dem Wert der entsprechenden Referenzzelle gespeichert wird, diesen gespeicherten Differenzwert verliert und dadurch der gesamte Kalibrierprozess uneffektiv werden würde. Aus diesem Grunde muss die Kalibrierdauer T1–T64 innerhalb eines bestimmten Bereiches gewählt werden, der eben den beiden genannten Randbedingungen Rechnung trägt und somit nicht zu klein und nicht zu groß gewählt ist.

Auf diese Weise kann eine durch Fehlanpassung der Wandlerzellen innerhalb des Wandlerarrays verursachte Verzerrung im Ausgangsspektrum zwar reduziert werden. Allerdings hat diese Vorgehensweise den Nachteil, dass dadurch zusätzliche Störfrequenzen erzeugt werden (siehe 1). Es zeigt sich, dass durch die Kalibrierung zwar die Amplituden der harmonischen Frequenzen 2Fin, 3Fin reduziert werden. Allerdings werden durch die Kalibrierung auch zusätzliche Störfrequenzen bei der Kalibrierfrequenz Fcal und Vielfachen davon 2Fcal, 3Fcal generiert. Diese zusätzliche Störfrequenzen Fcal, 2Fcal, 3Fcal verhindern insgesamt eine weitere Verbesserung des störungsfreien Dynamikbereichs SFDR.

Die Deutsche Patentanmeldung DE 199 16 879 A1 beschreibt einen Digital/Analog-Wandler, der eine Einrichtung zum Korrigieren von zufälligen Fehlern aufweist. Dort ist eine Selbsteichungsvorrichtung vorgesehen, wobei die Eichung mittels unterschiedlicher Kalibrierdauern durchgeführt wird.

Die unterschiedlichen Kalibrierdauern ergeben sich dort aus dem entsprechenden Verfahren zur Ermittlung der Kalibriergröße, bei der hierfür ein Vergleich vorgesehen ist. Da für den Vergleich verschiedene Parameter für die verschiedenen Wandlerzellen vorgesehen sind, ergibt sich automatisch auch eine unterschiedliche Kalibrierdauer, mittels der die einzelnen Wandlerzellen kalibriert werden.

Der vorliegenden Erfindung liegt daher die Aufgabe zu Grunde, die Verzerrung im Ausgangsspektrum eines D/A-Wandlers und insbesondere eines D/A-Wandlers mit im Hintergrund ablaufender Online-Kalibrierung möglichst weit zu reduzieren. Eine weitere Aufgabe besteht darin, einen D/A-Wandler mit einem möglichst großen störungsfreien Dynamikbereich SFDR bereitzustellen.

Erfindungsgemäß wird zumindest eine dieser Aufgaben durch ein Verfahren mit den Merkmalen des Patentanspruchs 1 und/oder durch einen D/A-Wandler mit den Merkmalen des Patentanspruchs 9 gelöst.

Demgemäss ist vorgesehen:

– Ein Kalibrierverfahren zum Kalibrieren eines eine Vielzahl von Wandlerzellen und zumindest eine Referenzzelle aufweisenden Digital/Analog-Wandlers, bei dem der jeweilige Wert einer Wandlerzellen nacheinander auf den Wert der Referenzzelle kalibriert wird, wobei zum Kalibrieren einer Wandlerzelle jeweils eine Kalibrierdauer vorgesehen ist, innerhalb der die Kalibrierung dieser Wandlerzellen vorgenommen wird, wobei zum Kalibrieren aller Wandlerzellen zumindest zwei unterschiedliche Kalibrierdauern vorgesehen sind, wobei die Kalibrierdauern variabel einstellbar sind. (Patentanspruch 1)
– Ein Digital/Analog-Wandler, enthaltend ein Wandlerarray mit einer Vielzahl von Wandlerzellen und eine Einrichtung zur Selbstkalibrierung der Wandlerzellen, mit zumindest einer Referenzzelle, deren Wert als Referenz für das Kalibrieren der Wandlerzellen vorgesehen ist, mit einer Steuereinrichtung zur Steuerung des Kalibriervorganges, die die Wandlerzellen nacheinander auf den Wert der Referenzzelle kalibriert und die eine Kalibrierdauer eines jeweiligen Kalibrierzyklus, innerhalb der eine jeweilige Wandlerzelle kalibrierbar ist, einstellt, wobei zumindest zwei unterschiedliche Kalibrierdauern vorgesehen sind, wobei die Kalibrierdauern variabel einstellbar sind. (Patentanspruch 9)

Der Erfindung liegt die Erkenntnis zu Grunde, dass die Verwendung konstanter und für alle Wandlerzellen des D/A-Wandlers einheitlicher Kalibrierdauern nicht notwendigerwei se erforderlich ist, zumal die Verwendung einheitlicher Kalibrierdauern einher geht mit einer unerwünschten Kalibrierfrequenz, die insgesamt einer weiteren Verbesserung des störungsfreien Dynamikbereichs entgegen wirkt.

Die der vorliegenden Erfindung zu Grunde liegende Idee besteht nun darin, variable, also unterschiedliche Kalibrierdauern für den Kalibrierprozess heranzuziehen. Das bedeutet, dass die einzelnen Wandlerzellen des D/A-Wandlers nicht mehr mit einer einheitlichen, konstanten Kalibrierdauer kalibriert werden. Vielmehr werden diese Kalibrierdauern bei den unterschiedlichen Wandlerzellen mehr oder weniger stark variiert. Der Effekt dieser Vorgehensweise besteht darin, dass die mit dem Kalibrierprozess einhergehende Verzerrung im Ausgangsspektrum des analogen Ausgangssignals signifikant reduziert wird, was insgesamt zu einer Verbesserung des störungsfreien Dynamikbereiches führt. Der dafür erforderliche schaltungstechnische Mehraufwand, der insbesondere mit der Erzeugung der mehr oder weniger zufällig gewählten Kalibrierdauer beispielsweise unter Verwendung eines Zufallsgenerators einher geht, und die damit einhergehende Vergrößerung der Chipfläche ist angesichts der verbesserten Eigenschaften, zum Beispiel hinsichtlich des SFDR, vernachlässigbar, vor allem wenn bei dieser Implementierung eine moderne so genannte sub-micron CMOS-Technologie zum Einsatz kommt.

Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind den weiteren Unteransprüchen sowie der Beschreibung unter Bezugnahme auf die Zeichnung entnehmbar.

In einer bevorzugten Ausgestaltung sind dabei die jeweiligen Kalibrierdauern beispielsweise über eine eignes dafür vorgesehene Steuereinrichtung variabel einstellbar.

Vorzugsweise können die unterschiedlichen und/oder variabel einstellbaren Kalibrierdauern mittels eines Zufallsgenera tors innerhalb eines vorgebbaren Zeitbereiches zufällig ermittelt werden.

Typischerweise ist für den Kalibrierprozess eine Kalibrierschleife vorgesehen, innerhalb der alle Wandlerzellen kalibriert werden. Vorzugsweise wird diese Kalibrierschleife iterativ mehrfach durchlaufen.

In einer typischen Ausgestaltung sind zum Kalibrieren der Wandlerzellen Kalibrierzyklen unterschiedlicher Kalibrierdauer vorgesehen, wobei die zumindest zwei unterschiedlichen Kalibrierdauern über eine Steuereinrichtung einem jeweiligen Kalibrierzyklus zugewiesen werden. Insbesondere werden die zumindest, zwei unterschiedlichen Kalibrierdauern für jede Kalibrierschleife den einzelnen Wandlerzellen neu zugewiesen.

In einer alternativen Ausgestaltung wird eine feste Zuordnung der zumindest zwei unterschiedlichen Kalibrierdauern zu den einzelnen Wandlerzellen derart vorgenommen, dass zwar Kalibrierzyklen unterschiedlicher Kalibrierdauer verwendet werden, die jeweilige Kalibrierdauer bezogen auf eine jeweilige Wandlerzelle innerhalb einer jeweiligen Kalibrierschleife aber fest vorgegeben ist. Es existiert hier also eine feste Zuordnung der unterschiedlich langen Kalibrierdauern zu den einzelnen Wandlerzellen.

In einer weiteren alternativen Ausgestaltung wird für die zu kalibrierenden Wandlerzellen eine der Anzahl der Wandlerzellen entsprechende Anzahl an Kalibrierdauern vorgegeben, die mit jedem Kalibrierzyklus jeweils neu auf die zu kalibrierenden Wandlerzellen verteilt werden. Vorzugsweise unterscheiden sich somit alle Kalibrierdauern innerhalb einer Kalibrierschleife voneinander.

In einer besonders bevorzugten Ausgestaltung des erfindungsgemäßen Kalibrierverfahrens wird für jeden neuen Kalibrier zyklus den jeweiligen zu kalibrierenden Wandlerzellen nacheinander eine jeweilige Kalibrierdauer zugeordnet, die von einem Zufallsgenerator eben für jeden neuen Kalibrierzyklus neu festgelegt wird. Dies verbessert den störungsfreien Dynamikbereich SFDR zusätzlich.

In einer bevorzugten Ausgestaltung des erfindungsgemäßen Digital/Analog-Wandler weist dessen Steuereinrichtung einen Zufallsgenerator auf, der dazu ausgelegt ist, je Kalibrierzyklus einen Zufallswert zu ermitteln, welcher der Bestimmung der Kalibrierdauer dient. Bei dem Zufallsgenerator wird vorzugsweise eine so genannte Pseudo-Zufallsvariable zur Festlegung der Kalibrierdauer herangezogen. Diese wird vorzugsweise für jede zu kalibrierende Zelle des D/A-Wandlers verwendet. Hierfür kann vorzugsweise ein so genannter Pseudo-Zufallsgenerator zum Einsatz gelangen, der für jede Kalibrierschleife mehr oder weniger zufällig die den jeweiligen Wandlerzellen zugeordneten Kalibrierdauern neu bestimmt. Die neu festgelegte Kalibrierdauer bewegt sich dabei innerhalb eines vorher vorgegebenen Zeitbereiches.

Vorzugsweise weist der Zufallsgenerator zur Bestimmung des Zufallswertes für die Kalibrierdauer eine erste Einrichtung und eine zweite Einrichtung auf, wobei über die erste Einrichtung ein für jeden Kalibrierzyklus fester Bestandteil des Zufallwertes und über die zweite Einrichtung ein für jeden Kalibrierzyklus variabler Bestandteil des Zufallswertes ermittelbar ist.

In einer vorteilhaften Ausgestaltung weist der Zufallsgenerator eine Verknüpfungseinrichtung, insbesondere einen digitalen Addierer, auf, in welchem zur Gewinnung des Zufallswertes eine Verknüpfung des ersten und zweiten Bestandteils erfolgt, und dass der Zufallsgenerator einen Ausgang aufweist, an dem ein Signal, welches eine Information über den Zufallswert enthält, anliegt.

In einer vorteilhaften Ausgestaltung ist ein mit der ersten Einrichtung verbundener Steuereingang vorgesehen, über den der feste Bestandteil des Zufallswertes einstellbar ist.

Vorzugsweise ist ein mit einem Ausgang der Einrichtung zur Selbstkalibrierung verbundener Zähler, insbesondere ein Aufwärtszähler oder Abwärtszähler, vorgesehen, der aus dem im Zufallsgenerator gewonnenen digitalen Signal die jeweilige Kalibrierdauer ableitet.

In einer vorteilhaften Ausgestaltung weist die Einrichtung zur Selbstkalibrierung ein Schieberegister, insbesondere ein lineares Schieberegister mit Rückkopplungspfad, auf.

Die Erfindung wird nachfolgend anhand der in den schematischen Figuren angegebenen Ausführungsbeispiele näher erläutert. Es zeigt dabei:
1 ein Ausgangsspektrum eines D/A-Wandlers mit Fehlanpassung der D/A-Wandlerzellen zur Erläuterung des störungsfreien Dynamikbereichs (SFDR);
2 ein Blockschaltbild zur Erläuterung eines bekannten, Kalibrierverfahrens für einen 6-Bit-D/A-Wandler;
3 ein Blockschaltbild zur Erläuterung des erfindungsgemäßen Kalibrierverfahrens für einen 6-Bit-D/A-Wandler;
4 das Ausgangsspektrum eines mittels des erfindungsgemäßes Kalibrierverfahrens kalibrierten D/A-Wandlers;
5 anhand eines Blockschaltbildes den Aufbau eines erfindungsgemäßen Pseudo-Zufallsgenerators zur Erzeugung variabler Kalibrierdauern;
6 eine schematische Darstellung zur Erläuterung der Erzeugung variabler Kalibierdauern mittels des Zufallsgenerators aus 5.
In den Figuren der Zeichnung sind gleiche bzw. funktionsgleiche Elemente, Signale und Merkmale – sofern nichts Anderes angegeben ist – jeweils mit denselben Bezugszeichen versehen worden.
3 zeigt ein Blockschaltbild zur Erläuterung des erfindungsgemäßen Kalibrierverfahrens für einen 6-Bit-D/A-Wandler.
In dem Prinzipschaltbild in 3 ist der D/A-Wandler mit Bezugszeichen 10 bezeichnet. Zur Umwandlung eines beispielsweise im Thermometercode vorliegenden digitalen 6-Bit breiten Eingangssignals sind insgesamt 63 Wandlerzellen 11 (Zellen 1 bis 63) erforderlich. Es sei ferner angenommen, dass die Kalibrierung der Wandlerzellen 11 des D/A-Wandlers 10 online, d. h. während des Betriebes des D/A-Wandlers 10 im Hintergrund abläuft. Da nun die Kalibrierung der einzelnen Wandlerzellen 11 während des Betriebes des D/A-Wandlers 10 erfolgen kann, ist es erforderlich, zumindest eine zusätzliche Wandlerzelle 12 (Zelle 64, in 3 schraffiert dargestellt) bereit zu stellen. Diese Wandlerzelle 12 wird nachfolgend als redundante Wandlerzelle 12 bezeichnet. Die redundante Wandlerzelle 12 übernimmt während des Kalibrierprozesses die Aufgabe der gerade zu kalibrierenden Wandlerzelle 11. Der D/A-Wandler 10 weist ferner eine Steuereinrichtung 14 zum Steuern des Kalibriervorgangs auf. Ferner ist zum Kalibrieren eine in der 3 nicht dargestellte Referenzzelle erforderlich.
Zum Kalibrieren sämtlicher Wandlerzellen 11 einschließlich der redundanten Wandlerzelle 12 sind insgesamt 64 Kalibrierzyklen Z1–Z64 erforderlich, von denen in der 3 lediglich die ersten drei Z1–Z3 und der letzte Kalibrierzyklus Z64 dargestellt wurde. Beim Kalibrieren werden nacheinander, beispielsweise beginnend mit der ersten Wandlerzelle 11 und endend mit der Wandlerzelle 64, alle Wandlerzellen 11, 12 kalibriert.
Beim Kalibrieren wird nacheinander jeweils eine Wandlerzelle 11, 12 abgekoppelt. Die jeweils zu kalibrierende Wandlerzelle 11, 12 trägt im Kalibrierungsmodus nicht mehr der Erzeugung des analogen Ausgangssignals bei. Die Funktion der jeweils abgekoppelten, zu kalibrierenden Wandlerzelle 11 übernimmt die redundante Wandlerzelle 12. Im letzten Kalibrierzyklus Z64 wird schließlich auch die redundante Wandlerzelle 12 kalibriert. Die Kalibrierung und insbesondere die Abfolge der einzelnen Kalibrierzyklen K1–K64 wird von der Steuereinrichtung 14 gesteuert.
Die jeweilige zu kalibrierende Wandlerzelle bzw. deren Wert wird im Kalibrierungsmodus mit dem Wert der Referenzzelle verglichen. Dabei stellt die Differenz zwischen den Werten der zu kalibrierenden Wandlerzelle 11, 12 und der Referenzzelle den Fehler der zu kalibrierenden Wandlerzelle 11, 12 dar, der in einem eigens dafür vorgesehenen Speicher gespeichert wird. Dieser gespeicherte Wert wird für die Korrektur des Wertes der zu kalibrierenden Wandlerzelle verwendet, um eine steuerbare Stromquelle, beispielsweise ein oder mehrere Transistoren, entsprechende dem gespeicherten Wert anzusteuern. Die Stromquelle dient dazu, die zu kalibrierende Wandlerzelle mit einem dem gespeicherten Wert entsprechenden Kalibrierstrom zu beaufschlagen und damit auf den Wert der Referenzzelle zu kalibrieren.
Allerdings ist der jeweilige Wert einer D/A-Wandlerzelle innerhalb einer D/A-Zellenanordnung typischerweise über einen längeren Zeitraum statisch nicht stabil, sondern weicht mit zunehmender Zeit von dem idealen, beispielsweise korrigierten Wert ab. Ursache dafür sind parasitäre Effekte, die beispielsweise durch Abweichungen der Temperatur, Schwankungen der Versorgungsspannung und dergleichen hervorgerufen werden können. Aus diesen Gründen ist es vorteilhaft, ein Kalibrierungsverfahren bereit zustellen, bei dem sämtliche D/A-Wandlerzellen der D/A-Zellenanordnung nacheinander kalibriert werden und bei dem, nachdem die letzte D/A-Wandlerzelle kalibriert wurde, wieder mit der Kalibrierung der ersten D/A-Wandlerzelle der D/A-Zellenanordnung begonnen wird.
Erfindungsgemäß ist nun einem jeweiligen Kalibrierzyklus Z1 –Z64 eine Kalibrierdauer Tcal1–Tcal64 zugeordnet, die untereinander variabel gestaltet sein können. Im Beispiel in 3 weist lediglich beispielsweise der Kalibrierzyklus Z64 die größte Kalibrierdauer Tcal64 auf, wohin gegen der dritte Kalibrierzyklus Z3 die geringste Kalibrierdauer Tcal3 aufweist. Es versteht sich von selbst, dass die jeweiligen Kalibrierdauern Tcal1–Tcal64, wie bereits eingangs erwähnt, nicht zu gering sein dürfen, damit für das eigentliche Kalibrieren auch noch eine ausreichende Zeitdauer zur Verfügung steht. Hingegen darf sie auch nicht zu groß sein, da die Speicherelemente, in denen die Werte der jeweils zu kalibrierenden Wandlerzellen 11, 12 abgelegt sind, ihren Wert nicht wieder verlieren, bevor die Kalibrierung abgeschlossen ist. Die Einstellung der Kalibrierdauer Tcal1–Tcal64 erfolgt ebenfalls getrennt durch die Steuereinrichtung 14.
Nach der Beendigung der Kalibrierung sämtlicher Wandlerzellen 11, 12, d.h. nach dem letzten Kalibrierzyklus Z64, kann die Kalibrierung bevorzugt wieder bei dem ersten Kalibrierzyklus Z1 der nächsten Kalibrierschleife 13 begonnen werden. Alternativ wäre auch denkbar, dass die Kalibrierung hier unterbrochen wird und beispielsweise zu einem späteren Zeitpunkt, z. B. nach einer fest vorgegebenen Zeit oder nach einem vorbestimmten Ereignis, wieder von neuem beginnt.
Die in der 3 dargestellte Reihenfolge der Kalibrierzyklen Z1–Z64 ist lediglich beispielhaft und kann auch belie big variiert werden, was in einigen Anwendungen unter Umständen auch von Vorteil sein könnte.
Das erfindungsgemäße Kalibrierverfahren kann vorsehen, dass die innerhalb einer Kalibrierschleife 13 festgelegten Kalibrierdauern Tcal1–Tcal64, die einer jeweiligen, spezifischen Wandlerzelle 11, 12 zugeordnet sind, für sämtliche Kalibrierschleifen 13 gleich bleiben. Alternativ wäre auch denkbar, dass die jeweils einer Wandlerzelle zugeordneten Kalibrierdauern Tcal1–Tcal64 bei jeder Kalibrierschleife 13 wieder verändert werden. Hier wäre zum Einen denkbar, dass die bereits in der jeweils vorher gehenden Kalibrierschleife festgelegten Kalibrierdauern Tcal1 – Tcal64 lediglich durch Umverteilen jeweils anderen Wandlerzellen 11, 12 zugeordnet werden. Alternativ wäre auch denkbar, dass die Kalibrierdauern Tcal1–Tcal64 – innerhalb des jeweils vorgegebenen Bereiches für die Kalibrierdauer Tcal1–Tcal64-zufällig ausgewählt wird. Dies kann dazu führen, dass während einer ersten Kalibrierschleife 13 eher geringe Kalibrierdauern und während einer anderen Kalibrierschleife 13 eher hohe Kalibrierdauern auftreten. Insgesamt führt diese Art der Zuweisung einer variablen Kalibrierdauer Tcal1–Tcal64 dazu, dass bei Verwendung einer Vielzahl von Kalibrierschleifen 13 sich die entsprechenden Kalibrierdauern Tcal1–Tcal64 mehr oder weniger gleich verteilen. Dies bewirkt im Ergebnis, das sich die durch den Kalibrierzyklus ergebenden Verzerrungen auf ein Minimum reduzieren.
4 zeigt das entsprechende Ausgangsspektrum AS eines mittels des eben beschriebenen erfindungsgemäßen Kalibrierverfahrens kalibrierten D/A-Wandlers. Es zeigt sich, dass im Vergleich zu dem Ausgangsspektrum AS in 1 sich der störungsfreie Dynamikbereich SFDR durch das erfindungsgemäße Verfahren weiter vergrößert. Die gewellten Linien zeigen das Quantisierungsrauschen A und das durch Korrektur erzeugte Rauschen G.
5 zeigt anhand eines Blockschaltbildes den Aufbau eines erfindungsgemäßen Pseudo-Zufallsgenerators zur Erzeugung der variablen Kalibrierdauern.
In 5 ist der Pseudo-Zufallsgenerators zur Erzeugung zufälliger Kalibrierdauern Tcal1–Tcal64 mit Bezugszeichen 20 bezeichnet. Der Zufallsgenerator 20 weist einen ersten Teil 32, über den ein fester Wert vorgegeben wird, und einen zweiten Teil 33, über den ein zufälliger und somit variabler Wert des durch den Zufallsgenerators 20 zu ermittelnden Zufallswertes einstellbar ist.
Der Zufallsgenerator 20 weist einen Takteingang 21 zur Einkopplung eines Taktsignals CLK auf. Ferner ist ein Ausgang 22 vorgesehen, aus dem ein Signal XTOUT abgreifbar ist. Das Signal XTOUT enthält eine Information über die von dem Zufallsgenerator 20 aktuelle definierte Kalibrierdauer TOUT. Diese aktuelle Kalibrierdauer TOUT kann beispielsweise als Kalibrierdauer Tcal1–Tcal64 für einen oder mehrere der Kalibrierzyklen Z1–Z64 herangezogen werden. Der Zufallsgenerator 20 weist ferner einen Steuereingang 25 auf, über den ein Steuersignal XTMIN einkoppelbar ist, welches eine Information über die minimale Kalibrierdauer TMIN enthält.
Der Zufallsgenerator 20 weist in seinem zweiten Teil ein lineares Schieberegister 26 mit Rückkopplungsnetzwerk 23 auf, das auch als lineares Feedback Shift Register (LFSR) bezeichnet wird. Das Schieberegister 26 enthält im vorliegenden Ausführungsbeispiel 32 einzelne Flip-Flops FF0–FF31, die beginnend mit dem Flip-Flop FF0 und endend mit dem Flip-Flop FF31 in Reihe zueinander angeordnet sind. Die Takteingänge sämtlicher Flip-Flops FF0–FF31 sind mit dem Takteingang 21 verbunden und werden somit von dem Takt des Taktsignals CLK getriggert. Der Dateneingang des ersten Flip-Flops FF0 ist mit dem Ausgang des Rückkopplungsnetzwerkes 23 verbunden. Alle dem Flip-Flop FF0 nachgeschalteten Flip-Flops FF0–FF32 sind jeweils eingangsseitig mit dem jeweiligen Datenausgang des vorhergehenden Flip-Flops verbunden. Das Schieberegister 26 weist ferner Abgriffe 27 nach den Flip-Flops FF21, FF27–FF31 auf. Über diese Abgriffe 27 werden die jeweiligen Ausgangssignale der entsprechenden Flip-Flops FF21, FF27–FF31 rückgekoppelt. Die Abgriffe 27 der letzten beiden Flip-Flops FF30, FF31 werden miteinander in einem XOR-Gatter 28 verknüpft. Das sich daraus ergebende Rückkopplungssignal wird mit dem Signal aus dem Abgriff 27 des Flip-Flops FF29 in einem weiteren XOR-Gatter 28 verknüpft, usw. Durch Verwendung von XOR-Gattern 28 lassen sich somit die Signale an den Abgriffen 27 rückkoppeln. Das daraus gewonnene Rückkopplungssignal XFB wird in den Dateneingang des ersten Flip-Flops FF0 eingekoppelt.
Der zweite Teil des Zufallsgenerators 20 weist eine digitale Maske 29 auf, die eine maximale zufällige Variation Δt definiert. Die Ausgangssignale der Flip Flops FF21–FF31 werden der digitalen Maske 29 zugeführt, wobei das Ausgangssignal des Flip-Flop 21 das MSB-Bit (MSB = most significant bit) der digitalen Maske 29 setzt und das letzte Flip-Flop FF31 das LSB-Bit (LSB = least significant bit) der digitalen Maske 29 setzt. Mittels des Schieberegisters 26 wird so ein jeweiliger logischer Pegel, also eine logische „0" oder eine logische „1", getriggert über das Taktsignal CLK fortwährend um eine Flip-Flop-Position weiter geschoben. Auf diese Weise wird gleichsam getriggert über das Taktsignal CLK der Wert der digitalen Maske 29 in entsprechender Weise verändert. Mittels dem Wert in der digitalen Maske 29 wird anschließend ein 11-bit breites Signal, welches die aktuelle zufällige Kalibrierdauer TRND definiert, in der Einrichtung 30 eingestellt. In der Einrichtung 30 liegt somit ein mehr oder weniger zufälliges 11-bit breites Datenwort 30a vor, welches eine Information über die Variation der Kalibrierdauer enthält.
Der erste Teil 32 des Zufallsgenerators 20 weist eine mit dem Steuereingang 25 verbundene Einrichtung 31 auf. In der Einrichtung 31 ist ein fest vorgegebenes 11-bit breites Datenwort 31a abgelegt, welches über das Steuersignal XTMIN einstellbar ist und welches eine Information über die minimale Kalibrierdauer TMIN enthält.
Sämtliche Informationen in den Einrichtungen 29, 30, 31 liegen in digitaler Form (mit der Bitbreite 11) vor.
Die Inhalte der Einrichtungen 30, 31, d. h. das zufällige und das fest vorgegebene 11-bit breite Datenwort, werden in einer Verknüpfungseinrichtung 35 miteinander verknüpft. Vorzugsweise ist die Verknüpfungseinrichtung 35 als einfacher digitaler Addierer 35 ausgebildet, in dem somit die beiden Datenwörter addiert werden. Am Ausgang 22 liegt somit das sich durch Addition ergebende Ausgangssignal XTOUT an.
Im vorliegenden Ausführungsbeispiel wurde als Ausgangssignal XTOUT zur Bestimmung der Kalibrierdauer ein 12-bit breites Signal verwendet, wodurch die Auflösung der so bestimmten Kalibrierdauer auf 1:2048 genau fest gelegt werden kann. Für eine höhere Auflösung müsste der Zufallsgenerator 20 und insbesondere die Einrichtungen 30, 31 entsprechend erweitert werden. Für eine niedrigere Auflösung kann hier auch eine geringere Bitbreite vorgesehen sein.
Dem Ausgang 22 nachgeschaltet ist ein Zähler 24, beispielsweise ein Aufwärts- oder Abwärtszähler, der aus dem Signal XTOUT die jeweilige Kalibrierdauer, die einem Kalibrierzyklus zugewiesen wird, erzeugt.
In der 5 wird durch den Pseudo-Zufallgenerator eine mehr oder weniger zufällige Kalibrierdauer eingestellt, die sich zusammensetzt aus einem ersten fest vorgegebenen, fixen Anteil (im Schaltungsblock 31) und einem zweiten variablen, mehr oder weniger zufälligen Anteil (im Schaltungsblock 30). In 5 sind die beiden Anteile gleich groß und damit gleich verteilt. Selbstverstänalich wäre auch eine andere Verteilung denkbar. Denkbar wäre auch, wenn auf den fixen Anteil verzichtet wird, wenngleich damit eine sehr starke Variation der Kalibrierdauer einhergeht. Denkbar wäre auch ein eher deterministischer Ansatz für die Festlegung des variablen Anteils. Ebenfalls denkbar wäre, wenn eine rein zufällige Bestimmung des Wertes für den variablen Anteil vorgenommen wird.
6 zeigt eine schematische Darstellung zur Erläuterung der Erzeugung der variabler Kalibierdauern mittels des Zufallsgenerators aus 5. Mit TOUT ist die aktuelle Kalibrierdauer, die durch den Zähler 24 aus dem Signal XTOUT ermittelt wurde, bezeichnet. TMIN bezeichnet die über den Steuereingang 25 einstellbare minimale Kalibrierdauer, die somit durch die Einrichtung 31 im ersten Teil 32 des Zufallsgenerators 20 fest vorgegeben wird. Diese Dauer TMIN ist über das Steuersignal XTMIN einstellbar. "max.TRND" bezeichnet den maximal möglichen variablen Teil der Kalibrierdauer, der im Wesentlichen durch die Schaltungsarchitektur des Zufallsgenerators 20 vorgebbar ist. TRND bezeichnet den aktuell durch den Zufallsgenerator 20 berechneten variablen Teil der Kalibrierdauer. Durch Addition von TMIN und TRND ergibt sich dann die aktuelle Kalibrierdauer TOUT.
Obgleich die vorliegende Erfindung vorstehend anhand eines bevorzugten Ausführungsbeispiels beschrieben wurde, ist sie nicht darauf beschränkt, sondern auf vielfältige Art und Weise modifizierbar.
Die Architektur des Schieberegisters wurde so gewählt, um für die Berechnung von zwei aufeinander folgenden, zufälligen Kalibrierdauern eine möglichst geringe Korrelation zu erhalten. Denkbar wäre selbstverständlich auch ein Schieberegister mit einer geringeren Anzahl an Flip-Flops und einer entsprechend geringeren Anzahl an Abgriffen und XOR-Gattern, was insgesamt allerdings die Korrelation und damit die Abhängigkeit zweier aufeinander folgender Berechnungen der Ka librierdauer erhöhen würde. Durch Erweiterung des Schieberegisters, beispielsweise durch Bereitstellen von mehr als 32 Flip Flops und/oder durch Bereitstellen eines weiter vernetzten Rückkopplungspfades könnte diese Korrelation reduziert werden. Das anhand von 5 gezeigte Ausführungsbeispiel stellt einen Kompromiss zwischen möglichst geringer Korrelation zweier aufeinander folgender Berechnungen und einem verhältnismäßig geringen schaltungstechnischen Aufwand dar.
Da bei Verwendung des Zufallsgenerators aus 5 der Einfluss der in dem vorhergehenden Takt berechneten Kalibrierdauer auf die aktuell berechnete Kalibrierdauer zwar vernachlässigbar gering ist, jedoch nichts desto trotz vorhanden ist, wird in der vorliegenden Patentanmeldung der Zufallsgenerator auch als Pseudo-Zufallsgenerator bezeichnet.
Satt der Verwendung eines Zufallsgenerators entsprechend 5 zur Erzeugung der unterschiedlichen Kalibrierdauern könnte hierzu zusätzlich oder alternativ auch ein beliebig anderer Zufallsgenerator bereit gestellt werden, dessen Funktionalität beispielsweise durch eine programmgesteuerte Einrichtung (z. B. als Mikrocontroller oder als fest verdrahtete Logikschaltung) ausgebildet ist.

A: Quantisierungsrauschen
B: D/A-Wandler
C: Wandlerzellen
D: redundante Wandlerzelle
E: Kalibrierschleife
F: durch das Kalibrieren verursachtes Rauschen
Fcal–3Fcal: Kalibrierfrequenz und Vielfachen der Kalibrier
: frequenz
Fin: Frequenz des Eingangssignals
2Fin, 3Fin: Harmonische des Eingangssignals
K1–K64: Kalibrierzyklen
SFDR: störungsfreien Dynamikbereich
T1–T64: Kalibrierdauer
10: D/A-Wandler
11: Wandlerzellen
12: redundante Wandlerzelle
13: Kalibrierschleife
14: Steuereinrichtung
20: (Pseudo-)Zufallsgenerator
21: Takteingang
22: Ausgang
23: Rückkopplungsnetzwerk
24: Zähler
25: Steuerausgang
26: lineares Schieberegister mit Rückkopplung, LFSR
27: Abgriffe (zur Rückkopplung
28: XOR-Gatter
29: digitale Maske
30: Einrichtung für variablen Teil
30a: variabler Teil der Kalibrierdauer
31: Einrichtung für festen Teil
31a: fester Teil der Kalibrierdauer
32: erster Teil des Zufallsgenerators
33: zweiter Teil des Zufallsgenerators
34: (digitaler Zufallswert)
35: Verknüpfungseinrichtung, digitaler Addierer
AS: Ausgangsspektrum
CLK: Taktsignal
max.TRND: maximale variable Kalibrierdauer
TMIN: minimale Kalibrierdauer
TOUT: aktuell ermittelte Kalibrierdauer
TRND: variabler Teil der aktuellen Kalibrierdauer
XFB: Rückkopplungssignal
XTMIN: Steuersignal zur Einstellung der minimalen Ka
: librierdauer
XTOUT: Ausgangssignal
Z1–Z64: Kalibrierzyklen
FF0–FF31: Flip-Flops

Claims

Kalibrierverfahren zum Kalibrieren eines eine Vielzahl von Wandlerzellen (11, 12) und zumindest eine Referenzzelle aufweisenden Digital/Analog-Wandlers (10), bei dem der jeweilige Wert einer Wandlerzelle (11, 12) nacheinander auf den Wert der Referenzzelle kalibriert wird, wobei zum Kalibrieren einer Wandlerzelle (11, 12) jeweils eine Kalibrierdauer (Tcal1–Tcal64) vorgesehen ist, innerhalb der die Kalibrierung der Wandlerzelle (11, 12) vorgenommen wird, wobei zum Kalibrieren aller Wandlerzellen (11, 12) zumindest zwei unterschiedliche Kalibrierdauern (Tcal1–Tcal64) vorgesehen sind, wobei die Kalibrierdauern (Tcal1–Tcal64) variabel einstellbar sind.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Kalibrierdauern (Tcal1–Tcal64) über eine Steuereinrichtung variabel einstellbar sind.
Verfahren nach wenigstens einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Kalibrierdauern (Tcal1–Tcal64) mittels eines Zufallsgenerators (20) innerhalb eines vorgebbaren Zeitbereiches zufällig ermittelt werden.
Verfahren nach wenigstens einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass eine Kalibrierschleife (13) vorgesehen ist, innerhalb der alle Wandlerzellen (11, 12) kalibriert werden, wobei die Kalibrierschleife (11, 12) iterativ mehrfach durchlaufen wird.
Verfahren nach wenigstens einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass zum Kalibrieren der Wandlerzellen (11, 12) Kalibrierzyklen (Z1–Z64) unterschiedlicher Kalibrierdauer (Tcal1–Tcal64) vorgesehen sind, wobei die zumindest zwei unterschiedlichen Kalibrierdauern (Tcal1–Tcal64) über eine Steuereinrichtung (14) einem jeweiligen Kalibrierzyklus (Z1–Z64) zugewiesen werden und wobei insbesondere die zumindest zwei unterschiedlichen Kalibrierdauern (Tcal1–Tcal64) für jede Kalibrierschleife (13) den einzelnen Wandlerzellen (11, 12) neu zugewiesen werden.
Verfahren nach wenigstens einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass eine feste Zuordnung der zumindest zwei unterschiedlichen Kalibrierdauern (Tcal1–Tcal64) zu den einzelnen Wandlerzellen (11, 12) derart vorgenommen wird, dass zwar Kalibrierzyklen (Z1–Z64) unterschiedlicher Kalibrierdauer (Tcal1–Tcal64) verwendet werden, die jeweilige Kalibrierdauer (Tcal1–Tcal64) bezogen auf eine jeweilige Wandlerzelle (11, 12) innerhalb einer jeweiligen Kalibrierschleife (13) aber fest vorgegeben ist.
Verfahren nach wenigstens einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass für die zu kalibrierenden Wandlerzellen (11, 12) eine der Anzahl der Wandlerzellen (11, 12) entsprechende Anzahl an Kalibrierdauern (Tcal1–Tcal64) vorgegeben wird, die mit jedem Kalibrierzyklus (Z1–Z64) jeweils neu auf die zu kalibrierenden Wandlerzellen (11, 12) verteilt werden.
Verfahren nach wenigstens einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass eine jeweilige Kalibrierdauer (Tcal1–Tcal64) für jeden neuen Kalibrierzyklus (Z1–Z64) neu bestimmt wird.
Digital/Analog-Wandler (10), enthaltend ein Wandlerarray mit einer Vielzahl von Wandlerzellen (11, 12) und eine Einrichtung (14, 20) zur Selbstkalibrierung der Wandlerzellen (11, 12), – mit zumindest einer Referenzzelle, deren Wert als Referenz für das Kalibrieren der Wandlerzellen (11, 12) vorgesehen ist, – mit einer Steuereinrichtung (14, 20) zur Steuerung des Kalibriervorganges, die die Wandlerzellen (11, 12) nacheinander auf den Wert der Referenzzelle kalibriert und die eine Kalibrierdauer (Tcal1–Tcal64) eines jeweiligen Kalibrierzyklus (Z1–Z64), innerhalb der eine jeweilige Wandlerzelle (11, 12) kalibrierbar ist, einstellt, wobei zumindest zwei unterschiedliche Kalibrierdauern für jeweils zwei unterschiedliche Kalibrierzyklen (Z1–Z64) vorgesehen sind.
Wandler nach Anspruch 9, dadurch gekennzeichnet, dass die Steuereinrichtung (14, 20) einen Zufallsgenerator (20) aufweist, der dazu ausgelegt ist, je Kalibrierzyklus (Z1–Z64) einen Zufallswert (34) zu ermitteln, welcher der Bestimmung der Kalibrierdauer (Tcal1–Tcal64) dient.
Wandler nach Anspruch 10, dadurch gekennzeichnet, dass der Zufallsgenerator (20) zur Bestimmung des Zufallswertes (34) für die Kalibrierdauer (Tcal1–Tcal64) eine erste Einrichtung (31) und eine zweite Einrichtung (30) aufweist, wobei über die erste Einrichtung (32) ein für jeden Kalibrierzyklus (Z1–Z64) fester Bestandteil (31a) des Zufallwertes (34) und über die zweite Einrichtung (30) ein für jeden Kalibrierzyklus (Z1–Z64) variabler Bestandteil (30a) des Zufallswertes (34) ermittelbar ist.
Wandler nach Anspruch 11, dadurch gekennzeichnet, dass der Zufallsgenerator (20) eine Verknüpfungseinrichtung (35), insbesondere einen digitalen Addierer (35), aufweist, in welchem zur Gewinnung des Zufallswertes (34) eine Verknüpfung des ersten und zweiten Bestandteils (31a, 30a) erfolgt, und dass der Zufallsgenerator (20) einen Ausgang (22) aufweist, an dem ein Signal (XTOUT), welches eine Information (TOUT) über den Zufallswert (34) enthält, anliegt.
Wandler nach wenigstens einem der Ansprüche 11–12, dadurch gekennzeichnet, dass ein mit der ersten Einrichtung (32) verbundener Steuereingang (25) vorgesehen ist, über den der feste Bestandteil (31a) des Zufallswertes (34) einstellbar ist.
Wandler nach wenigstens einem der vorstehenden wandlerbezogenen Ansprüche, dadurch gekennzeichnet, dass ein mit einem Ausgang (22) der Einrichtung zur Selbstkalibrierung (14, 20) verbundener Zähler (24), insbesondere ein Aufwärtszähler oder Abwärtszähler, vorgesehen ist, der aus dem im Zufallsgenerator (20) gewonnenen digitalen Signal (XTOUT) die jeweilige Kalibrierdauer (Tcal1–Tcal64) ableitet.
Wandler nach wenigstens einem der vorstehenden wandlerbezogenen Ansprüche, dadurch gekennzeichnet, dass die Einrichtung (14, 20) zur Selbstkalibrierung ein Schieberegister (26) mit Rückkopplungspfad (23), insbesondere ein lineares Schieberegister mit Rückkopplungspfad (23), aufweist.