DE3810664C2 - - Google Patents
Info
- Publication number
- DE3810664C2 DE3810664C2 DE3810664A DE3810664A DE3810664C2 DE 3810664 C2 DE3810664 C2 DE 3810664C2 DE 3810664 A DE3810664 A DE 3810664A DE 3810664 A DE3810664 A DE 3810664A DE 3810664 C2 DE3810664 C2 DE 3810664C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- digital data
- digital
- signals
- multiplier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1066—Mechanical or optical alignment
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
Die Erfindung betrifft einen Digital-Analog-Wandler, insbesondere
einen Digital-Analog-Wandler, der geeignet ist, um ein digitales
Audiosignal in ein analoges Audiosignal umzuwandeln.
Bei Kompaktdisk-Geräten bzw. CD-Geräten oder digitalen Magnetbandaufzeichnungs/Wiedergabegeräten bzw. DAT-Geräten ist es
erforderlich, Musiksignale in digitaler Form vor dem Ausgang
in Analogsignale umzuwandeln.
Wie in Fig. 39 dargestellt, umfaßt ein herkömmlicherweise
verwendeter Digital-Analog-Wandler, nachstehend auch als
D/A-Wandler bezeichnet, zur Wiedergabe von Musik einen
digitalen Stromwandler 1, um digitale Daten DT, die mit
einer bestimmten Abtastperiode eingegeben werden, in einen
Gleichstrom I 0 umzuwandeln, einen Strom-Spannungs-Wandler 2,
um den Strom I 0 in eine Spannung Sd umzuwandeln (vgl. Fig. 40)
und um die Spannung zu halten, jedesmal wenn ein Abtastimpuls Ps
erzeugt wird, und einen Tiefpaßfilter 3, um die Ausgangsspannung
SD in ein kontinuierliches, glattes Analogsignal SA umzuwandeln,
welches das Ausgangssignal des Tiefpaßfilters 3 bildet.
Der Strom-Spannungs-Wandler 2 umfaßt einen Schalter SW, der
einen beweglichen Kontakt aufweist, der von dem Abtastimpuls Ps
umgeschaltet wird. Wenn der bewegliche Kontakt zu einem Kontakt a
geschaltet wird, wie es in Fig. 39 dargestellt ist, wird ein
Integrierer gebildet, um die Spannung SD zu erzeugen, die dem
Strom I 0 entspricht. Wenn der bewegliche Kontakt zu einem
Kontakt b umgeschaltet wird, so wird eine Halteschaltung
gebildet, um die Spannung SD zu halten.
Die wichtigsten Probleme, die bei dem D/A-Wandler zur Wiedergabe
von Musik auftreten, sind die Präzision, mit der die digitalen
Daten in einen Stromwert umgewandelt werden, die Geschwindigkeit,
mit der die Umwandlung erfolgt, und die Phasenverzerrung, die
durch den Tiefpaßfilter hervorgerufen wird.
Die Probleme der Umwandlungsgenauigkeit und der Umwandlungsgeschwindigkeit
sind in gewissem Umfang bereits gelöst worden
durch hochintegrierte Schaltkreise in LSI-Technik hoher
Geschwindigkeit sowie Fortschritte bei der Trimm- oder Feinabgleichtechnik.
Obwohl Phasenverzerrungen, die vom Tiefpaßfilter
herrühren, unter Verwendung von digitalen Filtern
gemildert werden können, können Phasenverzerrungen nicht
vollständig eliminiert werden, solange der Filter ein integrales
Teil der Konstruktion ist.
Fig. 41 dient zur Beschreibung von Phasenverzerrungen. Fig.
41(a) zeigt eine ursprüngliche Audiosignalwellenform 5 a, eine
1-kHz-Komponentenwellenform 5 b sowie eine 8-kHz-Komponentenwellenform
5 c. Fig. 41(b) zeigt eine Audiosignalwellenform 6 a,
die von dem Tiefpaßfilter 3 gemäß Fig. 39 geliefert wird, eine
1-kHz-Komponentenwellenform 6 b und eine 8-kHz-Komponentenwellenform
6 c. Aus diesen Wellenformen ergibt sich ohne weiteres,
daß aufgrund der Verzögerung in der Phase der 8-kHz-Komponente
das Ausgangsaudiosignal 6 a sich von dem ursprünglichen Audiosignal
5 a unterscheidet und daß diese Phasenverzerrung besonders
deutlich bei hohen Frequenzen zum Ausdruck kommt. Somit führt
die Anwesenheit des Tiefpaßfilters zu einer erheblichen Verschlechterung
der Tonqualität.
Wenn ein Impulssignal an den Tiefpaßfilter angelegt wird, so
ergibt sich gemäß Fig. 42 hinsichtlich des Tiefpaßfilter-Ausgangssignals,
daß es an einer Vorderflanke 7 a verzögert wird
und im Envelope-Bereich 7 b sowie an der Rückflanke 7 c schwingt.
Wenn ein Musiksignal, das eine starke Impulsvariation aufweist,
an den Tiefpaßfilter angelegt wird, ändert sich die Tonqualität
stark, und es gibt Zeitpunkte, wo sogar der Rhythmus des Musiksignals
Unterschiede zeigt.
Aus dem Fachbuch E. Hölzler/H. Holzwarth, Pulstechnik, Band 1,
1986, Seiten 75 bis 83, ist das Shannon'sche Abtast-Theorem
bekannt, welches aussagt, daß eine durch ihre Abtastwerte
repräsentierte Zeitfunktion wieder vollständig aufgebaut
werden kann durch Summierung der Produkte von Abtastwerten
mit Interpolationsfunktionen, beispielsweise si-Funktionen.
Bei einer dort schematisch dargestellten Signalübertragung
mit Pulsmodulation wird allerdings ein Tiefpaß verwendet, der
in der Praxis die oben beschriebenen Unzulänglichkeiten mit
sich bringt. Ausführungen darüber, wie ein Digital-Analog-
Wandler zu realisieren wäre, lassen sich dieser Literaturstelle
nicht entnehmen.
Der Erfindung liegt die Aufgabe zugrunde, einen neuartigen
Digital-Analog-Wandler anzugeben, bei dem der Tiefpaßfilter
entfallen kann und Phasenverzerrungen weitestgehend vermieden
werden.
Die erfindungsgemäße Lösung besteht darin, einen Digital-Analog-
Wandler anzugeben, der folgendes aufweist: einen Generator
zum Erzeugen von Teilen von Impulsantwort-Signalwellenformen
in vorgegebenen Zeitintervallen; einen Digitaldatengenerator
zur Lieferung von zeitlich gegeneinander verschobenen
Repräsentanten der umzuwandelnden Digitaldaten; einen Multiplizierer
zum Multiplizieren der Teile von Impulsantwort-
Signalwellenformen mit den jeweiligen Zeitintervallen zugeordneten
zeitlich verschobenen Repräsentanten der Digitaldaten;
und einen Mischer zur Erzeugung eines analogen Ausgangssignals
durch Kombination der vom Multiplizierer gelieferten
Signale.
Weiterbildende Merkmale des erfindungsgemäßen Digital-Analog-
Wandlers sind in den Unteransprüchen angegeben.
Mit der Erfindung wird in vorteilhafter Weise erreicht, daß
ein Digital-Analog-Wandler zur Verfügung steht, der in der
Lage ist, ein kontinuierliches analoges Ausgangssignal zu
erzeugen, das eine getreue Wiedergabe eines ursprünglichen
Signals, frei von Phasenverzerrungen, darstellt. Dabei werden
gemäß der Erfindung unter Verwendung von Impulsantwort-Signalwellenformen
digitale Daten, die zu vorgegebenen Zeiten erzeugt
werden, in ein kontinuierliches analoges Ausgangssignal
umgewandelt.
Die Erfindung wird nachstehend
anhand der Beschreibung von Ausführungsbeispielen
und unter Bezugnahme auf die beiliegende Zeichnung
näher erläutert. Die Zeichnung zeigt in
Fig. 1 ein Blockschaltbild zur Erläuterung des
allgemeinen Aufbaus der Erfindung;
Fig. 2 eine schematische Darstellung zur Erläuterung
der Zeitlagen für einen Fall, wo eine Zeitachse
in Intervalle von Δ T unterteilt ist;
Fig. 3 eine schematische Darstellung zur Erläuterung
von digitalen Daten in jedem Zeitschlitz;
Fig. 4 ein Signalwellenformdiagramm einer Ausführungsform
von Impulsantwortsignalen
Fig. 5 ein Wellenformdiagramm von Impulsantwortsignalen,
die drei kontinuierlichen Digitalsignalen
entsprechen;
Fig. 6 ein Blockschaltbild zur Erläuterung eines
Digital-Analog-Wandlers gemäß der Erfindung;
Fig. 7 Wellenformdiagramme von Ausgangssignalen, die
mit einem Teilwellenformgenerator gemäß
Fig. 6 erzeugt werden;
Fig. 8 ein Wellenformdiagramm von Signalen, die
zu den verschiedenen Bereichen der Anordnung
gemäß Fig. 6 gehören;
Fig. 9 ein Blockschaltbild des Teilwellenformgenerators
gemäß Fig. 6;
Fig. 10 ein Schaltbild zur Erläuterung einer
Ausführungsform des Teilwellenformgenerators;
Fig. 11 bis 17 Schaltbilder von Analogsignal-Pegelverschiebungseinrichtungen;
Fig. 18 und 19 Tabellen zur Erläuterung von Formeln zur
Berechnung von digitalen Daten, die in einem
ROM gespeichert sind, um Teilwellenformsignale
zu erzeugen;
Fig. 20 eine schematische Darstellung zur Erläuterung
des Zusammenhanges zwischen einem Schieberegister
mit Zwischenspeicher, einer Multiplizierschaltung
und einem Mischer;
Fig. 21 eine schematische Darstellung zur Erläuterung
des Zusammenhanges zwischen den verschiedenen
Komponenten für einen Fall, wo der Mischer
mit einer 1/Ak-Gewichtungsschaltung versehen ist;
Fig. 22 und 23 Tabellen zur Erläuterung eines Einstellwiderstandswertes
und eines Verfahrens zu dessen
Einstellung in der Gewichtungsschaltung gemäß
Fig. 21;
Fig. 24 eine Ausführungsform für einen Fall, wo
für eine Absenkungsfunktion gesorgt wird;
Fig. 25 eine schematische Darstellung zur Beschreibung
von Signalen, die in einem Generator zum Erzeugen von Impulsantwortsignalen
und einem Digitaldatengenerator verwendet werden;
Fig. 26 ein Schaltbild zur Erläuterung
eines Rücksetzimpulses CCLK in dem
Generator zum Erzeugen von Impulsantwortsignalen
Fig. 27 ein Wellenformdiagremm einer Rücksetzimpuls-
Generatorschaltung;
Fig. 28 ein Wellenformdiagramm von verschiedenen
dazugehörigen Signalen;
Fig. 29 eine schematische Darstellung zur Erläuterung
von Zwischenspeicher-Taktwellenformen in dem
Generator zum Erzeugen von Impulsantwortsignalen;
Fig. 30 ein Signalwellenformdiagramm von Signalen,
die in dem Digitaldatengenerator verwendet
werden;
Fig. 31 ein Schaltbild zur Erläuterung eines Verschiebungstaktgenerators;
Fig. 32 ein Wellenformdiagramm von verschiedenen
dazugehörigen Signalen;
Fig. 33 ein Schaltbild eines Zwischenspeicher-Taktgenerators;
Fig. 34 ein Wellenformdiagramm von verschiedenen
dazugehörigen Signalen;
Fig. 35 ein Schaltbild eines Zeitsteuerungssignalgenerators;
Fig. 36 ein Wellenformdiagramm von verschiedenen
dazugehörigen Signalen;
Fig. 37 eine Darstellung zur Erläuterung eines
Digitaldaten-Ausgabeformats;
Fig. 38 ein Schaltbild eines anderen Verschiebungstaktgenerators;
Fig. 39 ein Blockschaltbild zur Erläuterung eines
herkömmlichen Digital-Analog-Wandlers;
Fig. 40 ein Wellenformdiagramm von dazugehörigen
Signalen; und in
Fig. 41 und 42 Darstellungen zur Erläuterung der Phasenverzerrung
und Wellenformverzerrung beim
herkömmlichen Digital-Analog-Wandler.
Im folgenden wird auf Fig. 1 bezug genommen, die ein vereinfachtes
Blockschaltbild eines Digital-Analog-Wandlers gemäß der Erfindung
zeigt. Gemäß Fig. 1 umfaßt der Digital-Analog-Wandler einen
Digitaldatengenerator 11, um in einem vorgegebenen Zeitintervall
Digitaldaten zu erzeugen, einen Generator 12 zum Erzeugen von Impulsantwortsignalen,
einen Multiplizierer, der mit dem Digitaldatengenerator
11 und dem Generator 12 zum Erzeugen von Impulsantwortsignalen
verbunden ist, und einen Mischer 14, um eine Vielzahl von
Signalen zu kombinieren, die vom Ausgang des Multiplizierers 13
geliefert werden, um daraus ein Ausgangssignal SA zu erzeugen.
Der Generator 12 zum Erzeugen von Impulsantwortsignalen erzeugt nacheinander
Impulsantwortsignale SPk in einem vorgegebenen
Zeitintervall, und der Digitaldatengenerator 11 erzeugt
Digitaldaten Vk in dem vorgegebenen Zeitintervall. Der Multiplizierer
13 multipliziert jedes Impulsantwortsignal
SPk, das zu einem bestimmten Zeitpunkt erzeugt wird, mit einem
vorgegebenen Wert der Digitaldaten Vk. Die
Impulsantwortsignale, die mit den Digitaldaten multipliziert und
dann vom Multiplizierer 13 ausgegeben werden, werden an den
Mischer 14 angelegt, wo diese Signale kombiniert werden, um
das analoge Ausgangssignal SA zu bilden.
Wenn eine Zeitachse in vorgegebene Zeitintervalle Δ T geteilt
ist, wie es Fig. 2 zeigt, und ein diskreter Zeitsignalwert
(Digitalwert) in jedem Zeitschlitz oder Zeitkanal Tk (wobei
k = -∞ bis +∞ gilt) mit Vk bezeichnet wird, wie es in Fig. 3
dargestellt ist, dann wird ein kontinuierliches Signal entsprechend
den diskreten Zeitsignalen RTS erhalten, indem man
längs der Zeitachse Impulsantwortsignale überlagert, die
mit den Digitaldaten Vk gewichtet sind, die von einem
Augenblick zum nächsten eingegeben werden.
Fig. 4(a) zeigt einen Impuls im Zeitkanal T 0, und
Fig. 4(b) zeigt ein Impulsantwortsignalwellenform,
die dem Impuls entspricht, nämlich eine Spline-
Signalwellenform, die eine Ausführungsform der Erfindung verdeutlicht.
Es darf darauf hingewiesen werden, daß das
Impulsantwortsignal ein Intervall umfaßt, das sich von
-∞ bis +∞ auf der Zeitachse erstreckt und vom Zeitkanal T 0
aus in Richtung von -∞ und +∞ stark gedämpft ist.
Betrachtet man nur die Digitaldaten V-1, V 0, V 1 in den Zeitkanälen
T - 1, T 0, T 1 der diskreten Zeitsignale RTS gemäß
Fig. 3, so erkennt man, daß die Impulsantwortsignale SP - 1,
SP 0 und SP 1, die den Digitaldaten V-1, V 0 und V 1 entsprechen,
einen Verlauf haben, der in Fig. 5 mit einer gestrichelten
Linie, einer ausgezogenen Linie und einer strichpunktierten
Linie angegeben ist.
Indem man diese Impulsantwortsignale der Reihe nach bei jedem
Δ T kombiniert, ausgehend von dem alten Zeitkanal Tk (k = -∞,
. . ., -2, -1, 0, 1, 2, . . ., ∞), und das Resultat ausgibt, so
wird ein kontinuierliches Zeitsignal erhalten, das den drei
Werten der Digitaldaten V-1, V 0, V 1 entspricht. Hierbei ist
darauf hinzuweisen, daß die Impulsantwortsignale SP-1, SP 0,
SP 1 in Fig. 5 das Resultat der Multiplikation des
Impulsantwortsignals gemäß Fig. 4(b) mit V-1, V 0 bzw. V 1
sind.
Die obigen Darlegungen beziehen sich auf drei Werte oder Posten
von Digitaldaten. Es kann jedoch ein kontinuierliches Zeitsignal
in gleicher Weise erhalten werden, auch wenn die Digitaldaten
in sämtlichen Zeitkanälen berücksichtigt werden. Unter Berücksichtigung
der Tatsache, daß die Impulsantwortsignale stark
gedämpft werden, wird es ausreichend sein, wenn die Anzahl
von Impulsantwortsignalen, die in jedem Zeitkanal zu kombinieren
sind, höchstens neun beträgt.
Mit anderen Worten, Tk repräsentiere den vorliegenden Zeitkanal.
Wenn die Impulsantwortsignale, die den neun Werten von Digitaldaten
entsprechen, in den Zeitkanälen Tk-4 bis Tk+4 kombiniert
werden, so wird ein Ausreichend genaues kontiniuierliches Zeitsignal
im Zeitkanal Tk erhalten.
Fig. 6 zeigt ein Blockschaltbild eines Digital-Analog-Wandlers
der Erfindung. Dabei ist nur der eine Kanal, z. B. der L-Kanal
des Wandlers dargestellt. Der Digital-Analog-Wandler gemäß Fig. 6
umfaßt den Digitaldatengenerator 11, den
Generator 12, den Multiplizierer 13, der mit dem Digitaldatengenerator
11 und dem Generator
12 verbunden ist, sowie den Mischer 14 zur Kombination der Vielzahl
von Signalen, die von dem Multiplizierer 13 ausgegeben werden,
um das Ausgangssignal SA zu erzeugen.
Der Digitaldatengenerator 11 umfaßt eine Datenausgabeeinheit 11 a
zur Erzeugung der Digitaldaten Vk (vgl. Fig. 3) in dem vorgegebenen
Zeitintervall oder Abtastintervall Δ T, einen Schieberegisterbereich
11 b bestehend aus n Stufen, wobei es sich
bei der Ausführungsform gemäß Fig. 6 um neun Stufen handelt,
sowie einen Zwischenspeicherbereich 11 c, bestehend aus n Stufen.
Unter der Annahme, daß die Informationseinheiten der Digitaldaten
jeweils aus 16 Bits bestehen, wird der Schieberegisterbereich
11 b 16-Bit-Schieberegister 11 b-4 bis 11 b 4 aufweisen,
um die Daten in einer Bitserie zu verschieben, und der Zwischenspeicherbereich
11 c wird 16-Bit Zwischenspeicherschaltungen
11 c-4 bis 11 c 4 aufweisen. Die Datenausgabeeinheit 11 a gibt
nacheinander, über eine Datenleitung lD Digitaldaten bzw.
L-Kanaldaten DTL in einer Bitserie im Abtastzeitintervall aus
und erzeugt ein Verschiebungstaktsignal BDLKL in einem vorgegebenen
Zeitpunkt synchron mit einem Bittaktsignal BCLK.
Darauf ansprechend, werden die in jedem Schieberegister 11 bk
gespeicherten Digitaldaten zum nächsten Schieberegister 11 bk-1
übertragen. Nach der Übertragung erzeugt die Datenausgabeeinheit
11 a ein Zwischenspeichertaktsignal LCLK, in Abhängigkeit
von dem die Daten in jedem Schieberegister 11 bk in der entsprechenden
Zwischenspeicherschaltung 11 ck zwischengespeichert
werden. Unter der Annahme, daß der vorliegende Zeitkanal T 0
ist (vgl. Fig. 3), wird die Datenausgabeeinheit 11 a Digitaldaten
V 4 im Zeitkanal T 4 nach einer Zeit ausgeben, die vier
Abtastvorgängen äquivalent ist.
Unter der Annahme, daß der vorliegende Zeitkanal T 0 ist, werden
dementsprechend Digitaldaten V-4 im Schieberegister 11 b-4 und
der Zwischenspeicherschaltung 11 c-4 gespeichert, und Digitaldaten
V-3 werden im Schieberegister 11 b-3 und der Zwischenspeicherschaltung
11 c-3 gespeichert. Das gleiche gilt für das Schieberegister
11 b 4 und die Zwischenspeicherschaltung 11 c 4, in denen
die Digitaldaten V 4 gespeichert werden.
Der Generator 12 erzeugt das
Signal gemäß Fig. 4(b), welches das Impulsantwortsignal
repräsentiert. Der Generator
12 umfaßt Teilwellenformgeneratoren 12k (k = -4, -3, . . ., +4),
welche die Impulsantwortsignalwellenform im Zeitintervall
Δ T teilen, welches die Abtastperiode ist, und wiederholt
n Teilwellenformsignale, beispielsweise neun solche Teilwellenformsignale
S-4, S-3, S-2, S-1, S 0, S 1, S 2, S 3 und S 4 in der
Abtastperiode Δ T erzeugen, vgl. Fig. 4(b).
Fig. 7(a) ist ein Signalwellenformdiagramm des Signals bzw. des Teiles, das
von dem Teilwellenformgenerator 12-1 erzeugt wird. Die Teilwellenform
S-1 wird von dem Teilwellenformgenerator 12-1
wiederholt erzeugt. Fig. 7(b) ist ein Signalwellenformdiagramm
des Signals bzw. des Teiles, das vom Teilwellenformgenerator 120 erzeugt wird.
Die Teilwellenform S 0 wird von dem Teilwellenformgenerator 120
wiederholt erzeugt. Fig. 7(c) ist ein Signalwellenformdiagramm
des Signals bzw. des Teiles, das von dem Teilwellenformgenerator 121 erzeugt
wird. Die Teilwellenform S 1 wird von dem Teilwellenformgenerator
12-1 wiederholt erzeugt.
Somit erzeugt der Generator 12
die Teilwellenformen Sk (k = -4 bis 4), nämlich das
Impulsantwortsignal SP bei jeder Abtastperiode Δ T, und gibt die
Teilwellenformen dem Multiplizierer 13 als Eingangssignale.
Der Grund für die Verwendung von neun Teilwellenformen Sk
(k = -4 bis 4) und nicht von zusätzlichen anderen Teilwellenformen
besteht darin, daß das Impulsantwortsignal in diesen
anderen Bereichen stark gedämpft und nahezu Null ist, so daß
diese anderen Teilwellenformen vernachlässigt werden können.
Der Multiplizierer 13 enthält bei der Ausführungsform gemäß
Fig. 6 neun, allgemein gesprochen n D/A-Wandler vom Multipliziertyp,
die im Zusammenhang mit Fig. 6 als Multiplizierschaltungen
MDAC-4 bis MDAC 4 bzw. 13-4 bis 134 bezeichnet sind. Die
Multiplizierschaltung 13-4 multipliziert die Digitaldaten, die
in der Zwischenspeicherschaltung 11 c-4 gespeichert sind, mit der
Teilwellenform S-4 und erzeugt dadurch ein analoges Ausgangssignal
M-4. Die Multiplizierschaltung 13-3 multipliziert die
Digitaldaten, die in der Zwischenspeicherschaltung 11 c-3 gespeichert
sind, mit der Teilwellenform S-3 und erzeugt dadurch
ein analoges Ausgangssignal M-3.
In gleicher Weise multipliziert die jeweilige Multiplizierschaltung
13 k die Digitaldaten, die in der Zwischenspeicherschaltung
11 ck gespeichert sind, mit der Teilwellenform Sk
und erzeugt dadurch ein analoges Ausgangssignal Mk. Unter
der Annahme, daß der vorliegende Zeitkanal T 0 ist, speichern
dementsprechend das jeweilige Schieberegister 11 bk und die
Zwischenspeicherschaltung 11 ck Digitaldaten Vk, so daß jede
Multiplizierschaltung 13 k ein analoges Ausgangssignal liefert,
das darstellbar ist als
Mk = Sk · Vk (k = -4, -3, . . ., 3, 4).
Der Mischer 14 hat den Aufbau eines herkömmlichen Analogaddierers
und erzeugt ein Ausgangssignal durch Kombination
der analogen Ausgangssignale Mk (= Sk · Vk), die von den Multiplizierschaltungen
13-4 bis 134 ausgegeben werden.
Dementsprechend ist im Zeitkanal T 0 das analoge Ausgangssignal
SA als kontinuierliches Zeitsignal, das von dem Mischer 14
geliefert wird, ein kombiniertes Signal, bestehend aus einem
Signal (das dem mit einer ausgezogenen Linie dargestellten
Bereich M 0 im Zeitkanal T 0 in Fig. 5 entspricht), erhalten als
Resultat der Multiplikation der Digitaldaten V 0 in dem
Zeitkanal T 0 mit dem Teilwellenformsignal S 0; einem Signal
(das dem mit gestrichelter Linie gezeichneten Bereich M-1
im Zeitkanal T 0 in Fig. 5 entspricht), erhalten als Resultat
der Multiplikation der Digitaldaten V-1 im Zeitkanal T-1 mit
dem Teilwellenformsignal S-1; und einem Signal (das der mit
strichpunktierter Linie gezeichneten Bereich M 1 im Zeitkanal T 0
in Fig. 5 entspricht), erhalten als Resultat der Multiplikation
der Digitaldaten V 1 im Zeitkanal T 1 mit dem Teilwellenformsignal
S 1.
Fig. 8 ist ein Wellenformdiagramm, das verschiedene Signale
darstellt: ein ursprüngliches Analogsignal SOR, das ein
kontinuierliches Zeitsignal ist; die diskreten Zeitsignale RTS,
erhalten durch Digitalisierung des ursprünglichen Analogsignals
SOR mit der Abtastperiode Δ T; das Analogsignal M-1, das von
der Multiplizierschaltung 13-1 gemäß Fig. 6 ausgegeben wird;
das Analogsignal M 0, das von der Multiplizierschaltung 130
ausgegeben wird; das Analogsignal M 1, das von der Multiplizierschaltung
131 ausgegeben wird; und das kombinierte Ausgangssignal
SA, das von dem Mischer 14 ausgegeben wird.
Während sich vorstehend eine Kurzbeschreibung des erfindungsgemäßen
Digital-Analog-Wandlers findet, werden die verschiedenen
Komponenten der Schaltung gemäß Fig. 6 nachstehend im einzelnen
erläutert.
Fig. 9 zeit ein Blockschaltbild des jeweiligen Teilwellenformgenerators
12 k in dem Generator 12.
Wie in Fig. 7 dargestellt, ist der
Generator 12 so ausgelegt, daß er wiederholt und in
digitaler Form die Teilwellenformen Sk (k = -4, -3, . . ., 3, 4)
des Impulsantwortsignals bei jeder Abtastperiode
Δ T erzeugt. Genauer gesagt, das Zählergebnis eines Zählers
wird mit einem Rücksetzimpuls CCLK gelöscht, der in der
Abtastperiode erzeugt wird. Der Zähler 21 zählt ein Bittaktsignal
BCLKP, dessen Frequenz gegeben ist durch a · fs, wobei
fs die Abtastfrequenz ist, um dadurch ein Adressensignal AS
für einen ROM 22 zu erzeugen, der die nächste Stufe bildet.
Digitalwerte der Teilwellenform Sk, die in einem Zeitintervall
1/(a · fs) digitalisiert werden, werden im ROM 22 nacheinander in
der Reihenfolge seiner Adressen gespeichert. Somit werden die
diskreten Teilwellenformen Sk erhalten, wenn die Digitaldaten
aus dem ROM 22 sequentiell aus den Speicherbereichen ausgelesen
werden, die mit den Adressensignalen AS vom Zähler 21 bezeichnet
sind. Je größer der Wert a gemacht wird, desto höher ist die
Genauigkeit der erhaltenen Wellenformsignale Sk. Es darf
darauf hingewiesen werden, daß ein Wert von mindestens 40 für
a ausreichen wird, wobei in diesem Falle ein normales Bittaktsignal
als Bittaktsignal BCLKP verwendet werden kann.
Die von dem ROM 22 ausgegebenen Digitaldaten werden vorübergehend
mit einer Zwischenspeicherschaltung 23 zwischengespeichert.
Wenn Stabilität erreicht ist, werden die Digitaldaten aus der
Zwischenspeicherschaltung 23 in einen D/A-Wandler 24 zur Umwandlung
in einen Strom I 0 eingegeben, dessen Stromstärke
proportional zum Digitalwert ist. Der Strom I 0 wird von dem
D/A-Wandler 24 abgegeben. Es darf darauf hingewiesen werden,
daß die Zwischenspeicherschaltung 23 weggelassen werden kann,
wenn die Übertragungsgeschwindigkeit des Zählers 21 hoch ist
und die Lesezeit des ROM 22 kurz ist.
Der Strom I 0 vom D/A-Wandler 24 wird von einem IV-Wandler oder
Strom-Spannungs-Wandler 25 in ein Spannungssignal umgewandelt,
das proportional zur Stromstärke ist. Dieses Spannungssignal
wird dann mit einem Tiefpaßfilter 26 in ein glattes, kontinuierliches
Analogsignal umgewandelt. Schließlich wird das kontinuierliche
Analogsignal in die Teilwellenformen Sk umgeformt, dessen
Impedanz mit einem Pufferverstärker 27 reduziert wird. Dieses
Signal wird an eine vorgegebene Multiplizierschaltung 13 k
gemäß Fig. 6 ausgegeben.
Es wird darauf hingewiesen, daß der Pufferverstärker 27 entfallen
kann, wenn die Ausgangsimpedanz des Tiefpaßfilters 26 niedrig
ist. Da es ausreichen wird, wenn das Teilwellenformsignal Sk
die erforderliche Wellenform hat, stellen Phasenverzerrungen,
die dem Tiefpaßfilter 26 zuzuschreiben sind, kein Problem dar.
Mit anderen Worten, es wird genügen, die in dem ROM 22 gespeicherten
Digitaldaten zu revidieren, um jegliche Verzerrung
in der Wellenform zu korrigieren, die von dem Tiefpaßfilter 26
hervorgerufen wird.
Der Bereich des Teilwellenformgenerators 12 k vom Zähler 21
bis zum D/A-Wandler 24 wird von einer integrierten Schaltung
gebildet. Je größer die Anzahl der Bits ist, desto glatter
ist das erhaltene Teilwellenformsignal. Acht Bits sind
normalerweise ausreichend. Da gleiche Digitaldaten von dem
ROM 22 zum gleichen Zeitpunkt in jeder Abtastperiode TS
(= Δ T = 1/fs) ausgegeben werden müssen, werden der Zähler 21
und seine Ausgänge QA bis QXX mit dem Rücksetzimpuls CCLK
gelöscht, der in jeder Abtastperiode (je kürzer desto besser)
erzeugt wird.
Fig. 10 zeigt ein Schaltbild zur Erläuterung der tatsächlichen
Schaltungsanordnung eines Teilwellenformsignalgenerators in
8-Bit-Bauweise, wobei gleiche Bereiche wie in Fig. 9 mit
gleichen Bezugszeichen bezeichnet sind. Die Schaltungsanordnung
gemäß Fig. 10 unterscheidet sich von der gemäß Fig. 9 dadurch,
daß ein AND-Gatter 31 und ein Adressenschieber 32 vorgesehen
sind.
Es ist erforderlich, daß die Zwischenspeicherschaltung 23
die Daten vom ROM 22 hält, nachdem Stabilität erreicht worden
ist. Zu diesem Zweck erzeugt das AND-Gatter 31 ein Zwischenspeichertaktsignal
LCLKP bei Durchführung der AND-Verknüpfung
des Bittaktsignals BCLKP, dessen Frequenz a · fs (a = 64) ist,
und eines Taktsignals BCLKP′, dessen Frequenz 2 · a · fs ist, wobei
das zuletzt genannte Signal in der digitalen Audioanlage zur
Verfügung steht.
Um den erforderlichen Rauschabstand zu erhalten, wird es
genügen, wenn neun Teilwellenformsignale S-4, S-3, . . ., S 0, . . .,
S 3, S 4 erzeugt werden. Da jedoch neun Typen von ROM′s dann für
diese Teilwellenformsignale hergestellt werden müßten, würden
die Maskenkosten ansteigen und die Einschreibzeit sehr lang
werden. Da dies unerwünscht ist, ist der einzige ROM 22 in ein
Minimum von neun Speicherbereichen mit vorgegebenen Adresseneinheiten
unterteilt (64 Adresseneinheiten, wenn a = 64 ist),
und die Digitaldaten zur Erzeugung der Teilwellenformsignale
Sk (k = -4 bis 4) werden im jeweiligen Speicherbereich gespeichert.
In diesem Falle kann der Zähler 21 nur 1 bis 64 Adressensignale
erzeugen. Somit ist er so angeordnet, daß Schalter SW 1 bis SW 4
in der Adressenvorspannungsschaltung 32 in EIN oder AUS Positionen
gesetzt werden, um die Adressen vorwärts oder rückwärts zu
zählen, so daß zu jedem der neun Speicherbereiche Zugriff
genommen werden kann.
Das maximale Ausgangssignal SKMAX des Teilwellenformsignals
Sk gemäß Fig. 10 ist dann gegeben durch die nachstehende
Gleichung:
SKMAX = (VDC/R 1) · (254/256) · RL (1)
und hängt ab von einer Referenzspannung VDC und einem Stromsteuerwiderstand
R 1 im D/A-Wandler 24 und einem Rückkopplungswiderstand
RL in dem Strom-Spannungs-Wandler 25. Das Teilwellenformsignal
Sk wird dem Eingang VREF der Multiplizierschaltung
13 k im Multiplizierer 13 zugeführt, so daß damit der Ausgangswert
der Multiplizierschaltung bestimmt wird.
Dementsprechend kann der Pegel des analogen Ausgangssignals SA,
der von dem Mischer 14 ausgegeben wird, gesteuert werden
durch Einstellung der Spannung VDC und der Widerstände R 1 und
RL. Die Fig. 11 bis 17 zeigen Ausführungsformen der Pegelsteuerschaltungen
zur Steuerung des Pegels des analogen
Ausgangssignale SA (vgl. Fig. 6), welches das Ausgangssignal
des erfindungsgemäßen Digital-Analog-Wandlers ist.
Fig. 11 zeigt eine Schaltung zur Steuerung des Analogsignalpegels,
wobei die Widerstandswerte der Widerstände R 1 und R 2,
welche den Stromwert des D/A-Wandlers 24 regulieren, durch
Gleichlaufvolumenabstimmung bzw. Gleichlauflautstärkenabstimmung
variiert werden können.
Fig. 12 zeigt eine Schaltung zur Steuerung des Analogsignalpegels,
wobei die Widerstandswerte der Rückkopplungswiderstände
RL und RL′ im Strom-Spannungs-Wandler 25 durch Gleichlauflautstärkenabstimmung
variiert werden können.
Fig. 13 und 14 zeigen Schaltungen zur Steuerung des Analogsignalpegels
durch Variation der Widerstände R 3 und R 4 im Tiefpaßfilter
26, um das Spannungsteilerverhältnis zu ändern.
Fig. 15 bis 17 zeigen Schaltungen zur Steuerung der Referenzspannung
VDC des D/A-Wandlers 24. In Fig. 15 und 16 bezeichnen
BT eine Batterie, VR einen variablen Widerstand, der als
Lautstärkensteuerung für die Ausgangsspannungseinstellung dient,
C einen Kondensator, OPC einen Differenzverstärker und TR
einen Transistor.
Fig. 17 zeigt eine Pegelsteuerschaltung, die als Konstantspannungsversorgung
aufgebaut ist, wobei die Ausgangsspannung
VDC durch Regulierung der variablen Widerstände VR 1 und VR 2
gesteuert werden kann. Die Anordnung gemäß Fig. 17 umfaßt eine
Referenzspannungsquelle VR, einen Differenzverstärker DFA,
einen Rückkopplungswiderstand Rf und einen Transistor TR,
dessen Leitfähigkeit so gesteuert wird, daß als Ausgangssignal
eine Gleichspannung VDC geliefert wird, die mit den variablen
Widerständen VR 1 und VR 2 vorgegeben wird.
Gemäß den Pegelsteuerschaltungen nach Fig. 11 bis 17 geht
das Analogsignal nicht direkt durch die Lautstärkewiderstände
hindurch, und es werden keine Bits im Digitalsignal verloren.
Infolgedessen kann der analoge Ausgangspegel geändert werden,
ohne Verzerrungen hervorzurufen.
Fig. 18 gibt eine nützliche Tabelle an und enthält Formeln
zur Berechnung von Digitaldaten, die im ROM 22 gespeichert
sind, um Teilwellenformsignale Sk (k = -4 bis 4) in einem
Fall zu erzeugen, wo der Tiefpaßfilter 26 nicht vorgesehen
ist (vgl. Fig. 10). In Fig. 18 ist t ein numerischer Wert,
der die Beziehung 0 = t 1 erfüllt. Die Digitalwerte, die aus
den Formeln in Schritten T/a berechnet werden, wenn nämlich
t zu t/a, 2t/a, 3t/a, . . . (a-1)t/a), t gemacht wird, werden
nacheinander in den neun Speicherbereichen des ROM 22 gespeichert.
Aus der Tabelle gemäß Fig. 18 ergibt sich, daß eine große
Differenz in der Gewichtung der jeweiligen Teilwellenformsignal
Sk (k = -4 bis 4) vorliegt und daß die Koeffizienten
von S-4, S-3, S 3, S 4 sehr klein sind im Vergleich mit den
Koeffizienten S 0, S 1 und S-1. Wenn infolgedessen die Digitaldaten
der Teilwellenformsignale Sk mit einer Genauigkeit von
acht Bits präpariert werden, basierend auf den Berechnungsformeln
gemäß der Tabelle in Fig. 18, wird es nicht möglich
sein, genaue Teilwellenformsignale für S-4, S-3, S 3 und S 4
zu erzeugen.
Somit wird gemäß der Erfindung ein Faktor Ak gefunden, so
daß die im ROM 22 gespeicherten Digitalwerte in den Bereich
-128 bis +128 fallen, und der Digitalwert, der durch die
jeweilige Berechnungsformel gegeben ist, wird mit Ak multipliziert,
bevor er in dem ROM 22 abgespeichert wird. Wenn
Ak · Sk (t) durch SkROM (t) ausgedrückt wird, so ergibt sich die
Relation zwischen SkROM (k = -4 bis 4) und Sk aus der
Darstellung in Fig. 19.
Wenn die in dem ROM 22 gespeicherten Digitalwerte somit auf
der Basis der Berechnungsformeln gemäß der Tabelle in Fig. 19
festgelegt werden, wird es natürlich erforderlich sein, später
eine Division durch Ak durchzuführen. Ein Verfahren zur
Durchführung dieser Division ist gegeben durch die nachstehnde
Beziehung:
Sk(t) = r 4k · SkROM(t)/(r 3k + r 4k) (2),
indem man die Werte (r 3k, r 4k) der Widerstände R 3 und R 4 im
Tiefpaßfilter 26 gemäß Fig. 10 einstellt. In der obigen
Beziehung gilt:
1/Ak = r 4k/(r 3k + r 4k) (3).
In Abwesenheit des Tiefpaßfilters 26 werden die Widerstände
R 3 und R 4 eingesetzt. Mit diesem Verfahren kann die Gewichtung
durchgeführt werden, wie es mit Gleichung (2) angegeben ist,
aber der Wert von Sk wird sehr klein und eine Verschlechterung
des Rauschabstandes würde auftreten aufgrund des Einflusses
des Systemrauschens im Übertragungssystem oder der Multiplizierschaltung
13 k (Fig. 6).
Wenn ein Rauschen im Übertragungssystem, Rauschen in den Multiplizierschaltungen
oder eine gegenseitige Pegelabweichung
toleriert werden können, wird die Division 1/Ak durch Einstellung
der Widerstandswerte durchgeführt. Fig. 20 zeigt eine Anforderung
zur Erläuterung des Zusammenhanges zwischen den Komponenten
in einem Falle, wo das anlaoge Ausgangssignal SA erzeugt wird,
indem man ein Teilwellenformsignal Sk verwendet, das erhalten
wird als Resultat der Division durch Ak mit einer Einstellung
der Widerstandswerte.
In Fig. 20 bezeichnet das Bezugszeichen 11 k ein Zwischenspeicher-
Schieberegister, das sowohl als Schieberegister 11 bk als auch
als Zwischenspeicherschaltung 11 ck gemäß Fig. 6 dient. Das
Bezugszeichen 13 k bezeichnet einen Digital-Analog-Wandler vom
Multipliziertyp bzw. eine Multiplizierschaltung, um die
Digitaldaten Vk und das Teilwellenformsignal Sk zu multiplizieren
und ein analoges Ausgangssignal bzw. einen analogen
Strom auszugeben, dessen Wert proportional zum Produkt der
Multiplikation ist. Das Bezugszeichen 14 bezeichnet einen
Mischer, der, wenn r 5 den Widerstandswert eines Rückkopplungswiderstandes
R 5 bezeichnet, ein analoges Ausgangssignal SA
erzeugt, dessen Spannung e folgendermaßen gegeben ist:
e = r 5 · M-4 + r 5 · M-3 + . . . r 5 · M 0 + . . . + r 5 · M 4
= r 5Σ Mk.
= r 5Σ Mk.
Das analoge Ausgangssignal kann vergrößert werden, wenn der
Widerstandswert r 5 erhöht wird, und verringert werden, wenn r 5
verringert wird.
In einem Falle, wo Übertragungssystemrauschen, Rauschen in der
Multiplizierschaltung 13 k und eine Pegelabweichung toleriert
werden können, wird die Division durch Ak durchgeführt, bevor
die Bildung des Ausgangssignal Mk der Multiplizierschaltung
erfolgt, das auf der Basis des Teilwellenformsignals SkROM (t)
(k = -4 bis 4) multipliziert mit Ak erhalten wird.
Fig. 21 zeigt eine Darstellung zur Erläuterung der Zusammenhänge
zwischen den verschiedenen Komponenten in einem solchen Falle.
In Fig. 21 bezeichnet das Bezugszeichen 11 k das Zwischenspeicher-
Schieberegister, das sowohl als Schieberegister 11 bk als auch
Zwischenspeicherschaltung 11 ck in Fig. 6 arbeitet und das zwei
in Reihe geschaltete 8-Bit IC-Schaltungen 11 k′ und 11 k enthält.
Das Bezugszeichen 13 k bezeichnet einen multiplizierenden D/A-
Wandler oder eine Multiplizierschaltung, die folgendes umfaßt:
eine IC-Schaltung 13 k′ zum Multiplizieren der Digitaldaten V 0
mit dem Teilwellenformsignal S 0ROM und zur Ausgabe eines
Stromes, dessen Wert proportional zum Multiplikationsprodukt
ist; und einen Strom-Spannungs-Wandler 13 k′′, um diesen Strom
in ein Spannungssignal umzuwandeln, nämlich das analoge Ausgangssignal
Mk.
Durch diese Strom-Spannungs-Wandlung kann das Ausgangssignal
der IC-Schaltung 13 k′′ in seiner Impedanz reduziert werden.
Dies ist unter dem Aspekt des Übertragungsrauschens vorteilhaft.
Das Bezugszeichen 14 bezeichnet den Mischer, der in
Form eines Analogaddierers aufgebaut ist. Der Misccher 14
enthält Gewichtungsschaltungen 14 k (14-4 bis 144), um die
jeweiligen Multiplizierschaltungs-Ausgangssignale Mk (k = -4 bis 4)
durch Ak zu teilen, sowie einen Analogaddierer-Operationsverstärker
14 a, an den die Ausgangssignale der Gewichtungsschaltungen
angelegt werden.
Jede Gewichtungsschaltung 14 k enthält Widerstände Rk 1, Rk 2 und
Rk 3, die in der dargestellten Weise verbunden sind, wobei der
Widerstand Rk 3 einstellbar ist. Die Anordnung der Gewichtungsschaltungen
14 k so dicht wie möglich am Operationsverstärker 14 a
ist unter dem Aspekt der Rauschverminderung vorteilhaft.
Sei Zk die Impedanz der Gewichtungsschaltung 14 k. Da ein analoges
Ausgangssignal, das gegeben ist durch die Gleichung
AVk = Mk · R 5/Zk (4),
im Hinblick auf das analoge Ausgangssignal Mk von der Multiplizierschaltung
13 k erhalten wird, so hat das analoge Ausgangssignal
SA einen Spannungswert, der gegeben ist durch
AOUT = Σ AVk (5)
für alle k = -4 bis 4.
Wenn R 5/Zk der Gewichtungsschaltung 140, entsprechend dem
Teilwellenformsignal S 0ROM den Wert 1000 hat, werden die
Werte von R 5/Zk hinsichtlich der anderen Teilwellenformsignale
SkROM (k = -4 bis 4) Werte haben, die in der Tabelle gemäß
Fig. 22 angegeben sind. Sei R 5/Z 0 = 1, so ergibt sich
AOUT = M-4/340 + M-3/57,9 + M-2/10,1 +
M-1/1,72 + M 0 + M 1/1,72 + M 2/10,1 +
M 3/57,9 + M 4/340.
M-1/1,72 + M 0 + M 1/1,72 + M 2/10,1 +
M 3/57,9 + M 4/340.
Zk wird aus der Tabelle gemäß Fig. 22 bestimmt.
Um eine statistische Streuung beim Pegel des D/A-Wandlers 24
gemäß Fig. 10 sowie eine statistische Streuung beim Pegel jeder
Multiplizierschaltung 13 k aufzufangen, ist es möglich, den
Widerstand Rk 3 der Gewichtungsschaltung 14 k einzustellen. Ein
Systemfehler kann durch diese Einstellung reduziert werden.
Das Einstellungsverfahren wird gemäß den nachstehenden Schritten
(i) bis (ii) durchgeführt:
- (i) Die Schalter SW1 bis SW4 in der Adressenvorspannungsschaltung 32 gemäß Fig. 10 werden selektiv eingeschaltet oder ausgeschaltet, und zwar in Abhängigkeit von den Teilwellenformsignalen Sk, und der Adressenausgang des Zählers 21 wird auf eine vorgegebene Adresse fixiert, um den Absolutwert der Ausgangsdaten vom ROM 22 maximal zu machen. Digitaldaten, welche die Referenzfrequenz (1 kHz) ausgleichen, werden an das Schieberegister 11 bk angelegt (vgl. Fig. 6).
- (ii) Danach wird jeder Stellwiderstand Rk 3 in der Weise eingestellt, daß die Ausgangsspannung jeder Gewichtungsschaltung 14 k den Wert annimmt, der in der Tabelle gemäß Fig. 23 angegeben ist.
Es gibt Fälle, wo eine Entzerrungs- oder Absenkungsschaltung
erforderlich ist, um Digitaldaten zu verarbeiten, die betont
bzw. angehoben worden sind. In solchen Fällen bringt das Einsetzen
eines Verstärkers, der eine Absenkungswirkung hat, eine
Verschlechterung der Tonqualität mit sich. Unter Berücksichtigung
des Umstandes, daß der Spannungswert AOUT des analogen Ausgangssignals
SA unter Berücksichtigung der Gleichungen (4)
und (5) folgendermaßen ausgedrückt werden kann:
AOUT = [Σ (Mk/Zk)]R 5,
wird R 5 zu einer Impedanz ZDE mit einer Absenkungsfunktion
modifiziert, so daß eine Absenkungsfunktion in das System eingearbeitet
wird, ohne dem System zusätzliche Komponenten hinzuzufügen.
Fig. 24 zeigt eine Anordnung zur Erläuterung eines Rückkopplungs-
Widerstandsnetzwerkes RNW in einem Falle, wo der Mischer 14
mit einer Absenkungsfunktion ausgerüstet ist. Die Anordnung
ist so gewählt, daß die Absenkung vorgenommen wird, indem man
die Impedanz des Rückkopplungs-Widerstandsnetzwerkes in Abhängigkeit
von der Signalfrequenz variiert. In Fig. 24 ist
R 9 ein Widerstand, um ein schlagartiges Rauschen zu verhindern
und hat folgende Relation gegenüber den anderen Widerständen:
R 9 » R 6, R 7, R 8.
Fig. 25 dient zur Erläuterung der jeweiligen Signale, die den
verschiedenen Komponenten des Digitaldatengenerators 11 gemäß
Fig. 6 und des Generators 12 zum Erzeugen von Impulsantwortsignalen gemäß
Fig. 10 zugeordnet sind.
Sei fs die Abtastfrequenz der Digitaldaten, so ist die Frequenz
des Bittaktsignals BDLKP in dem Generator 12 zum Erzeugen von Impulsantwortsignalen
gemäß Fig. 10 gegeben durch a · fs, und die
Periode des Rücksetzimpulses CCLK, der den Zähler 21 zurücksetzt,
ist gegeben durch 1/fs. Jedesmal wenn das Bittaktsignal
BCLKP erzeugt wird, wird der Zähler 12 inkrementiert,
um ein Adressensignal für den Zugriff zum ROM 22 zu erzeugen.
Die Zwischenspeicherschaltung 23 nimmt eine Zwischenspeicherung
des Ausgangssignals vom ROM 22 alle 1/fs vor, wobei das Zwischenspeichertaktsignal
LCLKP die AND-Verknüpfung der Bittaktsignale
BCLKP und BCLKP′ ist. in Fig. 6 ist die Frequenz des Bittaktsignals
BCLK für die bitserielle Verschiebung der Daten, die
in jedem Schieberegister 11 bk gespeichert sind, gegeben durch
b · fs, und die Periode des Zwischenspeichertaktsignals LCLK
zum Zwischenspeichern der Inhalte der Schieberegister in den
Zwischenschaltungen ist gegeben durch 1/fs. Obwohl es besser ist,
je größer der Wert von a ist, wird üblicherweise a = b der Fall
sein.
Fig. 26 zeigt ein Wellenformdiagramm zur Erläuterung des Rücksetzimpulses
in dem Generator 12
gemäß Fig. 10. Die Daten DTL und DTR in zwei Systemen, nämlich
die L-Kanaldaten und die R-Kanaldaten, werden während einer
Abtastperiode abgetastet. Ein Zeitsteuerungssignal WCK ist
auf hohem Pegel, während die Daten DTL und DTR der jeweiligen
Kanäle von der Datenausgabeeinheit 11 a gemäß Fig. 6 ausgegeben
werden. Der Rücksetzimpuls CCLK wird synchron mit der Vorderflanke
eines Abtastsignals SMP erzeugt, so daß dadurch der
Zählwert im Zähler 21 gemäß Fig. 10 zurückgesetzt wird.
Um die Verzögerung zum Zeitpunkt der Vorderflanke des Teilwellenformsignals
Sk minimal zu machen, wird die Impulsbreite tc
des Rücksetzimpulses CCLK minimal gemacht unter der Bedingung,
daß tc tR gilt, wobei tR die Länge des Zeitintervalles ist,
das für die IC-Schaltung erforderlich ist, um zuverlässig
festzustellen, daß ein Rücksetzen stattgefunden hat.
Der Rücksetzimpuls CCLK wird unter Verwendung eines Signals
gebildet, welches eine Pegeländerung im Abtastmoment erzeugt,
z. B. des Abtastsignals SMP in Fig. 26. Fig. 27 zeigt ein
Schaltbild einer Rücksetzimpuls-Generatorschaltung, und Fig. 28
zeigt ein Wellenformdiagramm von verschiedenen Signalen, die
zu dieser Rücksetzimpuls-Generatorschaltung gehören.
Bei der Schaltung gemäß Fig. 27 invertiert ein Inverter INV
das Abtastsignal SMP; eine Verzögerungsschaltung DL, bestehend
aus einem Widerstand und einem Kondensator, verzögert das
Inverterausgangssignal *SMP um eine vorgegebene Zeitspanne,
um ein verzögertes Signal *SMP′ zu erzeugen; und ein AND-Gatter
ANG erzeugt den Rücksetzimpuls CCLK, indem es eine AND-Verknüpfung
von Abtastsignal SMP und verzögertem Signal *SMP′ vornimmt.
Die Zwischenspeicherschaltung 23 gemäß Fig. 10 speichert und
hält die Ausgangssignale des ROM 22, so daß der Betrieb des
D/A-Wandlers 24, der die nächste Stufe bildet, zuverlässiger
gemacht wird. Dementsprechend ist es erforderlich, daß das
Zwischenspeichertaktsignal LCLKP in dem Augenblick erzeugt
wird, wo sämtliche Ausgangssignale des ROM 22 stabil werden.
Berücksichtigt man die Stabilisierungs-Verzögerungszeit des
ROM 22, so wird die Zwischenspeicherung nicht sofort nach
Erzeugung des Rücksetzimpulses CCLKP durchgeführt.
Berücksichtigt man die maximale Verzögerungszeit von etwa
85 ns am Ausgang des Zählers 21, so ist es erforderlich, daß
das Zwischenspeichertaktsignal LCLKP nach einer Verzögerung
von 120 ns von dem Augenblick erzeugt wird, wo das Bittaktsignal
BCLKP erzeugt wird. Unter diesen Bedingungen bringt ein
Verfahren zur Vornahme der Zwischenspeicherung bei Stabilisierung
in einem Falle von fs = 32 kHz für PCM-Rundfunk, von fs = 48 kHz
für DAT, und fs = 44,1 kHz für CD-Systeme mit sich, daß die
Zwischenspeicherung durchgeführt wird bei einer 3/4 Periodenverzögerung
des Bittaktsignals BCLKP.
Dementsprechend wird gemäß der Erfindung das logische Produkt
des Bittaktsignals BCLKP, dessen Frequenz a · fs ist, und des
Bittaktsignals BCLKP′, dessen Frequenz 2a · fs ist, in dem AND-
Gatter 31 gebildet, und das Ausgangssignal des AND-Gatters 31
wird als Zwischenspeichertaktsignal LCLKP verwendet. Die relevanten
Wellenformen sind in Fig. 29 dargestellt.
Fig. 30 zeigt ein Wellenformdiagramm von Signalen, die in dem
Digitalsignalsgenerator 11 verwendet werden. Das Bittaktsignal
BCLK wird verwendet, um die Inhalte der Schieberegister 11 bk
in einer Bitserie zu verschieben. TCLL und TCLR repräsentieren
Zeitsteuerungssignale, die auf hohen Pegel gehen, wenn die
L-Kanaldaten DTL bzw. die R-Kanaldaten DTR von der Datenausgabeeinheit
11 a gemäß Fig. 6 ausgegeben werden. Die Bezugszeichen
BCLKL und BCLKR bezeichnen Verschiebungstaktsignale, um die
L-Kanal- und R-Kanal-Digitaldaten (16-Bitdaten) in einer Bitserie
zu verschieben. Das Bezugszeichen LCLK ist ein Zwischenspeichertaktsignal
zur Zwischenspeicherung der Inhalte der
Schieberegister 11 bk in den Zwischenschaltungen 11 ck.
Die Verschiebungstaktsignals BCLKL und BCLKR verhindern ein
"Überlaufen" von Daten zum nächsten Schieberegister und
gewährleisten das Eingeben der Daten. Im wesentlichen wird das
logische Produkt von jedem der Zeitsteuerungssignale TCLL und
TCLR sowie dem Bittaktsignal BCLK gebildet. Aufgrund einer
sehr kleinen Diskrepanz der Zeitpunkte des Bittaktsignals BCLK
und der jeweiligen Zeitsteuerungssignale TCLL und TCLR besteht
jedoch die Gefahr, daß ein unnötiges Verschiebungstaktsignal
vor oder nach dem normalen Verschiebungstaktsignal erzeugt wird.
Bei der Wahrscheinlichkeit einer solchen Gefahr ist es erforderlich,
daß das Bittaktsignal BCLK oder die Zeitsteuerungssignale
TCLL und TCLR einige zehn Nanosekunden verzögert werden.
Fig. 31 zeigt ein Schaltbild einer Schaltung zur Erzeugung
des L-Kanal-Verschiebungstaktsignals BCLKL, und Fig. 32 zeigt
ein Wellenformdiagramm der dazugehörigen Wellenformen. In Fig. 31
liefert eine Verzögerungsschaltung DLC, bestehend aus einem
Widerstand R und einer Kapazität C, eine vorgegebene Zeitverzögerung
für das Zeitsteuerungssignal TCLL, das von einem
Verstärker AP geliefert wird, so daß dadurch ein verzögertes
Zeitsteuerungssignal TCLL′ erzeugt wird.
Ein AND-Gatter ANG erzeugt das Verschiebungstaktsignal BCLKL,
indem es das logische Produkt des Verschiebungstaktsignals
BCLK und des verzögerten Signals TCLL′ bildet. In Fig. 32
bezeichnet das Bezugszeichen BCLKL′ ein Verschiebungstaktsignal,
das sich ergibt, wenn keine Verzögerung vorgenommen wird. Man
erkennt, daß ein zusätzliches Verschiebungstaktsignal erzeugt
wird.
Es ist erforderlich, daß die Impulsbreite tL des Zwischenspeichertaktsignals
LCLK sehr klein gemacht wird, und zwar gemäß der
Bedingung tL tM (wobei tM die maximale Zeit ist, die für die
Zwischenspeicherung bei Stabilisierung erforderlich ist), um
die scheinbare Ausregelzeit der Multiplizierschaltung 13 k sehr
kurz zu machen.
Das Zwischenspeichertaktsignal LCLK wird erzeugt von einem
Inverter INV, einer Verzögerungsschaltung DL und einem NAND-
Gatter NAND, wie es in den Fig. 33 und 34 dargestellt ist,
wobei das Abtastsignal SMP in ähnlicher Weise verwendet wird
wie für die Erzeugung des Rücksetzimpulses CCLK, vgl. Fig. 27
und 28. Es darf darauf hingewiesen werden, daß der Rücksetzimpuls
CCLK und das Zwischenspeichertaktsignal LCLK ein
identisches Timing haben müssen.
In einem Falle, wo die Zeitsteuerungssignale TCLL und TCLR
fehlen, aber das Zeitsteuerungssignal WCK gemäß Fig. 26
vorliegt, wird das L-Kanal-Zeitsteuerungssignal TCLL erzeugt,
indem man das logische Produkt des Abtastsignals SMP und
des Zeitsteuerungssignals WCK bildet. Das R-Kanal-Zeitsteuerungssignal
TCLR wird erzeugt, indem man das logische Produkt
des Zeitsteuerungssignals WCK und eines invertierten Signals
*SMP bildet, das erhalten wird, indem man unter Verwendung
eines Inverters das Abtastsignal SMP invertiert.
In einem Falle, wo das signifikanteste Bit MSD der Digitaldaten
bei einer m-ten Rückflanke des Bittaktsignals BCLK
ansteigt und das am wenigsten signifikante Bit LSB bei einer
l-ten Rückflanke des Bittaktsignals BCLK abfällt, werden ein
Zähler und ein Gatter verwendet, um die Zeitsteuerungssignale
TCLL und TCLR zu erzeugen.
Fig. 35 zeigt eine Zeitsteuerungssignal-Generatorschaltung
für einen Fall, wo m = 8 und l = 24 sind, während Fig. 36
die dazugehörigen Wellenformen zeigt.
Gemäß Fig. 35 enthält die Zeitsteuerungssignal-Generatorschaltung
folgende Baugruppen: einen Binärzähler 41 zum Zählen des
Bittaktsignals BCLK; eine m-Abtastschaltung 42 zum Abtasten,
daß der Zählwert im Zähler 41 einen Wert von m (= 8) erreicht
hat; eine l-Abtastschaltung 43 zum Abtasten, daß der Zählwert
im Zähler 41 einen Wert von l (= 24) erreicht hat; eine
Zwischenspeicherschaltung 44, bestehend aus NOR-Gattern NRG,
wobei der Ausgang von dem niedrigeren zu Beginn auf hohem
Pegel ist; eine Gatterschaltung 45 zur Erzeugung der Zeitsteuerungssignale
TCLL und TCLR aus dem Abtastsignal SMP und
dem Zeitsteuerungssignal WCK, welches das Ausgangssignal der
Zwischenspeicherschaltung ist; und eine Schaltung 46 zur
Erzeugung eines Signals CLR, welches den Zähler 41 löscht.
LCLK ist ein Zwischenspeichertaktsignal, das mit einer Periode
1/Fs erzeugt wird. Außerdem bezeichnet das Bezugszeichen NAND
ein NAND-Gatter, das Bezugszeichen NRG ein NOR-Gatter, das
Bezugszeichen AND ein AND-Gatter und das Bezugszeichen NG
einen Inverter. Fig. 35 zeigt die Schaltungsanordnung für
16-Bitdaten. In einem Falle, wo jedoch 18-Bitdaten zu verarbeiten
sind und das signifikanteste Bit dieser Daten mit m = 6
ansteigt und bei l = 24 abfällt, würde die Anordnung entsprechend
so getroffen werden, daß die AND-Verknüpfung der Ausgänge QB,
QC des Zählers 41 anstelle des Ausganges QD an die m-Abtastschaltung
42 angeschlossen werden.
Obwohl sich die vorstehende Beschreibung auf einen Fall bezieht,
wo die Ausgangszeitpunkte der L-Kanaldaten und der R-Kanaldaten
sich unterscheiden, vgl. Fig. 37(a), ist es möglich und zulässig,
eine Anordnung zu verwenden, bei der die Daten in beiden Kanälen
zum gleichen Zeitpunkt ausgegeben werden, wie es in Fig. 37(b)
und 37(c) dargestellt ist. In einem solchen Falle sind die
Zeitsteuerungssignale TCLL und TCLR genau die gleichen, und die
Gatterschaltung 45 gemäß Fig. 35 ist nicht mehr erforderlich.
Fig. 38 zeigt eine Verschiebungstaktsignal-Generatorschaltung
zur Erzeugung von Verschiebungstaktsignalen BCLKL und BCLKR,
die beim 30-ten Bittaktsignal BCLK ansteigen und beim 48-ten
Bittaktsignal BCLK abfallen. Dabei sind die gleichen Komponenten
und Baugruppen wie in Fig. 35 auch mit gleichen Bezugszeichen
bezeichnet. Die Schaltung gemäß Fig. 38 unterscheidet sich
von der Anordnung gemäß Fig. 35 in den folgenden Aspekten:
- (i) Eine AND-Gatterschaltung 47 ist vorgesehen, um die Verschiebungstaktsignale BCLKL und BCLKR als Ausgangssignale zu liefern, indem man eine AND-Verknüpfung vom Bittaktsignal BCLK und dem Zeitsteuerungssignal WCK vornimmt;
- (ii) Die m-Abtastschaltung 42 ist so angeordnet, daß sie einen Zählwert 30 in dem Zähler 41 abtastet;
- (iii) Die l-Abtastschaltung 43 ist so angeordnet, daß sie einen Zählwert 48 in dem Zähler 41 abtastet; und
- (iv) Die Gatterschaltung 45 zur Erzeugung des Zeitsteuerungssignals entfällt.
Somit werden gemäß der Erfindung Impulsantwortsignale
nacheinander in einem vorgegebenen Zeitintervall erzeugt,
Digitaldaten DT werden in dem vorgegebenen Zeitintervall erzeugt,
ein Impulsantwortsignal, das zu einem bestimmten Zeitpunkt
erzeugt wird, wird multipliziert mit dem vorgegebenen
Wert der Digitaldaten, und die Impulsantwortsignale,
die mit den Digitaldaten multipliziert sind, werden kombiniert,
um ein analoges Ausgangssignal SA zu erzeugen, so daß dadurch
eine Digital-Analog-Wandlung vorgenommen wird. Dementsprechend
ist es möglich, den Tiefpaßfilter zur Bildung der kontinuierlichen
Wellenform wegzulassen. Infolgedessen kann ein Analogsignal
erzeugt werden, das frei von Phasenverzerrungen ist und somit
eine getreue Wiedergabe eines ursprünglichen Signals ist.
Claims (6)
1. Digital-Analog-Wandler, gekennzeichnet durch
- - einen Generator (12) zum Erzeugen von Teilen von Impulsantwort-Signalwellenformen in vorgegebenen Zeitintervallen (Δ T);
- - einen Digitaldatengenerator (11) zur Lieferung von zeitlich gegeneinander verschobenen Repräsentanten der umzuwandelnden digitalen Daten;
- - einen Multiplizierer (13) zum Multiplizieren der Teile von Impulsantwort-Signalwellenformen mit den jeweiligen Zeitintervallen zugeordneten, zeitlich verschobenen Repräsentanten der Digitaldaten; und
- - einen Mischer (14) zur Erzeugung eines analogen Ausgangssignals (SA) durch Kombination der vom Multiplizierer (13) gelieferten Signale.
2. Digital-Analog-Wandler nach Anspruch 1,
dadurch gekennzeichnet,
daß der Generator (12) zum Erzeugen der Impulsantwort-Signalwellenformen
eine Anzahl von n Teilwellenformgeneratoren (12 k)
umfaßt, um die jeweiligen Teilwellenformsignale zu erzeugen;
daß der Digitaldatengenerator (11) Schieberegister (11 b)
umfaßt, die während der sukzessiven Verschiebung n Werte der
letzten Repräsentanten von Digitaldaten speichern, die
in den vorgegebenen Zeitintervallen erzeugt werden;
daß der Multiplizierer (13) eine Anzahl von n Multiplizierschaltungen
(13 k) aufweist, um die jeweiligen Teilwellenformsignale,
die von den jeweiligen Teilwellenformgeneratoren
erzeugt werden, mit einem vorgegebenen Repräsentanten der
Digitaldaten zu multiplizieren, der in einem der Schieberegister
gespeichert ist, der dem Teilwellenformsignal entspricht;
und daß der Mischer (14) das analoge Ausgangsssignal (SA) durch Kombination der Signale von den Multiplizierschaltungen des Multiplizierers (13) erzeugt.
und daß der Mischer (14) das analoge Ausgangsssignal (SA) durch Kombination der Signale von den Multiplizierschaltungen des Multiplizierers (13) erzeugt.
3. Digital-Analog-Wandler nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
daß jede Multiplizierschaltung (13 k) in dem Multiplizierer
(13) Ausgangssignale Vk · Sk liefert, wobei Sk . . . S 0 . . . S-k
nacheinander die Teilwellenformsignale repräsentieren,
die erhalten werden, wenn die Impulsantwort-Signalwellenformen
in den vorgegebenen Zeitintervallen aufgeteilt werden, und
V-k . . . V 0 . . . Vk die Repräsentanten der Digitaldaten in der
Reihenfolge von den ältesten zu den jüngsten Digitaldaten sind.
4. Digital-Analog-Wandler nach Anspruch 3,
dadurch gekennzeichnet,
daß k den Wert 4 hat.
5. Digital-Analog-Wandler nach einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet,
daß die Teilwellenformgeneratoren (12 k) jeweils folgende
Baugruppen aufweisen:
- - einen Adressenzähler (21) zum Zählen von Impulsen mit einer Periode, die 1/a der vorgegebenen Zeitintervalle beträgt;
- - einen ROM (22), um die Teilwellenformsignale diskret in einer Anzahl a von Speicherbereichen zu speichern, die von dem Adressenzählen (21) zugeordnet werden; und
- - einen Wandler (24), um die nacheinander aus dem ROM (22) ausgelesenen Digitaldaten in ein Analogsignal umzuwandeln.
6. Digital-Analog-Wandler nach einem der Ansprüche 1 bis 5,
dadurch gekennzeichnet,
daß jeder der Teilwellenformgeneratoren ein Teilwellenformsignal diskret in einem zweiten Zeitintervall erzeugt, das kürzer ist als die vorgegebenen Zeitintervalle,
daß jede der Multiplizierschaltungen die Multiplikation in dem kürzeren Zeitintervall ausführt
und daß der Mischer (14) das analoge Ausgangssignal (SA) durch Kombination der Ausgangssignale von den Multiplizierschaltungen (13 k) erzeugt.
daß jeder der Teilwellenformgeneratoren ein Teilwellenformsignal diskret in einem zweiten Zeitintervall erzeugt, das kürzer ist als die vorgegebenen Zeitintervalle,
daß jede der Multiplizierschaltungen die Multiplikation in dem kürzeren Zeitintervall ausführt
und daß der Mischer (14) das analoge Ausgangssignal (SA) durch Kombination der Ausgangssignale von den Multiplizierschaltungen (13 k) erzeugt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62078878A JPS63245129A (ja) | 1987-03-31 | 1987-03-31 | デジタルアナログ変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3810664A1 DE3810664A1 (de) | 1988-10-13 |
DE3810664C2 true DE3810664C2 (de) | 1990-05-31 |
Family
ID=13674070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3810664A Granted DE3810664A1 (de) | 1987-03-31 | 1988-03-29 | Digital-analog-wandler |
Country Status (4)
Country | Link |
---|---|
US (1) | US4862170A (de) |
JP (1) | JPS63245129A (de) |
DE (1) | DE3810664A1 (de) |
GB (1) | GB2203305B (de) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6439122A (en) * | 1987-08-05 | 1989-02-09 | Toshiba Corp | Digital data demodulating circuit |
JPH0681051B2 (ja) * | 1987-10-30 | 1994-10-12 | 亮一 森 | デジタルアナログ変換方式 |
JPH0681046B2 (ja) * | 1988-05-24 | 1994-10-12 | 亮一 森 | デジタルアナログ変換器 |
US5182559A (en) * | 1989-07-28 | 1993-01-26 | Alpine Electronics, Inc. | Digital-analog converter with plural coefficient transversal filter |
DE3928886A1 (de) * | 1989-08-31 | 1991-03-14 | Blaupunkt Werke Gmbh | Schaltungsanordnung zur digital/analog-wandlung |
US5663728A (en) * | 1995-05-18 | 1997-09-02 | Hughes Aircraft Company | Digital-to-analog converted (DAC) and method that set waveform rise and fall times to produce an analog waveform that approximates a piecewise linear waveform to reduce spectral distortion |
JP2001177413A (ja) * | 1999-12-17 | 2001-06-29 | Sakai Yasue | オーバーサンプリング処理回路およびデジタル−アナログ変換器 |
JP4397488B2 (ja) * | 1999-12-17 | 2010-01-13 | Nsc株式会社 | オーバーサンプリング処理回路およびデジタル−アナログ変換器 |
JP4397492B2 (ja) * | 1999-12-18 | 2010-01-13 | Nsc株式会社 | デジタル−アナログ変換器 |
KR100805755B1 (ko) * | 2000-05-12 | 2008-02-21 | 후지쯔 가부시끼가이샤 | 반도체 집적 회로 |
US6738001B2 (en) * | 2000-05-12 | 2004-05-18 | Fujitsu Limited | Semiconductor integrated circuit |
US7456772B2 (en) * | 2006-12-19 | 2008-11-25 | Telefonaktiebolaget Lm Ericsson (Publ) | Fast, high resolution digital-to-analog converter |
US7855669B2 (en) | 2008-09-26 | 2010-12-21 | Silicon Laboratories, Inc. | Circuit device to generate a high precision control signal |
US8698663B2 (en) | 2012-08-29 | 2014-04-15 | Telefonaktiebolaget L M Ericsson (Publ) | Digital analog converter |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1037201A (en) * | 1963-09-25 | 1966-07-27 | Standard Telephones Cables Ltd | Decoder for pulse code modulation systems of communication |
GB982824A (en) * | 1963-06-14 | 1965-02-10 | Standard Telephones Cables Ltd | Waveform generator |
US4156916A (en) * | 1974-12-27 | 1979-05-29 | The University Of Illinois Foundation | Pulse burst processing system and apparatus |
JPS547263A (en) * | 1977-06-20 | 1979-01-19 | Hitachi Ltd | D-a converter |
US4238831A (en) * | 1978-09-01 | 1980-12-09 | Westinghouse Air Brake Company | Pulse interpolation method and apparatus |
JPS55107740U (de) * | 1979-01-22 | 1980-07-28 | ||
JPS59210512A (ja) * | 1983-05-13 | 1984-11-29 | Hitachi Ltd | デイジタル信号再生回路 |
DE3463306D1 (en) * | 1983-01-18 | 1987-05-27 | Matsushita Electric Ind Co Ltd | Wave generating apparatus |
JPH06101683B2 (ja) * | 1983-03-14 | 1994-12-12 | 株式会社日立製作所 | デイジタルアナログ変換装置 |
EP0227871B1 (de) * | 1985-12-30 | 1994-11-30 | International Business Machines Corporation | Paralleler algorithmischer Digital-/Analogwandler |
-
1987
- 1987-03-31 JP JP62078878A patent/JPS63245129A/ja active Granted
-
1988
- 1988-03-22 US US07/171,812 patent/US4862170A/en not_active Expired - Lifetime
- 1988-03-28 GB GB8807448A patent/GB2203305B/en not_active Expired - Lifetime
- 1988-03-29 DE DE3810664A patent/DE3810664A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS63245129A (ja) | 1988-10-12 |
GB2203305A (en) | 1988-10-12 |
GB2203305B (en) | 1991-06-05 |
DE3810664A1 (de) | 1988-10-13 |
US4862170A (en) | 1989-08-29 |
GB8807448D0 (en) | 1988-05-05 |
JPH0435930B2 (de) | 1992-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3810664C2 (de) | ||
DE69015373T2 (de) | Digital-analog-wandler mit grossem dynamikbereich, hoher genauigkeit und hoher geschwindigkeit. | |
DE69601143T2 (de) | Digital-Analogwandler und Verfahren zur Generierung einer in etwa stückweise linearen Wellenform | |
DE3853669T2 (de) | Schaltung und Verfahren zur Umsetzung der Abtastratenfrequenz. | |
DE4498263C2 (de) | Fraktionale N Frequenz Synthese mit Restfehlerkorrektur und Verfahren hierzu | |
DE3587950T2 (de) | Paralleler algorithmischer Digital-/Analogwandler. | |
DE2708006C2 (de) | Tonsignal-Hüllkurven-Generatorschaltung für ein elektronisches Musikinstrument | |
EP0401562A2 (de) | Anordnung zur Umsetzung eines Signals mit einer ersten Abtastrate in ein Signal mit einer zweiten Abtastrate | |
DE4311259A1 (de) | Analog/Digital-Wandler mit Kalibrierung | |
DE4237082A1 (de) | ||
DE2151281A1 (de) | Generator mit Frequenzsynthese | |
DE2546116A1 (de) | Digitaldatendetektor | |
DE69101250T2 (de) | Digitale Phasendetektor-Anordnung. | |
DE2530380A1 (de) | Sprachsynthetisatorsystem | |
DE68924666T2 (de) | Indirekter Digital-/Analogwandler. | |
DE2125897A1 (de) | Vorrichtung und Verfahren zur Um Setzung von digitalen in analoge Signale | |
EP1138120B1 (de) | Analog-digital-umsetzer | |
DE3917020C2 (de) | ||
DE2732264A1 (de) | Verfahren und wandler zur umwandlung digitaler abtastwerte in ein analoges ausgabesignal | |
DE3147578C2 (de) | ||
DE69025082T2 (de) | Verstärkungs-/Phase-Ausgleichsschaltung für ein Servoregelungssystem in einem optischen Plattengerät | |
DE2711292A1 (de) | Verzoegerungsleitung | |
DE2724347A1 (de) | Deltamodulator mit einem quantisierenden vergleicher | |
DE69520562T2 (de) | Quadratischer Digital-Analogumsetzer | |
DE3641676C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |