DE69924060T2

DE69924060T2 - Digital-Analog-Wandleranordnung

Info

Publication number: DE69924060T2
Application number: DE69924060T
Authority: DE
Inventors: Yasunori Osaka-shi Tani
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp
Priority date: 1998-08-25
Filing date: 1999-08-11
Publication date: 2006-01-19
Anticipated expiration: 2019-08-12
Also published as: US6204788B1; DE69924060D1; EP0982864B1; EP0982864A2; EP0982864A3

Description

Die vorliegende Erfindung bezieht sich auf eine Digital-Analog-Wandleranordnung zum Umsetzen eines Digitalsignals in ein Analogsignal. Genauer gesagt, die vorliegende Erfindung bezieht sich auf eine Digital-Analog-Wandleranordnung des Oversampling-Typs zum Ausführen einer Digital/Analog-Umsetzung bei einer Abtastfrequenz, die höher als die Abtastfrequenz des eingegebenen Digitalsignals ist.
Eine Digital-Analog-Wandleranordnung, die über eine Rauschformereinrichtung und über eine Zeile aus 1-Bit-Digital-Analog-Wandlern verfügt, ist als Digital-Analog-Wandleranordnung bekannt. Diese Digital-Analog-Wandleranordnung der herkömmlichen Art ist nachstehend anhand 6 beschrieben. Diese Technologie ist offenbart in der japanischen offengelegten Patentanmeldung Nummer Hei 5-335963.
6 ist ein Blockdiagramm, das ein Beispiel einer herkömmlichen Digital-Analog-Wandleranordnung zeigt. Unter Bezug auf 6 wird ein Digitalfilter 10 verwendet, um die Abtastfrequenz fs eines eingegebenen Digitalsignals zu erhöhen, beispielsweise eines digitalen Audiosignals, das aus einer CD wiedergegeben wird, durch k-faches Oversampling (k: Ganzzahl). Zum Zwecke der nachstehend gegebenen Erläuterung wird angenommen, daß fs = 44,1 kHz und daß k = 64 ist.
Eine Rauschformereinrichtung 11 wird zum Ausführen der Quantisierung (Wortlängenbegrenzung) für eine Digitalsignalausgabe aus dem Digitalfilter 10 und zum Ändern der Frequenzkennlinie von Rauschen auf eine vorbestimmte Kennlinie verwendet. Genauer gesagt, die Rauschfrequenzkennlinie wird so geändert, daß beispielsweise der Rauschpegel im Niederfrequenzbereich verringert und der Rauschpegel im Hochfrequenzbereich angehoben wird. Hier wird angenommen, daß der Rauschformer 11 eine Tertiärkennlinie hat und daß das Ausgangssignal Y bezüglich dem Eingangssignal X durch Gleichung 1 dargestellt wird.
Die Quantisierung (Wordlängenbegrenzung) des Digitalsignals ist nachstehend beschrieben. Die Wortlängenbegrenzung dient einer solchen Änderung, daß ein 16-Bit-Signal, wie es für einen CD-Spieler verwendet wird, auf ein Signal mit ungefähr 4 Bits gebracht wird. Mit anderen Worten, kurz gesagt, nur die 4 Bits des 16-Bit-Signals höherer Ordnung werden abgegeben, und die 12 Bits niedriger Ordnung werden zurückgekoppelt und dem nächsten Eingangssignal hinzugefügt, wodurch die Information für die 12 Bits, die abzurunden sind, lebendig werden. Dieser Prozeß wird als "Rauschformung" bezeichnet.
Gleichung 1

Y = X + (1 – z–1)3·Vqwobei Vq ein Quantisierungsfehler ist z^–1 = cosθ – j·sinθ wobei j eine Imaginärzahl ist.

Weiterhin wird hier angenommen, daß das Ausgangssignal Y sieben (= p) Ausgangspegel hat (–3 bis +3). Um die Erläuterungen zu vereinfachen, wird darüber hinaus den Ausgangspegeln 3 hinzugefügt, und die Ausgangspegel im Bereich von 0 bis 6 werden in der nachstehenden Erläuterung verwendet.
Ein Zeiger 60 wird verwendet zur Ausgabe des Rests vom akkumulierten wert des Eingangssignals. Hier wird angenommen, daß das Ausgangssignal vom Rauschformer 11 akkumuliert ist, und der Rest des akkumulierten Wertes, mit 6 als Modulus verwendet, ausgegeben wird. Wenn das Eingangssignal vom Zeiger 60 zur Zeit n mit Xn angenommen wird, dann wird das Ausgangssignal Yn dargestellt durch Gleichung 2.
Gleichung 2

Yn = (Xn-1 + Yn-1) mod 6wobei Xn-1 das Eingangssignal des unmittelbar vorangehenden Abtastwerts ist, und wobei Yn-1 das Ausgangssignal des unmittelbar vorangehenden Abtastwertes ist.

Ein Nurlesespeicher (ROM) 61 verwendet ein Eingangssignal als Adresse und gibt 6 (= m = p-1) Bitdaten D5 bis D0 gemäß der Adresse ab. TABLE 1 zeigt die Beziehung zwischen der Adresse vom Nurlesespeicher 61 und den Daten auf. Für eine einfachere Übersicht ist in TABLE 1 "0" dargestellt durch ".".
TABELLE 1
Wie in TABLE 1 gezeigt, ersetzt der Nurlesespeicher 61 ein Eingangssignal mit 1-Bit-Signalen, deren Zahl dem Wert vom Eingangssignal entspricht. Genauer gesagt, im Falle, daß der Wert vom Eingangssignal beispielsweise 2 beträgt, werden zwei 1-Bit-Signale unter sechs 1-Bit-Signalen den Wert "1" annehmen, und die anderen 1-Bit-Signale nehmen der Wert "0" an. Nimmt der Wert vom Eingangssignal einen anderen Wert als den zuvor genannten Wert an, nehmen 1-Bit-Signale, deren Zahl der in TABLE 1 gezeigte Wert ist, den Wert "1" an, und die anderen1-Bit-Signale nehmen den Wert "0" an.
Eine Schiebeeinrichtung 62 wird verwendet zum zyklischen Verschieben des 6-Bit-Ausgangssignals vom Nurlesespeicher 61 gemäß dem Ausgangssignal des Zeigers 60. TABLE 2 zeigt die Beziehung zwischen den Ausgangsdaten D0 bis D0 des Nurlesespeichers 61 und den Ausgangsdaten b5 bis b0 der Schiebeeinrichtung 62 gemäß dem Ausgangssignal vom Zeiger.
TABELLE 2
Eine Zeile von 1-Bit-Digital-Analog-Wandlern 13 enthält 6 (= m) 1-Bit-Digital-Analog-Wandler 13-1 bis 13-6, die als Beispiel eine einheitliche Kennlinie haben, und setzt die Ausgangssignale von der Schiebeeinrichtung 62 in Analogsignale um.
Ein Analogaddierer 14 addiert 6 Analogsignale aus der Zeile von 1-Bit-Digital-Analog-Wandlern 13 und gibt das Ergebnis als Analogsignal ab.
Eine Digital-Analog-Umsetzschaltung 15 verfügt über die Zeile von 1-Bit-Digital-Analog-Wandlern 13 und über den Analogaddierer 14.
In der in 6 gezeigten Digital-Analog-Wandlervorrichtung wird ein Digitaleingangssignal in ein Signal mit einer Abtastfrequenz von 64 fs und sieben (= p) Pegeln vom Digitalfilter 10 und dem Rauschformer 11 geändert, und dann erfolgt eine Änderung in eine Zeile von 1-Bit-Signalen mit sechs 1-Bit-Signalen vom Zeiger 60, dem Nurlesespeicher 61 und der Schiebeeinrichtung 62, und weiterhin erfolgt eine Umsetzung in ein Analogsignal von der Digital-Analog-Umsetzschaltung 15. Die Digital-Analog-Umsetzvorrichtung ist eine sogenannte Digital-Analog-Wandlervorrichtung des Oversampling-Typs zum Umsetzen eines Digitalsignals in eine Analogsignal unter Verwendung einer Abtastfrequenz, die höher als die des Digitalsignals ist.
7 zeigt die Ergebnisse einer Computersimulation des Ausgangssignalspektrums von der Digital-Analog-Wandlervorrichtung, die in 6 gezeigt ist, für den Fall, daß die Digital-Analog-Umsetzschaltung 15 eine ideale Kennlinie hat. Als Eingangssignal wird ein Digitalsignal angeliefert, das einer Sinuswelle von 2 kHz und 0 dB äquivalent ist. Zusätzlich ist ein Signal im Bereich von 0 bis 2 fs (88,2 kHz) gezeigt. Die zuvor erwähnte Idealkennlinie besteht darin, daß alle sechs 1-Bit-Digital-Analog-Umsetzer 13-1 bis 13-6 der Zeile von 1-Bit-Digital-Analog-Umsetzern 13 ein uniformes Ausgangssignal haben.
In dieser Digital-Analog-Wandlervorrichtung wird ein Digitalsignal mit lediglich sieben Pegeln umgesetzt in ein Analogsignal, wie oben beschrieben. Unter Verwendung des Rauschformers 11 wird es jedoch möglich, einen Dynamikbereich von mehr als 100 dB im Signalfrequenzband von 0 bis fs/2 zu erzielen, wie in 7 dargestellt.
Als nächstes beschrieben ist die Arbeitsweise vom Zeiger 60, dem Nurlesespeicher 61 und der Schiebeeinrichtung 62.
In 7 wird ein Idealfall angenommen, bei dem alle sechs 1-Bit-Digital-Analog-Wandler 13-1 bis 13-6 der Zeile von 1-Bit-Digital-Analog-Umsetzer 13 ein uniformes Ausgangssignal haben. Da es jedoch unmöglich ist, die 1-Bit-Digital-Analog-Umsetzer 13-1 bis 13-6 völlig gleichförmig in einer aktuellen Schaltung herzustellen, sind einige Variationen (Relativfehler) unvermeidlich unter den Ausgangssignalen der 1-Bit-Digital-Analog-Umsetzer 13-1 bis 13-6 vorhanden. Diese Variationen verursachen Rauschen und harmonische Verzerrungen. Zur Vermeidung des Rauschens und der harmonischen Verzerrung werden die 1-Bit-Digital-Analog-Umsetzer 13-1 bis 13-6 in der Digital-Analog-Wandlervorrichtung zyklisch verwendet.
Die Gründe, warum das Rauschen und die harmonische Verzerrung durch die Variationen der Kennlinien der 1-Bit-Digital-Analog-Umsetzer 13-1 bis 13-6 hervorgerufen werden, und die Gründe, warum die harmonische Verzerrung durch zyklische Verwendung der 1-Bit-Digital-Analog-Umsetzer 13-1 bis 13-6 unterdrückt werden kann, sind nachstehend beschrieben.
Sieben Ausgangssignale im Bereich von 0 bis +7 lassen sich unter Verwendung der 1-Bit-Digital-Analog-Umsetzer 13-1 bis 13-6 erzielen. Wenn jedoch der Ausgangspegel vom dritten 1-Bit-Digital-Analog-Umsetzer 13-3 nicht +1 sondern beispielsweise +1,01 beträgt, wird +3,01 abgegeben, obwohl +3 eigentlich abgegeben werden sollte, und somit wird ein Fehler verursacht. Mit anderen Worten, es treten Verzerrungen auf. Ist das Eingangssignal kein sauberer Ton, wird das Ausgangssignal verrauscht.
Durch zyklische Verwendung der sechs 1-Bit-Digital-Analog-Umsetzer 13-1 bis 13-6 können die 1-Bit-Digital-Analog-Umsetzer 13-1 bis 13-6 während einer langen Zeit fast gleichförmig verwendet werden. Im Ergebnis wird die Verzerrung aufgrund der Fehlerkomponenten zerstreut, wodurch die harmonische Verzerrung als Ergebnis der Addition der Signale der 1-Bit-Digital-Analog-Umsetzer 13-1 bis 13-6 unterdrückt wird.
Eine Konfiguration zur zyklischen Anwendung der 1-Bit-Digital-Analog-Umsetzer 13-1 bis 13-6 ist nachstehend beschrieben. In der Digital-Analog-Wandlervorrichtung wird ein Signal mit siebenpegligem Ausgang (0 bis 6) vom Rauschformer 11 zunächst in den Zeiger 60 eingegeben. Im Ergebnis akkumuliert der Zeiger 60 das Signal mit den sieben Pegeln (0 bis 6) aus dem Rauschformer 11 und erzielt Ausgangssignale des Rests der akkumulierten Werte mit 6 als Modulus verwendete, wie zuvor beschrieben. Das Ausgangssignal vom Zeiger 60 kann somit 6 Werte im Bereich von 0 bis 5 haben.
Durch Eingeben des Ausgangssignals vom Rauschformer 11 in den Nurlesespeicher 61 werden andererseits 6-Bit-Daten aus dem Nurlesespeicher 6 gewonnen. Die 6-Bit-Daten stellen ungewichtete sechs 1-Bit-Signale dar. Durch Eingeben dieser sechs 1-Bit-Signale in die Schiebeeinrichtung 62 sowie durch Eingeben des Ausgangssignals vom Zeiger 60 in die Schiebeeinrichtung 62 werden die sechs 1-Bit-Signale zum periodischen Umlaufen veranlaßt. Die Ausgangssignale der Schiebeeinrichtung 62, die in der zuvor beschriebenen Weise gewonnen sind, werden beispielsweise in der in Tabelle 3 gezeigten Weise erzielt. Tabelle 3 zeigt die Beziehung zwischen Zeit, Eingangssignal (ROM-Adresse), Zeiger Ausgangssignal und Schiebeeinrichtungsausgangssignal.
TABELLE 3
Wie in Tabelle 3 gezeigt, werden sechs 1-Bit-Signale von der Schiebeeinrichtung 62 abgegeben, so daß Werte "1", deren Zahl aufgezeigt ist durch den Wert vom Eingangssignal, zum zyklischen Umlaufen veranlaßt. Das bedeutet, daß der Wert vom Eingangssignal nicht auf ein spezielles 1-Bit-Signal unter den sechs 1-Bit-Signalen bezogen ist. Die Benutzungshäufigkeit eines jeden Bit ist gleichförmig in einer hinreichend langen Zeitdauer. Selbst wenn Variationen unter den Ausgangssignalen aus diesen Gründen von den 1-Bit-Digital/Analogumsetzern 13-1 bis 13-6 vorhanden sind, denen die sechs 1-Bit-Signale jeweils eingegeben werden, ist es möglich, das Auftreten von Rauschen oder dergleichen im Signalfrequenzband zu reduzieren.
In der zuvor beschriebenen herkömmlichen Digital-Analog-Wandlervorrichtung kann eine harmonische Verzerrung in den Ausgangssignalen der 1-Bit-Digital-Analog-Umsetzer 13-1 bis 13-6 der Digital-Analog-Umsetzschaltung 15 auftreten, die in 6 gezeigt ist. Es wird angenommen, daß dieses auftritt wegen eines unter anderem Grundes aus den zuvor erwähnten Variationen der Ausgangssignale von den 1-Bit-Digital-Analog-Umsetzern 13-1 bis 13-6. Die Bedingungen für diesen Fall sind in 8 gezeigt.
8 zeigt das Ausgangssignalspektrum vom 1-Bit-Digital-Analog-Umsetzers 13-1, gewonnen durch Computersimulation, zur Zeit, bei der das Eingangssignal ein Digitalsignal und äquivalent einer sinusförmigen Welle von –40 dB und 2 kHz ist. Da nur ein Ausgangssignal unter den Ausgangssignalen der sechs 1-Bit-Digital/Analog-Umsetzer 13-1 bis 13-6 beobachtet werden, wird die Amplitude gleich 1/6. Der Pegel des Signals liegt bei –55dB. Herausgefunden wurde, daß harmonische Verzerrungen auftreten, und deren Pegel ist hoch, etwa –70 dB, wie in 8 gezeigt.
Die Gründe, weswegen harmonische Verzerrungen im Ausgangssignal der 1-Bit-Digital/Analog-Umsetzer 13-1 bis 13-6 auftreten, sind nachstehend beschrieben. Man sagt, daß eine Art von Resonanzbedingung (Schwingungsbedingung) oder ein Resonanzzustand (Schwingungszustand) auftritt wegen der Beziehung zwischen den Werten der Eingangssignale und der Anzahl an 1-Bit-Digital/Analog-Umsetzer 13-1 bis 13-6. Da die Eingangssignale der 1-Bit-Digital/Analog-Umsetzer 13-1 bis 13-6 (die Ausgangssignale der Schiebeeinrichtung 62) äquivalent einem Primärrauschformer sind, das heißt, einem primären Δ-Σ-Modulator, ist das Auftreten von Resonanz möglich, obwohl hier keine detaillierte Erläuterung angegeben wird. Insbesondere tritt Resonanz bei einer konstanten Frequenz auf.
Angemerkt sei, daß das herkömmliche Beispiel das Problem analogen Verzerrungsrauschens löst, verursacht durch analoge Ausgangssignalfehler unter den 1-Bit-Digital/Analog-Umsetzer 13-1 bis 13-6. Andererseits verwendet die vorliegende Erfindung eine Digitalschaltungskonfiguration mit dem Zeiger 60, dem ROM 61 und der Schiebeeinrichtung 21, um das Problem digitaler harmonischer Verzerrung zu lösen, die singulär im Falle auftreten, wenn ein Digitalsignal, äquivalent einer Sinuswelle, eine konstante Frequenz hat und als Beispiel eingegeben wird. Von daher unterscheidet sich der Grund der harmonischen Verzerrung von demjenigen der Verzerrung, die durch das herkömmliche Beispiel gelöst wird.
Da die 1-Bit-Digital/Analog-Umsetzer 13-1 bis 13-6 zyklisch verwendet werden, wie zuvor beschrieben, sind die Ausgangssignalspektren der 1-Bit-Digital/Analog-Umsetzer 13-2 bis 13-6 anders als die 1-Bit-Digital/Analog-Umsetzer 13-1, gleich denjenigen des 1-Bit-Digital/Analog-Umsetzer 13-1, wodurch harmonische Verzerrungen auftreten. Die harmonische Verzerrung unterscheidet sich jedoch in der Phase unter den 1-Bit-Digital/Analog-Umsetzern 13-1 bis 13-6. Wenn keine Variationen (im Idealfall) unter den 1-Bit-Digital/Analog-Umsetzer 13-1 bis 13-6 vorhanden sind, kann folglich das Auftreten harmonischer Verzerrung in den 1-Bit-Digital/Analog-Umsetzern 13-1 bis 13-6 beseitigt werden durch Hinzufügen eines Analogaddierers 14, und keinerlei harmonische Verzerrung tritt am Ausgang des Analogaddierers auf.
Variationen sind jedoch unter den Ausgangssignalen der aktuellen 1-Bit-Digital/Analog-Umsetzer 13-1 bis 13-6 vorhanden, wie zuvor beschrieben. Die Verzerrung kann durch den Analogaddierer 14 folglich nicht beseitigt werden, sondern verbleibt im Ausgangssignal das Analogaddierers.
Mit anderen Worten, die von den Fehlern im Ausgangssignal verursachte Analogverzerrung der 1-Bit-Digital/Analog-Umsetzer 13-1 bis 13-6 tritt aufgrund einer feststehenden Ursache auf und kann unterdrückt werden durch herkömmliche Technologie. Die harmonische Verzerrung, die digital in den 1-Bit-Digital/Analog-Umsetzern 13-1 bis 13-6 auftritt, hat jedoch einen beträchtlich hohen Pegel, und der Grund des Auftretens steht nicht fest. Aus diesen Gründen kann die harmonische Verzerrung nicht durch eine einfache Rechenoperation unterdrückt werden.
Eine Aufgabe der vorliegenden Erfindung ist es folglich, eine Digital-Analog-Wandlervorrichtung zu schaffen, die keinerlei harmonische Verzerrung an den Ausgängen der 1-Bit-Digital/Analog-Umsetzer hervorruft und in der Lage ist, in effektiver Weise das Auftreten harmonischer Verzerrung zu unterdrücken wegen der Variationen unter den Ausgangssignalen der 1-Bit-Digital/Analog-Umsetzer.
Um diese Aufgabe zu lösen, hat die Erfindung die folgende Konfiguration.
Nach einem ersten Aspekt der vorliegenden Erfindung ist ein Digital/Analog-Wandlergerät vorgesehen mit: einem Digitalfilter zum Erhöhen der Abtastfrequenz eines digitalen Eingangssignals um das k-fache, einer Rauschformereinrichtung zum Ausführen einer Wortlängenbegrenzung unter Verwendung der Ausgabe des digitalen Filters als Eingabe und zum Ändern der Frequenzcharakteristik des Rauschens auf eine vorbestimmte Charakteristik, einer Decodiereinrichtung zum Verwenden der Ausgabe der Rauschformereinrichtung als Decodiereinrichtungseingabe und zum Erzeugen und Ausgeben einer Reihe von 1-Bit-Signalen, wobei "1" 1-Bit-Signalen zugewiesen wird, deren Anzahl dem Wert der Decodiereinrichtungseingabe entspricht, einer Reihe von 1-Bit-Digital/Analog-Wandlereinrichtungen zum Umwandeln der Ausgaben der Decodiereinrichtung in analoge Signale und einer analogen Addiereinrichtung zum Integrieren der Ausgaben der Reihe von 1-Bit-Digital/Analog-Wandlereinrichtungen.
In diesem Falle zirkuliert in der Reihe von 1-Bit-Signalen die 1-Bit-Signal-Position, der der Wert "1" zugewiesen ist, und ein 1-Bit-Signal an einer vorbestimmten Position in der Reihe von 1-Bit-Signalen ist als Sperrbild ausgewiesen, wobei die Zuweisung des Wertes "1" gesperrt ist, so daß eine in den Ausgaben der Reihe von 1-Bit-Digital/Analog-Wandlereinrichtungen 13 beinhaltete harmonische Verzerrung reduziert sein kann.
Wenn mit dieser Konfiguration das Ausgangssignal der Rauschformereinrichtung umgesetzt wird in eine Zeile von 1-Bit-Signalen vom Decoder, ist ein Sperrbild zum Sperren der Zuordnung des Wertes "1" vorgesehen, so daß die harmonische Verzerrung, die in den Ausgangssignalen der Zeile von 1-Bit-Digital/Analog-Wandlereinrichtungen vorgesehen ist, reduziert werden kann, wodurch eine vorbestimmte Fluktuation (eine solche auf der Grundlage einer vorbestimmten Regel) bereitgestellt werden kann für die Zirkulation der 1-Bit-Signalposition, der der Wert "1" zugewiesen ist. Im Ergebnis ist es möglich, das Auftreten harmonischer Verzerrung zu verhindern.
Mit anderen Worten, durch Einfügen des Sperrbilds in die zirkulierende Zeile von 1-Bit-Signalen, so daß die harmonische Verzerrung in den Ausgangssignalen der Zeile von 1-Bit-Digital/Analog-Umsetzern reduziert werden kann, ist es möglich, in effektiver Weise das Auftreten der harmonischen Verzerrung an den Ausgängen der 1-Bit-Digital/Analog-Umsetzer zu unterdrücken. Eine exzellente Wirkung des Lichtverursachens harmonischer Verzerrung am Ausgang der Digital-Analog-Wandlervorrichtung wird erzielt, selbst wenn die Ausgangspegel der 1-Bit-Digital/Analog-Umsetzer Variationen aufweisen.
Eine Digital-Analog-Wandlervorrichtung gemäß einem zweiten Aspekt ist ausgestattet mit einem digitalen Filter zum Erhöhen der Abtastfrequenz eines digitalen Eingangssignals um das k-fache (k: ganze Zahl) einer Rauscherformereinrichtung zum Ausführen einer Wortlängenbegrenzung unter Verwendung der Ausgabe des digitalen Filters als Eingabe zum Ändern der Frequenzcharakteristik des Rauschens auf eine vorbestimmte Charakteristik, eine Decodiereinrichtung zum Verwenden der Ausgabe der Rauschformereinrichtung als Decodiereinrichtungseingabe und zum Erzeugen und Ausgeben einer Reihe von 1-Bit-Signalen, wobei "1" 1-Bit-Signalen zugewiesen wird, deren Anzahl dem Wert der Decodiereinrichtungseingabe entspricht, einer Reihe von 1-Bit-Digital/Analog-Wandlereinrichtungen zum Umwandeln der Ausgaben der Decodiereinrichtung in analoge Signale und einer analogen Addiereinrichtung zum Integrieren der Ausgaben der Reihe von 1-Bit-Digital/Analog-Wandlereinrichtungen.
In diesem Falle wird in der Reihe von 1-Bit-Signalen die 1-Bit-Signalposition, der der Wert "1" zugewiesen ist, zum Umlaufen veranlaßt, ein Signal an einer vorbestimmten Position in der Reihe von 1-Bit-Signalen wird als ein Sperrbit behandelt, wobei die Zuweisung vom Wert "1" gesperrt ist, und die 1-Bit-Signalposition gemäß dem Sperrbit wird zum Umlaufen veranlaßt.
Wenn mit dieser Konfiguration das Ausgangssignal der Rauchformeinrichtung umgesetzt wird in eine Reihe von 1-Bit-Signalen durch den Decodierer, ein Sperrbit zum Sperren der Zuordnung vom Wert "1" ist vorgesehen, wodurch eine vorbestimmte Fluktuation (eine Fluktuation auf der Grundlage einer vorbestimmten Regel) bereitgestellt werden kann zum Zirkulieren der 1-Bit-Signalposition, der der Wert "1" zugewiesen ist. Im Ergebnis ist es möglich, das Auftreten harmonischer Verzerrung zu verhindern. Darüber hinaus wird durch Zirkulieren des Bits, dem der Wert "1" zugewiesen ist, und dem Sperrbit gemäß dem Decodiereingangssignal werden die zugewiesenen Frequenzen vom Wert "1" für alle Bits identisch, und die Frequenzzuordnung des Sperrbits für alle Bits wird identisch.
Mit anderen Worten, durch zyklisches Einfügen des Sperrbits in die Reihe zirkulierender 1-Bit-Signale ist es möglich, in effektiver Weise das Auftreten harmonischer Verzerrung an den Ausgängen der 1-Bit-Digital/Analog-Umsetzer zu unterbinden. Eine hervorragende Wirkung des nicht Verursachens harmonischer Verzerrung am Ausgang der Digital-Analog-Wandlervorrichtung wird erzielt, selbst wenn die Ausgangspegel der 1-Bit-Digital/Analog-Umsetzer Variationen aufweisen.
Nach einem dritten Aspekt der vorliegenden Erfindung ist ein Digital/Analog-Wandlergerät vorgesehen mit: einem Digitalfilter zum Erhöhen der Abtastfrequenz eines digitalen Eingangssignals um das k-fache, einer Rauschformereinrichtung zum Ausführen einer Wortlängenbegrenzung unter Verwendung der Ausgabe des digitalen Filters als Eingabe und zum Ändern der Frequenzcharakteristik des Rauschens auf eine vorbestimmte Charakteristik, einer Decodiereinrichtung zum Verwenden der Ausgabe der Rauschformereinrichtung als Decodiereinrichtungseingabe und zum Erzeugen und Ausgeben einer Reihe von 1-Bit-Signalen, wobei "1" 1-Bit-Signalen zugewiesen wird, deren Anzahl dem Wert der Decodiereinrichtungseingabe entspricht, einer Reihe von 1-Bit-Digital/Analog-Wandlereinrichtungen zum Umwandeln der Ausgaben der Decodiereinrichtung in analoge Signale und einer analogen Addiereinrichtung zum Integrieren der Ausgaben der Reihe von 1-Bit-Digital/Analog-Wandlereinrichtungen.
In diesem Falle wird in der Reihe von 1-Bit-Signalen die 1-Bit-Signalposition, der der Wert "1" zugewiesen ist, zirkuliert, und ein 1-Bit-Signal an einer vorbestimmten Position in der Reihe von 1-Bit-Signalen als Sperrbit ausgewiesen ist, wobei die Zuweisung des Wertes "1" gesperrt ist, und die 1-Bit-Signalposition entsprechend dem Sperrbit zirkuliert, so daß eine in den Ausgaben der Reihe von 1-bit-Digital/Analog-Wandlereinrichtungen beinhaltete harmonische Verzerrung reduziert sein kann.
Wenn mit dieser Konfiguration das Ausgangssignal von der Rauschformereinrichtung umgesetzt wird in eine Reihe von 1-Bit-Signalen vom Decodierer, wird ein Sperrbit zum Sperren der Zuordnung des Wertes "1" bereitgestellt, so daß die harmonische Verzerrung, die in den Ausgangssignalen der Reihe von 1-Bit-Digital/Analog-Umsetzer reduziert werden kann, wodurch eine vorbestimmten Fluktuation (eine Fluktuation auf der Grundlage einer vorbestimmten Regel) für die Zirkulation der 1-Bit-Signalposition bereitgestellt werden kann, der der Wert "1" zugewiesen ist. Im Ergebnis ist es möglich, das auftreten harmonischer Verzerrung zu verhindern. Darüber hinaus wird durch Zirkulieren des Bits, dem der Wert "1" zugewiesen ist, und dem Sperrbit gemäß dem Decodiereingangssignal werden die zugeordneten Frequenzen vom Wert "1" für alle Bits identisch, und die Zuordnungsfrequenzen für alle Bits werden identisch.
Mit anderen Worten, durch zyklisches Einfügens des Sperrbits in die zirkulierende Reihe von 1-Bit-Signalen, so daß harmonische Verzerrung in den Ausgangssignalen der Reihe von 1-Bit-Digital/Analog-Umsetzer reduziert werden kann, ist es möglich, in effektiver Weise das Auftreten harmonischer Verzerrung an den Ausgängen der 1-Bit-Digital/Analog-Umsetzer zu verhindern. Folglich kann eine exzellente Wirkung des Nichtverursachens harmonischer Verzerrung am Ausgang der Digital-Analog-Wandlervorrichtung erzielt werden, selbst wenn die Ausgangspegel der 1-Bit-Digital/Analog-Umsetzer Variationen aufweisen.
In einer Digital-Analog-Wandlervorrichtung nach einem vierten Aspekt ist der zuvor erwähnte Decodierer der Digital-Analog-Wandlervorrichtung gemäß dem zuvor beschriebenen zweiten oder dritten Aspekt so konfiguriert, daß die Zirkulationsrichtung der Position eines 1-Bit-Signals in der Reihe von 1-Bit-Signalen, denen der Wert "1" zugewiesen ist, in der Zirkulationsrichtung der Position eines 1-Bit-Signals, beispielsweise gemäß dem Sperrbit.
Durch Ausrichten der Zirkulationsrichtung für den zugewiesenen Wert "1" mit der Zirkulationsrichtung des Sperrbits kann die Fluktuation während der Zirkulation auf optimale Bedingung zum Unterdrücken harmonischer Verzerrung eingestellt werden. Mit anderen Worten, durch Ausrichten der Zirkulationsrichtung vom Wert "1", das den 1-Bit-Signalen mit der Zirkulationsrichtung des Sperrbits zugewiesen ist, kann die harmonische Verzerrung effektiver vermieden werden.
In einer Digital-Analog-Wandlervorrichtung nach einem fünften Aspekt ist der zuvor erwähnte Decodierer der Digital-Analog-Wandlervorrichtung gemäß dem zuvor beschriebenen zweiten oder dritten Aspekt so konfiguriert, um eine Reihe von 1-Bit-Signalen mit (p – 1) 1-Bit-Signalen auszugeben, wenn die Decodiereinrichtungseingabe p-Werte (p: ganze Zahl) aufweist; die Decodiereinrichtung außerdem konfiguriert ist, um den Wert "1" jedem der die Reihe von 1-Bit-Signalen bildenden 1-Bit-Signale zyklisch zuzuweisen, damit die Position des 1-Bit-Signals in der Reihe von 1-Bit-Signalen, bei der die Zuweisung des Wertes "1" beginnt, die Position neben der Position des 1-Bits-Signals wird, dem der Wert "1" zuletzt in der Reihe von 1-Bit-Signalen üblicherweise bei den unmittelbar vorangehenden Abtastdaten zugewiesen ist; und die Decodiereinrichtung ferner konfiguriert ist, wenn das dem Sperrbit entsprechende 1-Bit-Signal ein Objekt wird, dem der Wert "1" zugewiesen ist, durch zyklische Zuweisung des Wertes "1" entsprechend einem die Reihe der von 1-Bit-Signale bildenden 1-Bit-Signal die Zuweisung des Wertes "1" fortzuführen, während das 1-Bit-Signal entsprechend dem Sperrbit vermieden wird, und die Position des Sperrbits zyklisch auf die nächste 1-Bit-Signalposition zu bewegen.
Wie auch im Falle der Digital-Analog-Wandlervorrichtung gemäß dem zweiten oder dritten Aspekt mit dieser Konfiguration kann eine vorbestimmte Fluktuation (eine Fluktuation auf der Grundlage einer vorbestimmten Regel) bereitgestellt werden für die Zirkulation der 1-Bit-Signalposition, der der Wert "1" zugewiesen ist. Im Ergebnis ist es möglich, das Auftreten harmonischer Verzerrung zu vermeiden. Durch Zirkulieren des Bits, dem der Wert "1" zugewiesen ist, und dem Sperrbit gemäß der Decodiereingabe werden darüber hinaus die Zuordnungsfrequenzen vom Wert "1" bei allen Bits identisch, und die Zuordnungsfrequenzen im Sperrbits für alle Bits werden identisch. Mit anderen Worten, es ist möglich, in effektiver Weise das Auftreten harmonischer Verzerrungen zu unterdrücken an den Ausgängen der 1-Bit-Digital/Analog-Umsetzer. Folglich wird eine hervorragende Wirkung des Nichtverursachens harmonischer Verzerrungen am Ausgang der Digital-Analog-Wandlervorrichtung erzielt, selbst wenn die Ausgangspegel der 1-Bit-Digital/Analog-Umsetzer Variationen aufweisen.
In einer Digital-Analog-Wandlervorrichtung nach einem sechsten Aspekt ist die zuvor beschriebene Decodiereinrichtung der Digital-Analog-Wandlervorrichtung gemäß dem fünften Aspekt so konfiguriert, daß, wenn das Maximum p – 1 unter p Eingangswerten im Bereich von 0 bis (p – 1) ausgegeben wird, die Ausweisung der Sperrbits entsprechend der Reihe von 1-Bit-Signalen temporär zurücknehmen und den Wert "1" allen 1-Bit-Signalen der Reihe von 1-Bit-Signalen zuweisen.
Wenn mit dieser Konfiguration das Eingangssignal maximal ist und es unmöglich ist, das Sperrbit zuzuordnen, wird die Sperrbitzuordnung temporär abgesetzt, wodurch eine Digital-Analog-Wandlervorrichtung konfiguriert sein kann unter Verwendung einer minimalen Anzahl an 1-Hit-Digital/Analog-Umsetzern. Mit anderen Worten, wird das Maximum eingegeben, dann erfolgt das Annullieren der Sperrbitzuweisung temporär, und "1" wird allen Bits gegeben, wodurch es möglich wird, eine Digital-Analog-Wandlervorrichtung zu schaffen, die (p – 1) 1-Bit-Digital/Analog-Umsetzer hat, die wenigstens erforderlich sind, p-Werte abzugeben.
In einer Digital-Analog-Wandlervorrichtung gemäß einem siebten Aspekt ist die oben erwähnte Decodiereinrichtung der Digital-Analog-Wandlervorrichtung nach dem fünften Aspekt konfiguriert ist, wenn das Maximum (p-1) unter p-Eingangswerten im Bereich von 0 bis (p-1) ausgegeben wird, die Ausweisung des Sperrbits entsprechend der Reihe von 1-Bit-Signalen temporär zurücknehmen und den Wert "1" allen 1-Bit-Signalen der Reihe von 1-Bit-Signalen zuweisen, und bei der Reihe von 1-Bit-Signalen die Bewegung der 1-Bit-Signalposition, bei der die Zuweisung des Wertes "1" beginnt, und die Bewegung der 1-Bit-Signalposition entsprechend dem Sperrbild anzuhalten.
Wenn mit dieser Konfiguration das Eingangssignal das Maximum hat und es unmöglich ist, das Sperrbit zuzuweisen, wird die Sperrbitzuweisung zeitweilig abgesetzt, wodurch eine Digital-Analog-Wandlervorrichtung unter Verwendung eines Minimums an 1-Bit-Digital/Analog-Umsetzern konfiguriert werden kann. Die Sperrbitzuweisungshäufigkeit kann ungeachtet der Bitposition gleichförmig gemacht werden. Mit anderen Worten, wird das Maximum eingegeben, dann erfolgt das zeitweilige Absetzen der Sperrbitzuweisung und "1" wird in alle Bits gesetzt, wodurch es möglich wird, eine Digital-Analog-Wandlervorrichtung zu schaffen, die über (p-1) 1-Bit-Digital/Analogumsetzer verfügt, die wenigstens zur Ausgabe von p Werten erforderlich sind. Wenn über diese Wirkung hinaus das Maximum eingegeben wird, kann ein Anstieg beim Rauschen verhindert werden durch Stoppen der Zirkulation von der Sperrbitposition und der Zuweisungsposition mit Wert "1".
In einer Digital-Analog-Wandlervorrichtung nach dem achten Aspekt ist die zuvor erwähnte Decodiereinrichtung der Digital/Analog-Wandlervorrichtung gemäß dem fünften Ausführungsbeispiel so konfiguriert, daß die Zirkulationsrichtung der Position eines 1-Bit-Signals in der Reihe von 1-Bit-Signalen, denen der Wert "1" zugewiesen ist, ausgerichtet ist in der Zirkulationsrichtung der Position eines 1-Bit-Signals gemäß beispielsweise dem Sperrbit.
Durch Ausrichten der Zirkulationsrichtung für den Zuordnungswert "1" mit der Zirkulationsrichtung des Sperrbits bei dieser Konfiguration kann die Fluktuation während der Zirkulation auf einen Optimalzustand zum Unterdrücken harmonischer Verzerrung eingestellt werden. Mit anderen Worten, durch Ausrichten der Zirkulationsrichtung mit zugeordnetem Wert "1" der Reihe von 1-Bit-Signalen mit der Zirkulationsrichtung des Sperrbits können harmonische Verzerrungen effektiver verhindert werden.
In einer Digital-Analog-Wandlervorrichtung nach einem neunten Aspekt ist die zuvor erwähnte Decodiereinrichtung der Digital-Analog-Wandlervorrichtung gemäß dem achten Aspekt so konfiguriert, daß wenn das Maximum (p-1) unter p Eingangswerten im Bereich von 0 bis (p-1) als Beispiel abgegeben wird, die Zuweisung des Sperrbits gemäß der Reihe von 1-Bit-Signalen temporär annulliert wird, und Wert "1" wird allen 1-Bit-Signalen der Reihe von 1-Bit-Signalen zugewiesen.
Wenn mit dieser Konfiguration das Eingangssignal das Maximum hat und es unmöglich ist, das Sperrbit zuzuweisen, wird die Sperrbitzuweisung temporär abgesetzt, wodurch eine Digital-Analog-Wandlervorrichtung konfiguriert werden kann unter Verwendung einer minimalen Anzahl an 1-Bit-Digital/Analogumsetzern. Mit anderen Worten, wird das Maximum eingegeben, erfolgt das Absetzen der Sperrbitzuweisung temporär, und alle Bits werden auf "1" gesetzt, wodurch es möglich wird, eine Digital-Analog-Wandlervorrichtung zu erzielen, die (p-1) 1-Bit-Digital/Analogumsetzer hat, die wenigstens erforderlich sind, um p Werte abzugeben.
In einer Digital-Analog-Wandlervorrichtung nach einem zehnten Aspekt ist die zuvor erwähnte Decodiereinrichtung der Digital-Analog-Wandlervorrichtung gemäß dem achten Aspekt so konfiguriert, wenn das Maximum (p-1) unter p Eingangswerten im Bereich von 0 – (p-1) ausgegeben wird, die Ausweisung des Sperrbits entsprechend der Reihe von 1-Bit-Signal temporär zurückzunehmen, und den Wert "1" allen 1-Bit-Signalen der Reihe von 1-Bit-Signalen zuzuweisen, und bei der Reihe von 1-Bit-Signalen die Bewegung der 1-Bit-Signalposition, bei der die Zuweisung des Wertes "1" beginnt, und die Bewegung der 1-Bit-Signalposition entsprechend dem Sperrbit anzuhalten.
Wenn mit dieser Konfiguration das Eingangssignal das Maximum hat und es unmöglich ist, das Sperrbit zuzuweisen, wird die Sperrbitzuweisung temporär abgesetzt, wodurch eine Digital-Analog-Wandlervorrichtung effizient konfiguriert werden kann unter Verwendung einer minimalen Anzahl an 1-Bit-Digital/Umsetzern. Die Sperrbitzuweisungshäufigkeit kann ungeachtet der Bitposition einheitlich gestaltet werden. Mit anderen Worten, wird das Maximum eingegeben, erfolgt das zeitweilige Absetzen der Sperrbitzuweisung, und allen Bits wird "1" gegeben, wodurch es möglich ist, eine Digital-Analog-Wandlervorrichtung zu schaffen, die (p-1) 1-Bit-Digital/Analogumsetzer hat, die zumindest erforderlich sind, um p Werte abzugeben. Wird das Maximum eingegeben, kann zusätzlich zu dieser Wirkung ein Rauschanstieg verhindert werden, indem die Zirkulation der Sperrbitposition und der Zuweisungsposition vom Wert "1" gestoppt wird.
KURZE BESCHREIBUNG DER ZEICHNUNG
1 ist ein Blockdiagramm, das ein Ausführungsbeispiel einer Digital-Analog-Wandlervorrichtung gemäß der vorliegenden Erfindung zeigt;
2 ist ein Blockdiagramm, das ein Beispiel einer konkreten Konfiguration einer Decodiereinrichtung gemäß 1 zeigt;
3 ist ein Spektralgraph, der ein Beispiel eines Ausgangsspektrums eines von 1-Bit-Digital/Analogumsetzern in einer Reihe von 1 gezeigten 1-Bit-Digital/Analogumsetzern darstellt;
4 ist ein Spektralgraph, der ein anderes Beispiel eines Ausgangsspektrums eines von 1-Bit-Digital/Analogumsetzers in der Reihe von in 1 gezeigten Digital/Analogumsetzern darstellt;
5 ist ein Spektralgraph, der Beispiele von Ausgangsspektren der Digital-Analog-Wandlervorrichtung gemäß 1 zeigt;
6 ist ein Blockdiagramm, das ein Beispiel einer herkömmlichen Digital-Analog-Wandlervorrichtung zeigt;
7 ist ein Spektralgraph, der ein Beispiel eines Ausgangsspektrums der Digital-Analog-Wandlervorrichtung gemäß 6 zeigt; und
8 ist ein Spektralgraph, der ein Beispiel eines Ausgangsspektrums eines von 1-Bit-Digital/Analogumsetzern 13 gemäß 6 zeigt.
DETAILLIERTE BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSBEISPIELE
Nachstehend anhand der Zeichnung beschrieben sind Ausführungsbeispiele nach der vorliegenden Erfindung.
1 ist ein Blockdiagramm, das ein Ausführungsbeispiel einer Digital-Analog-Wandlervorrichtung gemäß der vorliegenden Erfindung zeigt. Das Digitalfilter 10 und eine Rauschformereinrichtung 11, gezeigt in 1, haben gleiche Konfigurationen und gleiche Funktionen wie jene in 6.
Eine Decodiereinrichtung 12 wird verwendet zur Ausgabe von 1-Bit-Signalen als Reaktion auf ein Digitalsignal aus der Rauschformereinrichtung 11. Hier wird angenommen, daß m = 6 ist.
Eine Reihe von 1-Bit-Digital/Analogumsetzern 13 verfügt beispielsweise über sechs 1-Bit-Digital/Analogumsetzer 13-1 bis 13-6. Die Reihe von 1-Bit-Digital/Analogumsetzern 13, der Analogaddierer 14 und die Digital/Analogumsetzschaltung 15, die in 1 gezeigt ist, haben dieselben Konfiguration und Funktionen wie jene jeweils in 6.
In der in 1 gezeigten Digital-Analog-Wandlervorrichtung wird ein Eingangsdigitalsignal geändert in ein Signal mit einer Abtastfrequenz von 64 fs und sieben (=p) Pegeln durch das Digitalfilter 10 und die Rauschformereinrichtung 11, dann geändert in sechs 1-Bit-Signale von der Decodiereinrichtung 12 und weiterhin umgesetzt in ein Analogsignal von der Digital/Analogumsetzschaltung 15. Diese Digital-Analog-Wandlervorrichtung vom Typ der sogenannten Digital-Analog-Wandlervorrichtung des Oversampling-Typs zum Umsetzen eines Digitalsignals in ein Analogsignal unter Verwendung einer höheren Abtastfrequenz als die des Digitalsignals. Die Anzahl von Pegeln ist nicht auf sieben beschränkt, sondern kann acht oder mehr sein oder auch sechs oder weniger.
2 zeigt ein Beispiel einer konkreten Konfiguration der Decodiereinrichtung 12, die in 1 gezeigt ist. Unter Bezug auf 2 zeigt ein Signalzeiger 20 die Ausgangszuordnungsstartposition des Eingangssignals auf und gibt den Rest vom akkumulierten Wert des Eingangssignals ab. Hier wird angenommen, daß das Eingangssignal von der Decodiereinrichtung 12 und das Ausgangssignal von der Verzögerungseinrichtung 26, die später zu beschreiben ist, akkumuliert wird, und der Rest vom Akkumulationswert wird mit sechs als Modulus abgegeben. Nimmt man an, daß das Eingangssignal von der Decodiereinrichtung 12 zur Zeit t gleich Xt ist und das Ausgangssignal der Verzögerungseinrichtung 26 gleich Zt ist, dann wird das Ausgangssignal Yt folgendermaßen durch Gleichung 3 dargestellt: Yt = (Xt-1 + Zt-1 + Yt-1) mod 6wobei

Xt-1: das Eingangssignal des vorangehenden Abtastwerts ist,
Yt-1: das Ausgangssignal des unmittelbar vorangehenden Abtastwerts ist und
Zt-1: das Ausgangssignal der Verzögerungseinrichtung 26 beim unmittelbar vorangehenden Abtastwert ist.

Der Nurlesespeicher (ROM) 21 und die Schiebeeinrichtung 22, gezeigt in 2, haben dieselben Konfigurationen und Funktionen wie jene des Nurlesespeichers 61 bzw. der Schiebeeinrichtung 62, gezeigt in 6. Die Eingangs- und Ausgangsbeziehungen sind dieselben wie jene in den Tabellen 1 und 2.
Ein Sperrbitzeiger 23 wird verwendet zum Aufzeigen der Position eines Sperrbits. Akkumuliert (subtrahiert) wird das Ausgangssignal der Verzögerungseinrichtung 26, und Ausgaben des Rests vom akkumulierten Wert mit 6 als Modulus. Nimmt man an, daß das Ausgangssignal der Verzögerungseinrichtung 26 zur Zeit t gleich Zt ist, dann wird das Ausgangssignal Wt des Sperrbitzeigers 23 dargestellt durch Gleichung 4: Wt = (-Zt-1 + Wt-1) mod 6wobei Wt-1 das Ausgangssignal vom unmittelbar vorangehenden Abtastwert und Zt-1 das Ausgangssignal der Verzögerungseinrichtung 26 beim unmittelbar vorangehenden Abtastwert ist.
Eine Sperrbeurteilungsschaltung 24 wird verwendet für die Sperrbeurteilung. Die Schaltung gibt "1" ab, wenn der Wert bei jeder Bitposition, aufgezeigt vom Sperrbitzeiger 23, unter den Positionen des Ausgangssignals von der Schiebeeinrichtung 22 = "1" ist, und gibt "0" ab, wenn der Wert gleich "0" ist. Eine Sperrschiebeschaltung 25 wird verwendet zum Verschieben des Ausgangssignals von der Schiebeeinrichtung 22 gemäß der Sperrbitbeurteilung. Diese Schaltung setzt das Sperrbit auf "0" und verschiebt die Ausgangsposition vom Wert "1" nach dem Sperrbit in Zirkulationsrichtung zur Signalzuweisung, wenn das Ergebnis der Sperrbitbeurteilung gleich "1" ist. Die Verzögerungseinrichtung 26 wird verwendet zur Ausgangssignalverzögerung der Sperrbeurteilungsschaltung 24 lediglich mit einer Abtastperiode.
Als nächstes beschrieben ist die Arbeitsweise von der in 2 gezeigten Decodiereinrichtung 12. Zunächst akkumuliert der Signalzeiger 20 das Signal mit sieben Pegeln (0 bis 6) aus der Rauschformereinrichtung 11, gezeigt in 1, und erzielt die Ausgangssignale des Rests vom akkumulierten Wert mit 6 als Modulus. Im Ergebnis hat das Ausgangssignal vom Signalzeiger 20 sechs Werte (0 bis 5). Weiterhin wird das Ausgangssignal von der Rauschformereinrichtung 11 an den Nurlesespeicher 21 abgegeben, und es werden 6-Bit-Daten gewonnen. Diese 6-Bit-Daten stellen ungewichtete 1-Bit-Signale dar. Diese Signale aus dem Nurlesespeicher 21 werden der Verschiebeeinrichtung 22 zugeführt, und die 6-Bit-Daten werden zum Umlaufen veranlaßt.
Unter den Bitpositionen vom Ausgang der Schiebeeinrichtung 22 wird die Bitposition, der der Wert "1" zugewiesen ist, von der Sperrbeurteilungsschaltung 24 beurteilt, ob die Bitposition als Sperrbit vom Sperrbitzeiger 23 zugewiesen ist. Das Ergebnis der Beurteilung der Sperrbeurteilungsschaltung 24 wird dann der Sperrbitschiebeschaltung 25 eingegeben.
Die Sperrbitschiebeschaltung 25 führt den zuvor beschriebenen Prozeß gemäß dem Ergebnis der Beurteilung aus durch die Sperrbeurteilungsschaltung 24. Mit anderen Worten, wenn das Ausgangssignal der Sperrbeurteilungsschaltung 24 gleich "1" ist, wird die Bitposition, die als Sperrbit bestimmt ist, vermieden, und die Berechnung für die Signalzuweisung schreitet lediglich um ein Bit fort. Wenn von daher das Ausgangssignal der Sperrbeurteilungsschaltung 24 gleich "1" ist, gibt der Signalzeiger 20 und der Sperrbitzeiger 23 über die Verzögerungseinrichtung 26 "1" zurück, und der Zeigerwert eines jeden Zeigers schreitet um ein Bit fort. Wenn das Ausgangssignal der Sperrbeurteilungsschaltung 24 gleich "0" ist, wird die Sperrbitschiebeschaltung 25 ihr Ausgangssignal unverändert abgeben.
Das Ausgangssignal der in 2 gezeigten Schaltung, die in der zuvor beschriebenen Weise arbeitet, ist als Beispiel in Tabelle 4 gezeigt. In Tabelle 4 sind Daten "0" dargestellt durch "." zur besseren Übersichtlichkeit. Darüber hinaus ist die Unterstreichung "_" im Ausgangssignal der Decodiereinrichtung am Aufzeigen der Sperrbitposition, und "0" zeigt auf, daß seit das Schiebeeinrichtungsausgangssignal "1" bei der Sperrbitposition ist, diese auf "0" geändert wurde.
TABELLE 4
Nachstehend beschrieben ist Tabelle 4. Am Anfang zur Zeit 0 bis zur Zeit 2 ist das Ausgangssignal von der Decodiereinrichtung 12 dasselbe wie das Ausgangssignal von der Schiebeeinrichtung 22, da die Position des Sperrbits "5" ist (linke Seite), und das Ausgangssignal der Schiebeeinrichtung 22 ist nicht auf "1". Zur Zeit 3 wird das Ausgangssignal des Schieberegisters 22 "1" bei der Sperrbitposition 5. Dieses Bit wird folglich auf "0" gesetzt, und die nächste Zirkulationsposition "0" (rechte Seite) wird "1". Als Ergebnis dessen wird weiterhin zur Zeit 4 herausgefunden, daß die Werte vom Signalzeiger 20 und vom Sperrbitzeiger 23 um ein Bit fortgeschritten sind. Auf diese Weise wird bestätigt, daß das Sperrbit entsprechend der Zirkulation des Wertes "1" zirkuliert.
Wird die in 2 gezeigte Decodiereinrichtung verwendet, dann ist das Ausgangssignal vom 1-Bit-Digital/Analogumsetzer 13-1 gemäß 1 in 3 gezeigt. 3 zeigt das Ausgangsspektrum vom 1-Bit-Digital/Analogumsetzer 13-1, das durch Computersimulation gewonnen wurde, zur Zeit, zu der das Eingangssignal ein Digitalsignal ist, das einer Sinuswelle von – 40 dB und 2 kHz identisch ist.
Da nur das Ausgangssignal vom 1-Bit-Digital/Analogumsetzer 13-1 unter den sechs 1-Bit-Digital/Analogumsetzern 13-1 bis 13-6 beobachtet wird, wird die Amplitude weiterhin 1/6 vom Ausgangssignal des Analogaddierers 14. Der Pegel des Signals liegt bei –55 dB.
Wie in 3 gezeigt, ist herausgefunden worden, daß die harmonische Verzerrung vom 1-Bit-Digital/Analogumsetzer 13-1, der als Einzeleinheit verwendet wird, signifikant reduziert, verglichen mit dem in 8 gezeigten. Selbst wenn die harmonische Verzerrung nicht vollständig vom Analogaddierer 14 beseitigt werden kann, weil Variationen in den Ausgangssignalen der 1-Bit-Digital/Analogumsetzer 13-1 bis 13-6 vorhanden sind, wie zuvor beschrieben, kann das Auftreten harmonischer Verzerrung im Ausgangssignal vom Analogaddierer signifikant unterdrückt werden.
Der Grund, weswegen die harmonische Verzerrung eines jeden der 1-Bit-Digital/Analogumsetzers 13-1 bis 13-6 die Fluktuation unterdrückt, die verursacht wird durch Zirkulieren des Sperrbits, ist nachstehend angegeben. Wie zuvor beschrieben, ist die an den 1-Bit-Digital/Analogumsetzern 13-1 bis 13-6 auftretende harmonische Verzerrung eine Art eines Resonanzphänomens (Schwingungsphänomen), das bestimmt wird durch das Eingangssignal und die Anzahl der 1-Bit- Digital/Analogumsetzer: Durch Anlegen einer Störung für zufällige Phänomenstörung ist es möglich, die Verzerrung zu vermeiden, dies ist statistisch bestätigt worden durch Simulation. Das zuvor beschriebene Einfügen vom Sperrbit entspricht dem Anlegen der Störung.
In den obigen Beschreibungen ist die Arbeitsweise des Sperrbitzeigers 23 festgelegt durch Gleichung 4, und die Zirkulationsrichtung des Signals und die Zirkulationsrichtung des Sperrbits sind einander entgegengesetzt, wie deutlich aus Tabelle 4 hervorgeht. Jedoch kann die Zirkulationsrichtung des Signals identisch der Zirkulationsrichtung des Sperrbits als Beispiel sein. Wenn die Operation vom Sperrbitzeiger 23 beispielsweise durch Gleichung 5 dargestellt wird, ist das Ausgangsspektrum vom oben beschriebenen 1-Bit-Digital/Analogumsetzer 13-1 in 4 gezeigt. Folglich ist es offensichtlich, daß die harmonische Verzerrung im Vergleich zu 3 reduziert ist.
(Gleichung 5)

Wt = (Zt-1 + Wt-1) mod 6wobei

Wt-1

das Ausgangssignal des unmittelbar vorangehenden Abtastwertes und

Zt-1

das Ausgangssignal der Verzögerungseinrichtung 26 beim unmittelbar vorangehenden Abtastwert ist.

Die Fluktuationshäufigkeit für Signalzirkulation ist nachstehend beschrieben. In diesem System werden die folgenden drei Wirkungen bezüglich der Verzerrung und dem Rauschen durch eine Signalzirkulation erzielt.

1) Unterdrückung von Ausgangsfehlern in den 1-Bit-Digital/Analogumsetzern 13-1 bis 13-6, wie zur Erläuterung der herkömmlichen Technologie beschrieben
2) Unterdrücken von Digitalverzerrung durch Einfügen eines Sperrbits
3) Unterdrücken des Rauschens durch Einfügen des Sperrbits selbst

Das Unterdrücken der Verzerrung und des Rauschens zu 3) ist hierunter effektiv und wird erzielt durch Zirkulation der Sperrbitposition aus Beispiel, weil der im wesentlichen selbe Grund wie für 1) vorliegt. Die Zirkulation sollte so ausgeführt werden, daß die Sperrbitposition zum Umlaufen in Vorwärts- oder Rückwärtsrichtung verursacht wird in Hinsicht auf die Zirkulationsrichtung des 1-Bit-Signals mit dem Wert "1". Andererseits kann im Falle von 2) berücksichtigt werden, daß die Wirkung signifikanter als die häufigere Fluktuation ist. Da jedoch das Auftreten harmonischer Verzerrung eine Art eines Resonanzphänomens (Schwingungsphänomens) ist, kann leicht abgeschätzt werden, daß es einen Fall gibt, bei dem durch Bereitstellen einer Fluktuation in einer Optimalphase zur Vermeidung der Resonanz eine harmonische Verzerrung in effektiver Weise unterdrückt werden kann, selbst wenn die Fluktuation seltener auftritt. Es wird berücksichtigt, daß die Optimalphase enger am Zustand der Zirkulation in derselben Richtung liegt.
4 zeigt das Ausgangsspektrum vom 1-Bit-Digital/Analogumsetzer 13-1, gewonnen durch Computersimulation, zur Zeit, wenn das Eingangssignal einer Sinuswelle von –40 dB und 2 kHz äquivalent ist, im Falle, daß der Sperrbitzeiger 23 gemäß Gleichung 5 in Verwendung ist. Wie in 4 gezeigt, wird herausgefunden, daß die harmonische Verzerrung weiter verringert ist.
Der Fall, daß das Eingangssignal von der Decodiereinrichtung 12 maximal 6 ist, ist nachstehend beschrieben. Wenn das Eingangssignal der Decodiereinrichtung 12 gleich 6 ist, werden alle sechs Bits vom Ausgang des Nurlesespeichers 21 gleich "1". Das Ausgangssignal der Sperrbeurteilungsschaltung 24 wird sicher "1", und ein Sperrbit muß gesetzt werden. Wenn jedoch das Sperrbit auf "0" gesetzt ist, wird der Ausgangswert von der Decodiereinrichtung 12 gleich 5, und dies stimmt nicht mit dem Eingangssignal überein, wodurch ein Problem aufkommt, daß die Unfähigkeit zum Einsetzen des Sperrbits vorliegt. Um dieses Problem zu lösen, sollte das Einstellen vom Sperrbit zeitweilig ausgesetzt werden, nur wenn das Eingangssignal von der Dekodiereinrichtung 12 maximal gleich 6 ist. Im Betrieb der Sperrbitschiebeschaltung 25 von der in 2 gezeigten Schaltung 6, wenn dieses 6 ist, dann kann das Annullierverfahren leicht erzielt werden durch Ausführen der Sperrbitverarbeitung durch Einstellen aller Bits vom Ausgang beispielsweise auf "1".
Die Bedingung zu dieser Zeit ist nachstehend anhand Tabelle 4 beschrieben. Da das Eingangssignal zur Zeit 4 gleich 6 ist und alle Bits (6 Bits) des Ausgangssignals von der Schiebeeinrichtung 22 "1" sind, werden alle Bits (6 Bits) vom Ausgangs der Dekodiereinrichtung 12 zu "1".
Da in diesem Falle der Sperrbitzeiger 23 den Betrieb aufrecht erhält, schreitet die Sperrbitposition um 1 Bit zur Zeit 5 voran, wie in Tabelle 4 gezeigt. Schreitet die Sperrbitposition um 1 Bit voran, wenn das Maximum 6 eingegeben wird, bekommt die Frequenz die Häufigkeit der Zuweisung des Sperrbits unter eine Änderung, die von der Bitposition abhängt, wodurch eine signifikante Verschlechterung der Rauscheigenschaft verursacht wird. Um dies zu vermeiden, wenn das Maximum 6 eingegeben wird, sollte der Betrieb des Sperrbitzeigers 23 gestoppt werden, um die Bewegung der Sperrbitposition anzuhalten.
5 zeigt die Spektren der Ausgangssignale von der Digital-Analog-Wandleranordnung mit der Dekodiereinrichtung, die auf diesem System fußt. Unter Bezug auf 5 zeigt (a) ein Ausgangsspektrum, bei dem die Sperrbitposition sich verschiebt, wenn ein Wert im Bereich von 1 bis 5 eingegeben wird, und wenn ein 1-Bit-Signal mit einem Wert "1" dem Sperrbit entspricht; und wenn das Maximum 6 eingegeben wird, erfolgt ausnahmslos das Stoppen der Bewegung vom Sperrbit. Darüber hinaus zeigt (b) ein Ausgangsspektrum, bei dem die Position des Sperrbits sich verschiebt, wenn ein Wert im Bereich von 1 bis 6 eingegeben wird und wenn ein 1-Bit-Signal mit einem Wert "1" dem Sperrbit entspricht; und der Ausnahmestopp der Sperrbitbewegung wird nicht ausgeführt. Wie klar aus 5 ersichtlich, kann Rauschen in effektiver Weise unterdrückt werden unter Verwendung des oben beschriebenen Systems, wobei die Sperrbitverschiebung ausnahmsweise gestoppt wird, wenn das Maximum 6 eingegeben wird.
Die Digital-Analog-Wandlervorrichtung ist in der zuvor beschriebenen Weise konfiguriert. Obwohl die Rauschformereinrichtung 11 hier gemäß Gleichung 1 arbeitet, kann eine Rauschformereinrichtung unterschiedlichen Grades verwendet werden, unterschiedlicher Eigenschaften und unterschiedlicher Ausgangspegel, wenn damit als Rauschformereinrichtung gearbeitet wird. Die Konfiguration der Dekodiereinrichtung 12, die in
2 gezeigt ist, die nur Lesespeicherdaten und dergleichen, die in Tabelle 1 gezeigt sind, sind außerdem nur Beispiele, die nur der Erläuterung dienen und nicht beschränkend wirken. Außerdem ist es möglich, eine Logikschaltung anstelle des nur Lesespeichers zu verwenden.
Im zuvor beschriebenen Ausführungsbeispiel wird das Sperrbit in Umlauf in entgegengesetzter Richtung oder in derselben Richtung versetzt, um digitale harmonische Verzerrungen zu unterdrücken. Zusätzlich zu dem Verfahrens des Verschiebens eines Bits für jeden Abtastwert kann auch ein Verfahren des Verschiebens von zwei oder mehr Bits für jeden Abtastwert und ein Verfahren des Verschiebens eines oder zweier Bits für eine Vielzahl von Abtastwerten verwendet werden. Weiterhin ist es nicht speziell erforderlich, das Sperrbit umlaufen zu lassen. Kurz gesagt, das Sperrbit für die Sperrsignalzuordnung sollte so vorgesehen sein, daß die digitale harmonische Verzerrung, die in den Ausgangssignalen der Zeile von 1-Bit-Digital/Analog-Umsetzern verringert wird.
Eine Digital-Analog-Wandlervorrichtung, die keine harmonischen Verzerrungen an den Ausgängen einer Zeile von 1-Hit-Digital/Analog-Umsetzern hervorruft und in der Lage ist, in effektiver Weise das Auftreten harmonischer Verzerrung zu unterdrücken aufgrund der Variationen unter den Ausgangssignalen der 1-Bit-Digital/Analog-Umsetzer sind in der nachstehend beschriebenen Weise konfiguriert. Genauer gesagt, zuerst wird ein Digitaleingangssignal umgesetzt in ein Digitalsignal mit p Werten bei einer Abtastfrequenz, die von einem Digitalfilter und einer Rauschformereinrichtung angehoben ist. Eine Dekodiereinrichtung weist das Ausgangssignal der Rauschformereinrichtung einer Zeile von (p – 1) 1Bit-Signalen zu, so daß die Position vom Wert "1" zirkuliert, und bestimmt die Position vom Sperrbit in der Reihe von 1-Bit-Signalen. Wenn die Zuweisung vom Wert "1" in Umlauf versetzt wird zur Sperrbitposition, dann schreitet die Zuweisung fort zum Vermeiden des Sperrbits, und die Position vom Sperrbit wird so verschoben, daß es zum nächsten Bit zirkuliert. Die Reihe von 1-Bit-Signalen wird dann umgesetzt in Analogsignale durch eine Reihe von (p – 1) Uniformen 1-Bit-Digital/Analog-Umsetzern, und die Analogsignale werden von einem Analogaddierer integriert.

Claims

Digital/Analog-Wandlergerät mit: einem digitalen Filter (10) zum Erhöhen der Abtastfrequenz eines digitalen Eingangssignals um das k-fache (k: ganze Zahl), einer Rauschformereinrichtung (11) zum Ausführen einer Wortlängenbegrenzung unter Verwendung der Ausgabe des digitalen Filters (10) als Eingabe und zum Ändern der Frequenzcharakteristik des Rauschens auf eine vorbestimmte Charakteristik, einer Dekodiereinrichtung (12) zum Verwenden der Ausgabe der Rauschformereinrichtung (11) als Dekodiereinrichtungseingabe und zum Erzeugen und Ausgeben einer Reihe von 1-Bit-Signalen, wobei "1" 1-Bit-Signalen zugewiesen wird, deren Anzahl dem Wert der Dekodiereinrichtungseingabe entspricht, einer Reihe von 1-Bit-Digital/Analog-Wandlereinrichtungen (13) zum Umwandeln der Ausgaben der Dekodiereinrichtung (12) in analoge Signale, und einer analogen Addiereinrichtung (14) zum Integrieren der Ausgaben der Reihe von 1-Bit-Digital/Analog-Wandlereinrichtungen (13), dadurch gekennzeichnet, dass: in der Reihe von 1-Bit-Signalen die 1-Bit-Signalposition, der der Wert "1" zugewiesen ist, zirkuliert, und ein 1-Bit-Signal an einer vorbestimmten Position in der Reihe von 1-Bit-Signalen als Sperrbit ausgewiesen ist, wobei die Zuweisung des Wertes "1" gesperrt ist, sodass eine in den Ausgaben der Reihe von 1-Bit-Digital/Analog-Wandlereinrichtungen (13) beinhaltete harmonische Verzerrung reduziert sein kann.
Digital/Analog-Wandlergerät nach Anspruch 1, wobei die 1-Bit-Signalposition entsprechend dem Sperrbit zirkuliert.
Digital/Analog-Wandlergerät nach Anspruch 1 oder 2, wobei die 1-Bit-Signalposition entsprechend dem Sperrbit zirkuliert, sodass eine in den Ausgaben der Reihe von 1-Bit-Digital/Analog-Wandlereinrichtungen (13) beinhaltete harmonische Verzerrung reduziert sein kann.
Digital/Analog-Wandlergerät nach Anspruch 2 oder 3, wobei die Dekodiereinrichtung (12) so konfiguriert ist, dass die Zirkulationsrichtung der Position des 1-Bit-Signals in der Reihe von 1-Bit-Signalen, denen der Wert "1" zugewiesen ist, mit der Zirkulationsrichtung der Position eines 1-Bit-Signals entsprechend dem Sperrbit ausgerichtet ist.
Digital/Analog-Wandlergerät nach Anspruch 2 oder 3, wobei die Dekodiereinrichtung (12) konfiguriert ist, um eine Reihe von 1-Bit-Signalen mit (p – 1) 1-Bit-Signalen auszugeben, wenn die Dekodiereinrichtungseingabe p Werte (p: ganze Zahl) aufweist; die Dekodiereinrichtung (12) außerdem konfiguriert ist, um den Wert "1" jedem der die Reihe von 1-Bit-Signalen bildenden 1-Bit-Signale zyklisch zuzuweisen, damit die Position des 1-Bit-Signals in der Reihe von 1-Bit-Signalen, bei der die Zuweisung des Wertes "1" beginnt, die Position neben der Position des 1-Bit-Signals wird, dem der Wert "1" zuletzt in der Reihe von 1-Bit-Signalen üblicher Weise bei den unmittelbar vorhergehenden Abtastdaten zugewiesen ist; und die Dekodiereinrichtung (12) ferner konfiguriert ist, wenn das dem Sperrbit entsprechende 1-Bit-Signal ein Objekt wird, dem der Wert "1" zugewiesen ist, durch zyklische Zuweisung des Wertes "1" entsprechend einem die Reihe von 1-Bit-Signalen bildenden 1-Bit-Signal die zyklische Zuweisung des Wertes "1" fortzuführen, während das 1-Bit-Signal entsprechend dem Sperrbit vermieden wird, und die Position des Sperrbits zyklisch auf die nächste 1-Bit-Signalposition zu bewegen.
Digital/Analog-Wandlergerät nach Anspruch 5, wobei die Dekodiereinrichtung (12) konfiguriert ist, wenn das Maximum (p – 1) unter p-Eingangswerten im Bereich von 0 bis (p – 1) ausgegeben wird, die Ausweisung des Sperrbits entsprechend der Reihe von 1-Bit-Signalen temporär zurückzunehmen, und den Wert "1" allen 1-Bit-Signalen der Reihe von 1-Bit-Signalen zuzuweisen.
Digital/Analog-Wandlergerät nach Anspruch 5, wobei die Dekodiereinrichtung (12) konfiguriert ist, wenn das Maximum (p – 1) unter p-Eingangswerten im Bereich von 0 bis (p – 1) ausgegeben wird, die Ausweisung des Sperrbits entsprechend der Reihe von 1-Bit-Signalen temporär zurückzunehmen, und den Wert "1" allen 1-Bit-Signalen der Reihe von 1-Bit-Signalen zuzuweisen, und bei der Reihe von 1-Bit-Signalen die Bewegung der 1-Bit-Signalposition, bei der die Zuweisung des Wertes "1" beginnt, und die Bewegung der 1-Bit-Signalposition entsprechend dem Sperrbit anzuhalten.
Digital/Analog-Wandlergerät nach Anspruch 5, wobei die Dekodiereinrichtung (12) konfiguriert ist, die Zirkulationsrichtung der Position eines 1-Bit-Signals in der Reihe von 1-Bit-Signalen, denen der Wert "1" zugewiesen ist, mit der Zirkulationsrichtung der Position eines 1-Bit-Signals entsprechend dem Sperrbit auszurichten.
Digital/Analog-Wandlergerät nach Anspruch 8, wobei die Dekodiereinrichtung (12) konfiguriert ist, wenn das Maximum (p – 1) unter p-Eingangswerten im Bereich von 0 bis (p – 1) ausgegeben wird, die Ausweisung des Sperrbits entsprechend der Reihe von 1-Bit-Signalen temporär zurückzunehmen, und den Wert "1" allen 1-Bit-Signalen der Reihe von 1-Bit-Signalen zuzuweisen.
Digital/Analog-Wandlergerät nach Anspruch 8, wobei die Dekodiereinrichtung (12) konfiguriert ist, wenn das Maximum (p – 1) unter p-Eingangswerten im Bereich von 0 bis (p – 1) ausgegeben wird, die Ausweisung des Sperrbits entsprechend der Reihe von 1-Bit-Signalen temporär zurückzunehmen, und den Wert "1" allen 1-Bit-Signalen der Reihe von 1-Bit-Signalen zuzuweisen, und bei der Reihe von 1-Bit-Signalen die Bewegung der 1-Bit-Signalposition, bei der die Zuweisung des Wertes "1" beginnt, und die Bewegung der 1-Bit-Signalposition entsprechend dem Sperrbit anzuhalten.