DE2541054A1

DE2541054A1 - Schaltungsanordnung zur erzeugung einer phasenmodulierten traegerschwingung in abhaengigkeit von digital dargestellten eingangsdaten

Info

Publication number: DE2541054A1
Application number: DE19752541054
Authority: DE
Inventors: Jerry Marshall Glasson
Original assignee: Teletype Corp
Current assignee: AT&T Teletype Corp
Priority date: 1974-09-20
Filing date: 1975-09-15
Publication date: 1976-04-01
Also published as: GB1459957A; CA1057858A; IT1042547B; US3935386A; DE2541054C2; JPS5154352A

Description

München, den ' ^p: Patentanwalt T 391

D-8 Mi^;r:c:v::n 22

Tel. (OSi) Ü9S1 ue

TELETYPE CORP. in Skokie, Illinois /V. St. A.

Schaltungsanordnung zur Erzeugung einer phasenmodulierten Trägerschwingung in Abhängigkeit von digital dargestellten

Eingangsdaten

Die Erfindung betrifft eine Schaltungsanordnung nach dem Oberbegriff des Anspruchs 1.

Schaltungsanordnungen, die digitale Daten über Nachrichtenkanäle mittels Phasenmodulation übertragen, sind bekannt. So ist eine Schaltungsanordnung zur Erzeugung einer phasenmodulierten Trägerschwingung in Abhängigkeit von digital dargestellten Eingangsdaten in der US-PS 3 128 342 beschrieben. Diese Schaltungsanordnung enthält sowohl digitale, als auch analoge Schaltungselemente. Als Analogelemente sind insbesondere Filter, Hüllkurvenmodulatoren und Additionsverstärker vorhanden.

Es ist bekannt, kompliziert verlaufende Analogschwingungen mittels einer Reihe digital verschlüsselter Abtastwerte

Dr. Hk/sch 609814/0883

wiederzugeben, ζ. B. in Fernsprechverbindungen mit Pulscodemodulation. Es ist auch bekannt, Gruppen solcher digital verschlüsselter Abtastwerte in einem Speicher zu speichern und so die spätere Wiedergewinnung und Rekonstruktion der originalen, kompliziert aufgebauten Schwingung zu ermöglichen. Beispielsweise sind Vorrichtungen zur Sprachsynthese gebaut worden, bei denen gesprochene Worte als Folgen digital verschlüsselter Abtastwerte gespeichert sind. Ein analoges Sprachsignal wird dann dadurch synthetisch zusammengesetzt, daß die Abtastwerte für bestimmte Worte nacheinander einem Digitalanalogumsetzer zugeführt werden.

In vielen Anwendungen hat die neuere Entwicklung billiger digitaler integrierter Schaltelemente den Ersatz analoger Schaltelemente durch Kombinationen digitaler Schaltelemente ermöglicht. Digitale Schaltelemente sind im allgemeinen zuverlässiger, kleiner, billiger und weniger Strom verbrauchend als die bekannten Analogelemente.

In den bekannten Vorrichtungen zur digitalen Synthese von Analogschwingungen werden im allgemeinen Folgen digital verschlüsselter Abtastwerte, die ausgewählte, gespeicherte Schwingungsabschnitte (z. B. die Worte in der oben erwähnten Anordnung zur Sprachsynthese) repräsentieren, zusammengesetzt. Man könnte daran denken, daß eine Vorrichtung ähnlich derjenigen für die Sprachsynthese auch ander-

609814/0883

weitig verwendet werden könnte, indem einfach Trägerschwingungen verschiedener Phasen für die Worte gesetzt werden. Ein zufriedenstellend arbeitender Phasenmodulator soll aber auch imstande sein, den übergang von einem Schwingungsabschnitt zum nächsten vorzunehmen, ohne daß die Phasenänderung allzu abrupt wird. Andererseits muß der Phasenmodulator imstande sein, die Phase des jeweiligen Trägerschwingun^sabschnitts aufgrund der vorliegenden Eingangsdaten so zu wählen, daß in der Trägerschwingung die richtige Phasenverschiebung erzeugt wird, um die einzelnen Datenelemente zu verschlüsseln.

Der im Kennzeichen des Anspruchs 1 angegebenen Erfindung liegt die soeben umrissene Aufgabe zugrunde. Die erfindungsgemäße Schaltungsanordnung enthält einen Speicher, worin je einem TrägerSchwingungsabschnitt mit bestimmter Phase zugeordnete Gruppen digital verschlüsselter Abtastwerte gespeichert sind, eine Logik, die fortlaufend diese Abschnitte entsprechend den digitalen Eingangsdaten und der Phase des vorher gewählten Abschnitts auswählt und die betreffende Speicheradresse aufruft, und eine Endstufe, worin aus den aufeinanderfolgenden, gemäß den aufgerufenen Adressen vom Speicher abgegebenen Abtastwertgruppen die zugeordneten Schwingungsabschnitte gebildet und zu der phasenmodulierten Trägerschwingung zusammengesetzt werden.

6098U/0883

Der erfindungsgemäße Modulator ist durch die Arbeitsgeschwindigkeit der erforderlichen logischen Schaltkreise nicht beschränkt, kann also nicht nur zur Synthetisierung von Trägerschwingungen zur Übertragung über Tonfrequenzkanäle, sondern auch zur Bildung von Trägerschwingungen herangezogen werden, die weit größere Bandbreiten erfordern.

Bevorzugte Ausgestaltungen der Erfindung sind in den Unteransprüchen beschrieben.

Einige Ausführungsbeispiele der Erfindung werden nachstehend anhand der Zeichnung beschrieben. Hierin sind

Fig. 1 ein Blockschaltbild einer Schaltungsanordnung zur Erzeugung einer phasenmodulierten Trägerschwingung gemäß der Erfindung;

Fig. 2 A und 2 B graphische Darstellungen von Trägerschwingungsabschnitten, die als digitale Abtastwerte verschlüsselt und in dem Speicher nach Fig. 1 gespeichert sind;

Fig. 3 eine graphische Darstellung der Beziehungen zwischen verschiedenen Trägerschwingungsabschnitten bei der Zusammensetzung der phasenmodulierten Trägerschwingung;

6098U/0883

Fig. 4 eine graphische Darstellung eines Verfahrens zur Kombination von Abtastwerten aus zwei einander überlappenden TrägerSchwingungsabschnitten;

Fig. 5 und 6 Darstellungen von Taktsignalen für den Betrieb des Modulators nach Fig. 1;

Fig. 7 ein Blockschaltbild eines anderen Ausführungsbeispiels der Erfindung;

Fig. 8 ein Blockschaltbild eines weiteren Ausftihrungsbeispiels der Erfindung und

Fig. 9 ein Blockschaltbild einer Abänderung der Schaltungsanordnung nach Fig. 8.

Zur Erläuterung der Erfindung wird nachstehend eine Schaltungsanordnung zur Erzeugung einer phasenmodulierten Trägerschwingung beschrieben, bei der Phasenverschiebungen um 45°, 135°, 225° und 315° zur Verschlüsselung von Datenelementen dienen, die den Binärdarsteilungen 11, 10, OO und 01 entsprechen und dem Modulator von einer äußeren Datenquelle zugeführt werden. Eine solche Anordnung wird normelerweise als 4-phasiger Digitalmodulator bezeichnet.

Demgemäß zeigt Fig. 1 eine derartigen Phasenmodulator 20.

^: ' >) Ij i U ■ I , Γ

Er enthält einen Speicher 21, worin digital verschlüsselte Abtastwerte verschiedenphasiger Abschnitte einer Trägerschwingung gespeichert sind. Diese Abschnitte werden fortlaufend nacheinander entsprechend den von einem Schieberegister 22 empfangenen digitalen Eingangswerten gewählt und die Abtastwerte der gewählten Abschnitte werden vom Speicher 21 über eine Komplementstufe 23 dem Eingang eines Digitalanalogumsetzers 24 zugeführt. Am Ausgang des Umsetzers 24 tritt demnach eine Trägerschwingung auf, die aus den im Speicher 21 gespeicherten Abschnitten zusammengesetzt ist, wobei die Phasenverschiebungen zwischen aufeinanderfolgenden Abschnitten die zugeführten Digitaldaten verschlüsseln. Das Ausgangssignal des Umsetzers 24 wird in einem Tiefpaß 25 beschnitten, um unerwünschte Oberschwingungen zu entfernen, die von dem Abtastvorgang herrühren.

Die Adressen der gewählten Trägerschwingungsabschnitte werden von einem Abschnittswähler 28 einem der beiden Abschnittsadressenregister 26 oder 27 zugeführt. Der Wähler 28 ist eine Kombinationslogik mit einem ersten Eingang vom Schieberegister 22 über die Adern 30, einem zweiten Eingang vom Register 26 oder Register 27 über die Adern 31 und einem dritten Eingang von dem Signal 600 Hz über Ader 29.

Ein Zeitgeber 32, der die verschiedenen Elemente des Modulators 20 mit TaktSignalen versorgt, enthält einen Rechteckoszillator 33 mit der Frequenz 38,4 KHz, einen Zähler 34, Inverter 35 und 36, Impulsformer 37, 40 und 41 und Verzöge-

G (j 98 U/0883

OftWINAL INSPECTED

rungsglieder 42 und 43. Die Impulsformer erzeugen je einen einzigen Ausgangsimpuls, wenn ihr Eingang von O zu 1 übergeht. Die Verzögerungsglieder 42 und 43 erzeugen je einen Ausgangsimpuls mit einer kurzen Verzögerung von z. B. 1 Mikrosekunde nach dem Auftreten eines Eingangsimpulses. Verschiedene Taktsignale werden unmittelbar von den Ausgängen der einzelnen Stufen des Zählers 34 abgenommen. Dieser teilt das Signal von 38,4 KHz nacheinander in Rechteckssignale mit den Frequenzen 19,2 KHz, 9,6 KHz, 4,8 KHz, 2,4 KHz, 1,2 KHz und 600 Hz. In den Invertem 35 und 36 werden die komplementären StgnKüCfe 38,4 KHz und 6OO Hz gebildet.

Der Abschnittswähler 28 enthält Volladdierglieder 44 und 45, ein exklusives ODER-Glied 46 und einen Inverter 47. UND-Glieder 50 leiten die Ausgangssignale des Registers 27 über ODER-Glieder 52 und Adern 31 zu den Addiergliedern 44 und 45, wenn Signal 600 Hz den Wert 1 hat. Die UND-Glieder 54 leiten die Ausgangssignale vom Register 26 über ODER-Glieder 52 und die Leitungen 31 den Addiergliedern 44 und 45 zu, wenn das Signal 600 Hz den Wert 1 hat.

Die seriell auftretenden Eingangsbits auf der Eingangsleitung 56 werden mit einer Frequenz von 2400 Bits je Sekunde eingeführt. Hierzu wird das Taktsignal mit der Frequenz 2,4 KHz über die Ader 57 auf die äußere Datenquelle gegeben.

6098 U/ 0 8 83

OKQSNAL INSPECTED

Ferner erzeugt der Impulsformer 37 auf der Ader 60 einen Verschiebepuls der Pulsfrequenz 2400. Diese Impulse schieben die Daten auf der Leitung 56 in das Schieberegister 22. Somit wird eine neues, aus zwei Bits bestehendes Datenelement (Doppelbit genannt) 1200 mal je Sekunde im Schieberegister gespeichert.

Die Ausgangssignale des Registers 26 werden von UND-Gliedern 61 über ODER-Glieder 63. dem Adresseneingang des Speichers mit dem Gewicht 128 sowie über die Ader 68 dem Freigabeeingang der Komplementstufe 23 zugeführt. Ebenso werden die Ausgangssignale des Registers 27 von den UND-Gliedern 65 über die ODER-Glieder 63 einerseits dem Adresseneingang mit dem Gewicht 128 des Speichers 21 und andererseits dem Freigabeeingang der Komplementstufe 23 zugeführt.

Die Komplementstufe 23 bildet, wenn sie freigegeben ist, das Komplement zu 1 aus dem Speicher 21 ausgegebenen Binärwort. Die Komplementstufe 23 enthält eine Anzahl von exklusiven ODER-Gliedern wie das Glied 67, und zwar ein ODER-Glied für jede Datenverbindung vom Speicher 21. Diese ODER-Glieder bilden die Komplemente der Ausgangssignale des Speichers 21, wenn das Freigabesignal auf der Ader 68 den Wert 1 hat.

Der Digitalanalogumsetzer 24 kann in bekannter Weise ausgeführt sein. Der Tiefpaß 25 ist ebenfalls in bekannter Weise ausgebildet und dämpft diejenigen Frequenzen, die der Pulsfrequenz (hier 38,4 kHz) und ihren Oberschwingungen entsprechen.

6098U/0883

Im Speicher 21 sind vier TrägerSchwingungsabschnitte gespeichert, die je 64 Abtastwerte umfassen. Letztere sind als 6 Bits umfassende Worte verschlüsselt. Die Abtastwerte zweier einander überlappender Abschnitte sind mit abwechselnden Adressen versehen, d. h. ein Abtastwert aus der zweiten Hälfte eines Abschnitts hat eine bestimmte Adresse, dann kommt mit der nächsten Adresse ein Abtastwert aus der ersten Hälfte des folgenden Abschnitts usw. . Die vier TrägerSchwingungsabschnitte haben Phasen von 0°, 45 , 90° und 135° hinsichtlich eines willkürlichen Bezugspunktes. Durch die Bildung der Komplemente der diese Abschnitte darstellenden Abtastwerte können vier weitere Abschnitte mit den Phasen 18o°, 225°, 270° und 315° hinsichtlich des gleichen Bezugspunktes erzeugt werden. Diese acht Abschnitte genügen zur Zusammensetzung aller erforderlichen Phasenverschiebungen für dieses Ausführungsbeispiel.

Fig. 2 A und 2 B sind graphische Darstellungen der Amplituden der im Speicher 21 gespeicherten Abtastwerte, welche die Schwingungsabschnitte mit den Phasen 0°, 45°, 90° und 135 darstellen. Wie man sieht, ist jeder Schwingungsabschnitt eine sinusartige Schwingung, die von einer Hüllkurve moduliert ist, nämlich einer Kosinus-Quadrat-Funktion, die mit gestrichelten Linien 70 und 71 angedeutet ist. Die Modulation, die eine Überleitung sich überlappender Schwingungsabschnitte erleichtert, wird durch entsprechende Abstufung der Amplituden der Abtastwerte erreicht, so daß sie

6U9ÖU/0883

sowohl die Sinusfunktion als auch die Hüllfunktion erfüllen. Die Adressen der Abtastwerte, welche Schwingungsabschnitte bilden, sirld längs der Horizontalachse der einzelnen Abschnitte angegeben. Wie man sieht, sind die Abtastwerte für die Abschnitte 45° und 135° so gespeichert, daß der Abtastwert in der Mitte des Abschnitts die niedrigste Adresse erhält. Dadurch wird die Adressenbildung für einander überlappende Abschnitte erleichtert.

Jeder Abschnitt umfaßt im vorliegenden Beispiel 64 Abtastwerte mit je 6 Bits, wobei die Amplitude jedes Abtastwertes in dem Bereich von - 31 (Binär lOOOOO) bis +31 (Binär 011111) liegt. Selbstverständlich ist die Anzahl der Bits je Abtastwert und die Anzahl der Abtastwerte in jedem Abschnitt nicht auf das dargestellte Beispiel beschränkt.

Fig. 3 zeigt graphisch, wie die Abtastwerte der gewählten TrägerSchwingungsabschnitte kombiniert werden, um durch Addition die Ausgangsschwingung zu erhalten. Bei 72 ist eine Folge von Abschnitten dargestellt, die nacheinander von Register 26 aufgerufen wurden, während bei 73 eine Folge von Abschnitten dargestellt ist, die nacheinander von Register 27 aufgerufen wurden. Die Darstellung 74 entspricht der algebraischen Addition der Abschnittsfolgen 72 und 73. Die Amplitude eines Abschnitts in Darstellung 72 ist ein Maximum, wenn die Amplitude eines Abschnitts mit entsprechender Adresse in Darstellung 73 ein Minimum ist, und

6U98U/0883

umgekehrt. So überwiegt z. B. im Bereich 75 der Schwingung 74 der Abschnitt 225° aus der Darstellung 73, während im Bereich 76 der Schwingung 74 der Abschnitt 0° aus der Darstellung 72 überwiegt. Wegen der Hüllkurvenmodulation der Abtastwerte, aus denen die einzelnen Abschnitte zusammengesetzt sind, geht der Phasenübergang zwischen aufeinanderfolgenden, einander überlappenden Abschnitten allmählich vor sich.

Statt der in Fig. 3 angewandten algebraischen Addition der einander zeitlich entsprechenden Abtastwerte zweier Abschnitte läßt sich das gleiche Ergebnis erzielen, indem die Abtastwerte der sich überlappenden Abschnitte abwechselnd aufgerufen werden und mittels des Tiefpasses 25 die Komponente der Abtastfrequenz, die im Ausgangssignal des Umsetzers 24 auftritt, unterdrückt wird. Dieses Prinzip ist in Fig. 4 erläutert. Die Schwingung 80 stellt das Ausgangssignal des Umsetzers 24 dar, während die Schwingung 81 am Ausgang des Tiefpasses 24 auftritt. In der Schwingung 80 beziehen sich aufeinanderfolgende Abtastwerte abwechselnd auf solche aus den Darstellungen 72 und 73 im Bereich 77 der Fig. 3. Die Abtastwerte aus der Darstellung 72 (z. B. der Abtastwert 84) sind im Umriß und Abtastwerte aus der Darstellung 73 (z. B. Abtastwert 85) schraffiert gezeichnet, Da die Abtastwerte dem Umsetzer 24 mit einer Abtastfrequenz von 38,4 KHz zugeführt werden, überwiegt in der Schwingung 80 eine Komponente mit der Frequenz 38,4 KHz; diese wird

6U98U/0883

durch den Tiefpaß 25 unterdrückt, so daß sich die Schwingungsform 81 ergibt.

Wie aus Fig. 3 hervorgeht, können die Speicheradressen bestimmter die dargestellten Abschnitte bildenden Abtastwerte miteinander verglichen werden. So ist die Speicheradresse des Abtastwerts 82 im Abschnitt 270° (der die Abtastwerte des Abschnitts 90 nach Komplementbildung umfaßt) in der Darstellung 72 gleich 128 und die Adresse des Abtastwerts 83 im ersten Abschnitt mit 45 in der Darstellung 73, der zeitlich mit Abtastwert 82 nahezu zusammenfällt, ist 64. Diese Adressen haben in Binärnotation die Schreibweise lOOOOOOO und OIOOOOOO.

Die sechs letzten Bits der Adressen der Abtastwerte in den Darstellungen 72 und 73, die sich zeitlich entsprechen, sind identisch, wie aus den obigen Beispielen hervorgeht. Diese sechs Adressen-Bits werden in Fig. 1 dem Speicher 21 unmittelbar vom Zähler 34 zugeführt, so daß die 64 Abtastwerte, die einen bestimmten Trägerschwingungsabschnitt bilden, nacheinander aufgerufen werden, wenn die sechs Stufen des Zählers 34 nacheinander ihre 64 Zustände annehmen.

Die vier im Speicher 21 gespeicherten Abschnitte werden entsprechend den Zuständen der Adressen-Bits mit den Gewichten 64 und 128 gewählt und ihre Komplemente werden entsprechend dem Zustand des Freigabeeingangs der Komplementstufe 2 3

6098 U/0883

— 1 "1 «.

gewählt. Tabelle I zeigt die Korrespondenz zwischen den möglichen Zuständen der Signale und den von jedem Zustand gewählten Abschnitt.

TABELLE I

Komplementstufe FREI	Adressenbit Gewicht 128	Adressenbit Gewicht 64 (38,4 kHz)	Gewählter Abschnitt
O	O	O	0°
O	O	1	45°
O	1	O	90°
O	1	1	135°
1	O	O	180°
1	O	1	225°
1	1	O	270°
1	1	1	315°

Wie aus Fig. 1 weiter hervorgeht, wird das Adressen-Bit für Speicher 21 mit dem Gewicht 64 von dem Signal mit 38,4 kHz und das Adressen-Bit mit dem Gewicht 128 wird vom Inhalt der Stufe 1 eines der Auswahlregister 26 und 27 bestimmt und der Freigabeeingang der Komplementstufe wird vom Inhalt der Stufe 2 eines der Auswahlregister und 27 beaufschlagt. Wenn also z. B. das 38,4 kHz-Signal 0 ist, wählt das Register 26 je nach seinem Inhalt einen

609814/0883

der Abschnitte 0°, 90°, 180° oder 270°; wenn das Signal mit 38,4 KHz den Wert 1 hat, wählt das Register 27 je nach seinem Inhalt einen der Abschnitte 45°, 135°, 225° oder 315°.

Tabelle II zeigt die Beziehungen zwischen den Ein- und Ausgangssignalen für den Abschnittswähler 28. Durch Verwendung bekannter Analyseverfahren kann gezeigt werden, daß die in Fig. 1 dargestellte Kombinationslogik die Beziehungen in Talelle II verwirklicht. Es ist auch klar, daß diese Beziehungen durch andere Kombinationslogikschaltungen ebenfalls dargestellt werden könnten; stattdessen könnte auch ein Endwertspeicher vorgesehen sein, worin die Eingangswerte in Tabelle II die Speicheradressen und die Ausgangswerte in Tabelle II die in den betreffenden Speicherplätzen stehenden Daten darstellen.

6098U/0883

TABELLE II

	des	/	/ \	' \	t	' N	f \	/	600 Hz	/	f	/	I	f	Reg	28	1	Reg	\	. 27	1	Ausgange	des	. 26	1	Reg	. 27	1
Eingänge		L	O		L	1		1	0	0	1	1	1	1			0		Stufen			Stufen			Stufen	0
Abschnittswählers														. 26	1		2		Abschnittswählers 28	2		2	1
														Stufen	0						1	0
Reg. Ί												2	1			Reg			1	1
	/	S	/	\	f		>	\	\	1		0							0
12	O O		1 O									0	0					0	1
Stufen												H	1						0
2 ]										1	0					1	1
L			/			1					0	0
O O	\	\	0	0	0					0	1
				0	1					*r-i*	0
				1	0					O	1
				1	1					1	0
		0						1
		O	0					0	0
	t	1	1						1
	> r 0	1	0					0	0
			1					0	rH
O ]		0						1
		0			0		1	1
	\	1			1		0
		1		0	0	rH	1
				0	1	0	0
				1		0
			r-H	0	1	0
				1		1
			0	0	0	0
			0	1	0	1
I			1		1
L			1	0	1	0
				1		1
			0	0	1	0
			0	1	1	1
1 O			1		0
			1	0	0	1
				1		0
			0	O	0	1
			0	1	1	0
			1		1
			rH	0

1

6098U/0883

Fig. 5 und 6 sLndDarStellungendes zeitlichen Verlaufs der verschiedenen Taktsignale der Schaltungsanordnung nach Fig. 1. Fig. 5 zeigt verschiedene Signale und eine Periode, die mehrere Doppelbitintervalle umfaßt; Fig. 6 zeigt verschiedene Signale in einer Periode kurz vor und nach dem Impuls 90 in Fig. 5.

Die Signale 2,4 KHz und 600 Hz in Fig. 5 sind für Bezugszwecke dargestellt. Die Signalübergänge der Eingangs-Bits fallenim dargestellten Beispiel mit den übergängen 1 - 0 im Signal mit 2,4 KHz zusammen. Impulse, aus denen das Schiebesignal besteht, entsprechen den übergängen 0-1 des Taktsignals 2,4 KHz entsprechend dem Impulsformer 37 in Fig. 1. Der Inhalt der Stufen 1 und 2 des Schieberegisters 22 hinkt hinter den Eingangs-Bits hinterher, weil das Schieberegister eine verzögernde Wirkung hat.

Der Impuls 91 im Ladesignal des Registers 27 tritt um ein Zeitintervall d nach dem 0 - 1 - übergang des 600 Hz-Signals verzögert auf, weil der Impulsformer 40 und das Verzögerungsglied 42 in Fig. 1 dazwischengeschaltet sind.

Der Impuls 91 bewirkt also, daß das Register 27 mit dem Ausgangssignal des Abschnittswählers 28 geladen wird. An den Eingängen des letzteren liegen zu diesem Zeitpunkt ein Ausgangssignal 00 vom Register 26 über die Gates 54 und 52,

6098 U/0883

die Doppelbitkombination vom Register 22 und der Wert O

vom Signal 600 Hz. Wie aus Tabelle II ersichtlich, ergibt diese Eingangskombination das Ausgangssignal 10, das dann vom Impuls 91 in das Register 27 geladen wird. Das dem
Impuls 91 vorausgehende Verzögerungsintervall d soll lang genug sein (z. B. 1 Mikrosekunde), daß das Ausgangssignal des Abschnittswählers 28 nach dem vorhergehenden Übergang von O zu 1 im Signal 6OO Hz den neuen Wert annehmen kann.

Ebenso bewirkt der Impuls 90, daß das Register 26 mit dem Ausgangssignal des Abschnittswählers 28 geladen wird.
Letzterer hat an seinen Eingängen im betreffenden Zeitpunkt ein Ausgangssignal 10 vom Register 27 über die
Gates 50 und 52, die Doppelbitkombination Ol vom Register 22 und den Wert 1 vom Signal 600 Hz. Wie aus Tabelle II
hervorgeht, hat das Ausgangssignal des Abschnittswählers
28 für die betreffende Kombination von Eingangssignalen
den Wert 10, der dann vom Impuls 90 in das Register 26
geladen wird. Anschließend wird das Register 27 vom Impuls 92 mit dem Wert 11 und das Register 26 vom Impuls 93 mit dem Wert 01 geladen.

Die TrägerSchwingungsabschnitte, die von den nacheinander in den Registern 26 und 27 geladenen Worten gewählt werden, sind in den betreffenden Bereichen angegeben; die Reihenfolge der Abschnitte ist also 0°, 225°, 180°, 315° und
90 , wobei aufeinanderfolgende Abschnitte sich jeweils
überlappen.

6098U/0883

■IQ _

In Fig. 6 ist das Intervall kurz vor und kurz nach dem Impuls 90 lait mehr Einzelheiten dargestellt. Insbesondere sind die Adressenaufrufsignale für den Speicher 21, das Freigabesignal für die Komplementstufe 23 und das Ladesignal für das Register 26 mit dem Impuls 90 dargestellt. Unter der Darstellung dieses Signales befindet sich eine Tabelle, worin für jeden aus dem Speicher 21 abgelesenen Abtastwert der Dezimalwert der Adressensignale, das Ausgangssignal des Speichers 21, die betreffende Adresse und das Ausgangssignal der Komplementstufe 23 angegeben sind.

Als Beispiel für die Arbeitsweise dieses Ausführungsbeispiels werden Aufruf und Verarbeitung der in den Spalten 9 4 und 95 angegebenen Abtastwerte beschrieben. Die von diesen Spalten vertikal ausgehenden gestrichelten Linien dienen zur Unterstützung und Erläuterung, damit die Zustände der verschiedenen zu den Tabellenangaben zugehörigen Signale besser verfolgt werden können. Die Adresse der Spalte 94 ist in Binärdarstellung 00111011 und in Dezimaldarstellung 59, wie in der Tabelle angegeben. Am Speicherplatz 59 ist das binäre Äquivalent von -2 gespeichert. Da das Freigabesignal 0 ist, lautet auch das Ausgangssignal der Komplementstufe 23 -2.

Die Adresse in Spalte 95 lautet in Binärdarstellung 01111011, in Dezimaläarstellung 123, wie in der Tabelle angegeben. Im

6098 1 A/0883

Speicherplatz 123 steht das binäre Äquivalent der Zahl

wird

Da in Spalte 95 das Freigabesignal 1 ist^in der Komplementstufe 23 das Komplement von 19 zu 1 gebildet, d. h. -20. Man beachte, daß vor dem Auftreten des Impulses 90 das Feigabesignal zwischen 1 und O abwechselt, da in diesem Zeitintervall die Stufen 1 der Register 26 und 27 verschiedene Zustände aufweisen; nach dem Auftreten des Impulses 90 bleibt dagegen das Freigabesignal gleich 0, da in diesem Intervall die Stufen 1 beider Register 26 und 27 den Wert 0 haben. Ferner bleibt das Signal mit dem Gewicht 128 in dem ganzen in Fig. 6 gezeigten Zeitintervall gleich 0, da die Stufen 2 beider Register den Wert 1 aufweisen.

Fig. 7 zeigt ein Blockschaltbild eines anderen Ausführungsbeispiels eines Phasenmodulators. Der in Fig. 7 dargestellte Modulator 1OO enthält im wesentlichen die Elemente des Modulators 20, wobei jedoch der Speicher in 2 Abschnitte 21 A und 21 B aufgeteilt ist. Ferner sind ein binäres Addierglied 101 und zwei Komplementstufen 23 A und 23 B hinzugefügt. Die Komplementstufen bilden wieder das Komplement zu 1, wenn sie freigegeben sind. Die Verbindungen sind für Mehrfachadern symbolisch schraffiert dargestellt, wie z. B. die Verbindung 102. Zur Erläuterung soll wieder angenommen werden, daß eine vier-phasige Trägerschwingung wie bei Modulator 20 erzeugt werden soll, so daß die Mehrfachverbindungen die gleiche Anzahl von Adern wie in Fig. 1 aufweisen.

6098U/0883

In den Spalten 21 A und 21 B sind jeweils diejenigen Abschnitte gespeichert, die von den Registern 26 bzw. 27 gewählt werden. Eine Stufe in jedem der beiden Register 26 und 27 ist über die Adern 68 A und 68 B mit den Freigabeeingängen der Komplementstufen 23 A und 23 B verbunden.

Die Abtastwerte aus den beiden gewählten Abschnitten werden gleichzeitig wie Signale aufgerufen, die vom Zeitgeber 32 in beiden Speichern 21 A und 21 B parallel über die Leitung 102 übermittelt werden. Da im Modulator 100 zwei Abtastwerte zugleich und nicht abwechselnd wie im Modulator 20 aufgerufen werden, werden hier die Taktsignale mit der Frequenz 38,4 KHz nicht benötigt. Die Leitung 102 umfaßt also die sechs Adern für die Taktsignale mit den Frequenzen 19,2 KHz, 9,6 KHz, 4,8 KHz, 2,4 KHz, 1,2 KHz und 600 Hz.

Die gleichzeitig aufgerufenen Abtastwerte aus den Speichern 21 A und 21 B werden dem Addierwerk 101 zugeführt, das eine Mehrzahl von Volladdiergliedern entsprechend den Addiergliedern 44 und 45 in Fig. 1 enthält. Das Addierwerk 101 addiert die beiden Abtastwerte und gibt die Summe auf den Digitalanalogumsetzer 24. Das Ausgangssignal des Umsetzers 24 umfaßt also eine Folge von Analogwerten, die im wesentlichen die synthetische Trägerwelle darstellen.

6098 1 4/0883

Die Darstellungen 72 und 73 in Fig. 3 können als graphische Beispiele der Eingangssignale des Addierwerks 101 aufgefaßt werden und der Abschnitt 24 kann als graphisches Beispiel des Ausgangssignals des Addierwerks 101 gedacht werden.

Da die Schwingung am Ausgang des Umsetzers 24 im Modulator 100 keine abwechselnden, sondern addierte Abtastwerte enthält, ist der Unterschied der Amplituden aufeinanderfolgender Abtastwerte im allgemeinen kleiner als im Modulator 20. Deshalb tritt die Abtastfrequenz nicht so stark wie im Modulator 20 hervor, weshalb die Anforderungen an den Tiefpaß 25 beim Modulator 100 weniger streng sind. Wenn die synthetische Trägerschwingung über eine normale Fernsprechleitung übermittelt werden soll, die eine genügend starke hochfrequente Dämpfung aufweist, um die Abtastfrequenz zu unterdrücken^ kann der Tiefpaß 25 ganz weggelassen werden.

Die Symbole 50, 52 und 54 stellen je eine Mehrzahl von Gates dar, und zwar ein Gate für jede Ader in den Datenleitungen von den Registern 26 und 27 zu dem Abschnittswähler 28. Die Arbeitsweise dieser Gates, des Schieberegisters 22 und des Abschnittswählers 28 sind identisch mit den entsprechenden Elementen in Fig. 1.

Der in Fig. 8 dargestellte Modulator 110 ist ähnlich wie in Fig. 1 und 7 aufgebaut, jedoch ist hier wieder ein einziger

Speicher 21 vorgesehen; dafür sind zusätzliche Register 111 und 112 vorgesehen und der Taktgeber 32 enthält weitere Impulsformer 113 und 114 und Verzögerungsglieder 115 und 116. Der Impulsformer 113 und das Verzögerungsglied 115 erzeugen einen Impuls auf der Ader 120 in einem Intervall d¹ nach einem Ol-Übergang in dem Taktsignal mit der Frequenz 38,4 KHz.Auch der Impulsformer 114 und das Verzögerungsglied 116 erzeugen auf der Ader 121 einen Impuls mit der Verzögerung d¹ nach einem Ol-Ubergang im Taktsignal 38,4 KHz. Das Intervall d¹ ist lang genug, um den stationären Zustand der Schaltlogik zugewährleisten, bevor die Impulse auf den Adern 120 bzw. 121 die Register 111 oder 112 laden. Das Intervall d¹ beträgt z. B. 1 Mikrosekunde.

Der Speicher 21 enthält wieder Abtastwerte aller Abschnitte, die zur Zusammensetzung der Trägerschwxngung erforderlich sind, z. B. vier Abschnitte für den oben beschriebenen Vierphasenmodulator. Register 111 und 112 dienen zur vorübergehenden Speicherung einzelner Abtastwerte, die im vorliegenden Beispiel je 6 Bits umfassen.

Im Betrieb werden wie in Modulator 20 nach Fig. 1 die Abtastwerte abwechselnd aus den Abschnitten abgelesen, die von den Registern 26 und 27 aufgerufen werden. Wenn das Signale 38,4 KHz den Wert 1 hat, wird der Abschnitt vom Inhalt des Registers 26 gewählt. Nachdem das Intervall d¹ nach einem

Ol-Übergang im Signal 38,4 KHz verstrichen ist, wählt ein auf der Ader 121 auftretender Impuls das Register 111 mit dem Ausgangssignal des Speichers 21, das je nach dem Signal auf der Ader 68 einer Komplementbildung unterlegen hat oder nicht. Wenn nun das Signal 38,4 KHz den Wert 1 annimmt, wird die Abschnittsadresse durch den Inhalt des Registers 27 bestimmt und in einem Intervall d¹ nach dem Ol-Übergang im Signal 38,4 KHz lädt der auf der Ader 120 auftretende Impuls das Register 112 mit dem Ausgangssignal des Addierwerks 101.

Das Register 112 wird also mit der Summe des gerade aufgerufenen Abtastwertes und des vorherigen vorübergehend im Register 111 gespeicherten Abtastwertes geladen und die Folge der Ausgangssignale des Registers 112 ist demnach identisch mit der Folge der Ausgangssignale des Addierwerks 101 im Modulator 1OO (Fig. 7).

In den bisher beschriebenen Ausführungsbeispielen wurden Paare von Abschnitten, die um 180 gegenseitig phasenverschoben sind, dadurch gebildet, daß Abtastwerte gespeichert wurden, die einen dieser Abschnitte darstellen und zur Bildung des anderen Abschnitts wurde das Komplement zu 1 jedes Abtastwertes aus dem gespeicherten Abschnitt gebildet. Das Komplement zu 1 einer Binärzahl erhält man, indem einfach jedes Bit der Zahl invertiert wird. Das Komplement zu 1 einer Binärzahl ist auch nicht der genaue Negativwert der Zahl, sondern eine Einheit weniger als dieser. Der genaue

6098 U/0883

Negativwert kann also dadurch gebildet werden, daß eine 1 zu dem Komplement zu 1 addiert wird. Die Bildung des Komplements zu 1 ist einfach und erfordert nur ein exklusives ODER-Glied für jedes Bit in der zu komplementierenden Zahl, wie es oben beschrieben wurde. Wenn man das Komplement zu 2 bilden will, benötigt man ein zusätzliches Addierglied, um das Komplement zu 1 um 1 zu erhöhen. In der Ausführungsform nach Fig. 1 wäre zur Bildung des Komplements zu 2 tatsächlich ein zusätzliches Addierglied erforderlich. Wenn dagegen wie im Ausführungsbeispiel nach Fig. 8 bereits ein Addierwerk verwendet wird, läßt sich dieses Addierwerk auch dazu heranziehen, das Komplement zu 2 zu bilden. Diese Abänderung ist in Fig. 9 dargestellt.

Gemäß Fig. 9 ist der Ausgang der Komplementstufe 23 direkt mit dem einen Eingang des Addierwerks 101 verbunden. Der Ausgang des Addierwerks 101 ist mit beiden Registern 111 und 112 verbunjden; diese Register können also durch die Impulse auf den Adern 120 und 121 mit dem Ausgang des Addierwerks 101 geladen werden. Das Signal 38,4 KHz ist mit den UND-Gliedern 122 verbunden, die dazu dienen, den Inhalt des Registers 111 auf den anderen Eingang des Addierwerks 101 zu geben, wenn das Signal 38,4 KHz den Wert 1 hat. Die Ader 123 verbindet die Freigabeader 68 mit dem Übertragseingang des Addierwerks 101, der in den Modulatoren 100 und 110 nicht benutzt wurde.

6098 1 A/0883

25410

Im Betrieb der in Fig. 9 dargestellten Abänderung werden die vom Speicher 21 abgelesenen aufeinanderfolgenden Abtastwerte je nach dem Auftreten der Signale 38,4 KHz und 38,4 KHz auf verschiedene Wege geleitet. Nach einem Ol-Übergang im Signal 38,4 KHz lädt ein Impuls auf der Ader 121 das Register 111. In diesem Zeitpunkt hat das Signal 38,4 KHZ den Wert O, so daß die UND-Glieder 122 gesperrt sind. Wenn das Komplement zu 2 des laufenden Abtastwertes gebildet werden soll, ist das Signal auf den Adern 168 und 123 gleich 1, wodurch die Komplementstufe und der Übertragseingang des Addierwerks 121 freigegeben werden. Damit bildet die Stufe 23 das Komplement zu 1 des Abtastwertes und das Addierwerk 101 addiert eine 1 zu diesem Komplement, wodurch das Komplement zu 2 gebildet wird. Nach dem nächsten Ol-Übergang des Signals 38,4 KHz werden die UND-Glieder 122 freigegeben, so daß der im Register 111 gespeicherte Abtastwert vom Addierwerk 101 zu dem nächsten Abtastwert aus dem Speicher 21 addiert wird und nach einem Zeitintervall d¹ speichert ein Impuls auf der Ader 120 diese Summe im Register 112. Wenn das Komplement zu 2 des nächsten Abtastwertes gebildet werden soll, was durch eine 1 auf den Adern 68 und 123 angezeigt wird, bildet die Stufe 23 das Komplement zu 1 des Ausgangssignals des Speichers und das Addierwerk 101 addiert wieder eine 1 zu der Summe des Ausgangssignals der Stufe 23 und des Inhalts des Registers 111. Der digitale Inhalt des Registers 112 wird wieder fortlaufend vom Umsetzer 24 in Analogform umgesetzt, um die synthetische Trägerschwingung zu bilden.

6098U/0883

Die Frage, ob das Komplement zu 1 oder das Komplement zu 2 gebildet werden soll, hängt davon ab, welcher Quantisierungsfehler in der synthetischen Trägerschwingung zugelassen werden kann. Da sich das Komplement 1 um eine Einheit von dem exakten Komplement zu 2 unterscheidet, wird der Quantisierungsfehler durch die Größe der Einheit bestimmt. Je mehr Bits zur Darstellung eines Abtastwertes verwendet werden, um so geringer ist der Einheitsfehler. In den obigen Ausführungsbeispielen, in denen die Abtastwerte aus 6 Bits zusammengesetzt sind, wurde gefunden, daß eine Komplementstufe, die das Komplement zu 1 bildet, ausreichend genau ist.

Die beschriebene Schaltungsanordnung kann noch v/eitere Abänderungen erfahren. Beispielsweise kann das Schieberegister 22 die Daten in Parallelform statt in Serienform empfangen; der Abschnittswähler 28 kann in anderer Weise aufgebaut sein und die Komplementstufe kann wegqelassen werden, wenn die relativen Phasen der TrägerSchwingungsabschnitte nicht in Paaren mit einem Phasenunterschied von 180 gruppiert sind. Alle diese Abänderungsmöcrlichkeiten sind dem Fachmann geläufig.

6 Ü 9 8 1 4/0883

Claims

Patentes!? München, den

Inr.. u, =.-- :.*I3C1 T 391

D-S KU't.c:. . :-■ 22

Tel. (O 8&) 29 ul 25

Teletype Corporation in Skokie, Illinois /V. St. A.

Patentansprüche

(lJ Schaltungsanordnung zur Erzeugung einer phasenmodulierten Trägerschwingung in Abhängigkeit von digital dargestellten Eingangsdaten, gekennzeichnet durch einen Speicher (21), worin je einem TrägerSchwingungsabschnitt mit bestimmter Phase zugeordnete Gruppen digital verschlüsselter Abtastwerte gespeichert sind, eine Logik (26-28, 61-65, 50-54), die fortlaufend einen dieser Abschnitte entsprechend den digitalen Eingangsdaten und der Phase des vorher gewählten Abschnitts auswählt und die betreffende Speicheradresse aufruft, und eine Endstufe (23, 24), worin aus den aufeinanderfolgenden, gemäß der aufgerufenen Adresse vom Speicher abgegebenen Abtastwertgruppen die zugeordneten Schwingungsabschnitte gebildet und zu der phasenmodulierten Trägerschwingung zusammengesetzt werden.

Dr. Hk/sch

6098 U/0883
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Logik ein Eingangsregister (22) zum Speichern der laufend angebotenen Eingangsdaten, mindestens ein Adressenregister (26, 27) zum Speichern der Adresse des vorher gewählten TrägerSchwingungsabschnitts und einen Abschnittswähler (28) enthält, der in Abhängigkeit vom Inhalt des Eingangsregisters (22) und der Adressenregister (26, 27) die Adresse eines bestimmten Trägerschwingungsabschnitts aufsucht und dieselbe in das Adressenregister eingibt, nachdem der letzte Abtastwert des vorher abgerufenen Abschnitts abgelesen wurde.
3. Schaltungsanordnung nach Anspruch 1 oder 2, gekennzeichnet dadurch, daß die Endstufe einen Digitalanalogumsetzer (24), eine zwischen dem Speicher und dem Umsetzer angeordnete Komplementstufe (23) und eine Freigabevorrichtung (68) zur Freigabe der Komplementstufe während der Ablesung derjenigen Gruppe von Abtastwerten aufweist, die einem bestimmten Abschnitt in Abhängigkeit von der Adresse im Adressenregister (26, 27) zugeordnet ist.
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Komplementstufe (23) das Komplement zu 1 des Ausgangssignals des Speichers (21) bildet.

6098U/0883

era
5. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Komplementstufe das Komplement zu 2 des Ausgangssignals des Speichers (21) bildet.
6. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Speicher aus zwei Teilen (21 A, 21 B) besteht, die je eine Hälfte der digital verschlüsselten Abtastwerte enthalten, daß die Endstufe ein Addierwerk (101) enthält, dessen beide Eingänge mit den beiden Speichern verbunden sind und daß die Logik die beiden Speicher abwechselnd derart aufruft, daß die aus ihnen abgelesenen Abtastwerte, die zwei nacheinander aufgerufenen Trägerschwingungsabschnitten zugeordnet sind, mindestens teilweise gleichzeitig auftreten und in dem Addierwerk (101) addiert werden.
7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Logik ein Eingangsregister (22) für die laufend zugeführten digitalen Eingangsdaten, zwei Adressenregister (26, 27) für je eine der beiden Speicherhälften und einen Abschnittswähler (28) aufweist, sowie daß der Abschnitt swähl er in Abhängigkeit vom Inhalt des Eingangsregisters (22) und abwechselnd vom Inhalt des ersten und des zweiten Adressenregisters (26, 27) die Adresse des nächsten abzulesenden Trägerschwingungsabschnitts bildet und diese Adresse abwechselnd dem zweiten oder dem ersten Adressenregister mitteilt, nachdem der letzte Abtastwert des vorher

60981 4/0883

von diesem Adressenregister aufgerufenen Trägerschwingungsabschnitts abgelesen wurde.
8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß die Endstufe zwei zwischen die beiden Speicherhälften und die Eingänge des Addierwerks eingeschaltete Komplementstufen (23 A, 23 B) aufweist, die in Abhängigkeit von der Adresse in den zugeordneten Adressenregistern (26, 27) zur Komplementbildung freigegeben oder nicht freigegeben werden können.
9. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß die Komplementstufen das Komplement zu 1 bilden.
10. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß die Komplementstufen das Komplement zu 2 bilden.
11. Schaltungsanordnung nach Asnpruch 1, dadurch gekennzeichnet, daß die Endstufe ein Addierwerk (101) enthält, dessen einer Eingang mit dem Speicher (21) und dessen anderer Eingang mit einem Register (111) zur vorübergehenden Speicherung von aus dem Register abgelesenen Abtastwerten verbunden ist, daß mit dem Ausgang des Addierwerks (101) ein weiteres Register (112) zur vorübergehenden Speicherung der Ausgangswerte verbunden ist, daß zwei Adressenregister (26, 27) zur Speicherung der Adressen je eines bestimmten TrägerSchwingungsabschnitts vorgesehen sind und daß eine Logik (61, 63, 65) jeweils den nächsten Abtastwert des vom ersten Adressenregister (26)

60 98U/0883

aufgerufenen Trägerschwingungsabschnitts abliest und das erste Zwischenregister (111) freigibt und abwechselnd damit den nächsten Abtastwert des vom zweiten Adressenregister (27) aufgerufenen Trägerschwingungsabschnitts aus dem Speicher (21) abliest und gleichzeitig das zweite Zwischenregister (112) freigibt.
12. Schaltungsanordnung nach Anspruch 11, dadurch gekennzeichnet, daß die Logik ein Eingangsregister (22) zum Speichern der laufend angebotenen Eingangsdaten und einen Abschnittswähler (28) enthält, der in Abhängigkeit vom Inhalt des Eingangsregisters (22) und abwechselnd vom ersten und zweiten Adressenregister (26, 27) die Adresse des nächsten aufzurufenden TrägerSchwingungsabschnitts bestimmt und dieselbe in das zweite (27) oder das erste (26) Adressenregister gibt, nachdem der letzte Abtastwert des vorher von diesem Adressenregister aufgerufenen Abschnitts abgelesen wurde.
13. Schaltungsanordnung nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß die Endstufe eine Komplementstufe (23) enthält, die an den Ausgang des Speichers (21) angeschlossen ist und sowohl das erste Zwischenregister (111) als auch den ersten Eingang des Addierwerks (101) beaufschlagt, sowie daß eine Freigabeleitung (68) die Komplementstufe (23) während der Ablesung der Abtastwerte aus einem bestimmten

609814/0883

aufgerufenen Abschnitt in Abhängigkeit von der Adresse in einem der Adressenregister wirksam macht.
14. Schaltungsanordnung nach Anspruch 13, dadurch gekennzeichnet, daß die Komplementstufe (23) das Komplement zu 1 der Speichersignale bildet.
15. Schaltungsanordnung nach Anspruch 13, dadurch gekennzeichnet, daß die Komplementstufe (23) das Komplement zu 2 der Speichersignale bildet.
16. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Endstufe eine Komplementstufe (23) zur Bidlung des Komplements zu 1 enthält, deren Eingang mit dem Ausgang des Speichers (21) verbunden ist, daß der Ausgang der Komplementstufe mit dem ersten Eingang eines Addierwerks (101) verbunden ist, daß die Ausgangswerte des Addierwerks in zwei Zwischenregistern (111, 112) gespeichert werden können, daß der Inhalt des ersten Zwischenregisters (111) über ein UND-Glied (122) auf den zweiten Eingang des Addierwerks (101) gegeben werden kann und daß die Logik zwei Adressenregister (26, 27) für die jeweils aufgerufene Adresse des Trägerschwingungsabschnitts und eine Vorrichtung (61, 63, 65) enthält, die aus dem Speicher (21) den nächsten Abtastwert des vom ersten Adressenregister (26) aufgerufenen TrägerSchwingungsabschnitts

6098 U/0883

abliest und gleichzeitig den ersten Zwischenspeicher (111) freigibt, sowie abwechselnd damit den nächsten Abtastwert des vcan zweiten Adressenregister (27) aufgerufenen Trägerschwingungsabschnitts aus dem Speicher (21) abliest und das zweite Zwischenregister (112) sowie das UND-Glied (122) freigibt.

6098U/08 8 3