DE2644478C2 - Digitaler Differential-Phasenumtast-Modulator - Google Patents

Description

Die Erfindung betrifft einen digitalen Differenüal-Phasenumtast-Modulator zur Kodierung von digitalen Dibits gemäß Oberbegriff des Patentanspruchs 1 sowie einen digitalen Differcntial-Phasenumtast-Modulator gemäß Oberbegriff des Patentanspruches 6.

Ein gattungsgemäßer Modulator gemäß Oberbegriff des Patentanspruches 1 ist aus der DE-OS 23 58 009 bekannt. Dieser bekannte Modulator ist zur Lösung des Problems ausgelegt, die gleichzeitige Übertragung von mit verschiedener Technik modulierten Nachrichten zu gestatten und automatisch die geeignetste Übertragungsart für jede Nachricht als Funktion von externen Parametern auszuwählen.

Andererseits ist ein gattungsgemäßer digitaler Modulator gemäß Oberbegriff des Patentanspruches 6 in der DE-OS 20 47 296 beschrieben. Diesem hieraus bekannten Modulator liegt dabei das Problem zugrunde, eine Schaltungsanordnung zu schaffen, bei der übertragene binäre Daten durch eine spezielle Trägerfrequenz dargestellt werden können.

Des weiteren sind Modulatoren bekannt, zum Beispiel unter der Bezeichnung »Bell System Data Set·, 20IA und 201B«, die mit einer festen Dateneingaberate arbeiten, die jedoch nur mil dem entsprechenden System der Phasenstörmodulation in den Vereinigten Staaten von Amerika kompatibel sind. Die letztgenannten Modulatoren erfordern Amplituden-Modulatoren, Tiefpaßfilter und Sumrnicrvcrstärker, die eine lineare Schaltung verwenden. Aufgrund dieser linearen Schaltungselemente ist bei den letztgenannten Modulatoren eine Einstellung und Kalibrierung erforderlich. Zudem arbeiten diese Modulatoren nicht vollständig digital, so daß sie nicht auf einem einzigen großen Plättchen einer integrierten Schaltung untergebracht werden können.

Ausgehend von diesem Stand der Technik liegt der Erfindung die Aufgabe zugrunde, einen digitalen Differeniial-Phasenumtast-Moduhitor der eingangs genannten An zu schaffen, der zugleich mit unterschiedlichen Datenverarbeitungsgeschwindigkeiten und zwar sowohl nach dem vorgeschriebenen US-amerikanischen System als auch nach dem CCITT-System für Phasenshiftmodu'ation oder Phasanumtastmodulalion arbeiten kann, wobei der Modulator auf einem einzigen Plättchen einer integrierten Schaltung angeordnet werden kann und wobei alternativ eine wesentliche Vereinfachung des Modulatoraufbaues durch eine Substitution der bisher bei vergleichbaren Modulatoren erforderlichen Einrichtungen wie lineare Amplituden-Modulatoren oder Summicrversiärker durch eine einfache digitale I.ogikschallung möglich ist.

Diese Aufgabe wird bei einem digitalen Differential-I'hasenumtast-Modulator gemäß Oberbegriff des Patentanspruches 1 erfindungsgcmiiU durch die Merkmale des kennzeichnenden Teils des Anspruches I gelöst, wahrend bei einem digitalen Modulator gemäß Oberbegriff des Patentanspruches 6 aufgabcngcmaß die Lösung durch die Mcrkn i'\c des kennzeichnenden Teils des Anspruches 6 realisiert wird.

Ein wesentlicher Erfindungsgedanke ist dabei bereits in der Aufgabe zu sehen, wonach ein Modulator für unterschiedliche Datenverarbeitungsgeschwindigkeiien und einer Kompatibilität für das US-amerikanische-System sowie für das CCITT-System der Phasenumtast-Modulation geschaffen werden soll.

Speziell ist dabei die Verwendung der Modulatoren zur Codierung eines binären Dateneingangssignals vorgesehen, wobei das codierte Signal über Telefonleitungen übertragen werden kann.

Zwar ist aus der DE-OS 19 34 296 ebenfalls ein digitaler Differential-Phasenumtast-Modulator bekannt, der zwei Phasenmodulatoren aufweist, die jeweils ein Ausgangssignal an einen ersten und einen zweiten Kanal liefern, wobei die digitalen Ausgangssignale beider Kanäle um einen vorbestimmten Betrag phasenverschoben werden. Dieser letztgenannte Modulator zielt jedoch auf eine andersgeartete Problemstellung ab. die nicht mit den erfindungsgemäß geforderten unterschicdlichcn Datenverarbeitungsgeschwindigkeiten und der Kompatibilität für das US-ai:v;rikanische-System und das CCITT-System vergleichbar ist.

Gemäß der Erfindung wird ausschließlich eine digitale Schaltkreistechnik verwendet, welche zu dem erheblichcn Vorteil führt, daß die gesamte Einrichtung auf einem einzigen Plättchen einer integrierten Schaltung untergebracht werden kann. Da die Schaltung vollkommen digital arbeitet, sind Einstellungen und Kalibrierungen nicht erforderlich.

jo Das System ist wahlweise mit dem entsprechenden US-System für eine Kodierung mittels Phasenshiftmodulalion oder mit dem europäischen System für eine Kodierung mit einer Phasenverschiebung oder Phasenshiftniodulation kompatibel (CCiTT). Außerdem ist das

}5 erfindungsgemäße System in der Lage, mit zwei Eingangsdatenraten zu arbeiten, die beliebig gewählt werden können. Während bekannte Modulatoren lineare Ampliludenmodulatoren verwenden und Tiefpaßfilter sowie Summierverstärker benötigen, werden gemäß der Erfindung alle diese Funktionen mit einem der Modu'-itorsehalumg zugeordneten einzigen Festspeicher gelöst, aus welchem nur gelesen werden kann.

Die Erfindung wird nachfolgend beispielsweise anhand der Zeichnung beschriebenen dieser zeigen:

Fig. I ein verallgemeinertes BlockJiagramm. welches eine Ausführungsform des erfindungsgemäßen Modulators darstellt,

Fig. 2 ein detailliertes Blockdiagramm, welches die Phasenschiebereinrichtung darstellt,

so F i g. 3a eine Tabelle, welche die Beziehung der möglichen Dibil-Eingangsdaten-Kombinationen zu den entsprechenden Phasenverschiebungen sowohl für das System der Vereinigten Staaten von Amerika als auch für oas C'C'iTT-Systcm bei der Phasenverschiebung veranschaulieht.

F i g. 3b eine Tabelle, welche die Beziehung zwischen dein Schieberegisterinhalt und dem relativen Phasenwinkel zwischen zwei aufeinanderfolgenden Dibits veranschaulicht,

do I ig. 4 eine graphische Darstellung einer 1800-Hz-Triigcrwclle mit einer Länge von einem Dibit, ohne Ampli ι udenmod illation,

I i g. 5 eine graphische Darstellung, welche eine Trägerwelle für den Kanal Λ mit ihrem entsprechenden

b5 Ampliiiidenniodulaticrissignal sowie eine Trägerwelle für den Kanal ßinit ihrem entsprechenden AmplituHenmodiilationssignal veranschaulicht,

I ί g. 6 eine graphische Darstellung, welche den Zu-

i.\j ττ τ/ υ

sammenhang zwischen dem Aiisgangssignul des Biniirzahlgeneralors und dem Ausgangssignal des Digilal-Analog-Wandlers veranschaulicht, und

F i g. 7 eine graphische Darstellung, welche eine typische Ausgangssignal-Wellenform des erfindungsgeniäßen Differential-Phasenumtastmodulalors nach dem Durchgang durch ein Tiefpaßfilter veranschaulicht.

Nachfolgend wird eine bevorzugte Ausführungsform des Erfindungsgegenstandes im einzelnen näher erliiutert, um auch die Vorteile der Erfindung zu beschreiben. Zunächst wird die Arbeitsweise der Erfindung allgemein anhand der Fig. 1 erläutert. Ein Diiferential-Phasenumtastmodulator IO weist eine Steuerschaltung 12. einen Phasenschieber 14. einen Multiplexer 16. einen Binärzahlengenerator 18 (der auch als Digitalgcneraior zu bezeichnen ist), einen Digiial-Analog-Wandlcr 20 und einen Zeitkode-Generator 22 auf. Der Zeitkode-Generator läßt sich auch als Zeittakt-Gcncrator hc-/rirhni'n In ripr Striirrsrhnltung 12 ist ein Serien-Parallel-Wandler 24 enthalten, der mit Hilfe einer Ausgannsleitung 26 an eine Phasenschieber-Steuereinheit 28 geführt ist. Der Scrien-Parallel-Wandlcr 24 empfängt über eine Eingangsleitung 30 ein binäres Dalencingangssignal und weiterhin ein Zcittaktsignal vom Zeittakt-denerator 22 über dessen Ausgangsleitung 32. Die Phasenschieber-Steuereinheit 28 empfängt ein Datenraten-Auswahlsignal über eine Stcuerleitung 34 und ein Phasenschieber-Auswahlsignal über eine Steuerlcitung 36.

Das Datenraten-Auswahlsignal wird auch dem Zcittakt-Generator 22 über eine Steuerleitung 34 zugeführt. Der Phasenschieber 14 enthält ein Schieberegister A (welches mit 38 bezeichnet ist), eine Phascnschieber-l.ogikschaltung 40 und ein Schieberegister B (welches mit 42 bezeichnet ist). Das Ausgangssignal der Phasenschieber-Steuereinheit 28 wird der Phasenschieber-Logikeinheit 40 über Ausgangsleiter 44, 46 und 48 zugeführt. Ein 14.4-kHz-Taktsignal vom Zeittakt-Generator 22 wird dem Schieberegister A und dem Schieberegister B über die Leitung 50 zugeführt.

Das Schieberegister A ist mit der Phasenschieber-!.ogikeinheit 40 durch bei 39 dargestellte vierpaarige Kingangs- und Ausgangsleiter verbunden. Das Schieberegister B ist mit der Phasenschieber-Logikcinheil 40 durch bei 41 dargestellte vierpaarige Eingangs- und Ausgangsleitungen verbunden. Das Ausgangssignal vom Schieberegister A wird dem Multiplexer 16 über Ausgangsleitungen 52 und 54 zugeführt. Das Ausgangssignal vom Schieberegister ß wird dem Multiplexer 16 über Ausgangsleitungen 56 und 58 zugeführt.

Der Binärzahlengenerator 18 besteht aus einem Festspeicher 60 (aus we'ehem nur gelesen werden kann), aus einem Vorzeichengenerator 62 und einer Komplemenleinheit 64. Das Ausgangssigna! vom Multiplexer 16 wird dem Festspeicher 60 und dem Vorzeichengencrator 62 über eine Mehrzahl von Ausgangsleitungcn 66, 68, 70 und 72 zugeführt. Das Ausgangssignal vom Fcstspcichcr 60 wird der Komplementeinheit 64 über eine Mehrzahl von Ausgangsleitungen 50, Bi, B2. B3 und ß4 zugeführt. Das Ausgangssignal vom Vorzeichengenerator 62 wird der Komplementeinheit 64 über einen Ausgangsleiter 74 zugeführt. Ein separater Ausgang des Zeittaktgenerators 22 ist mit einem Eingang des Festspeichcrs 60 und mit einem Eingang des Vorzeichengenerators 62 über eine Mehrzahl von Ausgangsleitungen 76 verbunden. Der Ausgang der Komplementeinheit 64 ist mit dem Digital-Anaiog-Wandier 20 über Ausgangsleitungen ß'0, ß'l. ß'2. ß'3 und ß'4 verbunden. Der Ausgang des Vorzeichengenerators 62 ist mit dem Digital-Analog-Wandler 2(1 über die Ausgangsleitung ß'5 verbunden. Das Ausgiiiigssignal vom Differential-Phascnumtaslmodulator 1Ό wird über die Ausgangslciliing 78 geliefert.

Der Diffcrcmial-Phasemimtiisimodulator io isi so ausgebildet, daß er Qinürdaicn mit einer festen Datenralc über eine Tclcfonlcitung überträgt. Eine Übertragungsrate von entweder 1200 oder 2400 Bits pro Sekunde kann am Datcnraten-Auswahleingang 34 cingcstelli werden. Die einlaufenden Daten werden auf einer Trägerwelle als eine Folge von elementaren Signalphasen-Verschicbungen kodiert, wobei jede Verschiebung einem ungeraden Vielfachen von 45" bei dem US-Sysiem entspricht (d. h.. die Phase kann einmal, dreimal, fünfmal

r> oder siebenmal um 45" verschoben sein), in bezug auf die vorhergehende Phase des Signalelcmcntcs, oder es kann nach dem CCITT-System eine Verschiebung um ein gerades Vielfaches von 45" erfolgen (d. h.. die Phase kann um Omal. 2m;al. 4mal oder bmal 45" verschoben werden), in bezug auf die Phase des vorhergehenden Signaleienienles. Diese Kombinationen sind in der l'i g. Ja dargestellt.

Um eine Kodierung mil Hilfe dieser vier Phasenverschiebungen vorzunehmen, werden die seriellen Daten einem Sericn-Paralliel-Wandlcr 24 über eine Datcneingangsleitung30 zugcführi. Der Serien-Parallel-Wandlcr 24 nimm; die einlaufenden Binärdaten seriell auf und gruppiert die einlaufenden Binärdaten in Paare von Binärbits, die als Doppclbits oder Dibits bezeichnet werden. Diese Doppelbits oder Dibits werden der Phasenschieber-Steuereinheit 28 über die Ausgangslcitung 26 zugcführi. Die seriellen Eingangsdaten auf der Eingangslcitung 30 sind dann in ein paralleles Dibit oder Doppclbil umgeformt worden.

Da es vier mögliche Dibit-Kombinationcn oder Kodierungen gibt (d. hi. 00, 01. 11, 10), kann jede der vier Phasenverschiebungen einem entsprechenden Dibit-Kode zugeordnet werden. Die F i g. 3a zeigt die Zuordnung jedes Dibii-Kodcs zu den vier Phasenvcrschiebungen. welche dem US-Sysiem entsprechen, und auch die vier Phasenverschiebungen, welche dem CCITT-System entsprechen. Die Phase des zugeordneten Trägers für ein bestimmtes Dibit wird in bezug auf die Phase des während des vorhergehenden Dibits gerade übertragenen Trägers um einen vorgegebenen Betrag verschoben. Dies ist ein wesentlicher Unterschied gegenüber Phasenmodulations-Systemen, bei welchen die Phasenverschiebung in bezug auf ein festes Phasenbezugssignal erfolgt. Durch das erfindungsgemäßc Schema wird es überflüssig, eine absolute Phascninformalion zu übertragen. Die Phasenschiebcr-Auswahleinhcit 36 wählt entweder das US-System oder das CCITT-System für die Phasenverschiebung.

Die Arbeitsweise des Systems wird mit der Annahme beschrieben, daß die Datenratc-Auswahleinheit 34 auf einen Betrieb mit einer Eingangsrate von 2400 Bits pro Sekunde eingestellt ist und die Phasenschiebcr-Auswahleinheit 36 nach dem US-System für die Phasenverschiebung arbeitet. Die geringere Dateneingangsratc

bo würde normalerweise nur für den Betrieb bei starkem Rauschen verwendet, um durch Rauschen verursachte Fehler auf ein Minimum zu beschränken.

Der Diffcrential-Phasenumlast-Modulator IC erzeugt ein kodiertes Signal durch sequentielle Phascnvcrsehicbung von zwei 1800-Hz-Trägcrwellcn gegeneinander. Der Modulator 10 hat zwei getrennte Trägerqucllcn: das Schieberegister A und das Schieberegister B. Das Schieberegister A erzeugt ein Ausgangssignal auf dem

kanal Λ, und das Schieberegister B erzeugt ein Ausgangssignal auf dem Kanal B. Diese Kanäle liefern abwechselnd ein Signal auf die Leitung, wobei der Übergang von einem Kanal auf den anderen stetig nach jedem Bit stattfindet. Der Kanal Λ ist für ein bestimmtes Dibit der Hauplkanal, während der Kanal B für das nächste Dibit der I lauptkanal ist, usw.

W,; irend der Zeitkanal A das Hauptkanalsignal liefert, wird seine Phase konstant gehalten, und während dieser Zeit wird die Phase des Kanals B (der jetzt als Ncbenkanal anzusehen ist) auf den Wert viründert, der auch während des nächsten Dibit-lntervalls bestehen bleibt.

Die erforderlichen Phasenveränderungen werden zu einer Zeit vorgenommen, zu welcher der einer Verändcrung unterworfene Kanal kein l.eitungssignal liefert. Ks gibt Übergangsperioden am Anfang und am Linde jedes Dibits, in welchen der Ausgang des Ncbenkauals umge-Iu¹IiC' wird v.'ährc"d der Αΐί'^ιτϋπ" dⁿE !!2i!O'k^af!^:*!s ^hnc Phasenänderung bleibt. Der allmähliche Übergang wird durch ein Amplitudenmodulationssignal erzeugt, welches eine Frequenz von 400 Hz aufweist. Das Amplitudenmodulationssignal wird erzeugt, um den Beitrag von den zwei summierten Signalen während des Überg;sngsbcreichs zu vermindern, weil während dieser /.eil plötzlich Phasenveränderungen auftreten, die Frequenzspektren erzeugen, welche außerhalb des gewünschten Bereichs fallen. Die Amplitudenmodulation liefert eine viel glattere und besser geeignete Ausgangswellenform während dieser Übergangsperiode.

C-T Zeittakt-Generator liefert über seinen Ausgang 32 entweder ein Signal mit 1200 oder ein Signal mit 2400 Hz, um die Arbeitsweise des Serien-Parallel-Wandlers 24 mit den am Eingang 30 ankommenden Daten zu synchronisieren, so daß die einlaufenden Daten ordnungsgemäß in Doppelbits oder Dibits gruppiert werden können.

Der Zeitlakt-Generatorausgang 50 wird auf eine Rate Min 14,4 kHz festgelegt. Dibits oder Doppelbits von Daten werden mit einer Rate von 1200 Hz empfangen, Da die Frequenz des Trägers 1800 Hz beträgt, gibt es eineinhalb Trägerzyklen pro Doppelbit-Intcrvall.

In der Fig.4 ist ein Dibit-Intervall N dargestellt, in welchem die Trägerwelle (^eineinhalb Zyklen erzeugt. Der Zeillaki-Generalorausgang 50, der mit einer Rate von 14,4 kHz arbeilet, teilt dieses Dibit-Iniervall in zwölf Untcrintervallc (oder Dibits), die als Bitzeit 1 (ΌΤΙ) über BTβ und BTx>' bis BTY festgelegt sind. Jeweils nach 45" einer Träger-Phasenverschiebung erfolgt ein Taktimpuls.

Die Fig.4 zeigt einen Träger C mit 1800Hz, und zwar ohne Amplitudenmodulation, mit einem Phasenwinkel θ von 0°. Während der Gesamtlänge des Dibits N, welche aus zwölf getrennten Zeitintervallen BTX bis BT1' über BT6 und BT& festgelegt ist, was einem Winkel θ entspricht, werden 1,5 Zyklen der Trägerwelle C erzeugt Das System ist derart ausgebildet, daß seine sinusförmige Trägerwelle C durch zwei Größen M 1 und M 2 dargestellt werden kann. Ein aus vier Bits gebildetes Binärwort wird dazu verwendet, diese zwei Grö-Ben /u kodierenden Phasenwinkel und die Polarität des Trägers C während jeder Bitzeit Θ.

Gemäß F i g. 4 zeig! während des Dibits N die Bezugszahl 110 den ersten Punkt, an welchem die Amplitude, die Polaritiii und der Phasenwinkel der Trägerwelle C in ein spezielles binäres Format kodiert werden. Ein unterschiedlicher Abtast- und Kodiervorgang tritt jeweils nach einem Winkel θ von 45° der Trägerwelle auf.

Dies entspricht dem Beginn jedes Bit-Zeitintervalls. Der Phascnuntci'schicd θ zwischen BT\, welches am Bczugspunki 110 abgetastet wird, und BT2, welches am Bezugspunkt 114 abgetastet wird, beträgt 45°. Die Pha-■> sendifferenz zwischen dem Anfang des Dibits N, welches am Bezugspunkt 112 dargestellt ist. und der ersten Abtaslunj der Trägerwelle C die am Bezugspunkt 110 auftritt, beträgt nur 22'//'. Diese anfängliche Abtastung erfolgt nur nach einer Phasenverschiebung von 22'/₃"

ίο (nach einer Hälfte eines Bit-Zeitintervalls), so daß ein Träger nur durch zwei Amplitudenpegel dargestellt würde. Wenn die erste Abtastung mit dem Anfang eines bestimmten Bii-Zeitintervalls zusammengefallen wäre, wiirc es erforderlich gewesen, drei Amplitudenpegel zu verwenden, um die Trägerwelle darzustellen. In diesem Falle wäre eine Amplitude erforderlich, die jeweils dem Pegel Null, einem Zwischenpegel und dem Spitzenpegel entsprechen würde. Die Verwendung einer Anfangsphascnvcrschicb'.ing ^vnn ??'/;^J ermöglichte eine vereinfachle Darstellung, bei der nur zwei verschiedene Amplitudenpegel erforderlich sind, nämlich M 1 und M 2.

Das Binärwort mit vier Bits, welches die Amplitude darstellt, welches auch zugleich die Polarität und den

2> Phasenwinkel jeder Abtastung der Trägerwelle C darstellt, entspricht dem Zustand jedes Schieberegisters, nämlich des Schieberegisters A und des Schieberegisters B. Die F i g. 3b zeigt, wie ein Schieberegister, welches anfänglich in allen Stellen eine Null enthält, wäh-

jo rend jedes Taktimpulses vom Zustand Null in den Zustand Sieben übergeht. Dadurch werden insgesamt acht Zustände erzeugt, welche erforderlich sind, um die acht möglichen Phasenverschiebungen darzustellen, die den vier möglichen Kombinationen der einlaufenden Dibits für das US-System und das CCIT-System entsprechen. Die rechte Seite der F i g. 3a zeigt jede der acht möglichen Kombinationen von Phasenverschiebungen Θ. Da gemäß Fig. 4 der Phasenwinkel öder Trägerwelle CO' beträgt, entspricht der Anfangsabtastpunkt bei HO (durch das Binärwort 0000 dargestellt) einem Zählerstand »0«, wie er auf der linken Seite der F i g. 3b dargestellt ist.

Aus der F i g. 4 ist ersichtlich, daß der zweite Zustand, der bei 114 dargestellt ist, ein Binärwort hat, welches dem Phasenwinkel der Trägerwelle entspricht, und zwar dem Zustand »I« gemäß Fig. 3b. Beim Übergang zu jedem nächsien Punkt, der auf der Trägerwelle C in der Fig.4 dargestellt ist. besteht eine direkte Beziehung zwischen jedem folgenden Punkt und jedem Zählerstand, wie er auf der linken Seite der F i g. 3b dargestellt ist. Auf diese Weise dienen alle vier Bits jedes Binärwortes zur Kodierung von Phasenwinkeln der Trägerwelle. Ein weiteres Kodiersystem, welches auf demselben Binärwort mit vier Bits basiert, wird dazu verwendet.

die Polarität und die Amplitude jeder Abtastung der Trägerwelle Cdarzustellen. Gemäß Fig.4 wird das Binärwort der Abtastung, welches am Bezugspunkt 110 abgetastet wurde, vier Binärbits aufweisen, welche gemäß der Darstellung durch die Buchstaben a, b. c und d

bo veranschaulicht sind. Das vierte Bit dieses Binärwortes, nämlich das Bit d, trägt nicht nur dazu bei, den Phasenwinkel darzustellen, sondern legt auch die Polarität jeder Abtastung eindeutig fest. Das Binärwort 0000. welches den relativen Phasenwinkel der Abtastung am Be-

hi y.ugspunki 110 angibt, hat in der Position d eine binäre Null. Stets dann, wenn die Binärzahl in der Position d gleich Null ist, hat die Amplitude der zugehörigen Abtastung eine positive Polarität. Dies ist aus den Bezugs-

punkten 114, 116 und 118 ersichtlich, an denen das Binärbit in der Position d gleich Null ist. Dies entspricht einer positiven Polarität der Abtastung. Die Polarität der Abtastung, welche an den Bezugspunkten 120, 122, 124 und 126 dargestellt ist, hat eine binäre Eins in der Position ddes Binä^rwortes, wodurch eine negative Polarität dargestellt ist.

Indem zwei be.iebige Binärworte mit vier Bits verglichen werden, kann leicht festgelegt werden, wie groß die Phasenverschiebung zwischen den zwei ausgewählten Worten ist. Beispielsweise kann gemäß F ig.4 aus dem Binärwort, welches der am Bezugspunkt 110(0CKX)) dargestellten Abtastung zugeordnet ist. und dem Binärwort, welches der am Bezugspunkt 116 (1100) dargestellten Abtastung zugeordnet ist, die relative Phasenverschiebung zwischen diesen zwei Abtastpunkten ermittelt werden. Aus der Kig. 3b ist ersichtlich, daß ein Binärwort 0000 einem Zustand »0« entspricht, während

Hnc Rinüriynrt 1 iriflH*»rn 7ιι«ιαηΗ vv"?« «»ntcnrifhl O:i dip

Phasenverschiebung zwischen jedem Zustand 45° beträgt, ist ersichtlich, daß die Phasenverschiebung zwischen dem Zustand »0« und dem Zustand »2« insgesamt 90° beträgt. Zwischen dem Bezugspunkt 110 und dem Bezugspunkt 116 besteht eine Phasendifferenz von 90'.

Ein weiteres Merkmal des Binärwortes mit vier Hit, welches durch die Schieberegister A und B erzeugt wird, besteht darin, daß dann, wenn die ersten drei Positionen des Binärwortes, nämlich die Positionen a, b und c. dieselben sind (d.h. a = b~c). die Amplitude dieser Abtastung gleich einer Amplitude M 1 ist. Beispielsweise sind an dem Bezugspunkt 110 die Positionen a. b und c des Binärwortes mit vier Bit alle gleich Null. Deshalb hat die Abtastung eine Amplitude von M 1. Dieselbe Feststellung gilt am Bezugspunkt 118, an welchem die Positionen a, b und c alle eine binäre »1« enthalten, so daß die Abtastung eine Amplitude Ml aufweist. Am Bezugspunkt 122 ist der Inhalt der Positionen a. b und c gleich »011«. Da diese Binärbits nicht identisch sind, ist die zugehörige Amplitude des Binärwortes entsprechend M2.

Durch Dekodierung dieses Binärwortes mit vier Bits, welches jeweils einer bestimmten Abtastung der Trägerwelle C entspricht, können die Amplitude und die Polarität der Abtastung festgelegt bzw. ermittelt werden. Die relative Phasenverschiebung zwischen dieser Abtastung und einer beliebigen folgenden Abtastung kann ebenfalls bestimmt werden, und zwar dadurch, daß derjenige Zählerstand, welchem das Datenwort mit vier Bits entspricht, mit einem zweiten Zählerstand verglichen wird, der einem zweiten Binärwort zugeordnet ist, da die Phasenverschiebung zwischen jedem folgenden Zählerstand und dem vorhergehenden stets 45° beträgt.

Die Zähler, welche diesen Kode tatsächlich zeigen, sind in der F i g. 1 als Schieberegister A und als Schieberegister B bezeichnet. Ein detaillierteres Diagramm der Schieberegister A und B ist in der Fig. 2 veranschaulicht. Während eines beliebigen vorgegebenen Dibit-Intervalls erzeugt eines dieser Schieberegister das Hauptkanal-Ausgangssignal, während das andere Schieberegister ein Nebenkanal-Ausgangssignal erzeugt. Wenn das Schieberegister A ein Hauptkanal-Ausgangssigiial während eines bestimmten Dibit-Iniervalls erzeugt, so erzeugt es ein Ncbenkanai-Ausgangssignal während des folgenden Dibit-Intervalis. Die Fig. 2 veranschaulicht ein Dibii-Intervall. in welchem der Zähler 38 üas Hauptkanal-Ausgangssignal erzeugt, während der Zähler 42 das Nebenkanal-Ausgangssignal erzeugt. Jeder Zähler besteht aus vier Flip-Flops, von denen jedes einen Eingang A und einen Ausgang Q aufweist. Das letzte Flip-Hop im Zälner hai einen Ausgnag Q, der an den pjngang Λ des ersten Zählers zurückgeführt ist. Wenn der Zähler 38 gemäß Fig. 3 im Zustand Null mit dem Rcgistcrinhalt 0000 beginnt, wird er anschließend durch die Zustände 0,1. 2, 3, 4, 5, 6, 7 und dann zurück zum Zustand 0 verschoben. Jeder der Zähler wird mit einem Signal von 14,4 kHz gesteuert, wodurch eine Verschiebung im Zustand während jedes Bit-Zeitintervalls auftritt.

Das Ausgangssignal vom Hauptzähler 38 erscheint an den Ausgnngsleitungen 52 und 54. Ein Ausgangssignal mit hohem Pegel von der Ausgangsleitung 52 entspricht einer Amplitude M 1, und ein Ausgangssignal mit tiefem Pegel auf der Aiisgangslcitung 52 einer Amplitude M2. Da die Amplitude entweder M 1 oder M 2 entsprechen muß, ist stets dann, wenn keine Amplitude M I vorhanden ist,zwangsläufig cine Amplitude M2 vorhanden.

Dm; Λ ιιςσιιηυιΐίση:*! rli*r Aukcrunaclpilitno ^A hp- __— . .-.._c,...._c,-....Q..—. -- —. . . — -Q—.'c~-- · - — ·ό — ■ - stimmt die Polarität des Signals mit der entsprechenden Amplitude, welches auf dir Ausgangslcitung 52 or/eugt wird. Wenn das Signal aiii der Ausgangslcitung 54 einen hohen Pegel hat, ist die Hauptkanalpolarität positiv (durch MP dargestellt). Wenn das Ausgangssignal auf der Ausgangsleitung 54 einen tiefen Pegel hat, ist die Polarität negativ. Wenn keine positive Polarität vorhanden ist, so bedeutet dies, daß die Polarität negativ sein muß.

Der Nebenkanalzählcr 42 hat Ausgänge 56 und 58.

jo Der Ausgang 56 erzeugt entweder ein Signal Sl oder ein Signal S2 (»S« bezieht sich auf den Nebenkanal), wobei die Amplitude dieser Signale in derselben Weise wie auf der Ausgangslcitung 52 erzeugt werden, bei denen entweder eine Amplitude M I oder eine Amplitudc M2 vorhanden ist. In derselben Weise erzeugt die Ausgangslcitung 58 ein Signal SP. welches einem Signal positiver Polarität auf einem Nebenkanal entspricht. Wenn kein Ausgangssignal SP vorhanden ist, so entspricht dieser Zustand einer negativen Polarität auf dem Nebenkanal. Eine Amplitude S 1 entspricht genau einer Amplitude Ml. Jede dieser identischen Ar.-plituden wird jedoch mit einem anderen Buchstaben bezeichnet, um zwischen einem Hauplkanal und einem Ncbenkanal zu unterscheiden. Da während jedes nachfolgenden Dibit-lntervalls die Bezeichnung des Zählers 38 als Hauptkanal und des Zählers 42 als Ncbenkanal geändert wird, erzeugen die Ausgangslciiungcn 52 und 54 während eines bestimmten Dibit-Intervalls ein Signal M 1, MP und während des nächsten Dibit-Intervalls ein Signal S1, SP.

Die logischen Einheiten 90 und 92 sind in den Zählern 38 und 42 jeweils enthalten und dienen dazu, das Binärwort mit vier Bits zu dekodieren, welches von jedem der Zähler kommt, und zwar in ein Ausgangssignal mit einem bestimmten Pegel (MX, SX) und ein Ausgangssignal mit einer bestimmten Polarität (MP. SP). indem die oben beschriebene Technik angewandt wird, die Binärbits in den Positionen a. b. cund djedes Binärwortes mit vier Bits zu vergleichen.
Es sei angenommen, daß die Register 38 und 42 gemaß Fig. 2 jeweils mit einem Registerinhalt von 0000 beginnen. Beide Register arbeiten dann vollkommen synchronisiert Die Phasenverschiebung zwischen den zwei Registern bleibt stets gleich Null, da der Rcgistcrinhalt jedes Registers 38 und 42 während jedes Bil-Zeilir,-:erval!s stets identisch Kt. Die Ausgangssignalc MX, MP und S1, SP bleiben stets identisch. Weiterhin ist aus der Fig.3a ersichtlich, daß eine Phasenverschiebung von 0° nur einem CCITT-Dibit-Eingangssignal von 00

enlsp-, cchen würde. Ks gibt keine licdingutvg einer Phasenverschiebung von 0", welche irgendeinem Zustund beim liinguigssignal eines Dibits im US System einsprechen würde.

Wie oben bereits ausgeführt wurde, arbeiter der erfindungsgemäße Dif feren t ia I -Phasen um tasi -Modula tor in der Weise, daß eine Trägerwelle in der Phase verschoben wird, welche während eines Dibii-Intervalls N+ I in bc/ug auf eine vorhergehende Trägerwelle erzeugt wurde, welche während eines Dibit-Intervalls N erzeugt wurde. Das System arbeitet vollständig mit relaiiven Phasenverschiebiings-Winkeln. Der absolute Phasenwinkel jeder Trägerwelle ist ohne Bedeutung.

Das in der F i g. 5 veranschaulichte Beispiel dient dazu, näher /u analysieren, wie die Diffcrcntialphasen-Umtast-Modulation ausgeführt wird. F.s sei angenommen, daß der Träger beim Kanal A, der mit 130 bezeichnet ist. während eines bestimmten Dibit-Intervalls erzeugt wird, und daß die Trägerwelle beim Kanal B, welche mit 132 br/sichnct ist, während des folgenden Zeitintervalls erzeugt wird. Fine Diffcrentinlphasenvcrschicbung von 45 ist zwischen dem Signal der Trägerwelle 130 beim Kanal A und der nachfolgenden Trägerwelle 132 beim Kanal 0 vorhanden. Die relative Phasenverschiebung wird ermittelt, indem die Inhalte der Schieberegister A und ßin jeder Trägerwelle während desselben Bit-Zeitintervalls untersucht werden. Zur Vereinfachung zeigt der Bezugspunkt 134 im Kanal A eine Zählerstand 0000 während BT6'. Der entsprechende Zählerstand, wie er im Zähier für den Kanal B bei βΤβ' vorhanden ist, ist an der Position 136 dargestellt. Hier beträgt der Zählerstand 1000. Aus der F i g. 3b ist ersichtlich, daß ein Registerinhalt von 0000 beim Kanal A einem Stand »0« entspricht, während ein Registerinhalt von 1000 beim Kanal B einem Stand »1« entspricht. Wenn berücksichtigt wird, daß die Phasenverschiebung zwischen zwei aufeinanderfolgenden Zuständen jeweils 45 entspricht, ist ersichtlich, daß die relative Phasenverschiebung zwischen den Trägern bei den Kanälen A und S45° beträgt.

Das Ausgangssignal des Schieberegisters A hat während BTf>' eine Amplitude M 1 und eine positive Polarität, was den kodierten Daten in dem Bitwort 0000 mit vier Bit entspricht. Das Ausgangssignal des Schieberegisters B hat eine Amplitude M 2 mit einer positiven Polarität, welche den kodierten Daten in dem Bitwort 1000 mit vier Bits entspricht.

Die Phasenschieber-Steuereinheil 28 gemäß Fig. 1 arbeitet in der Weise, daß die relative Phasenverschiebung zwischen den Registern des Hauptkanals und des Nebcnkanals gesteuert wird. Die Phasenschieber-Steuereinheit 28 berücksichtigt das Ausgangssignal des Serien-Parallel-Wandlers 24. Da auf die US-Arbeitsweise beim vorliegenden Beispiel Bezug genommen wird, ist aus der F i g. 3a ersichtlich, daß ein Eingangssignal mit einem Dibit 00 erforderlich war, um diese relative Phasenverschiebung von 45" hervorzurufen.

Die Fig. 3b zeigt die verschiedenen Registerinhalte für jeden Zählerstand. Da die Binärclemente durch ein Register von links nach rechts hindurchgeschoben werden, wird eine Verschiebung von einem bestimmten Zustand zum nächsten Zustand als ein Rechtsshiften um eine Stelle (RSi) bezeichnet. Gemäß den obigen Ausführungen entspricht RS1 einer relativen Phasenverschiebung von 45°. Wenn der Dateninhalt des Hauptregisters 1100 ist (welches einem Status entspricht, der in der Fig.3b mit »2« bezeichnet ist) und wenn das Nebenregister einen Inhalt 0111 hat (was in der F i g. 3b mit »*>« bezeichnet ist), ist die relative Phasenverschiebung zwischen ilen /wei Zustünden gleich IiS i, d. Iv oiiie VVr Schiebung vom Zustand »Ji< /um Zustand »^r>«. Dies i-iit spricht einer Phasenverschiebung um 135".

Ks sei angenommen, daß das Mauptkanalregistcr einen Inhalt von 0000 bei einer bestimmten Bit/.eii aufweist, und dann zeigt die rechte Seite in der F i g. 3b. welche mit »relativer Ph.r.enwinkei« bezeichnet ist, die relative Phasenverschiebung und die zugehörige

ίο Rechtsverschiebung mit der entsprechenden Zahl, die erforderlich ist, um die gewünschte Phasenverschiebung herbeizuführen. Beispielsweise ist eine Verschiebung RS6 erforderlich, um eine relative Phasenverschiebung von 270° zwischen den Zählern des Hauptkanals und

i") des Nebenkanals hervorzurufen. Um die Kodierung dieses Steuerbefehls für die relative Phasenverschiebung zu vereinfachen, welcher durch die Phasenschieber-Steuereinheit 28 zu der Phasenschieber-Logikeinheit 40 übertragen wird, wurde ein vereinfachtes System eingeführt. Um ein Signal RS 7 zu erzeugen, welches einer Phasenverschiebung von 315° und einem Registerinhalt von 0001 entspricht, hat sich gezeigt, daß ein Steuerbefehl RS3 zwischen der Phasenschieber-Steuereinheit 28 und der Phasenschieber-Logikeinheit 40 auf den Leitungen 44 und 46 übertragen werden könnte und daß ein getrennter komplementärer Steuerbefehl über die Leitung 48 übertragen werden könnte. (Es ist ersichtlich. daß ein Registerinhalt von 1110 gemäß dem Status »3« nach Komplementicrung einem Inhalt 0001 entspricht.

jo Dieser Inhalt 0001 entspricht RS 7 oder einer gewünschten relativen Phasenverschiebung von 315°.) Um jeweils eine relative Phasenverschiebung von 180", 22T, 270° und 315° zu erzeugen, können die Leitungen 44 und 46 jeweils einen Befehl RSO, RS 1. RS2 oder RS3 übertragen, während die Leitung 48 einen komplementären Steuerbefehl übertragen würde. Für ein Dibit-Eingangssignal von Il würde ein Befehl RSi, welcher einer Phasenverschiebung von 225° nach dem US-System entsprechen würde, von der Phasenschieber-Steuereinheit 28 zu der Phasenschieber-Logikeinheit 40 übertragen.

Gemäß F i g. 2 ist die Phasenschieber-Logikeinheit 40 diejenige Einrichtung, welche die eigentliche Rechtsverschiebung zwischen den Schieberegistern ausfuhrt. Für ein Dibit-Inicrvall, in welchem das Register 38 das Hauptkanalsignal erzeugt und das Register 42 das Nebenkanalsignal erzeugt, empfängt die Phasenschieber-Logikeinheit 40 einen Steuerbefehl zu einer gewünschten Zeit während dieses Dibit-Intervalls von der Phasenschicber-Steuereinheit 28, wodurch dieser Einrichtung das gewünschte Maß der Rechtsverschiebung mitgeteilt wird, welche zwischen dem Hauptkanalregister und dem Nebenkanalregister durchzuführen ist. Die Phasenschieber-Logikeinheit 40 liest zu einer geeigneten Zeit die Ausgangssignale des Hauptkanalregisters, die auf den Ausgangsleitungen 39.4', 39S', 39C und 39Ü' jeweils auftreten. Die Phasenschieber-Logikeinheit 40 führt mit diesen Daten eine Rechtsverschiebung um den durch den Befehl geforderten Betrag und führt

bO ebenfalls eine befehlsgemäße Komplementierung aus. Von dem Ausgang der Phasenschieber-Logikeinheit wird dann der Status jedes Flip-Flops im Nebenkanalregisier 42 ausgelöst. Dies erfolgt über die Ausgangsleitungen 4M, 41 B, 41 C und 41 D der Phasenschieber-Logikeinheit 40. Wenn angenommen wird, daß dieser Befehl von der Phasenschieber-Logikeinheit 40 an das Nebenkanairegister 42 ein anderer Befehl als RSO ist (was keine Auswirkung auf die Arbeitsweise des Nebenka-

reregisters 42 hätte, da es mit dem Hauptkanalregister 38 vollständig synchron arbeitet), wird der Inhalt des Nebenregisters 42 momentan geändert, so daß es nun mit einem unterschiedlichen Phasenwinkel in bezug auf das Hauptregister 38 zu arbeiten beginnt. Von dieser Auslösezeit an bisüu einer Zeit, die um ein Dibit später liegt arbeitet das Ncbenkanal-Schieberegistcr 42 mit einem festen Phasenwinkel in bezug auf das Hauptregister 38. An einem festgelegten Punkt während jedes Dibits können die relativen Inhalte jedes Phasenschieberregisters in der Weise geändert werden, wie es durch die Phasenschieber-Logikeinheit 40 vorgeschrieben wird.

Gemäß F i g. I erzeugt das Ausgangssignal des Schieberegisters A auf der Ausgangsleitung 52 ein Signal A 1. während die Ausgangsleitung 54 ein Signal A P erzeugt In ähnlicher Weise erzeugt die Ausgangsleitung 56 beim Schieberegister B ein Signal B 1, und die Ausgangsleitung 58 erzeugt ein Signal BP. Während eines Dibit-Intervalls kann das Schieberegister A ein Signal Mi, MP erzeugen, während in dem nachfolgenden Dibil-Intcrvail ein Signal S1, SP erzeugt wird. Der Multiplexer 16 erfüllt die Funktion, die Signale A 1 und /4P aufzunehmen, welche auf den Leitungen 52 und 54 ankommen, und weiterhin auch die Signale B1 und BP aufzunehmen, welche auf den Leitungen 56 und 58 ankommen, und er erfüllt die Funktion, das Paar von Signalen, welches von jedem Schieberegister ankommt in jedem Dibit Intervall derart zu schalten, daß das Ausgangssignal des Multiplexers 16 auf der Leitung 66 immer das Signal Mi ist. Der Multiplexer 16 erfüllt auch Schaltfunktionen, so daß das Ausgangssignal, welches auf der Ausgangsleitung 68 ankommt, immer das Signal MPist, daß weiterhin das Ausgangssignal auf der Leitung 70 immer das Signal S1 ist und daß das Ausgangssignal auf tier Leitimg 72 immer das Signal SP ist. Jeder Dibit-Multiplexer 16 schaltet das Paar von Eingangssignal Λ 1, AP und B 1. BP in der Weise, daß die Ausgangssignale M 1. MP und Sl. SP immer auf denselben Ausgangslcitungen auftreten.

Die Fig.5 zeigt die Amplitudenmodulationssignalc. welche mit den Trägerwellen zu multiplizieren sind, die dem Ausgangssignal des Registers für den Kanal A und dem Ausgangssignal des Registers für den Kanal B entsprechen. Während des dargestellten Dibit-Intcrviills arbeitet der Kanal A als Hauptkanal, und der Kanal B arbeitet als Nebenkanal. Das Ampliiudcnmodiilationssignal, welches der Trägerwelle des Hauptkanals zugeordnet ist. ist mit 150 bezeichnet. Das Ampliludcnmodulationssignal. welches dem Träger des Nebenkanals zugeordnet ist, ist mit 152 bezeichnet. Gemäß den obigen Ausführungen besteht der Zweck der Amplitudenmodulation darin, den Beitrag des Übergangsbereich.s /.ti vermindern, wenn das Ausgangssignal des Hnuptkannls und das Ausgangssignal des Nebenkanals summiert werden. Dies tritt während BTi- BTA und während BTX-BTV auf. Wenn das Ampli.udenmodulationssignal nicht vorhanden wäre, wurden sehr plötzlich Amplituden- und Phasenübergänge zwischen dem Hauptkanal und dem Ncbcnkanal im Übergangsbcrcich auftreten, wodurch harmonische Frequenzen mit höherer Ordnung in unerwünschter Weise hervorgerufen würden. Durch die Amplitudenmodulation wird der ßcitrug des Übcrgangsbercichs vom Huuptkanal und vom Ncbenkiinal so stark rcdu/icrl, ;laß ein Ausgiingssifiiial mil ilii'M'iu uiu'i'wilnseliH'M !Ίτ<|ικίι/Ιχί\·Κ"Ιι mif ein Miimi muni hcschrilnkt wird.

lis ist ersichtlich, dal) /wischen BT4 und MT4' der Beitrag des Nebenkanals oder des Kanals B auf Null vermindert wird, weil das Amplitudenmodulationssignal, mit welchem die Trägerwelle 132 multipliziert wird, gleich NuU ist Das Produkt dieser zwei Signale ist somit ebenfalls gleich NuIL Der Obergangsbereich erfaßt BTl bis BT4 und BT4' bis BTV. Während dieser zwei Übergangsintervalle ist der Hauptkanalbeitrag größer als Null und der Nebenkanalbeitreg ist ebenfalls größer als Null. Das Amplitudenmodulationssignal ist ίο symmetrisch. Sowohl bei BT2 als auch bei BT2' ist die Amplitude der Modulationsgröße oder des Modulationshubes (gemäß Θ) gleich 0.259. Nur neun Werte des Amplitudcnmodulationssignals müssen von dem System verwendet werden, und diese werden während BTi bis BT6 festgelegt.

Das Ausgangssignal, welches vom Differential-Phasenumiasl-Modulator synthetisiert werden muß. ist die Summe aus den ampliludcnmodulierten Signalen des Haupt- und des Nebenkanals. Dies geschieht gemäß der bevorzugten Ausführungsform in digitaler Weise, und zwar einmal in jedem Bit-Zeitintervall, indem jede Abtastamplitude der Hauptkanal-T.-ägerwelle (M I) und jede Polarität (MP) genommen wird und mit der entsprechenden Amplitudenmodulationskomponente multipliziert wird (die stets positiv ist) und indem die Ab tastamplitude der Nebenkanal-Trägerwelle (Si) und der Polarität (SP) addiert wird und mit der entsprechenden Amplitudenmodulationskomponente multipliziert wird. Für jedes dci zwölf Bitzeitinicrvalle ergibt sich somit ein entsprechendes Summensij;nal. Da das Amplitudcnmodulationssignal zwischen BTX und BT6 zu dem Signal zwischen BTb' und BTV symmetrisch ist. hcl sich gezeigt, daß alle positiven Summen Θ, welche BT6' bis BTV entsprechen, durch die Summcnsignalc dupliziert wurden, welche zwischen STl-BT6 auftreten.

Mathematische Gleichungen zeigen, daß 60 θ verschiedene Amplituden für alle möglichen Kombinationen von jeder dieser verschiedenen Amplituden währcnd der sechs möglicher, betrachteten Bitzeiten auftre ten. Es hat sich gezeigt, nachdem dieser 60 θ möglichen Kombinationen labeliiert wurden, daß eine nennenswerte Duplizierung von Amplituden auftritt. Nachdem diese duplizierten Sätze von Amplituden eliminiert wurden. hat sich gezeigt, daß 48 verschiedene Werte übrig geblieben sind. Nach einer weiteren sorgfältigen Analyse hai sich gezeigt, daß von diesen 48 Werten 24 Werte positiv waren, die 24 entsprechenden negativen Werten entsprechen. Nach einer weiteren sorgfältigen Analyse so hai sich ergeben, daß stets dann, wenn die Polarität des Hauptkanals positiv war. nur mit einer einzigen Ausnahme das Gcsamt-Summcnsignal, welches die Summe aus Haupt- und Ncbcnkanal darstellt, ebenfalls positiv war. Diese einzige Aus.nahme lrut während ßTl auf. wenn ^r>5 der Hauptkanalträgcr eine Amplitude von M 1 und ein positives Vorzeichen hatte und der Ncbcnkanalträgcr eine Amplitude S2 und ein negatives Vorzeichen hat.

Diese Erkenntnis ermöglichte die Verwendung eines Fcslspcichers 60 mit einer Dimension von 24x5. Der M) Festspeicher 60 arbeitet als Verriegelungstabcllc, und zwar in der Weise, daß für eine vorgegebene Kombination von Eingangssignalen der Festspeicher 60 dazu in der Lage ist, klar zu bestimmen, welche der 24 möglichen Amplituden ausgewählt werden sollte. Der Vor/eii,5 chen-Cicncrotor 62 erfüllt die Funktion zu bestimmen, weiche der 24 mö^üi/licn Amplituden, die vom l'estspeicher b0 erzeugt wurden, eine positive oder eine negative Polarität hat.

Der Vorzeichen-Generator 62 bestimmt die ordnungsgemäße Polarität des Fesispeichcr-Ausgangssignals, indem allgemein die Polarität des Signals MPabgetastet wird, welches auf der Ausgangsleitung 68 des Multiplexers 16 zur Verfugung steht. Der Vorzeichen-Generator 62 muß auch festicgen, ob die einzige Ausnahme dieser allgemeinen Polaritätsbeziehung vorliegt. Die Polarität des Signals MP ist für die Polarität des Festspeicher-Ausgangssignals außer während STl bestimmend. Eine Mehrzahl von Ausgangsleitungen 76 vom Zeittaktgenerator 22 überträgt ein Zeitstcuersignal, welches STl bis ST6 entspricht, zu dem Vorzeichen-Generator 62. Wenn der Vorzeichen-Generator 62 das Zeitintervall STl abtastet, so vergleicht er dann M1, MP, S1 und 5PaIs entsprechende Eingangssignale, die über die Leitungen 66, 68, 70 und 72 zugeführt werden. Wenn der Vorzeichen-Generator 62 festlegt, daß während STl eine Amplitude Ml mit einer positiven Polarität vorhanden ist und einem Amplitude .92 mit einer negativen Polarität, so erzeugt er dann ein zu der Polarität. ^entgegengesetztes Vorzeichen.

Wie es oben bereits ausgeführt wurde, dient der Festspeicher 60 als Nachschlagetabelle. Die Mehrzahl von Ausgangsleitungen 76 vom Zeitsieuergencrator 22 ermöglicht, daß der Fcstspetcher 60 das Zeitbil bestimmmt. Die Ausgänge M I. MP, S 1 und SPvom Multiplexer 16 werden über die Ausgangsleitungen 66, 68, 70 und 72 zum Festspeicher 60 übertragen. Die Kombination aus Zeitsteucrsignalen, Amplitudensignalen und Polaritätssignalen ermöglichi. daß der Festspeicher 60 bestimmt, welche der möglichen 24 Amplituden aus den Ausgängen BO, B 1, S2, B3 und S4 ausgelesen werden sollte. Auf diese Weise arbeitet der Festspeicher 60 als Nachschlage-Tabelle, wenn ihm ein geeigneter Satz von Eingabedaten zur Verfügung gestellt wird. Diese Anordnung ist wesentlich preiswerter und einfacher als die Alternative, eine Reihe von Addierstufen und Mulliplizierstufcn aufzubauen, um die gewünschte Kombination von einem der 60 θ möglichen Ausgangssummensignalen zu bilden.

Der Festspeichcr 60 hai emc Kapazität von 24 Worten, von denen jedes fünf Bii lang ist. Der talsächliche Zahlenwcrt der 24 absoluten Werte, die erforderlich sind, um im Festspeichcr gespeichert zu werden, schwankt /wischen 0,0315 und 0,9204. Da es nicht möglich war, Zahlen von so geringem Wert direkt als l-'ünf-Bit-Binärwort im Fcstspeicher zu speichern, wurden diese Zahlen quantisiert, indem sie jeweils mit Jl multipliziert wurden (31 =·2^Γ>— I). Dies führt zu quantisicrten Werten der 24 absoluten Werte, die zwischen 0.97 und 28.53 liegen. Jeder dieser quantisierien Werte wurde auf die nächste ganze Binarzahl gerundet. Beispielsweise wurdr der Wert 0,97 auf eine binare I (00001) gerundet, und der quantisierte Wert 28.5 wurde auf eine biniire 29 (11 IOI)geriindet. Das Ausgangssignal vom Festspeicher 60 wird einer Komplemcntäreinheit 64 in der Form eines Binärwortes mit fünf Bit zugeführt, welches die Positionen, SO. B \,B2, S3 und S4 aufweist. Der maximale quantisierte Wert vom Festspeicher 60 würde einem Biniirwert von 29 entsprechen, der aus einem Signal IHi)I auf den Leitungen B4. In. B2. Hi und «Ö einspritzen würde.

I.in sechstes Binärbit, welches mit /i'S bezeichnet ist. wird vom Vorzeichen■( !ener.ilor b2 erzeugt. I in Ausgangssignal Il 5 mit einer »()■· entspricht einem negativen /eichen für einen tier 24 möglichen Absolutwerte, die vom l'estspeieher M) geliefert werden, während ein Ausgiingssignal /i'5 mit »I« einem positiven /eichen für den Absolutwert entspricht. Der Vorzeichen-Generator 62 hat zusätzlich zu der Erzeugung des Vorzeichensignals S'5 auch einen Ausgang 74, der mit der Komplemcntäreinheit 64 verbunden ist. Sobald B'5 ein Alisgangssignal von »0« enthält (negaiiv), steuert der Vorzeichen-Generator 62 über die Leitung 74 die Koinplemeniäreinheit 64 an, um das Ausgangssignal vom Fcstspeicher 60 zu komplementieren, welches auf den Leitungen B 0 bis B 4 ankommt.

ίο Der Digital-Analog-Wandler 20 empfängt Eingangssignal auf den Leitungen B'O bis S'5 und wandelt ein solches Eingangssignal aus sechs Bit in ein analoges Ausgangssigna! auf der Ausgangsleitung 78 um. Der Ausgang des Digital-Analog-Wandlers 20 erzeugt ana-

löge Werte, die zwischen 0 und 63 liegen.

Die F i g. 6 zeigt die Beziehung zwischen den Binäreingängen zu den analogen Ausgängen des Digital-Analog-Wandlers 20. Wenn der Digital-Analog-W_aiidler 20 ein Eingangssignal auf den Leitungen B'O— B'5 von 000000 empfängt, erzeugt er ein entsprechendes Ausgangssignal an der durch das Bezugszeichen 200 bezeichneten Stelle. Wenn der Digital-Analog-Wandler 20 ein Eingangssignal von 111111 empfängt, erzeugt er ein Atisgangssignal, welches der Stelle entspricht, die mit der Bezugszahl 202 bezeichnet ist. Die Größe bzw. Amplitude der Binärzahl, welche mit dem Bezugszeichen 202 bezeichnet ist, ist gleich 63, während die Größe bzw. Amplitude der Binärzahl, die an der Bezugsstelle 200 bezeichnet ist, gleich Null ist. Die Buchstaben über der

jo Zahl, welche dem Bezugspunkt 202 entspiechen, zeigen an, daß die erste Binärzahl an der Position B'5 auftritt. Die Position B 5' entspricht dem Ausgangsvorzeichen des Vorzeichen-Generators 62. Bei der Bezugszahl 202 zeigt die »1« in der Position B'5 an, daß das Ausgangssignal vom Festspeicher 60 eine positive Polarität haben soll. Die Binärzahlen in den Positionen ß'4 bis ß'O zeigen den Absolutwert des vom Festspeicher 60 erzeugten Signals an. In diesem Fall, der durch das Bezugszeichen 202 dargestellt ist, zeigt das an den Positionen ß'4

■to bis ß'O dargestellte Binärwort 11111 eine Größe von 31 an, und die Binär/ah! »I« an der Position ß'5 zeigt eine positive Polarität an, so daß demgemäß der Wert des bei 202 dargestellten Signals +31 beträgt.

Die Bezugslinic 204 in der F i g. b entspricht einem Wert von Null oder einem Nullbezugspegel in bezug auf die vom Festspeichcr 60 erzeugten Amplituden bzw. Größen. Wenn Werte größer als Null durch den Fcstspeicher 60 und den Vorzeichen-Generator 62 erzeugt werden sollen, muß der Digital-Analog-Wandler 20 ein Alisgangssignal über der Leitung 20f hervorrufen. Wenn der Festspeicher 60 und der Vorzeichen-Generator bi ein negatives Signal erzeugen sollen, muß der Digital-Anaiog-Wandler 20 ein Ausgangssignal unter der Leitung 204 erzeugen. Dieses Merkmal läßt sich am besten verstehen, wenn der tatsächliche Betrieb der Binärzahlen-Generatorschaltung 18 betrachtet wird, wenn sie versucht, eine negative Zahl zu erzeugen. Es sei angenommen, daß der Binärzahlen-Generator 18 den Befehl erhalten hat, eine Zahl zu erzeugen, die den

ho Wert —31 hat. Der Festspeicher 60 erzeugt zunächst eine Binar/ahl, deren Betrag gleich 31 ist. Die Ausgangslciiungcn II'O bis ß'4 vom Festspeicher 60 müssen ein Ansgangssignal enthalten, welches 11111 entspricht, d. h. einem Wert 31. Der Vorzeichen-Generator 62 be-

h5 kommt Fingangssignalc, welche den Befehl enthalten, dem Ausgangssignal vom Festspeichcr 60 ein negatives Vor/eichen /u erteilen. Demgemäß liefert der Vor/eichen-Gencnitor 62 ein binäres Bit »0<( am Eingang ß'5

17

an den Digital-Analog-Wandler 20 und liefert auch ein Ausgangssignal bei 74, welches die Komplementärcinheit 64 anweist, das vom Festspeicher 60 zugeführte Signal zu komplementieren. Die Komplementäreinheit 64 nimmt dann das Binärwort 11111, welches vom Festspeicher 60 ankommt, komplementiert es und erzeugt ein Ausgangssignal bei B'O bis ß'4, welches 00000 entspricht. Das tatsächliche binäre Eingangssignal für den Digital-Analog-Wandler 20 ist dann 000000. Dies entspricht einem Wert —31. Der Digital-Analog-Wandler 20 erzeugt mit diesem Eingangssignal 000000 ein Ausgangssignal bei dem Bezugszeichen 200. Obwohl dies einem Ausgangssignal des Digital-Analog-Wandlers von Null entspricht, entspricht es auch in seiner Größe einem Signal von —31 in bezug auf die Nullbezugslinie is 204. Dasjenige Binärwort, welches dem Wert bei der Bezugszahl 200 entspricht, ist unmittelbar unter der Bezugszahl 200 angegeben, und das Binärbit in der Position ß'5 ist als binäre »0« angegeben, wodurch das Vorhandensein eine:' negativen Zahl angezeigt isL

Jedesmal dann, wenn das Binärbit in der Position B'5 eine »0« ist. erzeugt der Digital-Analog-Wandler 20 ein Ausgangssignal, welches unterhalb der Nullbezugslinie 204 liegt. Jedesmal dann, wenn eine binäre »I« an der Position ß'5 auftritt, erzeugt der Digital-Analog-Wandler 20 ein Signal, welches eine Größe oberhalb der NuII-bezugslinie 204 hat. und dies entspricht einem positiven Wert.

In der bevorzugten Ausführungsform ist ein Tiefpaßfilter mit dem Digital-Analog-Wandler-Ausgang 78 verbunden. da das Vjsgangssignal des Digital-Analog-Wandlers 20 in der Form einer abgestuften Ausgangswellenform vorliegt, die inren Vrert während jeder nachfolgenden Bitzeit verändert. Die Funktion des Tiefpaßfilters besteht darin, die Hochfrequenzkomponenlcn im Ausgangssignal des Digital-Analog-Wandlers 20 zu eliminieren und daher die Flanken dieses Ausgang.ssignals in der Weise abzurunden, daß das Signal einem glatten Sinussignal stärker angenähert ist.

Die F i g. 7 zeigt eine Approximation an ein tatsächliches Signal, welches am Ausgang des Filters erzeugt würde, welches dem Digital-Analog-Wandler 20 nachgeschaltet ist, und zwar während der Dibit-Intervalle N und N+ 1. Das dargestellte Signal stellt die Summation der amplitudenmodulierten Signale aus dem Hauptkanal und dem Nebenkanal dar und zeigt klar den Übergangsbereich, in welchem die Ausgangswellenform ihre Phase von einem Dibit zum nächsten ändert. Der Phasenwinkel des Trägers bei dem Bezugszeichen 210 unterscheidet sich von demjenigen bei dem Bezugs/eichen w 212.

Hierzu 4 Blatt Zeichnungen

M)

Claims (1)

1. Patentansprüche:

   1. Digitaler Differential-Phasenumtasi-Modulaior zur Kodierung von digitalen Dibits, mit einer Zeitsteuereinrichtung (22) zur Erzeugung von Zeitsteuersignalen,

   einer digitalen Steuerstufe (12), welche auf die Zcitsteuersignale und ein Phasenschieber-Steuersignal (28) anspricht, um digitale Daten-Dibits anzunehmen in und um ein digitales Steuerausgangssignal zu erzeugen.

   einer digitalen Phasenschiebereinrichtung (14). die mit der Steuerstufe (12) verbunden ist und ein digitales Ausgangssignal erzeugt, und einer digitalen Zahlengenerator-Einrichtung (18), die eine Reihe von digitalen Ausgangssignalen erzeugt, die jeweils eine vorgegebene analoge Größe darstellen,

   dadurch-gekennzeichnet, 2«

   daß die digitale Phasenscniebereinrichtung (i4) auf die Zeitsteuersignale anspricht, um das digitale Ausgangssignal in einem Hauptkanal (A 1, AP) und einem Nebenkanal (B 1, BP) abwechselnd an einer ersten und einer zweiten Ausgangsklemme während aufeinanderfolgender Dibit-Intcrvalle erzeugen,
   daß das digitale Ausgangssignal im Hauptkanal (A 1, A P) in seiner Phase um einen vorgegebenen Betrag in bezug auf das digitale Ausgangssignal im Hauptkanal (A 1, AP) verschoben ist, welches während des vorhergehemL-n Dibit-Intervalls erzeugt wurde, und zwar abhängig vom digitalen St-uerausgangssignal, daß weiterhin eine Mulnplexereinrichtung (16) jeweils mit der ersten und der zwei ?n Ausgangsklcmme der Phasenschiebercinrichtung (14) verbunden η ist. um das digitale Ausgangssignal (M X. MP) im Hauptkanal (A 1, AP) an einer dritten Ausgangskleinme (66,68) und das digitale Ausgang.ssignal (S I. SP) im Ncbenkanal auf einer vierten Ausgangsklcmme (70,72) zu übertragen, und daß die digitale Zahlcngenerator-Einrichtung (18) mit der dritten und der vierten Ausgangsklcmmt verbunden ist und auf die Zeitsteuersignalc anspricht.

   2. Modulator nach Anspruch 1. gekennzeichnet durch einen Digital-Analog-Wandler (20), der die digitalen Ausgangssignale von der digitalen Zahlcngenerator-Einrichtung in ein differenzielle*, analoges in der Phase umgetastetes Signal umwandelt.

   3. Modulator nach Anspruch 1 oder 2, dadurch so gekennzeichnet, daß die digitale Steuerstufe (12) weiterhin einen Serien-Parallel-Wandler (24), der auf die Zeitsteuersignale anspricht, um serielle digitale Daten in Dibits umzuwandeln, und eine Phasenschieber-Steuereinrichtung (28), welche auf das Pha- r> serischieber-Stcuersignal und auf die Dibits anspricht, um abhängig davon ein Phasenschieber-Steuersignal zu erzeugen, aufweist.

   Modulator nach einem der Ansprüche I bis 3, dadurch gekennzeichnet, daß die digitale Phasenschie- wi bereinrichmng (14) weiterhin folgende Teile aufweist:

   cine Einrichtung zur Erzeugung einer Mehrzahl von nit/citsignalen (50) in der Zcitsteucrcinriohiung (22). ein erstes -Schieberegister (38). welches auf die Bit- b^r> zeiisignale anspricht, um eine erste digitale Grüße und Polaiitatsausgangssignale an der ersten Ausgangsklcmme zu erzeugen.

   ein zweites Schieberegister (42), welches auf die Bitzeitsignale anspricht, um eine zweite digitale Größe und Polaritätsausgangssignalc an der zweiten Ausgangsklemme zu erzeugen,

   wobei die erste und die zweite digitale Größe sowie die Polaritälssignalc abwechselnd die digitalen Ausgangssignalc des Hauptkanals (A 1, APJund des Ncbenkanals (BX, BP) während aufeinanderfolgender Dibit-Signale darstellen, und
   eine Phasenschieber-1.ogikeinrichtung (40), welche mit dem ersten und dem zweiten Schieberegister (38, 42) verbunden ist, um in selektiver Weise deren Inhalt um einen vorgegebenen Betrag abhängig vom Phasenschieber-Steuersignal zu verschieben.

   5. Modulator nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die digitale Zahlengencrator-Einrichtung(18) weiterhin folgende Bauteile aufweist:

   einen Fcstspeicher (60), der mit der Mulliplexereinrichtung (16) verbunden ist und auf die Zcitsteuersignaic anspricht, un'i uigiiaie Signale zu erzeugen, welche für ein differcnzielles Phasenschieber-Umtast-Modulationssignal repräsentativ sind,
   einen digitalen Vorzeichen-Generator (62), der auf die Zeitsteucrsignale anspricht und mit der Multiplexereinrichtung (16) gekoppelt ist, um- ein digitales Ausgangssignal zu erzeugen, welches für die Polarität des diffcrenziellen Phasenschieber-Umtast-Modulalionssignals repräsentativ ist, und
   eine digitale Komplementiereinrichtung (64), welche auf den Vor/.eichen-Generator (62) anspricht, um in selektiver Weise die digitalen Ausgangssignale zu komplementieren, welche für ein differcnzielles Phasenschieber- Umtast-Modulationssignal repräsentativ sind.

   6. Digitaler Diffcreniial-Phascnumtast-Modulator zur Kodierung von digitalen Dibits, mit

   einer Empfangseinrichtung γ.-jr Aufnahme serieller Digitaldaten,

   einer ersten digitalen Logikschallung, welche auf die empfangenen Digitaldaten anspricht, um kodierte digitale Signale zu erzeugen, die eine Funktion der Amplitude einer Trägerwelle, welche um einen vorbestimmten Betrag zu einer früheren Trägerwelle phasenverschoben ist. und der Amplitude der früheren Trägerwelle ist, und

   einer zweiten digitalen Logikschaltung, welche auf die kodierten digitalen Signale anspricht, um die kodierten digitalen Signale arithmetisch zu kombinieren,

   dadurch gekennzeichnet.

   daß die zweite digitale Logikschaltung einen Festspeicher (60) aufweist, der die die arithmetisch kombinierten kodierten digitalen Signale darstellende Signalwcrle speichert und auf die kodierten digitalen Signale anspricht, um eine Mehrzahl von digitalen Signalen zu erzeugen, die den analogen Wert für ein differcnzielles Phasenschieber-1Jmtast-Ausgangssignal darstellen.

   7. Modulator nach Anspruch b, gekennzeichnet durch eine Einrichtung zur Umwandlung einer Mehrzahl von digitalen Signalen, welche für das differenzielle Phasenschieber- Um tasi- A usgangssigna I repräsentativ sind, in ein analoges diffcrcnziclles Phasensehii'ber-UmUisi-ModulationssignaI(20).

   8. Modulator nach Anspruch 7. dadurch gekennzeichnet, daß eine Fernmeldeleitung derart angeschlossen isl. daß sie das analoge, differenzielle l'ha-

   sensehieber-Umtasl-ModuIationssignal (78) aufweist.

   9. Modulator nach Anspruch 6, gekennzeichnet durch ein Halbleitersubstrat, auf dem die Empfangseinrichtung und die erste sowie die zweite digitale Logikschaltung angeordnet sind.