DE102009024947A1

DE102009024947A1 - Digitaler Modulator, digitales Modulationsverfahren, digitales Transceiversystem und Prüfvorrichtung

Info

Publication number: DE102009024947A1
Application number: DE102009024947A
Authority: DE
Inventors: Kiyotaka Ichiyama; Masahiro Ishida; Takahiro Yamaguchi
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2008-06-10
Filing date: 2009-06-10
Publication date: 2010-01-21
Also published as: JP5235165B2; US8014465B2; JP2009303212A; US20090304053A1

Abstract

Es ist ein digitaler Modulator vorgesehen, der eine Trägerwellen-Ausgabeschaltung, die eine Trägerwelle ausgibt, eine variable Verzögerungsschaltung, die die Trägerwelle verzögert, und eine Verzögerungsbetrags-Einstellschaltung, die einen Verzögerungsbetrag, um den die variable Verzögerungsschaltung die Trägerwelle verzögert, auf der Grundlage von übertragenen Übertragungsdaten einstellt, enthält. Die variable Verzögerungsschaltung kann eine Mehrstufen-Verzögerungspufferschaltung, in der Verzögerungspuffer, die ein Eingangssignal um einen Einheitsverschiebungsbetrag verzögern, in einer kaskadenförmigen Verbindung verbunden sind, enthalten, wobei die Mehrstufen-Verzögerungspufferschaltung die Trägerwelle in einem Verzögerungspuffer der ersten Stufe als Eingangssignal empfangen kann, und die Verzögerungsbetrags-Einstellschaltung kann einen Multiplexierer enthalten, der entweder ein Ausgangssignal der Trägerwellen-Ausgabeschaltung oder ein Ausgangssignal jeder Stufe der Mehrstufen-Verzögerungspufferschaltung auswählt, enthalten.

Description

HINTERGRUND
1. TECHNISCHES GEBIET
Die vorliegende Erfindung bezieht sich auf einen digitalen Modulator, eines digitales Modulationsverfahren, ein digitales Transceiversystem und eine Prüfvorrichtung. Insbesondere bezieht sich die vorliegende Erfindung auf einen digitalen Modulator, ein digitales Modulationsverfahren, ein digitales Transceiversystem und eine Prüfvorrichtung, die geeignet sind für eine Integration und zur Beschränkung des Energieverbrauchs.
2. STAND DER TECHNIK
Ein IQ-Modulator wird häufig für digitale Modulation verwendet, wie in der Japanischen Patentanmeldungs-Veröffentlichung Nr. 2004-274243 gezeigt ist. Der IQ-Modulator enthält einen Oszillator und zwei Multiplizierer, die eine Trägerwelle ausgeben, einen Phasenschieber, der die Phase des Eingangssignals um 90 Grad verschiebt und das so verschobene Signal ausgibt, und einen Addierer.

Zitierte Patentdokumente: Japanische Patentanmeldungs-Veröffentlichung Nr. 2004-274243 .

Da jedoch der digitale Modulator durch eine analoge Schaltung realisiert wird, werden die Implementierungsfläche und der Energieverbrauch unerwünscht groß.
ZUSAMMENFASSUNG
Es ist daher eine Aufgabe eines Aspekts der vorliegenden Erfindung, einen digitalen Modulator, ein digitales Modulationsverfahren, ein digitales Transceiversystem und eine Prüfvorrichtung vorzusehen, die in der Lage sind, die vorgenannten, den Stand der Technik begleitenden Nachteile zu überwinden. Die vorstehende und andere Aufgaben können durch in den unabhängigen Ansprüchen beschriebene Kombinationen gelöst werden. Die abhängigen Ansprüche definieren weitere vorteilhafte und beispielhafte Kombinationen der vorliegenden Erfindung.
Gemäß einem ersten, auf die vorliegende Erfindung bezogenen Aspekt enthält ein beispielhafter digitaler Modulator eine Trägerwellen-Ausgabeschaltung, die eine Trägerwelle ausgibt, eine variable Verzögerungsschaltung, die die Trägerwelle verzögert, und eine Verzögerungsbetrags-Einstellschaltung, die einen Verzögerungsbetrag einstellt, um den die variable Verzögerungsschaltung die Trägerwelle auf der Grundlage von übertragenen Übertragungsdaten verzögert.
Die variable Verzögerungsschaltung kann eine Mehrstufen-Verzögerungspufferschaltung enthalten, in der Verzögerungspuffer, die ein Eingangssignal um einen Einheitsverschiebungsbetrag verzögern, kaskadenförmig verbunden sind, wobei die Mehrstufen-Verzögerungspufferschaltung die Trägerwelle an einem Verzögerungspuffer der ersten Stufe als Eingangssignal empfangen kann, und die Verzögerungsbetrags-Einstellschaltung kann einen Multiplexierer enthalten, der entweder ein Ausgangssignal der Trägerwellen-Ausgabeschaltung oder ein Ausgangssignal von jeder Stufe der Mehrstufen-Verzögerungspufferschaltung auf der Grundlage der Übertragungsdaten auswählt.
Die Mehrstufen-Verzögerungspufferschaltung kann M – 1 Stufen aus Verzögerungspuffern in der kaskadenförmigen Verbindung enthalten, und jeder Verzögerungspuffer kann das Eingangssignal um einen Betrag verzögern, der durch Teilen eines Zyklus der Trägerwelle durch M erhalten wurde.
Die Verzögerungsbetrags-Einstellschaltung kann weiterhin ein Exklusiv-ODER-Glied enthalten, das zwei Eingangssignale empfängt, wobei ein Eingangssignal ein Wert eines 1 Bit-Abschnitts von N Bit-Übertragungsdaten zum Einstellen des Verzögerungsbetrags ist, und das andere Eingangssignal das Ausgangssignal des Multiplexierers ist, und der Multiplexierer kann das Ausgangssignal gemäß einem Wert von N – 1 Bits, die durch Entfernen des 1 Bit-Abschnitts aus den N Bit-Übertragungsdaten erhalten wurden, auswählen.
Die Mehrstufen-Verzögerungspufferschaltung kann 2^N-1 – 1 Stufen aus Verzögerungspuffern in der kaskadenförmigen Verbindung enthalten, und jeder Verzögerungspuffer kann das Eingangssignal um einen Betrag verzögern, der durch Teilen eines Zyklus der Trägerwelle durch 2^N erhalten wurde.
Die variable Verzögerungsschaltung kann eine Mehrstufen-Verzögerungspufferschaltung enthalten, enthaltend mehrere Verzögerungsschaltungen, die kaskadenförmig verbunden sind, wobei jede Verzögerungsschaltung einen Verzögerungspuffer enthalten kann, der ein Eingangssignal um einen Betrag verzögert, der geringer als oder gleich einem Zyklus der Trägerwelle ist, und eine Bypassschaltung, die den Verzögerungspuffer umgeht, wobei die Mehrstufen-Verzögerungspufferschaltung die Trägerwelle an der Verzögerungsschaltung der ersten Stufe als Eingangssignal empfangen kann und die Verzögerungsbetrags-Einstellschaltung einen Verzögerungsbetrag der Trägerwelle einstellen kann durch Auswählen entweder des Verzögerungspuffers oder der Bypassschaltung in jeder Verzögerungsschaltung auf der Grundlage der übertragenen Übertragungsdaten.
Die Mehrstufen-Verzögerungspufferschaltung kann L Stufen aus Verzögerungsschaltungen in der kaskadenförmigen Verbindung enthalten, und die Verzögerungspuffer in den Verzögerungsschaltungen in den L Stufen können das Eingangssignal um eine Periode verzögern, die durch Teilen des Zyklus der Trägerwelle jeweils durch 2¹, 2², 2³, 2^L erhalten wurde.
Die Mehrstufen-Verzögerungspufferschaltung kann L – 1 Stufen aus Verzögerungsschaltungen in der kaskadenförmigen Verbindung enthalten; die Verzögerungspuffer in den Verzögerungsschaltungen in den L – 1 Stufen können das Eingangssignal um eine Periode verzögern, das durch Teilen des Zyklus der Trägerwelle jeweils durch 2², 2³, ..., 2^L erhalten wurde; die Verzögerungsbetrags-Einstellschaltung kann weiterhin ein Exklusiv-ODER-Glied enthalten, das zwei Eingangssignale enthält, wobei ein Eingangssignal ein Wert eines 1 Bit-Abschnitts von N Bit-Übertragungsdaten zum Auswählen des Verzögerungsbetrags ist und das andere Eingangssignal das Ausgangssignal der Mehrstufen-Verzögerungspufferschaltung ist; und die Verzögerungsbetrags-Einstellschaltung kann den Verzögerungsbetrag der Trägerwelle einstellen durch Auswählen entweder des Verzögerungspuffers oder der Bypassschaltung in jeder Verzögerungsschaltung auf der Grundlage eines Wertes aus N – 1 Bits, die Entfernen des 1 Bit-Abschnitts aus den N Bit-Übertragungsdaten erhalten wurden.
Der digitale Modulator kann weiterhin eine Verzögerungsverriegelungsschleife enthalten, die eine Phasendifferenz-Ausgabeschaltung enthält, die die von der Trägerwellen-Ausgabeschaltung ausgegebene Trägerwelle und eine verzögerte Welle mit derselben Phase wie der der Trägerwelle über die variable Verzögerungsschaltung empfängt und eine Spannung gemäß einer Phasendifferenz zwischen der Trägerwelle und der verzögerten Welle ausgibt. Die Verzögerungsverriegelungsschleife kann die von der Phasendifferenz-Ausgabeschaltung ausgegebene Spannung zu den Verzögerungspuffern in der variablen Verzögerungsschaltung liefern, um den Verzögerungsbetrag der durch die variable Verzögerungsschaltung verzögerten Trägerwelle zurückzusetzen.
Der digitale Modulator kann weiterhin einen Codierer enthalten, der die Übertragungsdaten mit Verzögerungssteuerdaten zum Steuern des von der Verzögerungsbetrags-Einstellschaltung eingestellten Verzögerungsbetrags und Amplitudensteuerdaten zum Steuern der von der Amplitudenmodulationsschaltung modulierten Amplitude codiert. Die Verzögerungsbetrags-Einstellschaltung kann den Verzögerungsbetrag der Trägerwelle auf der Grundlage der von dem Codierer codierten Verzögerungssteuerdaten einstellen, und die Amplitudenmodulationsschaltung kann die Amplitude der Trägerwelle auf der Grundlage der von dem Codierer codierten Amplitudensteuerdaten modulieren.
Gemäß einem zweiten, auf die vorliegende Erfindung bezogenen Aspekt kann ein beispielhaftes digitales Modulationsverfahren die Schritte des Ausgebens einer Trägerwelle, des Verzögerns der Trägerwelle und des Einstellens eines Betrags, um den die Trägerwelle in dem Verzögerungsschritt auf der Grundlage der übertragenen Übertragungsdaten verzögert wird, enthalten.
Gemäß einem dritten, auf die vorliegende Erfindung bezogenen Aspekt kann ein beispielhaftes digitales Transceiversystem einen digitalen Modulator und einen Demodulator enthalten. Der digitale Modulator kann enthalten: eine Trägerwellen-Ausgabeschaltung, die eine Trägerwelle ausgibt, eine variable Verzögerungsschaltung, die die von der Trägerwellen-Ausgabeschaltung ausgegebene Trägerwelle verzögert, und eine Verzögerungsbetrags-Einstellschaltung, die einen Verzögerungsbetrag, um den die variable Verzögerungsschaltung die Trägerwelle verzögert, auf der Grund lage der übertragenen Übertragungsdaten einstellt. Der Demodulator kann enthalten: eine Bezugswellen-Ausgabeschaltung, die eine Bezugswelle ausgibt, die mit der Trägerwelle identisch ist, eine Phasenerfassungsschaltung, die eine Spannung entsprechend einer Phasendifferenz zwischen der verzögerten Trägerwelle und der Bezugswelle ausgibt, und einen Analog/Digital-Wandler, der die von der Phasenerfassungsschaltung ausgegebene Spannung in die Übertragungsdaten umwandelt.
Gemäß einem vierten, auf die vorliegende Erfindung bezogenen Aspekt kann eine beispielhafte Prüfvorrichtung enthalten: einen digitalen Modulator mit einer Trägerwellen-Ausgabeschaltung, die eine Trägerwelle ausgibt, eine variable Verzögerungsschaltung, die die Trägerwelle verzögert, und eine Verzögerungsbetrags-Einstellschaltung, die einen Verzögerungsbetrag, um den die variable Verzögerungsschaltung die Trägerwelle verzögert, auf der Grundlage der übertragenen Übertragungsdaten einstellt. Die Prüfvorrichtung kann eine geprüfte Vorrichtung durch Zuführen eines von dem digitalen Modulator ausgegebenen modulierten Signals zu der geprüften Vorrichtung prüfen.
Die Prüfvorrichtung kann weiterhin eine variable Phasenschaltung enthalten, die einen Zeitpunkt eines zu der geprüften Vorrichtung gelieferten Prüfsignals moduliert, und die variable Verzögerungsschaltung des digitalen Modulators kann die variable Phasenschaltung verwenden.
Die Zusammenfassung beschreibt nicht notwendigerweise alle erforderlichen Merkmale der Ausführungsbeispiele der vorliegenden Erfindung. Die vorliegende Erfindung kann auch eine Unterkombination der vorbeschriebenen Merkmale sein. Die vorstehenden und anderen Merkmale und Vorteile der vorliegenden Erfindung werden augenscheinlicher anhand der folgenden, in Verbindung mit den begleitenden Zeichnungen gegebenen Beschreibung der Ausführungsbeispiele.
KURZBESCHREIBUNG DER ZEICHNUNGEN
1 zeigt eine beispielhafte Konfiguration eines digitalen Modulators 1 gemäß einem vorliegenden Ausführungsbeispiel.
2 zeigt eine beispielhafte digitale Schaltung, die eine detaillierte Konfiguration des digitalen Modulators 1 beschreibt.
3 zeigt den Zeitpunkt jeder durch die Mehrstufen-Verzögerungspufferschaltung in den Multiplexierer 41 eingegebenen Trägerwelle.
4 zeigt eine andere beispielhafte digitale Schaltung, die eine detaillierte Konfiguration des digitalen Modulators 1 beschreibt.
5 zeigt den Zeitpunkt von als die IQ-Welle S(t) ausgegebenen Trägerwellen.
6 zeigt eine andere beispielhafte digitale Schaltung, die eine detaillierte Konfiguration des digitalen Modulators 1 beschreibt.
7 zeigt eine andere beispielhafte digitale Schaltung, die eine detaillierte Konfiguration des digitalen Modulators 1 beschreibt.
8 zeigt eine andere beispielhafte Konfiguration des digitalen Modulators 1 gemäß dem vorliegenden Ausführungsbeispiel.
9 zeigt eine andere beispielhafte Konfiguration des digitalen Modulators 1 gemäß dem vorliegenden Ausführungsbeispiel.
10 zeigt eine andere beispielhafte digitale Schaltung, die eine detaillierte Konfiguration des digitalen Modulators 1 beschreibt.
11 zeigt als die IQ-Welle S(t) ausgegebene Trägerwellen.
12 zeigt ein Signal-Raum-Diagramm eines M-QAM, in welchem die digital modulierten Digitalsignalpunkte in der IQ-Ebene ausgedrückt sind.
13 zeigt eine beispielhafte Konfiguration eines digitalen Transceiversystems gemäß dem vorliegenden Ausführungsbeispiel.
14 zeigt eine beispielhafte Konfiguration einer Prüfvorrichtung 100 gemäß dem vorliegenden Ausführungsbeispiel.
BESCHREIBUNG VON AUSFÜHRUNGSBEISPIELEN
Nachfolgend werden einige Ausführungsbeispiele der vorliegenden Erfindung beschrieben. Die Ausführungsbeispiele beschränken die Erfindung gemäß den Ansprüchen nicht, und alle Kombinationen der in den Ausführungsbeispielen beschriebenen Merkmale sind nicht notwendigerweise wesentlich für durch Aspekte der Erfindung vorgesehene Mittel.
1 zeigt eine beispielhafte Konfiguration eines digitalen Modulators 1 gemäß dem vorliegenden Ausführungsbeispiel. Der digitale Modulator 1 ist mit einer Trägerwellen-Ausgabeschaltung 2, einer variablen Verzögerungsschaltung 3 und einer Verzögerungsbetrags-Einstellschaltung 4 versehen.
Die Trägerwellen-Ausgabeschaltung 2 gibt eine Trägerwelle aus. Beispielsweise ist die Trägerwellen-Ausgabeschaltung 2 ein Oszillator, der ein Taktsignal ausgibt. Die Trägerwellen-Ausgabeschaltung 2 gibt die Trägerwelle zu der variable Verzögerungsschaltung 3 aus.
Die variable Verzögerungsschaltung 3 verzögert die Phase der eingegebenen Trägerwelle um einen durch die Verzögerungsbetrags-Einstellschaltung 4 eingestellten Verzögerungsbetrag. Die variable Verzögerungsschaltung 3 gibt die so verzögerte Trägerwelle als eine IQ-Welle S(t) aus.
Die Verzögerungsbetrags-Einstellschaltung 4 stellt den Verzögerungsbetrag gemäß den zu übertragenden Daten ein. Die Verzögerungsbetrags-Einstellschaltung 4 kann den Verzögerungsbetrag gemäß den durch die Trägerwelle zu übertragenden Daten einstellen. Die Übertragungsdaten können ein digitales Signal oder dergleichen sein.
2 zeigt eine beispielhafte digitale Schaltung, die eine detaillierte Konfiguration des digitalen Modulators 1 beschreibt. 2 stellt eine digitale Schaltung dar, die ein M-PSK-Modulator ist.
Die variable Verzögerungsschaltung 3 nach 1 hat eine Mehrstufen-Verzögerungspufferschaltung, in der mehrere Verzögerungspuffer 31 kaskadenförmig angeordnet sind, um die eingegebene Trägerwelle um einen Einheitsverschiebungsbetrag zu verzögern. Die Verzögerungszeit jedes Verzögerungspuffers 31 in der kaskadenförmigen Verbindung ist gleich dem Zyklus T/M der Trägerwelle. Die Anzahl von Stufen von Verzögerungspuffern in der kaskadenförmigen Verbindung ist gleich M – 1.
Hier wird M durch die Anzahl von Bits des übertragenen digitalen Signals bestimmt. Wenn beispielsweise ein 2-Bit-Datensignal übertragen wird, bestehen vier digitale Werte 00, 01, 10 und 11, und daher ist M gleich 4. Wenn ein 3-Bit-Signal übertragen wird, gibt es acht digitale Werte 000, 001, 010, 011, 100, 101, 110 und 111, und daher ist M gleich 8. In den vorstehend gezeigten Beispielen ist M gleich einer Potenz von 2.
Es ist festzustellen, dass M nicht notwendigerweise gleich einer Potenz von 2 sein muss, und es kann jeder Wert sein, solange M durch die Anzahl von übertragenen digitalen Werten bestimmt wird. Wenn beispielsweise fünf digitale Werte 000, 001, 010, 011 und 100 übertragen werden, ist M gleich 5.
Die Trägerwellen-Ausgabeschaltung 2 gibt die Trägerwelle zu dem Verzögerungspuffer 31 in der ersten Stufe der Mehrstufen-Verzögerungspufferschaltung aus. Der Verzögerungspuffer 31 der ersten Stufe verzögert die eingegebene Trägerwelle um einen Einheitsverschiebungsbetrag. Der Verzögerungspuffer 31 der ersten Stufe gibt die so verzögerte Trägerwelle zu dem Verzögerungspuffer 31 in der nachfolgenden Stufe aus. Der Verzögerungspuffer in jeder Stufe verzögert auf diese Weise die Trägerwelle. Die Mehrstufen-Verzögerungspufferschaltung gibt die Trägerwelle, die von der Trägerwellen-Ausgabeschaltung 2 ausgegeben wird, und die Trägerwellen, die durch die Verzögerungspuffer 31 in jeder Stufe verzögert werden, zu der Verzögerungsbetrags-Einstellschaltung 4 aus.
2 zeigt ein Beispiel, in welchem M = 4 ist. Demgemäß sind drei Verzögerungspuffer 31 in jeder kaskadenförmigen Verbindung enthalten. Der Verzögerungsbetrag jedes Verzögerungspuffers 31 ist gleich T/4, was gleich π/2 ist. Eine Stufe von Verzögerungspuffern 31 verzögert die Phase der Trägerwelle um π/2. Zwei Stufen von Verzögerungspuffern 31 verzögern die Phase um π. Drei Stufen von Verzögerungspuffern 31 verzögern die Phase um 3π/2.
Die Verzögerungsbetrags-Einstellschaltung 4 nach 2 enthält einen Multiplexierer 41. Der Multiplexierer 41 gibt die eingegebene Trägerwelle entsprechend θ(t) als die IQ-Welle S(t) aus aus den Trägerwellen verschiedener Phasen, die in den Multiplexierer 41 eingegeben werden. Mit anderen Worten, der Multiplexierer 41 bezeichnet die Trägerwelle, die von der Mehrstufen-Verzögerungspufferschaltung ausgegeben wird, als die IQ-Welle S(t).
Hier stellt θ(t) ein in den Multiplexierer 41 eingegebenes Signal dar. Der Wert des in den Multiplexierer in 2 eingegebenen θ(t) stellt die übertragenen digitalen Werte dar. Mit anderen Worten, der Multiplexierer 41 gibt die Trägerwelle mit einer Phase, die dem übertragenen digitalen Wert entspricht, als die IQ-Welle S(t) aus. Zu dieser Zeit kann jeder übertragene digitale Wert wie 00, 01, 10 und 11 mit einer Phase assoziiert werden, die durch die Mehrstufen-Verzögerungspufferschaltung verzögert ist. Mit anderen Worten, die digitalen Werte können den Phasen zugeteilt sein.
3 zeigt den Zeitpunkt jeder durch die in 2 gezeigte Mehrstufen-Verzögerungspufferschaltung in den Multiplexierer 41 eingegebenen Trägerwelle. In 3 stellt (1) die Trägerwelle dar, die direkt in den Multiplexierer 41 eingegeben wird, ohne durch die Verzögerungspuffer 31 in der Mehrstufen-Verzögerungspufferschaltung verzögert zu werden. Mit anderen Worten, die durch (1) dargestellte Trägerwelle wird durch die Trägerwellen-Ausgabeschaltung 2 ausgegeben. In 3 stellt (2) die Trägerwelle dar, die von dem Multiplexierer 41 ausgegeben wird, nachdem sie durch den Verzögerungspuffer 31 der ersten Stufe verzögert wurde.
In 3 stellt (3) die Trägerwelle dar, die zu dem Multiplexierer 41 ausgegeben wird, nachdem sie durch zwei Stufen von Verzögerungspuffern 31 verzögert wurde, und (4) stellt die Trägerwelle dar, die zu dem Multiplexierer 41 ausgegeben wird, nachdem sie durch drei Stufen von Verzögerungspuffern 31 verzögert wurde.
In 3 wird die Phase der Trägerwelle (2) durch t₁ – t₀ verzögert, was gleich T/4 ist, in Beziehung der Phase der Trägerwelle (1). Die Phase der Trägerwelle (3) ist um t₂ – t₀, was gleich 2T/4 ist, in Beziehung zu der Phase der Trägerwelle (1) verzögert. Die Phase der Trägerwelle (4) ist um t₃ – t₀, was gleich 3T/4 ist, in Beziehung zur Phase der Trägerwelle (1) verzögert.
Der Multiplexierer 41 bezeichnet die Trägerwelle mit einer Phase entsprechend dem übertragenen digitalen Wert als die IQ-Welle S(t) und gibt diese IQ-Welle S(t) aus. Wenn beispielsweise die Phase T/4 dem digitalen Wert 01 entspricht und θ(t) gleich 01 ist, gibt der Multiplexierer 41 die um T/4, was gleich π/2 ist, verzögerte Trägerwelle als die IQ-Welle S(t) aus, wie durch (2) in 3 gezeigt ist. Wenn die Phase 2T/4 dem digitalen Wert 10 entspricht und θ(t) gleich 10 ist, gibt der Multiplexierer 41 die um 2T/4, was gleich π ist, verzögerte Trägerwelle als die IQ-Welle S(t) aus, wie durch (3) in 3 gezeigt ist. Auf diese Weise kann der digitale Modulator 1 die Phase der von der Trägerwellen-Ausgabeschaltung 2 ausgegebenen Trägerwelle modulieren, um dem übertragenen digitalen Wert zu entsprechen.
4 zeigt eine andere beispielhafte digitale Schaltung, die eine detaillierte Konfiguration des digitalen Modulators 1 beschreibt. 4 stellt eine digitale Schaltung dar, die ein M-PSK-Modulator ist, wobei M = 8 ist. Die Konfigurationen in 4, die identisch mit denjenigen in 2 sind, haben dieselben Bezugszahlen, und nur unterschiedliche Punkte werden beschrieben.
Der Verzögerungsbetrag, auch bekannt als die Verzögerungszeit, jedes variablen Verzögerungspuffers 31 in der kaskadenförmigen Verbindung der in 4 gezeigten Mehrstufen-Verzögerungspufferschaltung ist gleich TIM, wobei T der Zyklus der Trägerwelle ist. Die Anzahl von Stufen von Verzögerungspuffern 31 in der kaskadenförmigen Verbindung ist gleich M/2 – 1.
4 zeigt ein Beispiel, in welchem M = 8 ist. Demgemäß sind drei Verzögerungspuffer 31 in der kaskadenförmigen Verbindung vorgesehen. Der Verzögerungsbetrag jedes Verzögerungspuffers 31 ist gleich T/8. Daher verzögert der Verzögerungspuffer der ersten Stufe die Phase um π/4, zwei Stufen von Verzögerungspuffern verzögern die Phase um 2π/4, und drei Stufen von Verzögerungspuffern verzögern die Phase um 3π/4.
Wenn ein Exklusiv-ODER-Glied 42 vorgesehen ist, wie nachfolgend beschrieben wird, verbleibt eine Überschussphase, wenn M nicht gleich einer Potenz von 2 ist, was bedeutet, dass eine Trägerwelle mit einer Phase, die nicht einem digitalen Wert zugeteilt ist, ausgegeben wird. Demgemäß ist M wünschenswerterweise gleich einer Potenz von 2, wenn das Exklusiv-ODER-Glied 42 vorgesehen ist. Wenn die Übertragungsdaten N-Bit-Daten sind, kann die Mehrstufen-Verzögerungspufferschaltung 2^N-1 – 1 Stufen der Verzögerungspuffer 31 in der kaskadenförmigen Verbindung enthalten. Der Verzögerungsbetrag der Verzögerungspuffer 31 kann gleich T/2^N sein.
Die Verzögerungsbetrags-Einstellschaltung 4 in 4 enthält das Exklusiv-ODER-Glied 42 zusätzlich zu dem Multiplexierer 41. Der Multiplexierer 41 gibt die Trägerwelle mit der Phase entsprechend dem Wert des eingegebenen θ(t) aus, wie vorstehend beschrieben ist. Die von dem Multiplexierer 41 ausgegebene Trägerwelle wird in das Exklusiv-ODER-Glied 42 eingegeben. Zu dieser Zeit kann jeder Wert von θ(t) mit einer Phase, die durch die Verzögerung durch die Mehrstufen-Verzögerungspufferschaltung erhalten wurde, assoziiert werden.
Abhängig von dem eingegebenen P(t) (i) gibt das Exklusiv-ODER-Glied 42 entweder die eingegebene Trägerwelle ohne Änderung als die IQ-Welle S(t) aus oder (ii) invertiert die eingegebene Trägerwelle, was äquivalent einer Verzögerung der Phase der eingegebenen Trägerwelle um π ist, und gibt die so invertierte Trägerwelle als die IQ-Welle S(t) aus. Wenn hier das eingegebene P(t) gleich 0 ist, gibt das Exklusiv-ODER-Glied 42 die eingegebene Trägerwelle als die IQ-Welle S(t) aus. Wenn das eingegebene P(t) gleich 1 ist, gibt das Exklusiv-ODER-Glied 42 die invertierte eingegebene Trägerwelle als die IQ-Welle S(t) aus.
Bei dem in den Multiplexierer nach 4 eingegebenen Wert θ(t) ist ein Bit aus dem übertragenen digitalen Wert entfernt. Der in das Exklusiv-ODER-Glied eingegebene Wert P(t) ist ein Bit des übertragenen digitalen Werts. Wenn beispielsweise der übertragene digitale Wert gleich 011 ist, ist θ(t) gleich 11 und P(t) ist gleich 0. Wenn der übertragene digitale Wert gleich 100 ist, ist θ(t) gleich 00 und P(t) ist gleich 1. Wie gezeigt ist, ist P(t) die erste Ziffer des übertragenen digitalen Werts, und θ(t) sind alle Ziffern mit Ausnahme der ersten Ziffer.
5 zeigt den Zeitpunkt der Trägerwellen, die als die IQ-Welle S(t) ausgegeben werden können. In 5 wird die Phase der Trägerwelle (2) um t₁ – t₀, was gleich T/8 ist, in Beziehung auf die Phase der Trägerwelle (1) verzögert. Die Phase der Trägerwelle (3) ist um t₂ – t₀, was gleich 2T/8 ist, in Beziehung zur Phase der Trägerwelle (1) verzögert. Die Phase der Trägerwelle (4) ist um t₃ – t₀, was gleich 3T/8 ist, in Beziehung zur Phase der Trägerwelle (1) verzögert.
Weiterhin ist die Trägerwelle (5) der inverse Wert der Trägerwelle (1), die Trägerwelle (6) ist der inverse Wert der Trägerwelle (2), die Trägerwelle (7) ist der inverse Wert der Trägerwelle (3), und die Trägerwelle (8) ist der inverse Wert der Trägerwelle (4).
Die Trägerwellen (1) bis (4) in 5 stellen die über die Mehrstufen-Verzögerungspufferschaltung in den Multiplexierer 41 eingegebenen Trägerwellen dar. Wenn die Phase 0 so eingestellt ist, dass sie dem digitalen 00 entspricht, und der übertragene digitale Wert gleich 000 oder 100 ist, ist θ(t) gleich 00, und daher gibt der Multiplexierer 41 die Trägerwelle (1) ohne Verzögerung der Phase aus. Wenn der übertragene digitale Wert gleich 000 ist, ist P(t) gleich 0, und daher gibt das Exklusiv-ODER-Glied 42 die ungeänderte Trägerwelle (1) als die IQ-Welle S(t) aus. Wenn andererseits der übertragene digitale Wert gleich 100 ist, ist P(t) gleich 1, und daher invertiert das Exklusiv-ODER-Glied 42 die Phase der Trägerwelle (1), um die Trägerwelle (5) zu erhalten, und gibt diese Trägerwelle (5) als die IQ-Welle S(t) aus.
Wenn die Phase T/8 so eingestellt ist, dass sie dem digitalen Wert 01 entspricht, und der übertragene digitale Wert gleich 001 oder 100 ist, ist θ(t) gleich 01, und daher gibt der Multiplexierer 41 die Trägerwelle (2), deren Phase um T/8 verzögert ist, aus. Wenn der übertragene digitale Wert gleich 001 ist, ist P(t) gleich 0, und daher gibt das Exklusiv-ODER-Glied 42 die Trägerwelle (2) als die IQ-Welle S(t) aus. Wenn andererseits der übertragene digitale Wert gleich 101 ist, ist P(t) gleich 1, und daher invertiert das Exklusiv-ODER-Glied die Phase der Trägerwelle (2), um die Trägerwelle (6) zu erhalten, und gibt diese Trägerwelle (6) als die IQ-Welle S(t) aus.
Wenn die Phase 2T/8 so eingestellt ist, dass sie dem digitalen Wert 10 entspricht und der übertragene digitale Wert gleich 010 oder 110 ist, ist θ(t) gleich 10, und daher gibt der Multiplexierer 41 die Trägerwelle (3), deren Phase um 2T/8 verzögert ist, aus. Wenn der übertragene digitale Wert gleich 010 ist, ist P(t) gleich 0, und daher gibt das Exklusiv-ODER-Glied 42 die Trägerwelle (3) als die IQ-Welle S(t) aus. Wenn andererseits der übertragene digitale Wert gleich 110 ist, ist P(t) gleich 1, und daher invertiert das Exklusiv-ODER-Glied die Phase der Trägerwelle (3), um die Trägerwelle (7) zu erhalten, und gibt diese Trägerwelle (7) als die IQ-Welle S(t) aus.
Wenn die Phase 3T/8 so eingestellt ist, dass sie dem digitalen Wert 11 entspricht, und der übertragene digitale Wert gleich 011 oder 111 ist, ist θ(t) gleich 11, und daher gibt der Multiplexierer 41 die Trägerwelle (4) mit einer um 3T/8 verzögerten Phase aus. Wenn der übertragene digitale Wert gleich 011 ist, ist P(t) gleich 0, und daher gibt das Exklusiv-ODER-Glied 42 die Trägerwelle (4) als die IQ-Welle S(t) aus. Wenn andererseits der übertragene digitale Wert gleich 111 ist, ist P(t) gleich 1, und daher invertiert das Exklusiv-ODER-Glied die Phase der Trägerwelle (4), um die Trägerwelle (8) zu erhalten, und gibt diese Trägerwelle (8) als die IQ-Welle S(t) aus. Auf diese Weise kann der digitale Modulator 1 die Phase der von der Trägerwellen-Ausgabeschaltung 2 ausgegebenen Trägerwelle so modulieren, dass sie dem übertragenen digitalen Wert entspricht.
6 zeigt eine andere beispielhafte digitale Schaltung, die eine detaillierte Konfiguration des digitalen Modulators 1 beschreibt. 6 stellt eine digitale Schaltung dar, die ein M-PSK-Modulator ist, bei dem M = 8 ist. Die Konfigurationen in 6, die identisch mit denjenigen in 2 sind, haben dieselben Bezugszahlen, und nur unterschiedliche Punkte werden beschrieben. Die in 6 gezeigte variable Verzögerungsschaltung 3 enthält eine Mehrstufen-Verzögerungspufferschaltung, bei der mehrere Verzögerungsschaltungen 32 kaskadenförmig verbunden sind, und jede Verzögerungsschaltung 32 enthält einen Verzögerungspuffer 31 und eine Bypassschaltung zum Umgehen des Verzögerungspuffers 31. Jeder Verzögerungspuffer 31 verzögert ein Eingangssignal um irgendeinen Betrag, der geringer als oder gleich dem Zyklus der Trägerwelle ist.
Der Verzögerungsbetrag des Verzögerungspuffers 31 in jeder Verzögerungsschaltung 32 ist für jede Verzögerungsschaltung 32 unterschiedlich. Wenn die Anzahl von Stufen von Verzögerungsschaltungen 32 in der kaskadenförmigen Verbindung auf L gesetzt ist, ist der Verzögerungsbetrag des Verzögerungspuffers 31 in der Verzögerungsschaltung 32 der ersten Stufe gleich T/2¹, der Verzögerungsbetrag des Verzögerungspuffers 31 in der Verzögerungsschaltung 32 der zweiten Stufe ist gleich T/2², ..., und der Verzögerungsbetrag des Verzögerungspuffers 31 in der Verzögerungsschaltung 32 der L-ten Stufe ist gleich T/2^L, wobei T der Zyklus der Trägerwelle ist.
Da drei Stufen von Verzögerungsschaltungen 32 in 6 vorhanden sind, ist der Verzögerungsbetrag des Verzögerungspuffers 31 in der Verzögerungsschaltung 32 der ersten Stufe gleich T/2¹, was T/2 ist, der Verzögerungsbetrag des Verzögerungspuffers 31 in der Verzögerungsschaltung 32 der zweiten Stufe ist gleich T/2², was T/4 ist, und der Verzögerungsbetrag des Verzögerungspuffers 31 in der Verzögerungsschaltung 32 der dritten Stufe ist gleich T/2³, was gleich T/8 ist.
Die Anzahl von Stufen L von Verzögerungsschaltungen 32 in der kaskadenförmigen Verbindung bestimmt die Anzahl von Bits in dem übertragenen digitalen Signal so, dass die Anzahl von Bits in dem übertragenen digitalen Signal gleich L ist. Beispielsweise gibt es drei Stufen in der kaskadenförmigen Verbindung, wenn ein digitales 3-Bit-Signal übertragen wird, und es gibt fünf Stufen in der kaskadenförmigen Verbindung, wenn ein 5-Bit-Signal übertragen wird.
Jede Verzögerungsschaltung 32 enthält einen Schalter SW1 an einem Ausgangsende des Verzögerungspuffers 31 und einen Schalter SW2 in der Bypassschaltung für den Verzögerungspuffer 31. Wenn der eine der Schalter SW1 oder SW2 eingeschaltet ist, ist der andere ausgeschaltet. Auf diese Weise kann die Verzögerungsschaltung 32 selektiv entweder die eingegebene Trägerwelle oder die eingegebene Trägerwelle, die durch den Verzögerungspuffer 31 verzögert wurde, ausgeben.
Die in 6 gezeigte Verzögerungsbetrags-Einstellschaltung 4 enthält eine Auswahlschaltung 43. Die Auswahlschaltung 43 stellt den Verzögerungsbetrag der Phase der von der Mehrstufen-Verzögerungspufferschaltung ausgegebenen Trägerwelle durch Verbinden oder durch Trennen der Schalter SW1 und SW2 in jeder Verzögerungsschaltung 32 gemäß dem übertragenen digitalen Signal ein. Hier wird in jeder Verzögerungsschaltung 32 der Schalter SW2 eingeschaltet, wenn der Schalter SW1 ausgeschaltet ist, und der Schalter SW2 wird ausgeschaltet, wenn der Schalter SW1 eingeschaltet wird. Weiterhin wird jede durch die Mehrstufen-Verzögerungspufferschaltung verzögerte Phase vorher mit einem digitalen Wert assoziiert.
Wenn die Phase 3T/8 dem digitalen Wert 011 entspricht und der übertragene Wert gleich 011 ist, muss die Phase der Trägerwelle um 3T/8 verzögert werden. Demgemäß schaltet die Auswahlschaltung 43 den Schalter SW1 aus und den Schalter SW2 in der Verzögerungsschaltung 32 der ersten Stufe ein. Die Auswahlschaltung 43 schaltet sowohl in der Verzögerungsschaltung 32 der zweiten Stufe als auch in der Verzögerungsschaltung 32 der dritten Stufe den Schalter SW1 ein und den Schalter SW2 aus. Auf diese Weise kann die Mehrstufen-Verzögerungspufferschaltung die Trägerwelle, die durch den Verzögerungspuffer 31 jeweils in der Verzögerungsschaltung 32 der zweiten Stufe und der Verzögerungsschaltung 32 der dritten Stufe verzögert wurde, als die IQ-Welle S(t) ausgeben.
Wenn die Phase 6T/8 dem digitalen Wert 110 entspricht und der übertragene digitale Wert gleich 110 ist, muss die Phase der Trägerwelle um 6T/8 verzögert werden. Demgemäß schaltet die Auswahlschaltung 43 jeweils in der Verzögerungsschaltung 32 der ersten Stufe und der Verzögerungsschaltung 32 der zweiten Stufe den Schalter SW1 ein und den Schalter SW2 aus. Die Auswahlschaltung 43 schaltet in der Verzögerungsschaltung 32 der dritten Stufe den Schalter SW1 aus und den Schalter SW2 ein. Auf diese Weise kann die Mehrstufen-Verzögerungspufferschaltung die Trägerwelle, die durch den Verzögerungspuffer 31 jeweils in der Verzögerungsschaltung 32 der ersten Stufe und der Verzögerungsschaltung 32 der zweiten Stufe verzögert wurde, als die IQ-Welle S(t) ausgeben. Auf diese Weise kann der digitale Modulator 1 die Phase der von der Trägerwellen-Ausgabeschaltung 2 ausgegebenen Trägerwelle so modulieren, dass sie dem übertragenen digitalen Wert entspricht.
7 zeigt eine andere beispielhafte digitale Schaltung, die eine detaillierte Konfiguration des digitalen Modulators 1 beschreibt. 7 stellt eine digitale Schaltung dar, die ein M-PSK-Modulator ist, wobei M = 8 ist. Die Konfigurationen in 7, die identisch mit denjenigen in den 4 oder 6 sind, haben dieselben Bezugszahlen, und nur unterschiedliche Punkte werden beschrieben.
In 7 ist der Verzögerungsbetrag des Verzögerungspuffers 31 in jeder Verzögerungsschaltung 32 für jede Verzögerungsschaltung 32 unterschiedlich. Die Anzahl von Stufen von Verzögerungsschaltungen 32 in der kaskadenförmigen Verbindung ist auf L-1 gesetzt. Der Verzögerungsbetrag des Verzögerungspuffers 31 in der Verzögerungsschaltung 32 der ersten Stufe ist gleich T/2², der Verzögerungsbetrag des Verzögerungspuffers 31 in der Verzögerungsschaltung 32 der zweiten Stufe ist gleich T/2³, ..., und der Verzögerungsbetrag des Verzögerungspuffers 31 in der Verzöge rungsschaltung 32 der (L-1)-ten Stufe ist gleich T(2¹.
Da zwei Stufen von Verzögerungsschaltungen 32 in 7 vorhanden sind, ist der Verzögerungsbetrag des Verzögerungspuffers 31 in der Verzögerungsschaltung 32 der ersten Stufe gleich T/2², was gleich T/4 ist, und der Verzögerungsbetrag des Verzögerungspuffers 31 in der Verzögerungsschaltung 32 der zweiten Stufe ist gleich T/2³, was T/8 ist.
Die in 6 gezeigte Verzögerungsbetrags-Einstellschaltung 4 enthält das Exklusiv-ODER-Glied 42 zusätzlich zu der Auswahlschaltung 43. Die Auswahlschaltung 43 stellt den Verzögerungsbetrag der Phase der von der Mehrstufen-Verzögerungspufferschaltung ausgegebenen Trägerwelle durch Verbinden oder Trennen der Schalter SW1 und SW2 in jeder Verzögerungsschaltung 32 gemäß einem Wert, der durch Entfernen einer Ziffer aus dem übertragenen digitalen Signal erhalten wurde, ein. Hier wird jede durch die Mehrstufen-Verzögerungspufferschaltung verzögerte Phase vorher mit einem Wert assoziiert, der durch Entfernen einer Ziffer aus dem digitalen Wert erhalten wurde. Die Mehrstufen-Verzögerungspufferschaltung gibt die Trägerwelle zu dem Exklusiv-ODER-Glied 42 aus.
Wie vorstehend beschrieben ist, ist P(t) gleich einem Bit des übertragenen digitalen Werts. In Abhängigkeit von dem eingegebenen P(t) (i) gibt das Exklusiv-ODER-Glied 42 entweder die eingegebene Trägerwelle ohne Änderung als die IQ-Welle S(t) aus oder (ii) invertiert die eingegebene Trägerwelle, was äquivalent einer Verzögerung der Phase der eingegebenen Trägerwelle um π ist, und gibt die so invertierte Trägerwelle als die IQ-Welle S(t) aus. Hier gibt, wenn das eingegebene P(t) gleich 0 ist, das Exklusiv-ODER-Glied 42 die eingegebene Trägerwelle als die IQ-Welle S(t) aus. Wenn das eingegebene P(t) gleich 1 ist, gibt das Exklusiv-ODER-Glied 42 die invertierte eingegebene Trägerwelle als die IQ-Welle S(t) aus.
Wenn die Phase 0 so eingestellt ist, dass sie dem digitalen Wert 00 entspricht, und der übertragene digitale Wert gleich 000 oder 100 ist, ist der digitale Wert, aus dem die erste Ziffer entfernt ist, gleich 00. Demgemäß ist die Phase um 0 zu verzögern, und daher schaltet die Auswahlschaltung 42 den Schalter SW1 aus und schaltet den Schalter SW2 ein, jeweils in der Verzögerungsschaltung 32 der ersten Stufe und der Verzögerungsschaltung 32 der zweiten Stufe. Auf diese Weise gibt die Mehrstufen-Verzögerungspufferschaltung die Trägerwelle mit einer Phase, die nicht verzögert ist, aus, wie durch (1) in 5 gezeigt ist. Wenn der übertragene digitale Wert gleich 001 ist, ist P(t) gleich 0, und daher gibt das Exklusiv-ODER-Glied 42 die Trägerwelle (1) als die IQ-Welle S(t) aus. Wenn der übertragene digitale Wert gleich 100 ist, ist P(t) gleich 1, und daher invertiert das Exklusiv-ODER-Glied 42 die Trägerwelle (1), um die Trägerwelle (5) zu erhalten, wie in 5 gezeigt ist, und gibt diese Trägerwelle (5) als die IQ-Welle S(t) aus.
Wenn die Phase T/8 so eingestellt ist, dass sie dem digitalen Wert 01 entspricht, und der übertragene digitale Wert gleich 001 oder 101 ist, ist der digitale Wert, aus dem die erste Ziffer entfernt wurde, gleich 01. Demgemäß ist die Phase um T/8 zu verzögern, und daher schaltet die Auswahlschaltung 43 in der Verzögerungsschaltung 32 der ersten Stufe den Schalter SW1 aus und den Schalter SW2 ein. Die Aus wahlschaltung 43 schaltet auch in der Verzögerungsschaltung 32 der zweiten Stufe den Schalter SW1 ein und den Schalter SW2 aus. Auf diese Weise gibt die Mehrstufen-Verzögerungspufferschaltung die Trägerwelle mit einer Phase, die um T/8 verzögert ist, aus, wie durch (2) in 5 gezeigt ist.
Wenn der übertragene digitale Wert gleich 001 ist, ist Pt) gleich 0, und daher gibt das Exklusiv-ODER-Glied 42 die Trägerwelle (2) als die IQ-Welle S(t) aus. Wenn der übertragene digitale Wert gleich 101, ist P(t) gleich 1, und daher invertiert das Exklusiv-ODER-Glied 42 die Trägerwelle (2), um die Trägerwelle (6) zu erhalten, wie in 5 gezeigt ist, und gibt die Trägerwelle (6) als die IQ-Welle S(t) aus.
Wenn die Phase 2T/8 gesetzt ist, um dem digitalen Wert 10 zu entsprechen, und der übertragene digitale Wert gleich 010 oder 110 ist, ist der digitale Wert, aus dem die erste Ziffer entfernt wurde, gleich 10. Demgemäß ist die Phase um 2T/8 zu verzögern, und daher schaltet die Auswahlschaltung 43 in der Verzögerungsschaltung 32 der ersten Stufe des Schalter SW1 ein und den Schalter SW2 aus. Die Auswahlschaltung 43 schaltet auch in der Verzögerungsschaltung 32 der zweiten Stufe den Schalter SW1 aus und den Schalter SW2 ein. Auf diese Weise gibt die Mehrstufen-Verzögerungspufferschaltung die Trägerwelle mit einer Phase, die um 2T/8 verzögert wurde, aus, wie durch (3) in 5 gezeigt ist.
Wenn der übertragene digitale Wert gleich 010 ist, ist P(t) gleich 0, und daher gibt das Exklusiv-ODER-Glied 42 die Trägerwelle (3) als die IQ-Welle S(t) aus. Wenn der übertragene digitale Wert gleich 110 ist, ist P(t) gleich 1, und daher invertiert das Exklusiv-ODER-Glied 42 die Trägerwelle (3), um die Trägerwelle (7) zu erhalten, wie in 5 gezeigt ist, und gibt diese Trägerwelle (7) als die IQ-Welle S(t) aus.
Wenn die Phase 3T/8 so eingestellt ist, dass sie dem digitalen Wert 11 entspricht, und der übertragene digitale Wert gleich 011 oder 111 ist, ist der digitale Wert aus dem die erste Ziffer entfernt wurde, gleich 11. Demgemäß ist die Phase um 3T/8 zu verzögern, und daher schaltet die Auswahlschaltung 43 jeweils in der Verzögerungsschaltung 32 der ersten Stufe und der Verzögerungsschaltung 32 der zweiten Stufe den Schalter SW1 ein und den Schalter SW2 aus. Auf diese Weise gibt die Mehrstufen-Verzögerungspufferschaltung die Trägerwelle mit einer Phase, die um 3T/8 verzögert wurde, aus, wie durch (4) in 5 gezeigt ist.
Wenn der übertragene digitale Wert gleich 011 ist, ist P(t) gleich 0, und daher gibt das Exklusiv-ODER-Glied 42 die Trägerwelle (4) als die IQ-Welle S(t) aus. Wenn der übertragene digitale Wert gleich 111 ist, ist P(t) gleich 1, und daher invertiert das Exklusiv-ODER-Glied 42 die Trägerwelle (4), um die Trägerwelle (8) zu erhalten, wie in 5 gezeigt ist, und gibt diese Trägerwelle (8) als die IQ-Welle S(t) aus. Auf diese Weise kann der digitale Modulator 1 die Phase der von der Trägerwe4llen-Ausgabeschaltung 2 ausgegebenen Trägerwelle modulieren, um dem übertragenen digitalen Wert zu entsprechen.
8 zeigt eine andere beispielhafte Konfiguration des digitalen Modulators 1 gemäß dem vorliegenden Ausführungsbeispiel. Die Konfigurationen in 8, die dieselben wie diejenigen in 1 sind, haben dieselben Bezugszahlen, und nur die unterschiedlichen Punkte werden beschrieben. Der in 8 gezeigte digitale Modulator 1 ist ein Beispiel für den digitalen Modulator 1 in 1 mit einer hinzugefügten Verzögerungsverriegelungs-Schleifenschaltung. Der digitale Modulator nach 8 ist mit einer identischen Phasenverzögerungsschaltung 5 und einer Phasendifferenz-Ausgabeschaltung 6 zusätzlich zu der Trägerwellen-Ausgabeschaltung 2, der variablen Verzögerungsschaltung 3 und der Verzögerungsbetrags-Einstellschaltung 4 versehen.
Die Verzögerungsschaltung 5 für die identische Phase verzögert die Trägerwellen mit einer durch die variable Verzögerungsschaltung 3 verzögerten Phase derart, dass diese Trägerwelle eine Phase hat, die identisch mit der Phase der von der Trägerwellen-Ausgabeschaltung 2 ausgegebenen Trägerphase ist. Die Verzögerungsschaltung 5 für die identische Phase gibt die so verzögerte Welle zu der Phasendifferenz-Ausgabeschaltung 6 aus. Die Verzögerungsschaltung 5 für die identische Phase kann einen Verzögerungspuffer 31 enthalten.
Die Phasendifferenz-Ausgabeschaltung 6 empfängt die von der Trägerwellen-Ausgabeschaltung 2 ausgegebene Trägerwelle und die von der Verzögerungsschaltung 5 für die identische Phase ausgegebene verzögerte Welle. Die Phasendifferenz-Ausgabeschaltung 6 erfasst eine Spannung auf der Grundlage der Phasendifferenz zwischen der Trägerwelle und der verzögerten Welle. Die Phasendifferenz-Ausgabeschaltung 6 gibt diese Spannung zu der variablen Verzögerungsschaltung und der Verzögerungsschaltung 5 für die identische Phase aus, um die variable Verzögerungsschaltung 3 und die Verzögerungsschaltung 5 für die identische Phase auf einen Anfangszustand zurückzusetzen. Mit anderen Worten, die Phasendifferenz-Ausgabeschaltung 6 setzt die variable Verzögerungsschaltung 3 und die Verzögerungsschaltung 5 für die identische Phase zurück, um jegliche Differenz zwischen den Phasen der von der Trägerwellen-Ausgabeschaltung 2 ausgegebenen Trägerwelle und der von der Verzögerungsschaltung 5 für die identische Phase ausgegebenen verzögerten Welle zu eliminieren.
Die Phasendifferenz-Ausgabeschaltung 6 ist mit einer Ladungspumpe und einem Schleifenfilter in einer Kathodenverbindung versehen. Die Phasendifferenz-Ausgabeschaltung 6 gibt die erfasste Spannung zu der Ladungspumpe aus. Die von dem Schleifenfilter ausgegebene Spannung kann zu der variablen Verzögerungsschaltung 3 und der Verzögerungsschaltung 5 für die identische Phase geliefert werden.
Wenn die Trägerwellen-Ausgabeschaltung 2, die variable Verzögerungsschaltung 3 und die Verzögerungsbetrags-Einstellschaltung 4 des in 8 gezeigten digitalen Modulators 1 dieselbe Konfiguration wie die Trägerwellen-Ausgabeschaltung 2, die variable Verzögerungsschaltung 3 und die Verzögerungsbetrags-Einstellschaltung 4, die in den 2 und 3 gezeigt sind, haben, kann die Trägerwelle, die durch alle Verzögerungspuffer 31 in der variablen Verzögerungsschaltung 3 verzögert wurden, in die Verzögerungsschaltung 5 für die identische Phase eingegeben werden, und die IQ-Welle S(t) kann auch in die Verzögerungsschaltung 5 für die identische Phase eingegeben werden.
Die Phasendifferenz-Ausgabeschaltung 6 gibt die erfasste Spannung zu jedem Verzögerungspuffer 31 in der variablen Verzögerungsschaltung 3 und jeden Verzögerungspuffer 31 in der Verzögerungsschaltung 5 für die identische Phase aus, wodurch die Verzögerungspuffer 31 zurückgesetzt werden. Auf diese Weise kann die Phasendifferenz-Ausgabeschaltung 6 die Verzögerungsbeträge der Verzögerungspuffer 31 genau einstellen.
Wenn die Trägerwellen-Ausgabeschaltung 2, die variable Verzögerungsschaltung 3 und die Verzögerungsbetrags-Einstellschaltung 4 des in 8 gezeigten digitalen Modulators 1 dieselbe Konfiguration wie die Trägerwellen-Ausgabeschaltung 2, die variable Verzögerungsschaltung 3 und die Verzögerungsbetrags-Einstellschaltung 4, die in den 6 und 7 gezeigt sind, haben, kann die Trägerwelle, die durch die variable Verzögerungsschaltung 3, wenn jede Verzögerungsschaltung 32 in der variablen Verzögerungsschaltung 3 den Schalter SW1 eingeschaltet und den Schalter SW2 ausgeschaltet hat, verzögert wurde, zu der Verzögerungsschaltung 5 für die identische Phase ausgegeben werden. Die IQ-Welle S(t) kann in die Verzögerungsschaltung 5 für die identische Phase eingegeben werden.
Die Phasendifferenz-Ausgabeschaltung 6 gibt die erfasste Spannung zu der Verzögerungsschaltung 32 in jedem Verzögerungspuffer 31 in der variablen Verzögerungsschaltung 3 und zu jedem Verzögerungspuffer 31 in der Verzögerungsschaltung 5 für die identische Phase aus, wodurch die Verzögerungspuffer 31 zurückgesetzt werden. Auf diese Weise kann die Phasendifferenz-Ausgabeschaltung 6 die Verzögerungsbeträge der Verzögerungspuffer 31 genau einstellen.
9 zeigt eine andere beispielhafte Konfiguration des digitalen Modulators 1 gemäß dem vorliegenden Ausführungsbeispiel. Die Konfigurationen in 9, die dieselben wie diejenigen in 1 sind, haben dieselben Bezugszahlen, und nur unterschiedliche Punkte werden beschrieben. Der in 9 gezeigte digitale Modulator 1 ist mit einer Amplitudenmodulationsschaltung 7 und einem Codierer 8 zusätzlich zu der Trägerwellen-Ausgabeschaltung 2, der variablen Verzögerungsschaltung 3 und der Verzögerungsbetrags-Einstellschaltung 4 versehen.
Der Codierer 8 codiert den übertragenen digitalen Wert mit Verzögerungssteuerdaten oder Amplitudensteuerdaten zum Steuern der Phase und der Amplitude, um dem übertragenen digitalen Wert zu entsprechen. Die Verzögerungssteuerdaten steuern den durch die Verzögerungsbetrags-Einstellschaltung 4 eingestellten Verzögerungsbetrag. Die Amplitudensteuerdaten steuern die Amplitude der Modulation durch die Amplitudenmodulationsschaltung 7.
Die Amplitudenmodulationsschaltung 7 ändert die Amplitude der von der variablen Verzögerungsschaltung 3 ausgegebenen Trägerwelle. Die Amplitudenmodulationsschaltung 7 kann ein Verstärker sein. Die Amplitudenmodulationsschaltung 7 moduliert die Amplitude der eingegebenen Trägerwelle auf der Grundlage der von dem Codierer 8 codierten Verzögerungssteuerdaten. Die Verzögerungsbetrags-Einstellschaltung 4 stellt den Verzögerungsbetrag der variablen Verzögerungsschaltung 3 auf der Grundlage der von dem Codierer 8 codierten Verzögerungssteuerdaten ein.
10 zeigt eine andere beispielhafte digitale Schaltung, die eine detaillierte Konfiguration des digitalen Modulators 1 nach 9 beschreibt. 10 stellt eine digitale Schaltung dar, die ein M-APSK-Modulator ist, wobei M = 8 ist. Die Konfigurationen in 10, die identisch mit denjenigen in 2 sind, haben dieselben Bezugszahlen, und nur die unterschiedlichen Punkte werden beschrieben.
Die Amplitudenmodulationsschaltung 7, die die Amplitudenmodulationsschaltung ist, moduliert die Amplitude der von dem Multiplexierer 41 ausgegebenen Trägerwelle und gibt die so modulierte Trägerwelle als die IQ-Welle S(t) aus. Hier multipliziert die Amplitudenmodulationsschaltung 7 die Amplitude mit einem Faktor 1 oder 2.
Der Codierer 8 codiert die übertragenen digitalen Daten mit den Verzögerungssteuerdaten, die durch θ(t) dargestellt sind, und den Amplitudensteuerdaten derart, dass der Verzögerungsbetrag und die Amplitude dem übertragenen digitalen Wert entsprechen. Der Codierer 8 gibt dann die Verzögerungssteuerdaten zu dem Multiplexierer 41 aus und gibt die Amplitudenmodulationsdaten zu der Amplitudenmodulationsschaltung 7 aus.
11 zeigt Trägerwellen, die als die IQ-Welle S(t) von der in 10 gezeigten digitalen Schaltung ausgegeben werden. In 11 ist die Phase der Trägerwelle (2) in Bezug auf die Phase der Trägerwelle (1) um t₁ – t₀, was gleich T/4 ist, verzögert. Die Phase der Trägerwelle (3) ist in Beziehung zu der Phase der Trägerwelle (1) um t₂ – t₀, was gleich 2T/4 ist, verzögert. Die Phase der Trägerwelle (4) ist in Beziehung zu der Phase der Trägerwelle (1) um t₃ – t₀, was gleich 3T/4 ist, verzögert.
11 zeigt weiterhin, dass die Trägerwelle (5) in 5 dieselbe Phase wie die Trägerwelle (1) in 11, aber eine unterschiedliche Amplitude hat. Genauer gesagt, die Trägerwelle (1) in 11 hat die doppelte Amplitude der Trägerwelle (5) in 5. Die Trägerwelle (6) in 5 hat dieselbe Phase wie die Trägerwelle (2) in 11, aber eine unterschiedliche Amplitude. Insbesondere hat die Trägerwelle (2) in 11 die doppelte Amplitude der Trägerwelle (6) in 5.
Weiterhin hat die Trägerwelle (7) in 5 dieselbe Phase wie die Trägerwelle (3) in 11, aber eine unterschiedliche Amplitude. Genauer gesagt, die Trägerwelle (3) in 11 hat die doppelte Amplitude der Trägerwelle (7) in 5. Die Trägerwelle (8) in 5 hat dieselbe Phase wie die Trägerwelle (4) in 11, aber hat eine unterschiedliche Amplitude. Genauer gesagt, hat die Trägerwelle (4) in 11 die doppelte Amplitude der Trägerwelle (8) in 5.
Auf diese Weise kann die in 10 gezeigte digitale Schaltung acht Trägerwellen erzeugen, wodurch der digitalen Schaltung ermöglicht wird, ein digitales 3-Bit-Signal zu modulieren. Insbesondere können die digitalen Werte 000, 001, 010, 011, 100, 101, 110 und 111 jeweils mit acht Trägerwellen, die unterschiedliche Phasen und Amplituden haben, assoziiert werden. Daher kann der digitale Modulator 1 die Phase und die Amplitude der von der Trägerwellen-Ausgabeschaltung 2 ausgegebenen Trägerwelle modulieren, um dem übertragenen digitalen Signal zu entsprechen.
Die variable Verzögerungsschaltung 3 und die Verzögerungsbetrags-Einstellschaltung 4 des digitalen Modulators 1 sind nicht auf die in 10 gezeigte digitale Schaltung beschränkt und können auch irgendeine der in den 4, 6 und 7 gezeigten digitalen Schaltungen sein.
Ein QAM-Modulator, der ein Typ von PSK-Modulator ist, kann verwendet werden, um die Amplitude und die Phase zu modulieren, damit sie den übertragenen digitalen Werten entsprechen. 12 zeigt ein Signal-Raum-Diagramm eines M-QAM, wobei M gleich 16 ist, in welchem die digital modulierten Datensignalpunkte in der IQ-Ebene ausgedrückt sind. Die in dem Diagramm in 12 aufgezeichneten Signalpunkte entsprechen jeweils einem digitalen Wert. Der digitale Modulator 1 kann die Phase und die Amplitude der Trägerwelle so modulieren, dass sie der Phase und der Amplitude der mit den digitalen Werten assoziierten Signalpunkte entsprechen.
Wenn beispielsweise die Amplitude eines durch die Signalpunkte entsprechend den digitalen Werten 0000, 0001, 0010 und 0111 hindurchgehenden Kreises dieselbe ist wie die Amplitude der von der Trägerwellen-Ausgabeschaltung 2 ausgegebenen Trägerwelle, und der übertragene digitale Wert gleich 0001 ist, sollte die Phase der von der Trägerwellen-Ausgabeschaltung 2 ausgegebenen Trägerwelle um 3π/4 verzögert werden und die Amplitude sollte unverändert bleiben. Wenn die Amplitude eines durch die Signalpunkte entsprechend den digitalen Werten 1100, 1101, 1110 und 1111 hindurchgehenden Kreises das Doppelte der Amplitude der von der Trägerwellen-Ausgabeschaltung 2 ausgegebenen Trägerwelle ist und der übertragene digitale Wert gleich 1111 ist, sollte die Phase der von der Trägerwellen-Ausgabeschaltung 2 ausgegebenen Trägerwelle um 7π/4 verzögert werden und die Amplitude sollte verdoppelt werden.
13 zeigt eine beispielhafte Konfiguration eines digitalen Transceiversystems gemäß dem vorliegenden Ausführungsbeispiel. Die Konfigurationen in 13, die mit denjenigen in 1 identisch sind, haben dieselben Bezugszahlen, und nur unterschiedliche Punkte werden beschrieben.
Das Transceiversystem nach 13 ist mit dem digitalen Modulator 1 und einem Demodulator 10 versehen. Der digitale Modulator 1 hat dieselbe Konfiguration wie in 1 gezeigt, und er hat dieselben Bezugszahlen. Der digitale Modulator 1 in 13 kann auch der in 8 gezeigte digitale Modulator 1 oder der in 9 gezeigte digitale Modulator 1 sein. Der Demodulator 10 ist mit einer Bezugswellen-Ausgabeschaltung 11, einer Phasenerfassungsschaltung 12 und einem A/D-Wandler 13 versehen.
Die Bezugswellen-Ausgabeschaltung 11 gibt eine Bezugswelle aus. Die Bezugswellen-Ausgabeschaltung 11 kann ein Oszillator sein, der ein Taktsignal ausgibt. Die Bezugswellen-Ausgabeschaltung 11 gibt die Bezugswelle zu der Phasenerfassungsschaltung 12 aus. Hier gibt die Bezugswellen-Ausgabeschaltung 11 eine Welle mit einer Wellenform, die identisch mit der der von der Trägerwellen-Ausgabeschaltung 2 des digitalen Modulators ausgegebenen Trägerwelle ist, aus. Eine ”identische Wellenform” bezieht sich auf eine Wellenform, die dieselbe Phase und Amplitude hat.
Die Phasenerfassungsschaltung 12 erfasst die Amplitudendifferenz und die Phasendifferenz zwischen der Bezugswelle und der von dem digitalen Modulator 1 gesendeten IQ-Welle S(t). Die Phasenerfassungsschaltung 12 gibt eine Spannung gemäß der erfassten Ampli tudendifferenz und Phasendifferenz zu dem A/D-Wandler 13 aus.
Der A/D-Wandler 13 wandelt die empfangene Spannung in ein digitales Signal um. Hier führt der A/D-Wandler 13 die digitale Umwandlung auf der Grundlage der Phase und der Amplitude, die jedem digitalen Wert durch den digitalen Modulator 1 zugewiesen sind, um.
Wenn beispielsweise die Phase 2π/2 mit dem digitalen Wert 10 assoziiert ist und die von der Phasenerfassungsschaltung 12 erfasste Phasendifferenz gleich 2π/2 ist, wandelt der A/D-Wandler 13 die Trägerwelle auf der Grundlage der Spannung entsprechend der erfassten Phasendifferenz in den digitalen Wert 10 um. Auf diese Weise kann der digitale Modulator 1 die digital modulierte Trägerwelle demodulieren, so dass sie ein digitaler Wert ist. In dem vorbeschriebenen digitalen Modulator 1 ändert sich die Phase der Trägerwelle in erwünschter Weise nach jeweils mehreren Impulsen wie beispielsweise jeweils 10 oder 20 Impulsen, anstatt sich nach jedem einzelnen Impuls zu ändern. Hierdurch ist es einfach, die Phase der digital modulierten Trägerwelle in dem Demodulator zu lesen. Ein Bandpassfilter kann an dem Ausgang des vorbeschriebenen digitalen Modulators 1 vorgesehen sein. Das Bandpassfilter kann die harmonischen Komponenten der IQ-Welle S(t) abschneiden. Insbesondere, wenn ausgegebene Trägerwelle eine unterschiedliche Frequenz in mehreren Kanälen hat, besteht das Problem, dass sich Frequenzen in verschiedenen Kanälen überlappen, aber das Bandpassfilter kann den Überlappungsbereich verkleinern.
14 zeigt eine beispielhafte Konfiguration einer Prüfvorrichtung 100 gemäß dem vorliegenden Ausfüh rungsbeispiel. Die Prüfvorrichtung 100 ist mit einer Steuerschaltung 101, einer Takterzeugungsschaltung 102, einer Mustererzeugungsschaltung 103, einer Formatsteuervorrichtung 104, einer Stiftelektronik 105, einer Mustervergleichsschaltung 106 und einer Ergebnisspeicherschaltung 107 versehen. Eine DUT 110 stellt eine geprüfte Vorrichtung dar.
Die Takterzeugungsschaltung 102 wird durch die Steuerschaltung 101 so gesteuert, dass sie einen Taktimpuls zum Bestimmen der Zeitpunkte der ansteigenden Flanken und der abfallenden Flanken eines Prüfsignals erzeugt. Die Takterzeugungsschaltung 102 gibt die erzeugten Taktimpulse zu der Formatsteuervorrichtung 104 aus. Die Takterzeugungsschaltung 102 gibt ein Abtastsignal zu der Mustervergleichsschaltung 106 aus.
Die Mustererzeugungsschaltung 103 wird von der Steuerschaltung 101 so gesteuert, dass sie ein Mustersignal ausgibt, das als die Basis für das vorgeschriebene, zu der DUT 110 gelieferte Prüfsignal dient, und dieses Mustersignal zu der Formatsteuervorrichtung ausgibt. Die Mustererzeugungsschaltung 103 gibt einen erwarteten Wert des Prüfsignals zum Messen der DUT 110 zu der Mustervergleichsschaltung 106 aus.
Die Formatsteuervorrichtung 104 formt das von der Mustererzeugungsschaltung 103 ausgegebene Mustersignal auf der Grundlage der Flanken der von der Takterzeugungsschaltung 102 ausgegebenen Taktimpulse in das Prüfsignal mit der vorgeschriebenen Wellenform. Die Formatsteuervorrichtung 104 ist mit einer variablen Phasenschaltung 1041 versehen. Die variable Phasenschaltung 1041 verzögert das Prüfsignal auf der Grundlage des von der Takterzeugungsschaltung 102 erzeugten Taktsignals. Die variable Phasenschaltung 1041 gibt das verzögerte Prüfsignal zu der Stiftelektronik 105 aus.
Die Stiftelektronik 105 gibt die durch die Formatsteuervorrichtung 104 geformte Wellenform in die DUT 110 ein. Die Stiftelektronik 105 erfasst die von der DUT 110 als Antwort auf die eingegebene Wellenform ausgegebene Signalwellenform.
Die Mustervergleichsschaltung 106 vergleicht den erwarteten Wert mit der von der Stiftelektronik 105 erfassten Signalwellenform. Die Mustererzeugungsschaltung 106 führt diesen Vergleich auf der Grundlage der Zeitpunkte des Abtastsignals durch. Die Ergebnisspeicherschaltung 107 speichert das Vergleichsergebnis der Mustervergleichsschaltung 106.
Die Prüfvorrichtung 100 kann als der digitale Modulator 1 arbeiten. Beispielsweise können die Takterzeugungsschaltung 102, die Mustererzeugungsschaltung 103 und die Formatsteuervorrichtung 104 als die Trägerwellen-Ausgabeschaltung 2 des digitalen Modulators 1 arbeiten, um das Prüfsignal zu formen. Die variable Phasenschaltung 1041 kann als die variable Verzögerungsschaltung 3 des digitalen Modulators 1 verwendet werden. Die Formatsteuervorrichtung 104 kann als die Verzögerungsbetrags-Einstellschaltung arbeiten. Das von diesem digitalen Modulator 1 verzögerte Prüfsignal wird zu der DUT 110 ausgegeben.
Die variable Verzögerungsschaltung 3 und die Verzögerungsbetrags-Einstellschaltung 4 können an dem Ausgangsende der Formatsteuervorrichtung 104 vorgesehen sein, um zu bewirken, dass die Takterzeugungsschaltung 102, die Mustererzeugungsschaltung 103 und die Formatsteuervorrichtung als die Trägerwellen-Ausgabeschaltung 2 arbeiten. Das von diesem digitalen Modulator 1 verzögerte Prüfsignal wird zu der DUT 110 ausgegeben.
Während die Ausführungsbeispiele der vorliegenden Erfindung beschrieben wurden, ist der technische Bereich der Erfindung nicht auf die vorbeschriebenen Ausführungsbeispiele beschränkt. Es ist für den Fachmann augenscheinlich, dass verschiedene Änderungen und Verbesserungen zu den vorbeschriebenen Ausführungsbeispielen hinzugefügt werden können. Es ist auch anhand des Bereichs der Ansprüche augenscheinlich, dass die Ausführungsbeispiele, denen derartige Änderungen oder Verbesserungen hinzugefügt sind, in den technischen Bereich der Erfindung einbezogen werden können.
Wie aus dem Vorstehenden ersichtlich ist, kann durch Verwendung der Ausführungsbeispiele der vorliegenden Erfindung ein digitaler Modulator realisiert werden, der eine digitale Modulation mit verringerter Implementierungsfläche und verringertem Energieverbrauch realisiert werden kann, da der digitale Modulator als eine digitale Schaltung ausgebildet ist.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

- JP 2004-274243 [0002, 0002]

Claims

Digitaler Modulator, welcher aufweist: eine Trägerwellen-Ausgabeschaltung, die eine Trägerwelle ausgibt; eine variable Verzögerungsschaltung, die die Trägerwelle verzögert; und eine Verzögerungsbetrags-Einstellschaltung, die einen Verzögerungsbetrag, um den die variable Verzögerungsschaltung die Trägerwelle verzögert, auf der Grundlage von übertragenen Übertragungsdaten einstellt.
Digitaler Modulator nach Anspruch 1, bei dem die variable Verzögerungsschaltung eine Mehrstufen-Verzögerungspufferschaltung enthält, in der Verzögerungspuffer, die ein Eingangssignal um einen Einheitsverschiebungsbetrag verzögern, in einer kaskadenförmigen Verbindung verbunden sind, die Mehrstufen-Verzögerungspufferschaltung die Trägerwelle in einem Verzögerungspuffer der ersten Stufe als Eingangssignal empfängt, und Die Verzögerungsbetrags-Einstellschaltung einen Multiplexierer enthält, der entweder ein Ausgangssignal der Trägerwellen-Ausgabeschaltung oder ein Ausgangssignal jeder Stufe der Mehrstufen-Verzögerungspufferschaltung auf der Grundlage der Übertragungsdaten auswählt.
Digitaler Modulator nach Anspruch 2, bei dem die Mehrstufen-Verzögerungspufferschaltung M – 1 Stufen aus Verzögerungspuffern in der kaskadenförmigen Verbindung enthält, und jeder Verzögerungspuffer das Eingangssignal um einen durch Teilen eines Zyklus der Trägerwelle durch M erhaltenen Betrag verzögert.
Digitaler Modulator nach Anspruch 2, bei dem die Verzögerungsbetrags-Einstellschaltung weiterhin ein Exklusiv-ODER-Glied enthält, das zwei Eingangssignale empfängt, wobei ein Eingangssignal ein Wert eines 1-Bit-Abschnitts von N-Bit-Übertragungsdaten zum Einstellen des Verzögerungsbetrags ist und das andere Eingangssignal das Ausgangssignal des Multiplexierers ist, und der Multiplexierer das Ausgangssignal gemäß einem Wert von N – 1 Bits, die durch Entfernen des 1-Bit-Abschnitts aus den N-Bit-Übertragungsdaten erhalten wurden, auswählt.
Digitaler Modulator nach einem der Ansprüche 2 bis 4, bei dem die Mehrstufen-Verzögerungspufferschaltung 2^N-1 – 1 Stufen aus Verzögerungspuffern in der kaskadenförmigen Verbindung enthält, und jeder Verzögerungspuffer das Eingangssignal um einen Betrag verzögert, der durch Teilen eines Zyklus der Trägerwelle durch 2^N erhalten wurde.
Digitaler Modulator nach Anspruch 1, bei dem die variable Verzögerungsschaltung eine Mehrstufen-Verzögerungspufferschaltung enthaltend mehrere Verzögerungsschaltungen, die in einer kaskadenförmigen Verbindung verbunden sind, enthält, jede Verzögerungsschaltung einen Verzögerungspuffer, der ein Eingangssignal um irgendeinen Betrag, der geringer als oder gleich einem Zyk lus der Trägerwelle ist, verzögert, und eine Bypassschaltung, die den Verzögerungspuffer umgeht, enthält, die Mehrstufen-Verzögerungspufferschaltung die Trägerwelle an einer Verzögerungsschaltung der ersten Stufe als Eingangssignal empfängt, und die Verzögerungsbetrags-Einstellschaltung einen Verzögerungsbetrag der Trägerwelle durch Auswählen entweder des Verzögerungspuffers oder der Bypassschaltung in jeder Verzögerungsschaltung auf der Grundlage der übertragenen Übertragungsdaten einstellt.
Digitaler Modulator nach Anspruch 6, bei dem die Mehrstufen-Verzögerungspufferschaltung L Stufen aus Verzögerungsschaltungen in der kaskadenförmigen Verbindung enthält, und die Verzögerungspuffer in den Verzögerungsschaltungen in den L Stufen das Eingangssignal um eine Periode, die durch Teilen des Zyklus der Trägerwelle durch jeweils 2¹, 2², 2³, ..., 2^L erhalten wurde, verzögern.
Digitaler Modulator nach Anspruch 6, bei dem die Mehrstufen-Verzögerungspufferschaltung L – 1 Stufen aus Verzögerungsschaltungen in der kaskadenförmigen Verbindung enthält, die Verzögerungspuffer in den Verzögerungsschaltungen in den L – 1 Stufen das Eingangssignal um eine Periode, die durch Teilen des Zyklus der Trägerwelle um jeweils 2², 2³, ..., 2^L erhalten wurde, verzögern, die Verzögerungsbetrags-Einstellschaltung weiterhin ein Exklusiv-ODER-Glied enthält, das zwei Eingangssignale empfängt, wobei ein Eingangssignal ein Wert aus einem !-Bit-Abschnitt der N-Bit-Übertragungsdaten zum Auswählen des Verzöge rungsbetrags ist, und das andere Eingangssignal ein Ausgangssignal der Mehrstufen-Verzögerungspufferschaltung ist, und die Verzögerungsbetrags-Einstellschaltung den Verzögerungsbetrag der Trägerwelle durch Auswählen entweder des Verzögerungspuffers oder der Bypassschaltung in jeder Verzögerungsschaltung auf der Grundlage eines Wertes von N – 1 Bits, die durch Entfernen des 1-Bit-Abschnitts aus den N-Bit-Übertragungsdaten erhalten wurden, einstellt.
Digitaler Modulator nach einem der Ansprüche 1 bis 8, welcher weiterhin aufweist: eine Verzögerungsverriegelungsschleife, die eine Phasendifferenz-Ausgabeschaltung, die eine von der Trägerwellen-Ausgabeschaltung ausgegebene Trägerwelle empfängt und eine verzögerte Welle mit derselben Phase wie der der Trägerwelle über die variable Verzögerungsschaltung empfängt und eine Spannung gemäß einer Phasendifferenz zwischen der Trägerwelle und der verzögerten Welle ausgibt, enthält, wobei die Verzögerungsverriegelungsschleife die von der Phasendifferenz-Ausgabeschaltung ausgegebene Spannung zu den Verzögerungspuffern in der variablen Verzögerungsschaltung liefert, um den Verzögerungsbetrag der von der variablen Verzögerungsschaltung verzögerten Trägerwelle zurückzusetzen.
Digitaler Modulator nach Anspruch 1, weiterhin aufweisend eine Amplitudenmodulationsschaltung, die die Amplitude der von der variablen Verzögerungsschaltung verzögerten Trägerwelle gemäß den Übertragungsdaten moduliert.
Digitaler Modulator nach Anspruch 10, weiterhin aufweisend einen Codierer, der die Übertragungsdaten mit Verzögerungssteuerdaten zum Steuern des von der Verzögerungsbetrags-Einstellschaltung eingestellten Steuerbetrags und Amplitudensteuerdaten zum Steuern der von der Amplitudenmodulationsschaltung modulierten Amplitude codiert, wobei die Verzögerungsbetrags-Einstellschaltung den Verzögerungsbetrag der Trägerwelle auf der Grundlage der von dem Codierer codierten Verzögerungssteuerdaten einstellt, und die Amplitudenmodulationsschaltung die Amplitude der Trägerwelle auf der Grundlage der von dem Codierer codierten Amplitudensteuerdaten moduliert.
Digitales Modulationsverfahren, das die Schritte aufweist: Ausgeben einer Trägerwelle; Verzögern der Trägerwelle; und Einstellen eines Betrags, um den die Trägerwelle in dem Verzögerungsschritt auf der Grundlage der übertragenen Übertragungsdaten verzögert wird.
Digitales Transceiversystem, welches aufweist: einen digitalen Modulator, der in einem der Ansprüche 1 bis 11 beansprucht ist; und einen Demodulator, wobei der Demodulator enthält: eine Bezugswellen-Ausgabeschaltung, die eine Bezugswelle, die identisch mit der Trägerwelle ist, ausgibt; eine Phasenerfassungsschaltung, die eine Spannung entsprechend einer Phasendifferenz zwischen der verzögerten Trägerwelle und der Bezugswelle ausgibt; und einen Analog/Digital-Wandler, der die von der Phasenerfassungsschaltung ausgegebene Spannung in die Übertragungsdaten umwandelt.
Prüfvorrichtung, welche aufweist: einen digitalen Modulator, der in einem der Ansprüche 1 bis 11 beansprucht wird, wobei die Prüfvorrichtung eine geprüfte Vorrichtung durch Zuführen eines von dem digitalen Modulator ausgegebenen modulierten Signals zu der geprüften Vorrichtung prüft.
Prüfvorrichtung nach Anspruch 14, weiterhin aufweisend eine variable Phasenschaltung, die einen Zeitpunkt eines zu der geprüften Vorrichtung gelieferten Prüfsignals moduliert, wobei die variable Verzögerungsschaltung des digitalen Modulators die variable Phasenschaltung verwendet.