DE3046803A1

DE3046803A1 - Datenuebertragung

Info

Publication number: DE3046803A1
Application number: DE19803046803
Authority: DE
Inventors: Richard Edward Frederick Whitchurch Bucks Bugg; Derek John Westerham Kent Parkyn
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1979-12-21
Filing date: 1980-12-12
Publication date: 1981-09-03
Also published as: JPS5698961A; US4370747A; FR2472316B1; IT8026757A0; GB2066628A; IT1134788B; FR2472316A1; GB2066628B; SE8008904L

Description

RV. Philips' BiocüiT.pjr.fabiffiten, Ekifen -: ■"' -"■ :" V

PHB.32689 y 13.11.HO

"Datenübertragung"

Die Erfindung betrifft Datenübertragungssysteme, in denen binäre Datenelemente durch Frequenzumtastung (oder Frequenzwechsel) zwischen zwei Tonfrequenzen fO und fi entsprechend der Übertragung von Datenelementen "0" und bzw. "1" übertragen werden. Die Erfindung bezieht sich insbesondere auf eine Schaltungsanordnung zur Verwendung in derartigen Dntentibertragungssystemen zum Erzeugen zwei derartiger Tonfrequenzen fO und fi in Beantwortung eines aus den binären Datenelementen bestehenden Signals.

^ Erfindungsgemäss besteht eine derartige Schaltungsanordnung aus einem Modulator, der auf das Datensignal zum Erzeugen eines digitalen Signals mit einem vorgegebenen Muster binärer "1"- und binärer "O"-Wert anspricht, wobei das Muster für die Dauer jedes Datenelements "0" im zuge-

^ führten Datensignal bei einer ersten Bitgeschwindigkeit und für die Dauer eines jeden Datenelements "1" bei einer zweiten.Bitgeschwindigkeit auftritt, wobei sich die erste und die zweite Bitgeschwindigkeit für die Erzeugung der entsprechenden Tonfrequenzen fO und f1 eignen, aus einem Integrator, der auf das digitale Signal zum Erzeugen eines Ausgangssignals durch Deltamodulationsdecodierung des digitalen Signals anspricht, welches Ausgangssignal der Tonfrequenz fO entspricht, wenn das digitale Signal das erwähnte vorgegebene Muster aufweist, das bei der ersten Bitgeschwindigkeit auftritt, und der Tonfrequenz f1 entspricht, wenn das digitale Signal das vorgegebene Muster aufweist, das bei der zweiten. Bitgeschwindigkeit auftritt, und aus einem Regler, der auf das. Datensignal zur Durchführung einer anpassungsfähigen Regelung der Amplitude des Ausgangssigm.ls derart, anspricht, dass diese Amplitude zum Annehmen des gleichen Pegels für eine der zwei Tonfrequenzen fO und f1 neigt.

130036/0685

V W *

PHB.32689 X I3.II.8O ■

In einer erfindungsgemässen Schaltungsanordnung bietet der Einsatz des Reglers zur Durchführung einer anpassungsfähigen Regelung der Amplitude des Ausgangssignal den Vorteil, dass der Reglers die Neigung dieses Ausgangssignals zum Annehmen verschiedener Amplitudenpegel für die zwei Tonfrequenzen fO und fi infolge der Tiefpassfilterung des Integrators ausgleicht, der die niedrigere der zwei Tonfrequenzen weniger abschwächt.

In einer ersten Ausführungsform der erfindungsgemässen Schaltungsanordnung ist der Regler so angeordnet, dass der Wert eines Widerstandseingangs des Integrators derart geändert wird, wenn das vorliegende Datenelement des Datensignals sich auf die niedrigere der zwei Tonfrequenzen bezieht, dass die Deltamodulationsflanke do. h Integrators derart herabgesetzt wird, dass beim Deltamodulationsdecodiercn des digitalen Signals das entstehende Ausgangssignal eine geringere Amplitude hat, als es sonst gehabt hätte, welcher kleinere Amplitudenpegel zu dem Pegel neigt, der vorherrscht, wenn das vorliegende Datenelement des Datensignals sich auf die höhere der zwei Tonfrequenzen bezieht.

In einer zweiten Ausführungsform der erfindungsgemässen Schaltungsanordnung ist der Regler so angeordnet, dass der mittlere Amplitudenpegel des digitalen Signals, wenn das vorliegende Datenelement des Datensignals sich auf die niedrigere der zwei Tonfrequenzen bezieht, derart geändert wird, dass beim Deltamodulationsdecodieren des digitalen Signals das entstehende Ausgangssignal einen Amplitudenpegel hat, der zu dem Pegel neigt, der vorherrscht, wenn das vorliegende Datenelement des Datensignals sich auf die höhere der zwei Tonfrequenzen bezieht.

Eine jede dieser Ausführungsformeη bietet den Vorteil eines konstanten Aniplitudenpegels des Ausgangssignals ausdeni Integrator für beide Tonfrequenzen.

In einer jeden der ersten und der zweiten Ausführungsform kann der Regler ein Exklusiv-ODER-Gatter enthalten, das das digitale Signal an einem ersten Eingang

130036/0685

PHB.32689 / 1'..11.KO

empfängt und wobei das Datensignal einen zweiton Eingang derart regelt, dass die vom Datensignal durchgeführte Regelung den ungeregelten Durchgang des digitalen Signals nur dann^serlaubt, wenn ein sich auf die höhere Tonfrequenz beziehendes Datenelement im Datensignal erscheint, und das Exklusiv-ODER-Gatter durch die Kombination der logischen Pegel sowohl des Datensignal.^ als auch des digitalen Signals selektiv betrieben wird, wenn ein sich auf die niedrigere Ton frequenz beziehendes Datenelement /ur Erzevif;ung nines

¹^ Auslauf*s erscheint, der die erwähnte Regelung /,ur Verringerung des Amplitudenpegels des Ausgangesignals aus dem Integrator durchführt.

Für ein besseres Verständnis der Erfindung werden nachstehend einige Ausführungsbeispiele an Hand der Zeichnung näher erläutert. Es zeigen

Fig. 1 eine erste Ausführungsform einer erfindungsgemässen Schaltungsanordnung .zur Tonerzeugung,

Fig. 2 eine zweite Ausführungsform einer erfindungsgemässen Schaltungsanordnung zur Tonerzeugung,

²⁽⁵ . Fig. 3ii und 3b Abwandlungen zur Schaltungsanordnung nnoh Fig. 2, und

Fig. h einige Signalformen zur Jirläuüerung der Beschreibung.

In Fig. 1 ist die Schaltungsanordnung dargestellt, die an einem Eingang 1 ein Datensignal DS aus der Datenquelle 2 empfängt. Dieses Datensignal DS besteht aus binären Datenelementen "O" und "1" gemäss der Veranschaulichung der Signalform (a) in Fig. h. Beim Empfang dieses Datensignals DS kann die Schaltungsanordnung an einem Ausgang 3 ein Tonsignal TS erzeugen, das aus zwei Tonfrequenzen fO und f1 besteht, die den Datenelementen "0" bzw. "1" im Datensignal DS entsprechen. In dieser Ausführungsform wird davon ausgegangen, dass die Tonfrequenz fO die höhere der zwei Frequenzen ist, aber dies ist wahlfrei. Kennzeichnende Frequenzwerte sind fO = 2600 Hz und f1 = 1300 Hz. Dieses Tonsignal TS ist mit der Signalform (b) in Fig. k dargestellt. Die Umsetzung des Daten-

1 30036/0685

BAD ORIGINAL

PHB.32689 / 13,11,80

signals DS in das Tonsignal TS ist in bestimmten Ausführungen erforderlich," zum Beispiel in denen, die Information im Datensignal DS auf einem normalen Audiocassettenband aufgezeichnet wirden muss. Die Eigenschaften eines derartigen Cassettenbands würden eine Aufnahme der Information auf diesem Band nicht ermöglichen, wenn das Datensignal DS einem Audiobandrecorder direkt zugeführt würde. Diese Anwendung der Schaltungsanordnung ist als Beispiel in Fig. 1 durch dio Verbindung des Ausgangs 3 über eine Leitung h mit einem Audiobandrecorder 5 angegegeben.

Zum Umsetzen des Datensignals DS in das Tonsignal TS enthält die Schaltungsanordnung nach Fig. 1 einen Modulator 6, ein Exklusiv-ODER-Gatter 7 und einen Integrator 8. Der Modulator 6 empfängt das Datensignal DS und spricht darauf mit der Erzeugung eines digitalen Signals DSS an, das ein vorgegebenes Muster von binären ¹¹O"- und "1"-Werten hat. Dieses vorgegebene Muster wiederholt sich für die Dauer eines jeden Datenelements "O" im zugeführten Datensignal DS mit einer ersten Bitgeschwindigkeit und für die Dauer eines jeden Datenelements "1" mit einer zweiten Bitgeschwindigkeit. Die Signalform (d) in Fig. h veranschaulicht ein vorgegebenes Binärmuster für das digitale Signal DSS, welches Muster mit einer ersten Bitgeschwindigkeit zur Bildung des digitalen Signals DSS(fO) in bezug auf das Datenelement "O" und mit einer zweiten Bitgoschwindigkeit zur Bildung des digitalen Signals DSS (fi) in bezug auf das Da te nc lerne» ufc "1" wiederholt wird.

Das digitale Signal DSS ge Langt dirokt zu oinem ersten Widerstandseingang r des Integrators 8 über einen Ausgang A. Eil. zweiter Ausgang B ist an einen zweiten Widerstandseingang R des Integrators 8 angeschlossen und wird mit dem Ausgangssignal aus dem Exklusiv-ODER-Gatter gespeist. Ein erster Eingang Y des Gatters 7 empfängt das digitale Signal DSS und das Datensignal DS gelangt an einen zweiten Eingang X des Gatters 7. Eine Wahrheitstabelle 9 gibt die logischen Operation für die Schaltungsanordnung, aus welcher Tu be Ho arsichi Lieh ist, dass die zwei Ausgänge

130036/0685

ORfG,_NA,

» ■ "I «

.32689 y 13.11.ho

A und B den gleichen logischen Pegel führen, wenn ein Datenelement "O" im Datensignal DS vorliegt, wiihrend die Ausgänge A und B entgegengesetzte logische Pegel führen, wenn ein Datenelement "1" im Datensignal DS vorliegt.

Hierdurch ist der wirksame Eingangswiderstand Reff. ., im Integrator 8 r.R/R + r, wenn das vorliegende Datenelement eine "O" ist, und r.R/R - r, wenn das vorliegende Datenelement eine "V'lst. Der Widedstandseingang, der oft vorherrscht, bildet eine Kombination mit einem Kondensator C im Integrator zur Durchführung einer Deltamoclulationsdecodierungsoperation am digitalen Signal DSS, wenn dieses daran selektiv zugeführt wird. Durch die verschiedenen Werte des Widerstandseingangs für die zwei. Bitgeschwii.ndigkeiten des digitalen Signals DSS werden für die Decodierung verschiedene Deltemodulationti flanken benuizt. Dies ist mit der Signalform (c) dargestellt,in der für die Frequenz fO eine reine Sinuswelle SW(fO).und für die Frequenz f1 eine reine Sinuswelle SW(fi) angegeben ist. Diesen zwei Sinuswellen sind AnnäHerungssinuswellen ASW(fO) bzw. ASW(fi) überlagert, die als die Ausgangsspannung aus dem Integrator 8 erzeugt wird und also das Tonsignal TS bildet;. Es sei bemerkt, dass nur eine oder die andere dieser beiden Annäherungssinuswellen entsprechend dem Datenelementinhalt des Datensignals DS zugleich erzeugt wird. Aus den Signalformen (c) und (d) ist ersichtlich, dass nine Folge von • binären "1"-Werten in den digitalen Signalen DSS(fO) und DSS(fi) die Vorderflanke der betreffenden Sinuswelle und eine Folge von binären "0"-Werten die Rückflanke bilden. Die Spitzen werden durch abwechselnde binäre ¹M"- und "0"-Werte angenähert.

Die Schaltungsanordnung nach Fig. 2 ist in vielen Hinsichten gleich der in Fig.- 1 und entsprechende Teile in diesen beiden Figuren tragen die gleicj-.en Bezugsbuchstaben oder Bezugsziffern. Zusätzlich enthält die Schaltungsanordnung nach Flg. 2 ein UND-Gatter 10 und einen Impulsgeber 11, während ihr Integrator 8 nur einen einfachen Widerstandseingang R aufweist. Der Impulsgeber

130036/0685

ORIGINAL

PHB.32689 / I3.II.8O

kann einen Impuls P¥ mit einem Tastverhältnis ungleich eins erzeugen, der einem ersten Eingang des UND-Gatters zugeführt wird. Das Datensignal DS gelangt an einen zweiten Eingang des UND-Gatters 10, so dass der Impuls PW am Ausgang des UND-Gatters 10 erscheint, wenn ein Datenelement "1" im Datensignal DS auftritt.

Das Auftasten des Impulses PW (statt des Datensignals DS) mit dem digitalen Signal DSS im Gatter 7 dient zum Reduzieren der wirksamen mittleren Amplitude des digitalen Signals DSS, das an den Integrator 8 gelangt. Da jedoch der so auf getastete Impiils vom Auftreten eines Datenelements "1" im Datensignal DS abhängig ist, tritt diese Mittelamplitudenreduktion nur in Abhängigkeit von der niedi'igeren Tonfrequenz f 1 der zwei möglichen, zu erzeugenden Tonfrequenzen auf. Also ist das Ausgangssignal des Gatters 7 ein unterbrochenes digitales Signal IDSS zum Erzeugen der Tonfrequenz fi oder ein ununterbrochenes digitales Signal zum Erzeugen der Tonfrequenz fO. Hierdurch hat die Ausgangsspannung am Ausgang 3 des Irite/vrator.s 8 die Neigung, den gleichen Pegel für eine jedo dieser zwei Frequenzen anzunehmen. Ohne diese Amplitudenkorrektur würde der Ausgangsspannungspegel für die niedrigere Frequenz f1 die Neigung haben,höher als der für die höhere Frequenz fO infolge der Tiefpassfilterung des Integrators 8 zu sein.

Die Form des Impulses PW ist in Fig. k bei (e) dargestellt und das daraus entstehende "unterbrochene " digitale Signal IDSS am Ausgang des Exklusiv-ODER-Gatters 7 ist bei (f) angegeben.

Eine geeigne be Anordnung zum Erzeugung des Impulses PW ist in Fig. 3a dargestellt. Diese Anordnung enthält eine TaktimpulsqueI Ie I3 und einen Frequenzteiler Ik. Wenn der Frequenzteiler 1k als ein Vierteiler, wie dargestellt, angenommen wird, beträgt das Tastverhältnis des ImpuLses PW 1:^·. Die mittlere Amplitude des unterbrochenen digitalen Signa] s IDSS am Ausgang A entspricht dabei der Wahrheilstabelle 15· Mit anderen Worten 1st das unterbrochene Signal IDSS, wie bei (f) in Fig. k dargestellt, gleich dsm Mdttelamplitudensignal m/IDSS.

130036/0685

^- :"* .L:. 'C Ü 3QA6803

PHB.'32689 / 13-11. ^O

Der Modulator 6 in einem jeden der Schaltungsanordnungen der Fig. 1 und 2 kann ein Festwertspeicher sein, in den das vorgegebene binäre Muster zur Bildung des digitalen Signals DSS eingeschrieben wird, vobei ein derartiger Festwertspeicher auf das Datensignal DS und auf (nicht dargestellte) Taktimpulse anspricht, um das vorgegebene Binärnvuster bei einer der zwei Bitgeschwindigkeäten entsprechend dem vorliegenden Datenelement im Datensignal DS zu orzGUffPti. Atidorw kann der Modul«.Lor 6, wie j u Fi,",. ^rjb (Ifir^fis t.o 1 1. i;, aus einer Takt:i iiipulsquel Le 16, einem Ftvquenz-Zweitej Lor 17 und oinem Scliul.ter 18 bestehen. Die Taktimpulsquelle 16 erzeugt eine Impulsfolge der Frequenz■dfO und der Frequenzteiler I7 eine Impulsfolge der Frequenz df1. Der Schalter 18, der als ein mechanischer Schalter dar— gestellt ist, aber .in der Praxis elektronisch e.usgeführt wird, wird vom Datensignal DS zum Erzeugen des digitalen Signals DSS mit der Bitfrequenz fO, wenn ein Datenelement "0" erscheint, und mit der Bitfrequenz f1 geschaltet, wenn ein Datenelement "1" auftritt. Im allgemeinen Fall kan der Frequenzteiler I7 ein a + η-Teiler sein.

Beim Aufbau einer prfindung.sgemässen Schaltungsanordnung kann die Integratorwirkung mit einem Tiefpassfilter annäherungsweise erreicht werdon, wie dries mit dem RC-Aufbau des Integrators in Fig. 1 und 2 als wirksames Beispiel gegeben ist. Die Tiefpassfilterung erzeugt das analoge Tonsignal als Ergebnis des angelegten digitalen Signals. .

1 30036/0685

BAD ORIGINAL

Claims

"PATENTANSPRÜCHE"; '

Schaltungsanordnung zur Verwendung in einem Datenübertragungssystem, in dem binäre Datenelemente durch Frequenzumtastung zwischen zwei Tonfrequenzen fO und ■ f1 entsprechend der Übertragung von Datenelementen "O" bzw. "1" übertragen werden, wobei die Schaltungsanordnung zum Erzeugen von zwei derartiger Tonfrequenzen JfO und jf1 in Beantwortung eines aus den binären Datenelementen bestehenden Datensignals betrieben werden.kann, dadurch gekennzeichnet, dass diese Schaltungsanordnung aus einem Modulator, der auf das Datensignal zum Erzeugen eines digitalen Signals mit einem vorgegebenen Muster binärer "1"- und "O"-Werte anspricht j wobei das Muster für die Dauer jedes Datenelements "0" im zugeführten Datensignal bei einer ersten Bitgeschwindigkeit und für die Dauer eines jeden Datenelements "1" bei einer zweiten Bitgeschwindigkeit auftritt, wobei sich die erste und die zweite Bitgeschwindigkeit für die Erzeugung der entsprechenden Tonfrequenzen fO und f1 eignen, aus einem Integrator, der auf das digitale Signal zum Erzeugen eines

Ausgangssignals durch Deltamodulationsdecodierung des digitalen Signals anspricht, welches Ausgangssignal der Tonfrequenz fO entspricht, wenn das digitale Signal das erwähnte vorgegebene Muster aufweist, das bei der ersten Bitgeschwindigkeit auftritt, und der Tonfrequenz f1

entspricht, wenn das digitale Signal das vorgegebene Muster aufweist, das bei der zweiten Bitgeschvindigkeit auftritt, und aus einem Regler besteht, der auf das Datensignal zur Durchführung einer anpassungsfähigen Regelung der Amplitude des Ausgangssignals derart

anspricht, dass diese Amplitude zum Annehmen des gleichen Pegels für eine der zwei Tonfrequenzen fO und f1 neigt.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass der Regler so■angeordnet ist, dass

130036/0685

I.::/ .L:.". Ό-Ü 3Q4B803

PHB.32689 ^ 13.11.80

der ¥ert eines Widerstandseingangs des Integrators derart geändert wird, wenn das vorliegende Datenelement des Datensignals sich auf die niedrigere der zwei Tonfrequenzen bezieht, dass die Deltamodulationsflanke des Integrators derart herabgesetzt wird, dass beim Deltamodulationsdecodieren des digitalen Signals das entstehende Ausgangssignal eine geringere Amplitude hat, als es sonst gehabt hätte, welcher kleinere Amplitudenpegel zu dem Pegel neigt, der vorherrscht, wenn das vorliegende Datenelement des Datensignale sich auf die höhere der zwei Tonfrequenzen bezieht.

3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeiclmet, dass der Regler so angeordnet ist, dass der mittlere Amplitudenpegel des digitalen Signals, wenn das vorliegende Datenelement des Datensignals sich auf die niedrigere der zwei Tonfrequenzen bezieht, derart geändert wird, das;-- beim Deltamodulationsdecodieren des digitalen Signals das entstehende Ausgangssignal einen Amplitudenpegel hat, der zu dem Pegel neigt, der vorherrscht,

:0 wenn das vorliegende Datenelement des Datensignals sich auf die höhere der zwei Tonfrequenzen bezieht. k. Schaltungsanordnung nach Anspruch 2 oder 3? dadurch gekennzeichnet, dass der Regler ein Exklusiv— ODER-Gatter enthält, das das digitale Signal an einem ersten Eingang empfängt und das Datensignal einen zweiten Eingang derart regelt, dass die vom Datensignal durchgeführte Regelung den ungeregelten Durchgang des digitalen Signals nur dann erlaubt, wenn ein sich auf die höhere Tonfrequenz beziehendes Datenelement im Datensignal erscheint, wobei das Exklusiv-ODER-Gatter durch die Kombination der logischen Pegel sowohl des Datensignala als auch des digitalen Signals selektiv betrieben wird, wenn ein sich iuf die niedrigere Tonfrequenz beziehendes Datenelement zar Erzeugung eines Ausgangs erscheint, der die¹ erwähnte Regelung zur Verringerung des Amplitudenpegels des Ausgaugssignals aus dem Integrator durchführt.

130036/0685 BAD ORIGINAL

PHB.32689

5. Schaltungsanordnung nach Anspruch 3 und h, dadurch gekennzeichnet, dass der Regler weiterhin ein UND-Gatter enthält, dessen einer Eingang das Datensignal und dessen zweiter Eingang einen impuls mit einem Tastverhältnis ungleich eines empfängt, wobei die logischen Pegel des erwähnten Impulses und des Datensignals derart sind,dass das Ausgangs signal des UND-Gatters d>-n Impuls enthält., wiiim das vorliiigendi· Da,lene lernen ι des I)atens.ignaJs sich iiui' die· niedrigere der /wei Tonfrequenzen bezii'hfc und

IQ das Ausgangssignal des UND-Gatters den erwähnten zweiten Eingang des Exklusiv-ODER-Gafcters erreicht, wobei die logischen Pegel dieses Ausgangssigna1s und des digitalen Signals, das dem ersten Eingang des Exklusiv-ODER-Gatters zugeführt wird, derart sind, dass das Ausgangssignal des letztgenannten das digitale· Signal mit der geänderten mittleren Amplitude dadurch bildet, dass ein jeder der logischen Pegel Unterbrechungen enthält auf der Frequenz des Impulses, wobei die Unterbrechungen in einem logischen Pegel die mittlere Amplitude dieses Pegels verringern und die Unterbrechungen im anderen logischen Pegel die mittlere Amplitude dieses Pegels erhöhen.

6. Schaltungsanordnung nach Anspruch 5> dadurch gekennzeichnet, dass der erwähnte· Impuls durch die Kombination einer Taktimpulsquelle mit einem F^equenz-n-Teiler erzeugt wird, der auf die Taktimpuls^ der Frequenz fc zum Erzeugen eines Impulses mit der Frequenz fc/n mit einem 1:(n-1)-Tastverhältnis anspricht.

7. Schaltungsanordnung nach Anspruch h und 2, dadurch gekennzeichnet, dass der Regler einen ersten Widerstandseingang r zum Integrator hat, dem das digitale Signal direkt zugeführt wird, und einen zweiten Widerstandseingang R zum Integrator, dem das Ausgangssignal des Exklusiv-ODER-Gatters zugeführt wird, wobei das Datensignal mit dem zweiten Eingang dos Exklusiv-GDER-^Gatiers verbunden ist und die logischen Pegel dieses Datensigna.1 s und des digitalen Signals, das dem ersten Eingang des Exklusiv-ODER-Gatters zugeführt \ilrd, derart sind, dass der wirksame

130036/0685 BAD ORIGINAL

PHB.32689 j/*" 13.11.80

Widerstandseingang Reff zum Integrator r.R/R ₊ r ist,
wenn das vorliegende Datenelement des Datensignals sich auf die höhere der beiden Tonfrequenzen bezieht, und
r.R/R - r ist, wenn sich das vorliegende Datenelement

des Datensignals auf die niedrigere der beiden Tonfrequenzen bezieht, während das digitale Signal, wie es über den ersten und den zweiten Widerstandseingang an den Integrator gelangt, decodiert wird, in dem dabei verschiedene Deltamodulationsflanken für die zwei Bitgeschwindigkeiten benutzt werden.

8. Schaltungsanordnung für Tonfrequenzerzeugung, dadurch gekennzeichnet, dciss sie im wesentlichen gemäss der Beschreibung an Hand der Fig. 1 und k- der Zeichnung aufgebaut ist.

9. Schaltungsanordnung für Tonfrequenzerzeugung, dadurch gekennzeichnet, dass sie im wesentlichen gemäss der Beschreibung an Hand der Fig. 2 und k der Zeichnung aufgebaut ist.

10. Schaltungsanordnung nach Anspruch 9, dadurch

gekennzeichnet, dnss darin ein Impulsgeber im wesentlichen gemäss der Beschreibung an Hand der Fig. 3'* der Zeichnung vorgesehen i.st.

11. · Schaltungsanordnung nach Anspruch 9 oder 10,
dadurch gekennzeichnet, dass darin ein Modulator im wesent— liehen femäss der Beschreibung an Hand der Fig. 3b der
Zeichnung vorgeselien ist.

130036/0685
BAD ORIGINAL