DE69428416T2

DE69428416T2 - Entscheidungsrückgekoppelter entzerrer und empfänger

Info

Publication number: DE69428416T2
Application number: DE69428416T
Authority: DE
Inventors: R. Blackwell; Lee Goodson
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1993-06-16
Filing date: 1994-06-01
Publication date: 2002-06-20
Anticipated expiration: 2014-06-02
Also published as: BR9405393A; CN1110071A; EP0659312B1; DE69428416D1; EP0659312A1; US5490169A; JP2006109501A; CA2140356A1; EP0659312A4; JPH08511665A; WO1994029956A1

Description

Die vorliegende Erfindung bezieht sich auf Entzerrer einschließlich, aber nicht ausschließlich entscheidungsrückgekoppelter Entzerrergeräte und auf Empfänger mit derartigen Entzerrern.
Die Konstruktion von Entzerrern ist seit langem eine der Hauptaufgaben bei der Konstruktion von Empfängern, die sich für moderne digitale leitungsgestützte (land line based) Datendienste wie DDS oder T1 eignen. Beide Dienste verwenden bipolare returri- to- zero- (BRZ-) Signale bei der Übertragung. Wie bekannt wird in einem BRZ- Übertragungssystem ein logischer Wert "1" entweder als positiver oder negativer Puls übertragen, während ein logischer Wert "0" durch das Fehlen eines Pulses mitgeteilt wird. Aufeinanderfolgende Pulse, die eine wechselnde Polarität haben, haben die Bezeichnung "alternate mark inversion" oder AMI. Bei bestimmten Bedingungen wird diese Regel verletzt, aber es ist unter dieser Regel immer unzulässig, nacheinander zwei positive oder negative Pulse zu übertragen.
Konventionelle Entzerrer für BRZ- Signale basieren auf der Wahl eines entsprechenden inversen Leitungsmodells (inverse line model) des gegebenen Kommunikationskanals. Wenn das Leitungsmodell korrekt ist, können die durch die Leitung bewirkte Abschwächung und Phasenstörung in den empfangenen Signalen effektiv kompensiert werden. Ein Rauschbegrenzungsfilter wird manchmal zusätzlich eingebaut, um Band- externes Rauschen zu eliminieren.
In "Adaptive Filters" von C. F. N. Cowan et al., Prentice- Hall Inc., Englewood Cliffs, NJ, USA, Seite 244-249, wird ein entscheidungsrückgekoppelter Entzerrer mit Aufruf eines Auslöschungssignals in einem RAM für die Echoauslöschung beschrieben. In EP 0 532 353 (NEC) wird ein entscheidungsrückgekoppelter Entzerrer beschrieben, bei dem steuerbare Abgriffsverstärkungen verwendet werden, wobei ein Entscheidungsschaltkreis verwendet wird, um gefilterte Ausgangssignale mit einem Schwellenwertpegel zu vergleichen, um ein empfangenes Signal zu entzerren.
Ein Problem bei den konventionellen Entzerrerstrukturen besteht darin, dass ihre Leistung durch die Genauigkeit der Leitungsmodelle beschränkt wird. Beeinträchtigungen durch Brückenabgriffe und Übergänge zwischen Kabeln verschiedener Größe bewirken manchmal, dass eine Leitung Eigenschaften hat, die durch die normalen Drahtleitungsmodelle nicht gut vorhergesagt werden. Eine Lösung dieses Problems besteht darin, dass man Leitungsmodelle aufstellt, die jede bekannte Kombination von Leitungsbeeinträchtigungen berücksichtigt. Man sieht sofort, dass dieser Ansatz schnell umso unpraktischer wird, je mehr Beeinträchtigungsquellen mit einbezogen werden. Ein besserer Ansatz besteht darin, eine Empfängerstruktur zu bauen, die in der Lage ist, die Leitungsbeeinträchtigungen zu lernen und sie zu kompensieren.
Fig. 1 zeigt ein Blockdiagramm eines Empfängers mit einer ersten Ausführungsform eines erfindungsgemäßen entscheidungsrückgekoppelten Entzerrers.
Fig. 2 ist ein Flussdiagramm zu Fig. 1.
Fig. 3 ist ein Blockdiagramm eines Empfängers mit einer zweiten Ausführungsform eines entscheidungsrückgekoppelten Entzerrers gemäß der vorliegenden Erfindung.
Fig. 4 und 5 zeigen weitere Einzelheiten zu Fig. 3.
Fig. 1 zeigt einen Empfänger für BRZ- Signale mit einem konventionellen Analogentzerrer 103, dem eine erste Ausführungsform eines entscheidungsrückgekoppelten Entzerrers gemäß der vorliegenden Erfindung folgt. Durch dieses System werden bei dem empfangenen Signal 101 die Beeinträchtigungen kompensiert, die durch die Übertragungsleitung bewirkt werden, so dass der Entscheidungsmechanismus in der Lage ist, einen großen Anteil korrekter Entscheidungen zu fällen.
Der erste Abschnitt des Empfängers, d. h. das Filter 103, unterscheidet sich nicht von den üblichen analogen Entzerrersystemen. Beispielsweise kann das Filter 103 das von McGary et al. in US 4 759 035 beanspruchte sein. Oder das Filter 103 kann das von Beichler et al. in US 5 052 023 beanspruchte sein. Somit wird das empfangene Signal 101 an ein geeignet gewähltes Analogfilter geleitet, das ein zu dem Kommunikationskanal in etwa inverses Verhalten zeigt. Dieses Filter bewirkt Verstärkungs- und Phasenkorrekturen des empfangenen Signals X(n) 104. Wenn Signale nur mit bestimmten Baud- Raten zugelassen werden, kann das Signal X(n) am Punkt 104 als ein zu den Baud- Intervallen abgetastetes Eingangssignal mit einer Folge von sequentiellen Abtastwerten angesehen werden.
Ein Korrekturwert D(n) 141 wird bei jedem Baud erzeugt, um die Resteffekte der vorangehenden Bauds zu kompensieren, die durch das Analogfilter 103 nicht vollständig beseitigt werden konnten. Bei einer Ausführungsform werden die letzten vier empfangenen Symbole verwendet, um D(n) zu erzeugen, obgleich irgendeine Anzahl genommen werden kann.
Wie gezeigt werden X(n) und D(n) durch eine Summierervorrichtung oder Verknüpfung 105 kombiniert, um ein entzerrtes empfangenes Signal X'(n) 107 zu ergeben. Das Signal X'(n) wird an einen Entscheidungsschaltkreis 110 ausgegeben. Der Entscheidungsschaltkreis 110 bestimmt seinerseits den Wert des Ausgangswertes Y(n) 160 durch Vergleich von X'(n) mit einem ersten vorgegebenen Wert V1, Element 121, und einem zweiten vorgegebenen Wert V2, Element 131. Die Werte V1 und V2 werden durch einen Schwellenwertgenerator 120 in Abhängigkeit von dem Wert X'(n) erzeugt. Wenn X'(n) ≥ V1, bestimmt der Entscheidungsschaltkreis 110, dass Y(n) einem ersten Symbol gleicht. Wenn X'(n) ≤ V2, bestimmt der Entscheidungsschaltkreis 110, dass Y(n) einem zweiten Symbol gleicht. Wenn V2 < X'(n) < V1, bestimmt der Entscheidungsschaltkreis 110, dass Y(n) einem dritten Symbol gleicht. Bei einer Ausführungsform gleicht das erste Symbol +1, das zweite Symbol -1 und dritte Symbol 0.
Der Korrekturfaktor D(n) 141 wird durch die Speichervorrichtung 140 erzeugt, die durch einen Adressenwert 123 gesteuert wird. Der Adressenwert 123 wird seinerseits durch einen Adressgenerator 130 erzeugt. Der Adressgenerator 130 erzeugt den Adresswert 123 in Abhängigkeit von einer vorgegebenen Zahl, z. B. k, vorangehender Ausgangswerte, also Y(n-1), ... Y(n-k).
Dem Fachmann ist klar, dass die Speichervorrichtung 140 einen gespeicherten Korrekturwert D(n) 141 für jede möglichen Kombination von k aufeinander folgenden Ausgangswerten an dem Ausgang 160 enthält, also Y(n-1), ... Y(n-k), wobei jeder gespeicherte Wert durch den Adresswert 123 selektiv adressierbar ist.
Bei einer Ausführungsform ist k gleich 4, und damit erzeugt der Adressgenerator 130 den Adresswert 123 in Abhängigkeit von den 4 vorangehenden Ausgangswerten Y(n-1), Y(n- 2), Y(n-3), Y(n-4).
Jedesmal, wenn ein Ausgangswert Y(n) erzeugt wird, der gleich null ist, wird der abgespeicherte Wert von D(n) angepasst, um X'(n) so nah wie möglich bei null zu halten. Wenn der Entscheidungsschaltkreis 110 bestimmt, dass Y(n) gleich null ist, aktiviert der Schaltkreis 110 den Additions- /Subtraktions-Schaltkreis 150 über die mit ZERO bezeichnete Leitung, Element 171. Der Entscheidungsschaltkreis 110 vergleicht außerdem X'(n) mit null; der Schaltkreis 110 informiert dann den Additions-/Subtraktions-Schaltkreis 150 über das Vorzeichen des Vergleichs über die mit SIGN bezeichnete Leitung, Element 173. Wenn X'(n) > 0, ersetzt der Additions- /Subtraktions-Schaltkreis 150 über den Pfad 155 den gespeicherten Wert Δ(n) durch D(n) plus einen vorgegebenen Wert Δ. Wenn andererseits X'(n) ≤ 0, ersetzt der Additions-/Subtraktions-Schaltkreis 150 den gespeicherten Wert Δ(n) durch D(n) minus .
Der Schwellenwertgenerator 120 kann bei einer Ausführungsform V1 in Abhängigkeit von dem maximalen positiven Wert X'(n) erzeugen. Ähnlich kann der Generator 120 V2 in Abhängigkeit von dem maximalen negativen Wert von X'(n) erzeugen.
In Fig. 2 ist das Flussdiagramm zu Fig. 1 dargestellt. Der Prozess beginnt bei 201 und fährt dann in Schritt 203 damit fort, den Wert X(n) zu laden.
Der Prozess erhält dann in Schritt 205 den Adresswert 123 von dem Adressgenerator 130 in Abhängigkeit von Y(n-1), ... Y(n-k).
Der Prozess gibt dann als nächstes in Schritt 207 den Adresswert 123 an die Speichervorrichtung 140 aus.
Der Prozess liest als nächstes den gespeicherten Wert in Schritt 209 ein und setzt in Schritt 211 D(n) 141 in Abhängigkeit von dem gespeicherten Wert.
Der Prozess bildet als nächstes in Schritt 213 X'(n) gleich X(n) minus D(n).
Der Prozess erhält als nächstes die vorgegebenen Werte V1 und V2 in Schritt 215 und vergleicht dann in Schritt 217 X'(n) mit V1 und V2.
Wenn X'(n) ≥ V1, wird in dem Prozess in Schritt 227 Y(n) gleich +1 gesetzt. Der Prozess springt dann in Schritt 231 zurück.
Wenn X'(n) ≤ V2, wird in dem Prozess in Schritt 229 Y(n) gleich -1 gesetzt. Der Prozess springt dann in Schritt 231 zurück.
Wenn V2 < X'(n) < V1, springt der Prozess zu Schritt 219, wo bestimmt wird, ob X'(n) > 0. Wenn dem so ist, springt der Prozess zu Schritt 221, wo der gespeicherte Wert durch den gespeicherten Wert plus Δ ersetzt wird, und springt dann zu Schritt 225. Umgekehrt, wenn das nicht der Fall ist, springt der Prozess zu Schritt 223, wo der gespeicherte Wert durch den gespeicherten Wert minus 4 ersetzt wird, und springt dann zu Schritt 225.
In Schritt 225 wird Y(n) durch den Prozess gleich null gesetzt. Der Prozess springt dann in Schritt 231 zurück.
In Fig. 3 ist ein Empfänger mit einer zweiten Ausführungsform eines entscheidungsrückgekoppelten Entzerrers gemäß der vorliegenden Erfindung gezeigt. Bei dieser Ausführungsform enthält der Ausgangswert Y(n) ein erstes Signal Y+, Element 340, und ein zweites Signal Y-, Element 350. Die Beziehung zwischen Y(n) und den Signalen Y+ und Y- ist die folgende:
Auch in dieser Ausführungsform enthält die Speichervorrichtung 140 eine Wahlzugriffsspeichereinheit (RAM- Speicher) 301, die mit einer Digital-/Analog- (D/A-)Wandlereinheit 303 verbunden ist. Auch bei dieser Ausführungsform umfasst die Additions-/Subtraktionseinheit 150 einen Aufwärts-/Abwärts-Zähler 305.
Bei einer Ausführungsform variieren die gespeicherten Werte in der RAM- Einheit 301 zwischen plus (+)128 und minus (-)128, und der Aufwärts-/Abwärts-Zähler 305 inkrementiert oder dekrementiert diese gespeicherten Werte um ein , das gleich eins (1) ist. Bei einer anderen Ausführungsform können diese gespeicherten Werte in Abhängigkeit von einer oder mehreren Variablen einschließlich beispielsweise eines Fehlerwertes und der Zeit variieren oder angepasst werden.
Aus Fig. 3 ist ersichtlich, dass der Adressgenerator 130 ein erstes Schieberegister 310, ein zweites Schieberegister 320 und einen Abbildungsschaltkreis 330 umfasst. Das erste Schieberegister 310 umfasst eine erste Verzögerungsleitung mit vier Stufen, die mit 311, 313, 315 und 317 bezeichnet sind, wobei jede Stufe eine Verzögerung T bewirkt und T die invertierte Baud- Rate ist. Der Inhalt der Stufen 311, 313, 315 bzw. 317 umfasst die letzten vier (4) Ausgänge des Signals Y+ 340, also Y + (n-1), Y + (n-2), Y + (n-3) und Y + (n-4). Diese Information ist im folgenden tabellarisch dargestellt.

Verzögerungsleitungselement Inhalt/Ausgang

Nr.
311 Y+(n-1)
313 Y+(n-2)
315 Y+(n-3)
317 Y+(n-4)
Ähnlich umfasst das zweite Schieberegister 320 eine zweite Verzögerungsleitung mit vier Stufen, die mit 321, 323, 325 und 327 bezeichnet sind, wobei jede Stufe eine Verzögerung T bewirkt. Außerdem umfassen die Inhalte der Stufen 321, 323, 325 bzw. 327 die letzten vier-(4) Ausgänge des Signals Y- 350, also Y-(n-1), Y-(n-2), Y-(n-3) und Y-(n-4). Diese Information ist im folgenden tabellarisch dargestellt.

Verzögerungsleitungselement Inhalt/Ausgang

Nr.
321 Y-(n-1)
323 Y-(n-2)
325 Y-(n-3)
327 Y-(n-4)
Wie dargestellt werden die acht Ausgangswerte Y + (n-1), Y + (n-2), Y + (n-3), Y + (n-4), Y-(n-1), Y-(n-2), Y-(n-3) und Y- (n-4)in dem Abbildungsschaltkreis 330 eingelesen.
Der Zweck des Abbildungsschaltkreises 220 besteht darin, die vorangehenden acht Ausgangswerte zu verarbeiten, um einen Adresswert 123 mit einer reduzierten Anzahl von Bits zu erzeugen. Daher enthält der Adresswert 123 ohne den Abbildungsschaltkreis 30 8 Bits, ein Bit für jeden Ausgangswert Y + (n-1), Y + (n-2), Y + (n-3), Y + (n-4), Y-(n-1), Y-(n-2), Y-(n- 3) und Y-(n-4). Jedoch nutzt der Abbildungsschaltkreis 330 einige der Einschränkungen aus, die durch das BRZ- Übertragungsschema auferlegt werden. So bestimmt die BRZ- Signalisierung, dass aufeinander folgende 1en mit alternierenden Polaritäten gesendet werden. Dementsprechend sind die Folgen 1, 1 und -1, -1 unzulässig. Darüber hinaus sind bei zwei aufeinander folgenden Symbolen nur sieben (7) anstatt neun Kombinationen möglich.
Bei einer Ausführungsform werden bei der Abbildungsfunktion, die durch den Abbildungsschaltkreis 330 ausgeführt wird, drei (3) Bits (acht mögliche Werte) verwendet, um zwei Symbole darzustellen. Dies ist effizient, und die Funktion ist sehr leicht zu implementieren. Die Gleichungen für die Abbildungsfunktion sind die folgenden, wobei A5, ... A0 die sechs (6) RAM- Adressbits des Signals 123 sind:
A5 = Y-(n-4) ODER Y+(n-3)
A4 = Y-(n-4) ODER Y-(n-3)
A3 = Y+(n-4) ODER Y+(n-3)
A2 = Y-(n-2) ODER Y+(n-1)
A1 = Y-(n-2) ODER Y-(n-1)
A0 = Y+(n-2) ODER Y+(n-1)
Eine Ausführungsform des Schwellenwertgenerators 120 ist in Fig. 4 dargestellt. Bei einer Ausführungsform können die Spitzendetektoren 401 und 407 mit einfachen Dioden- und Kondensatorschaltkreisen ausgestattet sein, um die positiven und negativen Spitzenwerte des empfangenen, entzerrten Signals X'(n), Element 107, abzutasten und zu halten. Außerdem sind bei einer Ausführungsform die Werte der Widerstände 403, 405, 409 und 411 gleich. Mit diesem Aufbau wird der positive Schwellenwert V1, Element 121, auf die Hälfte (0,5) des maximalen positiven Wertes X'(n) gesetzt, und der negative Schwellenwert V2, Element 131, wird auf die Hälfte (0,5) des maximalen negativen Wertes von X'(n) gesetzt.
Bei einer anderen Ausführungsform setzt der Schwellenwertgenerator 120 die Schwellenwerte V1, V2 in Abhängigkeit von dem kompensierten empfangenen Signal X(n), Element 104. Dies kann bei manchen Implementierungen von Vorteil sein. Der Nachteil dabei ist, dass eine kleine Verschlechterung der Genauigkeit der Entscheidungsschwellenwerte eintritt, was zu einer etwas schlechteren Bitfehlerrate führt.
Eine Ausführungsform des Entscheidungsschaltkreises ist in Fig. 5 dargestellt. Wie gezeigt wird das entzerrte, empfangene Signal X'(n) in einen ersten Vergleicher 501, einen weiten Vergleicher 503 und einen dritten Vergleicher 505 eingespeist. Wie ebenfalls gezeigt sind der erste Vergleicher 501, der zweite Vergleicher 503 und der dritte Vergleicher 505 jeweils mit einem ersten Flipflop 521, einem zweiten Flipflop 523 und einem dritten Flipflop 525 verbunden. Das erste Flipflop 521, das zweite Flipflop 523 und das dritte Flipflop 525 werden ebenfalls durch ein Baud- Taktsignal 523 getaktet.
Wie gezeigt vergleicht der Vergleicher 501 X'(n) mit dem positiven Schwellenwert V1, Element 121. Wenn X'(n) V1 überschreitet, gibt der Vergleicher 501 eine logische 1 als Signal über einen Kanal 511 an das Flipflop 521 aus. Anderenfalls gibt der Vergleicher 501 eine logische 0 als Signal an das Flipflop 521 aus. Nach Aktivierung durch das Baud- Taktsignal 533 gibt das Flipflop 521 das Ausgangssignal Y+ auf der Leitung 325 aus.
Wie gezeigt vergleicht der Vergleicher 505 X'(n) mit dem negativen Schwellenwert V2, Element 131. Wenn X'(n) kleiner als V2 ist, gibt der Vergleicher 505 eine logische 1 als Signal über einen Kanal 515 an das Flipflop 525 aus. Anderenfalls gibt der Vergleicher 505 eine logische 0 als Signal an das Flipflop 525 aus. Nach Aktivierung durch das Baud- Taktsignal 533 gibt das Flipflop 525 das Ausgangssignal Yauf der Leitung 327 aus.
In Fig. 5 werden das Ausgangssignal Y+ und das Ausgangssignal Y- mit einem NOR- Gatter 531 verbunden. Wenn das Ausgangssignal Y+ und das Ausgangssignal Y- beide gleich einer logischen 0 sind, gibt das Gatter 531 eine logische 1 als Signal aus. Dementsprechend gibt das Gatter 531 das Ausgangssignal ZERO auf der Leitung 329 aus.
Der Vergleicher 503 vergleicht ebenfalls X'(n) mit dem Signal, das gleich null Volt ist, d. h. Masse. Wenn X'(n) größer als 0 ist, gibt der Vergleicher 503 eine logische 1 als Signal über einen Kanal 513 an das Flipflop 523 aus. Anderenfalls gibt der Vergleicher 503 eine logische 0 als Signal an das Flipflop 523 aus. Nach der Aktivierung durch das Baud- Taktsignal 533 gibt das Flipflop 523 das Ausgangssignal SIGN auf Leitung 331 aus.
In Fig. 1 ist zu beachten, dass das Signal X(n) 104 an einen positiven Anschluss der Summierungsvorrichtung 105 angelegt wird, während der Korrekturfaktor D(n) 141 an einen negativen Anschluss der Summierungsvorrichtung 105 angelegt wird, um das Ergebnissignal X'(n) 107 zu bilden. Damit kann man anhand von Fig. 1 sagen, dass X'(n)durch Subtrahieren von D(n) von X(n) gebildet wird. Jedoch wird man erkennen, dass wenn die Vorzeichen der D(n)- Faktoren umgedreht würden oder wenn die Phasenwinkel der Faktoren um 180 Grad gedreht würden oder wenn die Faktoren mit minus 1 multipliziert würden oder wenn die Faktoren mit einer anderen ähnlichen Anpassungsfunktion vor dem Abspeichern in der Speichervorrichtung 140 verarbeitet würden, es möglich wäre, die sich ergebenden angepassten (nicht dargestellten) Korrekturfaktoren an einen zweiten (nicht dargestellten) positiven Anschluss der Summierungsvorrichtung 105 anzulegen. In diesem Fall kann man sagen, dass X'(n) durch Addieren von D(n) und X(n) gebildet wird. Da Verfahren und Vorrichtung zur entscheidungsrückgekoppelten Entzerrung gemäß der vorliegenden Erfindung alle derartigen äquivalenten Aufbauten mit einschließt, kann man allgemein sagen, dass gemäß der technischen Lehre der vorliegenden Erfindung X'(n) durch Kombination von D(n) und X(n) gebildet wird.
Zusammenfassend wird ein Verfahren und eine Vorrichtung zur entscheidungsrückgekoppelten Entzerrung gemäß der vorliegenden Erfindung offenbart, die für die Verwendung in einem BRZ- Empfänger geeignet sind. Gemäß der vorliegenden Erfindung bestimmt ein entscheidungsrückgekoppelter Entzerrer einen Ausgangswert Y(n) 160 in Abhängigkeit von einem kompensierten empfangenen Wert X(n) 104 und einem Korrekturfaktor D(n) 141. Nach Empfang von X(n) holt der entscheidungsrückgekoppelte Entzerrer einen gespeicherten Wert D(n) aus einer Speichervorrichtung 140, der den k vorherigen Ausgangswerten Y(n-1), ... Y(n-k) entspricht. Der entscheidungsrückgekoppelte Entzerrer bildet dann einen entzerrten empfangenen Wert X'(n) 107 in Abhängigkeit von der Kombination von X(n) und D(n). Der entscheidungsrückgekoppelte Entzerrer bestimmt dann den Ausgangswert Y(n) in Abhängigkeit von dem Vergleich von X'(n) mit einem positiven Schwellenwert V1 und einem negativen Schwellenwert V2. Wenn Y(n) zu null bestimmt wird, passt der entscheidungsrückgekoppelte Entzerrer den abgespeicherten Korrekturwert D(n) um einen vorgegebenen Wert an, je nachdem ob X'(n) positiv oder negativ ist.
Eine Hauptschwierigkeit beim Aufbau des entscheidungsrückgekoppelten Entzerrers für BRZ- Systeme besteht darin, dass diese Systeme keine Scrambler zum Randomisieren der Daten verwenden. Tatsächlich kommen häufig lange, sich wiederholende Sequenzen vor. Die traditionellen entscheidungsrückgekoppelten Anpassungsalgorithmen wie der der kleinsten quadratischen Abweichung erfordern Zufallsdaten sowohl für ein gutes Training als auch für die Aufrechterhaltung einer guten Konvergenz. Dagegen haben Verfahren und Vorrichtung zur entscheidungsrückgekoppelten Entzerrung gemäß der vorliegenden Erfindung den Vorteil, dass die Daten nicht Zufallsdaten sein müssen. Außerdem sind Verfahren und Vorrichtung zur entscheidungsrückgekoppelten Entzerrung gemäß der vorliegenden Erfindung in der Lage, nicht-lineare Beeinträchtigungen aufgrund der Leitung zu entzerren, etwas was die meisten Algorithmen nach dem Stand der Technik nicht beherrschen.
Obgleich das Konzept der Löschung von Störungen mit digitaler Vergleichstabelle bereits im Stand der Technik bekannt ist, z. B. in "Adaptive Filters", herausgegeben von C. F. N. Cowan und P. M. Grant, Abschnitt 9.3.1, "Echo Cancellation for WAL2 Transmission", Seite 244-249, Prentice Hall, Englewood Cliffs, New Jersey, 1985, wird davon ausgegangen, dass Verfahren und Vorrichtung zur entscheidungsrückgekoppelten Entzerrung eine neuartige Anwendung dieses Konzepts darstellen.
Obgleich verschiedene Ausführungsformen von Verfahren und Vorrichtung zur entscheidungsrückgekoppelten Entzerrung gemäß der vorliegenden Erfindung oben beschrieben wurden, ist der Umfang der Erfindung nur durch die Ansprüche definiert.

Claims

1. Entscheidungsrückgekoppelter Entzerrer (300) mit einem Eingang (101), einem Ausgang (340, 350) und einem Speicher (140), wobei am Eingang (101) eine Folge von Werten X(n) (104) anliegt, wobei n = 1, 2, 3,..., am Ausgang eine Folge von entsprechenden Ausgangswerten Y(n) anliegt und im Speicher (140) ein gespeicherter Korrekturwert für jede möglichen Kombination von k aufeinander folgenden Ausgangswerten vorliegt, der umfasst:

eine Vorrichtung (103) zum Empfangen von X(n), eine Vorrichtung (130) zum Laden des gespeicherten Korrekturwertes, der Y(n-1), ... Y(n-k) entspricht, eine Vorrichtung (105) zum Bilden von X'(n) in Abhängigkeit von X(n), kombiniert mit dem gespeicherten Korrekturwert, der Y(n-1), ... Y(n-k) entspricht,

gekennzeichnet durch

eine Vorrichtung (110) zum Vergleichen von X'(n) mit einem ersten vorgegebenen Wert V1 (120) und einem zweiten vorgegebenen Wert V2 (131) und

eine Vorrichtung zum Bestimmen, dass Y(n) gleich einem ersten Symbol ist, wenn X'(n) ≥ V1, und

eine Vorrichtung (130) zum Laden einschließlich eines ersten Schieberegisters (310) und eines zweiten Scheiberegisters (320) für das Empfangen von Ausgangswerten Y(n) beziehungsweise das Ausgeben verzögerter Y + (n-1)- bis Y + (n-k)- und Y-(n-1)- bis Y-(n-k)- Werte an einen Abbildungsschaltkreis (330) zum Adressieren des gespeicherten Korrekturwertes.

2. Entscheidungsrückgekoppelter Entzerrer nach Anspruch 1, der außerdem eine Vorrichtung zum Bestimmen umfasst, dass Y(n) gleich einem zweiten Symbol ist, wenn X'(n) V2.

3. Entscheidungsrückgekoppelter Entzerrer nach Anspruch 2, der außerdem eine Vorrichtung zum Bestimmen umfasst, dass Y(n) gleich einem dritten Symbol ist, wenn V2 < X'(n) < V1.

4. Entscheidungsrückgekoppelter Entzerrer nach Anspruch 3, der außerdem eine Vorrichtung zum Vergleichen von X'(n) mit null umfasst, wenn V2 < X'(n) < V1.

5. Entscheidungsrückgekoppelter Entzerrer nach Anspruch 4, der außerdem eine Vorrichtung umfasst zum Inkrementieren des gespeicherten Wertes, der Y(n-1), ... Y(n-k) entspricht, um

einen vorgegebenen Wert , wenn X'(n) > 0, oder

einen vorgegebenen Wert Δ, wenn X'(n) < 0, oder

eine Variable oder einen Anpassungswert Δ in Abhängigkeit von dem Fehlerwert oder der Zeit.

6. Entscheidungsrückgekoppelter Entzerrer nach Anspruch 5, der außerdem eine Vorrichtung umfasst zum Dekrementieren des gespeicherten Wertes, der Y(n-1), ... Y(n-k) entspricht, um A, wenn X'(n) ≤ 0.

7. Entscheidungsrückgekoppelter Entzerrer nach Anspruch 6, der eine Vorrichtung umfasst zum Bestimmen von V1 in Abhängigkeit von dem maximalen positiven Wert von X'(n).

8. Entscheidungsrückgekoppelter Entzerrer nach Anspruch 7, der außerdem eine Vorrichtung umfasst zum Bestimmen von V2 in Abhängigkeit von dem maximalen negativen Wert von X' (n).

9. Entscheidungsrückgekoppelter Entzerrer nach Anspruch 8, bei dem k gleich 4 ist.

10. Entscheidungsrückgekoppelter Entzerrer nach Anspruch 1, der außerdem einen Schwellenwertgenerator (120) umfasst, um den ersten vorgegebenen Wert V1 und den zweiten vorgegebenen Wert V2 in Abhängigkeit von dem empfangenen Signal X'(n) zu setzen.

11. Empfänger für das Empfangen von bipolaren return- to- zero- Signalen, bei dem der Empfänger den entscheidungsrückgekoppelten Entzerrer nach einem der vorangehenden Ansprüche umfasst.