CN1110071A - 判定反馈均衡器的方法和设备 - Google Patents

判定反馈均衡器的方法和设备 Download PDF

Info

Publication number
CN1110071A
CN1110071A CN94190325.7A CN94190325A CN1110071A CN 1110071 A CN1110071 A CN 1110071A CN 94190325 A CN94190325 A CN 94190325A CN 1110071 A CN1110071 A CN 1110071A
Authority
CN
China
Prior art keywords
value
equalizer
zeedback equalizer
decision zeedback
decision
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN94190325.7A
Other languages
English (en)
Inventor
斯迪文·R·布莱克威尔
理查德·L·古德森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
UNIVESAL DATA SYSTEMS Inc
Universal Data Systems Inc
Original Assignee
UNIVESAL DATA SYSTEMS Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by UNIVESAL DATA SYSTEMS Inc filed Critical UNIVESAL DATA SYSTEMS Inc
Publication of CN1110071A publication Critical patent/CN1110071A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H04L25/063—Setting decision thresholds using feedback techniques only
    • H04L25/064—Subtraction of the threshold from the signal, which is then compared to a supplementary fixed threshold
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H04L25/066—Multilevel decisions, not including self-organising maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Dc Digital Transmission (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

一个判定反馈均衡器适于和双极归零接收机一 起使用，均衡器根据已补偿的接收值X(n)和校正因 了D(n)来确定输出Y(n)。接收X(n)后，均衡器从 存贮装置中恢复一个相应于K个先前输出值Y (n-1)，…，Y(n-k)的存贮值D(n)。均衡器产生一 个已均衡的基于X(n)和D(n)相结合的接收值X′(n)，根据X′(n)与正阀值V1和负阀值V2的比较，均衡器确定输出值Y(n)。当确定Y(n)为0时，均衡器以一个预定值△根据X′(n)是正还是负来调节D(n)。

Description

判定反馈均衡器的方法和设备
这个申请涉及均衡器，它包括但不限于一个判定反馈均衡器的方法和设备。
在适合于提供现代数字陆线为基础的数据业务(例如DDS和T1)的接收机设计中，长期以来最重要的考虑之一就是均衡器设计。这两种业务都使用双极归零(“BRZ”)信号于传输。众所周知，在BRZ传输系统中，当一个“0”逻辑值以没有脉冲来表示时，则“1”逻辑值以传输一个正脉冲或一个负脉冲来表示。连续的脉冲在极性上交替变化，产生术语“传号交替反转”项，即“AMI”。一定的条件使这个规则被违反，在这个规则下，传输两个连续的正的或负的脉冲总是不合法的。
用于BRZ信号的常规均衡器通过对已给定的通信信道选择一个合宜的相反的线路模型来工作。如果线路模型是正确的，则由线路所引入的衰减和相位失真在所接收的信号中能得到有效地补偿。有时还附加一个噪声限制滤波器以消除频带外的噪声。
这些常规均衡器结构的问题就是它们的性能受这些线路模型的精度的限制。诸如桥接抽头和线径转变之类的质量降低时常会引起线路具有正常线路模型所不能很好预测的特性。对这个问题的一个解决办法可以是给出考虑到每一个已知线路质量降低总的线路模型。当考虑到越来越多的质量降低的来源时，很容易看到这个方法很快变成是不实际的。更好的方法就是建立一个接收机结构，它能够查明线路质量降低并能给以补偿。
图1是表示一个接收机的框图，它包括依据本发明的一个判定反馈均衡器设备的第一实施例。
图2是图1的流程图。
图3是表示一个接收机的框图，它包括依据本发明的一个判定反馈均衡器的第二实施例。
图4-5表示图3的进一步细节。
图1表示一个用于BRZ信号的接收机，它使用一个常规模拟均衡器103，后接依据本发明的一个判定反馈均衡器的第一实施例。该系统补偿了所接收信号101由于传输线所引起的质量降低，使得判定机构能够产生很大百分数的正确判决。
接收机的第一部分，即是滤波器103，它和通常的模拟均衡系统没有区别。例如，滤波器103可以是McGray等人在美国专利4,759,035中说明的那样系统，该专利已被引为参考文献。滤波器103也可以是Beichler等人在美国专利5,052,023中说明的那样系统，该专利也在此用作参考文献。这样，所接收的信号101就被施加到一个适当选择的模拟滤波器，它基本上具有通信信道相反的特性，这个滤波器对所接收的信号附加增益和相位校正以补偿线路质量降低，并产生已补偿的接收信号X(n)104。当信号仅在预定的波特间隔得到时，在点104上的信号X(n)可视为包含了在波特间隔中一系列顺序样值的已采样的输入信号。
每个波特产生一个校正值D(n)141以补偿模拟滤波器103未能完全消去的先前波特的残余作用。在一个实施例中，虽然可以使用任何数，但还是采用最后四个接收的符号来形成D(n)。
如图示，X(n)由求和器件即结点105结合以构成一个已均衡的接收信号X＇(n)107。信号X＇(n)加到判定电路110。判定电路110随后通过将X＇(n)与第一预定值V1，121，和第二预定值V2，131相比较来确定输出值Y(n)160。值V1和V2由阀值发生器120根据值X＇(n)提供。当X＇(n)≥V1，判定电路110确定Y(n)等于第一符号。当X＇(n)≤V2，判定电路110确定Y(n)等于第二符号。当V2＜X＇(n)＜V1，判定电路110确定Y(n)等于第三符号。在一个实施例中，第一符号等于+1，第二符号等于-1，而第三符号等于0。
在地址值123的控制下，校正因子D(n)141由存贮装置140产生。地址值123由地址发生器130产生。地址发生器130根据预定数(如K)的先前输出值Y(n-1)，…，Y(n-k)来产生地址值123。
对于本领域的技术人员来说，显然可见，存贮装置140包含一个存贮的校正值D(n)141，对于在输出端160的K个顺序输出值Y(n-1)，…，Y(n-k)的每一种可能的组合，每一个存贮值都由地址值123进行选择性寻址。
在一个实施例中，K等于4，于是地址发生器130根据4个先前输出值Y(n-1)，Y(n-2)，Y(n-3)，Y(n-4)来产生地址值123。
每当输出值Y(n)等于0时，调整存贮的值D(n)以保持X＇(n)尽可能地接近于0。当判定电路110确定Y(n-1)等于0时，电路110通过标为ZERO的引线171来驱动相加/相减电呼150，判定电路110也将X＇(n)与0相比较，然后，通过标为SIGN的引线173来通知比较符号的相加/相减电路150。当X＇(n)＞0，相加/相减电路150工作，经过通路155，以D(n)加上一个预定值Δ来取代存贮的值D(n)。相反，当X＇(n)≤0，相加/相减电路150工作，以D(n)减去Δ来取代存贮的值D(n)。
现在回到阀值发生器120，在一个实施例中，发生器120可根据X＇(n)的最大正值来产生V1。同样，发生器120也可根据X＇(n)的最大负值来产生V2。
现参照图2，这里示出图1的流程图。流程从201开始，然后进行到步骤203以得到值X(n)。
在步骤205，流程从基于Y(n-1)，…，Y(n-k)的地址发生器130得到地址值123。
在步骤207，流程随后将地址值123加于存贮装置140。
在步骤209，流程读取存贮的值，并在步骤211根据所存贮的值设置D(n)141。
在步骤213，流程构成X＇(n)等于X(n)减去D(n)。
在步骤21 5，流程取得预定值V1和V2，然后在步骤217，将X＇(n)与V1和V2比较。
如X＇(n)≥V1，在步骤227，流程置Y(n)等于+1，然后在步骤231流程返回。
如X＇(n)≤V2，在步骤229，流程置Y(n)等于-1，然后在步骤231流程返回。
如V2＜X＇(n)＜V1，流程进行主步骤219，这里确定是否X＇(n)＞0，如确定是肯定的，流程进行至步骤221，这里它以存贮值加工Δ来取代存贮值，然后进行至步骤225。相反，如确定是否定的，则流程进行至步骤223，这里它以存贮值减去Δ来取代存贮值，然后进行至步骤225。
在步骤225，流程置Y(n)等于0，然后在步骤231流程返回。
参照图3，这里示出一个接收机，它包括依据本发明的一个判定反馈均衡器的第二实施例，在这个实施例中，输出值Y(n)包含第一信号Y+，340，和第二信号Y-350，Y(n)与信号Y+，Y-之间的对应关系如下：Y+       Y-       Y(n)符号1         0         +10         0         00         1         -1
也是在此实施例中，存贮装置140包含一个随机存取存贮(“RAM”)单元301，连接到一个数字模拟转换器(“D/A”)单元303，也是在此实施例中，相加/相减单元150包含一个递增/递减计数器305。
在一个实施例中，RAM单元301中的存贮值从正(+)128变化为负(-)128，并且递增/递减计数器305是这样安排，使存贮值增加或减少一个等于一(1)的Δ值。在另一实施例中，Δ可能会变化，即根据一个或多个包含如误差值和时间的变量而成为自适应地变化。
仍参考图3可见，地址发生器130包含第一移位寄存器310，第二移位寄存器320，以及一个变换电路330，第一移位寄存器310包含带有四级标为311，313，315和317的第一延迟线，每一组有一延时T，这里T是波特时间的倒数。311，313，315，317各级的内容分别地包含信号Y+340的最后四(4)个输出，即Y+(n-1)，Y+(n-2)，Y+(n-3)，Y+(n-4)，这个信息列表如下：延迟线号     内容/输出311          Y+(n-1)313          Y+(n-2)315          Y+(n-3)317          Y+(n-4)
同样地，第二移位寄存器320包含带有四级标为321，323，325和327的第二延迟线，每一级有一延时T。321，323，325和327各级的内容分别地包含信号Y-350的最后四(4)个输出，即Y-(n-1)，Y-(n-2)，Y-(n-3)，Y-(n-4)。这个信息列表如下：延迟线号     内容/输出321          Y-(n-1)323          Y(n-2)325          Y-(n-3)327          Y-(n-4)
如图示，八个先前的输出值Y+(n-1)，Y+(n-2)，Y+(n-3)，Y+(n-4)，Y-(n-1)，Y-(n-2)，Y-(n-3)和Y-(n-4)是输入到变换电路330。
变换电路330的目的是处理上述八个先前的输出值以构成一个具有减少了比特数的地址值123。因此，如果没有变换电路330，地址值123将包含八位，对于每一个输出值Y+(n-1)，Y+(n-2)，Y+(n-3)，Y+(n-4)，Y-(n-1)，Y-(n-2)，Y-(n-3)和Y-(n-4)是一位。然而，变换电路330利用了BRZ传输方案所产生的某些限制。由此，BRZ信令规定以交替的极性发送相继的1，结果，模式1，1和-1，-1都是不合法的。更进一步，对于两相继的符号，只有7个组合是可能的，而不是九个。
在一个实施例中，由变换电路330所实现的变换功能使用三比特(八种可能值)来代表两种符号，这是合理的有效的。这个功能非常容易实现，变换功能的方程式如下，这里A5，……A0是包含信号123的六个RAM地址位。
A5＝Y-(n-4)OR  Y+(n-3)
A4＝Y-(n-4)OR   Y-(n-3)
A3＝Y+(n-4)OR  Y+(n-3)
A2＝Y-(n-2)OR  Y+(n-1)
A1＝Y-(n-2)OR  Y-(n-1)
A0＝Y+(n-2)OR  Y+(n-1)
图4示出阀值发生器120的一个实施例，在实施例中，峰值检波器401和407可用简单的二极管和电容器电路组成，它们用来对已均衡的接收信号X＇(n)，107的正峰值和负峰值进行采样和保持。同样在一个实施例中，电阻403，405，409和411的阻值是相等的。根据这样安排，正阀值V1，121是设置为X＇(n)的最大正值的一半(0.5)。而负阀值V2，131是设置为X＇(n)的最大负值的一半(0.5)。
在另一实施例中，阀值发生器120根据已补偿的接收信号X(n)，104来设置阀值V1和V2。在某些仪器中，这样可能是更为方便，这样作的代价是判决阀值的精度稍有降低，因而产生稍差一些的比特误差率。
判定电路的一个实施例示于图5，如图示，已均衡的接收信号X＇(n)输入到第一比较器501，第二比较器503和第三比较器505。如图示，第一比较器501，第二比较器503和第三比较器505分别连接到第一触发器521，第二触发器523和第三触发器525。而第一触发器521，第二触发器523和第三触发器525都由一个波特时钟信号533计时。
如图示，比较器501将X＇(n)与正阀值V1，121进行比较。当X＇(n)超过V1，比较器501经通道511送出一个逻辑1信号到触发器521。否则，比较器501送出一个逻辑0信号到触发器521。在波特时钟信号驱动后，触发器521在引线325输出信号Y+。
如图示，比较器505将X＇(n)与负阀值V2，131进行比较，当X＇(n)小于V2，比较器505经通道515送出一个逻辑1信号到触发器525。否则，比较器505送出一个逻辑0信号到触发器525。在波特时钟信号533驱动后，触发器525在引线327送出输出信号Y-。
仍参考图5，输出信号Y+和输出信号Y-连接到一个或非门(NOR)531，当输出信号Y+和输出信号Y-都等于逻辑0时，门531将输出一个逻辑1信号。结果，门531在引线329送出输出信号ZE-RO。
同样，比较器503将X′(n)与等于零电压的信号即与地相比较。当X＇(n)大于0，比较器503经通道513送出一个逻辑1信号到触发器523。否则，比较器503送出一个逻辑0信号到触发器523。在波特时钟信号533驱动后，触发器523在引线331送出输出信号SIGN。
现在返回图1，人们注意到当校正因子D(n)141施加到求和装置105的负端时，信号(X(n)104施加到求和装置105的正端以构成总的信号X＇(n)107。因此，相对于图1，可以说X＇(n)是由X(n)减去D(n)构成。然而应该理解，如果校正因子D(n)的符号相反，即如果因子的相位角旋转180°，或如果因子被乘以-1，或如果在存贮于存贮装置140之前，由另一类似的调节功能对因子进行处理，那么就有可能施加总的已调节的校正因子(未示出)到求和装置105的第二个正端(未示出)。在这种情况下，可以说，X＇(n)是由X(n)和D(n)相加构成。当依据本发明的一个判定反馈均衡器的方法和设备考虑了所有这些等效的安排后，一般地，可以表明：依据本发明所教导的，X＇(n)是由D(n)和X(n)组合构成。
总之，已经发表了一个依据本发明的判定反馈均衡器的方法和设备，它适合于与BRZ接收机一起使用。依据本发明，一个判定反馈均衡器基于所补偿的接收值X(n)104和校正因子D(n)141确定一个输出Y(n)160。接收X(n)后，判定反馈均衡器从存贮装置140中检索相应于K个先前输出值Y(n-1)，…，Y(n-k)的存贮值D(n)。然后，判定反馈均衡器产生基于X(n)和D(n)组合的已均衡的接收值X＇(n)107。判定反馈均衡器然后依据X＇(n)与正阀值V1和负阀值V2相比较确定输出值Y(n)。当确定Y(n)为0时，判定反馈均衡器通过一个预定的值Δ根据X＇(n)是正还是负来调节存贮的校正值D(n)。
用于BRZ系统的判定反馈均衡器设计中的一个主要困难是这些系统不使用扰频器(Scrambler)来使数据随机化。事实上，重复序列的长周期是很普遍的。传统的判定反馈自适应算法，如最小均方法为了正确的训练和保持正确的收敛都要求随机的数据。相对地，依据本发明的判定反馈均衡器的方法和设备具有不要求数据是随机化的优点。更进一步，依据本发明的判定反馈均衡器的方法和设备是能够均衡非线性线路质量降低，这是大多数现有的算法也不能作到的。
虽然现有技术中已有数字查表失真补偿器的概念，例如，1985年新泽西州Englewood Cliffs，Prentice Hall公司出版的“用于WAL2传输的回波消除”一书中第8.3.1部分，244-249页，由C.F.N.Cowan和P.M.Grant编辑的“自适应滤波器”中所述，可以相信，依据本发明的判定反馈均衡器的方法和设备就代表了这种概念的新应用。
上面已经描述了依据本发明的判定反馈均衡器方法和设备的各种实施例，本发明的范围由以下权利要求书所规定。

Claims (9)

1.判定反馈均衡器，判定反馈均衡器包含一个输入，一个输出和一个存贮器，该输入包含一系列数值X(n)，这里n＝1，2，3…，该输出包含一系列相应的输出值Y(n)，该存贮器包含一个存贮的校正值，它相对于K个顺序的输出值的每一个可能组合，判定反馈均衡器包含：
接收X(n)的装置；
检索相应于Y(n-1)，…Y(n-k)的存贮校正值的装置；
产生X＇(n)的装置，X＇(n)是以X(n)减去相应于Y(n-1)，…Y(n-k)的存贮校正值为基础；
将X＇(n)与第一预定值V1和第二预定值V2相比较的装置；以及
当X＇(n)≥V1时，确定Y(n)等于第一符号的装置。
2.权利要求1中的判定反馈均衡器，它还包括当X＇(n)≤V2时确定Y(n)等于第二符号的装置。
3.权利要求2中的判定反馈均衡器，它还包括当V2＜X＇(n)＜V1时确定Y(n)等于第三符号的装置。
4.权利要求3中的判定反馈均衡器，它还包括当V2＜X＇(n)＜V1时，将X＇(n)与O进行比较的装置。
5.权利要求4中的判定反馈均衡器，它还包括增加相应于Y(n-1)，…，Y(n-k)的存贮值的装置，在X＇(n)＞0时，增加一个预定值Δ。
6.权利要求5中的判定反馈均衡器，它还包括减少相应于Y(n-1)，…，Y(n-k)的存贮值的装置，在X＇(n)≤0时，减少一个预定值Δ。
7.权利要求6中的判定反馈均衡器，它还包括根据X＇(n)的最大正值确定V1的装置。
8.权利要求7中的判定反馈均衡器，它还包括根据X＇(n)的最大负值确定V2的装置。
9.权利要求8中的判定反馈均衡器，其中K等于4。
CN94190325.7A 1993-06-16 1994-06-01 判定反馈均衡器的方法和设备 Pending CN1110071A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/078,676 US5490169A (en) 1993-06-16 1993-06-16 Decision feedback equalizer method and apparatus
US08/078,676 1993-06-16

Publications (1)

Publication Number Publication Date
CN1110071A true CN1110071A (zh) 1995-10-11

Family

ID=22145560

Family Applications (1)

Application Number Title Priority Date Filing Date
CN94190325.7A Pending CN1110071A (zh) 1993-06-16 1994-06-01 判定反馈均衡器的方法和设备

Country Status (8)

Country Link
US (1) US5490169A (zh)
EP (1) EP0659312B1 (zh)
JP (2) JPH08511665A (zh)
CN (1) CN1110071A (zh)
BR (1) BR9405393A (zh)
CA (1) CA2140356A1 (zh)
DE (1) DE69428416T2 (zh)
WO (1) WO1994029956A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103081422A (zh) * 2010-09-03 2013-05-01 阿尔特拉公司 用于判决反馈均衡器的自适应电路和方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5602507A (en) * 1993-11-05 1997-02-11 Ntt Mobile Communications Network Inc. Adaptive demodulating method for generating replica and demodulator thereof
FR2759828B1 (fr) * 1997-02-20 1999-04-30 Telediffusion Fse Procede et dispositif d'egalisation autodidacte d'un canal de transmission de signaux a module sensiblement constant
US6061396A (en) * 1997-09-18 2000-05-09 Level One Communications, Inc. Method and apparatus for modified baud rate sampling
TW413785B (en) * 1998-04-15 2000-12-01 Fujitsu Ltd Signal processor having feedback loop control for decision feedback equalizer
US6188721B1 (en) 1998-04-17 2001-02-13 Lucent Technologies, Inc. System and method for adaptive equalization of a waveform independent of absolute waveform peak value
US6532272B1 (en) * 1998-08-12 2003-03-11 New Mexico State University Technology Transfer Corporation RAM-search processor for intersymbol interference cancellation
GB2341763B (en) * 1998-09-15 2000-09-13 3Com Technologies Ltd Data receiver including hybrid decision feedback equalizer
US7003030B2 (en) 1999-03-08 2006-02-21 Lenovo (Singapore) Pte. Ltd. Receivers, methods, and computer program products for an analog modem that receives data signals from a digital modem
US6389064B1 (en) * 1999-03-08 2002-05-14 International Business Machines Corporation Modems, methods, and computer program products for identifying a signaling alphabet in variance with an ideal alphabet due to digital impairments
US6487243B1 (en) 1999-03-08 2002-11-26 International Business Machines Corporation Modems, methods, and computer program products for recovering from errors in a tone reversal sequence between two modems
US6341360B1 (en) * 1999-03-08 2002-01-22 International Business Machines Corporation Decision feedback equalizers, methods, and computer program products for detecting severe error events and preserving equalizer filter characteristics in response thereto
US6381267B1 (en) 1999-03-08 2002-04-30 International Business Machines Corporation Modems, methods, and computer program products for falling back to a lower data rate protocol upon detecting abnormal line conditions during startup
US6661837B1 (en) 1999-03-08 2003-12-09 International Business Machines Corporation Modems, methods, and computer program products for selecting an optimum data rate using error signals representing the difference between the output of an equalizer and the output of a slicer or detector
US6553518B1 (en) 1999-03-08 2003-04-22 International Business Machines Corporation Severe error detectors, methods and computer program products that use constellation specific error event thresholds to detect severe error events during demodulation of a signal comprising symbols from a plurality of symbol constellations
US6661847B1 (en) 1999-05-20 2003-12-09 International Business Machines Corporation Systems methods and computer program products for generating and optimizing signal constellations
US7027499B2 (en) * 2001-06-20 2006-04-11 Agere Systems Inc. Detection and correction circuit for blind equalization convergence errors
US7092472B2 (en) * 2003-09-16 2006-08-15 Rambus Inc. Data-level clock recovery
US7397848B2 (en) * 2003-04-09 2008-07-08 Rambus Inc. Partial response receiver
US7126378B2 (en) 2003-12-17 2006-10-24 Rambus, Inc. High speed signaling system with adaptive transmit pre-emphasis
US7283586B2 (en) * 2003-05-06 2007-10-16 Northrop Grumman Corporation Adaptive equalizer matched filter error metric concept and apparatus
US7233164B2 (en) * 2003-12-17 2007-06-19 Rambus Inc. Offset cancellation in a multi-level signaling system
US7697603B1 (en) * 2004-10-18 2010-04-13 Altera Corporation Methods and apparatus for equalization in high-speed backplane data communication
US7804892B1 (en) * 2006-02-03 2010-09-28 Altera Corporation Circuitry for providing programmable decision feedback equalization
US8452829B2 (en) * 2008-06-23 2013-05-28 Oracle America, Inc. Real-time optimization of TX FIR filter for high-speed data communication

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4053846A (en) * 1975-06-24 1977-10-11 Honeywell Inc. Amplifier apparatus
US4528676A (en) * 1982-06-14 1985-07-09 Northern Telecom Limited Echo cancellation circuit using stored, derived error map
GB2144950A (en) * 1983-08-10 1985-03-13 Philips Electronic Associated Data transmission system
CA1241120A (en) * 1985-10-01 1988-08-23 Sami A. Aly Alternate mark inversion (ami) receiver
US4821286A (en) * 1986-05-27 1989-04-11 American Telephone And Telegraph Company Quaternary signal regenerator
US4873702A (en) * 1988-10-20 1989-10-10 Chiu Ran Fun Method and apparatus for DC restoration in digital receivers
US4896334A (en) * 1988-10-24 1990-01-23 Northern Telecom Limited Method and apparatus for timing recovery
JPH0828750B2 (ja) * 1989-11-10 1996-03-21 富士通株式会社 レシーバ回路における自動閾値制御方式
US5052023A (en) * 1990-07-20 1991-09-24 Motorola, Inc. Method and apparatus for received signal equalization
FR2675975B1 (fr) * 1991-04-26 1993-07-02 Alcatel Business Systems Generateur de niveau de seuil en vue de la detection de la valeur des bits d'un signal numerique recu code sur trois niveaux.
JP2833609B2 (ja) * 1991-09-12 1998-12-09 日本電気株式会社 判定帰還形自動等化器
US5268930A (en) * 1991-12-19 1993-12-07 Novatel Communications Ltd. Decision feedback equalizer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103081422A (zh) * 2010-09-03 2013-05-01 阿尔特拉公司 用于判决反馈均衡器的自适应电路和方法
CN103081422B (zh) * 2010-09-03 2015-09-09 阿尔特拉公司 用于判决反馈均衡器的自适应电路和方法

Also Published As

Publication number Publication date
DE69428416T2 (de) 2002-06-20
EP0659312A1 (en) 1995-06-28
DE69428416D1 (de) 2001-10-31
JP2006109501A (ja) 2006-04-20
JPH08511665A (ja) 1996-12-03
CA2140356A1 (en) 1994-12-22
US5490169A (en) 1996-02-06
BR9405393A (pt) 1999-09-08
WO1994029956A1 (en) 1994-12-22
EP0659312B1 (en) 2001-09-26
EP0659312A4 (en) 1999-08-04

Similar Documents

Publication Publication Date Title
CN1110071A (zh) 判定反馈均衡器的方法和设备
CN1108664C (zh) 用于小数位的多电平编码
US5010554A (en) Error correction method and apparatus
US7142612B2 (en) Method and apparatus for multi-level signaling
TW484285B (en) Data receiver including hybrid decision feedback equalizer
WO2003017488A1 (en) Method and apparatus for encoding and decoding digital communications data
US7653165B2 (en) Pulse amplitude modulated system with reduced intersymbol interference
WO2004053810A2 (en) Technique for improving the quality of digital signals in a multi-level signaling system
JPS60141053A (ja) 歪補償方式
GB2183971A (en) Data transmission system
EP0086091B1 (en) Apparatus and method for signal processing
CN1081411C (zh) 在含量化的信道中可改进回波和噪声抑制的通信装置
US5999109A (en) Frame-based spectral shaping method and apparatus
JPS63200650A (ja) コード信号による情報の転送方法及びその方法を実施する情報転送システム及び送受信装置
US6434190B1 (en) Generalized precoder for the upstream voiceband modem channel
CN1118543A (zh) 在一个同时话音与数据通信系统中进行格型编码的方法及装置
JP3527508B2 (ja) フレーム・マッピングを用いてゼロ・パディング・コンステレーション切り替えを利用するための装置および方法
WO2000044124A1 (en) Method and apparatus for combining a trellis coding scheme with a pre-coding scheme for data signals
US5515387A (en) Signal independent pulse code modulation data enhancer and associated method
JP2023543171A (ja) データ送信方法、データ受信方法、端末、システム、電子機器及び記憶媒体
US6901107B1 (en) Systems, methods, and computer program products for generating a digital impairment learning signal having low energy content at direct current and Nyquist frequencies
US20110235738A1 (en) System and method for generating test patterns of baseline wander
Weldon Performance of a forward-acting error-control system on the switched telephone network
CN1163526A (zh) 无线通信的设备，方法和系统
GB2334862A (en) Mapping symbol points in a quadrature amplitude modulation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C01 Deemed withdrawal of patent application (patent law 1993)
WD01 Invention patent application deemed withdrawn after publication