DE3310713C2

DE3310713C2 -

Info

Publication number: DE3310713C2
Application number: DE19833310713
Authority: DE
Inventors: Hans-Juergen Dipl.-Ing. 7150 Backnang De Schaetzberger; Ralf-Michael Dipl.-Ing. 7151 Auenwald De Stach
Original assignee: ANT Nachrichtentechnik GmbH
Current assignee: Bosch Telecom GmbH
Priority date: 1983-03-24
Filing date: 1983-03-24
Publication date: 1992-07-02
Also published as: DE3310713A1

Description

Die Erfindung befaßt sich mit Verfahren zum Decodieren von CMI(coded mark inversion)-Signalen und Anordnungen zum Durchführen dieser Verfahren nach den Oberbegriffen der Patentansprüche 5 bis 8.

Ein CMI-Signal entsteht dadurch, daß in einem Binärsignal das binäre 0-Signal durch 0- und 1-Pegel dargestellt, die jeder eine halbe Zeichenlänge dauern, während das binäre 1-Signal für eine ganze Zeichenlänge durch 0- oder 1-Pegel abwechselnd dargestellt wird. Beschrieben wird dieser Code in CCITT Rec. G. 703 Fig. 21 und zugehörigem Text.

Verfahren und Anordnung zum Decodieren von CMI-Signalen werden in DE 29 29 248 A1 beschrieben.

Bei diesem Verfahren werden alle Informationen über Übergänge von 0- auf 1-Niveau, die eine Binärschrittweite nach dem Ende des vorhergehenden Binärschrittes liegen, unterdrückt, so daß nur noch Übergänge von 0- auf 1-Niveau übrigbleiben, die in Mitte eines Binärschrittes liegen. Damit sind alle durch diese Codierung dargestellten Impulse der einen Art des binären Eingangssignals erkennbar, die Impulse der anderen Art liegen damit auch fest.

Zum Durchführen dieses Verfahrens wird eine Schaltung angegeben, die mit Hilfe von UND- und ODER-Verknüpfungen und mehrmaliger Verzögerung des Signals am Ende auch bei Schwankungen des Taktsignals gegenüber dem Eingangssignal eine wirksame Decodierung gewährleistet.

Geht man aber zu höheren Taktfrequenzen über, z. B. in die Größenordnung von 140 Mbit/s, wobei die Impulslänge bei ca. 7 nsec liegt, wird der Einsatz einer großen Zahl von Verzögerungsgliedern kritisch, weil deren Toleranzzeiten sich in der Größenordnung von 1 nsec bewegen.

Deshalb hat die vorliegende Erfindung die Aufgabe, Decodierverfahren der eingangs genannten Art anzugeben, die mit möglichst wenigen laufzeitbestimmenden Elementen auskommen und an die Bauteile geringe Toleranzanforderungen stellen. Lösungen dieser Aufgabe sind beschrieben in den Ansprüchen 1 bis 4.

Weiter ist Aufgabe der Erfindung, Anordnungen zum Durchführen der angegebenen Verfahren zu beschreiben. Die Lösung dieser Aufgabe ist gegeben durch die kennzeichnenden Merkmale der Ansprüche 5 bis 8. Vorteilhafte Weiterbildungen sind in den Unteransprüchen wiedergegben.

Die Erfindung wird jetzt an Hand der Figuren näher beschrieben.

Fig. 1 stellt eine Schaltungsanordnung zum Durchführen des Verfahrens dar,

Fig. 2 zeigt das zu dieser Schaltung gehörende Impulsdiagramm,

Fig. 3 bis 5 zeigen weitere mögliche Schaltungen zum Durchführen der erfindungsgemäßen Verfahren.

In der Fig. 2 ist das zu decodierende Signal mit b gekennzeichnet, das aus einem binären Signal a auf die eingangs beschriebene Weise gewonnen wurde. Dieses Signal b wird an den Eingang der Anordnung nach Fig. 1 angelegt. Die auf diesen Eingang folgende Schaltung A1 erzeugt aus dem CMI-Signal b eine nichtinvertierte (c) und eine invertierte (d) Form. Die nichtinvertierte Form (c) wird dem Eingang einer Verzögerungschaltung B1 und zugleich einem Eingang einer ersten ODER-Schaltung C1 zugeführt. Das Signal (c) wird um eine halbe Taktzeit verzögert durch die Verzögerungsschaltung B1 und auf eine weitere Schaltung E1 mit einem invertierenden und einem nichtinvertierenden Ausgang gegeben. Das dadurch invertierte Signal (e) wird auf den zweiten Eingang der ersten ODER-Schaltung C1 gebracht und das nichtinvertierte Signal (f) auf den zweiten Eingang einer zweiten ODER-Schaltung D1 gegeben, auf deren ersten Eingang das invertierte Signal aus der Eingangsschaltung A1 liegt. Das aus der ersten ODER-Schaltung gewonnene Signal (g) wird zur Taktrückgewinnung in der Schaltung F1 benutzt, die zum Beispiel einen Tankkreis oder eine PLL-Schaltung enthalten kann. Eine solche Taktrückgewinnung mit "Schwungradeffekt" ist nicht von Laufzeitänderungen oder Störimpulsen abhängig und bis zu höchsten Bitraten realisierbar. Das aus der zweiten ODER-Schaltung D1 gewonnene Signal (h) steuert eine bistabile Stufe G1, die durch die Taktfrequenz (i) beaufschlagt wird. Daraus ergibt sich dann am Ausgang dieser bistalen Stufe das ursprüngliche binäre Signal (k).

In Fig. 3 wird das zu decodierende CMI-Signal einer Schaltung (A2) mit einem invertierenden und einem nichtinvertierenden Ausgang zugeführt. An deren nichtinvertierenden Ausgang ist ein Eingang einer ersten ODER-Schaltung (C2) und an deren invertierendem Ausgang eine Verzögerungsschaltung (B2) und ein Eingang einer zweiten ODER-Schaltung (D2) angeschlossen. Am Ausgang der Verzögerungsschaltung (B2) liegt eine weitere Schaltung (E2) mit einem invertierenden und einem nichtinvertierenden Ausgang, deren nichtinvertierender Ausgang mit dem zweiten Eingang der ersten ODER-Schaltung (D2) und deren invertierender Ausgang mit dem zweiten Eingang der zweiten ODER-Schaltung (C2) verbunden sind. Der Ausgang der zweiten ODER-Schaltung (D2) ist an einen Taktrückgewinnungskreis (F2) angeschlossen, dessen Ausgang mit dem Takteingang einer bistabilen Stufe (G2) verbunden ist. Der Ausgang der ersten ODER-Schaltung (C2) liegt an dem Steuereingang der bistabilen Stufe (G2) (Fig. 3).

In Fig. 4 wird das zu decodierende CMI-Signal einer Schaltung (A3) mit einem invertierenden und einem nichtinvertierenden Ausgang zugeführt. An deren nichtinvertierendem Ausgang sind eine Verzögerungsschaltung (B3) und ein Eingang einer ersten UND-Schaltung (H1) angeschlossen. An deren invertierendem Ausgang liegt ein Eingang einer zweiten UND-Schaltung (K1) und am Ausgang der Verzögerungsschaltung (B3) eine weitere Schaltung (E3) mit einem invertierenden und einem nichtinvertierenden Ausgang. Deren invertierender Ausgang ist mit dem zweiten Eingang der ersten UND-Schaltung (H1) und deren nichtinvertierender der weiteren Ausgangsschaltung mit dem zweiten Eingang der zweiten UND-Schaltung (K1) verbunden. Der Ausgang der ersten UND-Schaltung ist an einem Taktrückgewinnungskreis (F3) angeschlossen und dessen Ausgang mit dem Takt-Eingang einer bistabilen Stufe (G3) verbunden. Der Ausgang der zweiten UND-Schaltung (K1) liegt an dem Steuer-Eingang der bistabilen Stufe (G3) (Fig. 4).

In Fig. 5 wird das zu decodierende CMI-Signal einer Schaltung (A4) mit einem invertierenden und einem nichtinvertierenden Ausgang zugeführt. An deren nichtinvertierenden Ausgang ist ein Eingang einer ersten UND-Schaltung (H2) und an deren invertierenden Ausgang eine Verzögerungsschaltung (B4) und ein Eingang einer zweiten UND-Schaltung (K2) angeschlossen.

Am Ausgang der Verzögerungsschaltung (B4) liegt eine weitere Schaltung (E4) mit einem invertierenden und einem nichtinvertierenden Ausgang, deren invertierender Ausgang mit dem zweiten Eingang der ersten UND-Schaltung (H2) und deren nichtinvertierender Ausgang mit dem zweiten Eingang der zweiten UND-Schaltung (K2) verbunden sind. Der Ausgang der zweiten UND-Schaltung (K2) ist an einen Taktrückgewinnungskreis (F4) angeschlossen, dessen Ausgang mit dem Takteingang einer bistabilen Stufe (G4) verbunden ist. Der Ausgang der ersten UND-Schaltung (H2) liegt an dem Steuereingang der bistabilen Stufe (G4) (Fig. 5).

Claims

1. Verfahren zum Decodieren eines CMI(coded mark inversion)- Signals, mit den folgenden Verfahrensschritten:

a) Das CMI-Signal wird in ein nichtinvertiertes und ein invertiertes Signal aufgeteilt.
b) Nur aus dem nichtinvertierten Signal wird ein verzögertes Signal gewonnen.
c) Aus dem verzögerten Signal wird wiederum ein invertiertes Signal gewonnen.
d) Mit Hilfe einer ODER-Funktion werden das nichtinvertierte und das invertierte verzögerte Signal zusammengefaßt.
e) Aus diesem ersten zusammengefaßten Signal wird das Taktsignal zurückgewonnen.
f) Mit Hilfe einer ODER-Funktion werden das invertierte und das nichtinvertierte verzögerte Signal zusammengefaßt.
g) Aus diesem zweiten zusammengefaßten Signal und dem zurückgewonnenen Taktsignal werden die binären Signale mit Hilfe einer bistabilen Funktion zurückgewonnen (Fig. 1).

2. Verfahren zum Decodieren eines CMI(coded mark inversion)- Signals, mit den folgenden Verfahrensschritten:

a) Das CMI-Signal wird in ein nichtinvertiertes und ein invertiertes Signal aufgeteilt.
b) Nur aus dem nichtinvertierten Signal wird ein verzögertes Signal gewonnen.
c) Aus dem verzögerten Signal wird wiederum ein invertiertes Signal gewonnen.
d) Mit Hilfe einer UND-Funktion werden das nichtinvertierte und das invertierte verzögerte Signal zusammengefaßt.
e) Aus diesem ersten zusammengefaßten Signal wird das Taktsignal zurückgewonnen.
f) Mit Hilfe einer UND-Funktion werden das invertierte und das nichtinvertierte verzögerte Signal zusammengefaßt.
g) Aus diesem zweiten zusammengefaßten Signal und dem zurückgewonnenen Taktsignal werden die binären Signale mit Hilfe einer bistabilen Funktion zurückgewonnen (Fig. 4).

3. Verfahren zum Decodieren eines CMI(coded mark inversion)- Signals, mit den folgenden Verfahrensschritten:

a) Das CMI-Signal wird in ein nichtinvertiertes und ein invertiertes Signal aufgeteilt.
b) Nur aus dem invertierten Signal wird ein verzögertes Signal gewonnen.
c) Aus dem verzögerten Signal wird wiederum ein invertiertes Signal gewonnen.
d) Mit Hilfe einer ODER-Funktion werden das invertierte und nichtinvertierte verzögerte Signal zusammengefaßt.
e) Aus diesem ersten zusammengefaßten Signal wird das Taktsignal zurückgewonnen.
f) Mit Hilfe einer ODER-Funktion werden das nichtinvertierte und das invertierte verzögerte Signal zusammengefaßt.
g) Aus diesem zweiten zusammengefaßten Signal und dem zurückgewonnenen Taktsignal werden die binären Signale mit Hilfe einer bistabilen Funktion zurückgewonnen (Fig. 3).

4. Verfahren zum Decodieren eines CMI(coded mark inversion)- Signals, mit den folgenden Verfahrensschritten:

a) Das CMI-Signal wird in ein nichtinvertiertes und ein invertiertes Signal aufgeteilt.
b) Nur aus dem invertierten Signal wird ein verzögertes Signal gewonnen.
c) Aus dem verzögerten Signal wird wiederum ein invertiertes Signal gewonnen.
d) Mit Hilfe einer UND-Funktion werden das invertierte und das nichtinvertierte verzögerte Signal zusammengefaßt.
e) Aus diesem ersten zusammengefaßten Signal wird das Taktsignal zurückgewonnen.
f) Mit Hilfe einer UND-Funktion werden das nichtinvertierte und das invertierte verzögerte Signal zusammengefaßt.
g) Aus diesem zweiten zusammengefaßten Signal und dem zurückgewonnenen Taktsignal werden die binären Signale mit Hilfe einer bistabilen Funktion zurückgewonnen (Fig. 5).

5. Anordnung zum Durchführen des Verfahrens nach Anspruch 1, wobei das zu decodierende CMI-Signal einer Schaltung (A1) mit einem invertierenden und einem nichtinvertierenden Ausgang zugeführt wird, an deren nichtinvertierendem Ausgang eine Verzögerungsschaltung (B1) und ein Eingang einer ersten ODER- Schaltung (C1) angeschlossen ist, dadurch gekennzeichnet, daß an deren invertierendem Ausgang ein Eingang einer zweiten ODER-Schaltung (D1) und am Ausgang der Verzögerungsschaltung (B1) eine weitere Schaltung (E1) mit einem invertierenden und einem nichtinvertierenden Ausgang liegt, deren invertierender Ausgang mit dem zweiten Eingang der ersten ODER-Schaltung (C1) und deren nichtinvertierender Ausgang mit dem zweiten Eingang der zweiten ODER-Schaltung (D1) verbunden ist, daß der Ausgang der ersten ODER-Schaltung (C1) an einen Taktrückgewinnungskreis (F1) angeschlossen ist, dessen Ausgang mit dem Takt-Eingang einer bistabilen Stufe (G1) verbunden ist und daß der Ausgang der zweiten ODER-Schaltung (D1) an dem Steuer-Eingang der bistabilen Stufe (H1) liegt (Fig. 1).

6. Anordnung zum Durchführen des Verfahrens nach Anspruch 2, wobei das zu decodierende CMI-Signal einer Schaltung (A3) mit einem invertierenden und einem nichtinvertierenden Ausgang zugeführt wird, dadurch gekennzeichnet, daß an deren nichtinvertierendem Ausgang eine Verzögerungsschaltung (B3) und ein Eingang einer ersten UND-Schaltung (H1) angeschlossen ist, während an deren invertierendem Ausgang ein Eingang einer zweiten UND-Schaltung (K1) und am Ausgang der Verzögerungsschaltung (B3) eine weitere Schaltung (E3) mit einem invertierenden und einem nichtinvertierenden Ausgang liegt, deren invertierender Ausgang mit dem zweiten Eingang der ersten UND-Schaltung (H1) und deren nichtinvertierender Ausgang mit dem zweiten Eingang der zweiten UND-Schaltung (K1) verbunden ist, daß der Ausgang der ersten UND-Schaltung an einem Taktrückgewinnungskreis (F3) angeschlossen ist, dessen Ausgang mit dem Takt-Eingang einer bistabilen Stufe (G3) verbunden ist und daß der Ausgang der zweiten UND- Schaltung (K1) an dem Steuer-Eingang der bistabilen Stufe (G3) liegt (Fig. 4).

7. Anordnung zum Durchführen des Verfahrens nach Anspruch 3, wobei das zu decorierende CMI-Signal einer Schaltung (A2) mit einem invertierenden und einem nichtinvertierenden Ausgang zugeführt wird, an deren nichtinvertierenden Ausgang ein Eingang einer ersten ODER-Schaltung (C2), während an deren invertierendem Ausgang eine Verzögerungsschaltung (B2) und ein Eingang einer zweiten ODER-Schaltung (D2) liegt, dadurch gekennzeichnet, daß am Ausgang der Verzögerungschaltung (B2) eine weitere Schaltung (E2) mit einem nichtinvertierenden und einem invertierenden Ausgang liegt, deren nichtinvertierender Ausgang mit dem zweiten Eingang der zweiten ODER-Schaltung (D2) und deren invertierender Ausgang mit dem zweiten Eingang der ersten ODER-Schaltung (C2) verbunden sind, daß der Ausgang der zweiten ODER-Schaltung (D2) an einen Taktrückgewinnungskreis (F2) angeschlossen ist, dessen Ausgang mit dem Takteingang einer bistabilen Stufe (G2) verbunden ist und daß der Ausgang der ersten ODER-Schaltung (C2) an dem Steuereingang der bistabilen Stufe (G2) liegt (Fig. 3).

8. Anordnung zum Durchführen des Verfahrens nach Anspruch 4, wobei das zu decodierende CMI-Signal einer Schaltung (A4) mit einem invertierenden und einem nichtinvertierenden Ausgang zugeführt wird, dadurch gekennzeichnet, daß an deren nichtinvertierenden Ausgang ein Eingang einer ersten UND- Schaltung (H2), während an deren invertierendem Ausgang eine Verzögerungsschaltung (B4) und ein Eingang einer zweiten UND- Schaltung (K2) und am Ausgang der Verzögerungsschaltung (B4) eine weitere Schaltung (E4) mit einem invertierenden und einem nichtinvertierenden Ausgang liegt, deren invertierender Ausgang mit dem zweiten Eingang der ersten UND-Schaltung (H2) und deren nichtinvertierender Ausgang mit dem zweiten Eingang der zweiten UND-Schaltung (K2) verbunden sind, daß der Ausgang der zweiten UND-Schaltung (K2) an einen Taktrückgewinnungskreis (F4) angeschlossen ist, dessen Ausgang mit dem Takteingang einer bistabilen Stufe (G4) verbunden ist und daß der Ausgang der ersten UND-Schaltung (H2) an dem Steuereingang der bistabilen Stufe (G4) liegt (Fig. 5).

9. Anordnung nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, daß als Verzögerungsschaltungen Leitungskreise eingesetzt sind.

10. Anordnung nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, daß zur Rückgewinnung des Taktsignals ein passiver Tankkreis verwendet ist.

11. Anordnung nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, daß zur Rückgewinnung des Taktsignals eine PLL) Phase-locked-loop)-Schaltung verwendet ist.