CN101326724A - Sigma Delta型模数转换器 - Google Patents

Sigma Delta型模数转换器 Download PDF

Info

Publication number
CN101326724A
CN101326724A CNA2006800461976A CN200680046197A CN101326724A CN 101326724 A CN101326724 A CN 101326724A CN A2006800461976 A CNA2006800461976 A CN A2006800461976A CN 200680046197 A CN200680046197 A CN 200680046197A CN 101326724 A CN101326724 A CN 101326724A
Authority
CN
China
Prior art keywords
signal
analog
digital converter
adc1
quantizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800461976A
Other languages
English (en)
Inventor
杨·勒吉永
埃尔韦·玛里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101326724A publication Critical patent/CN101326724A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/346—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by suppressing active signals at predetermined times, e.g. muting, using non-overlapping clock phases
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H03M3/37—Compensation or reduction of delay or phase error
    • H03M3/372—Jitter reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种Sigma Delta型模数转换器(ADC1)，响应于模拟输入信号(IN)而提供的数字输出采样流(OUT)。所述模数转换器(ADC1)包括具有死区的量化器(QNT)。所述量化器(QNT)在接收幅度处于死区的输入信号时提供具有中性值的数字输出采样。在所述模数转换器(ADC1)内的反馈路径(DAC)仅仅响应于具有与中性值不同的值的数字输出采样才提供反馈动作。

Description

Sigma Delta型模数转换器
技术领域
本发明的一方面涉及响应于模拟输入信号而提供数字输出采样流(stream of digital output samples)的Sigma Delta型模数转换器。例如，模数转换器可以形成为包括其它功能元件的集成电路的一部分。本发明的其他方面涉及接收器、控制模数转换器的方法、以及用于包括模数转换器的接收器的计算机程序产品。
背景技术
L.J.Breems所著的教科书″Continuous-Time Sigma-Delta Modulationfor IF A/D Conversion in Radio Receivers″(ISBN)涉及Sigma Delta型模数转换器。基本上，Sigma-Delta调制器由环路滤波器、低分辨率量化器和反馈环路构成，环路滤波器执行噪声整形，低分辨率量化器过采样。环路滤波器可以是低通或带通滤波器。一阶低通滤波器是离散时域中的累加器或连续时域中的积分器。采用更高阶Sigma Delta调制器实现更高效的噪声整形，高阶Sigma Delta调制器具有更多的累加器/积分器级。通过Sigma Delta调制器之后的抽取滤波器过滤掉高频量化噪声。
发明内容
根据本发明的一方面，响应于模拟输入信号而提供数字输出采样流的Sigma Delta型模数转换器具有以下特征。所述模数转换器包括具有死区的量化器。所述量化器在接收幅度处于死区的输入信号时提供具有中性值的数字输出采样。在所述模数转换器内的反馈路径仅仅响应于具有与中性值不同的值的数字输出采样而提供反馈动作。
本发明考虑到以下方面。Sigma Delta型模数转换器利用时钟信号形成响应于模拟输入信号的数字输出采样流。实际上，在所述时钟信号中存在抖动。抖动是时间不精确的一种形式。在固定时间格(time grid)上没有准确产生时钟信号的上升沿和下降沿。边沿以随机方式可能比要求的略微早或迟一点发生。这个原因导致在数字输出采样流中出现随机误差。也即，时钟信号中的抖动将导致在输出信号中的噪声。时钟抖动恶化了信噪比。
依照本发明的上述方面，Sigma Delta型模数转换器包括具有死区的量化器。所述量化器在接收幅度处于死区的输入信号时提供具有中性值的数字输出采样。在所述模数转换器内的反馈路径仅仅响应于具有与中性值不同的值的数字输出采样而提供反馈动作。也即，对具有中性值的数字输出采样没有反馈动作。
由于死区，在时钟信号中将产生时钟周期，每一个时钟周期包括不会导致任何反馈动作的上升沿和下降沿。在时钟信号中仅仅某一比例的时钟周期将导致反馈动作。符合具有中性值的数字输出采样的时钟周期的边沿不会导致任何反馈动作。这防止这些边沿引入随机误差，以及因此防止在数字输出信号流中引入噪声。结果，所述模数转换器对时钟抖动相对不敏感。基于这些原因，本发明允许相对较好的信噪比。
下列方面进一步贡献于相对较好的信噪比。所述中性值构成额外的量化电平。量化电平的数量(number)越大，对于给定的过采样系数可实现的信噪比就越高。例如，假定依据本发明的模数转换器提供三级数字输出采样，该三级数字输出采样可以具有值“+1”、“-1”或“0”。仅仅是中性值“0”的存在，就允许相对于提供二进制输出采样的常规的SigmaDelta型模数转换器信噪比改进了大概5.2分贝(dB)，该二进制输出采样中只存在两个不同的值。
本发明的另一优点涉及下列方面。具有相对低度抖动的时钟信号要求仔细设计，尤其是在集成电路实现中。要求的抖动的程度越低，设计就越复杂，并且因此设计成本也越昂贵。并且，要求的抖动的程度越低，时钟电路消耗的功率越大，并且这些电路也越庞大。如上文解释的那样，本发明允许Sigma Delta型模数转换器对时钟信号中的抖动相对不敏感。因此，所述模数转换器接收的时钟信号可以具有与常规的模数转换器相比更高的抖动程度。这就减轻了设计工作，减少了功率消耗，并允许采用在集成电路实现中需要占用更少的芯片面积的更小的时钟电路。由于那些原因，本发明可实现成本效率和功率效率。
下列方面进一步贡献于成本效率。Sigma Delta型模数转换器通常包括噪声整形滤波器。所述模数转换器的信噪比取决于所述噪声整形滤波器。通常表现为噪声整形滤波器的阶数越高，信噪比就越好。上文解释了仅仅存在所述中性值就允许改进信噪比。因此，依据本发明的模数转换器可为所要求的信噪比提供比常规模数转换器更低阶的噪声整形滤波器。所述噪声整形滤波器的阶数越低，其复杂程度越低，并且因此噪声整形滤波器的成本就越少。
结合附图，在下文中将更详细地阐述本发明的这些和其它方面。
附图说明
图1为示意说明移动电话的框图。
图2示意说明形成所述移动电话一部分的接收电路的框图。
图3示意说明形成所述接收电路一部分的模数转换器的框图。
图4示意说明形成所述模数转换器一部分的量化器的输入输出特性。
图5为示意说明模数转换器中的各种信号的合成图。
图6示意说明所述模数转换器的信噪比曲线。
图7示意说明最佳死区曲线。
图8为示意说明所述模数转换器的量化器的框图。
图9示意说明所述量化器提供的量化特征。
图10为示意说明形成所述模数转换器一部分的数模转换器和加法电路的详细情况的框图。
图11为示意说明所述译码器的详细情况的电路图。
具体实施方式
图1示意说明了移动电话CPH。移动电话CPH包括接收电路RXC、处理与控制电路PCC和人机接口设备HID。移动电话CPH还包括图1中未示出的发射电路。接收电路RXC和发射电路可以共享各种部件。处理与控制电路PCC可以包括被适当编程的各种不同的处理器。人机接口设备HID典型地包括小扬声器、小麦克风、显示设备和用于拨号的数字键盘。
移动电话CPH基本上按下述方式工作。接收电路RXC通过天线接收射频谱(radiofrequency spectrum)RF。接收电路RXC从特定通信信道获得射频谱RF中的数据信号DS。数据信号DS可以包括来自主叫方的数据或来自基站或另一移动电话网络实体的数据，或这种数据的任何组合。处理与控制电路PCC处理数据信号DS以便获得一个或更多人机接口输入信号HID。例如，人机接口输入信号HI可以是用于人机接口设备HID之一的小扬声器的音频信号。例如，处理与控制电路PCC将控制信号CS施加到接收电路RXC以便从一个通信信道转换到另一通信信道。
图2示意说明接收电路RXC。接收电路RXC包括前端电路FEC、两个模数转换器ADC1、ADC2、两个抽取滤波器DCF1、DCF2以及正交信号处理电路QSP。上述元件形成信号处理路径，该信号处理路径从射频谱RF中获得数据信号DS，接收电路RXC从天线中接收该射频谱RF。前端电路FEC是所谓的直接转换型。两个模数转换器ADC1、ADC2是所谓的Sigma Delta型。例如，正交信号处理电路QSP可以是适当编程的数字信号处理器的形式。接收电路RXC还包括时钟频率电路CFC。
接收电路RXC基本上按下述方式工作。前端电路FEC伴随着放大和滤波执行频率转换。前端电路FEC移动射频谱RF以便从中获得数据信号DS的特定通信信道基本上居中在低中频或者甚至“零”频率上。前端电路FEC提供模拟同相信号IA和模拟正交信号QA。这些信号构成了从中获得数据信号DS的特定通信信道的低中频表示，或者甚至零频率表示。
两个模数转换器ADC1、ADC2分别将模拟同相信号IA和模拟正交信号QA转换为数字同相信号ID和数字正交信号QD。数字同相信号ID和数字正交信号QD为三级信号。因此，这些信号采样只可能具有在三个可能值的范围内的值。两个模数转换器ADC1、ADC2从时钟频率电路CFC接收高频时钟信号CFH。因此，数字同相信号ID和数字正交信号QD具有相对高的采样率。
两个抽取滤波器DCF1、DCF2实现采样率降低，包括串行-并行变换。抽取滤波器DCF1将数字同相信号ID中的一系列连续采样转换为单一N比特同相采样。N为比2大的整数。例如，N可以等于16，即对应于256个可能不同的值。因此，抽取滤波器DCF1提供N比特同相信号IDF，该信号IDF是由相应的串行-并行变换产生的N比特同相采样流。N比特同相信号IDF具有相对低的采样率。类似地，抽取滤波器DCF2将数字正交信号QD中的一系列连续采样转换为单一N比特正交采样。因此，抽取滤波器DCF2提供具有相对低的采样率的N比特正交信号QDF。
两个抽取滤波器DCF1、DCF2具有滤波功能。由模数转换器ADC1提供的数字同相信号ID包括相对很高频率的噪声。这对Sigma Delta型模数转换器来说是典型的。高频噪声位于感兴趣的频带的外部，包括从中获得数据信号DS的特定通信信道的零频率表示。抽取滤波器DCF1相对较大程度地衰减高频噪声。同样地应用在抽取滤波器DCF2上，该抽取滤波器DCF2衰减了在由模数转换器ADC2提供的数字正交信号QD中的高频噪声。因此，N比特同相信号IDF和N比特正交信号QDF构成从中获得数据信号DS的特定通信信道的低噪声数字零频率表示。
在数字同相信号ID和数字正交信号QD构成感兴趣的通信信道的低中频表示的情况下，两个抽取滤波器DCF1、DCF2可能还具有解旋功能(de-rotation function)。在这种情况下，数字同相信号ID和数字正交信号QD包括低中频载波，该载波可看作旋转向量。解旋功能将上述载波移动至零频率，去除相应的旋转向量。因此，N比特同相信号IDF和N比特正交信号QDF将构成感兴趣的通信信道的零频率表示。
模数转换器ADC1和抽取滤波器DCF1形成功能上相当于N比特模数转换器的组合，直接将模拟同相信号IA转换为N比特同相信号IDF。类似地，模数转换器ADC2和抽取滤波器DCF2形成功能上相当于N比特模数转换器的组合，直接将模拟正交信号QA转换为N比特正交信号QDF。
正交信号处理电路QSP从N比特同相信号IDF和N比特正交信号QDF中获得数据信号DS。为此目的，正交信号处理电路QSP可以执行各种功能，例如滤波、均衡、信道译码以及符号检测。正交信号处理电路QSP从时钟频率电路CFC接收低频时钟信号CFL。例如，低频时钟信号CFL可以等于N比特同相信号IDF和N比特正交信号QDF的采样率。正交信号处理电路QSP还从N比特同相信号IDF和N比特正交信号QDF中获得信号强度标识SI。信号强度标识SI提供分别由两个模数转换器ADC1、ADC2接收的模拟同相信号IA和模拟正交信号QA的各自幅度的标识。信号强度标识SI优选地按照对数函数随上述的各自幅度的变化而变化。在这种情况下，在上述的各自幅度中以分贝(dB)单位表示出的给定的变化导致在信号强度标识SI中出现以标量单位表示的给定的变化。例如，当模拟同相信号IA和模拟正交信号QA各自的幅度分别增加+10dB时，信号强度标识SI值增加5单位。
两个模数转换器ADC1、ADC2接收信号强度标识SI。每一个模数转换器具有作为信号强度标识SI的函数而变化的转换特性。下文将更加详细说明这一点。
接收电路RXC提供相对大程度地取决于两个模数转换器ADC1、ADC2的转换特性的接收质量。如图1所示，两个模数转换器ADC1、ADC2在模拟信号处理和数字信号处理之间形成一个接口，该模拟信号处理发生在前端电路FEC中，该数字信号处理发生在正交信号处理电路QSP和处理与控制电路PCC中。数字信号处理在噪声、失真和干扰方面相对不严格。一个设计仔细的数字信号处理器通常不会引入任何噪声或失真，并对干扰不敏感。因此，接收质量大致上取决于在由两个模数转换器ADC1、ADC2提供的数字同相信号ID和数字正交信号QD中出现的噪声和失真。理想地，两个模数转换器ADC1、ADC2不会产生任何噪声或失真。实际上，两个模数转换器ADC1、ADC2引入的噪声和失真将优选地远远低于在模拟同相信号IA和模拟正交信号QA中已经存在的噪声和失真。
图3中模数转换器ADC1是Sigma Delta型。模数转换器ADC1包括加法电路SUM、噪声整形滤波器NSF、量化器QNT和数模转换器DAC。模数转换器ADC2具有完全相同的结构并用相同的方式工作。
模数转换器ADC1接收输入信号IN并提供输出信号OUT，该输入信号IN是上述的模拟同相信号IA，输出信号OUT是上述的数字同相信号ID。类似地，模数转换器ADC2接收输入信号并提供输出信号，该输入信号是上述的模拟正交信号QA，输出信号是上述的数字正交信号QD。
模数转换器ADC1基本上按下列方式工作。加法电路SUM提供误差信号ER，该误差信号ER是输入信号IN和反馈信号FB的线性组合。噪声整形滤波器NSF集合并对误差信号ER滤波。因此，噪声整形滤波器NSF提供累积并滤波的误差信号AFE。累积并滤波的误差信号AFE是时间连续的并且幅度连续的。累积并滤波的误差信号AFE具有一个幅度，在任何给定的时刻，该幅度在无数可能值的范围内具有任何值。信号的幅度被理解为信号的瞬时值。
量化器QNT接收累积并滤波的误差信号AFE、高频时钟信号CFH和信号强度标识SI。量化器QNT确定在高频时钟信号CFH中每一个上升沿处的数字输出采样。因此，量化器QNT提供形成输出信号OUT的数字输出采样流。数字输出采样的值取决于在上升沿发生的瞬间累积并滤波的误差信号AFE的幅度，同时量化器QNT确定数字输出采样。数字输出采样只可能具有下列三个可能值之一：+1、0和-1。
图4示意说明量化器QNT的输入输出特性。图4具有水平轴和垂直轴。水平轴表示累积并滤波的误差信号AFE的幅度A。垂直轴表示数字输出采样的值。当累积并滤波的误差信号AFE的幅度低于负阈值TH-时，数字输出采样具有值“-1”。当幅度高于正阈值TH+时，数字输出采样具有值“+1”。负阈值TH-和正阈值TH+优选地具有相同的大小和相反的符号。
量化器QNT具有死区DZ，该死区位于负阈值TH-和正阈值TH+之间。当累积并滤波的误差信号AFE的幅度处于死区DZ中时，数字输出采样具有值“0”。死区DZ作为量化器QNT接收的信号强度标识SI的函数而变化。也即，在信号强度标识SI中的变化导致在负阈值TH-和正阈值TH+之间的幅度的变化，该负阈值TH-和正阈值TH+优选地是相同的。下文将详细说明这一点。
再次参考图4，数模转换器DAC接收形成输出信号OUT的数字输出采样流，以及高频时钟信号CFH的延迟版本，该高频时钟信号CFH的延迟版本下文中将被称为延迟高频时钟信号CFD。数模转换器DAC将数字输出采样转换为模拟反馈采样。在延迟高频时钟信号CFD中每一个上升沿处发生这种转换。因此，数模转换器DAC提供形成上述的反馈信号FB的模拟反馈采样流。严格来说，当数字输出采样为“0”时，模数转换器ADC1不提供任何模拟反馈采样。也即，当数字输出信号OUT为“0”时，可以说反馈信号FB暂时中断。
高频时钟信号CFH被延迟以便补偿在量化器QNT中的延迟。当在高频时钟信号CFH中发生上升沿时，量化器QNT不能立即决定数字输出采样。在上升沿和量化器QNT在该上升沿处决定数字输出采样可用之间不可避免地存在一些延迟。延迟高频时钟信号CFH的延迟电路补偿这种延迟。
加法电路SUM、噪声整形滤波器NSF、量化器QNT和数模转换器DAC组成了反馈环路。反馈环路试图保持死区DZ中的累积并滤波的误差信号AFE。这一点说明如下。
假定在高频时钟信号CFH中给定的上升沿处，累积并滤波的误差信号AFE的幅度高于正阈值TH+。作为响应，量化器QNT提供具有值为“+1”的数字输出采样。数模转换器DAC将数字输出采样转换为具有负号的模拟反馈采样。噪声整形滤波器NSF将集合这个模拟反馈采样，该模拟反馈采样将导致累积并滤波的误差信号AFE幅度减小。模拟反馈采样抵消了累积并滤波的误差信号AFE的幅度在上述上升沿处高于正阈值TH+的事实。可以说，模拟反馈采样将累积并滤波的误差信号AFE向死区DZ推动。
当累积并滤波的误差信号AFE的幅度低于负阈值TH-时，发生类似的反馈动作。量化器QNT提供具有值“-1”的数字输出采样。数模转换器DAC将数字输出采样转换为具有正号的模拟反馈采样。这将导致累积并滤波的误差信号AFE幅度增大。模拟反馈采样抵消了累积并滤波的误差信号AFE的幅度低于负阈值TH-的事实。
对具有值为“0”的数字输出采样没有反馈动作，即当累积并滤波的误差信号AFE的幅度处于死区DZ中的情况。在这种情况下，数模转换器DAC不提供模拟反馈采样。也可以说在那种情况下数模转换器DAC提供零(0)反馈采样。累积并滤波的误差信号AFE按照大致上由输入信号IN决定的方式变化。一旦累积并滤波的误差信号AFE的幅度离开死区DZ，就产生反馈动作。
图5示意说明在模数转换器ADC1内的各种信号：高频时钟信号CFH、累积并滤波的误差信号AFE、输出信号OUT、延迟高频时钟信号CFD和反馈信号FB。图5是合成图，包括为每一个上述信号表示时间的相同的水平轴。每一个上述时钟信号在低值L和高值H之间周期性地转换。在时刻t1、t2、……t6时高频时钟信号CFH将低值L转换为高值H。这就在每一个时刻产生了上升沿。合成轴具有表示幅度的垂直轴。垂直轴被分为各种工作区，每一个上述信号有一个工作区。
在时刻t1时在高频时钟信号CFH中发生上升沿。在时刻t1时累积并滤波的误差信号AFE的幅度高于正阈值TH+。因此，输出信号OUT值将为“+1”，直到在时刻t2时发生下一个上升沿。在时刻t1和t2之间在延迟高频时钟信号CFD中发生上升沿，随后是下降沿。反馈信号FB包括在延迟高频时钟信号CFD中的上述两个边沿之间的负反馈脉冲P-。负反馈脉冲P-与上述的负号模拟反馈采样对应。图3中示意说明的噪声整形滤波器NSF通过加法电路SUM接收负反馈脉冲P-。因此，负反馈脉冲P-导致累积并滤波的误差信号AFE中的变化。该变化与噪声整形滤波器NSF对负反馈脉冲P-的响应对应。同时，输入信号IN也可以改变累积并滤波的误差信号AFE。
在高频时钟信号CFH中发生下一个上升沿的时刻t2，输出信号OUT的值从“+1”变为“-1”。这是因为在那个时刻累积并滤波的误差信号AFE低于负阈值TH-。在时刻t2后，在延迟高频时钟信号CFD中发生上升沿和随后的下降沿。反馈信号FB包括在上述两个边沿之间的正反馈脉冲P+。这是因为输出信号OUT值为“-1”。正反馈脉冲P+将导致累积并滤波的误差信号AFE中的变化。同时，输入信号IN也可以改变累积并滤波的误差信号AFE。
在时刻t4时在高频时钟信号CFH中发生上升沿。在时刻t4时累积并滤波的误差信号AFE的幅度处于死区DZ中。因此，输出信号OUT值将为“0”，直到在时刻t5时发生下一个上升沿。在时刻t4和t5之间在延迟高频时钟信号CFD中发生上升沿，随后是下降沿。然而，在这些时刻之间反馈信号FB不包括任何反馈脉冲。累积并滤波的误差信号AFE将仅作为输入信号IN的函数而变化。可以说，在时刻t4和t5之间反馈环路是暂时断开的。在反馈动作中存在中止。这是模数转换器ADC1的一个重要特性。
此外，模数转换器ADC1的信噪比除了其它因素还取决于在高频时钟信号CFH中的抖动。抖动是时间不精确的一种形式。高频时钟信号CFH中的上升沿和下降沿没有准确地发生在固定时间格上。边沿可能以随机方式比要求的略微早或迟一点发生。这种现象也可以被看作相位噪声，下文中将被称为时钟抖动。时钟抖动导致在反馈信号FB中的随机误差，以及因此导致在输出信号OUT中的随机误差。也即，可以说模数转换器ADC1将时钟抖动转化为在输出信号OUT中的噪声。
量化器QNT的死区DZ使得模数转换器ADC1对时钟抖动相对不敏感，允许改善信噪比。对这一点解释如下。由于死区DZ，在不会导致任何反馈动作的高频时钟信号CFH中将产生边沿。图5中在时刻t4时的上升沿是一个实例。由于死区DZ，在高频时钟信号CFH中只有某一比例的边沿会导致反馈动作。当输出信号OUT值为“0”时发生的边沿不会导致任何反馈动作。因此，仅有某一比例的边沿将导致输出信号OUT中的随机误差。这使得模数转换器ADC1对时钟抖动相对不敏感。
图6示意说明模数转换器ADC的信噪比曲线。图6具有水平轴和垂直轴。水平轴以标量单位表示死区DZ。垂直轴以分贝(dB)单位表示模数转换器ADC的信噪比。当不存在死区DZ时，获得的信噪比为0dB。这种情况与提供二级输出信号的常规Sigma Delta模数转换器ADC对应。垂直轴因此表示信噪比的改进ΔSNR。
图6的信噪比曲线示意说明了模数转换器ADC的信噪比作为死区DZ成函数而变化。在水平轴上从0开始，信噪比随着死区DZ增加而增加，在水平轴上对应于向右移动。信噪比在特定的死区DZ达到最大值。这个特定的死区DZ在下文中被称作最佳死区DZO。从最佳死区DZO开始，信噪比首先减小到一个相对小的程度，同时死区DZ进一步增加。这在水平轴上对应于进一步向右移动。在进一步移动的同时，可以观察到信噪比的相对锐减。
最佳死区DZO的存在可以解释如下。死区DZ越宽，在高频时钟信号CFH中的边沿的比例就越小，该高频时钟信号CFH通过反馈改变输出信号OUT。因此，死区DZ越宽，模数转换器ADC对时钟抖动就越不敏感。这种现象解释了当在水平轴上从0向最佳死区DZO移动时，信噪比增加。
可是，还有另一现象。如上文所解释的，死区DZ导致反馈环路在某一比例的时间中不工作。死区DZ越宽，反馈环路不工作的时间比例就越大。当反馈环路不工作时就引入误差。当反馈环路在大部分时间不工作时，将发生明显的误差累积。这可能导致不稳定性。输出信号OUT不再反映足够精度的输入信号IN，而是反映明显的误差累积。这种不稳定性恶化了信噪比。
最佳死区DZO可以被看作在上述两个现象之间的最佳的折中方案：加宽死区DZ一方面减少对时钟信号的敏感性，但是另一方面使反馈回路较不稳定。上述第一种现象对信噪比具有有利的影响，但是上述后一种现象对信噪比具有不利的影响。
最佳死区DZO取决于模数转换器ADC的输入信号IN的幅度。假定输入信号IN的幅度相对较小。在这种情况下，死区DZ需要相对较窄，以防止反馈环路在大部分时间是不工作的，而反馈环路在大部分时间不工作将导致不稳定性。于此相反，假定输入信号IN的幅度相对较大。在这种情况下，死区DZ可以相对较宽。在稳定性方面，输入信号IN相对较大的幅度导致反馈环路在足够比例的时间中是工作的。
图7示意说明最佳死区DZO曲线。图7具有水平轴和垂直轴。作为实例，水平轴以微安μA单位表示死区DZ。这些是标量单位。垂直轴以分贝(dB)单位表示输入信号IN的幅度。0dB对应满刻度幅度。满刻度幅度是模数转换器ADC可以处理的最大幅度。
最佳死区DZO曲线说明了该最佳死区DZO依照对数函数随着输入信号IN的幅度而变化。最佳死区DZO曲线将垂直轴上10dB的变化投影到水平轴上的大致固定的标量单位的变化。实际上，最佳死区DZO曲线类似典型的接收信号强度曲线。许多接收器包括按照对数函数产生接收信号强度标识的电路：以分贝(dB)单位表示的给定的信号强度的变化在接收信号强度标识中产生大致固定标量单位的变化。
图8示意说明量化器QNT。量化器QNT包括三个比较器CA1、CA2、CA3、各种场效应型晶体管M1、M2、……M8以及一个可控电流源CCS。量化器QNT接收差分输入电流IID，该差分输入电流IID是累积并滤波的误差信号AFE。三个比较器CA1、CA2、CA3每一个接收高频时钟信号CFH。可控电流源CCS接收如图2所示的来自正交信号处理电路QSP的信号强度标识SI。
晶体管M1、M2、……M6被设置为所谓的级联结构并作为电流跟随器工作。这些晶体管中的每一个都具有提供输出电流的漏极，该输出电流与晶体管的源极的输入电流大致相同。这些晶体管中的每一个都具有接收偏置电压VB1的栅极。接收偏置电压VB2的晶体管M7、M8被设置为偏置电流源。
量化器QNT按下列方式工作。晶体管M1、M2、……M6将量化器QNT的差分输入电流IID分开为大致相等的三个部分。因此，晶体管M1、M2、……M6对三个比较器CA1、CA2、CA3中的每一个施加量化器QNT的差分输入电流IID的三分之一。
比较器CA1接收的差分输入电流大致等于量化器QNT的差分输入电流IID的三分之一。比较器CA2接收的差分输入电流大致等于量化器QNT的差分输入电流IID的三分之一减去第一补偿电流IOF1。也即，比较器CA2接收量化器QNT的差分输入电流IID的负的补偿部分。比较器CA3接收的差分输入电流大致等于差分输入电流IID的三分之一加上第二补偿电流IOF2。也即，比较器CA3接收量化器QNT的差分输入电流IID的正的补偿部分。
第一补偿电流IOF1和第二补偿电流IOF2在量化器QNT中产生死区DZ。更准确地说，第一补偿电流IOF1定义了负阈值TH-。第二补偿电流IOF2定义了负阈值TH+。第一补偿电流IOF1和第二补偿电流IOF2优选地相同。在这种情况下，如图4所示死区DZ集中在0处。
作为信号强度标识IS的函数，可控电流源CCS调整上述的补偿电流IOF1、IOF2。因此，按照图7所示的最佳死区DZO曲线，死区DZ作为模数转换器ADC的输入信号IN的幅度的函数而变化。
比较器CA1在高频时钟信号CFH中每一个上升沿处确定一个二进制输出采样。假定比较器的差分输入电流IID在上升沿处具有正号。在这种情况下，二进制输出采样具有高值H。与此相反，当差分输入电流IID具有负号时，该二进制输出采样具有低值L。因此，比较器CA1提供构成检零信号D0的二进制输出采样流。
比较器CA2和CA3采用类似的方式工作。接收量化器QNT的差分输入电流IID的负的补偿部分的比较器CA2提供构成负阈值检测信号D-的二进制输出采样流。接收量化器QNT的差分输入电流IID的正的补偿部分的比较器CA3提供构成正阈值检测信号D+的二进制输出采样流。
图9示意说明了量化器QNT提供的量化特性。图9是具有水平轴和垂直轴的合成图。水平轴表示累积并滤波的误差信号AFE，该累积并滤波的误差信号AFE构成量化器QNT的差分输入电流IID。垂直轴被划分为三个区分别表示检零信号D0、负阈值检测信号D-和正阈值检测信号D+的值。
当累积并滤波的误差信号AFE的幅度低于负阈值TH-时上述三个检测信号D0、D-、D+每一个都具有低值L。如图3所示在这种情况下输出信号OUT具有值“-1”。当累积并滤波的误差信号AFE的幅度处于死区DZ时，负阈值检测信号D-具有高值H，而正阈值检测信号D+具有低值L。在这种情况下输出信号OUT具有值“0”。当累积并滤波的误差信号AFE的幅度高于正阈值TH+时上述三个检测信号D0、D-、D+每一个都具有高值H。如图3所示在这种情况下输出信号OUT具有值“+1”。
图10示意说明数模转换器DAC和加法电路SUM的详情。数模转换器DAC包括译码器DEC和五个场效应型晶体管M11、M12、……M15。数模转换器DAC还包括提供基准电压VR的基准电压源。数模转换器DAC接收来自量化器QNT的上述检测信号和延迟高频时钟信号CFD。
加法电路SUM包括四个电阻R1、R2、R3、R4。加法电路SUM接收差分输入电压VI，如图3所示该差分输入电压VI是模数转换器ADC的输入信号IN。图10还示意说明了噪声整形滤波器NSF具有差分结构并包括差分跨导放大器。误差信号ER以由噪声整形滤波器NSF的差分跨导放大器接收的差分电流的形式出现。
数模转换器DAC按如下方式工作。五个晶体管M11、M12、……M15在译码器DEC的控制下作为开关工作。译码器DEC与延迟高频时钟信号CFD和量化器QNT的检测信号D0、D-、D+相关地控制五个晶体管M11、M12、……M15。检测信号D0、D-、D+指示输出信号OUT的值，可以为“-1”、“0”或“+1”。
图11以电路图的形式说明译码器DEC的详情。译码器DEC包括各种基本的逻辑电路，例如反相器、与门和或门。任意一位普通技术人员都将容易理解图11提供的电路图。
假定延迟高频时钟信号CFD具有高值H，直到另行通知前。还假定输出信号OUT具有值“-1”。在这种情况下，译码器DEC导致晶体管M11和M13形成短路并导致其它晶体管M12、M14、M15形成开路。加法电路SUM在没有任何符号反转的情况下接收基准电压VR；该加法电路SUM接收“+VR”。这将导致在误差信号ER中引起正反馈电流。
现在假定输出信号OUT具有值“+1”并且延迟高频时钟信号CFD具有高值H。在这种情况下，译码器DEC导致晶体管M12至M14形成短路并且导致其它晶体管M11、M13、M15形成开路。加法电路SUM接收基准电压VR的符号反转版本；该加法电路SUM接收“-VR”。这将导致在误差信号ER中产生负反馈电流。
现在假定输出信号OUT具有值“0”。在这种情况下，译码器DEC导致晶体管M15形成短路并导致其它晶体管M11、M12、M13、M14形成开路。加法电路SUM接收来自数模转换器DAC的零电压。在误差信号ER中没有产生反馈电流。
不论输出信号OUT的值如何，当延迟高频时钟信号CFD具有低值L时译码器DEC导致晶体管M15形成短路。当晶体管M15形成短路时加法电路SUM接收零电压。因此，当延迟高频时钟信号CFD具有低值L时，在误差信号ER中没有反馈电流产生。只有当延迟高频时钟信号CFD具有高值H时才产生反馈电流。与图5示意说明的相同。在两个连续的反馈动作之间在反馈信号FB中出现系统回零。
在反馈信号FB中的系统回零允许获得线形反馈特性，以及因此允许获得模数转换器ADC1的无失真工作。这可以参考图5说明，图5示意说明在反馈信号FB中的各种反馈脉冲。每一个反馈脉冲具有一个表面，该表面取决于反馈脉冲的形状和持续时间。反馈脉冲的表面表示能量的大小。每一个反馈脉冲的能量的大小应该是相同的以便获得线形反馈特性。
下列现象可以引起非线性反馈特性。实际上信号转换不是瞬时的；需要信号耗费一些时间从一个值变成另一个值。假定每一个反馈脉冲具有与高频时钟信号CFH的一整个周期相等的持续时间。因此，如果一个反馈脉冲前面有一个类似符号的反馈脉冲并且后面也有一个类似符号的反馈脉冲，则不会产生信号转换。因为，这样的反馈脉冲将具有比包括信号转换的反馈脉冲更高的能量，例如，最后提到的反馈脉冲前面有相反符号的反馈脉冲或后面有相反符号的反馈脉冲，或者前后都有。如果反馈脉冲以无缝方式连续进行，反馈脉冲的能量就是上下关联的。这将导致在一定程度上呈非线性的反馈特性。
如图5所示在反馈信号FB中两个连续的脉冲之间的系统回零导致每一个反馈脉冲具有两个信号转换。即使在反馈脉冲前面有一个相同符号的反馈脉冲或后面有一个相同符号的反馈脉冲或前后都有时，反馈脉冲也具有上升沿及随后的下降沿。反馈脉冲的能量是上下独立的。这允许获得线性反馈特性，以及因此允许获得模数转换器ADC1的无失真工作。
这需要注意的是，模数转换器ADC1的输出信号OUT可以以许多不同方式存在。对模数转换器ADC2同样适用。例如，在由量化器QNT提供的三个检测信号的基础上，模数转换器ADC1可以包括提供二位输出信号OUT的输出编码器。一个两位都等于“0”的二位输出采样才可以表示值“0”。二位输出采样表示值“+1”是两位中只有一个位等于“1”，而如果另一位也等于“1”则表示值“-1”。
还需要注意的是，分别接收模数转换器ADC1、ADC2的输出信号的两个抽取滤波器DCF1、DCF2可以是相对简单的。一个抽取滤波器通常实行下列操作：加法、减法和乘法。无论实施哪一种，这些操作可以采用相对简单的硬件或软件实现，因为两个抽取滤波器DCF1、DCF2接收三级输入信号IN，该三级输入信号IN在任何给定时刻可以具有下列值之一：“0”、“+1”或“-1”。将滤波系数乘以“-1”和乘以“+1”一样简单。上述两个乘法之间的区别仅仅包括符号反转。
结束语
上述参考附图的具体实施方式阐述了下列特性，这些特性被各个独立的权利要求引用。一个Sigma Delta型模数转换器(ADC1)，响应于模拟输入信号(IN)而提供数字输出采样流(OUT)。模数转换器(ADC1)包括具有死区(DZ)的量化器(QNT)。当量化器(QNT)接收幅度处于死区(DZ)的输入信号时，该量化器(QNT)提供具有中性值(0)的数字输出采样。模数转换器(ADC1)的一个反馈路径(DAC)仅响应于具有不同于中性值(0)的值(+1、-1)的数字输出采样而提供反馈动作。
上述的具体实施方式还阐述了各种可选特性，这些特性被相关的权利要求引用。这些特性与上述提及的特性结合实施是有利的。在下列段落中突出了各种可选特性。每一个段落对应一个特定的从属权利要求。
量化器(QNT)与信号强度标识(SI)相关地改变死区(DZ)，该信号强度标识(SI)指示模拟输入信号(IN)的幅度。这个特性允许在相对宽范围的输入信号幅度内改善信噪比。
量化器(QNT)按照对数函数，与模拟输入信号(IN)的幅度相关地改变死区(DZ)。这个特性允许获得在相对宽范围的输入信号幅度内最优化信噪比。
反馈路径(DAC)在两个连续反馈脉冲(P+、P-)之间为反馈脉冲(P+、P-)提供系统回零。这个特性允许获得模数转换器(ADC1)的无失真工作。
反馈路径(DAC)提供与量化器(QNT)接收的时钟信号(CFH)的延迟版本同步的反馈脉冲(P+、P-)。这个特性有助于无失真工作。
量化器(QNT)提供三级数字输出采样，该三级数字输出采样具有单一正值(+1)、单一负值(-1)或中性值(0)。这个特性允许采用相对简单的硬件或软件对数字输出采样流(OUT)滤波。
上述特性可以用各种不同方式实现。为了阐述这一点，简单指出了一些可替换的实例。
数字输出采样可以具有任何数量的可能值。也即，数字输出采样流可以构成M级信号，M为一个比1大的奇整数。具体实施方式仅提供当M＝3的实例。作为另一实例，根据本发明的模数转换器可以包括提供5个不同输出值的具有死区的量化器：“+2”、“+1”、“0”、“-1”和“-2”。在这种情况下，M＝5。
量化器可以用各种不同方式实现。具体实施方式仅提供包括电流驱动型比较器的实例。作为另一实例，量化器可以包括电压驱动型比较器。参考图8，需要注意的是因为经济的原因删除了比较器CA1。三级信号可以用两个位表示。因此，两个比较器足够确定三级信号。
反馈路径可以用各种不同方式实现。具体实施方式仅提供包括具有场效应晶体管形式的开关的、基于电压的数模转换器的实例。作为另一实例，反馈路径可以包括具有双极晶体管形式的开关的、基于电流的数模转换器。
有许多方式与信号强度标识相关地控制死区。具体实施方式仅提供一个实例，其中两个模数转换器ADC1、ADC2接收来自正交信号处理电路QSP的信号强度标识SI。如图1所示，替代地，处理与控制电路PCC可以以控制信号CS的方式控制死区，该控制信号CS被施加到接收电路RXC。在这个变型中，死区控制经过处理与控制电路PCC的通道，该处理与控制电路PCC被适当编程以达到那个作用。
借助于硬件项目或软件项目或两者，有许多实现这些功能的方法。在这个方面，附图是非常简略的，每一个仅表示一个本发明的可能的实施例。因此，虽然附图将不同的功能示出为不同的方框，这绝不排除单个项目的硬件或软件执行几个功能。也不排除硬件项目或软件项目或两者的组合执行一个功能。
本文的前述注释表明参考附图进行的详细描述只是为了说明本发明而非限制。在附加权利要求的范围内有许多可替换的实例。在权利要求中的任何参考符号不应被解释为限制该权利要求。词语“包括”不排除在权利要求中所列之外的元件和步骤的存在。在元件或步骤前面的词语“一”或“一个”不排除多个这种元件或步骤的存在。

Claims (10)

1.一种Sigma Delta型模数转换器(ADC1)，响应于模拟输入信号(IN)而提供数字输出采样流(OUT)，该模数转换器(ADC1)包括：
量化器(QNT)，该量化器具有死区(DZ)，并被设置成当量化器(QNT)接收幅度处于死区(DZ)内的输入信号IN时提供具有中性值(0)的数字输出采样；以及
反馈路径(DAC)，该反馈路径被设置成仅仅响应于具有与中性值(0)不同的值的数字输出采样才提供反馈动作。
2.根据权利要求1的模数转换器(ADC1)，所述量化器(QNT)被设置成与信号强度标识(SI)相关地改变死区(DZ)，该信号强度标识指示模拟输入信号(IN)的幅度。
3.根据权利要求2的模数转换器(ADC1)，所述量化器(QNT)被设置成按照对数函数，与模拟输入信号(IN)相关地改变死区(DZ)。
4.根据权利要求1的模数转换器(ADC1)，所述反馈路径(DAC)被设置成为反馈脉冲(P+、P-)提供两个连续的反馈脉冲(P+、P-)之间的系统回零。
5.根据权利要求4的模数转换器(ADC1)，所述反馈路径(DAC)被设置成与量化器(QNT)接收的时钟信号(CFH)的延迟版本同步地提供反馈脉冲(P+、P-)。
6.根据权利要求1的模数转换器(ADC1)，所述量化器(QNT)被设置成提供三级数字输出采样，所述数字输出采样可以具有单一的正值(+1)、单一的负值(-1)或者中性值(0)。
7.一种接收器(CPH)，包括被设置成处理射频信号(RF)从而获得模拟中间信号(IA、QA)的前端电路(FEC)，以及根据权利要求1的、被耦合成将模拟中间信号转换成数字中间信号(ID、QD)的模数转换器(ADC1)。
8.根据权利要求7的接收器(CPH)，所述接收器包括被设置成提供信号强度标识(SI)的数字中间信号处理电路(QSP)，以及被设置成与信号强度标识(SI)相关地改变死区(DZ)的模数转换器(ADC1)，该信号强度标识指示模拟中间信号(IA、QA)的幅度。
9.一种控制根据权利要求1的模数转换器(ADC1)的方法，所述方法包括：
死区控制步骤，其中与信号强度标识(SI)相关地控制所述模数转换器(ADC1)的死区(DZ)，该信号强度标识指示模数转换器(ADC1)的模拟输入信号(IN)的幅度。
10.一种用于接收器(CPH)的计算机程序产品，该接收器包括根据权利要求1的模数转换器(ADC1)，所述计算机程序产品包括当加载到接收器(CPH)中时导致接收器执行根据权利要求9的方法的一组指令。
CNA2006800461976A 2005-12-06 2006-12-04 Sigma Delta型模数转换器 Pending CN101326724A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP05301014.6 2005-12-06
EP05301014 2005-12-06

Publications (1)

Publication Number Publication Date
CN101326724A true CN101326724A (zh) 2008-12-17

Family

ID=37903479

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800461976A Pending CN101326724A (zh) 2005-12-06 2006-12-04 Sigma Delta型模数转换器

Country Status (4)

Country Link
US (1) US7629912B2 (zh)
JP (1) JP2009518882A (zh)
CN (1) CN101326724A (zh)
WO (1) WO2007066275A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105009459A (zh) * 2012-12-21 2015-10-28 特利丹达尔萨公司 Σ-δ模数转换器
CN105814798A (zh) * 2013-12-30 2016-07-27 西门子公司 结合单元和用于操作结合单元的方法
CN107769780A (zh) * 2016-08-19 2018-03-06 英飞凌科技股份有限公司 模数转换器及其操作方法、操作电机的方法和电路
CN108761431A (zh) * 2018-04-20 2018-11-06 广州民航职业技术学院 一种用于声纳系统测试的数字延时系统及其实现方法
JP2019165441A (ja) * 2018-03-16 2019-09-26 シナプティクス インコーポレイテッド 音声アナログ・デジタル変換器システム及び方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2907988B1 (fr) * 2006-10-31 2009-01-23 Thales Sa Modulateur sigma-delta
US7973689B2 (en) * 2008-09-16 2011-07-05 Semtech Corporation Bandpass multi-bit sigma-delta analog to digital conversion
US8212699B1 (en) 2008-09-16 2012-07-03 Semtech Corporation System and method for extending the overload range of a sigma delta ADC system by providing over-range quantization levels
FR2938082B1 (fr) * 2008-10-31 2013-03-29 Thales Sa Procede de controle du retard de boucle dans un modulateur sigma-delta et modulateur mettant en oeuvre le procede
EP2237424B1 (en) * 2009-03-30 2013-02-27 Dialog Semiconductor GmbH Tri-level dynamic element matcher allowing reduced reference loading and DAC element reduction
US8400340B2 (en) * 2011-07-18 2013-03-19 Texas Instruments Incorporated Achieving high dynamic range in a sigma delta analog to digital converter
US8892208B2 (en) * 2012-06-13 2014-11-18 The Regents Of The University Of Michigan Closed-loop neural stimulation
JP5786976B2 (ja) * 2013-06-11 2015-09-30 オンキヨー株式会社 信号変調回路
US10073812B2 (en) * 2014-04-25 2018-09-11 The University Of North Carolina At Charlotte Digital discrete-time non-foster circuits and elements
US20150372805A1 (en) * 2014-06-23 2015-12-24 Qualcomm Incorporated Asynchronous pulse modulation for threshold-based signal coding
JP6509030B2 (ja) * 2015-05-14 2019-05-08 三菱電機株式会社 電流検出器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5274375A (en) * 1992-04-17 1993-12-28 Crystal Semiconductor Corporation Delta-sigma modulator for an analog-to-digital converter with low thermal noise performance
US5587708A (en) * 1994-01-19 1996-12-24 Industrial Technology Research Institute Division technique unified quantizer-dequantizer
CA2294404C (en) * 2000-01-07 2004-11-02 Tadeuse A. Kwasniewski Delta-sigma modulator for fractional-n frequency synthesis

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105009459A (zh) * 2012-12-21 2015-10-28 特利丹达尔萨公司 Σ-δ模数转换器
CN105009459B (zh) * 2012-12-21 2017-08-11 特利丹达尔萨公司 Σ‑δ模数转换器
CN105814798A (zh) * 2013-12-30 2016-07-27 西门子公司 结合单元和用于操作结合单元的方法
CN105814798B (zh) * 2013-12-30 2019-07-16 西门子公司 结合单元和用于操作结合单元的方法
CN107769780A (zh) * 2016-08-19 2018-03-06 英飞凌科技股份有限公司 模数转换器及其操作方法、操作电机的方法和电路
CN107769780B (zh) * 2016-08-19 2021-04-30 英飞凌科技股份有限公司 模数转换器及其操作方法、操作电机的方法和电路
JP2019165441A (ja) * 2018-03-16 2019-09-26 シナプティクス インコーポレイテッド 音声アナログ・デジタル変換器システム及び方法
JP7324596B2 (ja) 2018-03-16 2023-08-10 シナプティクス インコーポレイテッド 音声アナログ・デジタル変換器システム及び方法
CN108761431A (zh) * 2018-04-20 2018-11-06 广州民航职业技术学院 一种用于声纳系统测试的数字延时系统及其实现方法

Also Published As

Publication number Publication date
JP2009518882A (ja) 2009-05-07
US7629912B2 (en) 2009-12-08
WO2007066275A1 (en) 2007-06-14
US20080309536A1 (en) 2008-12-18

Similar Documents

Publication Publication Date Title
CN101326724A (zh) Sigma Delta型模数转换器
CA2562254C (en) A method and system for analog to digital conversion using digital pulse width modulation (pwm)
EP0398981B1 (en) Arrangement for a sigma delta converter for bandpass signals
US6606359B1 (en) Area-optimum rapid acquisition cellular multi-protocol digital DC offset correction scheme
US6321075B1 (en) Hardware-efficient transceiver with delta-sigma digital-to-analog converter
CN109412597B (zh) 一种二阶噪声整形的逐次逼近型模数转换器及模数转换方法
US8988263B2 (en) Successive approximation register (SAR) analog-to-digital converter (ADC) having optimized filter
US10050636B2 (en) Methods and apparatus to reduce non-linearity in analog to digital converters
US8063806B2 (en) Apparatus comprising frequency selective circuit and method
CA2277619A1 (en) A frequency translating sigma-delta modulator
US10536161B1 (en) Noise shaping pipeline analog to digital converters
CN1244748A (zh) 西格码德尔塔调制器和将信号数字化的方法
CN103299549A (zh) 一种具有嵌入式低通滤波器的连续时间∑-△adc
US8779958B1 (en) Continuous time input stage
US7352311B2 (en) Continuous time noise shaping analog-to-digital converter
WO2011022789A1 (en) Voltage controlled oscillator (vco ) based analog-digital converter
KR20120139831A (ko) 스위칭형 커패시터 회로들을 위한 이산 시간 동작 트랜스컨덕턴스 증폭기
JP2003526979A (ja) 調整可能な時間応答を有するディジタル・アナログ変換インタフェース回路
US8169351B2 (en) Feedback circuits with DC offset cancellation
CN101075832A (zh) 一种应用于tdma系统中的全数字agc控制方法及其系统
US10630309B1 (en) Signal receiver for radio signal strength indication estimation with sub-sampling analog-to-digital converter for radio frequency signal with constant envelope modulation
Patil et al. A 3–10fJ/conv-step 0.0032 mm 2 error-shaping alias-free asynchronous ADC
Ritoniemi et al. Fully differential CMOS sigma-delta modulator for high performance analog-to-digital conversion with 5 V operating voltage
Yamamoto et al. A 63 mA 112/94 dB DR IF Bandpass $\Delta\Sigma $ Modulator With Direct Feed-Forward Compensation and Double Sampling
US7612696B2 (en) Method and system for decimating a pulse width modulated (PWM) signal

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20081217