CN1956341B - 连续时间delta-sigma调制器的背景校正电路和方法 - Google Patents

连续时间delta-sigma调制器的背景校正电路和方法 Download PDF

Info

Publication number
CN1956341B
CN1956341B CN200610103191XA CN200610103191A CN1956341B CN 1956341 B CN1956341 B CN 1956341B CN 200610103191X A CN200610103191X A CN 200610103191XA CN 200610103191 A CN200610103191 A CN 200610103191A CN 1956341 B CN1956341 B CN 1956341B
Authority
CN
China
Prior art keywords
circuit
modulator
sequence
time constant
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200610103191XA
Other languages
English (en)
Other versions
CN1956341A (zh
Inventor
林嘉亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of CN1956341A publication Critical patent/CN1956341A/zh
Application granted granted Critical
Publication of CN1956341B publication Critical patent/CN1956341B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/38—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

一第一调制器将一连续时间输入讯号转换成一离散时间输出序列。一校正电路包括一第二调制器，校正电路估测一积分器时间常数的误差比率，并据以调整第一调制器的至少一积分器的时间常数。第二调制器与第一调制器所使用的积分器的电路设计实质上相似。第二调制器的积分器的时间常数的误差比率，与第一调制器的积分器的时间常数的相对应误差比率藉由将一校正序列输入至第二调制器，并检测误差序列与第二调制器的输出序列间的相关性来进行估测。

Description

连续时间DELTA-SIGMA调制器的背景校正电路和方法
技术领域
本发明涉及一种调制器，特别是涉及一种用以校正一连续时间调制器的校正装置与方法。
背景技术
调制器被广泛地用于过取样(over-sampling)的模拟数字转换器(ADC)，以实现相较于粗糙的量化，较高分辨率的模拟至数字的数据转换。目前，多数调制器使用离散时间回路滤波器(loop filter)。已有许多研究使用连续时间回路滤波器。图1示出了使用连续时间回路滤波器的传统调制器200的方块图。例如，一连续时间(或模拟)输入讯号x(t)，经过连续时间回路滤波器230，输入至量化器240，然后转换成一离散时间输出序列y[n]。输出序列y[n]经由一数字模拟转换器(DAC)260，被回授至回路滤波器230。量化器240依据时序讯号(clock)将连续时间讯号转换至离散时间序列。回路滤波器230通常包括一个或多个连续时间积分器，积分器用以模拟1/(sT)的理想响应，其中T是相关于此时序讯号的周期。回路滤波器230与至少一个讯号路径及加法运算相关。例如，图2示出的三阶回路滤波器230包括三个积分器与三个加法器。
输出序列y[n]是由输入讯号x(t)、量化器240的量化误差，与滤波器230的响应所决定。虽然在调制器200中并不存在可将连续时间输入讯号x(t)转换成离散时间序列x[n]的准确取样电路，然量化器240是以该时序讯号来对x(t)进行同步地取样运算。量化器240根据此时序讯号产生出一离散输出序列，此序列即为调制器200的输出序列y[n]。
根据均等定理(equivalence theorem)，连续时间输入讯号x(t)可由离散时间序列x[n]＝x(t＝nT)均等地表示。据此，图3示出了通用来描述连续时间调制器200的一行为模型。例如，取样器205将连续时间输入讯号x(t)转换为离散时间序列x[n]。量化器240的操作是以加入一量化误差序列e[n]至此系统来描述。离散时间序列x[n]是以一讯号转换函数STF(z)245来进行滤波，而量化误差序列e[n]是以一噪声转换函数NTF(z)255来进行滤波。在加法器265中，STF(z)245的输出是与NTF(z)255相加，产生此调制器的输出序列y[n]。STF(z)245与NTF(z)255两者皆由回路滤波器230来决定。例如，相应于图2的三阶回路滤波器230的噪声转换函数NTF(z)255为：
NTF(z)＝1/(1+L(z))，其中
L(z)＝g1/(z-1)+g2/2·(z+1)/(z-1)2+g3/6·(z2+4z+1)/(z-1)3
回路滤波器230的内部参数，例如是图2的回路滤波器230的系数g1、g2、g3，被选择以得到一目标噪声转换函数。通常需要能将量化误差抑制在的所需频带内的一噪声转换函数，以改善频带内讯号量化误差比(inbandsignal-to-quantization-noise ratio)。例如，选择g1＝11/6、g2＝2、g3＝1，可以得到一典型的三阶噪声转换函数(1-z-1)3。
当实现了一集成电路内的一调制器时，回路滤波器230的内部参数，例如是图2的回路滤波器230的系数g1、g2、g3，通常取决于电阻或电容间的比率。现代的集成电路中相同种类的电路组件的值通常能够匹配。虽然对于每个单一的电阻(或电容)的电阻值(或电容值)的差异很大，例如是30％，两相同种类的的电阻或电容的比值通常很准确，例如准确度在0.1％。因此，集成电路中，系数g1、g2、g3的有效值通常可以控制的很好。最大的问题通常发生在不准确的积分器中。
一连续时间积分器通常以图4A的OTA-C积分器，或图4B的R-C积分器来实现。对于此OTA-C积分器，输入电压是由一运算跨导放大器(operational transconductance amplifier，OTA)转成输出电流。这输出电流藉由电容被积分，并被转成一输出电压。若适当地选择跨导Gm与电容C的值，使得T＝C/Gm，即“时间常数”C/Gm等于时序讯号周期，则此OTA-C积分器的电压转换函数为Gm/(sC)，与1/(sT)的所求响应相符合。对于R-C积分器，由于运算放大器的高增益的缘故，若适当地选择电阻R与电容C的值，使得T＝RC，即“时间常数”RC等于时序讯号周期，则输入电压到输出电压的转换函数为1/(sRC)。
然而，在实际电路中，组件的值总是有偏移现象。例如，在典型的互补金属氧化物半导体(CMOS)集成电路中，跨导、电阻与电容值的不确定性可能导致积分器的C/Gm或RC的值与所设计的值的差异达到30％。如此通常会导致调制器的效能降低。更糟的是，可能导致不稳定性，并造成系统无法正常运作。此外，C/Gm与RC的值皆与温度有关。因此即使C/Gm或RC的值在初始阶段就作校正，可能因为温度的关系使得C/Gm或RC的值改变。
发明内容
有鉴于此，本发明的目的是提供一种校正电路，用以调整一连续时间调制器的一个或多个积分器的时间常数，此校正电路可以在初始阶段校正，或间歇地校正，或为响应一命令讯号来校正，或周期性又连续性地校正。在一实施例中，一主要调制器用以将一连续时间输入讯号转换成一离散时间输出序列。此校正电路使用一附属调制器来估测积分器的时间常数(或一时间常数的相对误差)，并对应地调整主要调制器的至少一积分器的时间常数。例如，附属调制器包括一连续时间回路滤波器，以及具有实质上与主要调制器的积分器相似的电路设计的至少一积分器。
在一实施例中，此附属调制器为一一阶调制器，此附属调制器具有一积分器、一粗糙量化器(例如是5级)与一粗糙的回授数字模拟转换器(DAC)。此附属调制器用以产生一误差序列与一附属输出序列，以回应一校正序列。由于校正序列的缘故，此误差序列包含额外噪声。
在一实施例中，一估测电路依据估测序列与附属输出序列产生一估测讯号。估测讯号表示此附属调制器的积分器的时间常数的相对误差。一控制电路依据此估测讯号，调整主要调制器的积分器的时间常数。例如，控制电路输出一个或多个控制讯号，以选择性地连接电路组件的阵列(例如数个电阻或电容)至此积分器，以调整时间常数。在一实施例中，此控制电路亦调整此附属调制器的积分器的时间常数。
在一实施例中，估测电路包括一适应性滤波器，以藉由检测误差序列与附属输出序列间的相关性，估测附属调制器的噪声转换函数。例如，基于最小均方(least mean square，LMS)算法或其它算法的一适应性有限脉冲响应(finite impulse response，FIR)滤波器或一适应性无限脉冲响应(infiniteimpulse response，IIR)滤波器，用来决定误差序列与附属输出序列间的相关性。在一实施例中，估测器电路还包括一加法电路，以在适应性滤波器的收敛性下，将两个或更多滤波器系数加总，产生估测讯号，此估测讯号代表附属调制器的积分器的时间常数的误差比率。
在一实施例中，一校正序列产生器提供校正序列(即假随机噪声序列或一周期性序列)。此校正序列可于附属调制器的量化器之前或之后输入。在一实施例中，附属调制器包括一区域回授回路，以补偿过量延迟。此区域回授回路的一实施例包括一舍入函数电路、一数据触发器、一增益组件与一加法电路。舍入函数耦接于一量化器输出端与附属调制器的输出端间。数据触发器耦接于附属调制器的输出端与回授的数字模拟转换器的输入端间。增益组件的输入端耦接于回授的数字模拟转换器的输入端。加法电路用以将量化器输出的序列减去增益组件的输出数据。在此区域回授回路的实施例中，校正序列可以于舍入函数电路的输入端或舍入函数电路的输出端被输入。由附属调制器所产生的误差序列包括校正序列与舍入函数电路所造成的额外噪声。
为使本发明的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并结合附图详细说明如下。
附图说明
图1示出了使用连续时间回路滤波器的传统调制器的方块图。
图2示出了三阶连续时间回路滤波器的一例。
图3示出了描述连续时间调制器的一行为模型的一例。
图4A示出了连续时间积分器的一例的结构图。
图4B示出了连续时间积分器的另一例的结构图。
图5示出了使用附属调制器来调整主要调制器的积分器时间常数的一实施例的方块图。
图6示出了图5的校正电路的附属调制器的一实施例的方块图。
图7示出了图6的附属调制器的一实施例的方块图。
图8示出了一时间常数估测器的一实施例。
图9示出了一适应性滤波器的一实施例。
图10示出了一时间常数估测器的另一实施例。
图11示出了一适应性滤波器的另一实施例。
图12A与图12B示出了可调时间常数积分器的实施例。
附图符号说明
200A：主要调制器
205：取样器
230：回路滤波器
233、235、237：回路滤波器230的系数
240、480：量化器
245：讯号转换函数
255：噪声转换函数
260、490：数字模拟转换器
265、420、440、455、460、480A、530、560：加法器
290：运算跨导放大器
295：运算放大器
300：校正讯号产生器
400：附属调制器
410：积分器
430：回授增益参数
430A：滤波器
450：舍入函数电路
470：数据触发器
500：时间常数估测器
510：无限脉冲响应(IIR)滤波器
520：适应性有限脉冲响应(FIR)滤波器
540：FIR滤波器
550：适应性无限脉冲响应滤波器
600：时间常数控制器
具体实施方式
本发明是关于一调制器的校正方法与校正装置。本发明说明书所述的数个本发明实施例，并非用以限定本发明的实施方法，本发明可以不同方式来实现。
如上所述，连续时间积分器为连续时间DELTA-SIGMA调制器(DELTA-SIGMA modulator，DSM)的基础建构方块。积分器藉由OTA-C电路或R-C电路来实现。两者的特性皆取决于时间常数。对于OTA-C电路，时间常数为C/Gm；对于R-C电路，时间常数为RC。时间常数的不精确为导致调制器的噪声整型(noise-shaping)行为偏离设计目标的主要原因。虽然积分器的时间常数在大幅偏离其正常值的情况下，两积分器的时间常数的匹配情形仍相当不错。例如，若一积分器的时间常数较正常设计值大30％，则在同一集成电路中的另一相同类型的积分器的时间常数亦会大于正常设计值约30％。因为在两者的时间常数的误差比率方面，相似设计的积分器的匹配情况仍会良好。因此以一积分器的时间常数的估测值用来当作基准，用来调整其它积分器的时间常数，以使得其时间常数接近其设计目标。
图5示出了依照本发明的校正连续时间调制器的方法。图5示出了一校正电路的实施例，此校正电路用以校正主要调制器200A的时间常数。主要调制器200A为使用中的调制器，将一输入连续时间模拟讯号x(t)转换为一输出序列y[n]。在一实施例中，此校正电路包括一附属调制器400，一校正讯号产生器300，一时间常数估测器500，与一时间常数控制器600。在一实施例中，主要调制器200A与附属调制器400使用实质上相似的电路设计来实现内部的连续时间积分器。相似电路设计的此数个积分器的时间常数的误差比率彼此间匹配。如此，附属调制器400可作为一测试电路，来估测主要调制器200A的内部连续时间积分器的时间常数的误差比率。主要调制器200A的内部连续时间积分器的时间常数，可以依据一个或多个由时间常数控制器600所产生的控制讯号来调整(或校正)。
在一实施例中，附属调制器400用以进行校正测试，而非实际用以处理连续时间输入讯号。例如，附属调制器400为一相对简单的设计(例如一阶调制器，搭配一粗糙的量化器)来降低系统成本。校正讯号产生器300产生一校正序列c[n]，可以是一假随机(pseudo-random)序列或一周期性序列。在一内部量化器(例如是两位量化器)之前或之后，校正序列c[n]被输入至附属调制器400。附属调制器400依据该校正序列c[n]以产生一误差序列e[n]与一输出序列z[n]。误差序列e[n]为附属调制器400调制校正序列c[n]所造成的噪声。此输出序列z[n]相关于校正序列c[n]。
时间常数估测器500检测误差序列e[n]与附属调制器400的输出序列z[n]间的相关性，以决定出(或估测)一积分器时间常数。此决策输入至控制器600(即经过一时间常数估测讯号)，接着控制器600输出控制讯号来调整主要调制器200A的积分器的时间常数。在一实施例中，附属调制器400的一积分器的时间常数亦被调整。时间常数可以在初始阶段时校正，或间歇地校正，或为响应一命令讯号来校正，或周期性、连续性地校正。例如，当主要调制器200A处理输入讯号时，时间常数可以作调整。
图6示出了依照本发明的附属调制器400的实施例。图6的附属调制器400为一阶调制器，包括一积分器410，一量化器(例如是五级的粗糙量化器)480，与一粗糙的数字模拟转换器(DAC)490。积分器410具有一转换函数-k/sT，其中T是相关于一时序讯号周期与一时间常数的标称值(nominalvalue)，而k为表示积分器410的时间常数的误差比率的一参数。例如，若k＝1.3，时间常数小于标称值30％。在积分器410的转换函数中的负号，表示DAC 490的负回授。
在一实施例中，附属调制器400还包括一区域回授回路，用以补偿过量延迟(excess delay)。例如，区域回授回路包括一舍入函数电路(round-offfunction)450，一数据触发器(data flip-flop，DFF)470，回授增益参数430，与一加法器420。在一实施例中，DFF470操作于一第二时序讯号，此第二时序讯号相较于量化器480的时序讯号，具有依延迟时间d·T。校正序列c[n]可以在舍入函数电路450之前或之后输入。加法器460计算出此额外噪声，此额外噪声与校正序列c[n]与舍入函数电路450有关。加法器460输出误差序列e[n]。附属调制器400的输出序列z[n]作为DFF470的输入讯号。积分器410的时间常数的误差比率，以参数k表示，可藉由检测误差序列e[n]与输出序列z[n]间的相关性而得到。
图7示出了附属调制器400的行为模型。在图7的附属调制器400的行为模型中，积分器410的过量延迟(d·T)亦以一离散时间滤波器来表示，此离散时间滤波器的响应为1/(z-1)-d·z-1，以一增益参数-k作缩放。增益参数的负号表示负回授，而缩放参数k表示积分器410的时间常数的误差比率。量化器480所造成的量化误差是以一额外噪声序列q[n]来表示，额外噪声序列q[n]经由加法器480A输入至附属调制器400。DFF470所形成的区域回授回路与增益方块430是以一滤波器430A来表示。校正序列c[n]与舍入函数电路450所造成的额外噪声是以另一额外噪声序列e[n]表示，此额外噪声序列e[n]经由加法器455输入至附属调制器400。使用此模型，用以对应于q[n]与e[n]的输出序列z[n]以下式表示：
Z(z)＝[Q(z)+E(z)]·[1-z-1]/[1+(α+k-k·d-1)·z-1+(k·d-α)·z-2]；或较简单地
Z(z)＝[Q(z)+E(z)]·NTF(z)，
Z(z)、Q(z)与E(z)为分别为z[n]、q[n]与e[n]的z转换(z-transform)。此噪声转换函数NTF(z)有以下关系：
NTF(z)＝[1-z-1]/[1+(α+k+k·d-1)·z-1+(k·d-α)·z-2]
e[n]与z[n]间的相关性是由此噪声转换函数NTF(z)来决定，由此转换函数，可得到积分器410的时间常数的缩放参数k与相对应的误差比率。
在本发明的一实施例中，可使用适应性有限脉冲响应(finite impulseresponse，FIR)滤波器，来估测附属调制器400的噪声转换函数，如图8所示。附属调制器400的行为是依据上述z[n]、q[n]与e[n]间的关系来建立模型。此误差序列e[n]与输出序列z[n]输入至时间常数估测器500。在一实施例中，时间常数估测器500包括一无限脉冲响应(infinite impulse response，IIR)滤波器510，例如是一离散时间积分器1/[1-z-1]，一适应性FIR滤波器520与一加法器530。在适当调整后，此适应性FIR滤波器520与此固定IIR滤波器(或一积分器)510串接后，形成以下响应：
[1+c1·z-1+c2·z-2]/[1-z-1]，其中
c1＝α+k-k·d-1，
c2＝k·d-α
换言之，离散时间积分器510与适应性FIR滤波器520会产生一响应，其为NTF(z)的倒数。如此，积分器510与适应性FIR滤波器520会回复附属调制器400对误差序列e[n]所做的事。误差序列e[n]与适应性FIR滤波器520的输出讯号w[n]的差值是以加法器530来计算，得到一剩余序列(residualsequence)r[n]，此剩余序列r[n]用以适应FIR滤波器520，使得剩余序列r[n]最小化。
图9示出了适应性FIR滤波器520的实施例。适应性FIR滤波器520包括一增益参数μ，此增益参数μ相关于一适应步长(adaptation step size)。在一实施例中，此适应步长需为足够小，使适应性FIR滤波器520可以收敛。在一实施例，适应性FIR滤波器520使用最小均方(least mean square)适应法，将此剩余序列r[n]最小化。亦可使用其它适应方法(或算法)。
在适应性FIR滤波器的收敛性下，滤波器系数c1与c2具有以下关系：
c1+c2＝k-1
换言之，滤波系数的总和表示附属调制器400的积分器410的时间常数的相对误差。例如，若在此收敛性下c1+c2＝0.1，积分器410的时间常数大约比一设计值小10％。如此，时间常数估测器500估测此时间常数的相对误差。此信息(即时间常数估测讯号)再输入至时间常数控制器600，来调整主要调制器200A的至少一内部积分器的时间常数。在一实施例中，附属调制器400的积分器410的时间常数亦被调整。
图10示出了时间常数估测器500的另一实施例，时间常数估测器500使用一适应性IIR滤波器来估测附属调制器400的噪声转换函数。例如，一FIR滤波器(例如是1-z-1)540与一适应性IIR滤波器550串接，以对误差序列e[n]进行滤波，得到一序列p[n]。适应性IIR滤波器550被调整，以使得p[n]与z[n]间的差值r[n]最小化。差值序列r[n]是由加法器560产生。
图11示出了适应性IIR滤波器550的一实施例。适应性IIR滤波器550包括一增益参数μ，此增益参数μ相关于一适应步长。在一实施例中，此适应步长需为足够小，使适应性IIR滤波器550可以收敛。在一实施例，适应性IIR滤波器550使用最小均方(least mean square)适应法，将此剩余序列r[n]最小化。亦可使用其它适应方法(或算法)。在满足收敛性的情况下，与FIR滤波器540串接的适应性IIR滤波器550，产生与附属调制器400的噪声转换函数匹配的一响应。经过适当的调整，FIR滤波器540与适应性IIR滤波器550串接后，所得到的响应以下式表示：
[1-z-1]/[1+c1·z-1+c2·z-2]，其中
c1＝α+k-k·d-1，
c2＝k·d-α
与上述适应性FIR滤波器520相似，适应性IIR滤波器550的滤波系数的总和在满足收敛性的情况下，具有以下关系：
c1+c2＝k-1
在图8与图10所示出了的架构中，附属调制器400内的积分器410是假设为零漏失。实际上，积分器410会有一些漏失，且其响应变成k/(sT+β)，其中β为一常数，表示积分器的漏失。为使此架构更强健，漏失系被考虑进去，且图8的积分器方块510调整成具有一响应1/[1-γ·z-1]，或图10的滤波器540被调整成具有一响应[1-γ·z-1]，其中γ＝exp(-β)为一离散时间积分器的漏失参数。
在一实施例中，时间常数估测器500输出一时间常数估测讯号，以标示积分器410的时间常数的误差比率。时间常数估测器500输出时间常数估测讯号至时间常数控制器600。时间常数控制器600输出一个或多个控制讯号，来调整主要调制器200A的至少一个积分器的时间常数。在一实施例中，控制讯号亦调整附属调制器400的积分器410的时间常数。有很多方法是用来调整连续时间积分器的时间常数。在图12A示出了的实施例中，一电容阵列用以调整输出电容，因此调整一OTA-C积分器的时间常数。例如，时间常数控制器600输出控制讯号S1、S2与S3来控制数个开关，这些开关分别容许此积分器选择性地包括或不包括电容C1、C2与C3，作为其输出电容。相似的设计亦可用于一R-C积分器。图12B示出了一R-C积分器，与用来调整其时间常数的电阻阵列与电容阵列。
综上所述，虽然本发明已以一较佳实施例披露如上，然其并非用以限定本发明。本领域的技术人员在不脱离本发明的精神和范围的前提下可作各种的更动与润饰。因此，本发明的保护范围以本发明的权利要求为准。

Claims (14)

1.一种校正电路，用以调整一第一调制器的一第一电路的时间常数，该第一调制器用以将一输入讯号转换至一第一输出序列，该校正电路包括：
一校正讯号产生器，用以产生一校正序列；
一第二调制器，与该校正讯号产生器连接，并输入该校正序列，该第二调制器包括一第二电路，该第二调制器依据该校正序列产生一误差序列与一第二输出序列，其中该误差序列为由该第二调制器调制该校正序列所造成的噪声；
一估测电路，与该第二调制器连接，用以依据该误差序列与该第二输出序列，产生一估测讯号；以及
一控制器电路，与该估测电路连接，用以依据该估测讯号，调整该第一电路的时间常数。
2.如权利要求1所述的校正电路，其中该估测电路还包括一适应性滤波器电路，该适应性滤波电路包括一有限脉冲响应滤波器与一适应性无限脉冲响应滤波器，该有限脉冲响应滤波器与该适应性无限脉冲响应滤波器串接。
3.如权利要求1所述的校正电路，其中该估测电路包括一固定无限脉冲响应滤波器与一适应性有限脉冲响应滤波器，该固定无限脉冲响应滤波器与该适应性有限脉冲响应滤波器串接。
4.如权利要求3所述的校正电路，其中该固定无限脉冲响应滤波器为一离散时间积分器。
5.如权利要求2所述的校正电路，其中该估测电路还包括一加法电路，该加法电路计算该适应性滤波电路的二滤波系数的总和。
6.如权利要求1所述的校正电路，其中该控制器电路输出至少一控制讯号，以选择性地连接一电路组件阵列，来调整该第一电路的时间常数。
7.如权利要求1所述的校正电路，其中该第二调制器还包括一量化器，该量化器耦接于该第二电路与该第二调制器的一输出端之间。
8.如权利要求7所述的校正电路，其中该第二调制器包括一区域回授回路，以补偿过量延迟，该区域回授回路包括：
一舍入函数电路，耦接于该量化器的输出端与该第二调制器的输出端之间；
一数据触发器，耦接于该第二调制器的输出端与一数字模拟转换器的输入端之间；
一增益组件，其输入端与该数字模拟转换器的输出端耦接；以及
一加法电路，用以将该量化器的输出序列减去该增益组件的输出讯号。
9.如权利要求8所述的校正电路，其中该校正序列输入至该舍入函数电路的输入端与该舍入函数电路的输出端的其中之一。
10.如权利要求1所述的校正电路，其中该校正序列为一假随机噪声序列或是一周期性序列。
11.如权利要求1所述的校正电路，其中该第二调制器为一一阶调制器，包括一积分器、一量化器与一数字模拟转换器，其中，该第二电路为该积分器。
12.一种时间常数校正方法，用以校正一第一调制器的一第一电路的时间常数，该第一调制器用以针对一输入讯号，产生一输出序列，该方法包括：
输入由一校正讯号产生器产生的一校正序列至一第二调制器，该第二调制器依据该校正序列产生一误差序列与一第二输出序列，该第二调制器包括一第二电路；
产生一估测讯号，该估测讯号代表该第二电路的时间常数的误差比率，其中该估测讯号依据该第二调制器的一第二输出序列与一误差序列而产生，其中该误差序列为由该第二调制器调制该校正序列所造成的噪声；以及
依据该估测讯号来调整该第一电路的时间常数。
13.如权利要求12所述的校正方法，其中产生该估测讯号的步骤包括：
使用一适应性无限脉冲响应滤波器来估测该第二调制器的一噪声转换函数；以及
将该适应性无限脉冲响应滤波器的二个滤波系数加总。
14.如权利要求12所述的校正方法，其中调整该时间常数的步骤包括：
选择性地连接一电路组件阵列至该第一电路。
CN200610103191XA 2005-07-07 2006-07-07 连续时间delta-sigma调制器的背景校正电路和方法 Active CN1956341B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US59545505P 2005-07-07 2005-07-07
US60/595,455 2005-07-07
US11/389,990 2006-03-27
US11/389,990 US7321325B2 (en) 2005-07-07 2006-03-27 Background calibration of continuous-time delta-sigma modulator

Publications (2)

Publication Number Publication Date
CN1956341A CN1956341A (zh) 2007-05-02
CN1956341B true CN1956341B (zh) 2011-11-30

Family

ID=45074413

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610103191XA Active CN1956341B (zh) 2005-07-07 2006-07-07 连续时间delta-sigma调制器的背景校正电路和方法

Country Status (3)

Country Link
US (1) US7321325B2 (zh)
CN (1) CN1956341B (zh)
TW (1) TWI327834B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7688236B2 (en) 2007-10-01 2010-03-30 Infineon Technologies Ag Integrated circuit comprising a plurality of digital-to-analog converters, sigma-delta modulator circuit, and method of calibrating a plurality of multibit digital-to-analog converters
KR20100052110A (ko) * 2008-11-10 2010-05-19 삼성전자주식회사 액티브 필터 및 이를 포함하는 델타-시그마 변조기
US9680498B2 (en) 2009-06-26 2017-06-13 Syntropy Systems, Llc Sampling/quantization converters
US9209829B2 (en) * 2009-06-26 2015-12-08 Syntropy Systems, Llc Sampling/quantization converters
US8301408B2 (en) 2010-03-09 2012-10-30 Invensys Systems, Inc. Temperature prediction transmitter
US9372663B2 (en) * 2011-10-27 2016-06-21 Intel Corporation Direct digital synthesis of signals using maximum likelihood bit-stream encoding
CN103546153B (zh) * 2012-07-16 2018-10-12 中兴通讯股份有限公司 时间常数的校正电路及校正方法
US8638251B1 (en) 2012-08-29 2014-01-28 Mcafee, Inc. Delay compensation for sigma delta modulator
TWI506568B (zh) * 2013-10-04 2015-11-01 Senao Networks Inc Modeling method and modeling device for convergent background
US9484950B1 (en) 2014-10-27 2016-11-01 Arrowhead Center, Inc. Hardware efficient digital signal processing for on-the-fly delta sigma bit stream linear operator and compressor circuits
JP6455695B2 (ja) * 2015-04-01 2019-01-23 Tdk株式会社 シグマデルタ変調器構成体、連続時間シグマデルタ変調器を較正するための方法および制御装置
US9742426B2 (en) 2015-12-15 2017-08-22 Analog Devices, Inc. Signal transfer function equalization in multi-stage delta-sigma analog-to-digital converters
US9838031B2 (en) 2015-12-16 2017-12-05 Analog Devices Global Dither injection for continuous-time MASH ADCS
US9768793B2 (en) 2015-12-17 2017-09-19 Analog Devices Global Adaptive digital quantization noise cancellation filters for mash ADCs
US9503120B1 (en) 2016-02-29 2016-11-22 Analog Devices Global Signal dependent subtractive dithering
CN110971237B (zh) * 2018-09-29 2023-04-07 瑞昱半导体股份有限公司 三角积分调变器的校正方法与校正电路
TWI703813B (zh) * 2019-04-23 2020-09-01 瑞昱半導體股份有限公司 訊號補償裝置
US11502699B1 (en) 2021-06-24 2022-11-15 Nxp B.V. System and method of calibration of sigma-delta converter using injected signal correlation
US11522557B1 (en) 2021-07-29 2022-12-06 Nxp B.V. System and method of calibration of sigma-delta converter using tone injection

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977896A (en) * 1990-10-03 1999-11-02 Yamaha Corporation Digital-to-analog converter with delta-sigma modulation
EP1137190A1 (fr) * 2000-03-01 2001-09-26 STMicroelectronics S.A. Système de correction du CNA pour modulateur delta-sigma
US6873281B1 (en) * 2003-08-28 2005-03-29 Impinj, Inc. Interleaved digital correction for MASH delta-sigma ADC

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4439756A (en) 1982-01-20 1984-03-27 International Telephone And Telegraph Corporation Delta-Sigma modulator with switch capacitor implementation
FR2529414B1 (fr) * 1982-06-25 1986-04-11 Thomson Csf Procede et systeme de compression de debit de donnees transmises entre un emetteur et un recepteur, appliques a un systeme de transmission d'images de television
JPH0761089B2 (ja) 1984-06-11 1995-06-28 日本電信電話株式会社 誤差信号相関検出回路
JPH0611114B2 (ja) * 1984-12-31 1994-02-09 ティアツク株式会社 アナログ−ディジタル変換装置
JPH0738588B2 (ja) * 1985-07-11 1995-04-26 ティアツク株式会社 アナログ―デイジタル変換装置
US4943807A (en) * 1988-04-13 1990-07-24 Crystal Semiconductor Digitally calibrated delta-sigma analog-to-digital converter
US5012244A (en) * 1989-10-27 1991-04-30 Crystal Semiconductor Corporation Delta-sigma modulator with oscillation detect and reset circuit
US5416481A (en) * 1993-09-24 1995-05-16 Advanced Micro Devices, Inc. Analog-to-digital converter with multi-level dither current input
CA2157690A1 (en) * 1995-09-07 1997-03-08 Bosco Leung Lower power passive sigma-delta converter
US5729230A (en) * 1996-01-17 1998-03-17 Hughes Aircraft Company Delta-Sigma Δ-Σ modulator having a dynamically tunable continuous time Gm-C architecture
US5835038A (en) * 1997-05-08 1998-11-10 Burr-Brown Corporation DC dither circuitry and method for delta-sigma modulator
US6016113A (en) * 1997-06-26 2000-01-18 Binder; Yehuda System for enhancing the accuracy of analog-digital-analog conversions
US5889482A (en) * 1997-10-06 1999-03-30 Motorola Inc. Analog-to-digital converter using dither and method for converting analog signals to digital signals
US6087969A (en) * 1998-04-27 2000-07-11 Motorola, Inc. Sigma-delta modulator and method for digitizing a signal
US6271781B1 (en) 1998-06-10 2001-08-07 Lockheed Martin Corporation Nonlinear filter correction of multibit ΣΔ modulators
WO2000008765A2 (en) * 1998-08-06 2000-02-17 Steensgaard Madsen Jesper Delta-sigma a/d converter
US6184812B1 (en) * 1998-12-14 2001-02-06 Qualcomm Incorporated Method and apparatus for eliminating clock jitter in continuous-time Delta-Sigma analog-to-digital converters
US6961850B1 (en) 1999-04-21 2005-11-01 Recording Industry Association Of America Method and system for minimizing pirating and/or unauthorized copying and/or unauthorized access of/to data on/from data media including compact discs and digital versatile discs
US6238993B1 (en) * 1999-04-27 2001-05-29 Taiwan Semiconductor Manufacturing Company Polysilicon load for 4T SRAM operation at cold temperatures
GB9917567D0 (en) * 1999-07-28 1999-09-29 Koninkl Philips Electronics Nv Variable order sigma-delta modulator
US6346898B1 (en) * 2000-08-07 2002-02-12 Audio Logic, Inc. Multilevel analog to digital data converter having dynamic element matching in a reference data path
US6351229B1 (en) * 2000-09-05 2002-02-26 Texas Instruments Incorporated Density-modulated dynamic dithering circuits and method for delta-sigma converter
US6577257B2 (en) * 2000-09-11 2003-06-10 Broadcom Corporation Methods and systems for digital dither
US6919832B2 (en) * 2000-09-11 2005-07-19 Broadcom Corporation Methods and systems for high speed quantizers
US6362763B1 (en) * 2000-09-15 2002-03-26 Texas Instruments Incorporated Method and apparatus for oscillation recovery in a delta-sigma A/D converter
DE60119889T2 (de) * 2001-04-02 2007-04-26 Stmicroelectronics N.V. Verfahren zur Analog-Digital-Wandlung eines Analogsignals in einem Endgerät eines drahtlosen Kommunikationssystems, z.B. einem Mobiltelefon, und zugehöriges Endgerät
US6462685B1 (en) * 2001-04-05 2002-10-08 Nokia Corporation Dither signal insertion inversely proportional to signal level in delta-sigma modulators
US6445318B1 (en) * 2001-04-05 2002-09-03 Nokia Mobile Phones, Ltd. Method and apparatus for providing signal dependent dither generator for sigma-delta modulator
US6396428B1 (en) 2001-06-04 2002-05-28 Raytheon Company Continuous time bandpass delta sigma modulator ADC architecture with feedforward signal compensation
US6473019B1 (en) * 2001-06-21 2002-10-29 Nokia Corporation Low capacitance, low kickback noise input stage of a multi-level quantizer with dithering and multi-threshold generation for a multi-bit sigma-delta modulator
US6657500B1 (en) * 2002-01-08 2003-12-02 Taiwan Semiconductor Manufacturing Company Method and system of characterization and behavioral modeling of a phase-locked loop for fast mixed signal simulation
JP3833548B2 (ja) 2002-02-27 2006-10-11 旭化成マイクロシステム株式会社 デルタ・シグマ変調器
DE10220332B4 (de) * 2002-05-07 2004-07-15 Xignal Technologies Ag Integrierte Schaltungsanordnung mit einem aktiven Filter und Verfahren zum Trimmen eines aktiven Filters
US6670902B1 (en) * 2002-06-04 2003-12-30 Cirrus Logic, Inc. Delta-sigma modulators with improved noise performance
TW541788B (en) * 2002-06-19 2003-07-11 Ind Tech Res Inst The frequency-tuning loop used in the transconductor-capacitor filter
JP3748543B2 (ja) * 2002-08-12 2006-02-22 ローム株式会社 可変次数型デルタシグマ変調器及びｄａ変換器
EP1418674B1 (en) 2002-11-06 2010-01-20 Freescale Semiconductor, Inc. Converter, circuit and method for compensation of non-idealities in continuous time sigma delta converters
US6693572B1 (en) * 2003-02-04 2004-02-17 Motorola, Inc. Digital tuning scheme for continuous-time sigma delta modulation
US6880262B1 (en) * 2003-09-30 2005-04-19 Broadcom Corporation Continuous time ΔΣ ADC with dithering
US6930624B2 (en) * 2003-10-31 2005-08-16 Texas Instruments Incorporated Continuous time fourth order delta sigma analog-to-digital converter
US7098730B1 (en) * 2004-06-22 2006-08-29 Maxim Integrated Products, Inc. Process variation trim/tuning for continuous time filters and Δ-Σ analog to digital converters
US7095345B2 (en) * 2004-06-29 2006-08-22 Analog Devices, Inc. Hybrid tuning circuit for continuous-time sigma-delta analog-to-digital converter
US6980145B1 (en) * 2004-07-30 2005-12-27 Broadcom Corporation System and method for noise cancellation in a signal processing circuit
FR2875972B1 (fr) * 2004-09-30 2006-12-15 St Microelectronics Sa Synthetiseur de frequence a pll
US7042375B1 (en) * 2005-03-29 2006-05-09 Broadcom Corporation System and method using dither to tune a filter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977896A (en) * 1990-10-03 1999-11-02 Yamaha Corporation Digital-to-analog converter with delta-sigma modulation
EP1137190A1 (fr) * 2000-03-01 2001-09-26 STMicroelectronics S.A. Système de correction du CNA pour modulateur delta-sigma
US6873281B1 (en) * 2003-08-28 2005-03-29 Impinj, Inc. Interleaved digital correction for MASH delta-sigma ADC

Also Published As

Publication number Publication date
CN1956341A (zh) 2007-05-02
US7321325B2 (en) 2008-01-22
TWI327834B (en) 2010-07-21
US20070008200A1 (en) 2007-01-11
TW200713865A (en) 2007-04-01

Similar Documents

Publication Publication Date Title
CN1956341B (zh) 连续时间delta-sigma调制器的背景校正电路和方法
CN100508401C (zh) 具有自我校正功能的三角积分调制器
KR101429415B1 (ko) 적응 제어를 위한 방법 및 시스템
US9768793B2 (en) Adaptive digital quantization noise cancellation filters for mash ADCs
US7221302B1 (en) Delta-sigma modulator coefficient calibration method and apparatus
Ortmanns et al. Compensation of finite gain-bandwidth induced errors in continuous-time sigma-delta modulators
US7876250B2 (en) Calibration circuit and method for A/D converter
Shu et al. LMS-Based Noise Leakage Calibration of Cascaded Continuous-Time $\Delta\Sigma $ Modulators
JP6085252B2 (ja) 多数のフィードバックパスを備えるシグマデルタ二乗差ｒｍｓ−ｄｃコンバータ
Ortmanns et al. A case study on a 2-1-1 cascaded continuous-time sigma-delta modulator
US20190312584A1 (en) Analog-to-digital converter
EP2382709B1 (en) Method and system for measuring a time constant of an integrated circuit, and integrated circuit provided with such a system
EP1876715B1 (en) Range compression in oversampling analog-to-digital converters using differential input signals
CN111162788B (zh) 带量化噪声整形的电阻式传感器读出电路
EP1903683B1 (en) Range compression in oversampling analog-to-digital converters
TWI674768B (zh) 三角積分調變器的校正方法與校正電路
Rutten et al. Digital calibration of a continuous-time cascaded ΣΔ modulator based on variance derivative estimation
Lorenz et al. Concurrent estimation of amplifier nonidealities and excess loop delay in continuous-time sigma-delta modulators
Chen et al. Exploration of Second-Order Effects in High-Performance Continuous-Time $\Sigma\Delta $ Modulators Using Discrete-Time Models
Lorenz et al. Joint estimation of filter nonidealities in continuous-time sigma-delta modulators by using an unscented kalman filter
Kamiishi et al. A self-calibrated 2–1–1 cascaded continuous-time ΔΣ modulator
De Maeyer et al. Nyquist criterion based design of continuous time Σ∆ modulators
JPH03169124A (ja) オーバーサンプルａ／ｄ変換器
CN110971237A (zh) 三角积分调变器的校正方法与校正电路
Pugliese et al. Effect of the Resonator Settling Behaviour on SC Band-Pass Σ∆ Modulator Performance and Carrier Frequency Error Measurement

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant