TWI674770B - 交替進行信號轉換與比較器偏移校正並可同時減少空閒音產生的三角積分類比數位轉換器 - Google Patents

交替進行信號轉換與比較器偏移校正並可同時減少空閒音產生的三角積分類比數位轉換器 Download PDF

Info

Publication number
TWI674770B
TWI674770B TW108102098A TW108102098A TWI674770B TW I674770 B TWI674770 B TW I674770B TW 108102098 A TW108102098 A TW 108102098A TW 108102098 A TW108102098 A TW 108102098A TW I674770 B TWI674770 B TW I674770B
Authority
TW
Taiwan
Prior art keywords
signal
circuit
input terminal
comparison
comparator
Prior art date
Application number
TW108102098A
Other languages
English (en)
Other versions
TW202029656A (zh
Inventor
王自強
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW108102098A priority Critical patent/TWI674770B/zh
Application granted granted Critical
Publication of TWI674770B publication Critical patent/TWI674770B/zh
Priority to US16/742,223 priority patent/US10998916B2/en
Publication of TW202029656A publication Critical patent/TW202029656A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/328—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/338—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching
    • H03M3/34—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching by chopping
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H03M3/37—Compensation or reduction of delay or phase error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/38—Calibration
    • H03M3/382—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M3/384—Offset correction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/466—Multiplexed conversion systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本發明提出一種三角積分類比數位轉換器，包含：減法器，用於從類比輸入信號中減去反饋信號；迴路濾波器，用於處理減法器的輸出信號以產生濾波信號；信號比較電路，可選擇性地操作在偏移偵測模式或信號比較模式，其中，信號比較電路操作在偏移偵測模式時會產生與濾波信號及參考信號的相對大小無關的誤差信號，而操作在信號比較模式時則會產生與濾波信號及參考信號的相對大小對應的比較信號；偏移校正電路，用於校正信號比較電路的偏移，並控制信號比較電路在偏移偵測模式與信號比較模式之間交替切換；以及數位類比轉換器，用於依據比較信號產生反饋信號。

Description

交替進行信號轉換與比較器偏移校正並可同時減少空閒音產生的三角積分類比數位轉換器
本發明涉及類比數位轉換器(analog-to-digital converter，ADC)，尤指一種用於交替進行信號轉換與比較器偏移校正並可同時減少空閒音產生的三角積分類比數位轉換器(sigma-delta ADC)。
三角積分類比數位轉換器的應用相當廣泛，但其內部的比較器常因製程差異(process deviation)而存在信號偏移(offset)的情況。若不校正三角積分類比數位轉換器的比較器偏移，將會嚴重影響三角積分類比數位轉換器的信噪比(signal-to-noise，SNR)，以及總諧波失真加噪音(Total Harmonic Distortion plus Noise，THDN)等相關效能。
另外，傳統的三角積分類比數位轉換器的電路特性也容易產生空閒音(idle tone)的問題。現有技術通常是在三角積分類比數位轉換器中設置額外的抖動信號產生電路來抑制空閒音的產生，但也因此會增加電路的複雜度。
有鑑於此，如何用精簡的電路減輕或消除三角積分類比數位轉換器的比較器偏移並同時減少空閒音產生，實為有待解決的問題。
本說明書提供一種三角積分類比數位轉換器的實施例，其包含：一減法器，設置成從一類比輸入信號中減去一反饋信號；一迴路濾波器，耦接於該減法器，設置成處理該減法器的輸出信號以產生一濾波信號；一第一信號比較電路，耦接於該迴路濾波器與一第一參考信號，設置成可選擇性地操作在一偏移偵測模式或一信號比較模式，其中，該第一信號比較電路操作在該偏移偵測模式時會產生與該濾波信號及該第一參考信號的相對大小無關的一第一誤差信號，而操作在該信號比較模式時則會產生與該濾波信號及該第一參考信號的相對大小對應的一第一比較信號；一偏移校正電路，耦接於該第一信號比較電路，設置成依據該第一誤差信號校正該第一信號比較電路的偏移情況，並控制該第一信號比較電路在該偏移偵測模式與該信號比較模式之間交替切換；以及一數位類比轉換器，耦接於該第一信號比較電路的輸出端與該減法器，設置成依據該第一比較信號產生該反饋信號。
上述實施例的優點之一，是偏移校正電路可有效校正第一信號比較電路的信號偏移情況，所以能改善三角積分類比數位轉換器的整體效能。
上述實施例的另一優點，是偏移校正電路在進行第一信號比較電路的偏移校正時，可同時抑制空閒音的產生，因此無需設置額外的抖動信號產生電路，所以能簡化三角積分類比數位轉換器的電路架構。
本發明的其他優點將搭配以下的說明和圖式進行更詳細的解說。
以下將配合相關圖式來說明本發明的實施例。在圖式中，相同的標號表示相同或類似的元件或方法流程。
圖1為本發明第一實施例的三角積分類比數位轉換器100簡化後的功能方塊圖。三角積分類比數位轉換器100可用於將一類比輸入信號Sin轉換成相應的數位輸出信號。
如圖1所示，三角積分類比數位轉換器100包含一減法器110、一迴路濾波器120、一或多個信號比較電路(例如，圖1中的示例性第一信號比較電路130與第二信號比較電路140)、一偏移校正電路150、以及一數位類比轉換器160。
減法器110耦接於類比輸入信號Sin，設置成從類比輸入信號Sin中減去一反饋信號Sfb。
迴路濾波器120耦接於減法器110，設置成處理減法器110的輸出信號以產生一濾波信號SF。
第一信號比較電路130耦接於迴路濾波器120與一第一參考信號VR1，設置成可選擇性地操作在一偏移偵測模式或一信號比較模式。第一信號比較電路130操作在偏移偵測模式時，會產生與濾波信號SF及第一參考信號VR1的相對大小無關的一第一誤差信號ERR1。而第一信號比較電路130操作在信號比較模式時，則會產生與濾波信號SF及第一參考信號VR1的相對大小對應的一第一比較信號CMP1。
第二信號比較電路140耦接於迴路濾波器120與一第二參考信號VRn，同樣設置成可選擇性地操作在偏移偵測模式或信號比較模式。第二信號比較電路140操作在偏移偵測模式時，會產生與濾波信號SF及第二參考信號VRn的相對大小無關的一第二誤差信號ERRn。而第二信號比較電路140操作在信號比較模式時，則會產生與濾波信號SF及第二參考信號VRn的相對大小對應的一第二比較信號CMPn。
偏移校正電路150耦接於第一信號比較電路130與第二信號比較電路140，設置成依據第一誤差信號ERR1校正第一信號比較電路130的偏移情況，並依據第二誤差信號ERRn校正第二信號比較電路140的偏移情況。此外，偏移校正電路150還設置成控制第一信號比較電路130在偏移偵測模式與信號比較模式之間交替切換，並且控制第二信號比較電路140在偏移偵測模式與信號比較模式之間交替切換。
數位類比轉換器160耦接於第一信號比較電路130的輸出端、第二信號比較電路140的輸出端、與減法器110，設置成依據第一比較信號CMP1與第二比較信號CMPn產生前述的反饋信號Sfb。
實作上，前述的減法器110可利用各種基於運算放大器架構的合適電路、或是其他具有類比信號相減功能的現有電路來實現。迴路濾波器120可利用各種具有雜訊整形的合適積分電路來實現。偏移校正電路150可利用各種能夠判讀數位信號、進行數位運算、與產生控制信號的合適電路來實現。數位類比轉換器160則可用各種合適的現有數位至類比轉換電路來實現。
另外，可將三角積分類比數位轉換器100中的所有信號比較電路設計成具有類似的電路架構與運作方式。例如，在圖1的實施例中，第一信號比較電路130包含有一第一比較器132、一第一信號選擇電路134、以及一第一補償電路136。相仿地，第二信號比較電路140包含有一第二比較器142、一第二信號選擇電路144、以及一第二補償電路146。
在第一信號比較電路130中，第一比較器132包含有四個輸入端，並設置成依據這四個輸入端的信號產生相應的輸出信號。第一信號選擇電路134耦接於迴路濾波器120、第一比較器132、偏移校正電路150、第一參考信號VR1、與一第一固定電位信號VF1，並設置成依據偏移校正電路150的控制，選擇性切換第一比較器132的輸入端所耦接的信號。第一補償電路136耦接於第一比較器132與偏移校正電路150，設置成依據偏移校正電路150的控制，對第一比較器132的至少其中一個輸入端進行信號補償。前述的第一固定電位信號VF1可以是第一比較器132的共模電壓信號或是其他具有固定電壓值的參考信號。
在第二信號比較電路140中，第二比較器142設置成比較其輸入端的信號以產生輸出信號。第二信號選擇電路144耦接於迴路濾波器120、第二比較器142、偏移校正電路150、第二參考信號VRn、與一第二固定電位信號VFn，並設置成依據偏移校正電路150的控制，選擇性切換第二比較器142的輸入端所耦接的信號。第二補償電路146耦接於第二比較器142與偏移校正電路150，設置成依據偏移校正電路150的控制，對第二比較器142的至少其中一個輸入端進行信號補償。前述的第二固定電位信號VFn可以是第二比較器142的共模電壓信號或是其他具有固定電壓值的參考信號。
實作上，前述的第一固定電位信號VF1與第二固定電位信號VFn兩者可以具有相同的電壓值，也可以分別具有不同的電壓值。
請參考圖2，其所繪示為圖1中的三角積分類比數位轉換器100簡化後的第一實施例運作時序圖。
在運作時，偏移校正電路150可依據一工作時脈CLK進行運作，並在工作時脈CLK的每一預定數量的工作週期中，控制每個信號比較電路切換至偏移偵測模式至少一次、也切換至信號比較模式至少一次。前述的預定數量，實作上可以是一個、兩個、三個、或是其他的固定整數。
例如，如圖2所示，偏移校正電路150可在工作時脈CLK的每一工作週期中，控制前述的第一信號比較電路130與第二信號比較電路140先同步切換至偏移偵測模式運作一段時間(例如，時段T21)、然後再同步切換至信號比較模式運作一段時間(例如，時段T22)。在本實施例中，時段T21與時段T22的長度都是工作時脈CLK的半個工作週期。
在偏移偵測模式中，第一信號選擇電路134會將第一比較器132的輸入端耦接至第一固定電位信號VF1，使第一比較器132產生前述的第一誤差信號ERR1，而第二信號選擇電路144則會將第二比較器142的輸入端耦接至第二固定電位信號VFn，使第二比較器142產生前述的第二誤差信號ERRn。
在信號比較模式中，第一信號選擇電路134會改將第一比較器132的輸入端分別耦接至濾波信號SF與第一參考信號VR1，使第一比較器132產生前述的第一比較信號CMP1，而第二信號選擇電路144則會改將第二比較器142的輸入端分別耦接至濾波信號SF與第二參考信號VRn，使第二比較器142產生前述的第二比較信號CMPn。
偏移校正電路150可依據第一誤差信號ERR1調整第一補償電路136的信號補償量，以校正第一比較器132的信號偏移情況。同樣地，偏移校正電路150可依據第二誤差信號ERRn調整第二補償電路146的信號補償量，以校正第二比較器142的信號偏移情況。
由前述說明可知，前述三角積分類比數位轉換器100中的每個信號比較電路會間歇地進行濾波信號SF與相應參考信號的比較動作，以實現三角積分類比數位轉換器100的類比至數位轉換功能。
另一方面，前述三角積分類比數位轉換器100中的每個信號比較電路也會間歇地切換至偏移偵測模式，使偏移校正電路150得以依據每個比較器在偏移偵測模式時所輸出的誤差信號判斷個別比較器的信號偏移情況，並控制前述的補償電路校正相應比較器的信號偏移情況。
前述三角積分類比數位轉換器100中的多個信號比較電路共同扮演一量化器(quantizer)的角色，而這些信號比較電路所產生的比較信號(例如，前述的第一比較信號CMP1與第二比較信號CMPn)共同形成三角積分類比數位轉換器100的數位輸出信號，可供後級的數位處理電路(圖中未繪示)做進一步處理。
前述迴路濾波器120的運作可對三角積分類比數位轉換器100的量化雜訊(quantization noise)進行雜訊整形(noise shaping)，將量化雜訊移往人耳較無法感受的高頻頻段，以藉此提升輸出音頻的品質。
另外，同一個信號比較電路在每個工作週期中操作於偏移偵測模式的時間長度，並不限定於要與操作於信號比較模式的時間長度相等。例如，在某些實施例中，可將同一個信號比較電路在每個工作週期中操作於偏移偵測模式的時間長度，調整成比操作於信號比較模式的時間長度更長。又例如，在另一些實施例中，則可將同一個信號比較電路在每個工作週期中操作於偏移偵測模式的時間長度，調整成比操作於信號比較模式的時間長度更短。
如前所述，三角積分類比數位轉換器100中的所有信號比較電路可設計成具有類似的電路架構與運作方式。以下將以第一信號比較電路130為例，並搭配圖3至圖5來進一步說明每個信號比較電路的實施方式與運作方式。
圖3為圖1中的第一信號比較電路130的第一實施例簡化後的功能圖。圖4為第一信號比較電路130操作在偏移偵測模式時的簡化後運作示意圖。圖5為第一信號比較電路130操作在信號比較模式時的簡化後運作示意圖。
在圖3的實施例中，第一信號比較電路130的第一比較器132包含有一第一輸入端322、一第二輸入端324、一第三輸入端326、與一第四輸入端328。第一信號選擇電路134包含有一第一開關電路342與一第二開關電路344。第一補償電路136包含有一補償電容362、一第一調整電路364、一第二調整電路366、與一第三開關電路368。
在第一比較器132中，第一輸入端322與第二輸入端324耦接於第一信號選擇電路134，第三輸入端326耦接於第一補償電路136，第四輸入端328則耦接於一第一共模信號VCM1。第一比較器132設置成比較第一輸入端322與第二輸入端324的信號、並同時比較第三輸入端326與第四輸入端328的信號，以產生一相應的輸出信號。第一比較器132的每個輸入信號都可以用單端信號(single-ended signal)或差動式信號(differential signal)的形式實現。在運作時，前述的第一輸入端322、第二輸入端324、第三輸入端326、與第四輸入端328的信號會同時影響第一比較器132所產生的輸出信號。實作上，第一比較器132可用各種合適的既有四輸入比較器來實現，且第一共模信號VCM1可用第三輸入端326與第四輸入端328兩者之間的共模電壓(common mode voltage)信號來實現。
在第一信號選擇電路134中，第一開關電路342耦接於迴路濾波器120、第一固定電位信號VF1、與第一比較器132的一第一輸入端322之間，並設置成可依據偏移校正電路150的控制，切換第一輸入端322所耦接的信號。第二開關電路344耦接於第一參考信號VR1、第一固定電位信號VF1、與第一比較器132的一第二輸入端324之間，並設置成可依據偏移校正電路150的控制，切換第二輸入端324所耦接的信號。
在第一補償電路136中，補償電容362的第一端耦接於第三輸入端326，且補償電容362的第二端耦接於一固定電位端(例如，接地端)。第一調整電路364耦接於補償電容362的第一端，設置成在偏移校正電路150的控制下，對補償電容362進行充電。第二調整電路366耦接於補償電容362的第一端，設置成在偏移校正電路150的控制下，對補償電容362進行放電。第三開關電路368設置成在偏移校正電路150的控制下，選擇性地將第一比較器132的第三輸入端326耦接至前述的第一共模信號VCM1。
實作上，前述的第一比較器132可用各種合適的既有四輸入比較器來實現。第一共模信號VCM1可用第三輸入端326與第四輸入端328兩者之間的共模電壓(common mode voltage)信號來實現。第一開關電路342與第二開關電路344皆可用各種合適的電晶體組合來實現。補償電容362可用各種合適的電容器或電路內部的寄生電容來實現。第三開關電路368可用各種合適的單一電晶體或電晶體組合來實現。第一調整電路364可用合適的電流源(current source)電路來實現。第二調整電路366則可用合適的電流槽(current sink)電路來實現。
如圖4所示，在三角積分類比數位轉換器100開始運作時，偏移校正電路150可將第一信號比較電路130先設置成操作在偏移偵測模式一段時間(例如，時段T21)。在這段期間，偏移校正電路150可控制第一開關電路342將第一輸入端322耦接至第一固定電位信號VF1，控制第二開關電路344將第二輸入端324耦接至第一固定電位信號VF1。在第一信號比較電路130第一次操作在偏移偵測模式期間，偏移校正電路150還會導通(turn on)第三開關電路368以將第三輸入端326耦接至前述的第一共模信號VCM1。因此，第一比較器132的第一輸入端322與第二輸入端324在這段期間內會形成短路，且第三輸入端326與第四輸入端328在這段期間內也會形成短路。在此情況下，第一比較器132會比較第一輸入端322的信號與第二輸入端324的信號，也會比較第三輸入端326的信號與第四輸入端328的信號，並根據前述的兩種比較結果產生與濾波信號SF及第一參考信號VR1的相對大小無關的相應誤差信號，亦即前述的第一誤差信號ERR1。
在第一信號比較電路130操作在偏移偵測模式的期間(例如，時段T21)，偏移校正電路150根據當次操作產生出的第一誤差信號ERR1的極性控制第一調整電路364對補償電容362進行充電、或是控制第二調整電路366對補償電容362進行放電，以對第一比較器132的第三輸入端326施加一補償信號，以校正第一比較器132的信號偏移情況。在運作時，偏移校正電路150可將第一調整電路364每次的充電量設置為一固定量、和/或將第二調整電路366每次的放電量設置為一固定量。
接著，如圖5所示，偏移校正電路150可將第一信號比較電路130切換至信號比較模式運作一段時間(例如，時段T22)。在這段期間，偏移校正電路150可控制第一開關電路342將第一輸入端322耦接至濾波信號SF，控制第二開關電路344將第二輸入端324耦接至第一參考信號VR1，並關斷(turn off)第三開關電路368。另一方面，控制偏移校正電路150在這段期間會控制第一調整電路364與第二調整電路366停止對補償電容362進行充電/放電運作。在信號比較模式中，第一比較器132會比較濾波信號SF與第一參考信號VR1，以產生與濾波信號SF及第一參考信號VR1的相對大小對應的一第一比較信號CMP1。在這段期間，第一補償電路136也會持續對第三輸入端326的信號進行補償，所以第一比較器132所產生的第一比較信號CMP1的極性，在某種程度上也會反映出第三輸入端326被施加補償信號後的信號偏移情況。
之後，如圖6所示，偏移校正電路150可將第一信號比較電路130切換至偏移偵測模式運作一段時間(例如，時段T23)。在這段期間，偏移校正電路150對於第一信號選擇電路134與第一補償電路136的控制方式，大致上與前一次將第一信號比較電路130設置成偏移偵測模式時類似。差別在於，偏移校正電路150在前述第一次將第一信號比較電路130設置成偏移偵測模式時，會將第三開關電路368導通，但在那之後每次偏移校正電路150將第一信號比較電路130切換至偏移偵測模式時，都會關斷第三開關電路368。換言之，在時段T23中，第三開關電路368會處於關斷狀態。
在時段T23中，第一比較器132的第一輸入端322與第二輸入端324同樣會形成短路，但第三輸入端326與第四輸入端328並不會形成短路。在這段期間，第一補償電路136會持續對第三輸入端326進行信號補償。
同樣地，第一比較器132在時段T23中會比較第一輸入端322的信號與第二輸入端324的信號，也會比較第三輸入端326的信號與第四輸入端328的信號，並根據前述的兩種比較結果產生與濾波信號SF及第一參考信號VR1的相對大小無關的第一誤差信號ERR1。
偏移校正電路150藉由偵測第一信號比較電路130於每次偏移偵測模式中所輸出的第一誤差信號ERR1的極性來決定每次的補償方向，例如當本次偏移偵測模式產生的第一誤差信號ERR1的極性為負，偏移校正電路150便控制第一調整電路364對補償電容362進行充電；若本次偏移偵測模式產生的第一誤差信號ERR1的極性為正，偏移校正電路150便控制第二調整電路366對補償電容362進行放電，從而調整對第一比較器132的第三輸入端326所施加的信號補償量，藉此降低第一比較器132的信號偏移情況。
接下來，在後續三角積分類比數位轉換器100進行類比至數位轉換的信號處理過程中，偏移校正電路150可反覆進行前述時段T22與時段T23的運作，以間歇性偵測並動態校正第一信號比較電路130中的第一比較器132的信號偏移情況。
同樣地，偏移校正電路150可採用前述方式，間歇性偵測第二信號比較電路140中的第二比較器142的信號偏移情況，並動態控制第二補償電路146對第二比較器142的輸入端施加補償信號，以校正第二比較器142的信號偏移情況。
由前述說明可知，偏移校正電路150會間歇性偵測每個信號比較電路中的比較器的信號偏移情況，並動態控制個別補償電路對相應比較器的輸入端施加補償信號，以校正三角積分類比數位轉換器100中的比較器的信號偏移情況。
由於不同比較器的信號偏移情況有所不同，所以在同一時間點中，前述的第一補償電路136對第一比較器132的輸入端所施加的補償信號量，很可能會與前述的第二補償電路146對第二比較器142的輸入端所施加的補償信號量不同。
另一方面，由於偏移校正電路150在每次信號比較電路操作在偏移偵測模式時，都會對該信號比較電路中的補償電路進行調整，且調整的方向可能與前一次相同、也可能與前一次不同。因此，同一個比較器所接收到的輸入信號補償量，並非固定不變，而是會隨著時間呈現持續略微波動的變化，且其變化態樣類似於雜訊。
例如，前述第一補償電路136對於第一比較器132的輸入端施加補償信號的運作，在某種程度上恰好可等效為是在第一比較器132的輸入端施加類似雜訊的抖動訊號(dithering signal)。
又例如，前述第二補償電路146對於第二比較器142的輸入端施加補償信號的運作，在某種程度恰好上也可等效為是在第二比較器142的輸入端施加類似雜訊的抖動訊號。
因此，在前述三角積分類比數位轉換器100的第一信號比較電路130與迴路濾波器120之間的信號路徑上，無需耦接任何傳統的抖動信號產生電路(dither signal generating circuit)，便可有效避免或減輕第一比較器132輸出空閒音(idle tone)的可能性。
同樣地，在第二信號比較電路140與迴路濾波器120之間的信號路徑上，無需耦接任何傳統的抖動信號產生電路，便可有效避免或減輕第二比較器142輸出空閒音的可能性。
在前述的實施例中，偏移校正電路150會將第一信號比較電路130與第二信號比較電路140同步切換至偏移偵測模式，也會將第一信號比較電路130與第二信號比較電路140同步切換至信號比較模式。但這只是一示例性運作方式，而非侷限本發明的實際實施方式。
例如，圖7所繪示為圖1中的三角積分類比數位轉換器100簡化後的第二實施例運作時序圖。
在圖7的實施例中，偏移校正電路150會控制所有信號比較電路在相同的時段同步操作在信號比較模式，但會把不同信號比較電路操作在偏移偵測模式的時段設置成不相同。例如，如圖7所示，偏移校正電路150可在時段T71將第一信號比較電路130設置成操作在偏移偵測模式，並在之後的時段T72才把第二信號比較電路140設置成操作在偏移偵測模式。接著，在時段T73中，偏移校正電路150會控制所有信號比較電路都操作在信號比較模式。在另一實施例中，偏移校正電路150可在時段T71將第一信號比較電路130設置成操作在偏移偵測模式，接著在時段T73中控制所有信號比較電路都操作在信號比較模式，並在下一個工作時脈週期中的時段T74才把第二信號比較電路140設置成操作在偏移偵測模式。
接下來，偏移校正電路150可在時段T74將第一信號比較電路130設置成操作在偏移偵測模式，並在之後的時段T75才把第二信號比較電路140設置成操作在偏移偵測模式。
換言之，第一信號比較電路130與第二信號比較電路140被切換至偏移偵測模式的時序可以有所不同，而且處於偏移偵測模式的時間長度也可以有所不同。這樣的運作方式可減輕偏移校正電路150在同一時段中的運算負擔，可降低對於偏移校正電路150的運算能力要求，所以偏移校正電路150可用較精簡的電路架構來實現。
另外，在前述的實施例中，第一補償電路136會包含有補償電容362、第一調整電路364、第二調整電路366、與第三開關電路368。但這只是一示例性架構，而非侷限本發明的實施方式。
例如，圖8為圖1中的第一信號比較電路130的第二實施例簡化後的功能圖。在圖8的實施例中，第一補償電路136中省略了前述的第三開關電路368。
在此情況下，偏移校正電路150可在第一次將第一信號比較電路130設置成偏移偵測模式時，控制第一調整電路364對補償電容362進行充電、或是控制第二調整電路366對補償電容362進行放電，以對第一比較器132的第三輸入端326施加一預定的信號補償量。藉由反覆進行前述時段T22與時段T23的運作，同樣可有效校正第一信號比較電路130中的第一比較器132的信號偏移情況，但達到穩態所需的時間可能會比前圖3的實施例略長一些。
又例如，圖9為圖1中的第一信號比較電路130的第三實施例簡化後的功能圖。在圖9的實施例中，第一補償電路136中省略了前述的第二調整電路366與第三開關電路368。
在此情況下，偏移校正電路150可在第一次將第一信號比較電路130設置成偏移偵測模式時，控制第一調整電路364對補償電容362進行充電，以對第一比較器132的第三輸入端326施加一預定的信號補償量。藉由反覆進行前述時段T22與時段T23的運作，同樣可校正第一信號比較電路130中的第一比較器132的信號偏移情況，但達到穩態的時間所需的時間可能會比前述圖8的實施例稍長一些。
請注意，三角積分類比數位轉換器100中的信號比較電路的數量並不侷限於前述實施例。實作上，可依電路需求增加三角積分類比數位轉換器100中的信號比較電路數量。在某些實施例中，亦可將三角積分類比數位轉換器100中的信號比較電路的數量減少至只有一個，以簡化整體電路的架構。
此外，各個信號比較電路中的比較器(例如，前述的第一比較器132、第二比較器142)的輸入端數量，可依電路需求擴充到更多個數，而不侷限於前述實施例中的4個。
在某些實施例中，亦可在前述第一比較器132的第四輸入端328額外耦接一組與第一補償電路136架構相同、但補償方向相反的補償電路。在某些實施例中，亦可將前述的第一補償電路136改耦接於第一比較器132的第四輸入端328。在某些實施例中，亦可改將第一比較器132的第三輸入端326與第四輸入端328同時耦接於能夠提供類似前述第一補償電路136的信號補償功能的切換式電容(switched-capacitor)電路。同樣地，其他信號比較電路中的比較器的輸入端所耦接的補償電路，亦可按照前述變化方式加以修改。
由前述說明可知，偏移校正電路150可有效校正三角積分類比數位轉換器100中的每個信號比較電路的信號偏移情況，所以能改善三角積分類比數位轉換器100的整體效能。
另外，偏移校正電路150控制前述補償電路對相關比較器的輸入端施加補償信號的動作，恰好可等效為是在比較器的輸入端施加類似雜訊的抖動訊號，所以能同時有效避免或減輕三角積分類比數位轉換器100中的比較器輸出空閒音的可能性。因此，在三角積分類比數位轉換器100中無需設置額外的抖動信號產生電路，可簡化電路的複雜度。
在說明書及申請專利範圍中使用了某些詞彙來指稱特定的元件，而本領域內的技術人員可能會用不同的名詞來稱呼同樣的元件。本說明書及申請專利範圍並不以名稱的差異來作爲區分元件的方式，而是以元件在功能上的差異來作爲區分的基準。在說明書及申請專利範圍中所提及的「包含」爲開放式的用語，應解釋成「包含但不限定於」。另外，「耦接」一詞在此包含任何直接及間接的連接手段。因此，若文中描述第一元件耦接於第二元件，則代表第一元件可通過電性連接或無線傳輸、光學傳輸等信號連接方式而直接地連接於第二元件，或通過其它元件或連接手段間接地電性或信號連接至第二元件。
在說明書中所使用的「和/或」的描述方式，包含所列舉的其中一個項目或多個項目的任意組合。另外，除非說明書中特別指明，否則任何單數格的用語都同時包含複數格的含義。
說明書及申請專利範圍中的「電壓信號」，在實作上可採用電壓形式或電流形式來實現。說明書及申請專利範圍中的「電流信號」，在實作上也可用電壓形式或電流形式來實現。
以上僅為本發明的較佳實施例，凡依本發明請求項所做的等效變化與修改，皆應屬本發明的涵蓋範圍。
100‧‧‧三角積分類比數位轉換器(Sigma-Delta analog-to-digital converter)
110‧‧‧減法器(subtractor)
120‧‧‧迴路濾波器(loop filter)
130‧‧‧第一信號比較電路(first signal comparing circuit)
132‧‧‧第一比較器(first comparator)
134‧‧‧第一信號選擇電路(first signal selection circuit)
136‧‧‧第一補償電路(first compensation circuit)
140‧‧‧第二信號比較電路(second signal comparing circuit)
142‧‧‧第二比較器(second comparator)
144‧‧‧第二信號選擇電路(second signal selection circuit)
146‧‧‧第二補償電路(second compensation circuit)
150‧‧‧偏移校正電路(offset calibration circuit)
160‧‧‧數位類比轉換器(digital-to-analog converter)
322‧‧‧第一輸入端(first input terminal)
324‧‧‧第二輸入端(second input terminal)
326‧‧‧第三輸入端(third input terminal)
328‧‧‧第四輸入端(fourth input terminal)
342‧‧‧第一開關電路(first switch circuit)
344‧‧‧第二開關電路(second switch circuit)
362‧‧‧補償電容(compensation capacitor)
364‧‧‧第一調整電路(first adjusting circuit)
366‧‧‧第二調整電路(second adjusting circuit)
368‧‧‧第三開關電路(third switch circuit)
圖1為本發明第一實施例的三角積分類比數位轉換器簡化後的功能方塊圖。
圖2為圖1中的三角積分類比數位轉換器簡化後的第一實施例運作時序圖。
圖3為圖1中的信號比較電路的第一實施例簡化後的功能圖。
圖4至圖6為圖2中的信號比較電路操作在不同模式時的簡化後運作示意圖。
圖7為圖1中的三角積分類比數位轉換器簡化後的第二實施例運作時序圖。
圖8為圖1中的信號比較電路的第二實施例簡化後的功能圖。
圖9為圖1中的信號比較電路的第三實施例簡化後的功能圖。

Claims (10)

  1. 一種三角積分類比數位轉換器(100)，包含： 一減法器(110)，設置成從一類比輸入信號(Sin)中減去一反饋信號(Sfb)； 一迴路濾波器(120)，耦接於該減法器(110)，設置成處理該減法器(110)的輸出信號以產生一濾波信號(SF)； 一第一信號比較電路(130)，耦接於該迴路濾波器(120)與一第一參考信號(VR1)，設置成可選擇性地操作在一偏移偵測模式或一信號比較模式，其中，該第一信號比較電路(130)操作在該偏移偵測模式時會產生與該濾波信號(SF)及該第一參考信號(VR1)的相對大小無關的一第一誤差信號(ERR1)，而操作在該信號比較模式時則會產生與該濾波信號(SF)及該第一參考信號(VR1)的相對大小對應的一第一比較信號(CMP1)； 一偏移校正電路(150)，耦接於該第一信號比較電路(130)，設置成依據該第一誤差信號(ERR1)校正該第一信號比較電路(130)的偏移情況，並控制該第一信號比較電路(130)在該偏移偵測模式與該信號比較模式之間交替切換；以及 一數位類比轉換器(160)，耦接於該第一信號比較電路(130)的輸出端與該減法器(110)，設置成依據該第一比較信號(CMP1)產生該反饋信號(Sfb)。
  2. 如請求項1所述的三角積分類比數位轉換器(100)，其中，該第一信號比較電路(130)包含有： 一第一比較器(132)，具有一第一輸入端(322)、一第二輸入端(324)、一第三輸入端(326)、與一第四輸入端(328)，設置成比較該第一輸入端(322)與該第二輸入端(324)的信號、並比較該第三輸入端(326)與該第四輸入端(328)的信號，以產生一相應的輸出信號，其中，該第四輸入端(328)耦接於一第一共模信號(VCM1)； 一第一信號選擇電路(134)，耦接於該迴路濾波器(120)、該第一比較器(132)的該第一輸入端(322)、該第一比較器(132)的該第二輸入端(324)、該偏移校正電路(150)、該第一參考信號(VR1)、與一第一固定電位信號(VF1)，其中，在該偏移偵測模式中，該第一信號選擇電路(134)會將該第一輸入端(322)與該第二輸入端(324)都耦接至該第一固定電位信號(VF1)，使該第一比較器(132)產生該第一誤差信號(ERR1)，而在該信號比較模式中，該第一信號選擇電路(134)會改將該第一輸入端(322)與該第二輸入端(324)分別耦接至該濾波信號(SF)與該第一參考信號(VR1)，使該第一比較器(132)產生該第一比較信號(CMP1)；以及 一第一補償電路(136)，耦接於該第一比較器(132)的該第三輸入端(326)與該偏移校正電路(150)，設置成依據該偏移校正電路(150)的控制，對該第一比較器(132)的該第三輸入端(326)進行信號補償； 其中，該偏移校正電路(150)還設置成在一工作時脈(CLK)的每一預定數量的工作週期中，控制該第一信號選擇電路(134)切換至該偏移偵測模式至少一次、也切換至該信號比較模式至少一次，且該偏移校正電路(150)還設置成依據該第一誤差信號(ERR1)調整該第一補償電路(136)的信號補償量。
  3. 如請求項2所述的三角積分類比數位轉換器(100)，其中，該第一信號選擇電路(134)包含有： 一第一開關電路(342)，耦接於該迴路濾波器(120)、該第一固定電位信號(VF1)、與該第一輸入端(322)之間，並受控於該偏移校正電路(150)；以及 一第二開關電路(344)，耦接於該第一參考信號(VR1)、該第一固定電位信號(VF1)、與該第二輸入端(324)之間，並受控於該偏移校正電路(150)； 其中，在該偏移偵測模式中，該偏移校正電路(150)會控制該第一開關電路(342)將該第一輸入端(322)耦接至該第一固定電位信號(VF1)，並控制該第二開關電路(344)將該第二輸入端(324)耦接至該第一固定電位信號(VF1)；而在該信號比較模式中，該偏移校正電路(150)會控制該第一開關電路(342)將該第一輸入端(322)耦接至該濾波信號(SF)，並控制該第二開關電路(344)將該第二輸入端(324)耦接至該第一參考信號(VR1)。
  4. 如請求項3所述的三角積分類比數位轉換器(100)，其中，該第一補償電路(136)包含有： 一補償電容(362)，其中，該補償電容(362)的第一端耦接於該第三輸入端(326)，且該補償電容(362)的第二端耦接於一固定電位端；以及 一第一調整電路(364)，耦接於該補償電容(362)的第一端，設置成在該偏移校正電路(150)的控制下，對該補償電容(362)進行充電。
  5. 如請求項4所述的三角積分類比數位轉換器(100)，其中，該第一補償電路(136)還包含有： 一第二調整電路(366)，耦接於該補償電容(362)的第一端，設置成在該偏移校正電路(150)的控制下，對該補償電容(362)進行放電。
  6. 如請求項5所述的三角積分類比數位轉換器(100)，其中，該第一補償電路(136)還包含有： 一第三開關電路(368)，設置成在該偏移校正電路(150)的控制下，選擇性地將該第一比較器(132)的該第三輸入端(326)耦接至該第一共模信號(VCM1)。
  7. 如請求項4所述的三角積分類比數位轉換器(100)，其中，該第一補償電路(136)還包含有： 一第三開關電路(368)，設置成在該偏移校正電路(150)的控制下，選擇性地將該第一比較器(132)的該第三輸入端(326)耦接至該第一共模信號(VCM1)。
  8. 如請求項2所述的三角積分類比數位轉換器(100)，其另包含： 一第二信號比較電路(140)，耦接於該迴路濾波器(120)、該偏移校正電路(150)、該數位類比轉換器(160)、與一第二參考信號(VRn)，設置成可選擇性地操作在該偏移偵測模式或該信號比較模式，其中，該第二信號比較電路(140)操作在該偏移偵測模式時會產生與該濾波信號(SF)及該第二參考信號(VRn)無關的一第二誤差信號(ERRn)，而操作在該信號比較模式時則會產生與該濾波信號(SF)及該第二參考信號(VRn)的相對大小對應的一第二比較信號(CMPn)； 其中，該偏移校正電路(150)還設置成依據該第二誤差信號(ERRn)校正該第二信號比較電路(140)的偏移情況，並控制該第二信號比較電路(140)在該偏移偵測模式與該信號比較模式之間交替切換，且該數位類比轉換器(160)還設置成依據該第二比較信號(CMPn)產生該反饋信號(Sfb)。
  9. 如請求項2至8中任一項所述的三角積分類比數位轉換器(100)，其中，在該第一比較器(132)與該迴路濾波器(120)之間的信號路徑上，並未耦接任何抖動信號產生電路。
  10. 如請求項2至8中任一項所述的三角積分類比數位轉換器(100)，其中，該第一比較器(132)的該第一輸入端(322)、該第二輸入端(324)、該第三輸入端(326)、與該第四輸入端(328)，皆未耦接任何抖動信號產生電路。
TW108102098A 2019-01-18 2019-01-18 交替進行信號轉換與比較器偏移校正並可同時減少空閒音產生的三角積分類比數位轉換器 TWI674770B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108102098A TWI674770B (zh) 2019-01-18 2019-01-18 交替進行信號轉換與比較器偏移校正並可同時減少空閒音產生的三角積分類比數位轉換器
US16/742,223 US10998916B2 (en) 2019-01-18 2020-01-14 Sigma-delta analog-to-digital converter capable of reducing idle tones while alternately conducting signal conversion and comparator offset calibration

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108102098A TWI674770B (zh) 2019-01-18 2019-01-18 交替進行信號轉換與比較器偏移校正並可同時減少空閒音產生的三角積分類比數位轉換器

Publications (2)

Publication Number Publication Date
TWI674770B true TWI674770B (zh) 2019-10-11
TW202029656A TW202029656A (zh) 2020-08-01

Family

ID=69023517

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108102098A TWI674770B (zh) 2019-01-18 2019-01-18 交替進行信號轉換與比較器偏移校正並可同時減少空閒音產生的三角積分類比數位轉換器

Country Status (2)

Country Link
US (1) US10998916B2 (zh)
TW (1) TWI674770B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11522557B1 (en) * 2021-07-29 2022-12-06 Nxp B.V. System and method of calibration of sigma-delta converter using tone injection

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030076249A1 (en) * 2001-10-18 2003-04-24 Dummermuth Ernst H. Mems-based electrically isolated analog-to-digital converter
WO2007120400A1 (en) * 2006-04-16 2007-10-25 Intrinsix Corporation Mismatch-shaping dynamic element matching systems and methods for multi-bit sigma-delta data converters
US7916061B2 (en) * 2008-04-21 2011-03-29 Samsung Electronics Co., Ltd. Apparatus and method for sigma-delta analog to digital conversion

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326911B1 (en) 1997-11-19 2001-12-04 Texas Instruments Incorporated Method and apparatus for dithering idle channel tones in delta-sigma analog-to-digital converters
US6459335B1 (en) * 2000-09-29 2002-10-01 Microchip Technology Incorporated Auto-calibration circuit to minimize input offset voltage in an integrated circuit analog input device
DE102006004212B4 (de) * 2006-01-30 2009-09-24 Xignal Technologies Ag Delta-Sigma-Analog-Digital-Wandler und Verfahren zur Delta-Sigma-Analog-Digital-Wandlung mit Offsetkompensation
US7999710B2 (en) * 2009-09-15 2011-08-16 Texas Instruments Incorporated Multistage chopper stabilized delta-sigma ADC with reduced offset
WO2012005777A1 (en) * 2010-07-08 2012-01-12 Microchip Technology Incorporated 2-phase gain calibration and scaling scheme for switched capacitor sigma-delta modulator using a chopper voltage reference
US20140167995A1 (en) * 2011-04-11 2014-06-19 Agency For Science, Technology And Research Analog-to-digital converter
US9124290B2 (en) * 2012-02-10 2015-09-01 Analog Devices Global Method and apparatus for separating the reference current from the input signal in sigma-delta converter
KR20140011135A (ko) * 2012-07-17 2014-01-28 한국전자통신연구원 오프셋 전압 보정 장치 및 방법과 이를 포함한 연속 시간 델타 시그마 변조 장치
CN106105039A (zh) * 2014-01-21 2016-11-09 联发科技（新加坡）私人有限公司 三角积分调制器、模拟数字转换电路、三角积分调变方法以及模拟数字转换方法
US9866227B1 (en) * 2016-12-27 2018-01-09 Intel IP Corporation Sigma-delta analog-to-digital converter including loop filter having components for feedback digital-to-analog converter correction
US10840933B2 (en) * 2017-12-06 2020-11-17 Analog Devices, Inc. Multi-input data converters using code modulation
EP3528388B1 (en) * 2018-02-19 2023-07-26 Melexis Technologies SA Offset compensation circuit for a tracking loop
US10819328B2 (en) * 2018-10-14 2020-10-27 Cirrus Logic, Inc. PWM modulator having quantizer with controllable analog gain and calibratable for multi-non-ideal gain-affecting characteristics

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030076249A1 (en) * 2001-10-18 2003-04-24 Dummermuth Ernst H. Mems-based electrically isolated analog-to-digital converter
WO2007120400A1 (en) * 2006-04-16 2007-10-25 Intrinsix Corporation Mismatch-shaping dynamic element matching systems and methods for multi-bit sigma-delta data converters
US7916061B2 (en) * 2008-04-21 2011-03-29 Samsung Electronics Co., Ltd. Apparatus and method for sigma-delta analog to digital conversion

Also Published As

Publication number Publication date
TW202029656A (zh) 2020-08-01
US20200235749A1 (en) 2020-07-23
US10998916B2 (en) 2021-05-04

Similar Documents

Publication Publication Date Title
US9385740B2 (en) SAR ADC and method thereof
US7289054B1 (en) Parallel oversampling algorithmic A/D converter and method of using the same
US7696910B2 (en) Dither circuit and analog digital converter having dither circuit
JP5257955B2 (ja) 可変利得をもつアナログ−デジタル変換器とその方法
US9077358B2 (en) Successive approximation AD converter and noise generator
JP5624493B2 (ja) 差動増幅装置
JP5427658B2 (ja) コンパレータのオフセット補正装置
JP3580555B2 (ja) 補聴器装置
US6985098B2 (en) Analog front end circuit and method of compensating for DC offset in the analog front end circuit
US20090167577A1 (en) Circuit and method for calibrating direct current offset
WO2014141350A1 (ja) Ａｄ変換器
US20010030621A1 (en) delta sigma Type A/D converter
US7403151B2 (en) Switch control circuit, ΔΣ modulation circuit, and ΔΣ modulation AD converter
TWI674770B (zh) 交替進行信號轉換與比較器偏移校正並可同時減少空閒音產生的三角積分類比數位轉換器
JP2009260605A (ja) Δς変調器及びδς型ａｄ変換器
US11743647B2 (en) Multi-rate integrated circuit connectable to a sensor
CN111490783B (zh) 三角积分模拟数字转换器
KR20190021634A (ko) 연산 증폭기 이득 보상 기능을 가지는 이산-시간 적분기 회로
US10560114B2 (en) Analog to digital converters with oversampling
JP2007506340A (ja) マルチビット・デジタルアナログ変換器を調整するための方法、この方法が適用されたマルチビット・デジタルアナログ変換器、及び当該マルチビット・デジタルアナログ変換器が設けられた変換器
JP7396127B2 (ja) 変換処理装置
US11381911B1 (en) Digital sensor assembly with selective dynamic element matching
JPH0870251A (ja) デルタシグマ型ａｄ変換回路
US20240106455A1 (en) Multi-mode sigma-delta adc circuit and microphone circuit having a multi-mode sigma-delta adc circuit
KR100828271B1 (ko) 스위치 제어 회로, δ∑ 변조 회로, 및 δ∑ 변조형 ａｄ컨버터