KR100365136B1 - 실계수 디지털 잡음성형필터 및 그 제조방법 - Google Patents

실계수 디지털 잡음성형필터 및 그 제조방법 Download PDF

Info

Publication number
KR100365136B1
KR100365136B1 KR10-2000-0034951A KR20000034951A KR100365136B1 KR 100365136 B1 KR100365136 B1 KR 100365136B1 KR 20000034951 A KR20000034951 A KR 20000034951A KR 100365136 B1 KR100365136 B1 KR 100365136B1
Authority
KR
South Korea
Prior art keywords
noise
shaping filter
real coefficient
real
coefficient
Prior art date
Application number
KR10-2000-0034951A
Other languages
English (en)
Other versions
KR20020000368A (ko
Inventor
이덕수
최영하
두세진
박경수
성굉모
Original Assignee
네오피델리티 주식회사
두세진
박경수
이덕수
최영하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 네오피델리티 주식회사, 두세진, 박경수, 이덕수, 최영하 filed Critical 네오피델리티 주식회사
Priority to KR10-2000-0034951A priority Critical patent/KR100365136B1/ko
Priority to US10/069,340 priority patent/US6657572B2/en
Priority to AU66380/01A priority patent/AU6638001A/en
Priority to PCT/KR2001/001069 priority patent/WO2001099290A2/en
Publication of KR20020000368A publication Critical patent/KR20020000368A/ko
Application granted granted Critical
Publication of KR100365136B1 publication Critical patent/KR100365136B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125Discriminating pulses
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002Conversion to or from differential modulation
    • H03M7/3004Digital delta-sigma modulation
    • H03M7/3015Structural details of digital delta-sigma modulators
    • H03M7/3031Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3042Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator being of the error feedback type, i.e. having loop filter stages in the feedback path only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002Conversion to or from differential modulation
    • H03M7/3004Digital delta-sigma modulation
    • H03M7/3015Structural details of digital delta-sigma modulators
    • H03M7/302Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3024Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M7/3028Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

본 발명은 잡음억제능력과 전체시스템의 안정성을 향상시키며 계산복잡도를 낮춘 디지털앰프, 1비트디지털아날로그변환기(1bit DAC) 혹은 1비트아날로그디지털변환기(1bit ADC) 등에 사용되는델타-시그마부호변환기의 실계수 디지털 잡음성형필터 및 그 제조방법에 대한 것으로, 상기 디지털 잡음성형필터의 잡음전달함수가

Description

실계수 디지털 잡음성형필터 및 그 제조방법{DIGITAL NOISE-SHAPING FILTER AND METHOD MAKING THE SAME}
본 발명은 디지털앰프, 1비트디지털아날로그변환기(1bit DAC) 혹은 1비트아날로그디지털변환기(1bit ADC) 등에 사용되는 델타-시그마부호변환기의 실계수 디지털 잡음성형필터(noise-shaping filter) 및 그 제조방법에 관한 것이다.
종래의 디지털 잡음성형필터를 사용하는 이유와 종래의 디지털 잡음성형필터의 문제점은 다음과 같다.
1. 잡음성형필터를 사용하는 이유
1.1 과표본화(oversampling)
과표본화란 델타-시그마부호변환기(Delta-Sigma Data Converters), 디지털앰프(Digital AMP) 등의 여러 분야에서 사용되는 기술이다. 과표본화란 원신호의 정보를 잃지않고 유지 및 복원할 수 있는 표본화율(sampling ratio)보다 더 높은 표본화율로 표본화하는 것을 뜻한다. 예를 들어 가청주파수대역이 20Hz부터 20kHz까지라고 했을 때, 보통의 표본화율로 표본화하는 것은 나이키스트의 표본화원리(Nyquist sampling theorem)에 따라 최소한 약 40kHz로 표본화하는 것을 뜻한다. 그러나, 과표본화란 이 나이키스트의 표본화원리에 의한 최소의 표본화율보다 더욱 높은 표본화율로 표본화하는 것을 뜻한다. 예를 들어 8배의 과표본화란 상기의 음향신호를 8배 높은 주파수인 320kHz 정도로 표본화(sampling)하는 것을 뜻한다(도1 참조).
이와 같이 과표본화한 경우, 신호 및 양자화 잡음의 스펙트럼은 도2과 같이 변한다. 도2에서 실선은 신호를 의미하며, 점선은 양자화 잡음을 의미한다. 도2와 같이 신호 및 양자화 잡음의 스펙트럼이 변하는 이유는 대부분의 이산신호처리 교재에 기재되어 있다(Alan V. Oppenheim, Ronald W. Schafer with John R. Buck, DISCRETE-TIME SIGNAL PROCESSING 2nd ed. pp 201-213 (Prentice Hall Signal Processing Series, Upper Saddle River, New Jersey, 1999).
도2를 통해 알 수 있는 바와 같이, 과표본화에 의하여 표준주파수축에서 신호가 차지하는 대역은 과표본화 이전에 비하여 과표본화율에 반비례하여 줄어드는 것을 알 수 있다. 이렇게 대역폭이 줄어든 신호는 적절한 저역통과필터(low pass filter)를 사용하여 잡음의 많은 부분을 제거할 수 있다. 또한 잡음성형필터를 사용하여 잡음의 대역별분포의 모양을 변형하면 신호가 존재하는 대역의 잡음에너지를 더욱 줄일 수 있다.
도3은 잡음성형필터에 의해 변형된 신호 및 양자화 잡음의 스펙트럼이다. 실선은 신호를 의미하며, 직선의 점선은 잡음성형전 양자화 잡음을, 곡선의 점선은 잡음성형후 양자화 잡음을 의미한다. 도3의 잡음성형전 양자화 잡음과 잡음성형후양자화 잡음을 비교해 봄으로써, 신호가 차지하는 대역의 양자화잡음이 잡음성형에 의하여 현저히 줄어들었음을 알 수 있다.
1.2 PWM변조(Pulse Width Modulation) 및 재양자화(requantazation)
양자화된 신호를 표현하는 한 가지 방법으로 PWM변조가 있다(도4 참조). PWM변조에서 각각의 이산신호는 전압과 같은 물리량의 진폭(도4의 수직축의 진폭)을 일정하면서, 신호의 크기에 비례하여 시간축상의 펄스의 넓이를 달리함으로서 신호의 크기를 표현한다. 이와 같이 변조된 신호는 원신호의 성분과 고조파신호성분을 함께 포함하며 적절한 저역통과필터를 사용하여 원신호로 복원할 수 있다. 디지털앰프, 델타-시그마변환기 등에서는 PWM변조를 주로 사용한다.
PWM에 의해 변조된 신호는 원래의 신호가 갖는 표본화주파수보다 시간축상에서 더 높은 정밀도를 갖는 신호처리장치를 필요로한다. 이는 원신호의 크기가 진폭의 크기가 아닌 넓이로 표현되기 때문이다. 예를 들어 44.1kHz로 표본화된 신호를 16bit로 양자화하는 경우 신호처리장치의 처리 속도는 44.1kHz×216≒ 2.89GHz이다. PWM 방식에 따라서는 이보다 2배 높은 주파수를 사용하여야 할 경우도 있다.
더욱이 PWM변조는 그 특성상 원하지 않는 고조파성분을 만들어 낼 수밖에 없다. 따라서 상기한 과표본화에 의하여 고조파성분을 줄여주어야 하는데 이렇게 할 경우 시간축상에서의 정밀도는 상기 예보다 더 높은 주파수가 된다. 예를 들어 8배 과표본화를 하는 경우 필요한 신호처리장치의 동작주파수는 약 2.89GHz×8 ≒23.12GHz가 된다.
이와 같이 빠른 속도의 신호처리 장치는 현실적으로 구현이 불가능하다. 따라서 양자화의 분해능을 상기 예의 경우 16bit보다 작은 값으로 줄이는데, 이를 재양자화(requantization)이라 한다. 재양자화하는 경우, 원신호에 비하여 그 만큼 신호의 오차는 커지게 된다. 이 오차는 바로 신호의 잡음성분으로 나타나며, 이를 보상하기 위하여 잡음성형필터를 사용한다.
2. 잡음성형필터
잡음성형필터는 델타-시그마부호변환기(delta-sigma data converter)의 양자화잡음의 스펙트럼 모양을 성형하는 필터이다. 일반적인 잡음성형필터의 구조는 도5과 같다. 일반적인 잡음성형필터의 경우, b개의 비트수를 갖는 디지털입력신호는 b보다 작은 b'개의 비트수를 갖는 출력신호+ens로 양자화(quantization)되어 출력된다. 출력신호의 성분 중 ens는 전체시스템을 통과한 후의 잡음성분이다. erq는 양자화하기 전의 신호와 양자화 한 후의 신호의 차이며, 이 값을 적절한 필터에 통과시킨 후 이 통과된 값은 회귀시켜 다시 입력신호에 더해줌으로써 양자화 잡음을 성형할 수 있다. 이 적절한 필터의 전달함수를H(z)로 부르기로 한다.
잡음성형필터는 양자화 잡음의 스펙트럼을 적절히 성형하여 관심이 있는 특정 주파수대역에서의 잡음을 감소시키는 역할을 한다. 도5에서 잡음성형필터의 잡음전달함수(Noise Transfer Function)를 수학식1과 같이 정의할 수 있다.
여기서,E ns (z), E rq (z)는 각각 ens, erq의 z-변환(z-transform)이다.
잡음전달함수는 도5의 개념도에서 수학식2와 같이 됨을 유도할 수 있다.
잡음전달함수는 잡음성형필터의 성능에 중요한 영향을 끼친다. 종래의 잡음성형필터는 수학식3과 같은 잡음전달함수를 갖는 필터를 사용하였다.
여기서 자연수N은 필터의 차수이다. 예를 들어 2차 필터는 수학식3의 잡음전달함수를 전개하면 수학식4와 같이 된다.
동일하게, 3차 필터의 잡음전달함수는 수학식5와 같이 된다.
8배 과표본화의 2차부터 7차까지의 필터의 잡음전달함수의 각 항의 계수를표1에 나타낸다. 여기서, 상수항은 모두 -1이다.
수학식4와 수학식5와, 표1로부터 알 수 있는 바와 같이, 종래의 잡음성형필터의 잡음전달함수는 계수가 정수임을 알 수 있다(J. M. Goldberg, M. B. Sandler, Noise Shaping and Pulse-Width Modulation for an All-Digital Audio Power Amplifier,J. Audio Eng. Soc., vol.39 pp. 449-460 (1991 June)).
종래의 잡음성형필터는 잡음전달함수의 각 항의 계수가 간단한 정수로 이루어져 있으므로 구현이 간단한 반면, 잡음억제성능을 최고로 극대화하지 못하는 단점이 있었다.
또한, 종래의 잡음성형필터는 잡음전달함수의 차수를 증가시킴으로써 더욱 좋은 성능의 필터를 얻을 수 있었으나, 전체 시스템에 불안정성을 초래했다(Alan V. Oppenheim, Ronald W. Schafer with John R. Buck, DISCRETE-TIME SIGNAL PROCESSING 2nd ed. pp 201-213 (Prentice Hall Signal Processing Series, Upper Saddle River, New Jersey, 1999)). 즉, 필터의 차수의 무조건적인 증가는 안정성의 문제로 제한된다.
따라서, 잡음성형필터는 전체 시스템의 불안정성을 최소화하며, 잡음억제성능을 극대화할 수 있는 잡음전달함수, 특히 잡음전달함수의 계수를 찾아내거나 정수 이외의 계수를 사용할 필요성이 증대하였다.
이러한 문제점을 해결하고 필요성을 충족하기 위한 것으로, 본 발명은 잡음성형필터의 잡음전달함수의 각 계수가 간단한 정수가 아니라 적절한 실수인 실계수 디지털잡음성형필터 및 그 제조방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 최고의 잡음억제성능을 갖는 잡음성형필터의 실계수를 구하는 방법 및 이 실계수를 이용한 실계수 디지털잡음성형필터를 제공하는 것을 또다른 목적으로 한다.
또한, 본 발명은 종래의 잡음성형필터와 같은 차수에서 더 우수한 잡음억제성능을 보이는 실계수 디지털잡음성형필터 및 그 제조방법을 제공하는 것을 또다른 목적으로 한다.
또한, 본 발명은 종래의 잡음성형필터와 같은 정도의 잡음억제성능을 얻고자할 때 종래의 경우보다 더 낮은 차수의 디지털잡음성형필터를 사용가능하게 함으로써 더욱 안정된 실계수 디지털잡음성형필터 및 그 제조방법을 제공하는 것을 또다른 목적으로 한다.
또한, 본 발명은 최적의 실계수를 적절히 근사하여 계산의 복잡도를 증가시키지 않고도 최적화된 경우와 거의 유사한 성능을 갖는 실계수 디지털잡음성형필터 및 그 제조방법을 제공하는 것을 또다른 목적으로 한다.
도1은 8배 과표본화의 개념도.
도2는 주파수측에서 본 8배 과표본화의 개념도.
도3은 일반적인 잡음성형필터에 의한 잡음성형의 개념도.
도4는 PWM변조의 개념도.
도5는 일반적인 잡음성형필터의 개념도.
도6은 2차 잡음성형필터의 잡음성형이득의 그래프.
도7은 3차 잡음성형필터의 잡음성형이득의 그래프.
도8은 4차 잡음성형필터의 잡음성형이득의 그래프.
도9는 5차 잡음성형필터의 잡음성형이득의 그래프.
도10은 6차 잡음성형필터의 잡음성형이득의 그래프.
도11은 7차 잡음성형필터의 잡음성형이득의 그래프.
도12는 잡음성형필터의 차수에 따른 잡음성형이득의 그래프.
도13은 2차 잡음성형필터의 실계수를 이진수 소수점 이하 4자리까지 근사한 경우의 잡음성형이득의 그래프.
도14는 8배 과표본화, 2차 잡음성형필터의 1항의 최적화 실계수를 근사화하는 장치의 개념도.
도15는 2차 잡음성형필터의 실계수를 이진수 소수점 이하 2자리까지 근사한 경우의 잡음성형이득의 그래프.
도16은 2차 잡음성형필터의 실계수를 이진수 소수점 이하 3자리까지 근사한 경우의 잡음성형이득의 그래프.
본 발명은 델타-시그마부호변환기의 디지털 잡음성형필터에 있어서, 상기 디지털 잡음성형필터의 잡음전달함수가의 수학식으로 표현되되, 상기 잡음전달함수의 계수들이 실계수인 것을 특징으로 하는 실계수 디지털 잡음성형필터를 제공한다. 여기서,NTF(z)는 잡음전달함수의 z-변환형이며,는 잡음전달함수의 실계수들이다.
또한, 본 발명은 상기 잡음전달함수의 계수들이 (1) 상기 잡음성형필터의 성능을 정량적으로 평가할 수 있는 목적함수를 정의하고, (2) 상기 목적함수를 최적화할 수 있는 실계수 조건을 구하고, (3) 상기 최적화 실계수를 수학적으로 계산하여 얻은 계수들일 수 있다.
또다른 측면에서, 본 발명은로 표현되는 실계수()를 갖는 잡음전달함수를 갖는 델타-시그마부호변환기의 디지털 잡음성형필터의 제조방법으로, 상기 잡음전달함수의 실계수는 상기 잡음성형필터의 성능을 정량적으로 평가할 수 있는 목적함수를 정의하는 제1단계와, 상기 목적함수를 최적화할 수 있는 실계수 조건을 구하는 제2단계와, 상기 최적화 실계수를 수학적으로 계산하는 단계에 의해 얻어지는 것을 특징으로 하는 실계수 디지털 잡음성형필터의 제조방법을 제공한다.
또한, 본 발명은 상기 최적화된 실계수를 근사화한 실계수값, 특히 이진수로 근사화한 값일 수 있다. 상기 이진수는 소수점 4비트 또는 4비트이상으로 근사화한 값일 수 있다.
이하 실시예를 통하여 본 발명을 상세하게 설명한다. 그러나, 이들 실시예는 예시적인 목적일 뿐 본 발명이 이에 한정되는 것은 아니다.
1. 디지털잡음성형필터의 잡음전달함수의 표현
본 발명에 따른 실계수 디지털잡음성형필터는 수학식6과 같은 잡음전달함수(NTF(z))를 갖는다.
여기서,N은 잡음전달함수의 차수를 의미하며,는 잡음전달함수의 계수를 의미한다. 본 발명에서 잡음전달함수의 계수는 실계수이다.
수학식6의 우변을 전개하면 수학식7과 같다.
2. 잡음전달함수의 실계수의 최적화
잡음전달함수의 실계수를 최적화 및 근사화하는 방법은 다음과 같다.
1) 필터의 성능을 정량적으로 평가할 수 있는 목적함수를 정의한다.
2) 목적함수를 최적화할 수 있는 실계수의 조건을 구한다.
3) 상기 실계수의 조건을 만족시키는 최적의 실계수를 수학적으로 계산하여 최적의 잡음성형필터의 실계수값을 구한다.
1) 필터의 성능을 정량적으로 평가할 수 있는 목적함수의 정의
목적함수는 관심을 갖는 주파수대역에서, 잡음을 성형하지 않은 상태의 양자화잡음의 에너지와 잡음을 성형한 후의 양자화잡음의 에너지의 비로 정의한다. 이 정의의 물리적 의미는 잡음이 감소된 정도를 비율로 나타내는 것이다.
목적함수의 정의는 본 명세서에서 최초로 정의하는 것으로, 이하에서 '잡음성형이득(Noise Shaping Gain)'이라 부르기로 하며, 수학식8과 같이 표현할 수 있다.
여기서NSG는 잡음성형이득이며,P ns , P rq 는 도5에서의 잡음성분 ens(n), erq(n)의 파워(power)이며, 신호가 존재하는 대역에서의 파워이다.
잡음성분 ens(n), erq(n)은 불규칙신호(random signal)이다. 불규칙신호의 파워는 불규칙신호의 제곱의 기대값(expectation value)으로 정의할 수 있다. 불규칙신호인 잡음성분의 평균값(mean)을 '0'이라 하면 불규칙신호의 제곱의 기대값은 분산(variance)이 된다. 수학식9와 수학식10은 잡음성분의 파워를 최소의 양자화 크기인 Δ에 대하여 계산한 것이다.
여기서,M은 과표본화율을, σe는 양자화에 의한 오차의 표준편차를, Δ는양자화에 의한 최소크기를 의미한다. 수학식9와 수학식10을 수학식8에 대입하여 수학식11을 얻는다.
이때,NTF()는NTF(z)의 푸리에 변환형으로 수학식12로 정의된다.
수학식11의 적분을 수행하기 위하여, 수학식11의 우변에 있는 피적분함수를 좀 더 자세히 기술하면 다음과 같다.
수학식11의 피적분함수에 수학식7을 대입하면 수학식13을 얻는다.
수학식13을 전개하면, 각각의 항은 수학식14와 같이 cosω(=0, 1, 2, …N)에 대하여 정리할 수 있다.
수학식14를 수학식11의 피적분함수에 대입하면 피적분함수는 수학식15와 같다.
2) 목적함수를 최적화할 수 있는 실계수의 조건
목적함수를 정의한 수학식11은 적분함수의 역수에 로그를 취한 형태이므로, 목적함수가 최대가 될 조건은 적분함수가 최소가 될 조건과 같다.
수학식11의 목적함수는 실계수에 대하여 다변수함수이며, 적분함수도 실계수에 대하여 다변수함수이다. 적분함수는 수학식15로부터 알 수 있는 바와 같이, 각각의 실계수에 대하여 무한히 양으로 증가하는 함수이다. 따라서 각각의 실계수에 대한 미분이 모두 0인 값이 하나 존재한다면, 그 때의 적분함수값은 최소가 되고 목적함수값은 최대가 된다. 여기서, 목적함수값이 최대가 된다는 것은 잡음성형이득이 최대가 된다는 것을 의미한다. 따라서, 상기 목적함수중 적분함수부분을 수학식15과 같이 보조함수NSG * 라 정의 하고, 이를 편미분하여 극값인 최소값을 찾도록 한다.
수학식16은 보조함수NSG * 를 각각의 실계수에 대하여 편미분하여 편미분값이 '0'인 조건을 표시한다.
수학식16에 보조함수NSG * 의 정의식인 수학식15을 대입하여=1에 대하여 전개하면 수학식17과 같다.
동일한 방법으로=2에 대하여 전개하면, 수학식18과 같다.
이와 같이,=N인 경우까지 모두 전개하여 만들어진 N개의 조건식은 다음의 행렬식인 수학식19로 간단하게 표현할 수 있다.
여기서, A 는 실계수의 N차 열벡터이며, G 는 상수값의 N×N 행렬이며, B 는 보조함수NSG * 의 각 실계수에 대한 미분값의 N차 열벡터이다. A , B 는 수학식20, 수학식21로 나타낼 수 있다.
여기서, N차 열벡터 B 의 각항b i (i=0~N)는 수학식22과 같다.
행렬 G 는 수학식23과 같다. 각각의 원소를 간단한 수학식으로 표현하면 수학식24와 같이 표시할 수 있다.
여기서M은 과표본화율(oversampling ratio)을 의미한다.
행렬 G 의 역행렬을 구하여 수학식19의 양변에 곱하여 정리하면 수학식25를 구할 수 있고, 수학식25의 우변을 정리하므로 모든 최적의 실계수를 구할 수 있다.
이상의 목적함수를 정의하고, 목적함수를 최적화할 수 있는 실계수의 조건을 구하는 방법을 통해 어떠한 과표본화율과 어떠한 차수에 대하여서도 최적의 실계수를 계산하여 최적의 잡음성형필터를 제조할 수 있다.
2.1) 8배 과표본화의 최적의 실계수
종래의 잡음성형필터의 경우 잡음성형필터의 잡음전달함수의 모든 계수는 표1과 같이 정수이었다. 본 발명에 따른 잡음성형필터의 제조방법에 의하여 8배의 과표본화율에 대하여 최적의 실계수를 2차부터 7차까지 구한 값을 나타내면 표2와 같다. 최적의 실계수는 잡음성형필터의 과표본화율(M)과 잡음전달함수의 차수(N)이 결정되면, 잡음성형필터의 과표본화율과 잡음전달함수의 차수를 입력값으로 하여 수학식 22와 24, 25를 통상의 연산장치, 예를 들면 컴퓨터에 프로그래밍하므로 자동적으로 계산된다. 이러한 프로그램 또는 프로그래밍방법은 통상의 방법에 의한다.
표2의 계수값은 지면 관계상 소수점이하 4자리까지만 기재하였으나, 구체적인 값은 전술한 수학식들로부터 계산할 수 있음은 당업자라면 자명하다.
표2의 계수값을 이용하여 8배의 과표본화율에 대하여 구현한 최적의 잡음성형필터의 잡음전달특성을 각 차수별로 나타내면, 도6부터 도11과 같다. 각각의 도면에서 가로축은 디지털신호로 표준화된(normalized) 주파수이며, 세로축은 억제된 잡음의 크기이다. 세로축에서 0dB의 값은 잡음이 전혀 억제되지 않은 상태를 뜻하며, 값이 작을수록 잡음이 억제되어 성능이 좋아졌음을 뜻한다. 점선은 종래의 잡음성형필터의 특성이며, 실선은 제안된 필터의 특성이다. 실선과 겹쳐져서 구분하기 어려운 1점쇄선은 최적의 실계수를 이하 "3. 잡음전달함수의 최적화 실계수의 근사화"에서 설명한 소수점이하 16비트 이진수로 근사한 계수의 값으로 구현한 필터의 특성이다. 근사화된 잡음성형필터의 잡음전달함수는 최적인 경우와 거의 겹쳐서 구분할 수 없다.
도6은 수학식6 또는 수학식7로 표시할 수 있는 잡음전달함수의 차수가 2인 잡음성형필터의 잡음전달함수의 그래프이다. 과표본화율(oversampling ratio)은 8배이다. 이 경우 그래프의 가로축 좌표값이 8/ 0.3927 이하인 경우의 특성이가청주파수대역 혹은 관심주파수대역이며, 이 부분에서 잡음전달함수의 크기가 작아질수록 잡음억제성능이 우수한 것이다. 도6의 곡선으로부터 알 수 있는 바와 같이, 최적화된 잡음성형필터와 이를 근사화한 잡음성형필터가 전반적으로 더 작은 값을 가짐을 알 수 있다. 관심주파수 대역 중 일부 대역에서는 종래의 잡음성형필터보다 잡음전달함수의 크기가 더 큰 값을 가지지만, 표3에서 요약하였듯이 전체적인 결과에 해당하는 잡음억제의 이득은 최적화된 경우가 더욱 이득이 큰 것으로 나타난다. 가청주파수대역 혹은 관심주파수대역을 벗어난 대역에서도 종래의 잡음성형필터보다 더 작은 크기의 잡음전달함수를 가진다.
도7 내지 도11은 차수가 각각 3차, 4차, 5차, 6차, 7차의 잡음성형필터의 잡음전달함수의 그래프로, 도6과 거의 동일한 그래프특성을 나타내므로 상세한 설명은 생략한다. 결론적으로 각각의 도면으로부터 제안된 잡음성형필터의 특성이 가청주파수대역에서 현저히 좋아졌음을 알 수 있다.
표3는 수학식8에서 정의한 잡음성형이득을 종래의 잡음성형필터와 본 발명에 따른 실계수 디지털잡음성형필터에 대하여 비교한 표이다.
표3의 결과를 그래프로 도시하면 도12과 같다. ◇는 종래의 잡음성형필터의잡음성형이득이며, ○는 최적의 잡음성형필터의 잡음성형이득이다. +의 부호로 표기한 곡선은 이하 "3. 잡음전달함수의 최적화 실계수의 근사화"에서 설명한 소수점이하 16비트 이진수로 근사한 잡음성형필터의 잡음성형이득이다. 최적화 잡음성형이득과 근사화 잡음성형이득의 곡선 거의 겹쳐서 구분할 수 없다.
도12의 그래프로부터 알 수 있는 바와 같이, 본 발명에 따른 최적의 실계수 디지털잡음성형필터는 종래의 잡음성형필터의 잡음성형이득에 비해 잡음성형이득이 월등히 우수하며, 보다 우수한 잡음억제특성을 가짐을 알 수 있다. 또한 도12를 통해 알 수 있는 바와 같이, 잡음성형필터의 차수가 낮아질 수록 잡음성형필터는 더 간단히 근사화하면서 성능은 최적화 잡음성형필터와 차이가 적어짐을 알 수 있다.
3. 잡음전달함수의 최적화 실계수의 근사화
1) 2차 잡음성형필터의 실계수의 근사화
본 발명은 최적의 잡음성형필터와 근사한 잡음억제성능을 유지하면서도 계산의 속도를 더 빠르게 하여 최적의 실계수잡음성형필터를 보다 더 간단하게 구현할 수 있는 근사화하는 방법을 제시한다.
도13은 2차의 잡음성형필터의 최적화 실계수를 이진수로 소수점이하 4자리까지만 근사화한 잡음전달함수의 그래프이다. 점선은 종래의 잡음성형필터의 잡음전달함수이며, 실선은 최적화된 잡음성형필터의 잡음전달함수이다. 일점쇄선은 소수점이하 4비트로 근사한 값으로 구현한 잡음성형필터의 잡음전달함수이다. 도13과 도6를 비교함으로서 알 수 있는 바와 같이, 근사화 실계수의 잡음전달함수를 갖는 잡음성형필터는 최적화 실계수의 잡음전달함수를 갖는 잡음성형필터보다 더 간단히 구현할 수 있으면서 거의 유사한 특성을 가짐을 알 수 있다. 이 때 잡음성형필터의 근사화 실계수는 각각 수학식26과 수학식27과 같다.
수학식26을 통해 알 수 있는 바와 같이, 실계수를 이진수 소수점 4비트로 근사화하는 방법은 (1)원실계수보다 큰 정수(수학식26에서 2)와 나머지 소수(수학식26에서 0.0710)로 나누고, (2)정수와 소수를 각각 이진수로 표현하고(수학식26에서 이진수 정수는 10(2), 이진수 소수는 0.000100…(2)), (3)이진수 소수점 4비트만을 취하고(수학식26에서 0.0001(2)), (4)이진수 소수점 4비트로 근사화한 값을 십진수(수학식26에서 1.9375)로 나타낸다.
수학식26의 계수의 경우는 잡음성형필터에 있어서, 곱셈기(multiplier)를 사용하지 않고도 단 한 번만의 자리이동과 덧셈기 혹은 뺄셈기로 자리이동과 더하기(shift and add) 연산에 의해 구현할 수 있다.
도14는 8배 과표본화, 2차 잡음성형필터의 1항의 최적화 실계수를 근사화하는 장치의 개념도이다. 일반적으로 덧셈기 혹은 뺄셈기는 곱셈기에 비하여 더 간단하고 더 빠른 속도를 갖는다.
의 계수를 곱하는 일은 부호만 바꾸어주는 연산으로서 더욱 간단하다. 이렇게 간단한 연산만으로도 잡음성형이득(noise shaping gain)을 계산하면 수학식28과 같다.
이 잡음성형이득은 표3에 기재된 종래의 2차 잡음성형필터(NSG=24.3)보다 3.3dB 개선된 것이며, 최적화된 2차필터(NSG=27.9)와 비교하여 단지 0.3dB 밖에 차이가 나지 않는다.
본 발명에 따른 상기의 잡음성형필터의 잡음전달함수의 실계수를 근사화하는 방법은 3차 이상의 잡음성형필터에 대하여도 적용할 수 있다.
2) 3차 잡음성형필터의 실계수의 근사화
상기의 2차 잡음성형필터의 실계수의 근사화하는 동일한 방법으로, 3차 잡음성형필터에 대하여서도 적절히 근사화할 수 있다. 이진수로 표현할 때, 소수점 이하 4자리까지만 표현한다면 이상적인 계수들는 수학식29와 수학식30과 같이 근사할 수 있다. 다만,=-1이다.
상기의 근사값으로부터 알 수 있는 바와 같이, 2차의 경우와 같이 계수의 곱셈이 간단하고 빠른 하드웨어로 구현이 가능하다. 3차 잡음성형필터에 대하여 종래의 필터의 경우와 최적화 필터의 경우와 소수점 이하 4비트로 근사화한 경우를 표4로 나타낸다. 다만, 도13을 통해 알 수 있는 바와 같이, 4비트로 근사화한 경우 4차 이상에서는 종래의 필터보다 잡음성형이득이 작음을 알 수 있다. 따라서 4비트로 근사화한 경우 잡음성형필터의 차수를 3차 이하인 것이 바람직하다.
3) N차 잡음성형필터의 실계수의 근사화
상기의 근사화는 2차와 3차의 잡음성형필터에 대하여 예를 들어 설명하였다. 그러나 본 발명예 따른 잡음성형필터의 실계수의 근사화 방법은 2차와 3차에만 제한되지 않으며, 4차, 5차, 6차, 7차 등 모든 차수의 잡음성형필터에 적용할 수 있음은 표5의 최적필터의 근사필터(이진수 4비트로 근사)에 해당하는 항목을 통해 쉽게 알 수 있다.
4) 이진수 근사화의 비트범위
상기의 근사화는 이진수 4비트로 근사하는 것을 예를 들어 설명하였다. 그러나, 본 발명은 4비트 근사화에 제한되지 않으며, 4비트 이상, 예를 들면 8비트, 16비트 등 이진수 근사화의 어떤 비트수에 대해서도 적용할 수 있다.
2차부터 7차까지의 잡음성형필터의 잡음성형이득을 종래의 경우와, 최적의 경우와, 2비트, 3비트, 4비트, 16비트로 근사화한 경우를 도표로 정리하면, 표5와 같다. 또한 도15와 도16는 2차 잡음성형필트의 실계수를 이진수 소수점 이하 각각 2자리까지와 3자리까지 근사한 경우의 잡음성형이득의 그래프이다. 표5의 최적필터의 근사필터(이진수 2비트로 근사)의 항목과 최적필터의 근사필터(이진수 3비트로 근사)의 항목과, 도15와 도16을 통해 알 수 있는 바와 같이 소수점 이하 2비트와 3비트로 근사한 경우, 종래의 잡음성형필터보다 잡음성형이득이 작거나 거의 동임함을 알 수 있다. 다시 말해 잡음성형필터의 실계수를 이진수 소수점 이하 3비트 이하로 근사한 경우에는 근사화한 의미가 없음을 알 수 있다. 따라서 잡음성형필터의 실계수를 근사화할 경우 4비트 또는 4비트 이상으로 근사화하는 것이 바람직하다.
종래의 필터와 최적화 잡음성형필터의 잡음성형이득 차이와, 종래의 필터와 최적화 잡음성형필터의 근사화 필터(이진수 16비트 근사)의 차이를 표5의 하단에 정리하여 나타내었다. 이 차이들을 통해 알 수 있는 바와 같이, 최적화 잡음성형필터는 모든 차수에 있어서 인간에게 의미있는 차이로 느껴지는 3dB이상의 차이를 나타내었다.
본 발명은 잡음성형필터의 잡음전달함수의 각 계수가 간단한 정수가 아니라 적절한 실수인 최고의 잡음억제성능을 갖는 실계수 디지털잡음성형필터 및 그 제조방법을 제공한다.
또한, 본 발명은 같은 차수에서 더 우수한 잡음억제성능을 보이므로 안정적이면서도 잡음억제성능이 우수한 실계수 디지털잡음성형필터 및 그 제조방법을 제공한다.
또한, 본 발명은 같은 정도의 잡음억제성능을 얻으면서 종래의 경우보다 더욱 안정된 실계수 디지털잡음성형필터 및 그 제조방법을 제공한다.
또한, 본 발명은 최적의 실계수를 적절히 근사하여 계산의 복잡도를 증가시키지 않고도 최적화된 경우와 거의 유사한 성능을 갖는 실계수 디지털잡음성형필터 및 그 제조방법을 제공한다.
또한 본 발명은 같은 정도의 잡음억제성능을 갖되, 가장 낮은 차수의 잡음전달함수를 가져 더 좋은 안정성을 갖는 실계수 디지털잡음성형필터 및 그 제조방법을 제공한다.

Claims (21)

  1. 삭제
  2. 델타-시그마부호변환기의 디지털 잡음성형필터에 있어서,
    상기 디지털 잡음성형필터의 잡음전달함수가 다음의 제1수학식으로 표현되되, 상기 잡음전달함수의 계수들이 실계수이며,
    상기 잡음전달함수의 계수들은 (1) 상기 잡음성형필터의 성능을 정량적으로 평가할 수 있는 목적함수를 정의하고, (2) 상기 목적함수를 최적화할 수 있는 실계수 조건을 구하고, (3) 상기 최적화 실계수를 수학적으로 계산하여 얻은 계수들인 것을 특징으로 하는 실계수 디지털 잡음성형필터.
    여기서,NTF(z)는 잡음전달함수의 z-변환형이며,는 잡음전달함수의 실계수들이며, N은 잡음성형필터의 차수이다.
  3. 제2항에 있어서,
    상기 목적함수는 일정 주파수대역에서 잡음을 성형하지 않은 상태의 양자화잡음의 에너지와 잡음을 성형한 후의 양자화잡음의 에너지의 비인 것을 특징으로 하는 실계수 디지털 잡음성형필터.
  4. 제2항에 있어서,
    상기 목적함수는 다음의 제2수학식으로 표현되는 것을 특징으로 하는 실계수 디지털 잡음성형필터.
    여기서,NSG는 목적함수이며,P ns , P rq 는 각각 잡음을 성형하지 않은 상태의 양자화잡음의 에너지(ens(n))와 잡음을 성형한 후의 양자화잡음의 에너지(erq(n))의 파워(power)이다.
  5. 제4항에 있어서,
    상기 목적함수는 (1) 상기 잡음을 성형하지 않은 상태의 양자화잡음의 에너지의 파워(Pns)과 잡음을 성형한 후의 양자화잡음의 에너지(erq(n))의 파워(Prq)를 과표본화율(M)과 잡음성분의 파워를 최소의 양자화 크기(Δ)으로 표현하여 정리하고, (2) 정리된 목적함수에 상기 제2수학식을 대입하여 정리하므로, 목적함수의 로그내 분모값이 다음의 제3수학식으로 표현되는 것을 특징으로 하는 실계수 디지털잡음성형필터.
  6. 제5항에 있어서,
    상기 목적함수를 최적화할 수 있는 실계수 조건은, 상기 목적함수의 로그분모값인 상기 제3수학식을 각항의 실계수로 편미분하여 극값에 해당하는 실계수값을 상기 제1수학식의 실계수로 하는 실계수 조건인 것을 특징으로 하는 실계수 디지털 잡음성형필터.
  7. 제6항에 있어서,
    상기 실계수 조건을 만족하는 실계수들은 다음의 제4수학식으로 표현된 행렬 A 의 원소값인 것을 특징으로 하는 실계수 디지털 잡음성형 필터.
    여기서 G 는 다음의 제5수학식으로 표현된 N차 정방행렬이며, B 는 각원소가다음의 제6수학식으로 표현된 N차 열벡터이다.
  8. 제2항 또는 제7항에 있어서,
    상기 실계수는 상기 최적화된 실계수를 근사화한 실계수값인 것을 특징으로 하는 실계수 디지털 잡음성형필터.
  9. 제8항에 있어서,
    상기 근사화한 실계수값은 이진수로 근사화한 값인 것을 특징으로 하는 실계수 디지털 잡음성형필터.
  10. 제9항에 있어서,
    상기 이진수로 근사화한 값은 소수점 이하 4자리 또는 4자리 이상으로 근사화한 값인 것을 특징으로 하는 실계수 디지털 잡음성형필터.
  11. 제10항에 있어서,
    상기 이진수로 근사화한 값이 소수점 4자리인 경우, 상기 잡음성형필터의 차수가 2차 또는 3차인 것을 특징으로 하는 실계수 디지털 잡음성형필터.
  12. 제11항에 있어서,
    상기 제1수학식의 잡음전달함수를 계산할 때, 상기 소수점 이하 4자리 또는 4자리 이상으로 근사화한 값은 덧셈기 또는 뺄셈기에 의해 계산되는 것을 특징으로 하는 실계수 디지털 잡음성형필터.
  13. 삭제
  14. 로 표현되는 실계수()를 갖는 잡음전달함수를 갖는 델타-시그마부호변환기의 디지털 잡음성형필터의 제조방법으로, 상기 잡음전달함수의 실계수는 상기 잡음성형필터의 성능을 정량적으로 평가할 수 있는 목적함수를 정의하는 제1단계와, 상기 목적함수를 최적화할 수 있는 실계수 조건을 구하는 제2단계와, 상기 최적화 실계수를 수학적으로 계산하는 단계에 의해 얻어지며,
    상기 목적함수는 다음의 제7수학식으로 표현되는 것을 특징으로 하는 실계수 디지털 잡음성형필터의 제조방법.
    여기서, NSG는 목적함수이며,P ns , P r q는 각각 잡음을 성형하지 않은 상태의 양자화잡음의 에너지(ens(n))와 잡음을 성형한 후의 양자화잡음의 에너지(erq(n))의 파워(power)이다.
  15. 제14항에 있어서,
    상기 목적함수는 (1) 상기 잡음을 성형하지 않은 상태의 양자화잡음의 에너지의 파워(Pns)과 잡음을 성형한 후의 양자화잡음의 에너지(erq(n))의 파워(Prq)를 과표본화율(M)과 잡음성분의 파워를 최소의 양자화 크기(Δ)으로 표현하여 정리하고, (2) 정리된 목적함수에 상기 제7수학식을 대입하여 정리하므로, 목적함수의 로그내 분모값이 다음의 제8수학식으로 표현되는 것을 특징으로 하는 실계수 디지털잡음성형필터의 제조방법.
  16. 제15항에 있어서,
    상기 목적함수를 최적화할 수 있는 실계수 조건은, 상기 목적함수의 로그분모값인 상기 제8수학식을 각항의 실계수로 편미분하여 극값에 해당하는 실계수값을 상기 잡음전달함수의 실계수로 하는 실계수 조건인 것을 특징으로 하는 실계수 디지털 잡음성형필터의 제조방법.
  17. 제16항에 있어서,
    상기 실계수 조건을 만족하는 실계수는 다음의 제9수학식으로 표현된 행렬 A 의 원소값인 것을 특징으로 하는 실계수 디지털 잡음성형 필터의 제조방법.
    여기서 G 는 다음의 제9수학식으로 표현된 N차 정방행렬이며, B 는 각원소가다음의 제10수학식으로 표현된 N차 열벡터이다.
  18. 제14항 또는 제17항에 있어서,
    상기 잡음전달함수의 실계수는 상기 최적화된 실계수를 근사화한 실계수값인것을 특징으로 하는 실계수 디지털 잡음성형필터의 제조방법.
  19. 제18항에 있어서,
    상기 근사화한 실계수값은 소수점 이하 이진수 4자리 또는 4자리 이상으로 근사화한 값인 것을 특징으로 하는 실계수 디지털 잡음성형필터의 제조방법.
  20. 제19항에 있어서,
    상기 이진수로 근사화한 값이 소수점 4자리인 경우, 상기 잡음성형필터의 차수가 2차 또는 3차인 것을 특징으로 하는 실계수 디지털 잡음성형필터.
  21. 제20항에 있어서,
    상기 잡음전달함수를 계산할 때, 상기 소수점 이하 이진수 4자리 또는 4자리 이상으로 근사화한 값은 덧셈기 또는 뺄셈기에 의해 계산되는 것을 특징으로 하는 실계수 디지털 잡음성형필터의 제조방법.
KR10-2000-0034951A 2000-06-23 2000-06-23 실계수 디지털 잡음성형필터 및 그 제조방법 KR100365136B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2000-0034951A KR100365136B1 (ko) 2000-06-23 2000-06-23 실계수 디지털 잡음성형필터 및 그 제조방법
US10/069,340 US6657572B2 (en) 2000-06-23 2001-06-22 Digital noise-shaping filter with real coefficients and method for making the same
AU66380/01A AU6638001A (en) 2000-06-23 2001-06-22 Digital noise-shaping filter with real coefficients and method for making the same
PCT/KR2001/001069 WO2001099290A2 (en) 2000-06-23 2001-06-22 Digital noise-shaping filter with real coefficients and method for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0034951A KR100365136B1 (ko) 2000-06-23 2000-06-23 실계수 디지털 잡음성형필터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20020000368A KR20020000368A (ko) 2002-01-05
KR100365136B1 true KR100365136B1 (ko) 2003-01-24

Family

ID=19673591

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0034951A KR100365136B1 (ko) 2000-06-23 2000-06-23 실계수 디지털 잡음성형필터 및 그 제조방법

Country Status (4)

Country Link
US (1) US6657572B2 (ko)
KR (1) KR100365136B1 (ko)
AU (1) AU6638001A (ko)
WO (1) WO2001099290A2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003030373A1 (fr) * 2001-09-28 2003-04-10 Sony Corporation Appareil de modulation delta-sigma et appareil d'amplification de signaux
KR100434236B1 (ko) * 2001-10-11 2004-06-04 페어차일드코리아반도체 주식회사 모터 제어 구동 회로
US8160309B1 (en) 2007-12-21 2012-04-17 Csr Technology Inc. Method, apparatus, and system for object recognition and classification

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0472907A (ja) * 1990-07-13 1992-03-06 Sony Corp ノイズシェーピングフィルタの係数設定方法
US5581253A (en) 1995-08-03 1996-12-03 Advanced Micro Devices Implementation and method for a digital sigma-delta modulator
AUPO316196A0 (en) * 1996-10-23 1996-11-14 Lake Dsp Pty Limited Method and apparatus for processing sigma-delta modulated signals
DE19722434C1 (de) * 1997-05-28 1998-10-01 Siemens Ag Vorrichtung zur Digital-Analog-Wandlung mit hoher Linearität
WO2000051240A1 (en) * 1999-02-23 2000-08-31 Audiologic, Incorporated Methods and apparatus for correction of higher order delta sigma convertors
US6414613B1 (en) * 2000-01-05 2002-07-02 Motorola, Inc. Apparatus for noise shaping a pulse width modulation (PWM) signal and method therefor
US6346898B1 (en) * 2000-08-07 2002-02-12 Audio Logic, Inc. Multilevel analog to digital data converter having dynamic element matching in a reference data path

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE, 1996, University of California, Raymond W. Zeng and Paul J. Jurst *

Also Published As

Publication number Publication date
WO2001099290A3 (en) 2002-06-20
US6657572B2 (en) 2003-12-02
AU6638001A (en) 2002-01-02
KR20020000368A (ko) 2002-01-05
US20030086500A1 (en) 2003-05-08
WO2001099290A2 (en) 2001-12-27

Similar Documents

Publication Publication Date Title
Chao et al. A higher order topology for interpolative modulators for oversampling A/D converters
Marques et al. Optimal parameters for/spl Delta//spl Sigma/modulator topologies
EP0586021B1 (en) Digital noise shaper circuit
US6480129B1 (en) Methods and apparatus for correction of higher order delta sigma converters
GB2318697A (en) Delta-sigma modulator with only one feedback coefficient
EP0565126A1 (en) Stabilized noise shaper of a small scale having a suppressed quantization noise in high frequency region without deteriorating S/N ratio
KR100365136B1 (ko) 실계수 디지털 잡음성형필터 및 그 제조방법
Risbo On the design of tone-free/spl Sigma//spl Delta/modulators
Krukowski et al. DSP system design: Complexity reduced IIR filter implementation for practical applications
US6570512B1 (en) Circuit configuration for quantization of digital signals and for filtering quantization noise
Sienko Loop-filter design and analysis for delta-sigma modulators and oversampled IIR filters
JPH0376318A (ja) ディジタル/アナログ変換器またはアナログ/ディジタル変換器におけるデルタシグマ変調回路
Davis et al. Behavioral modeling of delta–sigma modulators
Barnes Error feedback in normal realization of recursive digital filters
GB2544566A (en) High order correction for pulse width modulation (PWM) digital/analog converters with reduced computation
Lin et al. A generic multiple-feedback architecture and method for the design of high-order/spl Sigma/-/spl Delta/modulators
Khokhryakov Stability of single-stage single-bit∑ Δ modulator
US20030085827A1 (en) Apparatus and method for dynamic element matching
Artuhov et al. Sigma-delta modulators transfer functions derivation
Zhu et al. Low-power and hardware efficient decimation filters in Sigma-Delta A/D converters
Adams et al. Design of single-bit noise-shaping loops with high-order loop filters
Abu-El-Haija et al. A structure for digital notch filters
PATEL Design and implementation of sigma–delta digital to analog converter
Risbo Improved stability and performance from sigma-delta modulators using 1-bit vector quantization
Vogels et al. Efficient analysis of the stability of sigma-delta modulators using wavelets

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20181204

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20200106

Year of fee payment: 18