JP4747199B2 - デジタル/アナログ変換器およびローパスフィルタに連続時間ステージとスイッチトキャパシタステージとを併用するアーキテクチャ - Google Patents
デジタル/アナログ変換器およびローパスフィルタに連続時間ステージとスイッチトキャパシタステージとを併用するアーキテクチャ Download PDFInfo
- Publication number
- JP4747199B2 JP4747199B2 JP2008548691A JP2008548691A JP4747199B2 JP 4747199 B2 JP4747199 B2 JP 4747199B2 JP 2008548691 A JP2008548691 A JP 2008548691A JP 2008548691 A JP2008548691 A JP 2008548691A JP 4747199 B2 JP4747199 B2 JP 4747199B2
- Authority
- JP
- Japan
- Prior art keywords
- digital
- signal
- continuous time
- switched capacitor
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
- H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
- H03H19/004—Switched capacitor networks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
Description
本願は、2005年12月28日に出願された仮出願第60/754,405号の優先権を主張するもので、前記仮出願はその開示内容全体を本願明細書の一部として援用する。
Claims (19)
- デジタル信号に関連付けられた入力信号を受け取り、前記入力信号に対して、連続時間のデジタル/アナログ変換処理を実行し、かつ、第1出力信号を出力する、第1段の連続時間ステージと、
前記第1出力信号を受け取り、前記第1出力信号に対して、スイッチトキャパシタフィルタ処理を実行し、かつ、前記デジタル信号に対応する連続アナログ信号を出力する、第2段のスイッチトキャパシタステージと、を含む、デジタル/アナログ変換器。 - 前記第1段の連続時間ステージおよび前記第2段のスイッチトキャパシタステージは、二次ローパスフィルタ構成を含む、請求項1に記載のデジタル/アナログ変換器。
- 前記デジタル信号を受け取り、前記デジタル信号よりサンプルレートが高く、狭いビット幅を持つ第3出力信号を供給するデジタル変調器を更に含む、請求項1に記載のデジタル/アナログ変換器。
- 前記第3出力信号を受け取り、前記第1段の連続時間ステージを駆動する所望の信号電流を達成するように、擬似ランダム基準で、異なる組み合わせのデータユニットを選択することによって第4出力信号を出力するスクランブラを更に含む、請求項3に記載のデジタル/アナログ変換器。
- 前記デジタル変調器は、シグマデルタ変調器を含む、請求項3に記載のデジタル/アナログ変換器。
- 前記第1段の連続時間ステージは、複数のRCフィルタ構成を含む、請求項1に記載のデジタル/アナログ変換器。
- 前記第2段のスイッチトキャパシタステージは、複数のコンデンサを配列して、当該コンデンサそれぞれの電荷を充電および放電する回路構成を含む、請求項1に記載のデジタル/アナログ変換器。
- 前記第1段の連続時間ステージは、前記RCフィルタ構成を動作させる演算増幅器を含む、請求項6に記載のデジタル/アナログ変換器。
- 前記第2段のスイッチトキャパシタステージは、前記コンデンサの充電および放電を補助する演算増幅器を含む、請求項7に記載のデジタル/アナログ変換器。
- デジタル信号に関連付けられた入力信号を受け取り、前記入力信号に対して、連続時間のデジタルアナログ変換処理を実行し、かつ、第1出力信号を出力する、第1段の連続時間ステージを設け、更に、
前記第1出力信号を受け取り、前記第1出力信号に対して、スイッチトキャパシタフィルタ処理を実行し、かつ、前記デジタル信号に対応する連続アナログ信号を出力する、第2段のスイッチトキャパシタステージを設けること、
を含む、デジタル/アナログ変換器の形成方法。 - 前記第1段の連続時間ステージおよび前記第2段のスイッチトキャパシタステージは、二次ローパスフィルタ構成を含む、請求項10に記載の方法。
- 前記デジタル信号を受け取り、前記デジタル信号よりサンプルレートが高く、狭いビット幅を持つ第3出力信号を供給するデジタル変調器を更に含む、請求項10に記載の方法。
- 前記第3出力信号を受け取り、前記第1段の連続時間ステージを駆動する所望の信号電流を達成するように、擬似ランダム基準で、異なる組み合わせのデータユニットを選択することによって、第4出力信号を出力するスクランブラを更に含む、請求項12に記載の方法。
- 前記デジタル変調器は、シグマデルタ変調器を含む、請求項12に記載の方法。
- 前記第1段の連続時間ステージは、複数のRCフィルタ構成を含む、請求項10に記載の方法。
- 前記第2段のスイッチトキャパシタステージは、複数のコンデンサを配列して、当該コンデンサの電荷を充電および放電する回路構成を含む、請求項10に記載の方法。
- 前記第1段の連続時間ステージは、前記RCフィルタ構成を動作させる演算増幅器を含む、請求項15に記載の方法。
- 前記第2段のスイッチトキャパシタステージは、前記コンデンサの充電および放電を補助する演算増幅器を含む、請求項16に記載の方法。
- デジタル信号に関連付けられた入力信号を受け取り、
前記入力信号に対して、連続時間のデジタル/アナログ変換処理を実行し、
第1出力信号を出力し、
前記第1出力信号に対して、スイッチトキャパシタフィルタ処理を実行し、
前記デジタル信号に対応する連続アナログ信号を出力すること、
を含むデジタル/アナログ変換の実行方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US75440505P | 2005-12-28 | 2005-12-28 | |
US60/754,405 | 2005-12-28 | ||
PCT/US2006/049326 WO2007079097A2 (en) | 2005-12-28 | 2006-12-27 | Architecture combining a continuous-time stage with a switched-capacitor stage for digital-to-analog converters and low-pass filters |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009522874A JP2009522874A (ja) | 2009-06-11 |
JP4747199B2 true JP4747199B2 (ja) | 2011-08-17 |
Family
ID=38094435
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008548691A Expired - Fee Related JP4747199B2 (ja) | 2005-12-28 | 2006-12-27 | デジタル/アナログ変換器およびローパスフィルタに連続時間ステージとスイッチトキャパシタステージとを併用するアーキテクチャ |
Country Status (7)
Country | Link |
---|---|
US (1) | US7423573B2 (ja) |
EP (1) | EP1966894B1 (ja) |
JP (1) | JP4747199B2 (ja) |
CN (1) | CN101351967B (ja) |
AT (1) | ATE457550T1 (ja) |
DE (1) | DE602006012226D1 (ja) |
WO (1) | WO2007079097A2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8009995B2 (en) * | 2006-01-12 | 2011-08-30 | The United States Of America As Represented By The Secretary Of The Navy | Method and apparatus for photonic digital-to-analog conversion |
US7903011B2 (en) * | 2006-09-13 | 2011-03-08 | Honeywell International Inc. | Differential current-mode translator in a sigma-delta digital-to-analog converter |
JP4470996B2 (ja) * | 2007-12-25 | 2010-06-02 | セイコーエプソン株式会社 | A/d変換回路及び電子機器 |
US7782237B2 (en) * | 2008-06-13 | 2010-08-24 | The Board Of Trustees Of The Leland Stanford Junior University | Semiconductor sensor circuit arrangement |
US7956782B2 (en) * | 2009-06-11 | 2011-06-07 | Honeywell International Inc. | Current-mode sigma-delta digital-to-analog converter |
US8339165B2 (en) | 2009-12-07 | 2012-12-25 | Qualcomm Incorporated | Configurable digital-analog phase locked loop |
US8446191B2 (en) * | 2009-12-07 | 2013-05-21 | Qualcomm Incorporated | Phase locked loop with digital compensation for analog integration |
US8441383B1 (en) * | 2011-03-11 | 2013-05-14 | Rockwell Collins, Inc. | Photonic digital-to-analog conversion (DAC) based on RSOAs |
US8810443B2 (en) * | 2012-04-20 | 2014-08-19 | Linear Technology Corporation | Analog-to-digital converter system and method |
JP5935519B2 (ja) * | 2012-06-05 | 2016-06-15 | 住友電気工業株式会社 | Δς変調システム |
FR3042928B1 (fr) * | 2015-10-21 | 2018-11-30 | Thales Sa | Dispositif de generation de signaux analogiques et utilisation associee |
CN105763170B (zh) * | 2016-03-28 | 2018-09-18 | 浙江涵普电力科技有限公司 | 一种电力信号数字滤波方法 |
CN105743462A (zh) * | 2016-03-28 | 2016-07-06 | 浙江涵普电力科技有限公司 | 测量响应时间可调的电力信号数字滤波方法 |
US9979445B2 (en) * | 2016-07-15 | 2018-05-22 | Futurewei Technologies, Inc. | Digital to analog converter apparatus, system, and method with quantization noise that is independent of an input signal |
CN106452387A (zh) * | 2016-08-31 | 2017-02-22 | 安徽赛福电子有限公司 | 一种基于开关电容的可配置多模滤波器 |
US11165414B2 (en) | 2019-12-20 | 2021-11-02 | Infineon Technologies Ag | Reconfigurable filter network with shortened settling time |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11150477A (ja) * | 1997-11-18 | 1999-06-02 | Asahi Kasei Micro Syst Co Ltd | D/a変換器 |
JP2003298424A (ja) * | 2002-04-05 | 2003-10-17 | Matsushita Electric Ind Co Ltd | 信号処理装置およびd/a変換器 |
JP2004501551A (ja) * | 2000-05-21 | 2004-01-15 | アナログ・デバイシズ・インコーポレーテッド | スイッチドキャパシタシステムに使用する方法および装置 |
JP2004064232A (ja) * | 2002-07-25 | 2004-02-26 | Pioneer Electronic Corp | デジタルアナログ変換器 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2642921B1 (fr) * | 1989-02-07 | 1991-05-17 | Texas Instruments France | Chaine de conversion numerique-analogique incluant un modulateur numerique a plusieurs niveaux de quantification, associe a un convertisseur numerique-analogique |
US5245344A (en) * | 1991-01-15 | 1993-09-14 | Crystal Semiconductor | High order switched-capacitor filter with dac input |
US5412387A (en) * | 1993-04-06 | 1995-05-02 | Analog Devices, Inc. | Error reduction in switched capacitor digital-to-analog converter systems by balanced sampling |
JP3282510B2 (ja) * | 1996-08-01 | 2002-05-13 | ヤマハ株式会社 | D/aコンバータ回路 |
US6118399A (en) * | 1998-03-30 | 2000-09-12 | Silicon Laboratories, Inc. | Coarse/fine switching on digital-to-analog conversion output |
US6087969A (en) * | 1998-04-27 | 2000-07-11 | Motorola, Inc. | Sigma-delta modulator and method for digitizing a signal |
US6522277B2 (en) * | 2001-02-05 | 2003-02-18 | Asahi Kasei Microsystems, Inc. | Circuit, system and method for performing dynamic element matching using bi-directional rotation within a data converter |
EP1573420A4 (en) * | 2001-07-13 | 2006-11-15 | Cirrus Logic Inc | CIRCUITS, SYSTEMS, AND METHODS FOR VOLUME ADJUSTMENT IN 1-BIT FORMAT DIGITAL HIGH FIDELITY SYSTEMS |
US6861968B2 (en) * | 2003-01-21 | 2005-03-01 | Cirrus Logic, Inc. | Signal processing system with baseband noise modulation and noise filtering |
US6870494B1 (en) * | 2003-10-01 | 2005-03-22 | C-Media Electronics Inc. | System of multi-channel shared resistor-string digital-to-analog converters and method of the same |
-
2006
- 2006-12-27 EP EP06848190A patent/EP1966894B1/en active Active
- 2006-12-27 US US11/616,468 patent/US7423573B2/en active Active
- 2006-12-27 AT AT06848190T patent/ATE457550T1/de not_active IP Right Cessation
- 2006-12-27 WO PCT/US2006/049326 patent/WO2007079097A2/en active Application Filing
- 2006-12-27 JP JP2008548691A patent/JP4747199B2/ja not_active Expired - Fee Related
- 2006-12-27 CN CN2006800499916A patent/CN101351967B/zh active Active
- 2006-12-27 DE DE602006012226T patent/DE602006012226D1/de active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11150477A (ja) * | 1997-11-18 | 1999-06-02 | Asahi Kasei Micro Syst Co Ltd | D/a変換器 |
JP2004501551A (ja) * | 2000-05-21 | 2004-01-15 | アナログ・デバイシズ・インコーポレーテッド | スイッチドキャパシタシステムに使用する方法および装置 |
JP2003298424A (ja) * | 2002-04-05 | 2003-10-17 | Matsushita Electric Ind Co Ltd | 信号処理装置およびd/a変換器 |
JP2004064232A (ja) * | 2002-07-25 | 2004-02-26 | Pioneer Electronic Corp | デジタルアナログ変換器 |
Also Published As
Publication number | Publication date |
---|---|
CN101351967B (zh) | 2012-05-30 |
WO2007079097A3 (en) | 2007-08-23 |
WO2007079097A2 (en) | 2007-07-12 |
EP1966894B1 (en) | 2010-02-10 |
DE602006012226D1 (de) | 2010-03-25 |
ATE457550T1 (de) | 2010-02-15 |
US20070159370A1 (en) | 2007-07-12 |
US7423573B2 (en) | 2008-09-09 |
CN101351967A (zh) | 2009-01-21 |
JP2009522874A (ja) | 2009-06-11 |
EP1966894A2 (en) | 2008-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4747199B2 (ja) | デジタル/アナログ変換器およびローパスフィルタに連続時間ステージとスイッチトキャパシタステージとを併用するアーキテクチャ | |
US7102557B1 (en) | Switched capacitor DAC | |
JP4890503B2 (ja) | デルタシグマ変調器 | |
US8325074B2 (en) | Method and circuit for continuous-time delta-sigma DAC with reduced noise | |
JP5311156B2 (ja) | デジタルアナログ変換装置 | |
US6011501A (en) | Circuits, systems and methods for processing data in a one-bit format | |
JP4331188B2 (ja) | デジタル/アナログ変換器および信号のデジタル/アナログ変換方法 | |
US9571927B2 (en) | Digital/analogue conversion | |
JP4660444B2 (ja) | デルタシグマ変調器の制御方法およびデルタシグマ変調器 | |
JP2005519547A (ja) | デジタルマイクロホン | |
US8018363B2 (en) | Nonlinear mapping in digital-to-analog and analog-to-digital converters | |
CN111697971A (zh) | Δ-σ模数转换器以及用于操作δ-σ模数转换器的方法 | |
US7064698B2 (en) | Circuit arrangement and method for sigma-delta conversion with reduced idle tones | |
JP2002118465A (ja) | アナログ−デジタル変換器 | |
JP2000216680A (ja) | 向上したオ―バサンプリングシグマ―デルタ変調器 | |
Lee et al. | Energy efficient audio IC technologies for consumer applications | |
Baschirotto et al. | Oversampled DACs | |
JP2005123713A (ja) | マルチ・チャネル共有抵抗列デジタル/アナログ・コンバータのシステム及び該コンバータの出力方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110411 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110419 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110516 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |