JP2004064232A - デジタルアナログ変換器 - Google Patents
デジタルアナログ変換器 Download PDFInfo
- Publication number
- JP2004064232A JP2004064232A JP2002216959A JP2002216959A JP2004064232A JP 2004064232 A JP2004064232 A JP 2004064232A JP 2002216959 A JP2002216959 A JP 2002216959A JP 2002216959 A JP2002216959 A JP 2002216959A JP 2004064232 A JP2004064232 A JP 2004064232A
- Authority
- JP
- Japan
- Prior art keywords
- post
- filter
- frequency
- digital
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
- H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
【課題】回路規模の小さなＤ／Ａ変換器を提供する。
【解決手段】Ｄ／Ａ変換すべきデジタル信号Ｓ１をデルタシグマ変調して符号列Ｓ２を出力するΔΣ変調器９の後段側に、共に１次のアナログローパスフィルタで構成された第１，第２のポストフィルタ１０，１１を従属接続し、符号列Ｓ２をローパスフィルタリングすることで、アナログ信号Ｓｏｕｔを生成する。ポストフィルタ１０のカットオフ周波数ｆｃｂを、ポストフィルタ１１のカットオフ周波数ｆｃａと最大周波数ｆＨａの間の周波数範囲内に設定することで、ポストフィルタ１０，１１の減衰特性Ｇｂ，Ｇａとの合成された減衰特性Ｇａｂが所定の２次のフィルタ特性となるようにする。この減衰特性Ｇａｂにより、カットオフ周波数ｆｃａ，ｆｃｂの周波数範囲においてディエンファシス、カットオフ周波数ｆｃｂより高周波数域において不要な高周波雑音等を除去し、複数の処理機能を併せ持つポストフィルタを小さな回路規模で実現する。
【選択図】 図２
【解決手段】Ｄ／Ａ変換すべきデジタル信号Ｓ１をデルタシグマ変調して符号列Ｓ２を出力するΔΣ変調器９の後段側に、共に１次のアナログローパスフィルタで構成された第１，第２のポストフィルタ１０，１１を従属接続し、符号列Ｓ２をローパスフィルタリングすることで、アナログ信号Ｓｏｕｔを生成する。ポストフィルタ１０のカットオフ周波数ｆｃｂを、ポストフィルタ１１のカットオフ周波数ｆｃａと最大周波数ｆＨａの間の周波数範囲内に設定することで、ポストフィルタ１０，１１の減衰特性Ｇｂ，Ｇａとの合成された減衰特性Ｇａｂが所定の２次のフィルタ特性となるようにする。この減衰特性Ｇａｂにより、カットオフ周波数ｆｃａ，ｆｃｂの周波数範囲においてディエンファシス、カットオフ周波数ｆｃｂより高周波数域において不要な高周波雑音等を除去し、複数の処理機能を併せ持つポストフィルタを小さな回路規模で実現する。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、デジタルアナログ変換器に関するものである。
【０００２】
【従来の技術】
近年、デジタル技術とアナログ技術とを融合させたいわゆる技術のハイブリッド化が図られるようになった。
【０００３】
一例として、放送局から送られてくる放送を受信するスーパーヘテロダイン方式のラジオ受信機について例示すれば、周波数変換器でダウンコンバート等された中間周波信号（ＩＦ信号）をデジタル信号に変換し、そのデジタル信号に対する雑音の除去（ノイズリダクション）や、周波数弁別、ディエンファシス、アッテネーティング等の処理をデジタル信号処理によって行い、最終的にアナログ信号に戻してスピーカ等へ供給することが行われている。
【０００４】
また、高度な機能を備えたデジタル回路とアナログ回路とを１つの半導体集積回路装置（ＬＳＩ等）で形成し、その半導体集積回路装置を利用して上述のラジオ受信機等を実現することが可能となっている。
【０００５】
図１（ａ）は、ハイブリッド化されたスーパーヘテロダイン方式のラジオ受信機用として提案されている従来の半導体集積回路装置１の構成を示したものである。
【０００６】
この半導体集積回路装置１は、アンテナ等を介して得られる受信信号Ｓｉｎを入力する受信部２と、ディエンファシス回路３、デジタルアッテネータ４、ΔΣ変調器（デルタシグマ変調器）６、ポストフィルタ７等が備えられている。
【０００７】
ここで、受信部２は、ＲＦアンプ及び周波数変換器等のアナログ回路と、周波数変換器で生成される中間周波信号をデジタルの信号にアナログデジタル変換するＡ／Ｄ変換器と、そのデジタルの信号に所定のデジタル信号処理を施すことで周波数弁別を行う周波数弁別器やマトリクス回路等を備えて構成されている。
【０００８】
そして、上述の周波数弁別器やマトリクス回路等で検波され生成されたデジタル信号がディエンファシス回路３に供給されている。
【０００９】
ディエンファシス回路３は、いわゆる放送局側でエンファシスされた信号をそのまま再現すると再生音が不自然となることから、上述のデジタル信号に対してディエンファシスを行う。
【００１０】
例えば、ディエンファシス回路３は、図１（ｂ）の特性図にて示すように、所定のカットオフ周波数ｆｃ１（具体的には約２〜３ｋＨｚ）より高い周波数域において約−６ｄＢ／ｏｃｔで減衰量が増加していく減衰特性Ｇ１を有する１次のデジタルローパスフィルタで構成され、この減衰特性Ｇ１によってデジタル信号に対してディエンファシスを行うようになっている。
【００１１】
デジタルアッテネータ４は、ディエンファシス後のデジタル信号を適切なレベルに調整し、レベル調整後のデジタル信号を、次のΔΣ変調器６とポストフィルタ７とで構成されているＤ／Ａ変換器５に供給する。
【００１２】
ここで、ΔΣ変調器６は、デジタルアッテネータ４からのデジタル信号に対して、デルタシグマ変調（Ｄｅｌｔａ Ｓｉｇｍａ ｍｏｄｕｌａｔｉｏｎ）或いはシグマデルタ変調（Ｓｉｇｍａ Ｄｅｌｔａ ｍｏｄｕｌａｔｉｏｎ：ＳＤＭ）と呼ばれる変調を施す。ポストフィルタ７は、ΔΣ変調器６より出力される符号列の高域を除去することで、不要な高周波雑音等を低減したアナログの音声信号Ｓｏｕｔを生成する。
【００１３】
より詳細には、ポストフィルタ７はスイッチトキャパシタフィルタ（ＳｗｉｔｃｈｅｄＣａｐａｃｉｔｏｒ Ｆｉｌｔｅｒ：ＳＣＦ）で構成された高次のローパスフィルタであり、図１（ｃ）に示すような所定のカットオフ周波数ｆｃ２（具体的には約２０〜３０ｋＨｚ）を境にして高域の減衰量が急激に増加する減衰特性Ｇ２を有することにより、不要な高周波雑音等を低減した音声信号Ｓｏｕｔを生成する。
【００１４】
このように、例示したラジオ受信機等においても、デジタル技術とアナログ技術とを融合させたいわゆる技術のハイブリッド化が図られるようになった。
【００１５】
【発明が解決しようとする課題】
ところで、デジタル技術とアナログ技術とのハイブリッド化に際し、上述の如く、ΔΣ変調器６とポストフィルタ７とを組合わせたＤ／Ａ変換器５が広く採用されている。
【００１６】
しかし、ポストフィルタ７がスイッチトキャパシタフィルタで構成されているため、Ｄ／Ａ変換器５の回路規模が大きくなるという問題があった。また、Ｄ／Ａ変換器を半導体集積回路装置で形成すると、ポストフィルタ７の回路規模が大きいことから、コスト高になる等の問題があった。
【００１７】
つまり、スイッチトキャパシタフィルタは、多数の抵抗とコンデンサを利用して、所定の時定数の下で電荷結合を行わせることで、フィルタの機能を発揮する構成となっている。このことから、特にＤ／Ａ変換器を半導体集積回路装置として形成する場合、抵抗とコンデンサを高い相対精度で形成することができるという半導体製造プロセスの特長を効果的に利用できる等の理由から、スイッチトキャパシタフィルタが用いられている。
【００１８】
しかし、スイッチトキャパシタフィルタは、上述の如く、多数の抵抗とコンデンサ、及び電荷結合の制御を行うための多数のスイッチング素子等を必要とするため、回路規模が大きくなるという問題があった。
【００１９】
また、プリエンファシスの施されているデジタル信号をＤ／Ａ変換するような場合、ΔΣ変調器６の後段側に従属接続される上述のポストフィルタ（スイッチトキャパシタフィルタ）７の他に、ΔΣ変調器６の前段側にディエンファシス回路（デジタルローパスフィルタ）３が別途設けられており、回路規模が更に大きくなる等の問題があった。
【００２０】
本発明は、このような上記例示した従来技術の課題に鑑みてなされたものであり、新規な構成を有するＤ／Ａ変換器を提供することを目的とする。
【００２１】
【課題を解決するための手段】
請求項１に記載のデジタルアナログ変換器は、デジタル信号をアナログ信号に変換するデジタルアナログ変換器であって、前記デジタル信号に対しデルタシグマ変調を施すことで符号列を生成する変調器と、前記符号列に対しローパスフィルタリングを行う１次の減衰特性を有する第１のポストフィルタと、前記第１のポストフィルタより出力される信号に対しローパスフィルタリングを行うことで前記アナログ信号を出力する１次の減衰特性を有する第２のポストフィルタとを備え、前記第１，第２のポストフィルタの前記夫々の減衰特性の一部が同じ周波数域を有することを特徴とする。
【００２２】
【発明の実施の形態】
本発明の好適な実施の形態を図２を参照して説明する。なお、図２（ａ）は本実施形態のＤ／Ａ変換器の構成を示すブロック図、図２（ｂ）は本Ｄ／Ａ変換器の機能を説明するための図である。
【００２３】
図２（ａ）において、本Ｄ／Ａ変換器８は、Ｄ／Ａ変換すべきデジタル信号Ｓ１に対してデルタシグマ変調を施すΔΣ変調器９と、ΔΣ変調器９より出力される符号列Ｓ２をローパスフィルタリングする第１のポストフィルタ１０と、第１のポストフィルタ１０より出力される信号Ｓ３を更にローパスフィルタリングする第２のポストフィルタ１１とを備えて構成されている。
【００２４】
そして、所定の信号入力部１２から、Ｄ／Ａ変換すべきデジタル信号Ｓ１が供給されると、上述のデルタシグマ変調とローパスフィルタリングによってＤ／Ａ変換を行い、Ｄ／Ａ変換したアナログ信号Ｓｏｕｔを出力する。
【００２５】
ここで、上述の信号入力部１２は、本Ｄ／Ａ変換器８を使用してＤ／Ａ変換を行う様々な電子機器の仕様等に応じて設けられる。
【００２６】
一具体例として、例えばデジタルラジオ等と称されているＦＭラジオ受信機等その他のハイブリッド化されたラジオ受信機１３に本Ｄ／Ａ変換器８を設ける場合には、到来電波からデジタルの検波信号等を生成する受信部が信号入力部１２として設けられ、その受信部から出力されるデジタル信号Ｓ１をＤ／Ａ変換する。
【００２７】
つまり、ラジオ受信機１３の場合、上述の信号入力部１２は、アンテナ等を介して得られる受信信号Ｓｉｎから検波信号等を生成するための、ＲＦアンプ、周波数変換器、Ａ／Ｄ変換器、周波数弁別器、マトリクス回路等を備えて構成される。
【００２８】
そして、そのＡ／Ｄ変換器でアナログデジタル変換されたデジタルの信号に対して所定のデジタル信号処理を施すことによって生じる検波信号等のデジタル信号Ｓ１をΔΣ変調器９に供給する。
【００２９】
第１のポストフィルタ１０は、１次のアナログローパスフィルタであり、例えば抵抗とコンデンサを組み合わせた簡易な回路で構成されている。
【００３０】
また、第２のポストフィルタ１１も同様に、１次のアナログローパスフィルタであり、抵抗とコンデンサを組み合わせた簡易な回路で構成されている。
【００３１】
つまり、図２（ｂ）に例示するように、第１のポストフィルタ１０は、高域のカットオフ周波数ｆｃｂより高い周波数域において約−６ｄＢ／ｏｃｔで減衰量が大きくなっていく減衰特性Ｇｂを有する１次のアナログローパスフィルタで形成されている。
【００３２】
第２のポストフィルタ１１も同様に、高域のカットオフ周波数ｆｃａより高い周波数域において約−６ｄＢ／ｏｃｔで減衰量が大きくなっていく減衰特性Ｇａを有する１次のアナログローパスフィルタで形成されている。
【００３３】
更に、図２（ｂ）に示されているように、上述のカットオフ周波数ｆｃａとｆｃｂは、ｆｃａ＜ｆｃｂの関係を満足するように設定され、その結果、第１のポストフィルタ１０の減衰量がほぼ最大になるときの最大周波数ｆＨｂと第２のポストフィルタ１１の減衰量がほぼ最大になるときの最大周波数ｆＨａも、ｆＨａ＜ｆＨｂの関係になっている。
【００３４】
更に、第１のポストフィルタ１０のカットオフ周波数ｆｃｂは、第２のポストフィルタ１１のカットオフ周波数ｆｃａと最大周波数ｆＨａとの間の周波数範囲内に設定されている。
【００３５】
次に、かかる構成を有するＤ／Ａ変換器８の動作を説明する。
【００３６】
Ｄ／Ａ変換すべきデジタル信号Ｓ１がΔΣ変調器９に供給されると、デルタシグマ変調された符号列Ｓ２がΔΣ変調器９より第１のポストフィルタ１０へ出力される。
【００３７】
第１のポストフィルタ１０では、減衰特性Ｇｂに基づいて符号列Ｓ２を減衰させ、それによってカットオフ周波数ｆｃｂより高い不要な高周波雑音等を−６ｄＢ／ｏｃｔの減衰率で減衰させる。
【００３８】
次に、第２のポストフィルタ１１が、第１のポストフィルタ１０より出力される信号Ｓ３を減衰特性Ｇａに基づいて更に減衰させ、それによって、カットオフ周波数ｆｃａより高い周波数成分を−６ｄＢ／ｏｃｔの減衰率で減衰させ、その減衰させた信号をアナログ信号Ｓｏｕｔとして出力する。
【００３９】
ここで、カットオフ周波数ｆｃａとｆｃｂは異なっており、更にカットオフ周波数ｆｃｂがカットオフ周波数ｆｃａと最大周波数ｆＨａとの間の周波数範囲内に設定されているため、減衰特性ＧａとＧｂの一部が同じ周波数域を有している。したがって、減衰特性ＧａとＧｂとの合成された減衰特性Ｇａｂは、図２（ｂ）に例示するように、第１，第２のポストフィルタ１０，１１の合成された減衰特性Ｇａｂは、カットオフ周波数ｆｃａ以下の周波数では減衰量が約０ｄＢ、カットオフ周波数ｆｃａ，ｆｃｂ間の周波数範囲では約−６ｄＢ／ｏｃｔの減衰率、カットオフ周波数ｆｃｂを超える周波数域では約−１２ｄＢ／ｏｃｔの減衰率となる。
【００４０】
したがって、符号列Ｓ２が第１，第２のポストフィルタ１０，１１を通過する間に、カットオフ周波数ｆｃｂより高い不要な高周波雑音等を約−１２ｄＢ／ｏｃｔの急峻な減衰率（すなわち、２次のフィルタ特性）によって除去し、更にカットオフ周波数ｆｃａ，ｆｃｂ間の周波数範囲では約−６ｄＢ／ｏｃｔの減衰率（すなわち、１次のフィルタ特性）によってディエンファシスを行う。
【００４１】
このため、予めプリエンファシスの施された符号列Ｓ２が入力されると、不要な高周波雑音等の除去とディエンファシスとを一括して行い、高品位のアナログ信号Ｓｏｕｔを出力する。
【００４２】
このように、本実施形態のＤ／Ａ変換器８によれば、第１，第２のポストフィルタ１０，１１が１次のローパスフィルタであるため、例えば抵抗とコンデンサとを組み合わせた簡易な回路で実現することが可能であることから、回路規模の大幅低減が可能である。
【００４３】
更に、上述したように、第１，第２のポストフィルタ１０，１１の各カットオフ周波数ｆｃａとｆｃｂの周波数位置が異なっているため、不要な高周波雑音等に対しては急峻な２次のフィルタ特性によって適切に除去することができ、ディエンファシスについては、１次のフィルタ特性によって適切なディエンファシスを行うことができるという優れた効果を発揮する。
【００４４】
また、第１，第２のポストフィルタ１０，１１は、低次のローパスフィルタであることから、高次のポストフィルタによって減衰特性Ｇａｂと同等の減衰特性を実現する場合に較べて、フィルタ全体の動作の安定化を図ることができる等の効果が得られる。
【００４５】
また、従来技術として説明した従来のＤ／Ａ変換器（図１参照）では、ΔΣ変調器６の後段側に設けられているポストフィルタ（高次のローパスフィルタ）７は、高域の不要雑音成分等を除去するために設けられており、デエンファシスのためのフィルタではない。そのため、デエンファシスを行うためにΔΣ変調器６の前段側にディエンファシス回路（１次のデジタルローパスフィルタ）３を設ける必要があった。
【００４６】
これに対し、本実施形態のＤ／Ａ変換器（図２参照）は、不要な高周波雑音等の除去とデエンファシスとを、ΔΣ変調器９の後段側に接続した第１，第２のポストフィルタ１０，１１で行い、１次の減衰特性Ｇｂ，Ｇａを巧みに合成することで、不要な高周波雑音等の除去に必要な急峻な減衰特性と、デエンファシスに必要な所定の減衰特性とを有する減衰特性Ｇａｂを得るようにしている。
【００４７】
したがって、本実施形態のＤ／Ａ変換器８は、従来とは異なった構成によって高周波雑音等の除去とデエンファシスを行い、更に高周波雑音等の除去機能とデエンファシスの機能とを併せ持ったポストフィルタを合理的に実現するための新規な技術手段を提供するものとなっている。
【００４８】
なお、以上に述べた実施形態では、２個のポストフィルタ１０，１１によって、所望の減衰特性Ｇａｂを得ることとしているが、これら２個のポストフィルタに限定されるものではない。
【００４９】
第１，第２のポストフィルタ１０，１１に対し、更に１又は複数個の低次のフィルタを従属接続等してもよい。
【００５０】
そして、第１，第２のポストフィルタ１０，１１と従属接続した低次のフィルタとの夫々の抵抗とコンデンサの値を適宜調節して互いのカットオフ周波数を決め、夫々のカットオフ周波数と夫々の減衰特性が各フィルタ間で重なり合うように設定してもよい。
【００５１】
かかる構成によると、アナログ信号Ｓｏｕｔの周波数特性を様々に調整することができ、ディエンファシスのみならず、例えばイコライザ等の機能やその他周波数特性を様々に調整するための機能を付加することが可能である。
【００５２】
また、低次のフィルタを従属接続しても回路規模の低減が可能であり、また、フィルタ全体の動作の安定化を図ることも可能である。
【００５３】
【実施例】
次に、図３及び図４を参照して、より具体的な実施例を説明する。
【００５４】
なお、本実施例は、ハイブリッド化したＦＭラジオ受信機に関するものである。また、図３及び図４において、図２に相当する部分を同一符号で示している。
【００５５】
図３（ａ）は、本実施例のラジオ受信機用に開発された半導体集積回路装置１４の構成を示すブロック図である。
【００５６】
この半導体集積回路装置１４は、アンテナで受信された受信信号Ｓｉｎを入力する入力端子Ｉｎ、入力端子Ｉｎに接続された信号入力部１２、ΔΣ変調器９、ΔΣ変調器９と出力端子ＯＵＴとの間に接続された抵抗Ｒ１を備えて形成されている。
【００５７】
信号入力部１２は、受信信号Ｓｉｎから検波信号等を生成するＦＭ受信部となっている。
【００５８】
つまり、信号入力部１２は、放送局等からの到来電波を受信してＦＭ検波信号（ＦＭ復調信号とも呼ばれている）等を生成すべく、ＲＦアンプ及び周波数変換器等のアナログ回路と、周波数変換器で生成される中間周波信号（ＩＦ信号）をアナログデジタル変換するＡ／Ｄ変換器と、Ａ／Ｄ変換器から出力されるデジタルの信号に所定のデジタル信号処理を施すことで周波数弁別を行う周波数弁別器やマトリクス回路等を備えて構成されている。
【００５９】
そして、上述の周波数弁別器やマトリクス回路等で生成されるＦＭ検波信号等が、Ｄ／Ａ変換すべきデジタル信号Ｓ１として、ΔΣ変調器９に供給される。
【００６０】
抵抗Ｒ１は、半導体製造プロセスによって本半導体集積回路装置１４に予め形成されている、いわゆる半導体素子としての内部抵抗であり、ΔΣ変調器９より出力される符号列Ｓ２を出力端子ＯＵＴへ送出する。
【００６１】
このように、上述したＦＭ検波信号等を生成するためのＲＦアンプ乃至マトリクス回路等の構成要素を備えた信号入力部１２とΔΣ変調器４及び抵抗Ｒ１が半導体集積回路装置１４として形成されている。
【００６２】
そして、かかる構成を有する半導体集積回路装置１４に所定の電子素子を外部接続等することで、図３（ｂ）に示す本実施例のラジオ受信機が形成されている。
【００６３】
すなわち、図３（ｂ）において、半導体集積回路装置１４の出力端子ＯＵＴと本ラジオ受信機のグランド端子ＧＮＤ間に第１のコンデンサＣ１が接続され、更に、出力端子ＯＵＴとグランド端子ＧＮＤ間に、外部抵抗Ｒ２と第２のコンデンサＣ２とが直列接続されている。
【００６４】
更に、外部抵抗Ｒ２と第２のコンデンサＣ２との接続点にトランジスタ（ＰＮＰトランジスタ）Ｔｒのベースが接続されると共に、トランジスタＴｒのエミッタが抵抗ＲＬ２，ＲＬ１を介して電源端子Ｖｃｃに接続され、更にそのコレクタが上述のグランド端子ＧＮＤに接続されている。
【００６５】
次に、かかる構成を有する本ラジオ受信機の動作を説明する。
【００６６】
放送局からの到来電波をアンテナで受信し、その受信信号Ｓｉｎが信号入力部（ＦＭ受信部）１２に供給されると、Ｄ／Ａ変換すべきデジタル信号Ｓ１が、信号入力部１２からΔΣ変調器９へ供給される。
【００６７】
ΔΣ変調器９では、デジタル信号Ｓ１に対してデルタシグマ変調（シグマデルタ変調とも呼ばれている）を施すことにより、符号列Ｓ２を生成して出力する。
【００６８】
ここで、半導体集積回路装置１４内に予め形成されている抵抗Ｒ１と、外付けされた第１のコンデンサＣ１とによって、第１のポストフィルタが構成され、更に外付け抵抗Ｒ２と第２のコンデンサＣ２とによって第２のポストフィルタが構成されている。
【００６９】
より詳細には、図４（ａ）の特性図にて示すように、上述の第１のポストフィルタは、抵抗Ｒ１と第１のコンデンサＣ１とによって、カットオフ周波数ｆｃｂが約２０〜約３０ｋＨｚの範囲内の周波数に設定され、そのカットオフ周波数ｆｃｂより高い周波数域では約−６ｄＢ／ｏｃｔで減衰量が変化する減衰特性Ｇｂを有する１次のアナログローパスフィルタとして形成されている。
【００７０】
また、上述の第２のポストフィルタは、外部抵抗Ｒ２と第２のコンデンサＣ２とによって、カットオフ周波数ｆｃａが約２〜約３ｋＨｚの範囲内の周波数に設定され、そのカットオフ周波数ｆｃａより高い周波数域では約−６ｄＢ／ｏｃｔで減衰量が変化する減衰特性Ｇａを有する１次のアナログローパスフィルタとして形成されている。
【００７１】
したがって、減衰特性Ｇｂに従って減衰された信号Ｓ３が出力端子ＯＵＴに現れ、更に減衰特性Ｇａに従って減衰された信号Ｓｏｕｔが、外部抵抗Ｒ２と第２のコンデンサＣ２との接続点に現れる。
【００７２】
更に、図４（ｂ）に示すように、抵抗Ｒ１，Ｒ２とコンデンサＣ１，Ｃ２とによって、減衰特性Ｇａｂを有する２次のローパスフィルタが実現されているため、カットオフ周波数ｆｃｂより高い不要な高周波雑音等が除去され、更にディエンファシスの施されたアナログ信号Ｓｏｕｔが外部抵抗Ｒ２と第２のコンデンサＣ２との接続点に現れる。
【００７３】
そして、トランジスタＴｒがアナログ信号Ｓｏｕｔを増幅し、抵抗ＲＬ１，ＲＬ２によってレベル調整を施したアナログ信号Ｓａｕを出力する。そして、アナログ信号Ｓａｕに基づいてスピーカ等を駆動することで音を再生する。
【００７４】
このように、本実施例のラジオ受信機は、予め抵抗Ｒ１が形成されている半導体集積回路装置１４に、外部抵抗Ｒ２とコンデンサＣ１，Ｃ２を接続するだけの簡易な回路構成で、不要な高周波雑音等の除去とディエンファシスとを行うための２次のアナログローパスフィルタを実現しているので、回路規模の大幅な低減が可能となっている。
【００７５】
また、半導体集積回路装置１４に予め抵抗Ｒ１が内蔵されているので、ΔΣ変調器９がデルタシグマ変調によって符号列Ｓ２を生成する際に生じるパルス状の高調波ノイズを抵抗Ｒ１で吸収させ、高調波ノイズの放射電力を大幅に抑制することができる。このため、本ラジオ受信機内に設けられている内部回路への高調波ノイズによる悪影響や、周囲の他の電子機器への悪影響を大幅に抑制することができる。
【００７６】
また、ΔΣ変調器９の出力に第１のポストフィルタと第２のポストフィルタを順番に従属接続する構成であるため、半導体集積回路装置１４内の抵抗Ｒ１を必ずしも高精度の抵抗で形成しなくともよく、半導体集積回路装置１４の製造歩留まりを向上させることができる等の効果が得られる。
【００７７】
つまり、例えばピンチ抵抗（ｐｉｎｃｈ ｒｅｓｉｓｔｅｒ）その他の必ずしも高精度の得られない抵抗で抵抗Ｒ１を形成した場合であっても、主に高周波雑音等を除去するために設けられる第１のポストフィルタは、カットオフ周波数ｆｃｂを高い精度に設定しなければならないというものではないため、抵抗Ｒ１と第１のコンデンサＣ１によって十分な雑音除去機能を得ることができる。これに対し、第２のポストフィルタは、適切なディエンファシスを行うためにカットオフ周波数ｆｃａを高い精度で設定する必要がある。しかし、外部接続される抵抗Ｒ２と第２のコンデンサＣ２によってカットオフ周波数ｆｃａを高い精度で設定することができ、抵抗Ｒ１の影響を受けることがない。
【００７８】
このように、第１のポストフィルタを抵抗Ｒ１を用いて構成し、第２のポストフィルタを第１のポストフィルタに従属接続させるという構成にしたことで、高精度の抵抗Ｒ１を形成しなくともよくなり、半導体集積回路装置１４の製造歩留まりを向上させることができる他、設計の自由度を上げられる等の効果が得られる。
【００７９】
なお、抵抗Ｒ１をイオン注入法その他の高精度の得られる製造プロセスで形成する場合には、第１のポストフィルタをディエンファシス用、第２のポストフィルタを雑音除去用とすべく、コンデンサＣ１，Ｃ２及び抵抗Ｒ２の値を設定してもよい。
【００８０】
つまり、抵抗Ｒ１と第１のコンデンサＣ１によってディエンファシスの機能を発揮するフィルタを構成し、それに続く外部抵抗Ｒ２と第２のコンデンサＣ２によって高周波雑音等の除去機能を発揮するフィルタを構成するようにしてもよい。
【００８１】
また、図３（ｂ）に示したように、第２のポストフィルタの出力に、トランジスタＴｒと抵抗ＲＬ１，ＲＬ２で形成されたインピーダンス変換回路が接続されているので、トランジスタＴｒのエミッタに接続されている抵抗ＲＬ１，ＲＬ２の接続点にト例えばーンコントロール回路等の後段回路を接続した場合、電力損失等を生じることなく、アナログ信号Ｓａｕを後段回路に供給することができる。
【００８２】
つまり、仮に上述のインピーダンス変換回路を設けることなく、第２のポストフィルタを構成している抵抗Ｒ２とコンデンサＣ２の接続点に後段回路を接続すると、第２のポストフィルタの出力インピーダンスが高いことからアナログ信号Ｓｏｕｔを効率よく後段回路に供給することができないのに対し、上述のインピーダンス変換回路の出力インビーダンスは極めて低いことから、信号Ｓｏｕｔに相当するアナログ信号Ｓｓｕを効率よく後段回路に供給することができる。
【００８３】
また、Ｄ／Ａ変換すべきデジタル信号Ｓ１がいわゆる小信号の場合でも、高Ｓ／Ｎ且つ歪みの少ないアナログ信号Ｓａｕを生成することができる。
【００８４】
つまり、図１に示した従来のラジオ受信機では、ΔΣ変調器６の前段側にレベル調整用のデジタルアッテネータ４を設けることで、Ｄ／Ａ変換後のアナログ信号Ｓｏｕｔのレベル調整を行っていたが、かかる従来の構成によると、ΔΣ変調器６における１ＬＳＢの分解能に対して、十分に大きくないデジタル信号（すなわち、小信号のデジタル信号）をＤ／Ａ変換することとなった場合、アナログ信号Ｓｏｕｔに歪みが生じたり、ＳＮが悪化する等の問題を招来していた。
【００８５】
これに対し本実施例では、図３に示したように、Ｄ／Ａ変換すべきデジタル信号Ｓ１がいわゆる小信号であっても、そのデジタル信号Ｓ１の有効ビット数を落とすことなくΔΣ変調器９でデルタシグマ変調を行わせ、更に第１，第２のポストフィルタによってアナログ信号Ｓｏｕｔを生じさた後、トランジスタＴｒで増幅してそのエミッタに接続されている抵抗ＲＬ１，ＲＬ２で分圧することで、レベル調整を施したアナログ信号Ｓａｕを出力する。
【００８６】
すなわち、Ｄ／Ａ変換すべきデジタル信号Ｓ１の有効ビット数を落とすことなくＤ／Ａ変換を行い、生成されるアナログ信号Ｓｏｕｔについて抵抗ＲＬ１，ＲＬ２によるレベル調整が行われるので、歪みが無くＳ／Ｎの良いアナログ信号Ｓａｕを生じさせることができる。
【００８７】
以上、本実施形態並びに実施例のＤ／Ａ変換器によれば、デルタシグマ変調後の符号列をローパスフィルタリングするためのポストフィルタ１０，１１を１次のローパスフィルタで構成するので、回路規模の大幅低減が可能である。特に、１次のローパスフィルタは、抵抗Ｒ１，Ｒ２とコンデンサＣ１，Ｃ２とを組み合わせた簡易な回路で構成することができるため、回路規模の大幅低減が可能である。
【００８８】
また、第１，第２のポストフィルタ１０，１１の各カットオフ周波数ｆｃａとｆｃｂの周波数位置を異ならせ、減衰特性Ｇｂ，Ｇａの一部が同じ周波数域を有する（すなわち、減衰特性Ｇｂ，Ｇａの一部が同じ周波数域において重なり合う）ようにしたので、１次のフィルタ特性と２次のフィルタ特性とを併せ持つ所定の２次のフィルタ特性を発揮する減衰特性Ｇａｂを得ることができる。このため、１次のフィルタ特性による減衰特性でディエンファシス、２次のフィルタ特性による急峻な減衰特性で高域をカットして不要な高周波雑音等を除去するという少なくとも２つの処理を一括して行うことができる、回路規模が小さく且つ高機能のＤ／Ａ変換器を提供することが可能である。
【００８９】
このように簡素な構成であっても、高い機能を備えた新規な構成のＤ／Ａ変換器を提供することができるよう優れた効果を発揮するものである。
【図面の簡単な説明】
【図１】従来のラジオ受信機用として提案されているＤ／Ａ変換器を内蔵した半導体集積回路装置の構成並びに特性を示す図である。
【図２】本発明の実施の形態に係るＤ／Ａ変換器の構成及び機能を示す図である。
【図３】本実施例のＤ／Ａ変換器とラジオ受信機並びにラジオ受信機用の半導体集積回路装置の構成を示す図である。
【図４】図３に示されたＤ／Ａ変換器の特性を示す図である。
【符号の説明】
８…Ｄ／Ａ変換器
９…ΔΣ変調器
１０…第１のポストフィルタ
１１…第２のポストフィルタ
１２…信号入力部
１３…ラジオ受信機
１４…半導体集積回路装置
Ｒ１，Ｒ２，ＲＬ１，ＲＬ２…抵抗
Ｃ１，Ｃ２…コンデンサ
Ｔｒ…トランジスタ
【発明の属する技術分野】
本発明は、デジタルアナログ変換器に関するものである。
【０００２】
【従来の技術】
近年、デジタル技術とアナログ技術とを融合させたいわゆる技術のハイブリッド化が図られるようになった。
【０００３】
一例として、放送局から送られてくる放送を受信するスーパーヘテロダイン方式のラジオ受信機について例示すれば、周波数変換器でダウンコンバート等された中間周波信号（ＩＦ信号）をデジタル信号に変換し、そのデジタル信号に対する雑音の除去（ノイズリダクション）や、周波数弁別、ディエンファシス、アッテネーティング等の処理をデジタル信号処理によって行い、最終的にアナログ信号に戻してスピーカ等へ供給することが行われている。
【０００４】
また、高度な機能を備えたデジタル回路とアナログ回路とを１つの半導体集積回路装置（ＬＳＩ等）で形成し、その半導体集積回路装置を利用して上述のラジオ受信機等を実現することが可能となっている。
【０００５】
図１（ａ）は、ハイブリッド化されたスーパーヘテロダイン方式のラジオ受信機用として提案されている従来の半導体集積回路装置１の構成を示したものである。
【０００６】
この半導体集積回路装置１は、アンテナ等を介して得られる受信信号Ｓｉｎを入力する受信部２と、ディエンファシス回路３、デジタルアッテネータ４、ΔΣ変調器（デルタシグマ変調器）６、ポストフィルタ７等が備えられている。
【０００７】
ここで、受信部２は、ＲＦアンプ及び周波数変換器等のアナログ回路と、周波数変換器で生成される中間周波信号をデジタルの信号にアナログデジタル変換するＡ／Ｄ変換器と、そのデジタルの信号に所定のデジタル信号処理を施すことで周波数弁別を行う周波数弁別器やマトリクス回路等を備えて構成されている。
【０００８】
そして、上述の周波数弁別器やマトリクス回路等で検波され生成されたデジタル信号がディエンファシス回路３に供給されている。
【０００９】
ディエンファシス回路３は、いわゆる放送局側でエンファシスされた信号をそのまま再現すると再生音が不自然となることから、上述のデジタル信号に対してディエンファシスを行う。
【００１０】
例えば、ディエンファシス回路３は、図１（ｂ）の特性図にて示すように、所定のカットオフ周波数ｆｃ１（具体的には約２〜３ｋＨｚ）より高い周波数域において約−６ｄＢ／ｏｃｔで減衰量が増加していく減衰特性Ｇ１を有する１次のデジタルローパスフィルタで構成され、この減衰特性Ｇ１によってデジタル信号に対してディエンファシスを行うようになっている。
【００１１】
デジタルアッテネータ４は、ディエンファシス後のデジタル信号を適切なレベルに調整し、レベル調整後のデジタル信号を、次のΔΣ変調器６とポストフィルタ７とで構成されているＤ／Ａ変換器５に供給する。
【００１２】
ここで、ΔΣ変調器６は、デジタルアッテネータ４からのデジタル信号に対して、デルタシグマ変調（Ｄｅｌｔａ Ｓｉｇｍａ ｍｏｄｕｌａｔｉｏｎ）或いはシグマデルタ変調（Ｓｉｇｍａ Ｄｅｌｔａ ｍｏｄｕｌａｔｉｏｎ：ＳＤＭ）と呼ばれる変調を施す。ポストフィルタ７は、ΔΣ変調器６より出力される符号列の高域を除去することで、不要な高周波雑音等を低減したアナログの音声信号Ｓｏｕｔを生成する。
【００１３】
より詳細には、ポストフィルタ７はスイッチトキャパシタフィルタ（ＳｗｉｔｃｈｅｄＣａｐａｃｉｔｏｒ Ｆｉｌｔｅｒ：ＳＣＦ）で構成された高次のローパスフィルタであり、図１（ｃ）に示すような所定のカットオフ周波数ｆｃ２（具体的には約２０〜３０ｋＨｚ）を境にして高域の減衰量が急激に増加する減衰特性Ｇ２を有することにより、不要な高周波雑音等を低減した音声信号Ｓｏｕｔを生成する。
【００１４】
このように、例示したラジオ受信機等においても、デジタル技術とアナログ技術とを融合させたいわゆる技術のハイブリッド化が図られるようになった。
【００１５】
【発明が解決しようとする課題】
ところで、デジタル技術とアナログ技術とのハイブリッド化に際し、上述の如く、ΔΣ変調器６とポストフィルタ７とを組合わせたＤ／Ａ変換器５が広く採用されている。
【００１６】
しかし、ポストフィルタ７がスイッチトキャパシタフィルタで構成されているため、Ｄ／Ａ変換器５の回路規模が大きくなるという問題があった。また、Ｄ／Ａ変換器を半導体集積回路装置で形成すると、ポストフィルタ７の回路規模が大きいことから、コスト高になる等の問題があった。
【００１７】
つまり、スイッチトキャパシタフィルタは、多数の抵抗とコンデンサを利用して、所定の時定数の下で電荷結合を行わせることで、フィルタの機能を発揮する構成となっている。このことから、特にＤ／Ａ変換器を半導体集積回路装置として形成する場合、抵抗とコンデンサを高い相対精度で形成することができるという半導体製造プロセスの特長を効果的に利用できる等の理由から、スイッチトキャパシタフィルタが用いられている。
【００１８】
しかし、スイッチトキャパシタフィルタは、上述の如く、多数の抵抗とコンデンサ、及び電荷結合の制御を行うための多数のスイッチング素子等を必要とするため、回路規模が大きくなるという問題があった。
【００１９】
また、プリエンファシスの施されているデジタル信号をＤ／Ａ変換するような場合、ΔΣ変調器６の後段側に従属接続される上述のポストフィルタ（スイッチトキャパシタフィルタ）７の他に、ΔΣ変調器６の前段側にディエンファシス回路（デジタルローパスフィルタ）３が別途設けられており、回路規模が更に大きくなる等の問題があった。
【００２０】
本発明は、このような上記例示した従来技術の課題に鑑みてなされたものであり、新規な構成を有するＤ／Ａ変換器を提供することを目的とする。
【００２１】
【課題を解決するための手段】
請求項１に記載のデジタルアナログ変換器は、デジタル信号をアナログ信号に変換するデジタルアナログ変換器であって、前記デジタル信号に対しデルタシグマ変調を施すことで符号列を生成する変調器と、前記符号列に対しローパスフィルタリングを行う１次の減衰特性を有する第１のポストフィルタと、前記第１のポストフィルタより出力される信号に対しローパスフィルタリングを行うことで前記アナログ信号を出力する１次の減衰特性を有する第２のポストフィルタとを備え、前記第１，第２のポストフィルタの前記夫々の減衰特性の一部が同じ周波数域を有することを特徴とする。
【００２２】
【発明の実施の形態】
本発明の好適な実施の形態を図２を参照して説明する。なお、図２（ａ）は本実施形態のＤ／Ａ変換器の構成を示すブロック図、図２（ｂ）は本Ｄ／Ａ変換器の機能を説明するための図である。
【００２３】
図２（ａ）において、本Ｄ／Ａ変換器８は、Ｄ／Ａ変換すべきデジタル信号Ｓ１に対してデルタシグマ変調を施すΔΣ変調器９と、ΔΣ変調器９より出力される符号列Ｓ２をローパスフィルタリングする第１のポストフィルタ１０と、第１のポストフィルタ１０より出力される信号Ｓ３を更にローパスフィルタリングする第２のポストフィルタ１１とを備えて構成されている。
【００２４】
そして、所定の信号入力部１２から、Ｄ／Ａ変換すべきデジタル信号Ｓ１が供給されると、上述のデルタシグマ変調とローパスフィルタリングによってＤ／Ａ変換を行い、Ｄ／Ａ変換したアナログ信号Ｓｏｕｔを出力する。
【００２５】
ここで、上述の信号入力部１２は、本Ｄ／Ａ変換器８を使用してＤ／Ａ変換を行う様々な電子機器の仕様等に応じて設けられる。
【００２６】
一具体例として、例えばデジタルラジオ等と称されているＦＭラジオ受信機等その他のハイブリッド化されたラジオ受信機１３に本Ｄ／Ａ変換器８を設ける場合には、到来電波からデジタルの検波信号等を生成する受信部が信号入力部１２として設けられ、その受信部から出力されるデジタル信号Ｓ１をＤ／Ａ変換する。
【００２７】
つまり、ラジオ受信機１３の場合、上述の信号入力部１２は、アンテナ等を介して得られる受信信号Ｓｉｎから検波信号等を生成するための、ＲＦアンプ、周波数変換器、Ａ／Ｄ変換器、周波数弁別器、マトリクス回路等を備えて構成される。
【００２８】
そして、そのＡ／Ｄ変換器でアナログデジタル変換されたデジタルの信号に対して所定のデジタル信号処理を施すことによって生じる検波信号等のデジタル信号Ｓ１をΔΣ変調器９に供給する。
【００２９】
第１のポストフィルタ１０は、１次のアナログローパスフィルタであり、例えば抵抗とコンデンサを組み合わせた簡易な回路で構成されている。
【００３０】
また、第２のポストフィルタ１１も同様に、１次のアナログローパスフィルタであり、抵抗とコンデンサを組み合わせた簡易な回路で構成されている。
【００３１】
つまり、図２（ｂ）に例示するように、第１のポストフィルタ１０は、高域のカットオフ周波数ｆｃｂより高い周波数域において約−６ｄＢ／ｏｃｔで減衰量が大きくなっていく減衰特性Ｇｂを有する１次のアナログローパスフィルタで形成されている。
【００３２】
第２のポストフィルタ１１も同様に、高域のカットオフ周波数ｆｃａより高い周波数域において約−６ｄＢ／ｏｃｔで減衰量が大きくなっていく減衰特性Ｇａを有する１次のアナログローパスフィルタで形成されている。
【００３３】
更に、図２（ｂ）に示されているように、上述のカットオフ周波数ｆｃａとｆｃｂは、ｆｃａ＜ｆｃｂの関係を満足するように設定され、その結果、第１のポストフィルタ１０の減衰量がほぼ最大になるときの最大周波数ｆＨｂと第２のポストフィルタ１１の減衰量がほぼ最大になるときの最大周波数ｆＨａも、ｆＨａ＜ｆＨｂの関係になっている。
【００３４】
更に、第１のポストフィルタ１０のカットオフ周波数ｆｃｂは、第２のポストフィルタ１１のカットオフ周波数ｆｃａと最大周波数ｆＨａとの間の周波数範囲内に設定されている。
【００３５】
次に、かかる構成を有するＤ／Ａ変換器８の動作を説明する。
【００３６】
Ｄ／Ａ変換すべきデジタル信号Ｓ１がΔΣ変調器９に供給されると、デルタシグマ変調された符号列Ｓ２がΔΣ変調器９より第１のポストフィルタ１０へ出力される。
【００３７】
第１のポストフィルタ１０では、減衰特性Ｇｂに基づいて符号列Ｓ２を減衰させ、それによってカットオフ周波数ｆｃｂより高い不要な高周波雑音等を−６ｄＢ／ｏｃｔの減衰率で減衰させる。
【００３８】
次に、第２のポストフィルタ１１が、第１のポストフィルタ１０より出力される信号Ｓ３を減衰特性Ｇａに基づいて更に減衰させ、それによって、カットオフ周波数ｆｃａより高い周波数成分を−６ｄＢ／ｏｃｔの減衰率で減衰させ、その減衰させた信号をアナログ信号Ｓｏｕｔとして出力する。
【００３９】
ここで、カットオフ周波数ｆｃａとｆｃｂは異なっており、更にカットオフ周波数ｆｃｂがカットオフ周波数ｆｃａと最大周波数ｆＨａとの間の周波数範囲内に設定されているため、減衰特性ＧａとＧｂの一部が同じ周波数域を有している。したがって、減衰特性ＧａとＧｂとの合成された減衰特性Ｇａｂは、図２（ｂ）に例示するように、第１，第２のポストフィルタ１０，１１の合成された減衰特性Ｇａｂは、カットオフ周波数ｆｃａ以下の周波数では減衰量が約０ｄＢ、カットオフ周波数ｆｃａ，ｆｃｂ間の周波数範囲では約−６ｄＢ／ｏｃｔの減衰率、カットオフ周波数ｆｃｂを超える周波数域では約−１２ｄＢ／ｏｃｔの減衰率となる。
【００４０】
したがって、符号列Ｓ２が第１，第２のポストフィルタ１０，１１を通過する間に、カットオフ周波数ｆｃｂより高い不要な高周波雑音等を約−１２ｄＢ／ｏｃｔの急峻な減衰率（すなわち、２次のフィルタ特性）によって除去し、更にカットオフ周波数ｆｃａ，ｆｃｂ間の周波数範囲では約−６ｄＢ／ｏｃｔの減衰率（すなわち、１次のフィルタ特性）によってディエンファシスを行う。
【００４１】
このため、予めプリエンファシスの施された符号列Ｓ２が入力されると、不要な高周波雑音等の除去とディエンファシスとを一括して行い、高品位のアナログ信号Ｓｏｕｔを出力する。
【００４２】
このように、本実施形態のＤ／Ａ変換器８によれば、第１，第２のポストフィルタ１０，１１が１次のローパスフィルタであるため、例えば抵抗とコンデンサとを組み合わせた簡易な回路で実現することが可能であることから、回路規模の大幅低減が可能である。
【００４３】
更に、上述したように、第１，第２のポストフィルタ１０，１１の各カットオフ周波数ｆｃａとｆｃｂの周波数位置が異なっているため、不要な高周波雑音等に対しては急峻な２次のフィルタ特性によって適切に除去することができ、ディエンファシスについては、１次のフィルタ特性によって適切なディエンファシスを行うことができるという優れた効果を発揮する。
【００４４】
また、第１，第２のポストフィルタ１０，１１は、低次のローパスフィルタであることから、高次のポストフィルタによって減衰特性Ｇａｂと同等の減衰特性を実現する場合に較べて、フィルタ全体の動作の安定化を図ることができる等の効果が得られる。
【００４５】
また、従来技術として説明した従来のＤ／Ａ変換器（図１参照）では、ΔΣ変調器６の後段側に設けられているポストフィルタ（高次のローパスフィルタ）７は、高域の不要雑音成分等を除去するために設けられており、デエンファシスのためのフィルタではない。そのため、デエンファシスを行うためにΔΣ変調器６の前段側にディエンファシス回路（１次のデジタルローパスフィルタ）３を設ける必要があった。
【００４６】
これに対し、本実施形態のＤ／Ａ変換器（図２参照）は、不要な高周波雑音等の除去とデエンファシスとを、ΔΣ変調器９の後段側に接続した第１，第２のポストフィルタ１０，１１で行い、１次の減衰特性Ｇｂ，Ｇａを巧みに合成することで、不要な高周波雑音等の除去に必要な急峻な減衰特性と、デエンファシスに必要な所定の減衰特性とを有する減衰特性Ｇａｂを得るようにしている。
【００４７】
したがって、本実施形態のＤ／Ａ変換器８は、従来とは異なった構成によって高周波雑音等の除去とデエンファシスを行い、更に高周波雑音等の除去機能とデエンファシスの機能とを併せ持ったポストフィルタを合理的に実現するための新規な技術手段を提供するものとなっている。
【００４８】
なお、以上に述べた実施形態では、２個のポストフィルタ１０，１１によって、所望の減衰特性Ｇａｂを得ることとしているが、これら２個のポストフィルタに限定されるものではない。
【００４９】
第１，第２のポストフィルタ１０，１１に対し、更に１又は複数個の低次のフィルタを従属接続等してもよい。
【００５０】
そして、第１，第２のポストフィルタ１０，１１と従属接続した低次のフィルタとの夫々の抵抗とコンデンサの値を適宜調節して互いのカットオフ周波数を決め、夫々のカットオフ周波数と夫々の減衰特性が各フィルタ間で重なり合うように設定してもよい。
【００５１】
かかる構成によると、アナログ信号Ｓｏｕｔの周波数特性を様々に調整することができ、ディエンファシスのみならず、例えばイコライザ等の機能やその他周波数特性を様々に調整するための機能を付加することが可能である。
【００５２】
また、低次のフィルタを従属接続しても回路規模の低減が可能であり、また、フィルタ全体の動作の安定化を図ることも可能である。
【００５３】
【実施例】
次に、図３及び図４を参照して、より具体的な実施例を説明する。
【００５４】
なお、本実施例は、ハイブリッド化したＦＭラジオ受信機に関するものである。また、図３及び図４において、図２に相当する部分を同一符号で示している。
【００５５】
図３（ａ）は、本実施例のラジオ受信機用に開発された半導体集積回路装置１４の構成を示すブロック図である。
【００５６】
この半導体集積回路装置１４は、アンテナで受信された受信信号Ｓｉｎを入力する入力端子Ｉｎ、入力端子Ｉｎに接続された信号入力部１２、ΔΣ変調器９、ΔΣ変調器９と出力端子ＯＵＴとの間に接続された抵抗Ｒ１を備えて形成されている。
【００５７】
信号入力部１２は、受信信号Ｓｉｎから検波信号等を生成するＦＭ受信部となっている。
【００５８】
つまり、信号入力部１２は、放送局等からの到来電波を受信してＦＭ検波信号（ＦＭ復調信号とも呼ばれている）等を生成すべく、ＲＦアンプ及び周波数変換器等のアナログ回路と、周波数変換器で生成される中間周波信号（ＩＦ信号）をアナログデジタル変換するＡ／Ｄ変換器と、Ａ／Ｄ変換器から出力されるデジタルの信号に所定のデジタル信号処理を施すことで周波数弁別を行う周波数弁別器やマトリクス回路等を備えて構成されている。
【００５９】
そして、上述の周波数弁別器やマトリクス回路等で生成されるＦＭ検波信号等が、Ｄ／Ａ変換すべきデジタル信号Ｓ１として、ΔΣ変調器９に供給される。
【００６０】
抵抗Ｒ１は、半導体製造プロセスによって本半導体集積回路装置１４に予め形成されている、いわゆる半導体素子としての内部抵抗であり、ΔΣ変調器９より出力される符号列Ｓ２を出力端子ＯＵＴへ送出する。
【００６１】
このように、上述したＦＭ検波信号等を生成するためのＲＦアンプ乃至マトリクス回路等の構成要素を備えた信号入力部１２とΔΣ変調器４及び抵抗Ｒ１が半導体集積回路装置１４として形成されている。
【００６２】
そして、かかる構成を有する半導体集積回路装置１４に所定の電子素子を外部接続等することで、図３（ｂ）に示す本実施例のラジオ受信機が形成されている。
【００６３】
すなわち、図３（ｂ）において、半導体集積回路装置１４の出力端子ＯＵＴと本ラジオ受信機のグランド端子ＧＮＤ間に第１のコンデンサＣ１が接続され、更に、出力端子ＯＵＴとグランド端子ＧＮＤ間に、外部抵抗Ｒ２と第２のコンデンサＣ２とが直列接続されている。
【００６４】
更に、外部抵抗Ｒ２と第２のコンデンサＣ２との接続点にトランジスタ（ＰＮＰトランジスタ）Ｔｒのベースが接続されると共に、トランジスタＴｒのエミッタが抵抗ＲＬ２，ＲＬ１を介して電源端子Ｖｃｃに接続され、更にそのコレクタが上述のグランド端子ＧＮＤに接続されている。
【００６５】
次に、かかる構成を有する本ラジオ受信機の動作を説明する。
【００６６】
放送局からの到来電波をアンテナで受信し、その受信信号Ｓｉｎが信号入力部（ＦＭ受信部）１２に供給されると、Ｄ／Ａ変換すべきデジタル信号Ｓ１が、信号入力部１２からΔΣ変調器９へ供給される。
【００６７】
ΔΣ変調器９では、デジタル信号Ｓ１に対してデルタシグマ変調（シグマデルタ変調とも呼ばれている）を施すことにより、符号列Ｓ２を生成して出力する。
【００６８】
ここで、半導体集積回路装置１４内に予め形成されている抵抗Ｒ１と、外付けされた第１のコンデンサＣ１とによって、第１のポストフィルタが構成され、更に外付け抵抗Ｒ２と第２のコンデンサＣ２とによって第２のポストフィルタが構成されている。
【００６９】
より詳細には、図４（ａ）の特性図にて示すように、上述の第１のポストフィルタは、抵抗Ｒ１と第１のコンデンサＣ１とによって、カットオフ周波数ｆｃｂが約２０〜約３０ｋＨｚの範囲内の周波数に設定され、そのカットオフ周波数ｆｃｂより高い周波数域では約−６ｄＢ／ｏｃｔで減衰量が変化する減衰特性Ｇｂを有する１次のアナログローパスフィルタとして形成されている。
【００７０】
また、上述の第２のポストフィルタは、外部抵抗Ｒ２と第２のコンデンサＣ２とによって、カットオフ周波数ｆｃａが約２〜約３ｋＨｚの範囲内の周波数に設定され、そのカットオフ周波数ｆｃａより高い周波数域では約−６ｄＢ／ｏｃｔで減衰量が変化する減衰特性Ｇａを有する１次のアナログローパスフィルタとして形成されている。
【００７１】
したがって、減衰特性Ｇｂに従って減衰された信号Ｓ３が出力端子ＯＵＴに現れ、更に減衰特性Ｇａに従って減衰された信号Ｓｏｕｔが、外部抵抗Ｒ２と第２のコンデンサＣ２との接続点に現れる。
【００７２】
更に、図４（ｂ）に示すように、抵抗Ｒ１，Ｒ２とコンデンサＣ１，Ｃ２とによって、減衰特性Ｇａｂを有する２次のローパスフィルタが実現されているため、カットオフ周波数ｆｃｂより高い不要な高周波雑音等が除去され、更にディエンファシスの施されたアナログ信号Ｓｏｕｔが外部抵抗Ｒ２と第２のコンデンサＣ２との接続点に現れる。
【００７３】
そして、トランジスタＴｒがアナログ信号Ｓｏｕｔを増幅し、抵抗ＲＬ１，ＲＬ２によってレベル調整を施したアナログ信号Ｓａｕを出力する。そして、アナログ信号Ｓａｕに基づいてスピーカ等を駆動することで音を再生する。
【００７４】
このように、本実施例のラジオ受信機は、予め抵抗Ｒ１が形成されている半導体集積回路装置１４に、外部抵抗Ｒ２とコンデンサＣ１，Ｃ２を接続するだけの簡易な回路構成で、不要な高周波雑音等の除去とディエンファシスとを行うための２次のアナログローパスフィルタを実現しているので、回路規模の大幅な低減が可能となっている。
【００７５】
また、半導体集積回路装置１４に予め抵抗Ｒ１が内蔵されているので、ΔΣ変調器９がデルタシグマ変調によって符号列Ｓ２を生成する際に生じるパルス状の高調波ノイズを抵抗Ｒ１で吸収させ、高調波ノイズの放射電力を大幅に抑制することができる。このため、本ラジオ受信機内に設けられている内部回路への高調波ノイズによる悪影響や、周囲の他の電子機器への悪影響を大幅に抑制することができる。
【００７６】
また、ΔΣ変調器９の出力に第１のポストフィルタと第２のポストフィルタを順番に従属接続する構成であるため、半導体集積回路装置１４内の抵抗Ｒ１を必ずしも高精度の抵抗で形成しなくともよく、半導体集積回路装置１４の製造歩留まりを向上させることができる等の効果が得られる。
【００７７】
つまり、例えばピンチ抵抗（ｐｉｎｃｈ ｒｅｓｉｓｔｅｒ）その他の必ずしも高精度の得られない抵抗で抵抗Ｒ１を形成した場合であっても、主に高周波雑音等を除去するために設けられる第１のポストフィルタは、カットオフ周波数ｆｃｂを高い精度に設定しなければならないというものではないため、抵抗Ｒ１と第１のコンデンサＣ１によって十分な雑音除去機能を得ることができる。これに対し、第２のポストフィルタは、適切なディエンファシスを行うためにカットオフ周波数ｆｃａを高い精度で設定する必要がある。しかし、外部接続される抵抗Ｒ２と第２のコンデンサＣ２によってカットオフ周波数ｆｃａを高い精度で設定することができ、抵抗Ｒ１の影響を受けることがない。
【００７８】
このように、第１のポストフィルタを抵抗Ｒ１を用いて構成し、第２のポストフィルタを第１のポストフィルタに従属接続させるという構成にしたことで、高精度の抵抗Ｒ１を形成しなくともよくなり、半導体集積回路装置１４の製造歩留まりを向上させることができる他、設計の自由度を上げられる等の効果が得られる。
【００７９】
なお、抵抗Ｒ１をイオン注入法その他の高精度の得られる製造プロセスで形成する場合には、第１のポストフィルタをディエンファシス用、第２のポストフィルタを雑音除去用とすべく、コンデンサＣ１，Ｃ２及び抵抗Ｒ２の値を設定してもよい。
【００８０】
つまり、抵抗Ｒ１と第１のコンデンサＣ１によってディエンファシスの機能を発揮するフィルタを構成し、それに続く外部抵抗Ｒ２と第２のコンデンサＣ２によって高周波雑音等の除去機能を発揮するフィルタを構成するようにしてもよい。
【００８１】
また、図３（ｂ）に示したように、第２のポストフィルタの出力に、トランジスタＴｒと抵抗ＲＬ１，ＲＬ２で形成されたインピーダンス変換回路が接続されているので、トランジスタＴｒのエミッタに接続されている抵抗ＲＬ１，ＲＬ２の接続点にト例えばーンコントロール回路等の後段回路を接続した場合、電力損失等を生じることなく、アナログ信号Ｓａｕを後段回路に供給することができる。
【００８２】
つまり、仮に上述のインピーダンス変換回路を設けることなく、第２のポストフィルタを構成している抵抗Ｒ２とコンデンサＣ２の接続点に後段回路を接続すると、第２のポストフィルタの出力インピーダンスが高いことからアナログ信号Ｓｏｕｔを効率よく後段回路に供給することができないのに対し、上述のインピーダンス変換回路の出力インビーダンスは極めて低いことから、信号Ｓｏｕｔに相当するアナログ信号Ｓｓｕを効率よく後段回路に供給することができる。
【００８３】
また、Ｄ／Ａ変換すべきデジタル信号Ｓ１がいわゆる小信号の場合でも、高Ｓ／Ｎ且つ歪みの少ないアナログ信号Ｓａｕを生成することができる。
【００８４】
つまり、図１に示した従来のラジオ受信機では、ΔΣ変調器６の前段側にレベル調整用のデジタルアッテネータ４を設けることで、Ｄ／Ａ変換後のアナログ信号Ｓｏｕｔのレベル調整を行っていたが、かかる従来の構成によると、ΔΣ変調器６における１ＬＳＢの分解能に対して、十分に大きくないデジタル信号（すなわち、小信号のデジタル信号）をＤ／Ａ変換することとなった場合、アナログ信号Ｓｏｕｔに歪みが生じたり、ＳＮが悪化する等の問題を招来していた。
【００８５】
これに対し本実施例では、図３に示したように、Ｄ／Ａ変換すべきデジタル信号Ｓ１がいわゆる小信号であっても、そのデジタル信号Ｓ１の有効ビット数を落とすことなくΔΣ変調器９でデルタシグマ変調を行わせ、更に第１，第２のポストフィルタによってアナログ信号Ｓｏｕｔを生じさた後、トランジスタＴｒで増幅してそのエミッタに接続されている抵抗ＲＬ１，ＲＬ２で分圧することで、レベル調整を施したアナログ信号Ｓａｕを出力する。
【００８６】
すなわち、Ｄ／Ａ変換すべきデジタル信号Ｓ１の有効ビット数を落とすことなくＤ／Ａ変換を行い、生成されるアナログ信号Ｓｏｕｔについて抵抗ＲＬ１，ＲＬ２によるレベル調整が行われるので、歪みが無くＳ／Ｎの良いアナログ信号Ｓａｕを生じさせることができる。
【００８７】
以上、本実施形態並びに実施例のＤ／Ａ変換器によれば、デルタシグマ変調後の符号列をローパスフィルタリングするためのポストフィルタ１０，１１を１次のローパスフィルタで構成するので、回路規模の大幅低減が可能である。特に、１次のローパスフィルタは、抵抗Ｒ１，Ｒ２とコンデンサＣ１，Ｃ２とを組み合わせた簡易な回路で構成することができるため、回路規模の大幅低減が可能である。
【００８８】
また、第１，第２のポストフィルタ１０，１１の各カットオフ周波数ｆｃａとｆｃｂの周波数位置を異ならせ、減衰特性Ｇｂ，Ｇａの一部が同じ周波数域を有する（すなわち、減衰特性Ｇｂ，Ｇａの一部が同じ周波数域において重なり合う）ようにしたので、１次のフィルタ特性と２次のフィルタ特性とを併せ持つ所定の２次のフィルタ特性を発揮する減衰特性Ｇａｂを得ることができる。このため、１次のフィルタ特性による減衰特性でディエンファシス、２次のフィルタ特性による急峻な減衰特性で高域をカットして不要な高周波雑音等を除去するという少なくとも２つの処理を一括して行うことができる、回路規模が小さく且つ高機能のＤ／Ａ変換器を提供することが可能である。
【００８９】
このように簡素な構成であっても、高い機能を備えた新規な構成のＤ／Ａ変換器を提供することができるよう優れた効果を発揮するものである。
【図面の簡単な説明】
【図１】従来のラジオ受信機用として提案されているＤ／Ａ変換器を内蔵した半導体集積回路装置の構成並びに特性を示す図である。
【図２】本発明の実施の形態に係るＤ／Ａ変換器の構成及び機能を示す図である。
【図３】本実施例のＤ／Ａ変換器とラジオ受信機並びにラジオ受信機用の半導体集積回路装置の構成を示す図である。
【図４】図３に示されたＤ／Ａ変換器の特性を示す図である。
【符号の説明】
８…Ｄ／Ａ変換器
９…ΔΣ変調器
１０…第１のポストフィルタ
１１…第２のポストフィルタ
１２…信号入力部
１３…ラジオ受信機
１４…半導体集積回路装置
Ｒ１，Ｒ２，ＲＬ１，ＲＬ２…抵抗
Ｃ１，Ｃ２…コンデンサ
Ｔｒ…トランジスタ
Claims (9)
- デジタル信号をアナログ信号に変換するデジタルアナログ変換器であって、
前記デジタル信号に対しデルタシグマ変調を施すことで符号列を生成する変調器と、
前記符号列に対しローパスフィルタリングを行う１次の減衰特性を有する第１のポストフィルタと、
前記第１のポストフィルタより出力される信号に対しローパスフィルタリングを行うことで前記アナログ信号を出力する１次の減衰特性を有する第２のポストフィルタとを備え、
前記第１，第２のポストフィルタの前記夫々の減衰特性の一部が同じ周波数域を有することを特徴とするデジタルアナログ変換器。 - 前記第１のポストフィルタのカットオフ周波数は、前記第２のポストフィルタのカットオフ周波数と減衰量が最大となるときの最大周波数との周波数範囲内に設定されていることを特徴とする請求項１に記載のデジタルアナログ変換器。
- 前記第１のポストフィルタのカットオフ周波数は、２０ｋＨｚ乃至３０ｋＨｚの周波数範囲内に設定され、前記第２のポストフィルタのカットオフ周波数は、２ｋＨｚ乃至３ｋＨｚの周波数範囲内に設定されることを特徴とする請求項２に記載のデジタルアナログ変換器。
- 前記第１，第２のポストフィルタは、抵抗と容量素子で形成された１次のアナログローパスフィルタであることを特徴とする請求項１乃至３のいずれか１項に記載のデジタルアナログ変換器。
- 前記第１のポストフィルタを構成する前記抵抗が前記変調器の出力に接続され、前記変調器と共に半導体集積回路装置として形成されていることを特徴とする請求項４に記載のデジタルアナログ変換器。
- 更に、前記第２のポストフィルタの後段に、前記第２のポストフィルタより出力される前記アナログ信号をインピーダンス変換して出力するインピーダンス変換器が接続されていることを特徴とする請求項１に記載のデジタルアナログ変換器。
- 更に、前記インピーダンス変換器より出力されるアナログ信号を電圧分割して出力する分圧抵抗を備えることを特徴とする請求項６に記載のデジタルアナログ変換器。
- 前記半導体集積回路装置は、前記変調器の前段に設けられたＦＭ受信部を備えることを特徴とする請求項５に記載のデジタルアナログ変換器。
- 前記ＦＭ受信部が、受信信号から検波信号を生成するための、ＲＦアンプ、周波数変換器、Ａ／Ｄ変換器、周波数弁別器、マトリクス回路を備えることを特徴とする請求項８に記載のデジタルアナログ変換器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002216959A JP3978744B2 (ja) | 2002-07-25 | 2002-07-25 | デジタルアナログ変換器 |
| DE60322481T DE60322481D1 (de) | 2002-07-25 | 2003-07-23 | Digital-Analog Wandler |
| EP03016798A EP1385268B1 (en) | 2002-07-25 | 2003-07-23 | Digital-to-analog converter |
| US10/625,691 US6853321B2 (en) | 2002-07-25 | 2003-07-24 | Digital-to-analog converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002216959A JP3978744B2 (ja) | 2002-07-25 | 2002-07-25 | デジタルアナログ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004064232A true JP2004064232A (ja) | 2004-02-26 |
| JP3978744B2 JP3978744B2 (ja) | 2007-09-19 |
Family
ID=29997276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002216959A Expired - Fee Related JP3978744B2 (ja) | 2002-07-25 | 2002-07-25 | デジタルアナログ変換器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6853321B2 (ja) |
| EP (1) | EP1385268B1 (ja) |
| JP (1) | JP3978744B2 (ja) |
| DE (1) | DE60322481D1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007007471A1 (ja) * | 2005-07-08 | 2007-01-18 | Pioneer Corporation | ディエンファシス回路及び受信機 |
| JP4747199B2 (ja) * | 2005-12-28 | 2011-08-17 | アナログ デバイスズ インコーポレイテッド | デジタル／アナログ変換器およびローパスフィルタに連続時間ステージとスイッチトキャパシタステージとを併用するアーキテクチャ |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IL165336A0 (en) * | 2002-06-27 | 2006-01-15 | Qualcomm Inc | Filtering applicable to digital to analog converter systems |
| US7071727B2 (en) * | 2003-02-14 | 2006-07-04 | Kyocera Wireless Corp. | Method and apparatus for mitigating radio frequency radiation from a microprocessor bus |
| KR100706829B1 (ko) * | 2005-10-19 | 2007-04-13 | 주식회사 하이닉스반도체 | 반도체 메모리의 파워 업 신호 생성장치 및 방법 |
| US7782237B2 (en) * | 2008-06-13 | 2010-08-24 | The Board Of Trustees Of The Leland Stanford Junior University | Semiconductor sensor circuit arrangement |
| TWI355807B (en) * | 2008-06-26 | 2012-01-01 | Realtek Semiconductor Corp | Digital-to-analog converter for converting 1-bit s |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3798376A (en) * | 1969-12-29 | 1974-03-19 | Rca Corp | Multiplex decoding system |
| DE2814429C3 (de) * | 1978-04-04 | 1980-10-09 | Loewe Opta Gmbh, 1000 Berlin | Empfängerschaltung mit einem Frequenz sytithetisator in nachrichtentechnischen Empfangsgeräten |
| DE3728125A1 (de) * | 1987-08-22 | 1989-03-02 | Broadcast Television Syst | Schaltung zur vermeidung von stoerenden mischprodukten |
| US5087914A (en) * | 1990-08-22 | 1992-02-11 | Crystal Semiconductor Corp. | DC calibration system for a digital-to-analog converter |
| JP3134403B2 (ja) * | 1991-09-09 | 2001-02-13 | オンキヨー株式会社 | デジタル／アナログ変換器 |
| JP2866274B2 (ja) * | 1993-03-19 | 1999-03-08 | ローム株式会社 | 加算装置及びそれを備えたゲーム機器並びに音声機器 |
| US5646621A (en) * | 1994-11-02 | 1997-07-08 | Advanced Micro Devices, Inc. | Delta-sigma ADC with multi-stage decimation filter and gain compensation filter |
| GB9422683D0 (en) * | 1994-11-10 | 1995-01-04 | At & T Wireless Communicat | RF transmitter |
| JP4148992B2 (ja) * | 1995-04-03 | 2008-09-10 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 直角位相信号変換装置 |
| US6124816A (en) * | 1998-06-02 | 2000-09-26 | Cirrus Logic, Inc. | One bit digital to analog converter with relaxed filtering requirements |
| JP3677181B2 (ja) * | 1999-09-06 | 2005-07-27 | 株式会社東芝 | 可変抵抗回路及びｄ／ａ変換器 |
| US6621434B2 (en) * | 2001-06-11 | 2003-09-16 | Analog Devices, Inc. | Method for converting a plurality of signals from one of a digital and analogue form to the other form |
| JP3616878B2 (ja) * | 2002-01-17 | 2005-02-02 | オンキヨー株式会社 | 低域通過フィルタ |
-
2002
- 2002-07-25 JP JP2002216959A patent/JP3978744B2/ja not_active Expired - Fee Related
-
2003
- 2003-07-23 DE DE60322481T patent/DE60322481D1/de not_active Expired - Lifetime
- 2003-07-23 EP EP03016798A patent/EP1385268B1/en not_active Expired - Fee Related
- 2003-07-24 US US10/625,691 patent/US6853321B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007007471A1 (ja) * | 2005-07-08 | 2007-01-18 | Pioneer Corporation | ディエンファシス回路及び受信機 |
| JP4747199B2 (ja) * | 2005-12-28 | 2011-08-17 | アナログ デバイスズ インコーポレイテッド | デジタル／アナログ変換器およびローパスフィルタに連続時間ステージとスイッチトキャパシタステージとを併用するアーキテクチャ |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040119623A1 (en) | 2004-06-24 |
| EP1385268B1 (en) | 2008-07-30 |
| US6853321B2 (en) | 2005-02-08 |
| DE60322481D1 (de) | 2008-09-11 |
| JP3978744B2 (ja) | 2007-09-19 |
| EP1385268A1 (en) | 2004-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8384574B2 (en) | Reconfigurable bandpass delta-sigma modulator | |
| US6861968B2 (en) | Signal processing system with baseband noise modulation and noise filtering | |
| US7253758B2 (en) | Third order sigma-delta modulator | |
| US20040002318A1 (en) | Apparatus and method for calibrating image rejection in radio frequency circuitry | |
| US20120139764A1 (en) | Continuous Time Sigma-Delta ADC with Embedded Low-Pass Filter | |
| JP3122793B2 (ja) | 同一チャネル干渉を低減する方法および非線形フィルタ | |
| US20010040930A1 (en) | Multi-band direct sampling receiver | |
| JP2001519107A (ja) | 自動ケーブル等化器、ａｇｃシステム、及び、ｄｃレストアラが改良された、直列デジタル・データ通信用受信機 | |
| US20040233085A1 (en) | Output filter for delta sigma modulator and digital signal processor provided with the same | |
| US9257953B2 (en) | Digital equalizing filters with fixed phase response | |
| JP2008205962A (ja) | フィルタ回路 | |
| JP3978744B2 (ja) | デジタルアナログ変換器 | |
| US20040213356A1 (en) | Combined digital-to-analog converter and signal filter | |
| JPH09233592A (ja) | デジタル方式マイクロフォン装置および音声信号伝送装置 | |
| US5408233A (en) | Noise source for an analog-to-digital converter | |
| JP2003198981A (ja) | Ａｇｃ制御型中間周波増幅回路 | |
| US20030130751A1 (en) | New filter bank for graphics equalizer implementation | |
| WO2009074470A1 (en) | Automatic gain control for delta-sigma modulator | |
| JP2008244507A (ja) | ディエンファシス回路及び受信機 | |
| JP3763402B2 (ja) | スイッチング増幅器 | |
| US7705760B2 (en) | Method and device for the filtering and analogue/digital conversion of analogue signal | |
| WO2023223523A1 (ja) | デルタシグマ変調回路、ディジタル送信回路、及び、ディジタル送信機 | |
| JP3201059B2 (ja) | ディジタルオーディオ信号処理装置及びディジタルネットワーク装置 | |
| JP2005535207A (ja) | 複数の並列な受信手段を備える受信器 | |
| US7398065B1 (en) | Programmable sampling band pass filter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050602 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070404 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070612 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070615 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |