JP3616878B2 - 低域通過フィルタ - Google Patents
低域通過フィルタ Download PDFInfo
- Publication number
- JP3616878B2 JP3616878B2 JP2002340528A JP2002340528A JP3616878B2 JP 3616878 B2 JP3616878 B2 JP 3616878B2 JP 2002340528 A JP2002340528 A JP 2002340528A JP 2002340528 A JP2002340528 A JP 2002340528A JP 3616878 B2 JP3616878 B2 JP 3616878B2
- Authority
- JP
- Japan
- Prior art keywords
- low
- signal
- output
- pass filter
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
Landscapes
- Networks Using Active Elements (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、低域通過フィルタに関し、さらに詳しくは、オーディオ装置における低域通過フィルタに関する。
【０００２】
【従来の技術】
従来、オーディオ装置に入力されたデジタル信号は、オーディオ装置内のデジタル−アナログ変換回路（Ｄｉｇｉｔａｌ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ：以下ＤＡＣと称する）によりアナログ信号に変換される。変換されたアナログ信号はさらに、オーディオ装置内の低域通過フィルタ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ：以下、ＬＰＦと称する）により高周波成分を減衰され、その後オーディオ装置から出力される。
【０００３】
図１７は従来のオーディオ装置におけるＬＰＦの構成を示す回路図である。
【０００４】
図１７を参照して、ＬＰＦ２００は、抵抗素子Ｒ２０１，Ｒ２０２と、コンデンサＣ２０１，Ｃ２０２と、オペアンプＯＰ２０１とを備える。抵抗素子Ｒ２０１とＲ２０２とは直列に接続され、抵抗素子Ｒ２０２の一端はオペアンプＯＰ２０１の非反転入力端子と接続される。抵抗素子Ｒ２０２と接続されていない抵抗素子Ｒ２０１の一端からはアナログ信号が入力される。コンデンサＣ２０１の一端は抵抗素子Ｒ２０１及びＲ２０２の間に接続され、その他端はオペアンプＯＰ２０１の出力端子と接続される。コンデンサＣ２０２の一端はオペアンプＯＰ２０１の非反転入力端子と接続され、その他端は接地電位ノード２０１に接続される。オペアンプＯＰ２０１の反転入力端子はその出力端子と接続される。
【０００５】
オーディオ装置から出力されるアナログ信号の音質を向上させるためには、ＬＰＦがアナログ信号の高周波成分を十分に除去する必要がある。なぜなら高周波成分は音質劣化の原因となるからである。
【０００６】
図１８はＬＰＦ２００から出力されたアナログ信号の波形図である。図１８に示すように、ＬＰＦ２００はアナログ信号から高周波成分を除去しきれない。
【０００７】
さらなる音質向上のため、音質劣化の原因となる高周波成分をさらに除去する必要がある。
【０００８】
音質向上を目的とした発明として特許文献１の発明がある。特許文献１の発明では出力信号の波形をなめらかにすることで音質の向上が図られている。
【０００９】
しかしながら、特許文献１の発明では、未だ高周波成分を十分に除去することができない。従って音質劣化の原因となる高周波成分をさらに除去する必要がある。
【００１０】
【特許文献１】
特許３１３４４０３号公報
【発明が解決しようとする課題】
本発明の目的は、高周波成分の除去能力を高めたＬＰＦを提供することである。
【００１３】
【課題を解決するための手段】
本発明による低域通過フィルタは、入力信号の高周波成分を減衰させてその低周波成分を出力信号として出力する低域通過フィルタであって、差分演算手段と、第１のフィルタ手段と、電圧電流変換手段と、容量手段とを含む。差分演算手段は入力信号から出力信号を減算して差分信号を出力する。第１のフィルタ手段は差分演算手段から出力される差分信号の高周波成分を減衰させてその低周波成分を出力する。電圧電流変換手段は第１のフィルタ手段から出力される電圧を電流に変換する。容量手段は電圧電流変換手段から出力される電流を受けて電荷を蓄積することにより出力信号を生成する。
【００１４】
本発明の低域通過フィルタは差分演算手段の後にフィルタ手段を備えるため、さらに高周波成分の除去能力を高めることができる。さらに、必要な周波数帯域が減衰されることもない。なぜなら、クオリティファクタを上げることができ、周波数特性の通過域でのゲインの減衰を抑制できるからである。
【００１５】
好ましくは、低域通過フィルタはさらに第２のフィルタ手段を備える。第２のフィルタ手段は入力信号の高周波成分を減衰させてその低周波成分を出力する。差分演算手段は第２のフィルタ手段から出力される入力信号の低周波成分から出力信号を減算して差分信号を出力する。
【００１６】
これにより低域通過フィルタはさらに高周波成分の除去能力を高めることができる。なぜならフィルタの次数を上げ、スロープ特性を急峻にすることができるからである。
【００１７】
本発明による低域通過フィルタは、入力信号の高周波成分を減衰させてその低周波成分を出力信号として出力する低域通過フィルタであって、差分演算手段と、サンプルホールド手段と、電圧電流変換手段と、容量手段とを備える。差分演算手段は入力信号から出力信号を減算して差分信号を出力する。サンプルホールド手段は差分演算手段から出力される差分信号をサンプリングしかつホールドする。電圧電流変換手段はサンプルホールド手段から出力される電圧を電流に変換する。容量手段は電圧電流変換手段から出力される電流を受けて電荷を蓄積することにより出力信号を生成する。
【００１８】
この発明の低域通過フィルタはサンプルホールド手段によりノイズとなる高周波成分を十分に除去できる。その結果、高周波成分を十分に除去でき、スロープ特性をより急峻とすることができる。
【００１９】
好ましくは、サンプルホールド手段は複数のサンプルホールド回路と、切換回路とを含む。複数のサンプルホールド回路は互いに異なるタイミングで差分信号をサンプリングしかつホールドする。切換回路は複数のサンプルホールド回路の出力を順に切り換える。
【００２０】
これにより、複数のサンプルホールド回路のうちの１つのサンプルホールド回路がサンプリング指示を受けている間、他の複数のサンプルホールド回路はサンプリング指示を受けない。その結果、サンプリング指示の周期を短くしても、複数のサンプルホールド回路でサンプリングが可能となるため、サンプリングの精度が向上する。サンプリングの誤差を抑制してよりサンプリング周期を短くできるため、出力波形をなめらかにできる。
【００２１】
本発明による低域通過フィルタは第１の低域通過フィルタ手段と、第２の低域通過フィルタ手段とを備える。第１の低域通過フィルタ手段は入力信号の高周波成分を減衰させてその低周波成分を出力する。第２の低域通過フィルタ手段は第１の低域通過フィルタ手段の出力信号の高周波成分を減衰させてその低周波成分を出力する。第１の低域通過フィルタ手段は第１の差分演算手段と、サンプルホールド手段と、第１の電圧電流変換手段と、第１の容量手段とを含む。第１の差分演算手段は入力信号から第１の低域通過フィルタ手段の出力信号を減算して差分信号を出力する。サンプルホールド手段は第１の差分演算手段から出力される差分信号をサンプリングしかつホールドする。第１の電圧電流変換手段はサンプルホールド手段から出力される電圧を電流に変換する。第１の容量手段は第１の電圧電流変換手段から出力される電流を受けて電荷を蓄積することにより前記第１の低域通過フィルタ手段の出力信号を生成する。第２の低域通過フィルタ手段は、第２の差分演算手段と、第２の電圧電流変換手段と、第２の容量手段とを含む。第２の差分演算手段は第１の低域通過フィルタ手段の出力信号から第２の低域通過フィルタ手段の出力信号を減算して差分信号を出力する。第２の電圧電流変換手段は第２の差分演算手段から出力される電圧を電流に変換する。第２の容量手段は電圧電流変換手段から出力される電流を受けて電荷を蓄積することにより第２の低域通過フィルタ手段の出力信号を生成する。
【００２２】
この発明の低域通過フィルタは２つの低域通過フィルタ手段を備える。よって、第１の低域通過フィルタ手段の出力信号はさらに第２の低域通過フィルタ手段で高周波成分が除去される。第１の低域通過フィルタ手段の出力信号はさらに、第２の低域通過フィルタ手段により出力信号の波形をなめらかにすることができる。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳しく説明する。図中同一又は相当部分には同一符号を付してその説明を援用する。
【００２４】
図１は本発明の実施の形態におけるＬＰＦの構成を示す機能ブロック図である。
【００２５】
図１を参照して、ＬＰＦ７００は、差分演算回路２と、電圧電流変換回路３と、コンデンサＣ１とを備える。
【００２６】
ＤＡＣ７は外部から入力されるデジタル信号を受けて、アナログ信号φＡを出力する。差分演算回路２はＤＡＣ７から出力されるアナログ信号φＡと出力ノードＮ１から帰還される出力信号φＢとの差分値を求める。すなわち、差分演算回路２はアナログ信号φＡから出力信号φＢを減算し、差分信号φＣを出力する。
【００２７】
電圧電流変換回路３は差分演算回路２の出力信号を受け、その電圧値を電流値に変換する。
【００２８】
図２は電圧電流変換回路の代表的な回路図である。図２を参照して、電圧電流変換回路３は、抵抗素子Ｒ３１〜Ｒ３６と、オペアンプＯＰ３１とを備える。抵抗素子Ｒ３１の一端はオペアンプＯＰ３１の反転入力端子に接続され、その他端は差分演算回路２の出力信号を受ける。抵抗素子Ｒ３２の一端はオペアンプＯＰ３１の反転入力端子と接続され、他端は抵抗素子Ｒ３３と接続される。抵抗素子Ｒ３３の他端はオペアンプＯＰ３１の出力端子と接続される。抵抗素子Ｒ３４の一端はオペアンプＯＰ３１の出力端子と接続され、その他端は抵抗素子Ｒ３５と接続される。抵抗素子Ｒ３５の他端はオペアンプＯＰ３１の非反転入力端子に入力される。抵抗素子Ｒ３６の一端はオペアンプＯＰ３１の非反転入力端子に接続され、その他端は接地電位ノード２０１に接続される。
【００２９】
図２に示した電圧電流変換回路３は正帰還によって等価的に出力抵抗を高くした定電流回路である。
【００３０】
図１に戻って、コンデンサＣ１の一端は電圧電流変換回路３とノードＮ１で接続され、その他端は接地電位ノード２０１に接続される。コンデンサＣ１は電圧電流変換回路３から出力された電流により充電又は放電される。電圧電流変換回路３とコンデンサＣ１とはフィルタ回路４を構成する。フィルタ回路４は出力ノードＮ１から出力信号φＢを出力する。
【００３１】
以上の回路構成を有するＬＰＦ７００の動作について説明する。
【００３２】
図３はＬＰＦ７００の動作を説明するための波形図である。
【００３３】
図３を参照して、縦軸は電圧Ｖを示し、横軸は時刻ｔを示す。アナログ信号φＡにはノイズとなる高周波成分が含まれる。一方、出力信号φＢはフィルタ回路４により、高周波成分が除去されている。
【００３４】
差分信号φＣは式（１）で表されるとおり、アナログ信号φＡと出力信号φＢとの差分であるため、ノイズとなる高周波成分を含む。
【００３５】
φＣ＝φＡ−φＢ （１）
時刻ｔ１において、差分演算回路２は電圧値０の差分信号φＣを出力する。時刻ｔ１〜時刻ｔ２において式（１）により差分信号φＣは時刻ｔ１’を極小値とした負の関数となる。よって、時刻ｔ１〜時刻ｔ２において、コンデンサＣ１は放電される。その結果、出力信号φＢは下降する。一方、時刻ｔ２〜時刻ｔ３において、式（１）により差分信号φＣは時刻ｔ２’を極大値とした正の関数となる。よって、時刻ｔ２〜時刻ｔ３において、コンデンサＣ１は充電される。その結果、出力信号φＢは上昇する。時刻ｔ３以降の差分信号φＣ及び出力信号φＢの動作は時刻ｔ１〜時刻ｔ３までの動作と同じであるため、その説明は繰り返さない。
【００３６】
以上の動作により、差分演算回路２は、ＬＰＦ７００から出力される出力信号φＢの位相及びレベル（振幅）をほぼアナログ信号φＡと同じとすることができる。ＬＰＦ７００が差分演算回路２を持たない場合は、コンデンサＣ１の電圧が電圧電流変換回路３内のオペアンプＯＰ３１の電源電圧に飽和する。その結果、ＬＰＦは正常な回路動作を行わない。その結果、差分演算回路２を持たないＬＰＦでは、アナログ信号とは位相及びレベルの異なる出力信号が出力されてしまう。
【００３７】
よって、ＬＰＦ７００は、差分演算回路２によりアナログ信号と出力信号との差分値を算出することで、必要な周波数帯域を減衰させることがない。
【００３８】
さらに、ＬＰＦ７００は、差分演算回路２と出力ノードＮ１との間にフィルタ回路４とを備える。また、電圧電流変換回路３は高抵抗であるため、フィルタ回路４の時定数は大きい。その結果、出力信号φＢから高周波成分を十分に除去できる。
【００３９】
図４はこの発明のさらに他の実施の形態によるＬＰＦの構成を示すブロック図である。
【００４０】
図４を参照して、ＬＰＦ４００はＬＰＦ７００と比較してサンプルホールド回路８及び制御回路２０をさらに備える。制御回路２０はサンプルホールド回路８を制御するためのサンプリング信号φＳを出力する。その他の回路構成についてはＬＰＦ７００と同じであるため、その説明は繰り返さない。
【００４１】
図５は図４中のサンプルホールド回路８の詳細な構成を示す回路図である。
【００４２】
図５を参照して、サンプルホールド回路８は第１のホールド回路９と第２のホールド回路１０と切換回路１１とを含む。
【００４３】
第１のホールド回路９と第２のホールド回路１０とは並列に接続され、各々の入力端子にはともに差分信号φＣが入力される。第１のホールド回路９及び第２のホールド回路１０の出力端子はともに切換回路１１と接続される。
【００４４】
第１のホールド回路９はスイッチング素子ＳＷ１とコンデンサＣ２とを含む。スイッチング素子ＳＷ１の一端には差分信号φＣが入力され、他端は切換回路１１に接続される。コンデンサＣ２の一端はスイッチング素子ＳＷ１と切換回路１１との間に接続され、他端は接地電位ノード２０１に接続される。サンプリング信号φＳがＨレベルのとき、第１のホールド回路９内のスイッチング素子ＳＷ１がオンされ、コンデンサＣ２に電荷が蓄積される。また、サンプリング信号φＳがＬレベルのとき、スイッチング素子ＳＷ１はオフされる。第１のホールド回路９から出力される信号を信号φＤ１とする。
【００４５】
第２のホールド回路１０はスイッチング素子ＳＷ２とコンデンサＣ３とを含む。スイッチング素子ＳＷ２の一端には差分信号φＣが入力され、他端は切換回路１１と接続される。コンデンサＣ３の一端はスイッチング素子ＳＷ２と切換回路１１との間に接続され、その他端は接地電位ノード２０１に接続される。サンプリング信号φＳがＬレベルのとき、第２のホールド回路１０内のスイッチング素子ＳＷ２がオンされ、コンデンサＣ３に電荷が蓄積される。サンプリング信号φＳがＨレベルのとき、スイッチング素子ＳＷ２はオフされる。第２のホールド回路１０から出力される信号を信号φＤ２とする。
【００４６】
切換回路１１はスイッチング素子ＳＷ３を含む。スイッチング素子ＳＷ３は入力ノードＮａ及びＮｂと出力ノードＮ２とを備える。サンプリング信号φＳがＬレベルの時にスイッチング素子ＳＷ３内の入力ノードＮａと出力ノードＮ２とが接続される。また、サンプリング信号φＳがＨレベルのときに入力ノードＮｂと出力ノードＮ２とが接続される。スイッチング素子ＳＷ３から出力される信号をφＤとする。
【００４７】
以上の回路構成を有するＬＰＦ４００の動作について説明する。
【００４８】
図６は図４に示したＬＰＦ４００の動作を説明するための波形図である。
【００４９】
図６に示す３つの波形図はそれぞれ差分信号φＣ、サンプルホールド回路８から出力された信号φＤ、出力信号φＢである。
【００５０】
式（１）で示す通り、差分信号φＣはＤＡＣ７から出力されたアナログ信号φＡと出力信号φＢとの差分である。アナログ信号φＡはノイズである高周波成分を含むため、差分信号φＣも高周波成分を含む。
【００５１】
サンプルホールド回路８は制御回路２０から出力されるサンプリング信号φＳに基づいて、差分信号φＣを所定時間ごとにサンプリングし、サンプリングした電圧を保持する。その結果、サンプルホールド回路８は図６に示すように階段状の信号φＤを出力する。
【００５２】
ここで、サンプルホールド回路８の動作について詳細に説明する。
【００５３】
図７は図４中のサンプルホールド回路８の動作を説明するための波形図である。図７を参照して、第１のホールド回路９及び第２のホールド回路１０にはともに差分信号φＣが入力される。
【００５４】
期間Ｔ１では制御回路２０から出力されるサンプリング信号φＳはＨレベルとなる。このとき、第１のホールド回路９内のスイッチング素子ＳＷ１はオンされる。よって、コンデンサＣ２は充電される。その結果、第１のホールド回路９から出力される信号φＤ１は信号φＣと同等の波形となる。一方、第２のホールド回路１０に注目すると、期間Ｔ１ではスイッチング素子ＳＷ２はオフされる。よって、第２のホールド回路１０から出力される信号φＤ２は期間Ｔ１以前にコンデンサＣ３が蓄積した電荷に基づいた電圧となる。その結果、差分信号φＣに含まれていた高周波成分は除去される。切換回路１１はサンプリング信号φＳがＨレベルのため、入力ノードＮｂと出力ノードＮ２とが接続される。よって、切換回路１１は第２のホールド回路１０から出力された信号φＤ２を出力信号φＤとして出力する。
【００５５】
次に、期間Ｔ２では、サンプリング信号φＳはＬレベルとなる。このとき、第１のホールド回路９内のスイッチング素子ＳＷ１はオフされる。よって、信号φＤ１はコンデンサＣ２が期間Ｔ２の直前まで充電された電圧となる。その結果、差分信号φＣに含まれていた高周波成分は除去される。一方、第２のホールド回路１０内のスイッチング素子ＳＷ２はオンされるため、コンデンサＣ３は差分信号φＣにより充電される。切換回路１１内では入力ノードＮａと出力ノードＮ２とが接続される。その結果、信号φＤ１が出力信号φＤとして出力される。
【００５６】
以上の結果、切換回路１１は期間Ｔ１及びＴ２ともに高周波成分が除去されているホールド電圧を出力信号φＤとして出力する。よって、サンプルホールド回路８から出力された信号φＤは図６又は図７に示したような階段状の波形となる。
【００５７】
サンプルホールド回路８は、制御回路２０から出力されるサンプリング信号φＳの周波数により、差分信号φＣから除去する高周波成分を調整できる。すなわち、たとえばサンプリング信号φＳが７００ＫＨｚであれば、７００ＫＨｚよりも大きい周波数の信号が高周波成分として除去される。
【００５８】
図４に戻って、サンプルホールド回路８から出力された信号φＤはフィルタ回路４に入力される。その結果、フィルタ回路４内において階段状の波形はなめらかな出力信号φＢとなる。
【００５９】
このとき、サンプルホールド回路８でのサンプリング周波数が高いほど階段状の波形は細かくなる。その結果、図８に示すようにフィルタ回路４から出力される出力信号φＢの波形図もなめらかになる。
【００６０】
図９は図４に示したＬＰＦ４００の周波数特性を示す図である。なお、サンプリング周波数は７００ＫＨｚとしている。図９を参照して、７００ＫＨｚを超えた辺りからスロープ特性は急峻となる。よって、図４に示したＬＰＦ４００は、ノイズとなる高周波成分を十分に除去することができる。
【００６１】
本実施の形態によるＬＰＦ４００では、サンプルホールド回路８内に２つのホールド回路９，１０を備えている。これにより、一方のホールド回路が保持した電圧を出力している間に、他方のホールド回路はサンプリングを行うことができる。よって、差分信号φＣの電圧のサンプリング期間を短くしても、その電圧値を正確にサンプリングすることができる。なお、図５においては、ホールド回路を２つとしたが、サンプリング期間をより短く、かつ、サンプリングをより正確にするためにホールド回路を２よりも多く備えることもできる。この場合、切換回路１１の入力ノード数はホールド回路数と同じである。
【００６２】
図１０はこの発明のさらに他の実施の形態によるＬＰＦの構成を示す回路図である。
【００６３】
図１０を参照して、ＬＰＦ６００はＬＰＦ７００と比較して、新たにフィルタ回路１２が追加されている。フィルタ回路１２はＤＡＣ７と差分演算回路２との間に接続される。その他の構成については図１と同じであるため、その説明は繰り返さない。
【００６４】
ＬＰＦ６００はフィルタ回路１２とフィルタ回路４とを備える。よって、ＬＰＦ６００は２次のフィルタ回路となる。一般的にＬＰＦはその次数を上げることで、スロープ特性を急峻とすることができる。よって、ＬＰＦ６００はノイズとなる高周波成分をより除去できる。
【００６５】
図１１は本発明のさらに他の実施の形態におけるＬＰＦの構成を示す回路図である。図１１を参照して、ＬＰＦ１００は、差分演算回路２と、電圧電流変換回路３と、フィルタ回路１５と、コンデンサＣ１とを備える。
【００６６】
フィルタ回路１５は差分演算回路２と電流電圧変換回路３との間に接続される。その他の回路構成については図１と同じであるため、その説明は繰り返さない。
【００６７】
次に、ＬＰＦ１００内のフィルタ回路１５の動作について説明する。
【００６８】
初めに、図１１に示すＬＰＦ１００の周波数特性と、図１０に示すようにフィルタ回路１２を差分演算回路２の前に挿入したＬＰＦ６００の周波数特性との違いについて説明する。
【００６９】
図１２はＬＰＦ１００とＬＰＦ６００の周波数特性を示した図である。
【００７０】
周波数特性ＦＡはＬＰＦ１００の周波数特性である。また、周波数特性ＦＢはＬＰＦ６００の周波数特性である。
【００７１】
図１２に示すように、周波数特性ＦＡのスロープ特性と周波数特性ＦＢのスロープ特性とはほぼ等しくなる。なぜなら、ＬＰＦ１００及びＬＰＦ６００ともに２次のフィルタを構成するからである。
【００７２】
しかしながら、周波数特性ＦＡの通過域のゲインの減衰は周波数特性ＦＢのゲインの減衰よりも抑えられている。この理由について以下説明する。
【００７３】
ＬＰＦの周波数特性を規定するファクタとして、クオリティファクタ（以下Ｑ値と称する）がある。Ｑ値を上げた場合、周波数特性の通過域の電気信号を増幅する効果が現れる。よって、Ｑ値を自由に上げれれば、周波数特性の通過域のゲインの減衰を抑えることができる。
【００７４】
一般にＬＰＦの伝達関数Ａｖは以下の式で表される。
【数１】
【００７５】
ここで、ｓはラプラス変換子、ω０は遮断周波数、ＱはＱ値、Ｈは利得係数を示す。以下、Ｈ＝１として計算する。
【００７６】
アナログ信号φＡの電圧をＶｉとし、出力信号φＢの電圧をＶ０とすると、ＬＰＦ１００の伝達関数Ａｖ１００は以下の式となる。
【数２】
【００７７】
ここで、Ｒ１は抵抗素子Ｒ１の抵抗値を、Ｃ１はコンデンサＣ１の容量を、Ｃ４はコンデンサＣ４の容量を、Ｇは電圧電流変換回路３の電圧電流変換定数を示す。
【００７８】
式（２）と式（３）とから、ＬＰＦ１００のＱ値（Ｑ１００）を求めると以下の式となる。
【数３】
【００７９】
式（４）より、抵抗値Ｒ１、容量Ｃ１，Ｃ４、電圧電流変換定数Ｇの組み合わせでＬＰＦ１００のＱ値を上げることができる。
【００８０】
次に、ＬＰＦ６００の伝達関数Ａｖ６００を求めると以下の式となる。
【数４】
【００８１】
式（２）と式（５）とからＬＰＦ６００のＱ値（Ｑ６００）は以下の式となる。
【数５】
【００８２】
式（６）より、ＬＰＦ６００のＱ値は、Ｒ１，Ｃ１，Ｃ４，Ｇの組み合わせによっても１／√２よりも大きい値とはならない。
【００８３】
以上より、差分演算回路２の後にフィルタ回路１５を挿入したＬＰＦ１００の方が差分演算回路２の前にフィルタ回路１２を挿入したＬＰＦ６００よりも、Ｑ値を上げることができる。よって、周波数特性ＦＡの方が周波数特性ＦＢよりも通過域のゲインの減衰を抑えることができる。
【００８４】
次に、図１１に示したＬＰＦ１００の周波数特性と、図１に示すようにＬＰＦ１００からフィルタ回路１５を除いたＬＰＦ７００の周波数特性との違いについて説明する。
【００８５】
図１３はＬＰＦ１００とＬＰＦ７００の周波数特性を示した図である。
【００８６】
図１３を参照して、ＬＰＦ７００は１次フィルタであるのに対し、ＬＰＦ１００は２次フィルタであるため周波数特性ＦＡの方がＬＰＦ７００の周波数特性ＦＣよりそのスロープ特性が急峻となっている。
【００８７】
さらに、周波数特性ＦＡの方が周波数特性ＦＣよりも通過域のゲインの減衰を抑制している。これは、１次フィルタであるＬＰＦ７００では周波数特性の通過域のゲインを調整することができないが、２次フィルタであるＬＰＦ１００はＱ値を上げることで、周波数特性の通過域のゲインを抑制するように調整ができるからである。
【００８８】
以上より、ＬＰＦ１００は差分演算回路２の後にフィルタ回路１５を備えることで、周波数特性の通過域のゲインの減衰を抑制することができる。その結果、ＬＰＦ１００はノイズとしての高周波成分を除去できる。
【００８９】
図１４はこの発明の他の実施の形態によるＬＰＦの構成を示す回路図である。
【００９０】
図１４を参照して、ＬＰＦ２００はＬＰＦ１００と比較して、ＤＡＣ７と差分演算回路２との間にフィルタ回路１３が追加されている。フィルタ回路１３は抵抗素子Ｒ２とコンデンサＣ５とを含む。抵抗素子Ｒ２はＤＡＣ７と差分演算回路２との間に接続され、コンデンサＣ５の一端は抵抗素子Ｒ２と差分演算回路２との間に接続され、他端は接地電位ノード２０１に接続される。その他の構成はＬＰＦ１００と同じであるため、その説明は繰り返さない。
【００９１】
ＬＰＦ２００は３次フィルタとなっており、ＬＰＦ１００と比較して次数が高い。よって、ＬＰＦ２００の周波数特性はＬＰＦ１００の周波数特性と比較して、そのスロープ特性は急峻となり、より高周波成分を除去することができる。
【００９２】
図１５は本発明のさらに他の実施の形態によるＬＰＦの構成を示す回路図である。
【００９３】
図１５を参照して、ＬＰＦ９００はＬＰＦ２００と比較して、ＤＡＣ７と出力ノードＮ１との間にフィルタ回路１４が追加されている。その他の回路構成についてはＬＰＦ２００と同じである。
【００９４】
フィルタ回路１４は抵抗素子Ｒ３とコンデンサＣ１とで構成される。なお、フィルタ回路１４とフィルタ回路４とはコンデンサＣ１を共有する。
【００９５】
次にＬＰＦ９００の動作について説明する。
【００９６】
差分演算回路２から出力される差分信号φＣが電圧電流変換回路３で電流値に変換され、コンデンサＣ１が充電（又は放電）される。ここで、フィルタ回路１４とフィルタ回路４とがコンデンサＣ１を共有していることから、出力信号φＢはフィルタ回路１４の出力信号とフィルタ回路１４の出力信号との加算値となる。よって、この加算値が差分演算回路２に帰還される。
【００９７】
フィルタ回路１４の時定数はフィルタ回路１３の時定数よりも大きく設定されている。よって、フィルタ回路１４は高周波成分の除去能力が大きい。フィルタ回路１４の出力信号はフィルタ回路４の出力信号と加算され、出力信号φＢとしてＬＰＦ９００から出力される。よって、出力信号φＢから高周波成分を除去できる。時定数を大きくすると、必要な周波数帯域まで減衰されてしまうが、差分演算回路２により、フィルタ回路１３の出力信号と出力信号φＢとを差分し、その差分値によりコンデンサＣ１が充電（又は放電）されるため、必要な周波数帯域の減衰を防止できる。
【００９８】
さらにＬＰＦ９００はフィルタ次数が高いため、スロープ特性を急峻にできる。
【００９９】
図１６はさらに他の実施の形態によるＬＰＦの構成を示す図である。図１６を参照して、ＬＰＦ５００は、図４に示したＬＰＦ４００と比較して、新たに差分演算回路２２と電圧電流変換回路２３とコンデンサＣ５とを含む。
【０１００】
差分演算回路２２はノードＮ１と電圧電流変換回路２３との間に接続される。コンデンサＣ５の一端は電圧電流変換回路２３の出力端子に接続され、他端は接地電位ノード２０１に接続される。電圧電流変換回路２３とコンデンサＣ５とはフィルタ回路４０を構成する。ＬＰＦ５００は電圧電流変換回路２３とコンデンサＣ５の接続点である出力ノードＮ２１から出力信号φＥを出力する。差分演算回路２２はノードＮ１からの出力信号φＢと出力信号φＥの差分値を出力する。その他の構成はＬＰＦ４００と同じであるため、その説明は繰り返さない。
【０１０１】
以上の構成を有するＬＰＦ５００はサンプルホールド回路８により、高周波成分が除去された出力信号φＢを生成する。さらに、フィルタ回路４０によりベクトル状の出力信号φＢは極めてなめらかな出力信号φＥとなる。ＬＰＦはサンプルホールド回路により高周波成分を除去することが可能であるが、サンプリング信号φＳのサンプリング周波数が低い場合に、出力信号φＢの波形がなめらかでなくなる可能性もある。よって、出力信号φＢの波形をなめらかにする必要がある。よって、ＬＰＦ５００は高周波成分を除去し、さらに出力信号の波形をなめらかにすることができる。
【０１０２】
以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を実施するための例示に過ぎない。よって、本発明は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形して実施することが可能である。
【図面の簡単な説明】
【図１】本発明の実施の形態によるＬＰＦの構成を示す回路図である。
【図２】図１中の電圧電流変換回路の構成の一例を示す回路図である。
【図３】図１に示したＬＰＦの動作を説明するための波形図である。
【図４】図１に示したＬＰＦと異なるＬＰＦの構成を示す図である。
【図５】図４中のサンプルホールド回路の詳細な構成を示す回路図である。
【図６】図４に示したＬＰＦの動作を説明するための波形図である。
【図７】図５に示したサンプルホールド回路の動作を説明するための波形図である。
【図８】図４に示したＬＰＦの出力信号の波形図である。
【図９】図４に示したＬＰＦの周波数特性を示す図である。
【図１０】本発明の他の実施の形態によるＬＰＦの構成を示す回路図である。
【図１１】本発明のさらに他の実施の形態によるＬＰＦの構成を示す回路図である。
【図１２】図１０及び図１１に示したＬＰＦの周波数特性を示す図である。
【図１３】図１０及び図１に示したＬＰＦの周波数特性を示す図である。
【図１４】この発明のさらに他の実施の形態によるＬＰＦの構成を示す回路図である。
【図１５】この発明のさらに他の実施の形態によるＬＰＦの構成を示す回路図である。
【図１６】この発明のさらに他の実施の形態によるＬＰＦの構成を示す回路図である。
【図１７】従来のオーディオ装置におけるＬＰＦの構成を示す回路図である。
【図１８】図１７に示したＬＰＦの出力信号の波形図である。
【符号の説明】
２，２２ 差分演算回路
３，２３ 電圧電流変換回路
４，１２〜１５，４０ フィルタ回路
７ ＤＡＣ
８ サンプルホールド回路
９，１０ ホールド回路
１１ 切換回路
２０ 制御回路
Ｃ１〜Ｃ５，Ｃ２０１，Ｃ２０２ コンデンサ
Ｎ１，Ｎ２，Ｎ２１ ノード
ＯＰ２０１ オペアンプ
ＯＰ３１ オペアンプ
Ｒ１〜Ｒ３，Ｒ３１〜Ｒ３６，Ｒ２０１，Ｒ２０２ 抵抗素子
ＳＷ１〜ＳＷ３ スイッチング素子
【発明の属する技術分野】
本発明は、低域通過フィルタに関し、さらに詳しくは、オーディオ装置における低域通過フィルタに関する。
【０００２】
【従来の技術】
従来、オーディオ装置に入力されたデジタル信号は、オーディオ装置内のデジタル−アナログ変換回路（Ｄｉｇｉｔａｌ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ：以下ＤＡＣと称する）によりアナログ信号に変換される。変換されたアナログ信号はさらに、オーディオ装置内の低域通過フィルタ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ：以下、ＬＰＦと称する）により高周波成分を減衰され、その後オーディオ装置から出力される。
【０００３】
図１７は従来のオーディオ装置におけるＬＰＦの構成を示す回路図である。
【０００４】
図１７を参照して、ＬＰＦ２００は、抵抗素子Ｒ２０１，Ｒ２０２と、コンデンサＣ２０１，Ｃ２０２と、オペアンプＯＰ２０１とを備える。抵抗素子Ｒ２０１とＲ２０２とは直列に接続され、抵抗素子Ｒ２０２の一端はオペアンプＯＰ２０１の非反転入力端子と接続される。抵抗素子Ｒ２０２と接続されていない抵抗素子Ｒ２０１の一端からはアナログ信号が入力される。コンデンサＣ２０１の一端は抵抗素子Ｒ２０１及びＲ２０２の間に接続され、その他端はオペアンプＯＰ２０１の出力端子と接続される。コンデンサＣ２０２の一端はオペアンプＯＰ２０１の非反転入力端子と接続され、その他端は接地電位ノード２０１に接続される。オペアンプＯＰ２０１の反転入力端子はその出力端子と接続される。
【０００５】
オーディオ装置から出力されるアナログ信号の音質を向上させるためには、ＬＰＦがアナログ信号の高周波成分を十分に除去する必要がある。なぜなら高周波成分は音質劣化の原因となるからである。
【０００６】
図１８はＬＰＦ２００から出力されたアナログ信号の波形図である。図１８に示すように、ＬＰＦ２００はアナログ信号から高周波成分を除去しきれない。
【０００７】
さらなる音質向上のため、音質劣化の原因となる高周波成分をさらに除去する必要がある。
【０００８】
音質向上を目的とした発明として特許文献１の発明がある。特許文献１の発明では出力信号の波形をなめらかにすることで音質の向上が図られている。
【０００９】
しかしながら、特許文献１の発明では、未だ高周波成分を十分に除去することができない。従って音質劣化の原因となる高周波成分をさらに除去する必要がある。
【００１０】
【特許文献１】
特許３１３４４０３号公報
【発明が解決しようとする課題】
本発明の目的は、高周波成分の除去能力を高めたＬＰＦを提供することである。
【００１３】
【課題を解決するための手段】
本発明による低域通過フィルタは、入力信号の高周波成分を減衰させてその低周波成分を出力信号として出力する低域通過フィルタであって、差分演算手段と、第１のフィルタ手段と、電圧電流変換手段と、容量手段とを含む。差分演算手段は入力信号から出力信号を減算して差分信号を出力する。第１のフィルタ手段は差分演算手段から出力される差分信号の高周波成分を減衰させてその低周波成分を出力する。電圧電流変換手段は第１のフィルタ手段から出力される電圧を電流に変換する。容量手段は電圧電流変換手段から出力される電流を受けて電荷を蓄積することにより出力信号を生成する。
【００１４】
本発明の低域通過フィルタは差分演算手段の後にフィルタ手段を備えるため、さらに高周波成分の除去能力を高めることができる。さらに、必要な周波数帯域が減衰されることもない。なぜなら、クオリティファクタを上げることができ、周波数特性の通過域でのゲインの減衰を抑制できるからである。
【００１５】
好ましくは、低域通過フィルタはさらに第２のフィルタ手段を備える。第２のフィルタ手段は入力信号の高周波成分を減衰させてその低周波成分を出力する。差分演算手段は第２のフィルタ手段から出力される入力信号の低周波成分から出力信号を減算して差分信号を出力する。
【００１６】
これにより低域通過フィルタはさらに高周波成分の除去能力を高めることができる。なぜならフィルタの次数を上げ、スロープ特性を急峻にすることができるからである。
【００１７】
本発明による低域通過フィルタは、入力信号の高周波成分を減衰させてその低周波成分を出力信号として出力する低域通過フィルタであって、差分演算手段と、サンプルホールド手段と、電圧電流変換手段と、容量手段とを備える。差分演算手段は入力信号から出力信号を減算して差分信号を出力する。サンプルホールド手段は差分演算手段から出力される差分信号をサンプリングしかつホールドする。電圧電流変換手段はサンプルホールド手段から出力される電圧を電流に変換する。容量手段は電圧電流変換手段から出力される電流を受けて電荷を蓄積することにより出力信号を生成する。
【００１８】
この発明の低域通過フィルタはサンプルホールド手段によりノイズとなる高周波成分を十分に除去できる。その結果、高周波成分を十分に除去でき、スロープ特性をより急峻とすることができる。
【００１９】
好ましくは、サンプルホールド手段は複数のサンプルホールド回路と、切換回路とを含む。複数のサンプルホールド回路は互いに異なるタイミングで差分信号をサンプリングしかつホールドする。切換回路は複数のサンプルホールド回路の出力を順に切り換える。
【００２０】
これにより、複数のサンプルホールド回路のうちの１つのサンプルホールド回路がサンプリング指示を受けている間、他の複数のサンプルホールド回路はサンプリング指示を受けない。その結果、サンプリング指示の周期を短くしても、複数のサンプルホールド回路でサンプリングが可能となるため、サンプリングの精度が向上する。サンプリングの誤差を抑制してよりサンプリング周期を短くできるため、出力波形をなめらかにできる。
【００２１】
本発明による低域通過フィルタは第１の低域通過フィルタ手段と、第２の低域通過フィルタ手段とを備える。第１の低域通過フィルタ手段は入力信号の高周波成分を減衰させてその低周波成分を出力する。第２の低域通過フィルタ手段は第１の低域通過フィルタ手段の出力信号の高周波成分を減衰させてその低周波成分を出力する。第１の低域通過フィルタ手段は第１の差分演算手段と、サンプルホールド手段と、第１の電圧電流変換手段と、第１の容量手段とを含む。第１の差分演算手段は入力信号から第１の低域通過フィルタ手段の出力信号を減算して差分信号を出力する。サンプルホールド手段は第１の差分演算手段から出力される差分信号をサンプリングしかつホールドする。第１の電圧電流変換手段はサンプルホールド手段から出力される電圧を電流に変換する。第１の容量手段は第１の電圧電流変換手段から出力される電流を受けて電荷を蓄積することにより前記第１の低域通過フィルタ手段の出力信号を生成する。第２の低域通過フィルタ手段は、第２の差分演算手段と、第２の電圧電流変換手段と、第２の容量手段とを含む。第２の差分演算手段は第１の低域通過フィルタ手段の出力信号から第２の低域通過フィルタ手段の出力信号を減算して差分信号を出力する。第２の電圧電流変換手段は第２の差分演算手段から出力される電圧を電流に変換する。第２の容量手段は電圧電流変換手段から出力される電流を受けて電荷を蓄積することにより第２の低域通過フィルタ手段の出力信号を生成する。
【００２２】
この発明の低域通過フィルタは２つの低域通過フィルタ手段を備える。よって、第１の低域通過フィルタ手段の出力信号はさらに第２の低域通過フィルタ手段で高周波成分が除去される。第１の低域通過フィルタ手段の出力信号はさらに、第２の低域通過フィルタ手段により出力信号の波形をなめらかにすることができる。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳しく説明する。図中同一又は相当部分には同一符号を付してその説明を援用する。
【００２４】
図１は本発明の実施の形態におけるＬＰＦの構成を示す機能ブロック図である。
【００２５】
図１を参照して、ＬＰＦ７００は、差分演算回路２と、電圧電流変換回路３と、コンデンサＣ１とを備える。
【００２６】
ＤＡＣ７は外部から入力されるデジタル信号を受けて、アナログ信号φＡを出力する。差分演算回路２はＤＡＣ７から出力されるアナログ信号φＡと出力ノードＮ１から帰還される出力信号φＢとの差分値を求める。すなわち、差分演算回路２はアナログ信号φＡから出力信号φＢを減算し、差分信号φＣを出力する。
【００２７】
電圧電流変換回路３は差分演算回路２の出力信号を受け、その電圧値を電流値に変換する。
【００２８】
図２は電圧電流変換回路の代表的な回路図である。図２を参照して、電圧電流変換回路３は、抵抗素子Ｒ３１〜Ｒ３６と、オペアンプＯＰ３１とを備える。抵抗素子Ｒ３１の一端はオペアンプＯＰ３１の反転入力端子に接続され、その他端は差分演算回路２の出力信号を受ける。抵抗素子Ｒ３２の一端はオペアンプＯＰ３１の反転入力端子と接続され、他端は抵抗素子Ｒ３３と接続される。抵抗素子Ｒ３３の他端はオペアンプＯＰ３１の出力端子と接続される。抵抗素子Ｒ３４の一端はオペアンプＯＰ３１の出力端子と接続され、その他端は抵抗素子Ｒ３５と接続される。抵抗素子Ｒ３５の他端はオペアンプＯＰ３１の非反転入力端子に入力される。抵抗素子Ｒ３６の一端はオペアンプＯＰ３１の非反転入力端子に接続され、その他端は接地電位ノード２０１に接続される。
【００２９】
図２に示した電圧電流変換回路３は正帰還によって等価的に出力抵抗を高くした定電流回路である。
【００３０】
図１に戻って、コンデンサＣ１の一端は電圧電流変換回路３とノードＮ１で接続され、その他端は接地電位ノード２０１に接続される。コンデンサＣ１は電圧電流変換回路３から出力された電流により充電又は放電される。電圧電流変換回路３とコンデンサＣ１とはフィルタ回路４を構成する。フィルタ回路４は出力ノードＮ１から出力信号φＢを出力する。
【００３１】
以上の回路構成を有するＬＰＦ７００の動作について説明する。
【００３２】
図３はＬＰＦ７００の動作を説明するための波形図である。
【００３３】
図３を参照して、縦軸は電圧Ｖを示し、横軸は時刻ｔを示す。アナログ信号φＡにはノイズとなる高周波成分が含まれる。一方、出力信号φＢはフィルタ回路４により、高周波成分が除去されている。
【００３４】
差分信号φＣは式（１）で表されるとおり、アナログ信号φＡと出力信号φＢとの差分であるため、ノイズとなる高周波成分を含む。
【００３５】
φＣ＝φＡ−φＢ （１）
時刻ｔ１において、差分演算回路２は電圧値０の差分信号φＣを出力する。時刻ｔ１〜時刻ｔ２において式（１）により差分信号φＣは時刻ｔ１’を極小値とした負の関数となる。よって、時刻ｔ１〜時刻ｔ２において、コンデンサＣ１は放電される。その結果、出力信号φＢは下降する。一方、時刻ｔ２〜時刻ｔ３において、式（１）により差分信号φＣは時刻ｔ２’を極大値とした正の関数となる。よって、時刻ｔ２〜時刻ｔ３において、コンデンサＣ１は充電される。その結果、出力信号φＢは上昇する。時刻ｔ３以降の差分信号φＣ及び出力信号φＢの動作は時刻ｔ１〜時刻ｔ３までの動作と同じであるため、その説明は繰り返さない。
【００３６】
以上の動作により、差分演算回路２は、ＬＰＦ７００から出力される出力信号φＢの位相及びレベル（振幅）をほぼアナログ信号φＡと同じとすることができる。ＬＰＦ７００が差分演算回路２を持たない場合は、コンデンサＣ１の電圧が電圧電流変換回路３内のオペアンプＯＰ３１の電源電圧に飽和する。その結果、ＬＰＦは正常な回路動作を行わない。その結果、差分演算回路２を持たないＬＰＦでは、アナログ信号とは位相及びレベルの異なる出力信号が出力されてしまう。
【００３７】
よって、ＬＰＦ７００は、差分演算回路２によりアナログ信号と出力信号との差分値を算出することで、必要な周波数帯域を減衰させることがない。
【００３８】
さらに、ＬＰＦ７００は、差分演算回路２と出力ノードＮ１との間にフィルタ回路４とを備える。また、電圧電流変換回路３は高抵抗であるため、フィルタ回路４の時定数は大きい。その結果、出力信号φＢから高周波成分を十分に除去できる。
【００３９】
図４はこの発明のさらに他の実施の形態によるＬＰＦの構成を示すブロック図である。
【００４０】
図４を参照して、ＬＰＦ４００はＬＰＦ７００と比較してサンプルホールド回路８及び制御回路２０をさらに備える。制御回路２０はサンプルホールド回路８を制御するためのサンプリング信号φＳを出力する。その他の回路構成についてはＬＰＦ７００と同じであるため、その説明は繰り返さない。
【００４１】
図５は図４中のサンプルホールド回路８の詳細な構成を示す回路図である。
【００４２】
図５を参照して、サンプルホールド回路８は第１のホールド回路９と第２のホールド回路１０と切換回路１１とを含む。
【００４３】
第１のホールド回路９と第２のホールド回路１０とは並列に接続され、各々の入力端子にはともに差分信号φＣが入力される。第１のホールド回路９及び第２のホールド回路１０の出力端子はともに切換回路１１と接続される。
【００４４】
第１のホールド回路９はスイッチング素子ＳＷ１とコンデンサＣ２とを含む。スイッチング素子ＳＷ１の一端には差分信号φＣが入力され、他端は切換回路１１に接続される。コンデンサＣ２の一端はスイッチング素子ＳＷ１と切換回路１１との間に接続され、他端は接地電位ノード２０１に接続される。サンプリング信号φＳがＨレベルのとき、第１のホールド回路９内のスイッチング素子ＳＷ１がオンされ、コンデンサＣ２に電荷が蓄積される。また、サンプリング信号φＳがＬレベルのとき、スイッチング素子ＳＷ１はオフされる。第１のホールド回路９から出力される信号を信号φＤ１とする。
【００４５】
第２のホールド回路１０はスイッチング素子ＳＷ２とコンデンサＣ３とを含む。スイッチング素子ＳＷ２の一端には差分信号φＣが入力され、他端は切換回路１１と接続される。コンデンサＣ３の一端はスイッチング素子ＳＷ２と切換回路１１との間に接続され、その他端は接地電位ノード２０１に接続される。サンプリング信号φＳがＬレベルのとき、第２のホールド回路１０内のスイッチング素子ＳＷ２がオンされ、コンデンサＣ３に電荷が蓄積される。サンプリング信号φＳがＨレベルのとき、スイッチング素子ＳＷ２はオフされる。第２のホールド回路１０から出力される信号を信号φＤ２とする。
【００４６】
切換回路１１はスイッチング素子ＳＷ３を含む。スイッチング素子ＳＷ３は入力ノードＮａ及びＮｂと出力ノードＮ２とを備える。サンプリング信号φＳがＬレベルの時にスイッチング素子ＳＷ３内の入力ノードＮａと出力ノードＮ２とが接続される。また、サンプリング信号φＳがＨレベルのときに入力ノードＮｂと出力ノードＮ２とが接続される。スイッチング素子ＳＷ３から出力される信号をφＤとする。
【００４７】
以上の回路構成を有するＬＰＦ４００の動作について説明する。
【００４８】
図６は図４に示したＬＰＦ４００の動作を説明するための波形図である。
【００４９】
図６に示す３つの波形図はそれぞれ差分信号φＣ、サンプルホールド回路８から出力された信号φＤ、出力信号φＢである。
【００５０】
式（１）で示す通り、差分信号φＣはＤＡＣ７から出力されたアナログ信号φＡと出力信号φＢとの差分である。アナログ信号φＡはノイズである高周波成分を含むため、差分信号φＣも高周波成分を含む。
【００５１】
サンプルホールド回路８は制御回路２０から出力されるサンプリング信号φＳに基づいて、差分信号φＣを所定時間ごとにサンプリングし、サンプリングした電圧を保持する。その結果、サンプルホールド回路８は図６に示すように階段状の信号φＤを出力する。
【００５２】
ここで、サンプルホールド回路８の動作について詳細に説明する。
【００５３】
図７は図４中のサンプルホールド回路８の動作を説明するための波形図である。図７を参照して、第１のホールド回路９及び第２のホールド回路１０にはともに差分信号φＣが入力される。
【００５４】
期間Ｔ１では制御回路２０から出力されるサンプリング信号φＳはＨレベルとなる。このとき、第１のホールド回路９内のスイッチング素子ＳＷ１はオンされる。よって、コンデンサＣ２は充電される。その結果、第１のホールド回路９から出力される信号φＤ１は信号φＣと同等の波形となる。一方、第２のホールド回路１０に注目すると、期間Ｔ１ではスイッチング素子ＳＷ２はオフされる。よって、第２のホールド回路１０から出力される信号φＤ２は期間Ｔ１以前にコンデンサＣ３が蓄積した電荷に基づいた電圧となる。その結果、差分信号φＣに含まれていた高周波成分は除去される。切換回路１１はサンプリング信号φＳがＨレベルのため、入力ノードＮｂと出力ノードＮ２とが接続される。よって、切換回路１１は第２のホールド回路１０から出力された信号φＤ２を出力信号φＤとして出力する。
【００５５】
次に、期間Ｔ２では、サンプリング信号φＳはＬレベルとなる。このとき、第１のホールド回路９内のスイッチング素子ＳＷ１はオフされる。よって、信号φＤ１はコンデンサＣ２が期間Ｔ２の直前まで充電された電圧となる。その結果、差分信号φＣに含まれていた高周波成分は除去される。一方、第２のホールド回路１０内のスイッチング素子ＳＷ２はオンされるため、コンデンサＣ３は差分信号φＣにより充電される。切換回路１１内では入力ノードＮａと出力ノードＮ２とが接続される。その結果、信号φＤ１が出力信号φＤとして出力される。
【００５６】
以上の結果、切換回路１１は期間Ｔ１及びＴ２ともに高周波成分が除去されているホールド電圧を出力信号φＤとして出力する。よって、サンプルホールド回路８から出力された信号φＤは図６又は図７に示したような階段状の波形となる。
【００５７】
サンプルホールド回路８は、制御回路２０から出力されるサンプリング信号φＳの周波数により、差分信号φＣから除去する高周波成分を調整できる。すなわち、たとえばサンプリング信号φＳが７００ＫＨｚであれば、７００ＫＨｚよりも大きい周波数の信号が高周波成分として除去される。
【００５８】
図４に戻って、サンプルホールド回路８から出力された信号φＤはフィルタ回路４に入力される。その結果、フィルタ回路４内において階段状の波形はなめらかな出力信号φＢとなる。
【００５９】
このとき、サンプルホールド回路８でのサンプリング周波数が高いほど階段状の波形は細かくなる。その結果、図８に示すようにフィルタ回路４から出力される出力信号φＢの波形図もなめらかになる。
【００６０】
図９は図４に示したＬＰＦ４００の周波数特性を示す図である。なお、サンプリング周波数は７００ＫＨｚとしている。図９を参照して、７００ＫＨｚを超えた辺りからスロープ特性は急峻となる。よって、図４に示したＬＰＦ４００は、ノイズとなる高周波成分を十分に除去することができる。
【００６１】
本実施の形態によるＬＰＦ４００では、サンプルホールド回路８内に２つのホールド回路９，１０を備えている。これにより、一方のホールド回路が保持した電圧を出力している間に、他方のホールド回路はサンプリングを行うことができる。よって、差分信号φＣの電圧のサンプリング期間を短くしても、その電圧値を正確にサンプリングすることができる。なお、図５においては、ホールド回路を２つとしたが、サンプリング期間をより短く、かつ、サンプリングをより正確にするためにホールド回路を２よりも多く備えることもできる。この場合、切換回路１１の入力ノード数はホールド回路数と同じである。
【００６２】
図１０はこの発明のさらに他の実施の形態によるＬＰＦの構成を示す回路図である。
【００６３】
図１０を参照して、ＬＰＦ６００はＬＰＦ７００と比較して、新たにフィルタ回路１２が追加されている。フィルタ回路１２はＤＡＣ７と差分演算回路２との間に接続される。その他の構成については図１と同じであるため、その説明は繰り返さない。
【００６４】
ＬＰＦ６００はフィルタ回路１２とフィルタ回路４とを備える。よって、ＬＰＦ６００は２次のフィルタ回路となる。一般的にＬＰＦはその次数を上げることで、スロープ特性を急峻とすることができる。よって、ＬＰＦ６００はノイズとなる高周波成分をより除去できる。
【００６５】
図１１は本発明のさらに他の実施の形態におけるＬＰＦの構成を示す回路図である。図１１を参照して、ＬＰＦ１００は、差分演算回路２と、電圧電流変換回路３と、フィルタ回路１５と、コンデンサＣ１とを備える。
【００６６】
フィルタ回路１５は差分演算回路２と電流電圧変換回路３との間に接続される。その他の回路構成については図１と同じであるため、その説明は繰り返さない。
【００６７】
次に、ＬＰＦ１００内のフィルタ回路１５の動作について説明する。
【００６８】
初めに、図１１に示すＬＰＦ１００の周波数特性と、図１０に示すようにフィルタ回路１２を差分演算回路２の前に挿入したＬＰＦ６００の周波数特性との違いについて説明する。
【００６９】
図１２はＬＰＦ１００とＬＰＦ６００の周波数特性を示した図である。
【００７０】
周波数特性ＦＡはＬＰＦ１００の周波数特性である。また、周波数特性ＦＢはＬＰＦ６００の周波数特性である。
【００７１】
図１２に示すように、周波数特性ＦＡのスロープ特性と周波数特性ＦＢのスロープ特性とはほぼ等しくなる。なぜなら、ＬＰＦ１００及びＬＰＦ６００ともに２次のフィルタを構成するからである。
【００７２】
しかしながら、周波数特性ＦＡの通過域のゲインの減衰は周波数特性ＦＢのゲインの減衰よりも抑えられている。この理由について以下説明する。
【００７３】
ＬＰＦの周波数特性を規定するファクタとして、クオリティファクタ（以下Ｑ値と称する）がある。Ｑ値を上げた場合、周波数特性の通過域の電気信号を増幅する効果が現れる。よって、Ｑ値を自由に上げれれば、周波数特性の通過域のゲインの減衰を抑えることができる。
【００７４】
一般にＬＰＦの伝達関数Ａｖは以下の式で表される。
【数１】
ここで、ｓはラプラス変換子、ω０は遮断周波数、ＱはＱ値、Ｈは利得係数を示す。以下、Ｈ＝１として計算する。
【００７６】
アナログ信号φＡの電圧をＶｉとし、出力信号φＢの電圧をＶ０とすると、ＬＰＦ１００の伝達関数Ａｖ１００は以下の式となる。
【数２】
ここで、Ｒ１は抵抗素子Ｒ１の抵抗値を、Ｃ１はコンデンサＣ１の容量を、Ｃ４はコンデンサＣ４の容量を、Ｇは電圧電流変換回路３の電圧電流変換定数を示す。
【００７８】
式（２）と式（３）とから、ＬＰＦ１００のＱ値（Ｑ１００）を求めると以下の式となる。
【数３】
式（４）より、抵抗値Ｒ１、容量Ｃ１，Ｃ４、電圧電流変換定数Ｇの組み合わせでＬＰＦ１００のＱ値を上げることができる。
【００８０】
次に、ＬＰＦ６００の伝達関数Ａｖ６００を求めると以下の式となる。
【数４】
式（２）と式（５）とからＬＰＦ６００のＱ値（Ｑ６００）は以下の式となる。
【数５】
式（６）より、ＬＰＦ６００のＱ値は、Ｒ１，Ｃ１，Ｃ４，Ｇの組み合わせによっても１／√２よりも大きい値とはならない。
【００８３】
以上より、差分演算回路２の後にフィルタ回路１５を挿入したＬＰＦ１００の方が差分演算回路２の前にフィルタ回路１２を挿入したＬＰＦ６００よりも、Ｑ値を上げることができる。よって、周波数特性ＦＡの方が周波数特性ＦＢよりも通過域のゲインの減衰を抑えることができる。
【００８４】
次に、図１１に示したＬＰＦ１００の周波数特性と、図１に示すようにＬＰＦ１００からフィルタ回路１５を除いたＬＰＦ７００の周波数特性との違いについて説明する。
【００８５】
図１３はＬＰＦ１００とＬＰＦ７００の周波数特性を示した図である。
【００８６】
図１３を参照して、ＬＰＦ７００は１次フィルタであるのに対し、ＬＰＦ１００は２次フィルタであるため周波数特性ＦＡの方がＬＰＦ７００の周波数特性ＦＣよりそのスロープ特性が急峻となっている。
【００８７】
さらに、周波数特性ＦＡの方が周波数特性ＦＣよりも通過域のゲインの減衰を抑制している。これは、１次フィルタであるＬＰＦ７００では周波数特性の通過域のゲインを調整することができないが、２次フィルタであるＬＰＦ１００はＱ値を上げることで、周波数特性の通過域のゲインを抑制するように調整ができるからである。
【００８８】
以上より、ＬＰＦ１００は差分演算回路２の後にフィルタ回路１５を備えることで、周波数特性の通過域のゲインの減衰を抑制することができる。その結果、ＬＰＦ１００はノイズとしての高周波成分を除去できる。
【００８９】
図１４はこの発明の他の実施の形態によるＬＰＦの構成を示す回路図である。
【００９０】
図１４を参照して、ＬＰＦ２００はＬＰＦ１００と比較して、ＤＡＣ７と差分演算回路２との間にフィルタ回路１３が追加されている。フィルタ回路１３は抵抗素子Ｒ２とコンデンサＣ５とを含む。抵抗素子Ｒ２はＤＡＣ７と差分演算回路２との間に接続され、コンデンサＣ５の一端は抵抗素子Ｒ２と差分演算回路２との間に接続され、他端は接地電位ノード２０１に接続される。その他の構成はＬＰＦ１００と同じであるため、その説明は繰り返さない。
【００９１】
ＬＰＦ２００は３次フィルタとなっており、ＬＰＦ１００と比較して次数が高い。よって、ＬＰＦ２００の周波数特性はＬＰＦ１００の周波数特性と比較して、そのスロープ特性は急峻となり、より高周波成分を除去することができる。
【００９２】
図１５は本発明のさらに他の実施の形態によるＬＰＦの構成を示す回路図である。
【００９３】
図１５を参照して、ＬＰＦ９００はＬＰＦ２００と比較して、ＤＡＣ７と出力ノードＮ１との間にフィルタ回路１４が追加されている。その他の回路構成についてはＬＰＦ２００と同じである。
【００９４】
フィルタ回路１４は抵抗素子Ｒ３とコンデンサＣ１とで構成される。なお、フィルタ回路１４とフィルタ回路４とはコンデンサＣ１を共有する。
【００９５】
次にＬＰＦ９００の動作について説明する。
【００９６】
差分演算回路２から出力される差分信号φＣが電圧電流変換回路３で電流値に変換され、コンデンサＣ１が充電（又は放電）される。ここで、フィルタ回路１４とフィルタ回路４とがコンデンサＣ１を共有していることから、出力信号φＢはフィルタ回路１４の出力信号とフィルタ回路１４の出力信号との加算値となる。よって、この加算値が差分演算回路２に帰還される。
【００９７】
フィルタ回路１４の時定数はフィルタ回路１３の時定数よりも大きく設定されている。よって、フィルタ回路１４は高周波成分の除去能力が大きい。フィルタ回路１４の出力信号はフィルタ回路４の出力信号と加算され、出力信号φＢとしてＬＰＦ９００から出力される。よって、出力信号φＢから高周波成分を除去できる。時定数を大きくすると、必要な周波数帯域まで減衰されてしまうが、差分演算回路２により、フィルタ回路１３の出力信号と出力信号φＢとを差分し、その差分値によりコンデンサＣ１が充電（又は放電）されるため、必要な周波数帯域の減衰を防止できる。
【００９８】
さらにＬＰＦ９００はフィルタ次数が高いため、スロープ特性を急峻にできる。
【００９９】
図１６はさらに他の実施の形態によるＬＰＦの構成を示す図である。図１６を参照して、ＬＰＦ５００は、図４に示したＬＰＦ４００と比較して、新たに差分演算回路２２と電圧電流変換回路２３とコンデンサＣ５とを含む。
【０１００】
差分演算回路２２はノードＮ１と電圧電流変換回路２３との間に接続される。コンデンサＣ５の一端は電圧電流変換回路２３の出力端子に接続され、他端は接地電位ノード２０１に接続される。電圧電流変換回路２３とコンデンサＣ５とはフィルタ回路４０を構成する。ＬＰＦ５００は電圧電流変換回路２３とコンデンサＣ５の接続点である出力ノードＮ２１から出力信号φＥを出力する。差分演算回路２２はノードＮ１からの出力信号φＢと出力信号φＥの差分値を出力する。その他の構成はＬＰＦ４００と同じであるため、その説明は繰り返さない。
【０１０１】
以上の構成を有するＬＰＦ５００はサンプルホールド回路８により、高周波成分が除去された出力信号φＢを生成する。さらに、フィルタ回路４０によりベクトル状の出力信号φＢは極めてなめらかな出力信号φＥとなる。ＬＰＦはサンプルホールド回路により高周波成分を除去することが可能であるが、サンプリング信号φＳのサンプリング周波数が低い場合に、出力信号φＢの波形がなめらかでなくなる可能性もある。よって、出力信号φＢの波形をなめらかにする必要がある。よって、ＬＰＦ５００は高周波成分を除去し、さらに出力信号の波形をなめらかにすることができる。
【０１０２】
以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を実施するための例示に過ぎない。よって、本発明は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形して実施することが可能である。
【図面の簡単な説明】
【図１】本発明の実施の形態によるＬＰＦの構成を示す回路図である。
【図２】図１中の電圧電流変換回路の構成の一例を示す回路図である。
【図３】図１に示したＬＰＦの動作を説明するための波形図である。
【図４】図１に示したＬＰＦと異なるＬＰＦの構成を示す図である。
【図５】図４中のサンプルホールド回路の詳細な構成を示す回路図である。
【図６】図４に示したＬＰＦの動作を説明するための波形図である。
【図７】図５に示したサンプルホールド回路の動作を説明するための波形図である。
【図８】図４に示したＬＰＦの出力信号の波形図である。
【図９】図４に示したＬＰＦの周波数特性を示す図である。
【図１０】本発明の他の実施の形態によるＬＰＦの構成を示す回路図である。
【図１１】本発明のさらに他の実施の形態によるＬＰＦの構成を示す回路図である。
【図１２】図１０及び図１１に示したＬＰＦの周波数特性を示す図である。
【図１３】図１０及び図１に示したＬＰＦの周波数特性を示す図である。
【図１４】この発明のさらに他の実施の形態によるＬＰＦの構成を示す回路図である。
【図１５】この発明のさらに他の実施の形態によるＬＰＦの構成を示す回路図である。
【図１６】この発明のさらに他の実施の形態によるＬＰＦの構成を示す回路図である。
【図１７】従来のオーディオ装置におけるＬＰＦの構成を示す回路図である。
【図１８】図１７に示したＬＰＦの出力信号の波形図である。
【符号の説明】
２，２２ 差分演算回路
３，２３ 電圧電流変換回路
４，１２〜１５，４０ フィルタ回路
７ ＤＡＣ
８ サンプルホールド回路
９，１０ ホールド回路
１１ 切換回路
２０ 制御回路
Ｃ１〜Ｃ５，Ｃ２０１，Ｃ２０２ コンデンサ
Ｎ１，Ｎ２，Ｎ２１ ノード
ＯＰ２０１ オペアンプ
ＯＰ３１ オペアンプ
Ｒ１〜Ｒ３，Ｒ３１〜Ｒ３６，Ｒ２０１，Ｒ２０２ 抵抗素子
ＳＷ１〜ＳＷ３ スイッチング素子
Claims (5)
- 入力信号の高周波成分を減衰させてその低周波成分を出力信号として出力する低域通過フィルタであって、
前記入力信号から前記出力信号を減算して差分信号を出力する差分演算手段と、
前記差分演算手段から出力される差分信号の高周波成分を減衰させてその低周波成分を出力する第１のフィルタ手段と、
前記第１のフィルタ手段から出力される電圧を電流に変換する電圧電流変換手段と、
前記電圧電流変換手段から出力される電流を受けて電荷を蓄積することにより前記出力信号を生成する容量手段とを備えたことを特徴とする低域通過フィルタ。 - 請求項１に記載の低域通過フィルタであってさらに、
前記入力信号の高周波成分を減衰させてその低周波成分を出力する第２のフィルタ手段を備え、
前記差分演算手段は前記第２のフィルタ手段から出力される前記入力信号の低周波成分から前記出力信号を減算して前記差分信号を出力することを特徴とする低域通過フィルタ。 - 入力信号の高周波成分を減衰させてその低周波成分を出力信号として出力する低域通過フィルタであって、
前記入力信号から前記出力信号を減算して差分信号を出力する差分演算手段と、
前記差分演算手段から出力される差分信号をサンプリングしかつホールドするサンプルホールド手段と、
前記サンプルホールド手段から出力される電圧を電流に変換する電圧電流変換手段と、
前記電圧電流変換手段から出力される電流を受けて電荷を蓄積することにより前記出力信号を生成する容量手段とを備えたことを特徴とする低域通過フィルタ。 - 請求項３に記載の低域通過フィルタであって、
前記サンプルホールド手段は、
互いに異なるタイミングで前記差分信号をサンプリングしかつホールドする複数のサンプルホールド回路と、
前記複数のサンプルホールド回路の出力を順に切り換える切換回路とを含むことを特徴とする低域通過フィルタ。 - 入力信号の高周波成分を減衰させてその低周波成分を出力する第１の低域通過フィルタ手段と、
前記第１の低域通過フィルタ手段の出力信号の高周波成分を減衰させてその低周波成分を出力する第２の低域通過フィルタ手段とを備え、
前記第１の低域通過フィルタ手段は、
前記入力信号から前記第１の低域通過フィルタ手段の出力信号を減算して差分信号を出力する第１の差分演算手段と、
前記第１の差分演算手段から出力される差分信号をサンプリングしかつホールドするサンプルホールド手段と、
前記サンプルホールド手段から出力される電圧を電流に変換する第１の電圧電流変換手段と、
前記第１の電圧電流変換手段から出力される電流を受けて電荷を蓄積することにより前記第１の低域通過フィルタ手段の出力信号を生成する第１の容量手段とを含み、
前記第２の低域通過フィルタ手段は、
前記第１の低域通過フィルタ手段の出力信号から前記第２の低域通過フィルタ手段の出力信号を減算して差分信号を出力する第２の差分演算手段と、
前記第２の差分演算手段から出力される電圧を電流に変換する第２の電圧電流変換手段と、
前記第２の電圧電流変換手段から出力される電流を受けて電荷を蓄積することにより前記第２の低域通過フィルタ手段の出力信号を生成する第２の容量手段とを含むことを特徴とする低域通過フィルタ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002340528A JP3616878B2 (ja) | 2002-01-17 | 2002-11-25 | 低域通過フィルタ |
| EP03000722A EP1330028B1 (en) | 2002-01-17 | 2003-01-13 | Low-pass filter |
| DE60324719T DE60324719D1 (de) | 2002-01-17 | 2003-01-13 | Tiefpassfilter |
| US10/342,205 US6697002B2 (en) | 2002-01-17 | 2003-01-15 | Low-pass filter |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002-9176 | 2002-01-17 | ||
| JP2002009176 | 2002-01-17 | ||
| JP2002340528A JP3616878B2 (ja) | 2002-01-17 | 2002-11-25 | 低域通過フィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003283299A JP2003283299A (ja) | 2003-10-03 |
| JP3616878B2 true JP3616878B2 (ja) | 2005-02-02 |
Family
ID=26625558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002340528A Expired - Fee Related JP3616878B2 (ja) | 2002-01-17 | 2002-11-25 | 低域通過フィルタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6697002B2 (ja) |
| EP (1) | EP1330028B1 (ja) |
| JP (1) | JP3616878B2 (ja) |
| DE (1) | DE60324719D1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3978744B2 (ja) * | 2002-07-25 | 2007-09-19 | パイオニア株式会社 | デジタルアナログ変換器 |
| TWI312238B (en) * | 2006-04-24 | 2009-07-11 | Ind Tech Res Inst | Delay line and analog-to-digital converting apparatus and load-sensing circuit using the same |
| JP4026665B1 (ja) * | 2006-09-07 | 2007-12-26 | オンキヨー株式会社 | ローパスフィルタ及びそれに用いられる電圧電流変換回路 |
| US7626527B1 (en) * | 2008-07-09 | 2009-12-01 | Newport Media, Inc. | Continuous time sigma-delta analog-to-digital converter with stability |
| CN103840646B (zh) * | 2012-11-23 | 2017-03-01 | 南京博兰得电子科技有限公司 | 一种谐振变换装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5545112A (en) * | 1978-09-22 | 1980-03-29 | Sony Corp | Signal transmitter |
| JP3134403B2 (ja) | 1991-09-09 | 2001-02-13 | オンキヨー株式会社 | デジタル／アナログ変換器 |
| JP3125225B2 (ja) | 1992-03-25 | 2001-01-15 | オンキヨー株式会社 | デジタル／アナログ変換器 |
| DE19524409C1 (de) * | 1995-07-04 | 1996-08-08 | Siemens Ag | Filterschaltung mit veränderbarer Übertragungsfunktion |
| JPH0936702A (ja) * | 1995-07-20 | 1997-02-07 | Nippon Motorola Ltd | アクティブロ−パスフィルタ |
| KR100298090B1 (ko) * | 1996-03-01 | 2001-10-27 | 모리시타 요이찌 | 주파수의존저항기 |
-
2002
- 2002-11-25 JP JP2002340528A patent/JP3616878B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-13 EP EP03000722A patent/EP1330028B1/en not_active Expired - Lifetime
- 2003-01-13 DE DE60324719T patent/DE60324719D1/de not_active Expired - Lifetime
- 2003-01-15 US US10/342,205 patent/US6697002B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE60324719D1 (de) | 2009-01-02 |
| JP2003283299A (ja) | 2003-10-03 |
| US6697002B2 (en) | 2004-02-24 |
| US20030132869A1 (en) | 2003-07-17 |
| EP1330028A3 (en) | 2005-08-10 |
| EP1330028B1 (en) | 2008-11-19 |
| EP1330028A2 (en) | 2003-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7538607B2 (en) | Class D amplifier | |
| US9634627B2 (en) | Amplification circuit and analog/digital conversion circuit | |
| CN101399550B (zh) | 离散时间可编程增益adc输入电路及方法 | |
| US7489263B1 (en) | Discrete-time programmable-gain analog-to-digital converter (ADC) input circuit with multi-phase reference application | |
| US20090273392A1 (en) | Methods and apparatus for reducing non-ideal effects in correlated double sampling compensated circuits | |
| JP2006516377A (ja) | ベースバンド雑音を変調し、雑音の折り返しを低減する信号処理システム | |
| JP5321739B2 (ja) | サンプルホールド回路及びａ／ｄ変換装置 | |
| JP2001249028A (ja) | 信号処理装置 | |
| JP5795828B2 (ja) | スイッチドキャパシタネットワークにおける非線形キックバックの影響の低減 | |
| JP4372694B2 (ja) | ミキサー | |
| JPH09500250A (ja) | 利得制御回路を校正する方法および装置 | |
| JP3616878B2 (ja) | 低域通過フィルタ | |
| US8030991B2 (en) | Frequency tuning and direct current offset canceling circuit for continuous-time analog filter with time divided | |
| KR102048439B1 (ko) | 위상 단락 스위치 | |
| JP2015228578A (ja) | 積分回路 | |
| US10972122B2 (en) | Sensor arrangement | |
| EP4213395A1 (en) | Phase shorting switch | |
| JP2003163596A (ja) | デルタシグマ型ａｄコンバータ | |
| JP2018152768A (ja) | アナログ／デジタル変換回路及び無線通信機 | |
| US6906658B2 (en) | Reducing droop in a reference signal provided to ADCs | |
| US10305507B1 (en) | First-order sigma-delta analog-to-digital converter | |
| JPH08116226A (ja) | 自動利得制御装置 | |
| JP2016034097A (ja) | 積分回路及びａｄ変換器 | |
| KR20240071171A (ko) | 샘플앤드홀드회로 | |
| JP2002118465A (ja) | アナログ−デジタル変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040421 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041012 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041018 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041025 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3616878 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |