JP2016034097A - 積分回路及びａｄ変換器 - Google Patents

Abstract

【課題】信号電流を高精度に積分することができる積分回路及びＡＤ変換器を提供する。【解決手段】一実施形態に係る積分回路は、分流回路と、第１のスイッチと、第１の容量素子と、第２のスイッチと、第３のスイッチと、第２の容量素子と、第４のスイッチと、検出回路と、制御回路と、を備える。分流回路は、信号電流を分流する。第１のスイッチは、分流回路と一端を接続される。第１の容量素子は、第１のスイッチの他端と接続される。第２のスイッチは、第１の容量素子と並列に接続される。第３のスイッチは、分流回路と一端を接続される。第２の容量素子は、第３のスイッチの他端と接続される。第４のスイッチは、第２の容量素子と並列に接続される。検出回路は、分流回路と接続され、信号電流を検出する。制御回路は、検出回路による検出結果に応じて、第１、第２、第３、及び第４のスイッチの開閉を制御する。【選択図】図１

Description

本発明の実施形態は、積分回路及びＡＤ変換器に関する。

従来、信号電流の電流電圧変換には、連続時間積分回路や離散時間積分回路が用いられている。従来の積分回路では、入力された信号電流をオペアンプの帰還容量に電荷として蓄積し、オペアンプの出力電圧を積分信号として観測する。これにより、電流電圧変換が実現される。

不定期に到来する信号電流を積分する積分回路では、信号電流を検出した後に積分動作が開始されるため、信号電流が実際に到来してから検出されるまでの間、到来した信号電流が積分されないという問題があった。このため、従来の積分回路では、信号電流を高精度に積分することが困難であった。

特開２００２−４３９４１号公報 特開２０１２−１１０００７号公報

信号電流を高精度に積分することができる積分回路及びＡＤ変換器を提供する。

一実施形態に係る積分回路は、分流回路と、第１のスイッチと、第１の容量素子と、第２のスイッチと、第３のスイッチと、第２の容量素子と、第４のスイッチと、検出回路と、制御回路と、を備える。分流回路は、信号電流を分流する。第１のスイッチは、分流回路と一端を接続される。第１の容量素子は、第１のスイッチの他端と接続される。第２のスイッチは、第１の容量素子と並列に接続される。第３のスイッチは、分流回路と一端を接続される。第２の容量素子は、第３のスイッチの他端と接続される。第４のスイッチは、第２の容量素子と並列に接続される。検出回路は、分流回路と接続され、信号電流を検出する。制御回路は、検出回路による検出結果に応じて、第１、第２、第３、及び第４のスイッチの開閉を制御する。

第１実施形態に係る積分回路の構成を示す図。 トリガ発生回路の一例を示す図。 トリガ発生回路の他の例を示す図。 第１実施形態に係る積分回路の動作を示すタイミングチャート。 第１実施形態に係る積分回路の動作の他の例を示すタイミングチャート。 第１実施形態に係る積分回路の動作の他の例を示すタイミングチャート。 第２実施形態に係る積分回路の構成を示す図。 第２実施形態に係る積分回路の動作を示すタイミングチャート。 第３実施形態に係る積分回路の構成を示す図。 第３実施形態に係る積分回路の動作を示すタイミングチャート。 第４実施形態に係る積分回路の構成を示す図。 第４実施形態に係る積分回路の動作を示すタイミングチャート。 第５実施形態に係る積分回路の構成を示す図。 第５実施形態に係る積分回路の動作を示すタイミングチャート。 第６実施形態に係るＡＤ変換器を示す図。

以下、積分回路及びＡＤ変換器の実施形態について図面を参照して説明する。

（第１実施形態）
まず、第１実施形態に係る積分回路について、図１〜図６を参照して説明する。図１は、本実施形態に係る積分回路の構成を示す図である。図１に示すように、本実施形態に係る積分回路は、分流回路１と、第１のスイッチＳ１と、第１の容量素子Ｃ１と、第２のスイッチＳ２と、第３のスイッチＳ３と、第２の容量素子Ｃ２と、第４のスイッチＳ４と、トリガ発生回路（検出回路）２と、制御回路３と、を備える。

分流回路１は、センサなどの外部の電流源から信号電流を入力される。分流回路１に入力される信号電流は、所定のベース電流（低周波成分）に信号成分（高周波成分）が重畳された信号であり、無信号時には、信号電流としてベース電流が入力されている。

分流回路１は、入力された信号電流を、第１の信号電流と第２の信号電流とに分流し、第１の信号電流をトリガ発生回路２へ、第２の信号電流を第１の容量素子Ｃ１及び第２の容量素子Ｃ２へ入力する。第１及び第２の信号電流は、信号電流を同一の又は異なる利得で増幅した電流である。このような分流回路１として、例えば、カレントミラー回路を用いることができる。この積分回路では、分流回路１の出力電圧が、信号電流を積分した積分信号となる。

なお、分流回路１の代わりに、トリガ発生回路２に信号電流を入力する電流源と、第１の容量素子Ｃ１及び第２の容量素子Ｃ２に信号電流を入力する電流源と、をそれぞれ備える構成も可能である。

第１のスイッチＳ１（以下、「スイッチＳ１」という）は、一端を分流回路１と接続され、他端を容量素子Ｃ１及び第２のスイッチＳ２と接続される。スイッチＳ１がオンになることにより、分流回路１と容量素子Ｃ１とが接続される。スイッチＳ１は、例えば、トランジスタにより形成される。

第１の容量素子Ｃ１（以下、「容量素子Ｃ１」という）は、一方の端子をスイッチＳ１の他端と接続され、他方の端子を接地される。容量素子Ｃ１は、スイッチＳ１がオンになると、分流回路１から入力された第２の信号電流により充電される。

第２のスイッチ（以下、「スイッチＳ２」という）は、容量素子Ｃ１と並列に接続される。スイッチＳ２がオンになることにより、容量素子Ｃ１の両側の端子が接続され、容量素子Ｃ１に蓄積された電荷が放電される。

第３のスイッチＳ３（以下、「スイッチＳ３」という）は、一端を分流回路１と接続され、他端を容量素子Ｃ２及び第４のスイッチＳ４と接続される。スイッチＳ３がオンになることにより、分流回路１と容量素子Ｃ２とが接続される。スイッチＳ３は、例えば、トランジスタにより形成される。

第２の容量素子Ｃ２（以下、「容量素子Ｃ２」という）は、一方の端子をスイッチＳ３の他端と接続され、他方の端子を接地される。容量素子Ｃ２は、スイッチＳ３がオンになると、分流回路１から入力された第２の信号電流により充電される。

第４のスイッチ（以下、「スイッチＳ４」という）は、容量素子Ｃ２と並列に接続される。スイッチＳ４がオンになることにより、容量素子Ｃ２の両側の端子が接続され、容量素子Ｃ２に蓄積された電荷が放電される。

トリガ発生回路２（検出回路）は、分流回路１と接続され、分流回路１から入力される第１の信号電流を検出する。より詳細には、トリガ発生回路２は、入力された第１の信号電流に含まれる信号成分を検出する。第１の信号電流は、分流回路１に入力された信号電流を所定の利得で増幅した信号であるから、第１の信号電流に含まれる信号成分を検出することにより、分流回路１に入力された信号電流に含まれる信号成分を検出することができる。以下では、トリガ発生回路２が第１の信号電流に含まれる信号成分を検出することを、単に、信号電流を検出すると表す。トリガ発生回路２は、信号電流を検出すると、トリガ信号を発生させ、制御回路３に入力する。

ここで、図２は、トリガ発生回路２の一例を示す図である。図２のトリガ発生回路２は、参照電流生成回路２１と比較器２２とを備える。

参照電流生成回路２１は、参照電流を発生させる。参照電流とは、第１の信号電流に信号成分が含まれるか否かを判定するための閾値となる電流である。参照電流は、第１の信号電流に含まれるベース電流より大きくなるように設定される。これにより、第１の信号電流に含まれるノイズを信号成分と誤検出することを防ぐことができる。

比較器２２は、分流回路１から第１の信号電流を入力され、参照電流生成回路２１から参照電流を入力され、第１の信号電流が参照電流より大きい場合、トリガ信号を出力する。より詳細には、比較器２２は、信号電流と参照電流との比較結果に応じた２値の信号を出力する。例えば、比較器２２は、第１の信号電流が参照電流以下の場合Ｌｏｗ（又はＨｉｇｈ）を出力し、信号電流が参照電流より大きい場合Ｈｉｇｈ（又はＬｏｗ）を出力する。トリガ信号とは、信号電流が参照電流より大きい場合の比較器２２の出力信号（上記のＨｉｇｈ）のことをいう。

なお、比較器２２には、信号電流及び参照電流の代わりに、これらを電流電圧変換した信号電圧及び参照電圧が入力されてもよい。

図３は、トリガ発生回路２の他の例を示す図である。図３のトリガ発生回路２は、比較器２２と、低域通過フィルタ２３と、電圧電流変換回路２４と、レベルシフト回路２５と、を備える。比較器２２は、図２の比較器２２と同様である。

低域通過フィルタ２３は、遮断周波数ω_ｃ以下の周波数の電流及び電圧を通過させ、遮断周波数ω_ｃより高い周波数の電流及び電圧を減衰させる。低域通過フィルタ２３は、入力端子を分流回路１と接続され、出力端子を電圧電流変換回路２４及びレベルシフト回路２５と接続される。以下では、低域通過フィルタ２３と分流回路１との接続点の電圧、すなわち、トリガ発生回路２の入力端子の電圧をｖ_１（ｓ）、低域通過フィルタ２３と電圧電流変換回路２４との接続点の電圧をｖ_２（ｓ）という。ここでいうｓは、ラプラス変数である。

電圧電流変換回路２４は、入力された電圧を、所定の電圧電流変換係数Ｇ_ｍで電流に変換して出力する。電圧電流変換回路２４は、入力端子を低域通過フィルタ２３及びレベルシフト回路２５と接続され、出力端子を比較器２２の負入力端子及び分流回路１と接続される。

レベルシフト回路２５は、入力された電圧を所定の電圧だけレベルシフトして出力する。レベルシフト回路２５は、入力端子を低域通過フィルタ２３及び電圧電流変換回路２４と接続され、出力端子を比較器２２の正入力端子に接続される。したがって、レベルシフト回路２５は、低域通過フィルタ２３の出力電圧ｖ_２（ｓ）を、所定の電圧ｖ_ｔｈだけレベルシフトして比較器２２の正入力端子に入力する。図３のトリガ発生回路２において、レベルシフト回路２５により比較器２２に入力される電圧が参照電圧となる。

以下、図３のトリガ発生回路２の動作を説明する。以下では、第１の信号電流をｉ（ｓ）、低域通過フィルタ２３の電圧関数をＨ_ＬＰＦ（ｓ）＝１／（１＋ｓ／ω_ｃ）、電圧電流変換回路２４の出力抵抗をｒ_ｏとし、電圧電流変換係数Ｇ_ｍは、出力抵抗の逆数（１／ｒ_ｏ）より十分大きいものとする。この場合、入力端子電圧ｖ_１（ｓ）及び低域通過フィルタ２３の出力電圧ｖ_２（ｓ）は以下のように表される。

ｖ_１（ｓ）＝ｉ（ｓ）ｒ_ｏ／（１＋Ｈ_ＬＰＦ（ｓ）・Ｇ_ｍ・ｒ_ｏ）
＝ｉ（ｓ）ｒ_ｏ（１＋ｓ／ω_ｃ）／（１＋Ｇ_ｍ・ｒ_ｏ＋ｓ／ω_ｃ）・・・（１）
ｖ_２（ｓ）＝ｉ（ｓ）ｒ_ｏ／（１＋Ｇ_ｍ・ｒ_ｏ＋ｓ／ω_ｃ）・・・（２）

式（１）から、第１の信号電流の低周波成分がほぼ１／Ｇ_ｍで電圧に変換されるとともに、高周波成分がｒ_ｏで電圧に変換されることが分かる。

トリガ発生回路２に信号成分を含む信号電流が入力された場合、電流が急激に変化し、高周波成分が大きくなるため、第１の信号電流は高周波成分を強調した電圧ｖ_１（ｓ）に変換される。

一方、式（２）から、信号電流の低周波成分がほぼ１／Ｇ_ｍで電圧に変換されるとともに、高周波成分の変換電圧が低域成分の変換電圧より小さくなることがわかる。したがって、トリガ発生回路２に入力される低周波成分は、常にほぼ一定の電圧ｖ_２（ｓ）に変換される。

このようなｖ_１（ｓ）とｖ_２（ｓ）＋ｖ_ｔｈとを比較器２２で比較することにより、トリガ発生回路２は、信号電流を容易に検出することができる。上述の通り、第１の信号電流に含まれる高周波成分は強調されるため、信号成分が小さい場合であっても、信号成分の到来時の高周波成分の増大により、信号電流を検出することができる。

また、このトリガ発生回路２では、参照電圧ｖ_２（ｓ）＋ｖ_ｔｈが、信号電流の低周波成分（ベース電流）に応じて生成されるため、ベース電流が経時的に変化する場合であっても、参照電圧を当該変化に自動的に追従させることができる。したがって、ベース電流の経時的な変化による検出精度の低下を抑制することができる。

さらに、レベルシフト回路２５により、電圧ｖ_ｔｈを任意の値に容易に設定することができる。

なお、トリガ発生回路２は、上述の構成に限られず、信号電流を検出可能な任意の構成から選択すればよい。

制御回路３は、トリガ発生回路２と接続され、トリガ発生回路２の出力信号を入力される。制御回路３は、トリガ発生回路２からトリガ信号を入力されると、スイッチＳ１〜Ｓ４の開閉を制御する制御信号を出力する。スイッチＳ１〜Ｓ４は、制御信号３が出力した制御信号に従って、閉状態（オン）又は開状態（オフ）となる。また、制御回路３には、クロック信号を入力される。

以下、本実施形態に係る積分回路の動作について、図４〜図６を参照して説明する。ここで、図４は、本実施形態に係る積分回路の動作を示すタイミングチャートである。図４において、φ１はスイッチＳ１の制御信号、φ１ｒはスイッチＳ２の制御信号、φ２はスイッチＳ３の制御信号、φ２ｒはスイッチＳ４の制御信号を示す。制御信号がＨｉｇｈの状態は、当該制御信号により制御されるスイッチがオンの状態を示し、制御信号がＬｏｗの状態は、当該制御信号により制御されるスイッチがオフの状態を示す。図４に示すように、この積分回路は、事前積分モード及び積分モードという２つの動作状態を有する。

（事前積分モード）
まず、事前積分モードについて説明する。事前積分モードは、先の積分モードの終了後、制御回路３が次のトリガ信号を入力されるまで継続する動作状態である。事前積分モードでは、２つの容量素子Ｃ１，Ｃ２が所定の時間間隔で交互に充放電されるように、スイッチＳ１〜Ｓ４の開閉が制御される。すなわち、制御回路３は、スイッチＳ１とスイッチＳ３とを交互に開閉し、スイッチＳ１がオフの期間の少なくとも一部の期間にスイッチＳ２をオンにし、スイッチＳ２がオフの期間の少なくとも一部の期間にスイッチＳ１をオンにし、スイッチＳ３がオフの期間の少なくとも一部の期間にスイッチＳ４をオンにし、スイッチＳ４がオフの期間の少なくとも一部の期間にスイッチＳ３をオンにする。

このような制御により、スイッチＳ１がオンかつスイッチＳ２がオフの期間に容量素子Ｃ１が充電され、スイッチＳ１がオフかつスイッチＳ２がオンの期間に容量素子Ｃ１が放電する。また、スイッチＳ３がオンかつスイッチＳ４がオフの期間に容量素子Ｃ２が充電され、スイッチＳ３がオフかつスイッチＳ４がオンの期間に容量素子Ｃ２が放電する。そして、容量素子Ｃ１，Ｃ２の充放電は交互に行われる。

例えば、制御回路３は、図４に示すように、所定の時間間隔で、スイッチＳ１〜Ｓ４の開閉のタイミングが同期するように制御してもよい。図４の場合、制御回路３は、スイッチＳ１がオフ（オン）の期間にスイッチＳ２をオン（オフ）にし、スイッチＳ３がオフ（オン）の期間にスイッチＳ４をオン（オフ）にし、スイッチＳ１がオフ（オン）の期間にスイッチＳ３をオン（オフ）にする。これにより、容量素子Ｃ１，Ｃ２を交互に充放電することができる。

また、制御回路３は、図５に示すように、所定の時間間隔で、スイッチＳ１，Ｓ２の開閉のタイミングが同期し、スイッチＳ３，Ｓ４の開閉のタイミングが同期し、スイッチＳ１，Ｓ２の開閉のタイミングとスイッチＳ３，Ｓ４の開閉のタイミングが所定時間ずれるように制御してもよい。すなわち、制御回路３は、スイッチＳ１がオフ（オン）の期間にスイッチＳ２をオン（オフ）にし、スイッチＳ３がオフ（オン）の期間にスイッチＳ４をオン（オフ）にし、スイッチＳ１がオフの期間の一部の期間にスイッチＳ３をオンにし、スイッチＳ３がオフの期間の一部の期間にスイッチＳ１をオンにする。これにより、容量素子Ｃ１，Ｃ２を交互に充放電することができる。

また、当該制御により、回路の短絡を防ぐことができる。図４の制御のように、スイッチＳ１〜Ｓ４の開閉のタイミングが一致している場合、制御信号のわずかな遅延により、スイッチＳ１，Ｓ２，Ｓ３（又はＳ１，Ｓ２，Ｓ４）がいずれもオンになる期間が生じ、回路が短絡する恐れがある。回路が短絡すると、容量素子に充電された電荷や、これから充電されるはずの電荷が放電され、第２の信号電流を正確に積分することが困難になる。図５の制御のように、スイッチＳ１，Ｓ３の開閉のタイミングをずらし、回路の短絡を防ぐことにより、第２の信号電流の積分精度を向上させることができる。

さらに、制御回路３は、図６に示すように、所定の時間間隔で、スイッチＳ１，Ｓ３の開閉のタイミングが同期し、スイッチＳ１，Ｓ３の開閉のタイミングとスイッチＳ２，４の開閉のタイミングが所定時間ずれ、スイッチＳ２，Ｓ４の開閉のタイミングが所定時間ずれるように制御してもよい。すなわち、制御回路３は、スイッチＳ１がオフの期間の一部の期間にスイッチＳ２をオンにし、スイッチＳ２がオフの期間の一部の期間にスイッチＳ１をオンにし、スイッチＳ３がオフの期間の一部の期間にスイッチＳ４をオンにし、スイッチＳ４がオフの期間の一部の期間にスイッチＳ３をオンにし、スイッチＳ１がオフ（オン）の期間にスイッチＳ３をオン（オフ）にする。これにより、容量素子Ｃ１，Ｃ２を交互に充放電することができる。

また、当該制御により、回路の短絡を防ぎつつ、不感帯をなくすことができる。ここでいう不感帯とは、第２の信号電流がいずれの容量素子にも充電されない期間のことである。図５の制御のように、スイッチＳ１，Ｓ３の開閉のタイミングが所定時間ずれている場合、スイッチＳ１，Ｓ３が両方オフになる期間、すなわち、不感帯が発生する。不感帯では、第２の信号電流が積分されないため、積分精度の向上が妨げられる恐れがある。しかしながら、図６の制御によれば、スイッチＳ１，Ｓ３の開閉のタイミングが同期しているため、不感帯が発生しない上に、スイッチＳ１，Ｓ３の開閉のタイミングとスイッチＳ２，Ｓ４の開閉のタイミングとが所定時間ずれているため、回路の短絡も防ぐことができる。したがって、図６の制御によれば、積分精度を向上させることができる。

なお、図４〜図６において、スイッチＳ１〜Ｓ４の開閉は、１クロックごとに制御されているがこれに限られない。制御回路３は、スイッチＳ１〜Ｓ４を任意の時間間隔で制御することができる。

（積分モード）
次に、積分モードについて説明する。積分モードは、制御回路３がトリガ信号を入力されてから、所定期間が経過するまで継続する動作状態である。積分モードでは、２つの容量素子Ｃ１，Ｃ２の両方が所定の期間充電されるように、スイッチＳ１〜Ｓ４の開閉が制御される。すなわち、制御回路３は、図４に示すように、スイッチＳ１，Ｓ３をオンにし、スイッチＳ２，Ｓ４をオフにする。

このような制御により、容量素子Ｃ１，Ｃ２が第２の信号電流により充電される。積分モードの継続期間は、想定される信号電流の大きさや、容量素子Ｃ１，Ｃ２の容量に応じて予め設定される。

積分モードの継続期間が経過すると、制御回路３は、スイッチＳ１，Ｓ３をオフにし、スイッチＳ２，Ｓ４をオンにし、容量素子Ｃ１，Ｃ２をいずれも放電する。その後、再び事前積分モードが開始される。

以上説明した通り、本実施形態に係る積分回路によれば、信号成分を含む信号電流が入力されてから検出されるまでの間の信号電流は、事前積分モードにおいて容量素子Ｃ１又は容量素子Ｃ２に充電（積分）される。したがって、信号成分検出後に積分を開始する従来の積分回路に比べて、信号電流を高精度に積分することができる。

なお、本実施形態では、積分回路は容量素子を２つ備えたが、３つ以上の容量素子を備える構成も可能である。この場合、例えば、制御回路３は、複数の容量素子Ｃｎ（ｎ≧３）が、順番に１つずつ充放電を行うように制御すればよい。

（第２実施形態）
次に、第２実施形態に係る積分回路について、図７，８を参照して説明する。図７は、本実施形態に係る積分回路を示す図である。図７に示すように、本実施形態に係る積分回路は、第５のスイッチＳ５と、第３の容量素子Ｃ３とをさらに備える。他の構成は第１実施形態に係る積分回路と同様である。

第５のスイッチＳ５（以下、「スイッチＳ５」という）は、一端を分流回路１と接続され、他端を第３の容量素子Ｃ３と接続される。スイッチＳ５がオンになることにより、分流回路１と第３の容量素子Ｃ３とが接続される。スイッチＳ５は、例えば、トランジスタにより形成される。スイッチＳ５は、制御回路３からの制御信号φ_ｉｎｔにより開閉を制御される。

第３の容量素子Ｃ３（以下、「容量素子Ｃ３」という）は、一方の端子をスイッチＳ５の他端と接続されており、他方の端子を接地されている。また、容量素子Ｃ３は、容量素子Ｃ１，Ｃ２より大きな容量を有する。

図８は、本実施形態に係る積分回路の動作を示すタイミングチャートである。図８に示すように、事前積分モードでは、スイッチＳ５は常時オフあり、スイッチＳ１〜Ｓ４は第１実施形態と同様に制御される。したがって、容量Ｃ１，Ｃ２により第２の信号電流の積分が交互に行われる。

一方、積分モードでは、制御回路３にトリガ信号が入力された時点でオフのスイッチＳ１又はスイッチＳ３の代わりに、スイッチＳ５がオンにされる。すなわち、積分モードでは、スイッチＳ１〜Ｓ４は、トリガ信号が入力された時点の開閉状態を維持する。これにより、積分モードでは、容量素子Ｃ１又は容量素子Ｃ２と、容量素子Ｃ３と、により、第２の信号電流が積分される。

積分モードの継続期間が経過すると、制御回路３は、スイッチＳ１，Ｓ３，Ｓ５をオフにし、スイッチＳ２，Ｓ４をオンにし、容量素子Ｃ１又は容量素子Ｃ２と、容量素子Ｃ３と、を放電する。その後、再び事前積分モードが開始される。

ここで、信号電流Ｉｓｉｇが一定の場合の積分回路の動作について考える。事前積分モードにおける信号電流Ｉｓｉｇの積分時間をΔＴ、ΔＴを含む全積分時間をＴとすると、信号電流Ｉｓｉｇの全積分電荷Ｑｔは、Ｑｔ＝Ｉｓｉｇ×Ｔ、事前積分モードにて積分される電荷Ｑｐは、Ｑｐ＝Ｉｓｉｇ×ΔＴとなる。仮に、Ｔ＝α×ΔＴ（α＞１）、積分回路の出力電圧の最大値をＮ（Ｖ）とすると、Ｑｔを積分するために必要な積分回路全体の容量Ｃｔは、Ｃｔ＝Ｑｔ／Ｎとなり、Ｑｐを積分するために必要な容量素子Ｃ１，Ｃ２の容量Ｃｐは、Ｃｐ＝Ｑｐ／Ｎ＝Ｃｔ／αとなる。

本実施形態に係る積分回路では、容量素子Ｃ１（又は容量素子Ｃ２）の容量Ｃｐと容量素子Ｃ３の容量との和がＣｔであるから、容量素子Ｃ３の容量は（α−１）Ｃｐとなる。したがって、本実施形態の場合、積分回路全体の容量は、Ｃｐ＋Ｃｐ＋（α−１）Ｃｐ＝（α＋１）Ｃｐとなる。これに対して、第１実施形態に係る積分回路の場合、容量素子Ｃ１，Ｃ２の容量がいずれもＣｔ＝α×Ｃｐであることが必要となるから、積分回路全体の容量は２α×Ｃｐとなる。

（α＋１）Ｃｐ＜２α×Ｃｐであるから、本実施形態に係る積分回路によれば、積分回路全体の容量を低減することができる。これにより、回路面積の縮小が可能となる。また、容量素子Ｃ１，Ｃ２の容量を低下させることにより、各スイッチのオン抵抗と容量素子Ｃ１，Ｃ２の容量との積である時定数を低下させ、積分回路の応答速度を向上させることができる。

（第３実施形態）
次に、第３実施形態に係る積分回路について、図９，１０を参照して説明する。図９は、本実施形態に係る積分回路を示す図である。図９に示すように、本実施形態に係る積分回路は、第６のスイッチＳ６と、増幅器４と、第４の容量素子Ｃ４と、第７のスイッチＳ７とを備える。他の構成は、第１実施形態に係る積分回路と同様である。

第６のスイッチＳ６（以下、「スイッチＳ６」という）は、一端を分流回路１と接続され、他端を増幅器４の負入力端子と、第４の容量素子Ｃ４と、第７のスイッチＳ７と接続される。スイッチＳ６がオンになることにより、分流回路１と増幅器４の負入力端子及び第４の容量素子Ｃ４が接続される。スイッチＳ６は、例えば、トランジスタにより形成される。スイッチＳ６は、制御回路３からの制御信号φ_ｉｎｔにより開閉を制御される。

増幅器４は、負入力端子をスイッチＳ６の他端、第４の容量素子Ｃ４、及び第７のスイッチＳ７と接続され、正入力端子を接地される。増幅器４の出力電圧が、この積分回路の積分信号となる。

第４の容量素子Ｃ４（以下、「容量素子Ｃ４」という）は、一方の端子をスイッチＳ６の他端、増幅器４の負入力端子、及び第７のスイッチＳ７の一端と接続され、他方の端子を第７のスイッチＳ７の他端及び増幅器４の出力端子とされる。すなわち、容量素子Ｃ４は、増幅器４の負入力端子と出力端子との間に並列に接続されている。

第７のスイッチＳ７（以下、「スイッチＳ７」という）は、一端をスイッチＳ６の他端、増幅器４の負入力端子、及び容量素子Ｃ４の一方の端子と接続され、他端を容量素子Ｃ４の他方の端子及び増幅器４の出力端子と接続される。すなわち、スイッチＳ７は、増幅器４の負入力端子と出力端子との間に、容量素子Ｃ４と並列に接続されている。スイッチＳ７がオンになることにより、スイッチＳ６の他端及び増幅器４の負入力端子と、増幅器４の出力端子とが接続される。スイッチＳ７は、例えば、トランジスタにより形成される。スイッチＳ７は、制御回路３からの制御信号φ_ｒｅｓにより開閉を制御される。

図１０は、本実施形態に係る積分回路の動作を示すタイミングチャートである。図１０に示すように、この積分回路は、事前積分モード、積分モード、及び転送モードという３つの動作状態を有する。

事前積分モード及び積分モードにおいて、制御回路３は、スイッチＳ６をオフにし、スイッチＳ７をオンにする。これにより、増幅器４及び容量素子Ｃ４が分流回路１から電気的に分離されるとともに、容量素子Ｃ４が短絡され、放電された状態となる。事前積分モードにおいて、スイッチＳ１〜Ｓ４の動作は、第１実施形態と同様である。

転送モードは、積分モードの終了後、所定時間継続する動作状態である。積分モードが終了すると、制御回路３は、スイッチＳ７をオフにし、所定時間ずらしてスイッチＳ６をオンにする。これにより、容量素子Ｃ１，Ｃ２と増幅器４の出力端子との短絡を防ぐことができる。他のスイッチＳ１〜Ｓ４は、積分モードにおける開閉状態を維持する。

スイッチＳ６がオンになると、増幅器４に負帰還がかかっているため、容量素子Ｃ１，Ｃ２に充電された電荷が容量素子Ｃ４に転送され、容量素子Ｃ４が充電される。電荷の転送は、負帰還の原理より、積分器４の負入力端子の電圧ＶｉｎがＶｉｎ＝１／（１＋Ａｖ）となった時点で完了する。ここで、Ａｖは、積分器４の有限利得である。

転送モードの継続時間は、信号電流の大きさや各容量素子の容量に応じて予め設定される。当該継続時間は、電荷の転送が完了するまでに要する時間より長くてもよいし、短くてもよい。転送モードの継続時間が転送完了までの時間より短い場合、未転送の電荷により積分に誤差が生じ得る。しかし、この誤差による積分精度への影響は、事前積分モードによる積分精度の向上に比べて小さい。

転送モードの継続時間が経過すると、制御回路３は、スイッチＳ６をオフにし、所定時間ずらしてスイッチＳ７をオンにする。これにより、容量素子Ｃ１，Ｃ２と増幅器４の出力端子との短絡を防ぐとともに、容量素子Ｃ４を放電することができる。その後、次のトリガ信号が入力されるまで、積分回路は、事前積分モードで動作する。

以上説明した通り、本実施形態に係る積分回路によれば、増幅器４を介して積分回路と外部負荷とが接続される。増幅器４は出力インピーダンスが低いため、積分回路の駆動能力が向上し、インピーダンスの低い外部負荷を接続した場合であっても、信号電流を高精度に積分することができる。

（第４実施形態）
次に、第４実施形態に係る積分回路について、図１１，１２を参照して説明する。図１１は、本実施形態に係る積分回路を示す図である。図１１に示すように、本実施形態に係る積分回路は、第８のスイッチＳ８を備える。他の構成は、第３実施形態に係る積分回路と同様である。

第８のスイッチＳ８（以下、「スイッチＳ８」という）は、一端を分流回路１と接続され、他端をスイッチＳ１，Ｓ３，Ｓ６の一端と接続される。スイッチＳ８がオンになることにより、分流回路１が容量素子Ｃ１，Ｃ２，Ｃ４などと接続される。スイッチＳ８は、例えば、トランジスタにより形成される。スイッチＳ８は、制御回路３からの制御信号φ_ｉｎｔ２により開閉を制御される。

図１２は、本実施形態に係る積分回路の動作を示すタイミングチャートである。図１２に示すように、スイッチＳ８は、開閉のタイミングがスイッチＳ６と同期しており、スイッチＳ６がオフの期間中にオンになり、スイッチＳ６がオンの期間中にオフになる。したがって、スイッチＳ８は、容量素子Ｃ１，Ｃ２から容量素子Ｃ４への電荷の転送中にオフになり、電荷の転送中に分流回路１が容量素子Ｃ１，Ｃ２，Ｃ４と電気的に分離される。他のスイッチＳ１〜Ｓ４，Ｓ６，Ｓ７の動作は、第３実施形態と同様である。

分流回路１の出力インピーダンスが低い場合、増幅器４の負入力端子と分流回路１の出力端子が接続されていると、増幅器４による負帰還が十分に働かず、電荷の転送が抑制され、積分精度が低下する恐れがある。しかし、本実施形態に係る積分回路によれば、電荷の転送中に分流回路１が電気的に分離されるため、積分精度の低下を防ぐことができる。また、電荷の転送中に入力される信号電流が積分されることにより生じる積分精度のばらつきを抑制することができる。

（第５実施形態）
次に、第５実施形態に係る積分回路について、図１３，１４を参照して説明する。図１３は、本実施形態に係る積分回路を示す図である。図１３に示すように、本実施形態に係る積分回路は、第２実施形態に係る積分回路と第３実施形態に係る積分回路とを組み合わせた構成であり、第２実施形態におけるスイッチＳ５と、第３実施形態におけるスイッチＳ６とが兼用されている。

図１４は、本実施形態に係る積分回路の動作を示すタイミングチャートである。図１４に示すように、事前積分モードにおけるスイッチＳ１〜Ｓ７の動作は第４実施形態と同様である。

トリガ信号の入力により、事前積分モードが終了すると、制御回路３は、スイッチＳ７をオンにし、所定時間ずらしてスイッチＳ６をオフにする。積分モードでは、各容量素子の充電と、容量素子Ｃ４への電荷の転送が同時に行われる。スイッチＳ６，Ｓ７の開閉のタイミングをずらすことにより、容量素子Ｃ１，Ｃ２と増幅器４の出力端子との短絡を防ぐことができる。積分モードにおけるスイッチＳ１〜Ｓ４は、第２実施形態と同様に動作し、事前積分モードにおける開閉状態を維持する。

積分モードの継続時間が経過すると、制御回路３は、スイッチＳ６をオフにし、所定時間ずらしてスイッチＳ７をオンにする。これにより、容量素子Ｃ１，Ｃ２と増幅器４の出力端子との短絡を防ぐとともに、容量素子Ｃ４を放電することができる。その後、次のトリガ信号が入力されるまで、積分回路は、事前積分モードで動作する。

以上のような構成により、積分回路全体の容量を低減し、回路面積を縮小することができるとともに、積分回路の応答速度を向上させることができる。また、増幅器４を介して積分した電圧を出力することにより、積分回路の駆動能力を向上させることができる。

（第６実施形態）
次に、第６実施形態として、上述の各実施形態に係る積分回路を備えるＡＤ変換器について、図１５を参照して説明する。図１５は、本実施形態に係るＡＤ変換器を示すブロック図である。図１５に示すように、ＡＤ変換回路は、積分回路と、ＡＤ変換回路ＡＤＣとを備える。

積分回路は、信号電流として、ＡＤ変換の対象となるアナログ信号を入力される。積分回路は、信号電流を積分し、生成した積分信号を後段に接続されたＡＤ変換回路ＡＤＣに入力する。なお、図１５におけるクロックは、積分回路の制御回路３に入力されるクロック信号を示す。

ＡＤ変換回路ＡＤＣは、積分回路から入力された積分信号をデジタル変換し、生成したデジタル信号を出力する。ＡＤ変換回路ＡＤＣによるデジタル変換の方法は任意である。

本実施形態に係るＡＤ変換器は、積分回路により高精度に積分されたアナログ信号をデジタル変換するため、出力するデジタル信号に対する外乱による影響が抑制される。したがって、後段のシステムへの信号の受け渡しがロバストになる。

なお、本発明は上記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記各実施形態に開示されている複数の構成要素を適宜組み合わせることによって種々の発明を形成できる。また例えば、各実施形態に示される全構成要素からいくつかの構成要素を削除した構成も考えられる。さらに、異なる実施形態に記載した構成要素を適宜組み合わせてもよい。

１：分流回路、２：トリガ発生回路、３：制御回路、４：増幅器、２１：参照電流生成回路、２２：比較器、２３：低域通過フィルタ、２４：電圧電流変換回路、２５：レベルシフト回路、Ｃ１：第１の容量素子、Ｃ２：第２の容量素子、Ｃ３：第３の容量素子、Ｃ４：第４の容量素子、Ｓ１：第１のスイッチ、Ｓ２：第２のスイッチ、Ｓ３：第３のスイッチ、Ｓ４：第４のスイッチ、Ｓ５：第５のスイッチ、Ｓ６：第６のスイッチ、Ｓ７：第７のスイッチ、Ｓ８：第８のスイッチ、ＡＤＣ：ＡＤ変換回路

Claims (11)

1. 信号電流を分流する分流回路と、
   前記分流回路と一端を接続された第１のスイッチと、
   前記第１のスイッチの他端と接続された第１の容量素子と、
   前記第１の容量素子と並列に接続された第２のスイッチと、
   前記分流回路と一端を接続された第３のスイッチと、
   前記第３のスイッチの他端と接続された第２の容量素子と、
   前記第２の容量素子と並列に接続された第４のスイッチと、
   前記分流回路と接続され、前記信号電流を検出する検出回路と、
   前記検出回路による検出結果に応じて、前記第１、第２、第３、及び第４のスイッチの開閉を制御する制御回路と、
   を備える積分回路。
2. 前記制御回路は、前記検出回路により前記信号電流が検出されない場合、前記第１及び第２の容量素子が交互に充放電されるように、前記第１、第２、第３、及び第４のスイッチを開閉する
   請求項１に記載の積分回路。
3. 前記制御回路は、前記検出回路により前記信号電流が検出されない場合、前記第１及び第３のスイッチを交互に開閉し、前記第１のスイッチがオフの期間の少なくとも一部の期間に前記第２のスイッチをオンにし、前記第２のスイッチがオフの期間の少なくとも一部の期間に前記第１のスイッチをオンにし、前記第３のスイッチがオフの期間の少なくとも一部の期間に前記第４のスイッチをオンにし、前記第４のスイッチがオフの期間の少なくとも一部の期間に前記第３のスイッチをオンにする
   請求項１又は請求項２に記載の積分回路。
4. 前記制御回路は、前記検出回路により前記信号電流が検出された場合、前記第１及び第２の容量素子が所定期間充電されるように前記第１、第２、第３、及び第４のスイッチを開閉する
   請求項１〜請求項３のいずれか１項に記載の積分回路。
5. 前記分流回路と一端を接続され、前記制御回路により開閉を制御される第５のスイッチと、
   前記第５のスイッチの他端と接続された第３の容量素子と、
   をさらに備える
   請求項１〜請求項３のいずれか１項に記載の積分回路。
6. 前記制御回路は、前記検出回路により前記信号電流が検出された場合、前記第１又は第２の容量素子と、前記第３の容量素子と、が所定期間充電されるように前記第１、第２、第３、第４、及び第５のスイッチを開閉する
   請求項５に記載の積分回路。
7. 前記分流回路と一端を接続され、前記制御回路により開閉を制御される第６のスイッチと、
   前記第６のスイッチの他端と負入力端子を接続された増幅器と、
   前記増幅器の出力端子と負入力端子との間に接続された第４の容量素子と、
   前記第４の容量素子と並列に接続され、前記制御回路により開閉を制御される第７のスイッチと、
   をさらに備える
   請求項１〜請求項４のいずれか１項に記載の積分回路。
8. 前記制御回路は、前記検出回路により前記信号電流が検出された場合、前記第１及び第２の容量素子が所定期間充電された後、前記第１及び第２の容量素子により、前記第４の容量素子が充電されるように、前記第１、第２、第３、第４、第６、及び第７のスイッチを制御する
   請求項７に記載の積分回路。
9. 前記分流回路と、前記第１、第３、及び第６のスイッチと、の間に接続され、前記制御回路により開閉を制御される第８のスイッチをさらに備える
   請求項８に記載の積分回路。
10. 前記制御回路は、前記第４の容量素子の充電中に、前記第８のスイッチをオフにする
    請求項９に記載の積分回路。
11. 請求項１〜請求項１０のいずれか１項に係る積分回路と、
    前記積分回路の出力信号をＡＤ変換するＡＤ変換回路と、
    を備えるＡＤ変換器。

Images