KR101389147B1 - 위상 누적기를 이용한 광대역 신호 변환 장치 및 방법 - Google Patents

위상 누적기를 이용한 광대역 신호 변환 장치 및 방법 Download PDF

Info

Publication number
KR101389147B1
KR101389147B1 KR1020130006960A KR20130006960A KR101389147B1 KR 101389147 B1 KR101389147 B1 KR 101389147B1 KR 1020130006960 A KR1020130006960 A KR 1020130006960A KR 20130006960 A KR20130006960 A KR 20130006960A KR 101389147 B1 KR101389147 B1 KR 101389147B1
Authority
KR
South Korea
Prior art keywords
signal
frequency
phase accumulator
phase
output
Prior art date
Application number
KR1020130006960A
Other languages
English (en)
Inventor
유상범
김중표
임원규
양정환
이상곤
Original Assignee
한국항공우주연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국항공우주연구원 filed Critical 한국항공우주연구원
Priority to KR1020130006960A priority Critical patent/KR101389147B1/ko
Application granted granted Critical
Publication of KR101389147B1 publication Critical patent/KR101389147B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/1806—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop the frequency divider comprising a phase accumulator generating the frequency divided signal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/03—Digital function generators working, at least partly, by table look-up
    • G06F1/0321—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
    • G06F1/0328—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers in which the phase increment is adjustable, e.g. by using an adder-accumulator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

광대역 신호 변환 장치가 제공된다. 상기 광대역 신호 변환 장치는, 복수 개의 위상 누적기를 포함하는 다단 위상 누적부와, 상기 복수 개의 위상 누적기 중 제1 위상 누적기에 의해 구동되어 주파수 조절 제어 신호를 생성하는 주파수 조절부와, 상기 복수 개의 위상 누적기 중 상기 제1 위상 누적기와 상이한 제2 위상 누적기의 출력을 상기 주파수 조절 제어 신호에 결합하여 결합 신호를 생성하는 결합부, 및 상기 결합 신호를 이용하여 첩신호를 생성하는 전압 제어 오실레이터를 포함할 수 있다

Description

위상 누적기를 이용한 광대역 신호 변환 장치 및 방법{APPARATUS AND METHOD FOR TRANSFORMING BROADBAND SIGNAL USING PHASE ACCUMULATORS}
위상 누적기(Phase Accumulator)를 이용하여 광대역 신호 변환을 수행하는 장치 및 방법에 연관되며, 보다 특정하게는 위상 누적기를 이용하여 다양한 대역으로의 신호 변환 및 신호의 비선형 특성을 보완하는 장치 및 방법에 연관된다.
종래에 레이다 분야에서는, 광대역 첩 신호를 발생시키기 위하여 DDS와 PLL를 결합한 주파수 합성기를 사용하고 있다.
DDS 만을 사용하여 PLL을 구현하는 경우, 광대역 신호 변환 기술은 DDS에 종속되는데, 이를 해결하기 위하여 체배기를 사용하여 광대역 신호 변환을 하게 된다.
그러나, 이러한 경우 체배기에 의하여 비선형 왜곡 성분이 발생할 수 있으며, 이는 신호의 품질을 저하시키는 요인이 된다.
이러한 비선형 왜곡을 줄이기 위하여 사전왜곡 방식을 이용할 수 있으나, 구조가 매우 복잡해지는 단점을 갖고 있다.
따라서, 체배기에 의한 출력 파형 왜곡 현상과 구조의 복잡성을 최소화하기 위해, PLL 자체에서 광대역 신호 변환하는 방식을 고려할 수 있다.
일측에 따르면, 광대역 신호 변환 장치에 있어서, 복수 개의 위상 누적기를 포함하는 다단 위상 누적부와, 상기 복수 개의 위상 누적기 중 제1 위상 누적기에 의해 구동되어 주파수 조절 제어 신호를 생성하는 주파수 조절부와, 상기 복수 개의 위상 누적기 중 상기 제1 위상 누적기와 상이한 제2 위상 누적기의 출력을 상기 주파수 조절 제어 신호에 결합하여 결합 신호를 생성하는 결합부, 및 상기 결합 신호를 이용하여 첩신호를 생성하는 전압 제어 오실레이터를 포함하는 장치가 제공된다.
일실시예에 따르면, 상기 광대역 신호 변환 장치는, 상기 제2 위상 누적기의 출력을 디지털-아날로그 변환 하여 상기 결합부에 제공하는 제1 디지털-아날로그 컨버터를 더 포함할 수 있다.
일실시예에 따르면, 상기 주파수 조절부는, 상기 제1 위상 누적기의 출력 및 상기 전압 제어 오실레이터의 피드백 신호를 이용하여 위상 차이와 주파수 차이를 감지하는 감지기와, 상기 감지 결과 및 상기 피드백 신호를 이용하여 주파수 카운팅을 수행하는 카운터, 및 상기 카운터 결과를 디지털-아날로그 변환하여 상기 주파수 조절 제어 신호를 생성하는 제2 디지털-아날로그 컨버터를 포함할 수 있다.
일실시예에 따르면, 상기 주파수 조절부는, 상기 제1 위상 누적기의 출력 및 상기 전압 제어 오실레이터의 피드백 신호를 (+)신호와 (-)신호로 분리하고, 0점 교차 신호를 검출 및 다중화하여 주파수 카운팅을 수행할 수 있다.
일실시예에 따르면, 상기 주파수 조절부는, 상기 제1 위상 누적기의 출력의 최상위 비트에 의해서 구동될 수 있다.
일실시예에 따르면, 상기 주파수 조절부는, 상기 최상위 비트의 바이너리 신호를 +1과 -1의 신호로 변환할 수 있다.
다른 일측에 따르면, 복수 개의 위상 누적기를 이용한 광대역 신호 변환 방법에 있어서, 상기 복수 개의 위상 누적기 중 제1 위상 누적기를 이용하여 주파수 조절 제어 신호를 생성하는 단계와, 상기 복수 개의 위상 누적기 중 상기 제1 위상 누적기와 상이한 제2 위상 누적기의 출력을 상기 주파수 조절 제어 신호에 결합하여 결합 신호를 생성하는 단계, 및 상기 결합 신호를 이용하여 첩신호를 생성하는 단계를 포함하는 광대역 신호 변환 방법이 제공된다.
일실시예에 따르면, 상기 주파수 조절 제어 신호를 생성하는 단계는, 상기 제1 위상 누적기의 출력 및 전압 제어 오실레이터의 피드백 신호를 이용하여 위상 차이와 주파수 차이를 감지하는 단계와, 상기 감지 결과 및 상기 피드백 신호를 이용하여 주파수 카운팅을 수행하는 단계, 및 상기 카운터 결과를 디지털-아날로그 변환하여 상기 주파수 조절 제어 신호를 생성하는 단계를 포함할 수 있다.
일실시예에 따르면, 상기 주파수 조절 제어 신호를 생성하는 단계는, 상기 제1 위상 누적기의 출력 및 상기 전압 제어 오실레이터의 피드백 신호를 (+)신호와 (-)신호로 분리하고, 0점 교차 신호를 검출 및 다중화하여 주파수 카운팅을 수행할 수 있다.
일실시예에 따르면, 상기 결합 신호를 생성하는 단계는, 상기 제2 위상 누적기의 출력을 디지털-아날로그 변환하는 단계를 포함할 수 있다.
일실시예에 따르면, 상기 주파수 조절 제어 신호를 생성하는 단계는, 상기 제1 위상 누적기의 출력의 최상위 비트를 이용하여 주파수 조절 제어 신호를 생성할 수 있다.
도 1은 일실시예에 따른 광대역 신호 변환 장치를 도시하는 블록도이다.
도 2는 일실시예에 따른 광대역 신호 변환 장치 중 주파수 조절부의 구성을 도시하는 블록도이다.
도 3은 일실시예에 따라 다단 위상 누적기로 구동하는 PLL을 이용하여 첩 신호를 발생 과정을 설명하는 도면이다.
도 4는 일실시예에 따라 2단 위상 누적기를 이용하여 광대역 신호 변환을 수행하는 과정을 설명하는 도면이다.
도 5는 일실시예에 따른 DDS의 첩신호 발생과 위상 누적기의 최상위 비트 신호에 대한 변환 출력을 나타내는 도면이다.
도 6은 일실시예에 따라 전압 제어 오실레이터의 제어 신호를 발생시키기 위한 광대역 신호 변환 장치의 신호 흐름을 나타내는 도면이다.
도 7은 일실시예에 따른 주파수 조절부의 기능을 설명하는 도면이다.
도 8은 일실시예에 따른 광대역 신호 변환 방법을 도시하는 흐름도이다.
이하에서, 일부 실시예들을, 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
아래 설명에서 사용되는 용어는 본 발명에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 관례, 새로운 기술의 출현 등에 따라 달라질 수 있다.
또한 특정한 경우는 이해를 돕거나 및/또는 설명의 편의를 위해 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 설명 부분에서 상세한 그 의미를 기재할 것이다. 따라서 아래 설명에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가지는 의미와 명세서 전반에 걸친 내용을 토대로 이해되어야 한다.
명세서 전체에서, 제1 위상 누적기는 복수 개의 위상 누적기 중 기본적인 신호 발생을 수행하는 위상 누적기로서, PLL을 구동하여 주파수 조절 제어 신호를 생성할 수 있다.
상기 제1 위상 누적기는, 상기 복수 개의 위상 누적기 중 첫번째 위치하여 PLL과 연동되나, 실시예에 따라 상기 제1 위상 누적기가 위치하는 순서는 변경될 수 있다.
또한, 명세서 전체에서 제2 위상 누적기는 상기 복수 개의 위상 누적기 중 상기 제1 위상 누적기와 상이한 위상 누적기를 의미하며, 광대역 신호 변환에 이용될 수 있다.
실시예에 따라, 상기 제2 위상 누적기는 그 개수가 한정되지 않으며, 복수 개의 제2 위상 누적기를 이용하여 변환 신호의 대역을 조절할 수 있다.
도 1은 일실시예에 따른 광대역 신호 변환 장치(100)를 도시하는 블록도이다.
상기 광대역 신호 변환 장치(100)는, 위상 누적기를 이용하여 발생된 신호를 PLL 입력 신호와 전압 제어 오실레이터(VCO)의 입력 신호로 활용하여 광대역 신호 변환을 수행하는 장치로서, 주파수 체배기를 사용하여 광대역 신호 변환을 수행하는 종래의 방식을 보완할 수 있다.
종래에는 VCO 입력을 콘트롤 하는 방식과 DDS를 사용하는 방식이 각각 별도로 수행되며, 주파수 체배기를 이용하여 광대역 신호를 발생시키는 과정에서 출력 파형이 체배기에 의해 왜곡되는 문제점이 발생될 수 있었다. 또한, 상기 체배기에 의한 왜곡을 보완하기 위해, 사전왜곡 방식을 통하여 왜곡을 보상하는 불편함이 있었다.
따라서, 상기 광대역 신호 변환 장치(100)에서는, PLL 자체에서 광대역 신호 변환하는 방식을 통해, 체배기에 의한 출력 파형 왜곡 현상과 구조의 복잡성을 최소화하고, 비용 절감을 기대할 수 있다.
상기 광대역 신호 변환 장치(100)는 다단 위상 누적부(110), 주파수 조절부(120), 결합부(130), 전압 제어 오실레이터(140), 및 제1 디지털-아날로그 컨버터(150)로 구성될 수 있다. 다만, 상기 제1 디지털-아날로그 컨버터(150)는 선택적인(optional) 구성으로서, 일부 실시예에서는 상기 디지털-아날로그 컨버터(150)가 생략될 수도 있다.
상기 다단 위상 누적부(110)는 복수 개의 위상 누적기를 포함할 수 있다.
상기 주파수 조절부(120)는 상기 복수 개의 위상 누적기 중 제1 위상 누적기에 의해 구동되어 주파수 조절 제어 신호를 생성할 수 있다.
상기 제1 위상 누적기는 복수 개의 위상 누적기 중 기본적인 신호 발생을 수행하는 위상 누적기로서, PLL을 구동하여 주파수 조절 제어 신호를 생성할 수 있다.
상기 제1 위상 누적기는, 상기 복수 개의 위상 누적기 중 첫번째 위치하여 PLL과 연동될 수 있으며, 다른 실시예에서는 상기 제1 위상 누적기가 위치하는 순서는 변경될 수 있다.
상기 주파수 조절부(120)의 세부 구성에 대한 내용은 도 2에서 후술한다.
상기 주파수 조절부(120)는 상기 제1 위상 누적기의 출력의 최상위 비트에 의하여 구동될 수 있다.
이 경우, 상기 주파수 조절부(120)는 상기 최상위 비트의 바이너리 신호를 +1와 -1의 신호로 변환할 수 있다.
상기 결합부(130)는 상기 복수 개의 위상 누적기 중 상기 제1 위상 누적기와 상이한 제2 위상 누적기의 출력을 상기 주파수 조절 제어 신호에 결합하여 결합 신호를 생성할 수 있다.
상기 제2 위상 누적기는 상기 복수 개의 위상 누적기 중 상기 제1 위상 누적기와 상이한 위상 누적기로서, 광대역 신호 변환에 이용될 수 있다.
상기 전압 제어 오실레이터(140)는 상기 결합 신호를 이용하여 첩신호를 생성할 수 있다.
다른 실시예에 따른 광대역 신호 변환 장치(100)는 제1 디지털-아날로그 컨버터(150)를 더 포함할 수 있다.
상기 제1 디지털-아날로그 컨버터(150)는 상기 제2 위상 누적기의 출력을 디지털-아날로그 변환하여 상기 결합부(130)에 제공할 수 있다.
도 2는 일실시예에 따른 광대역 신호 변환 장치(100) 중 주파수 조절부(120)의 구성을 도시하는 블록도이다.
상기 주파수 조절부(120)는 감지기(210), 카운터(220) 및 제2 디지털-아날로그 컨버터(230)로 구성될 수 있다.
상기 감지기(210)는 상기 제1 위상 누적기의 출력 및 상기 전압 제어 오실레이터의 피드백 신호를 이용하여 위상 차이와 주파수 차이를 감지할 수 있다.
상기 카운터(220)는 상기 감지 결과 및 상기 피드백 신호를 이용하여 주파수 카운팅을 수행할 수 있다.
상기 제2 디지털-아날로그 컨버터(230)는 상기 카운터 결과를 디지털-아날로그 변환하여 상기 주파수 조절 제어 신호를 생성할 수 있다.
상기 주파수 조절부(120)는 상기 제1 위상 누적기의 출력 및 상기 전압 제어 오실레이터(140)의 피드백 신호를 (+)신호와, (-)신호로 분리하고, 0점 교차 신호를 검출 및 다중화하여 주파수 카운팅을 수행할 수 있다.
도 3은 일실시예에 따라 다단 위상 누적기로 구동하는 PLL(Phase Locked Loop)을 이용하여 첩 신호를 발생 과정을 설명하는 도면이다.
상기 광대역 신호 변환 장치(100)는 DDS(Direct Digital Synthesis)의 DAC(Digital-Analog Converter) 및 ROM을 사용하지 않고 위상 누적기만을 사용하여 PLL을 구동하여 첩신호를 발생시킬 수 있다.
도 3의 다단 위상 누적기(110)와 같이, 복수 개의 위상 누적기가 다단으로 연결되어, PLL을 구동하거나 VCO(140) 입력 전압을 제어함으로써 광대역 신호 변환을 수행할 수 있다.
상기 복수 개의 위상 누적기의 다단 구성은, 첫번째 위상 누적기의 연산결과의 캐리어가 그 다음 위상 누적기의 입력됨으로써 이루어질 수 있다.
상기 복수 개의 위상 누적기 중 첫번째 위상 누적기(Phase Accumulator 1)는 기본적인 신호 발생을 위해 PLL을 구동할 수 있다.
또한, 상기 복수 개의 위상 누적기 중 첫번째 위상 누적기를 제외한 두번째 이후의 위상 누적기(Phase Accumulator 2 내지 N)의 출력은 DAC(Digital-Analog Converter)를 이용하여 아날로그 신호로 변환될 수 있다.
상기 첫번째 위상 누적기의 PLL 구동을 통해 발생한 주파수 조절 제어 신호와, 상기 두번째 이후의 위상 누적기의 출력 신호는 VCO(140) 입력단의 결합부(130)를 통해 아날로그 레벨에서 결합되어, 광대역 신호 변환에 이용될 수 있다.
상기 광대역 신호 변환 장치(100)는 루프 필터를 사용하지 않고, 상기 주파수 조절부(120)의 위상 및 검출된 주파수를 카운트하여 VCO의 입력으로 사용함으로써, 스위칭 속도 개선과 안정적인 첩신호 발생이 가능하다.
상기 광대역 신호 변환 장치(100)는 기본 주파수 체배기를 사용한 첩 발생 장치 보다 신호 왜곡이 줄어들어, 보다 용이하게 레이다 송신기 제작에 이용될 수 있다.
또한 복수 개의 위상 누적기를 다단으로 활용하여, 광대역 신호 변환이 용이하며, 기존 DDS(고속 파형 조절 기능 및 주파수 전환 용이성)와 PLL의 기능도 활용할 수 있어, 군용 및 상용 레이다 시스템의 성능을 개선 시킬 수 있다.
다른 실시예에 따라, 상기 제1 위상 누적기 및 상기 제2 위상 누적기는 기존의 DDS를 활용하여 구성될 수도 있으며, 마찬가지로 상기 주파수 조절부(120) 또한 기존의 PLL 방식을 활용하여 루프 필터를 이용하는 방식으로 구성될 수도 있다.
도 4는 일실시예에 따라 2단 위상 누적기를 이용하여 광대역 신호 변환을 수행하는 과정을 설명하는 도면이다.
도 4는 상기 광대역 신호 변환 장치(100)에서 2개의 위상 누적기를 이용하는 경우의 실시예를 보여주고 있다.
상기 위상 누적기는 콘트롤 워드에 기초하여 정밀한 파형의 시간 샘플을 발생시킬 수 있으며, 상기 발생된 시간 샘플을 사용하여 정현파를 만들 수 있고, 소수점 이하의 정밀한 주파수 단위에 대한 조절도 가능하다.
상기 2단의 위상 누적기 중 제1 위상 누적기(Phase Accumulator 1)는 기본적인 신호 발생을 위해 PLL을 구동할 수 있다.
상기 제1 위상 누적기가 PLL과 연동되는 경우, 상기 제1 위상 누적기의 출력 신호의 최상위 비트 만으로도 PLL 구동이 가능하다.
PLL의 VCO 출력은 전압에 따라 높은 주파수가 발생되므로, PLL의 입력 주파수와 같아지도록 디바이더(N divider) 장치에 의하여 나누어질 수 있다.
상기 디바이더 장치에 의해 나누어진 신호와 상기 제1 위상 누적기의 최상위 비트 신호는, 위상 차이 및 주파수 차이를 가질 수 있으며, 이는 위상차 검출기(Phase frequency difference detector)를 통해 검출될 수 있다.
이 때, 상기 위상차 검출기(Phase frequency difference detector)는 상기 주파수 조절부(120)의 감지기(210)에 대응될 수 있다.
상기 검출된 신호는 주파수 카운터(Frequency counter)에 의하여 계수될 수 있다(상기 주파수 카운터(Frequency counter)는 상기 주파수 조절부(120)의 카운터(220)에 대응될 수 있다).
상기 카운터에 의해 계수된 수치는 상기 제1 위상 누적기의 발생 주파수와 상기 디바이더(N devider) 출력 주파수와의 차이로 이해될 수 있으며, 이 차이만큼 VCO의 입력 전압이 증가되어 VCO의 출력 주파수가 변환되는 방식으로 첩신호가 높은 주파수에 실리게 된다.
이 경우, 보통 VCO의 출력과 기저대역 첩신호 대역폭의 주파수 차이가 충분히 크다고 가정하면, 디바이더의 출력 주파수는 일정하다고 할 수 있다.
또한, 제1 위상 누적기 이후의 위상 누적기(이를 테면, 제2 위상 누적기)에 의한 첩신호의 주파수 변화를 통해, VCO의 입력 전압이 연속적으로 변화할 수 있다.
도 5는 일실시예에 따른 DDS의 첩신호 발생(510)과 위상 누적기의 최상위 비트 신호에 대한 변환 출력(520)을 나타내는 도면이다.
상기 제1 위상 누적기의 최상위 비트 출력은 바이너리 신호 형태이므로, 이를 PLL과 연동하여 입력 신호로 활용하기 위해서는, 520과 같이 +1과 -1의 신호로 변환될 수 있다.
도 6은 일실시예에 따라 전압 제어 오실레이터의 제어 신호를 발생시키기 위한 광대역 신호 변환 장치(100)의 신호 흐름을 나타내는 도면이다.
도 6에서, 610은 상기 전압 제어 오실레이터(140)의 피드백 신호를 나타낼 수 있다.
또한, 620은 상기 제1 위상 누적기의 최상위 비트 출력을 PLL의 입력 신호로 활용하기 위해 변환한 신호를 나타낸다.
상기 위상차 검출기(Phase frequency difference detector, 또는 감지기(210))를 통해 검출된 상기 제1 위상 누적기의 출력 신호와 상기 전압 제어 오실레이터(140)의 피드백 신호에 대한 위상 차이 및 주파수 차이의 검출 결과는 각각 630 및 640으로 나타낼 수 있다.
상기 제1 위상 누적기의 최상위 비트 출력(620)에 비하여 디바이더 장치의 출력 주파수(610)는 높으며, 상기 위상차 검출기를 통과한 후의 신호는 도 6의 630과 같이 샘플링된 결과로 나타날 수 있다.
또한, 상기 검출 결과 및 상기 피드백 신호를 이용하여 주파수 카운팅을 수행한 상기 카운터(220)의 결과는 650과 같이 나타날 수 있으며, 상기 전압 제어 오실레이터(140)를 제어하기 위한 VCO 제어 신호는 660과 같이 표시될 수 있다.
도 7은 일실시예에 따른 주파수 조절부(120)의 기능을 설명하는 도면이다.
일실시예에 따라, 상기 주파수 조절부(120)는 상기 제1 위상 누적기의 출력 및 상기 전압 제어 오실레이터의 피드백 신호를 (+)신호와 (-)신호로 분리하고, 0점 교차 신호를 검출 및 다중화하여 주파수 카운팅을 수행할 수 있다.
이 경우, 상기 주파수 조절부(120)는 비교기를 이용하여, 상기 제1 위상 누적기의 출력 및 상기 전압 제어 오실레이터의 피드백 신호를 0을 기준으로 (+)신호와 (-)신호로 분리하고, 0점 교차 신호를 검출할 수 있다.
상기 검출된 교차 신호가 도 7의 다중화기(MUX)의 스위칭 신호로 입력되어 다중화되면, 카운터를 통해 모든 파형에서의 주파수 변화를 계수할 수 있다.
상기 위상차 검출기(Phase frequency difference detector, 또는 감지기(210)) 출력의 (-)부호 신호는 모두 (+) 신호로 변환되어 상기 카운터의 입력으로 들어갈 수 있다.
상기 카운터를 통해 계수된 값은 주파수의 차이만큼 큰 값을 가지게 되지만, 실제적으로 주파수는 낮다. 따라서, 상기 계수된 값을 샘플 앤 홀드(S/H) 한 다음, 2의 보수 연산(2's complement)을 하여 낮은 값으로 바꾸어줄 수 있으며, 이러한 과정을 거쳐 마지막으로 VCO 콘트롤 신호가 완성된다.
도 8은 일실시예에 따른 복수 개의 위상 누적기를 이용한 광대역 신호 변환 방법을 도시하는 흐름도이다.
단계 810에서는, 상기 주파수 조절부(120)가 상기 복수 개의 위상 누적기 중 제1 위상 누적기를 이용하여 주파수 조절 제어 신호를 생성할 수 있다.
단계 810은 보다 구체적으로, 상기 주파수 조절부(120)를 구성하는 감지기(210)와 카운터(220), 그리고 제2 디지털-아날로그 컨버터(230)를 이용하여 수행될 수 있다.
단계 810에서, 상기 감지기(210)는 상기 제1 위상 누적기의 출력 및 전압 제어 오실레이터의 피드백 신호를 이용하여 위상 차이 및 주파수 차이를 감지할 수 있다.
상기 카운터(220)는 상기 감지기(210)의 감지 결과 및 상기 피드백 신호를 이용하여 주파수 카운팅을 수행할 수 있다.
또한, 상기 제2 디지털-아날로그 컨버터(230)는 상기 카운터 결과를 디지털-아날로그 변환하여 상기 주파수 조절 제어 신호를 생성할 수 있다.
단계 810에서, 상기 주파수 조절부(120)는 상기 제1 위상 누적기의 출력 및 상기 전압 제어 오실레이터(140)의 피드백 신호를 (+)신호와, (-)신호로 분리하고, 0점 교차 신호를 검출 및 다중화하여 주파수 카운팅을 수행할 수 있다.
또한, 단계 810에서, 상기 주파수 조절부(120)는 상기 제1 위상 누적기의 출력의 최상위 비트에 의하여 구동될 수 있다.
이 경우, 상기 주파수 조절부(120)는 상기 최상위 비트의 바이너리 신호를 +1와 -1의 신호로 변환할 수 있다.
단계 820에서는, 상기 결합부(130)가 상기 복수 개의 위상 누적기 중 상기 제1 위상 누적기와 상이한 제2 위상 누적기의 출력을 상기 주파수 조절 제어 신호에 결합하여 결합 신호를 생성할 수 있다.
상기 제2 위상 누적기는 상기 복수 개의 위상 누적기 중 상기 제1 위상 누적기와 상이한 위상 누적기로서, 광대역 신호 변환에 이용될 수 있다.
단계 820에서는, 상기 제1 디지털-아날로그 컨버터(150)를 통해 상기 제2 위상 누적기의 출력을 디지털-아날로그 변환할 수 있다.
단계 830에서는, 상기 전압 제어 오실레이터(140)가 상기 결합 신호를 이용하여 첩신호를 생성할 수 있다.
이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPA(field programmable array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (12)

  1. 광대역 신호 변환 장치에 있어서,
    복수 개의 위상 누적기를 포함하는 다단 위상 누적부;
    상기 복수 개의 위상 누적기 중 제1 위상 누적기에 의해 구동되어 주파수 조절 제어 신호를 생성하는 주파수 조절부;
    상기 복수 개의 위상 누적기 중 상기 제1 위상 누적기와 상이한 제2 위상 누적기의 출력을 상기 주파수 조절 제어 신호에 결합하여 결합 신호를 생성하는 결합부; 및
    상기 결합 신호를 이용하여 첩신호를 생성하는 전압 제어 오실레이터
    를 포함하는 장치.
  2. 제1항에 있어서,
    상기 제2 위상 누적기의 출력을 디지털-아날로그 변환 하여 상기 결합부에 제공하는 제1 디지털-아날로그 컨버터를 더 포함하는 장치.
  3. 제1항에 있어서,
    상기 주파수 조절부는,
    상기 제1 위상 누적기의 출력 및 상기 전압 제어 오실레이터의 피드백 신호를 이용하여 위상 차이와 주파수 차이를 감지하는 감지기;
    상기 감지 결과 및 상기 피드백 신호를 이용하여 주파수 카운팅을 수행하는 카운터; 및
    상기 카운터 결과를 디지털-아날로그 변환하여 상기 주파수 조절 제어 신호를 생성하는 제2 디지털-아날로그 컨버터
    를 포함하는 장치.
  4. 제3항에 있어서,
    상기 주파수 조절부는, 상기 제1 위상 누적기의 출력 및 상기 전압 제어 오실레이터의 피드백 신호를 (+)신호와 (-)신호로 분리하고, 0점 교차 신호를 검출 및 다중화하여 주파수 카운팅을 수행하는 장치.
  5. 제1항에 있어서,
    상기 주파수 조절부는, 상기 제1 위상 누적기의 출력의 최상위 비트에 의해서 구동되는 장치.
  6. 제5항에 있어서,
    상기 주파수 조절부는, 상기 최상위 비트의 바이너리 신호를 +1과 -1의 신호로 변환하는 장치.
  7. 복수 개의 위상 누적기를 이용한 광대역 신호 변환 방법에 있어서,
    상기 복수 개의 위상 누적기 중 제1 위상 누적기를 이용하여 주파수 조절 제어 신호를 생성하는 단계;
    상기 복수 개의 위상 누적기 중 상기 제1 위상 누적기와 상이한 제2 위상 누적기의 출력을 상기 주파수 조절 제어 신호에 결합하여 결합 신호를 생성하는 단계; 및
    상기 결합 신호를 이용하여 첩신호를 생성하는 단계
    를 포함하는 광대역 신호 변환 방법.
  8. 제7항에 있어서,
    상기 주파수 조절 제어 신호를 생성하는 단계는,
    상기 제1 위상 누적기의 출력 및 전압 제어 오실레이터의 피드백 신호를 이용하여 위상 차이와 주파수 차이를 감지하는 단계;
    상기 감지 결과 및 상기 피드백 신호를 이용하여 주파수 카운팅을 수행하는 단계; 및
    상기 카운터 결과를 디지털-아날로그 변환하여 상기 주파수 조절 제어 신호를 생성하는 단계
    를 포함하는 광대역 신호 변환 방법.
  9. 제8항에 있어서,
    상기 주파수 조절 제어 신호를 생성하는 단계는,
    상기 제1 위상 누적기의 출력 및 상기 전압 제어 오실레이터의 피드백 신호를 (+)신호와 (-)신호로 분리하고, 0점 교차 신호를 검출 및 다중화하여 주파수 카운팅을 수행하는 광대역 신호 변환 방법.
  10. 제7항에 있어서,
    상기 결합 신호를 생성하는 단계는,
    상기 제2 위상 누적기의 출력을 디지털-아날로그 변환하는 단계를 포함하는 광대역 신호 변환 방법.
  11. 제7항에 있어서,
    상기 주파수 조절 제어 신호를 생성하는 단계는, 상기 제1 위상 누적기의 출력의 최상위 비트를 이용하여 주파수 조절 제어 신호를 생성하는 광대역 신호 변환 방법.
  12. 제7항 내지 제11항 중 어느 한 항의 광대역 신호 변환 방법을 수행하는 프로그램을 수록한 컴퓨터 판독 가능 기록 매체.
KR1020130006960A 2013-01-22 2013-01-22 위상 누적기를 이용한 광대역 신호 변환 장치 및 방법 KR101389147B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130006960A KR101389147B1 (ko) 2013-01-22 2013-01-22 위상 누적기를 이용한 광대역 신호 변환 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130006960A KR101389147B1 (ko) 2013-01-22 2013-01-22 위상 누적기를 이용한 광대역 신호 변환 장치 및 방법

Publications (1)

Publication Number Publication Date
KR101389147B1 true KR101389147B1 (ko) 2014-04-24

Family

ID=50658703

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130006960A KR101389147B1 (ko) 2013-01-22 2013-01-22 위상 누적기를 이용한 광대역 신호 변환 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101389147B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180072972A (ko) * 2016-12-22 2018-07-02 한국항공우주연구원 디지털 디첩 처리 장치 및 방법
KR20230089170A (ko) * 2021-12-13 2023-06-20 한국항공우주연구원 직접 디지털 주파수 합성기의 제어 방법 및 직접 디지털 주파수 합성기

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010069610A (ko) * 2001-04-20 2001-07-25 유흥균 고속 저전력 직접 디지털 주파수 합성기 구동형 위상 고정루프(DDFS-driven PLL) 주파수 합성기 설계 기술
KR20060027163A (ko) * 2004-09-22 2006-03-27 차은종 위상누적기를 이용한 디지털 주파수 합성기
KR20110076511A (ko) * 2009-12-29 2011-07-06 재단법인 포항산업과학연구원 주파수 변조 연속파 신호 발생 장치, 및 이를 구비한 거리 측정 장치
KR20120101536A (ko) * 2009-12-07 2012-09-13 콸콤 인코포레이티드 구성가능한 디지털-아날로그 위상 동기 루프

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010069610A (ko) * 2001-04-20 2001-07-25 유흥균 고속 저전력 직접 디지털 주파수 합성기 구동형 위상 고정루프(DDFS-driven PLL) 주파수 합성기 설계 기술
KR20060027163A (ko) * 2004-09-22 2006-03-27 차은종 위상누적기를 이용한 디지털 주파수 합성기
KR20120101536A (ko) * 2009-12-07 2012-09-13 콸콤 인코포레이티드 구성가능한 디지털-아날로그 위상 동기 루프
KR20110076511A (ko) * 2009-12-29 2011-07-06 재단법인 포항산업과학연구원 주파수 변조 연속파 신호 발생 장치, 및 이를 구비한 거리 측정 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180072972A (ko) * 2016-12-22 2018-07-02 한국항공우주연구원 디지털 디첩 처리 장치 및 방법
KR101879516B1 (ko) * 2016-12-22 2018-07-17 한국항공우주연구원 디지털 디첩 처리 장치 및 방법
KR20230089170A (ko) * 2021-12-13 2023-06-20 한국항공우주연구원 직접 디지털 주파수 합성기의 제어 방법 및 직접 디지털 주파수 합성기
KR102671500B1 (ko) * 2021-12-13 2024-05-31 한국항공우주연구원 직접 디지털 주파수 합성기의 제어 방법 및 직접 디지털 주파수 합성기

Similar Documents

Publication Publication Date Title
US9325331B2 (en) Prediction based digital control for fractional-N PLLs
US6211747B1 (en) Wideband modulated fractional-N frequency synthesizer
US8552775B2 (en) Digital phase-locked loop apparatus using frequency shift keying and method of controlling the same
US20140062551A1 (en) Method and systems for high-precision pulse-width modulation
CN103427835B (zh) 频率调制器
KR101970845B1 (ko) 반도체 장치
US20140333351A1 (en) Automatic loop-bandwidth calibration for a digital phased-locked loop
JP5787849B2 (ja) 周波数シンセサイザ
WO2012160105A1 (en) Apparatus for synchronizing a data handover between a first clock domain and a second clock domain
JP4625867B2 (ja) デジタルｐｌｌ装置
KR20030028816A (ko) 노이즈 형성 디지털 주파수 합성
KR20150007728A (ko) 완전 디지털 위상 고정 루프 회로, 반도체 장치 및 휴대 정보 기기
EP3251238A1 (en) Apparatus and method for efficient waveform portability between different platforms
KR101389147B1 (ko) 위상 누적기를 이용한 광대역 신호 변환 장치 및 방법
CN102281063A (zh) 调整频率的方法以及装置
JP2019536392A (ja) 選択可能な周波数及びデューティサイクルを有する分周器
US20210083681A1 (en) Phase-locked loop circuit
US10274584B2 (en) Apparatus and method for generating bidirectional chirp signal by using phase accumulation polynomial
EP3114541B1 (en) Flexible chirp generator
US10523190B2 (en) Pulse density modulation adjustment
US11196534B1 (en) Apparatus and methods for low power clock generation in multi-channel high speed devices
US9203384B2 (en) Clock adjustment circuit and digital to analog converting device
JP2012004699A (ja) ポーラ変調器
US8339160B2 (en) Clock generating device and jitter reducing method in the clock generating device
KR101579678B1 (ko) 시간 디지털 변환기 및 그의 제어 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180406

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee