JP5787849B2 - 周波数シンセサイザ - Google Patents
周波数シンセサイザ Download PDFInfo
- Publication number
- JP5787849B2 JP5787849B2 JP2012188814A JP2012188814A JP5787849B2 JP 5787849 B2 JP5787849 B2 JP 5787849B2 JP 2012188814 A JP2012188814 A JP 2012188814A JP 2012188814 A JP2012188814 A JP 2012188814A JP 5787849 B2 JP5787849 B2 JP 5787849B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- frequency
- fractional
- load enable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 75
- 230000000630 rising effect Effects 0.000 claims description 46
- 238000010586 diagram Methods 0.000 description 20
- 230000000694 effects Effects 0.000 description 13
- 230000001360 synchronised effect Effects 0.000 description 7
- 238000004891 communication Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
- H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Description
図11は、特許文献1に示されたような従来の周波数シンセサイザの一例を示す構成図である。
図示の周波数シンセサイザは、基準信号を生成する基準発振器101と、シフトレジスタ回路103に入力するクロック信号とデータ信号とロードイネーブル信号を生成するためのクロック信号,データ信号およびロードイネーブル信号生成回路102と、データ信号に基づきPLL設定データを出力するシフトレジスタ回路103と、分周数制御データを生成するフラクショナル変調器104と、高周波信号を発生するフラクショナルPLLシンセサイザ105とを備える。
図12に示す周波数シンセサイザは、基準信号を生成する基準発振器201と、周波数シンセサイザの周波数設定データを生成する周波数設定データ生成回路202と、周波数シンセサイザの位相差設定データを生成する位相差設定データ生成回路203と、分周数制御データを生成する制御回路204と、高周波信号を発生するフラクショナルPLLシンセサイザ205、206を備える。制御回路204は、位相差設定データに応じたタイミングでリセット信号を生成するリセット信号制御回路207と、分周数制御データを生成するフラクショナル変調器208、209とで構成される。
フラクショナルPLLシンセサイザ205は、基準発振器201で生成された基準信号とフラクショナル変調器208から出力された分周数制御データに応じた高周波信号を発生する。同様に、フラクショナルPLLシンセサイザ206は、基準発振器201で生成された基準信号とフラクショナル変調器209から出力された分周数制御データに応じた高周波信号を発生する。
このとき、フラクショナル変調器208、209には同じ周波数設定データを与えるため、フラクショナルPLLシンセサイザ205、206の高周波信号の周波数は同一となる。
ここで,frは基準信号の周波数,N0はNaveの整数部を,KおよびMはNaveの分数部を表す。
このとき、制御回路204において、リセット信号制御回路207は位相差設定データに応じたタイミングでフラクショナル変調器208、209にリセット信号を出力する。
リセット信号により変調器の動作の初期化を行うことで、分周数制御データの巡回シフトを行い、フラクショナルPLLシンセサイザ205、206から発生する高周波信号間に位相差が生じる。
図1は、この発明の実施の形態1による周波数シンセサイザを示す構成図である。
図1に示す周波数シンセサイザは、並列動作する周波数シンセサイザであり、基準信号を生成する基準発振器1と、「クロック信号,データ信号およびロードイネーブル信号」を生成する、第1,第2のクロック信号,データ信号およびロードイネーブル信号生成回路2a,2bと、第1,第2のクロック信号,データ信号およびロードイネーブル信号生成回路2a,2bの出力信号に基づきPLL設定データを出力する第1,第2のシフトレジスタ回路3a,3bと、第1,第2のシフトレジスタ回路3a,3bからのPLL設定データに応じた分周数制御データを生成する第1,第2のフラクショナル変調器4a,4bと、第1,第2のフラクショナル変調器4a,4bからの出力信号に基づき高周波信号を発生する第1,第2のフラクショナルPLLシンセサイザ5a,5bから構成される。
第1のクロック信号,データ信号およびロードイネーブル信号生成回路2aは、基準発振器1からの基準信号に同期し、第1のクロック信号(CLK1)、第1のデータ信号(DATA1)および第1のロードイネーブル信号(LE1)を生成する。また、第2のクロック信号,データ信号およびロードイネーブル信号生成回路2bは、基準発振器1からの基準信号に同期し、第2のクロック信号(CLK2)、第2のデータ信号(DATA2)および第2のロードイネーブル信号(LE2)を生成する。ここで、第1のデータ信号および第2のデータ信号は同一である。
第1,第2のフラクショナルPLLシンセサイザ5a,5bにおいて、位相同期が確立しているとき、周期が固定である基準信号の立上りエッジと、第1,第2のフラクショナルPLLシンセサイザ5a,5bの出力信号の立上りエッジとの時間差は、分周数制御データに応じた値となる。
同様に、CLK2、DATA2およびLE2は、第2のクロック信号,データ信号およびロードイネーブル信号生成回路2bで生成され、第2のシフトレジスタ回路3bにおいてCLK2の立上りエッジでPLLの設定情報を持つDATA2がレジスタ内に取り込まれ、LE2の立上りエッジでレジスタ内のDATAの内容を実行し、シフトレジスタ内のPLL設定データを出力する。
図3は、フラクショナルPLLシンセサイザが三つである場合の構成図である。図中、第1のフラクショナルPLLシンセサイザ5aには、第1のクロック信号,データ信号およびロードイネーブル信号生成回路2aと、第1のシフトレジスタ回路3aと、第1のフラクショナル変調器4aとが対応し、同様に、第2のフラクショナルPLLシンセサイザ5bには、第2のクロック信号,データ信号およびロードイネーブル信号生成回路2bと、第2のシフトレジスタ回路3bと、第2のフラクショナル変調器4bとが対応する。また、第3のフラクショナルPLLシンセサイザ5cには、第3のクロック信号,データ信号およびロードイネーブル信号生成回路2cと、第3のシフトレジスタ回路3cと、第3のフラクショナル変調器4cとが対応するといったように、三つ以上のフラクショナルPLLシンセサイザであっても適用が可能であり、上記例と同様の効果を得ることができる。
図4は、この発明の実施の形態2に係る並列動作する周波数シンセサイザを示す構成図である。
図4に示す周波数シンセサイザは、基準発振器1、クロック信号,データ信号およびロードイネーブル信号生成回路2、第1,第2のシフトレジスタ回路3a,3b、第1,第2のフラクショナル変調器4a,4b、第1,第2のフラクショナルPLLシンセサイザ5a,5bを備えている。ここで、クロック信号,データ信号およびロードイネーブル信号生成回路2以外の構成は図1に示した実施の形態1の構成と同様であるため、ここでの説明は省略する。
第1のシフトレジスタ回路3aにおいて、クロック信号の立上りエッジでPLLの設定情報を持つデータ信号がレジスタ内に取り込まれ、第1のロードイネーブル信号(LE1)の立上りエッジでレジスタ内のデータの内容を実行し、シフトレジスタ内のPLL設定データを出力する。
第2のシフトレジスタ回路3bにおいて、クロック信号の立上りエッジでPLLの設定情報を持つデータ信号がレジスタ内に取り込まれ、第2のロードイネーブル信号(LE2)の立上りエッジでレジスタ内のデータの内容を実行し、シフトレジスタ内のPLL設定データを出力する。
図6は、この発明の実施の形態3に係る並列動作する周波数シンセサイザを示す構成図である。
図6に示す周波数シンセサイザは、基準発振器1、第1,第2のシフトレジスタ回路3a,3b、第1,第2のフラクショナル変調器4a,4b、第1,第2のフラクショナルPLLシンセサイザ5a,5b、第1,第2のロードイネーブル信号生成回路6a,6b、第1,第2のクロック信号およびデータ信号生成回路7a,7bを備えている。ここで、第1,第2のロードイネーブル信号生成回路6a,6bと第1,第2のクロック信号およびデータ信号生成回路7a,7b以外の構成は図1に示した実施の形態1の構成と同様であるため、ここでの説明は省略する。
第1のロードイネーブル信号生成回路6aは、基準発振器1からの基準信号に同期し、ロードイネーブル信号1(LE1)を生成する。第2のロードイネーブル信号生成回路6bは、基準発振器1からの基準信号に同期し、ロードイネーブル信号2(LE2)を生成する。
第1のクロック信号およびデータ信号生成回路7aは、第1のクロック信号(CLK1)および第1のデータ信号(DATA1)を生成する。第2のクロック信号およびデータ信号生成回路7bは、第2のクロック信号(CLK2)およびデータ信号(DATA2)を生成する。ここで、DATA1およびDATA2は同一である。このとき、第1,第2のクロック信号およびデータ信号生成回路7a,7bにおいて、CLK1,2およびDATA1,2の制御は基準信号に同期する必要はない。
このとき、LE1およびLE2の立上りエッジのタイミングを基準周波数の周期の整数倍の時間差を与え、PLL設定データをシフトすることで、第1,第2のフラクショナル変調器4a,4bで生成する分周数制御データの巡回シフトを行い、第1,第2のフラクショナルPLLシンセサイザ5a,5bから発生する高周波信号間に位相差が生じる。
図7は、この発明の実施の形態4に係る並列動作する周波数シンセサイザを示す構成図である。
図7に示す周波数シンセサイザは、基準発振器1、第1,第2のシフトレジスタ回路3a,3b、第1,第2のフラクショナル変調器4a,4b、第1,第2のフラクショナルPLLシンセサイザ5a,5b、ロードイネーブル信号生成回路6、クロック信号およびデータ信号生成回路7を備えている。ここで、ロードイネーブル信号生成回路6およびクロック信号およびデータ信号生成回路7が共用の回路構成となっている以外の構成は実施の形態3と同様であるため、ここでの説明は省略する。
クロック信号およびデータ信号生成回路7は、第1,第2のシフトレジスタ回路3a,3bに、共通のクロック信号(CLK)およびデータ信号(DATA)を与える。
これにより、第1のシフトレジスタ回路3aにおいて、CLKの立上りエッジでPLLの設定情報を持つDATAがレジスタ内に取り込まれ、LE1の立上りエッジでレジスタ内のDATAの内容を実行し、シフトレジスタ内のPLL設定データを出力する。また、第2のシフトレジスタ回路3bにおいて、CLKの立上りエッジでPLLの設定情報を持つDATAがレジスタ内に取り込まれ、LE2の立上りエッジでレジスタ内のDATAの内容を実行し、シフトレジスタ内のPLL設定データを出力する。
図8は、この発明の実施の形態5に係る並列動作する周波数シンセサイザを示す構成図である。
図8に示す周波数シンセサイザでは、基準発振器1、クロック信号,データ信号およびロードイネーブル信号生成回路20、第1,第2のシフトレジスタ回路3a,3b、第1,第2のフラクショナル変調器4a,4b、第1,第2のフラクショナルPLLシンセサイザ5a,5b、第1,第2の遅延回路8a,8bを備えている。ここで、クロック信号,データ信号およびロードイネーブル信号生成回路20および第1,第2の遅延回路8a,8b以外の基本的な構成は実施の形態2と同様であるため、ここでの説明は省略する。
図9は、第1,第2の遅延回路8a,8bに対して外部から遅延量の情報を与えるようにした例を示す構成図である。
図中、クロック信号,データ信号およびロードイネーブル信号生成回路21と、第1,第2の遅延量データ生成回路9a,9b以外の構成は図7と同様である。クロック信号,データ信号およびロードイネーブル信号生成回路21は、クロック信号,データ信号およびロードイネーブル信号生成回路20と基本的な構成は同様であるが、第1,第2のシフトレジスタ回路3a,3bに対して共通のデータ信号(DATA)を与えるよう構成されている。また、第1,第2の遅延量データ生成回路9a,9bは、それぞれ第1,第2の遅延回路8a,8bに遅延量の情報を与えるための回路である。
また、実施の形態5においても並列動作するフラクショナルPLLシンセサイザが3つ以上となった場合でも同様の効果が得られる。この場合、遅延回路や遅延量データ生成回路を、フラクショナルPLLシンセサイザの数に対応して設ける。
図10は、この発明の実施の形態6に係る並列動作する周波数シンセサイザを示す構成図である。
図10に示す周波数シンセサイザは、基準発振器1、第1,第2のクロック信号,データ信号およびロードイネーブル信号生成回路22a,22b、第1,第2のシフトレジスタ回路3a,3b、第1,第2のフラクショナル変調器4a,4b、第1,第2のフラクショナルPLLシンセサイザ5a,5b、比較回路10を備えている。ここで、第1,第2のクロック信号,データ信号およびロードイネーブル信号生成回路22a,22bと比較回路10以外の構成は図1に示した実施の形態1の構成と同様であるため、ここでの説明は省略する。
比較回路10は、第1,第2のフラクショナルPLLシンセサイザ5a,5bから発生する高周波信号の一部を入力し、比較した信号に応じて高周波信号の位相を調整するための補正データを第1,第2のクロック信号,データ信号およびロードイネーブル信号生成回路22a,22bに出力する。第1,第2のクロック信号,データ信号およびロードイネーブル信号生成回路22a,22bは、入力された補正データを基に、「データ信号およびロードイネーブル信号」を生成することで、第1,第2のフラクショナルPLLシンセサイザ5a,5bの発生する高周波信号間において、所望の位相差を高精度で得ることができる。
Claims (6)
- 基準信号を生成する基準発振器と、
前記基準信号に同期して、クロック信号,データ信号およびロードイネーブル信号を生成する複数のクロック信号、データ信号およびロードイネーブル信号生成回路と、
前記クロック信号の立上りエッジで前記データ信号を取り込み、前記ロードイネーブル信号の立上りエッジでPLL設定データを出力する複数のシフトレジスタ回路と、
前記基準信号に同期して、前記PLL設定データを基に分周数制御データを生成する複数のフラクショナル変調器と、
前記PLL設定データおよび前記基準信号と前記分周数制御データとに応じた高周波信号を発生する複数のフラクショナルPLLシンセサイザとを備え、
前記複数のクロック信号,データ信号およびロードイネーブル信号生成回路から出力されるロードイネーブル信号のタイミングを制御することで、前記複数のフラクショナルPLLシンセサイザから発生する高周波信号間の位相制御を行うことを特徴とする周波数シンセサイザ。 - 基準信号を生成する基準発振器と、
クロック信号およびデータ信号を生成する複数のクロック信号およびデータ信号生成回路と、
前記基準信号に同期して、ロードイネーブル信号を生成する複数のロードイネーブル信号生成回路と、
前記クロック信号の立上りエッジで前記データ信号を取り込み、前記ロードイネーブル信号の立上りエッジでPLL設定データを出力する複数のシフトレジスタ回路と、
前記基準信号に同期して、前記PLL設定データを基に分周数制御データを生成する複数のフラクショナル変調器と、
前記PLL設定データおよび前記基準信号と前記分周数制御データとに応じた高周波信号を発生する複数のフラクショナルPLLシンセサイザとを備え、
前記複数のロードイネーブル信号生成回路から出力されるロードイネーブル信号のタイミングを制御することで、前記複数のフラクショナルPLLシンセサイザから発生する高周波信号間の位相制御を行うことを特徴とする周波数シンセサイザ。 - 複数のクロック信号およびデータ信号を共通化したことを特徴とする請求項1または請求項2記載の周波数シンセサイザ。
- 基準信号を生成する基準発振器と、
前記基準信号に同期して、クロック信号,データ信号およびロードイネーブル信号を生成するクロック信号、データ信号およびロードイネーブル信号生成回路と、
前記クロック信号の立上りエッジ前記でデータ信号を取り込み、前記ロードイネーブル信号の立上りエッジでPLL設定データを出力する複数のシフトレジスタ回路と、
前記基準信号に同期して、前記PLL設定データに遅延を与える複数の遅延回路と、
前記基準信号に同期して、前記複数の遅延回路から出力されたPLL設定データを基に分周数制御データを生成する複数のフラクショナル変調器と、
前記複数のシフトレジスタ回路から出力されたPLL設定データおよび前記基準信号と前記分周数制御データとに応じた高周波信号を発生する複数のフラクショナルPLLシンセサイザとを備え、
前記複数の遅延回路における遅延時間を制御することで、前記複数のフラクショナルPLLシンセサイザから発生する高周波信号間の位相制御を行うことを特徴とする周波数シンセサイザ。 - 複数のフラクショナルPLLシンセサイザから出力された高周波信号を比較し、比較した信号に応じて前記高周波信号の位相を調整するための補正データを生成する比較回路を備え、
前記補正データに基づいてデータ信号およびロードイネーブル信号を生成することを特徴とする請求項1から請求項4のうちのいずれか1項記載の周波数シンセサイザ。 - 複数のフラクショナルPLLシンセサイザから出力された高周波信号を比較し、比較した信号に応じて前記高周波信号の位相を調整するための補正データを生成する比較回路を備え、
複数の遅延回路は前記補正データに基づいて遅延時間を制御することを特徴とする請求項4記載の周波数シンセサイザ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012188814A JP5787849B2 (ja) | 2012-08-29 | 2012-08-29 | 周波数シンセサイザ |
US13/966,588 US8907704B2 (en) | 2012-08-29 | 2013-08-14 | Frequency synthesizer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012188814A JP5787849B2 (ja) | 2012-08-29 | 2012-08-29 | 周波数シンセサイザ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014049808A JP2014049808A (ja) | 2014-03-17 |
JP5787849B2 true JP5787849B2 (ja) | 2015-09-30 |
Family
ID=50186666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012188814A Active JP5787849B2 (ja) | 2012-08-29 | 2012-08-29 | 周波数シンセサイザ |
Country Status (2)
Country | Link |
---|---|
US (1) | US8907704B2 (ja) |
JP (1) | JP5787849B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3005542A1 (fr) * | 2013-05-07 | 2014-11-14 | St Microelectronics Grenoble 2 | Systeme d'acquisition d'image multi-capteur |
JP6268020B2 (ja) * | 2014-03-26 | 2018-01-24 | ラピスセミコンダクタ株式会社 | クロック生成方法および半導体装置 |
EP3272016A1 (en) * | 2015-03-20 | 2018-01-24 | Telefonaktiebolaget LM Ericsson (publ) | Fractional plls with low correlation |
EP3289686B1 (en) | 2015-04-27 | 2021-01-13 | Telefonaktiebolaget LM Ericsson (publ) | Digital phase controlled plls |
WO2017154126A1 (ja) * | 2016-03-09 | 2017-09-14 | 三菱電機株式会社 | パルスシフト回路及び周波数シンセサイザー |
JP6779419B2 (ja) * | 2018-07-10 | 2020-11-04 | 三菱電機株式会社 | 位相同期回路 |
US10931498B1 (en) * | 2019-08-08 | 2021-02-23 | Qualcomm Incorporated | Phase synchronization for round trip delay estimation |
US10992301B1 (en) * | 2020-01-09 | 2021-04-27 | Microsemi Semiconductor Ulc | Circuit and method for generating temperature-stable clocks using ordinary oscillators |
US10931291B1 (en) * | 2020-07-06 | 2021-02-23 | Amazon Technologies, Inc. | System for multiple PLL synchronization |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4484296A (en) * | 1982-07-19 | 1984-11-20 | Rockwell International Corporation | Phase programmable signal generator means |
US4630217A (en) * | 1984-07-26 | 1986-12-16 | Hewlett-Packard Company | Signal synthesizer system |
JPH0771000B2 (ja) * | 1989-09-26 | 1995-07-31 | 三菱電機株式会社 | 半導体集積回路 |
JP2816038B2 (ja) * | 1991-10-28 | 1998-10-27 | 三洋電機株式会社 | Pll周波数シンセサイザ回路 |
JPH0787473A (ja) | 1993-09-16 | 1995-03-31 | Hitachi Ltd | チャネル選局装置 |
JPH07273643A (ja) * | 1994-03-31 | 1995-10-20 | Mitsubishi Electric Corp | 位相同期回路 |
JPH1098381A (ja) * | 1996-09-25 | 1998-04-14 | Fujitsu Ltd | 半導体集積回路 |
US5856766A (en) * | 1997-06-30 | 1999-01-05 | Motorola Inc. | Communication device with a frequency compensating synthesizer and method of providing same |
US6329850B1 (en) * | 1999-12-27 | 2001-12-11 | Texas Instruments Incorporated | Precision frequency and phase synthesis |
JP2004015088A (ja) * | 2002-06-03 | 2004-01-15 | Mitsubishi Electric Corp | 小数点分周方式pll周波数シンセサイザ |
WO2007091516A1 (ja) * | 2006-02-07 | 2007-08-16 | Mitsubishi Electric Corporation | フラクショナル-n方式の位相同期ループ形周波数シンセサイザ及び周波数変換機能付き移相回路 |
JP5229081B2 (ja) * | 2009-04-10 | 2013-07-03 | 富士通株式会社 | 半導体装置 |
-
2012
- 2012-08-29 JP JP2012188814A patent/JP5787849B2/ja active Active
-
2013
- 2013-08-14 US US13/966,588 patent/US8907704B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014049808A (ja) | 2014-03-17 |
US8907704B2 (en) | 2014-12-09 |
US20140062537A1 (en) | 2014-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5787849B2 (ja) | 周波数シンセサイザ | |
TWI574510B (zh) | 電路、時間數位轉換器、積體電路、發射器、接收器及收發器 | |
US9008261B2 (en) | Circuits and methods for using a flying-adder synthesizer as a fractional frequency divider | |
JP2006319399A (ja) | パルス幅変調回路及び多相クロック生成回路 | |
KR101970845B1 (ko) | 반도체 장치 | |
EP2629423B1 (en) | Fully digital method for generating sub clock division and clock waves | |
US8664988B1 (en) | Circuits and methods for clock generation using a flying-adder divider inside and optionally outside a phase locked loop | |
JP5206682B2 (ja) | 位相比較器およびフェーズロックドループ | |
EP2571165B1 (en) | Accumulator type fractional-n pll synthesizer and control method thereof | |
JP2010273187A5 (ja) | Pll回路 | |
JP2005323356A (ja) | ディジタル位相選択を有する周波数シンセサイザ | |
US8130048B2 (en) | Local oscillator | |
US20130052972A1 (en) | Signal processing device and method for providing a first analog signal and a second analog signal | |
US20040027181A1 (en) | Clock multiplying PLL circuit | |
JP6322995B2 (ja) | スペクトラム拡散クロック発生回路及び電子機器 | |
JP2007053685A (ja) | 半導体集積回路装置 | |
US20130156147A1 (en) | High speed counter apparatus | |
US8355478B1 (en) | Circuit for aligning clock to parallel data | |
JP4434277B2 (ja) | クロック生成回路およびその使用方法 | |
KR20170094037A (ko) | 위상 및 주파수 조정 회로 | |
CN104954024B (zh) | 基于fpga的σ-△adc控制信号同步方法 | |
JP2022522910A (ja) | 周波数ロックループ、電子機器及び周波数生成方法 | |
JP2015222918A (ja) | フラクショナルpll回路 | |
CN110832778A (zh) | Pll电路 | |
JP2012204883A (ja) | アキュムレータ型フラクショナルn−pllシンセサイザおよびその制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150630 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150728 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5787849 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |