JP6392592B2 - 周波数シンセサイザ - Google Patents
周波数シンセサイザ Download PDFInfo
- Publication number
- JP6392592B2 JP6392592B2 JP2014179173A JP2014179173A JP6392592B2 JP 6392592 B2 JP6392592 B2 JP 6392592B2 JP 2014179173 A JP2014179173 A JP 2014179173A JP 2014179173 A JP2014179173 A JP 2014179173A JP 6392592 B2 JP6392592 B2 JP 6392592B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- converter
- circuit
- reference clock
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
例えば、特許文献1,2には、周波数変調機能を持たない基準信号源を使用でき、かつ、デジタル変調信号に基づき広帯域の変調を行えるアナログ周波数シンセサイザが開示されている。特に、特許文献2のアナログ周波数シンセサイザは、フィードフォワードパスとフィードバックパスの2点変調間の入力タイミング差を減少することができ、変調精度を向上することができる。
例えば、特許文献3には、周波数変調した出力発振信号を出力するオールデジタル周波数シンセサイザであって、発振制御信号の最大値と最小値を調整し、出力発振信号の変調度を所定の値に制御する周波数変調部を有するオールデジタル周波数シンセサイザが開示されている。このオールデジタル周波数シンセサイザは、周波数スイープのゲインを補償することによって、電圧制御発振器の特性ばらつきによる変調度のばらつきを低減することができる。
また、上述した特許文献3に示される構成では、変調された出力信号(チャープ信号)の出力周波数の入力信号に対する高線形性を実現することができないという問題がある。そこで、近年、出力周波数の高線形性を実現する技術が開発されている。
本発明は、このような状況に鑑みてなされたもので、その目的とするところは、電圧制御発振器の出力信号の出力周波数誤差を低減できるようにした周波数シンセサイザを提供することにある。
また、請求項4に記載の発明は、請求項1乃至3のいずれかに記載の発明において、前記基準クロック信号を生成するクロック生成回路(図示せず)を有することを特徴とする。
図1は、本発明の前提となるオールデジタルの周波数シンセサイザを説明するためのブロック図で、入力信号に対する出力周波数の線形性を実現するためのプリディストーション回路を有するオールデジタルの周波数シンセサイザを示している。図中符号1は周波数位相比較器、2は時間デジタル変換器、3はデジタルチャージポンプ回路、4はフラクショナル補償回路、5はデジタルループフィルタ、6はメモリ、7はプリディストーション回路(前置歪補償回路)、8は加算器、9はDA変換部、9aはデルタシグマ量子化器、9bはDA変換器、10は1次のアナログローパスフィルタ、11は電圧制御発振器、12は分周器、13は周波数変調連続波発生回路、14はフラクショナル変調回路を示している。
さらに、図1に示したオールデジタルの周波数シンセサイザは、プリディストーション回路(Predistortion)7と、メモリ(Memory)6とを備えている。
ここで、電圧制御発振器11の出力周波数の制御電圧に対する非線形性のために、周波数変調された出力信号(チャープ信号)の出力周波数の入力信号に対する線形性が問題となる。
ここで、メモリ6は、DA変換部9の前段のデジタルループフィルタ5の出力をモニタしたが、DA変換部9の前段であればどこをモニタしてもよく、周波数位相比較器1又は時間デジタル変換器2又はデジタルチャージポンプ回路3又はフラクショナル補償回路4又は加算器8の出力をモニタしてもよい。
図2に示すように、実線は補償前の出力信号の周波数特性で、点線は出力信号の周波数特性の逆特性である。電圧制御発振器11の出力信号の周波数特性の逆特性(inverse function)は、8個の測定点(segments)により近似により算出された例を示している。補償前の出力信号の周波数特性は、出力信号の周波数特性の逆特性が加算されることにより補償され、点線で示すように、補償後の出力信号の周波数特性は線形性を実現することができる。
図3に示すように、細線は、補償前の周波数シンセサイザの伝達関数で、アナログローパスフィルタのポール(Analog pole)によって、ある周波数fref以上の高速になると、ゲインが下がる。一方、太線は、補償前の周波数シンセサイザの伝達関数とは逆特性の伝達関数であり、デジタルイコライザフィルタのゼロ点(Digital zero)によって、ある周波数fref以上の高速になると、ゲインが上がるように設定されている。したがって、補償後の周波数シンセサイザの伝達関数(Result)は、実線で示すように、デジタルイコライザフィルタによる逆特性の伝達関数により、ある周波数fref以上の高速であっても、ゲインが下がることがなく一定となる。よって、高速での線形性の劣化を補償することができる。
図4に示すように、実線は、DA変換部の出力波形で、点線は、アナログローパスフィルタの出力波形である。アナログローパスフィルタ10は、出力波形の周波数が速くなると、DA変換部9の出力波形の頂点を丸める働きをする。ここで、デジタルイコライザフィルタを用いた場合、このデジタルイコライザフィルタは、頂点付近に鋭い角を得るために、DA変換部9の出力波形の頂点付近に段差を設ける。デジタルイコライザフィルタを上述したように調整することで、アナログローパスフィルタ10は、この段差をフィルタリングし、頂点付近に鋭い角をもった、電圧制御発振器11の制御電圧を生成している。
したがって、この周波数シンセサイザは、入力信号に対する線形性や位相ノイズを劣化させることなく、低速から高速まで広帯域の変調が可能な周波数変調を実現することができる。
しかしながら、オールデジタルの周波数シンセサイザの動作速度は、サンプリング周波数で決まり、一般的に時間デジタル変換器が律速となって、動作速度が制限される。
そして、サンプリング周波数が制限されると、DA変換部9内のデルタシグマ量子化器9aの量子化誤差も制限されるので、チャープ信号の周波数誤差の原因となる。
図5は、本発明に係る出力周波数誤差の低減を実現するためのオールデジタルの周波数シンセサイザの実施形態を説明するためのブロック図である。図中符号101は周波数位相比較器、102は時間デジタル変換器、103はデジタルチャージポンプ回路、104はフラクショナル補償回路、105はデジタルループフィルタ、106はメモリ、107はプリディストーション回路(前置歪補償回路)、108は加算器、109はDA変換部、109aはデルタシグマ量子化器、109bはDA変換器、110は1次のアナログローパスフィルタ、111は電圧制御発振器、112は分周器、113は周波数変調連続波発生回路、114はフラクショナル変調回路を示している。
本実施形態の周波数シンセサイザは、電圧制御発振器111の出力信号の出力周波数誤差を低減できるようにした周波数シンセサイザで、閉ループパスと第1の開ループパスと第2の開ループパスとから構成されている。
また、第2の開ループパスは、少なくとも、周波数変調連続波発生回路113と、この周波数変調連続波発生回路113に接続されるメモリ106からの出力に基づいてプリディストーションされた周波数変調連続波を生成するプリディストーション回路107と、プリディストーションされた周波数変調連続波をDA変換部109の入力に加算する加算器108とを有している。
また、第2の開ループパスの各回路構成113,107,108とDA変換部109を動作させるための基準クロック信号のサンプリング周波数は、閉ループパスの各回路構成101,102,103,105,110,111,112を動作させるための基準クロック信号のサンプリング周波数に対して逓倍の関係にある。
つまり、本実施形態のオールデジタルの周波数シンセサイザは、周波数変調連続波発生回路(FMCW Generator)113と、プリディストーション回路(Predistortion)107と、加算器108と、デルタシグマ量子化器(Delta Sigma Quantizer)109a及びDA変換器(Digital To Analog Converter:DAC)109bからなるDA変換部9を有している。
この高いサンプリング周波数をもつクロック(オーバーサンプリングクロック)をフィードフォワードパスにおいて使用することにより、DA変換部109内のデルタシグマ量子化器109aの量子化誤差も低減されるので、チャープ信号の出力周波数誤差を低減することができる。
クロック生成回路は、第1の周波数の基準クロックを生成する第1のクロック生成部121と、第1の周波数の基準クロックに基づき第2の周波数の基準クロックを生成する第2のクロック生成部122とを備えている。第1の周波数が第2の周波数よりも高い場合は、第1の周波数の基準クロックは、フィードフォワードパスの各回路に供給される。そのとき、第2のクロック生成部122は、例えば、分周器などで構成され、低い周波数の第2の周波数の基準クロックは、その他の各回路に供給される。逆に、第1の周波数が第2の周波数よりも低い場合は、第1の周波数の基準クロックが逓倍された第2の周波数の基準クロックがフィードフォワードパスの各回路に供給され、第1の周波数の基準クロックは、その他の各回路に供給される。なお、クロック生成回路は、第1の周波数の基準クロックを生成する第1のクロック生成部121と、第1の周波数とは異なる第2の周波数の基準クロックを生成する第2のクロック生成部122とを各々備えていてもよい。
図7(a)は、DA変換部の出力信号の電圧特性とアナログローパスフィルタの出力信号の電圧特性を示す図である。横軸は、時間(Time(s))で、縦軸は出力信号の電圧(Vtune(V))を示している。
このように、本発明によれば、DA変換部109の出力信号のステップは、従来と比較してより小さいステップとなり、DA変換部109の出力信号がフィルタリングされた後のアナログローパスフィルタ110の出力信号は、より理想的な電圧特性である直線に近くなることが分かる。
図7(b)に示すように、b1(実線細線)は、従来のようにフィードフォワードパスの各回路に低い周波数の基準クロックを使用した場合の電圧制御発振器111の出力信号の周波数特性である。d1(実線太線)は、本発明に係るフィードフォワードパスの各回路に低い周波数の基準クロックを使用した場合の電圧制御発振器111の出力信号の周波数特性である。e1(一点鎖線)は、理想的な電圧制御発振器111の出力信号の周波数特性である。
ここで、フードフォワードパスは、実質的に電圧制御発振器111の出力信号(チャープ信号)を生成しており、フードフォワードパスは、閉ループ経路の一部ではない。分周器112は、低い周波数の基準クロックとほぼ同じ周波数のフィードバッククロックを生成しており、周波数位相比較器101は、サンプリング時間の終わりにおいて、リファレンス信号(RefClk)の周波数と比較する。ここで、分周器112からのフィードバッククロックの周波数とリファレンス信号(RefClk)の周波数とはほぼ同じである。
また、高い周波数の基準クロックをフィードフォワードパスに使用することにより、DA変換部109のクロックフィードスルーの影響を低減することができる。
図8に示すように、点線fは、アナログローパスフィルタ110の伝達関数である。フィードフォワードパスを高い周波数の基準クロックとした場合のスパー(oversampling clock feed through)gと、フィードフォワードパスを低い周波数の基準クロックとした場合のスパー(normal clock feed through)hを比較すると、フィードフォワードパスを高い周波数の基準クロックとした場合のスパーgの方がキャリア周波数からより離れていることが分かる。アナログローパスフィルタ110は、このスパーgをより低減することができる。ここで、スパー(spur)はDA変換部109のクロックサンプリング周波数のフィードスルーを示す。DA変換部109の出力信号において、スパーはDA変換部109のクロックサンプリング周波数の変調として現れる。
最後に、高い周波数の基準クロックをフィードフォワードパスに使用すること、特に、デルタシグマ量子化器109aに使用することにより、デルタシグマ量子化器109aからのデルタシグマノイズを低減することができる。
図9に示すように、a2(点線細線)は、デルタシグマ量子化器109aに使用する基準クロックの周波数(オーバーサンプリング周波数)が低い周波数(Fsamp)のときのデルタシグマ変調前のノイズの周波数特性を示す。b2(実線細線)は、デルタシグマ変調後のノイズの周波数特性を示す。c2(点線太線)は、デルタシグマ量子化器109aに使用する基準クロックの周波数(オーバーサンプリング周波数)が高い周波数(4×Fsamp)のときのデルタシグマ変調前のノイズの周波数特性を示す。d2(実線太線)は、デルタシグマ変調後のノイズの周波数特性を示す。e2(一点鎖線)は、アナログローパスフィルタ110の伝達関数の周波数特性を示す。
以上説明したように、本発明に係るオールデジタルの周波数シンセサイザは、高い周波数の基準クロックをフィードフォワードパスに使用することにより、出力周波数誤差の低減することができる。
2,102 時間デジタル変換器
3,103 デジタルチャージポンプ回路
4,104 フラクショナル補償回路
5,105 デジタルループフィルタ
6,106 メモリ
7,107 プリディストーション回路(前置歪補償回路)
8,108 加算器
9,109 DA変換部
9a,109a デルタシグマ量子化器
9b,109b DA変換器
10,110 1次のアナログローパスフィルタ
11,111 電圧制御発振器
12,112 分周器
13,113 周波数変調連続波発生回路
14,114 フラクショナル変調回路
Claims (4)
- 電圧制御発振器の出力信号の出力周波数誤差を低減できるようにした周波数シンセサイザにおいて、
少なくとも、基準クロック信号と前記電圧制御発振器の出力信号とを比較する周波数位相比較器と、該周波数位相比較器に接続される時間デジタル変換器と、該時間デジタル変換器に接続されるデジタルチャージポンプ回路と、該デジタルチャージポンプ回路に接続されるデジタルループフィルタと、DA変換部を介して該デジタルループフィルタに接続されるアナログローパスフィルタと、該アナログローパスフィルタに接続される前記電圧制御発振器と、該電圧制御発振器の出力信号を前記周波数位相比較器に入力させる分周器とを備え、該分周器を介して前記周波数位相比較器にフィードバックする閉ループパスと、
少なくとも、周波数変調連続波を発生する周波数変調連続波発生回路と、前記周波数変調連続波が入力され、前記分周器に接続されるフラクショナル変調回路とを有する第1の開ループパスと、
少なくとも、前記周波数変調連続波発生回路と、該周波数変調連続波発生回路に接続されるメモリからの出力に基づいてプリディストーションされた前記周波数変調連続波を生成するプリディストーション回路と、前記プリディストーションされた周波数変調連続波を前記DA変換部の入力に加算する加算器とを有する第2の開ループパスと、前記DA変換部と、を備え、
前記第2の開ループパスの各回路構成と前記DA変換部を動作させるための前記基準クロック信号のサンプリング周波数は、前記閉ループパスの各回路構成を動作させるための前記基準クロック信号のサンプリング周波数よりも高い周波数を有することを特徴とする周波数シンセサイザ。 - 前記第2の開ループパスの各回路構成と前記DA変換部を動作させるための前記基準クロック信号のサンプリング周波数は、前記閉ループパスの各回路構成を動作させるための前記基準クロック信号のサンプリング周波数に対して逓倍の関係にあることを特徴とする請求項1に記載の周波数シンセサイザ。
- 前記DA変換部は、デルタシグマ量子化器及びDA変換器を有することを特徴とする請求項1又は2に記載の周波数シンセサイザ。
- 前記基準クロック信号を生成するクロック生成回路を有することを特徴とする請求項1乃至3のいずれかに記載の周波数シンセサイザ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014179173A JP6392592B2 (ja) | 2014-09-03 | 2014-09-03 | 周波数シンセサイザ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014179173A JP6392592B2 (ja) | 2014-09-03 | 2014-09-03 | 周波数シンセサイザ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016054381A JP2016054381A (ja) | 2016-04-14 |
JP6392592B2 true JP6392592B2 (ja) | 2018-09-19 |
Family
ID=55745437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014179173A Active JP6392592B2 (ja) | 2014-09-03 | 2014-09-03 | 周波数シンセサイザ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6392592B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021139694A (ja) | 2020-03-04 | 2021-09-16 | ソニーセミコンダクタソリューションズ株式会社 | レーダ装置及びレーダ装置の制御方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05218856A (ja) * | 1992-02-05 | 1993-08-27 | Nec Corp | ディジタルチャージポンプ式pll回路 |
JP4055577B2 (ja) * | 2002-12-27 | 2008-03-05 | ソニー株式会社 | クロック信号再生pll回路 |
JP4804458B2 (ja) * | 2005-04-27 | 2011-11-02 | パナソニック株式会社 | 2点変調型位相変調装置、ポーラ変調送信装置、無線送信装置及び無線通信装置 |
EP1940018A4 (en) * | 2005-10-21 | 2013-07-31 | Panasonic Corp | MF MODULATOR |
US8339165B2 (en) * | 2009-12-07 | 2012-12-25 | Qualcomm Incorporated | Configurable digital-analog phase locked loop |
US8634512B2 (en) * | 2011-02-08 | 2014-01-21 | Qualcomm Incorporated | Two point modulation digital phase locked loop |
-
2014
- 2014-09-03 JP JP2014179173A patent/JP6392592B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016054381A (ja) | 2016-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10707883B2 (en) | Adaptive non-linearity identification and compensation using orthogonal functions in a mixed signal circuit | |
JP5566974B2 (ja) | 信号生成回路、発振装置、レーダー装置 | |
KR102418966B1 (ko) | 디지털 위상 고정 루프 및 그의 구동방법 | |
TWI384760B (zh) | 全數位鎖相迴路 | |
US8476945B2 (en) | Phase profile generator | |
US8669796B2 (en) | Clock generator, semiconductor device, and clock generating method | |
KR101544994B1 (ko) | 2점 위상 변조기 및 이 장치의 변환 이득 교정 방법 | |
JP4729054B2 (ja) | 通信用半導体集積回路 | |
US20170366376A1 (en) | Analog fractional-n phase-locked loop | |
US8207766B2 (en) | Method and apparatus for quantization noise reduction in fractional-N PLLs | |
US8179163B2 (en) | Method and apparatus for charge pump linearization in fractional-N PLLs | |
US8791733B2 (en) | Non-linear-error correction in fractional-N digital PLL frequency synthesizer | |
US9007109B2 (en) | Automatic loop-bandwidth calibration for a digital phased-locked loop | |
TW201318348A (zh) | 分數倍鎖相環及其操作方法 | |
JP2024502642A (ja) | デジタル・時間変換器のパラメトリック誤差の較正 | |
CN113810049A (zh) | 参考时钟信号周期误差的校正 | |
EP2369745B1 (en) | Method and apparatus for quantization noise reduction in fractional-N PLLS | |
JP6392592B2 (ja) | 周波数シンセサイザ | |
US20220014205A1 (en) | System and method for low jitter phase-lock loop based frequency synthesizer | |
WO2023051291A1 (zh) | Dtc线性度校准方法、装置及数字锁相环 | |
US9917686B2 (en) | Two point polar modulator | |
KR20150130644A (ko) | 디지털 보상기를 갖는 스프레드 스펙트럼 클록 생성기 및 이를 이용한 클록생성 방법 | |
KR102613622B1 (ko) | 초 저 잡음 분수형 서브-샘플링 위상 고정 루프를 위한 전압 영역 양자화 오류 제거기술 | |
KR101483855B1 (ko) | Pll 다이렉트 모듈레이터 및 그 모듈레이터에서의 주파수 이득 부정합 보상 방법 | |
WO2022055854A1 (en) | Highly linear phase rotators with continuous rotation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170601 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180720 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180814 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180823 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6392592 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |