TWI580192B - 半速率時脈資料回復電路 - Google Patents

半速率時脈資料回復電路 Download PDF

Info

Publication number
TWI580192B
TWI580192B TW105104065A TW105104065A TWI580192B TW I580192 B TWI580192 B TW I580192B TW 105104065 A TW105104065 A TW 105104065A TW 105104065 A TW105104065 A TW 105104065A TW I580192 B TWI580192 B TW I580192B
Authority
TW
Taiwan
Prior art keywords
circuit
control
oscillating unit
clock
signal
Prior art date
Application number
TW105104065A
Other languages
English (en)
Other versions
TW201724755A (zh
Inventor
劉劍
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Application granted granted Critical
Publication of TWI580192B publication Critical patent/TWI580192B/zh
Publication of TW201724755A publication Critical patent/TW201724755A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

半速率時脈資料回復電路
本發明有關半速率時脈資料回復電路，尤指一種可動態改變取樣信號延遲量的半速率時脈資料回復電路。
傳統的半速率時脈資料回復電路會利用壓控振盪器產生同相時脈信號(in phase clock signal)與相位相差90度的正交相時脈信號(quadrature phase clock signal)。在傳統半速率時脈資料回復電路中，資料取樣電路會採用前述的同相時脈信號作為輸入信號的資料取樣時脈，而邊緣取樣電路則會採用前述的正交相時脈信號來作為輸入信號的邊緣取樣時脈。當正交相時脈信號的邊緣對齊輸入信號的眼圖邊緣時，同相時脈信號的邊緣理論上應該會對準輸入信號的眼圖中央。如此一來，利用同相時脈信號作為輸入信號的資料取樣時脈便可降低半速率時脈資料回復電路的位元錯誤率。
然而，在實際應用環境中，由於傳輸介質的衰減導致輸入信號的眼圖往往不是理想的對稱形狀，而且邊緣取樣電路也常會有一定的資料保持時間(hold time)。在此情況下，使用相位差固定為90度的同相時脈信號與正交相時脈信號來進行取樣，會導致迴路鎖定時輸入信號的取樣位置偏離眼圖中的最佳取樣點，進而導致資料錯誤率增加。
有鑑於此，如何有效提升輸入信號的取樣正確性，進而降低半速 率時脈資料回復電路的位元錯誤率，實為業界有待解決的問題。
本說明書提供一種半速率時脈資料回復電路的實施例，用於提供一時脈資料信號給一資料處理電路。該半速率時脈資料回復電路包含有：一控制電壓產生電路，設置成產生一控制電壓；一資料取樣電路，設置成依據一資料取樣時脈對一輸入信號進行資料取樣，以產生該時脈資料信號；一邊緣取樣電路，設置成依據一邊緣取樣時脈對該輸入信號進行邊緣取樣，以產生一邊緣取樣信號；一相位偵測電路，耦接於該控制電壓產生電路、該資料取樣電路、及該邊緣取樣電路，設置成比較該時脈資料信號與該邊緣取樣信號兩者在相鄰取樣時間的資料一致性，以控制該控制電壓產生電路調整該控制電壓的大小；一壓控振盪器，耦接於該控制電壓產生電路，設置成依據該控制電壓產生該資料取樣時脈與該邊緣取樣時脈；一調整電路，耦接於該壓控振盪器，設置成在多個測試期間中動態控制該壓控振盪器將該資料取樣時脈與該邊緣取樣時脈之間的一相位差調整成異於90度；以及一控制電路，耦接於該調整電路，設置成指示該調整電路在該多個測試期間中分別利用不同的控制值組合來控制該壓控振盪器，並記錄該資料處理電路分別在該多個測試期間中所產生的多個回復信號品質指標，而在該多個測試期間之後，該控制電路會指示該調整電路利用與該多個回復信號品質指標中的一最佳品質指標相對應的一控制值組合來控制該壓控振盪器，以降低該時脈資料信號的錯誤率。
上述實施例的優點之一，是該調整電路會刻意將該壓控振盪器產生的資料取樣時脈與邊緣取樣時脈之間的相位差調整成異於90度，以避免如先前技術將兩者的相位差固定在90度時所衍生的缺點。
本發明的其他優點將藉由以下的說明和圖式進行更詳細的解說。
100‧‧‧半速率時脈資料回復電路
102‧‧‧資料處理電路
110‧‧‧控制電壓產生電路
111‧‧‧電荷泵
113‧‧‧迴路濾波器
120‧‧‧資料取樣電路
130‧‧‧邊緣取樣電路
140‧‧‧相位偵測電路
150‧‧‧壓控振盪器
160‧‧‧頻率偵測電路
170‧‧‧調整電路
180‧‧‧控制電路
190‧‧‧儲存裝置
210‧‧‧第一振盪單元
220‧‧‧第二振盪單元
230‧‧‧第三振盪單元
240‧‧‧第四振盪單元
311‧‧‧第一電晶體
313‧‧‧第二電晶體
315‧‧‧第三電晶體
317‧‧‧第四電晶體
321‧‧‧第一電阻
323‧‧‧第二電阻
331‧‧‧第一電流源
333‧‧‧第二電流源
圖1為本發明一實施例的半速率時脈資料回復電路簡化後的功能方塊圖。
圖2為圖1中的壓控振盪器的一實施利簡化後的功能方塊圖。
圖3為圖2的壓控振盪器的其中一個振盪單元的一實施利簡化後的功能方塊圖。
以下將配合相關圖式來說明本發明的實施例。在圖式中，相同的標號表示相同或類似的元件或方法流程。
圖1為本發明一實施例的半速率時脈資料回復電路(half-rate clock data recovery circuit)100簡化後的功能方塊圖。半速率時脈資料回復電路100用於提供一時脈資料信號(clock data signal)DOUT給一資料處理電路(data processing circuit)102。如圖1所示，半速率時脈資料回復電路100包含一控制電壓產生電路110、一資料取樣電路120、一邊緣取樣電路130、一相位偵測電路140、一壓控振盪器150、一頻率偵測電路160、一調整電路170、一控制電路180、以及一儲存裝置190。
在半速率時脈資料回復電路100中，控制電壓產生電路110設置成產生一控制電壓VC。資料取樣電路120設置成依據一資料取樣時脈(data sampling clock)CKI對一輸入信號(input data)DIN進行資料取樣，以產生時脈資料信號DOUT。邊緣取樣電路130設置成依據一邊緣取樣時脈(edge sampling clock)CKQ對輸入信號DIN進行邊緣取樣，以產生一邊緣取樣信號(edge-sampled signal)ES。相位 偵測電路140耦接於控制電壓產生電路110、資料取樣電路120、及邊緣取樣電路130，並設置成比較時脈資料信號DOUT與邊緣取樣信號ES兩者在相鄰取樣時間的資料一致性，以控制控制電壓產生電路110調整控制電壓VC的大小。
實作上，控制電壓產生電路110可包含一電荷泵111以及一迴路濾波器(loop filter)113。相位偵測電路140可依據時脈資料信號DOUT與邊緣取樣信號ES兩者在相鄰取樣時間的資料一致性比較結果，產生提升信號UP或是調降信號DN，以調整電荷泵111的輸出電壓大小。迴路濾波器113則會對電荷泵111的輸出電壓進行補償與濾波，以產生壓控振盪器150的控制電壓VC。
在半速率時脈資料回復電路100中，壓控振盪器150耦接於控制電壓產生電路110，設置成依據控制電壓VC產生前述的資料取樣時脈CKI與邊緣取樣時脈CKQ。
頻率偵測電路160耦接於壓控振盪器150與調整電路170，設置成控制調整電路170調整壓控振盪器150的振盪頻率，直到一參考時脈RCK的頻率與壓控振盪器150的振盪頻率兩者的差值小於一預定臨界值。調整電路170耦接於壓控振盪器150，並設置成在多個測試期間中動態控制壓控振盪器150將資料取樣時脈CKI與邊緣取樣時脈CKQ之間的相位差調整成異於90度。控制電路180耦接於調整電路170，設置成指示調整電路170在多個測試期間中分別利用不同的控制值組合來控制壓控振盪器150，並將資料處理電路102分別在多個測試期間中所產生的多個回復信號品質指標(recovered-signal quality indicator，RSQI)記錄在儲存裝置190中。
實作上，壓控振盪器150的輸出信號可以是單端信號(single-ended signal)的形式，也可以是差動信號(differential signal)的形式。例如，在需要壓控振盪器150提供差動輸出信號的實施例中，壓控振盪器150可依據控制電壓VC產生差動形式的資料取樣時脈CKI與CKIB，以及差動形式的邊緣取樣時脈CKQ與CKQB。
另外，資料處理電路102所產生的回復信號品質指標RSQI可以是位元錯誤率(bit error rate，BER)、服務品質(quality of service，QOS)、信號雜訊比(signal-to-noise ratio，SNR)、或是可供後級電路評估輸入信號DIN的取樣正確性的其他指標。
在前述的多個測試期間之後，控制電路180會指示調整電路170利用與多個回復信號品質指標中的一最佳品質指標相對應的一控制值組合來控制壓控振盪器150，以降低時脈資料信號DOUT的錯誤率。
以下搭配圖2與圖3來進一步說明半速率時脈資料回復電路100的運作方式。
圖2為壓控振盪器150的一實施利簡化後的功能方塊圖。圖3為壓控振盪器150中的第一振盪單元210的一實施利簡化後的功能方塊圖。
如圖2所示，壓控振盪器150包含有多個振盪單元(oscillator cell)210-240，且振盪單元210-240劃分為一第一振盪單元群組(oscillator cell group)以及一第二振盪單元群組，其中，第一振盪單元群組包含一第一振盪單元210與一第二振盪單元220，而第二振盪單元群組則包含一第三振盪單元230及一第四振盪單元240。
在圖2的實施例中，第二振盪單元220的輸入端Vip與Vin分別耦接於第一振盪單元210的輸出端Vop與Von，第三振盪單元230的輸 入端Vip與Vin分別耦接於第二振盪單元220的輸出端Vop與Von，第四振盪單元240的輸入端Vip與Vin分別耦接於第三振盪單元230的輸出端Vop與Von，且第四振盪單元240的輸出端Vop與Von分別耦接於第一振盪單元210的輸入端Vin與Vip。換言之，振盪單元210-240構成了一環狀震盪器(ring oscillator)。
在壓控振盪器150中，第二振盪單元220的兩輸出端Vop與Von分別用於提供差動形式的資料取樣時脈CKI與CKIB，且第四振盪單元240的兩輸出端Vop與Von分別用於提供差動形式的邊緣取樣時脈CKQ與CKQB。
如圖3所示，第一振盪單元210包含第一電晶體311、第二電晶體313、第三電晶體315、第四電晶體317、第一電阻321、第二電阻323、第一電流源331、以及第二電流源333。
在第一振盪單元210中，第一電阻321的第一端耦接於一操作電壓VDD，而第二端耦接於第一電晶體311的第一端以及第三電晶體315的第一端。第二電阻323的第一端耦接於操作電壓VDD，而第二端耦接於第二電晶體313的第一端以及第四電晶體317的第一端。
第一電流源331耦接於第一電晶體311的第二端與第二電晶體313的第二端。第二電流源333耦接於第三電晶體315的第二端與第四電晶體317的第二端。
第一振盪單元210的輸入端Vip與Vin分別耦接於第一電晶體311的控制端與第二電晶體313的控制端，而第一振盪單元210的輸出端Vop與Von則分別耦接於第二電阻323的第二端與第一電阻321的第二端。
調整電路170可控制第一電流源331與第二電流源333兩者的電流 大小關係，來調整第一振盪單元210的輸入端與輸出端之間的信號延遲量(signal delay)。例如，調整電路170可調增第一電流源331的電流Ifast的大小，或是調降第二電流源333的電流Islow的大小，以同時減少輸入端Vip與輸出端Vop之間的信號延遲量，以及輸入端Vin與輸出端Von之間的信號延遲量。或者，調整電路170可調降第一電流源331的電流Ifast的大小，或是調增第二電流源333的電流Islow的大小，以同時增加輸入端Vip與輸出端Vop之間的信號延遲量，以及輸入端Vin與輸出端Von之間的信號延遲量。
對於第一振盪單元210而言，基於電路結構的對稱性，輸入端Vip與輸出端Vop之間的信號延遲量，會跟輸入端Vin與輸出端Von之間的信號延遲量相同。
壓控振盪器150中的其他振盪單元220-240都具有與第一振盪單元210相同的電路架構，因此，前述有關第一振盪單元210的電路架構的描述，亦適用於其他的振盪單元220-240。
在一實施例中，第一電流源331的電流Ifast與第二電流源333的電流Islow兩者的大小總和是固定值。在此情況下，調整電路170可利用以二元控制碼(binary code)或是熱碼(thermal code)形式實現的控制值，來控制電流Ifast與電流Islow的分配比例。例如，當控制值愈大時，可調增電流Ifast的大小並相應調降電流Islow的大小，以減少振盪單元的信號延遲量，並提高振盪單元的振盪頻率。相反地，當控制值愈小時，可調降電流Ifast的大小並相應調增電流Islow的大小，以增加振盪單元的信號延遲量，並降低振盪單元的振盪頻率。
在初始階段中，可將壓控振盪器150的控制電壓VC設置在一固定電位，而調整電路170則可利用一相同的初始控制值來控制壓控振盪器150中的所有振盪單元210-240開始振盪。在此階段中，頻率偵測電路160可比較一參考時脈RCK的頻率與壓控振盪器150的振盪頻率(例如資料取樣時脈CKI的頻率)，並控制調整電路170調整壓控振盪器150的振盪頻率，直到參考時脈RCK的頻率與壓控振盪器150的振盪頻率兩者間的差值小於一預定臨界值為止。
例如，若壓控振盪器150的振盪頻率(例如資料取樣時脈CKI的頻率)高於參考時脈RCK的頻率，則頻率偵測電路160可控制調整電路170調降初始控制值的大小。反之，若壓控振盪器150的的振盪頻率(例如資料取樣時脈CKI的頻率)低於參考時脈RCK的頻率，則頻率偵測電路160可控制調整電路170調升初始控制值的大小。如此一來，便可將壓控振盪器150的振盪頻率鎖定在一目標頻率(亦即參考時脈RCK的頻率)上，並完成調整電路170對於初始控制值的設置。
換言之，在初始階段中，調整電路170會用相同的控制值來控制壓控振盪器150中的所有振盪單元210-240的信號延遲量。
如前所述，在實際應用環境中，輸入信號DIN的眼圖往往不是理想的對稱形狀，而且邊緣取樣電路130也會有保持時間(hold time)。因此，在結束初始階段後，半速率時脈資料回復電路100可進入一測試階段。
測試階段可劃分成多個測試期間。調整電路170可在該多個測試期間中動態控制壓控振盪器150將資料取樣時脈CKI與邊緣取樣時脈CKQ之間的相位差調整成異於90度。具體而言，在每一測試 期間中，調整電路170可利用一第一控制值CTRL_A來控制前述第一振盪單元群組中的振盪單元210-220的信號延遲量，並利用一相異的第二控制值CTRL_B來控制前述第二振盪單元群組中的振盪單元230-240的信號延遲量。如此一來，便可刻意將資料取樣時脈CKI(或CKIB)與邊緣取樣時脈CKQ(或CKQB)之間的相位差調整成大於90度或小於90度，而非固定在90度。
控制電路180還會指示調整電路170將第一控制值CTRL_A與第二控制值CTRL_B設置成在不同的測試期間中有不同的差值。例如，控制電路180可指示調整電路170在多個測試期間中分別利用不同的控制值組合(亦即，改變第一控制值CTRL_A與第二控制值CTRL_B的至少其一的大小)來控制壓控振盪器150。另外，控制電路180可將資料處理電路102分別在多個測試期間中所產生的多個回復信號品質指標RSQI記錄在儲存裝置190中，並記錄每個回復信號品質指標所對應的控制值組合。
在經過前述的多個測試期間之後，控制電路180便可檢視記錄在儲存裝置190中的紀錄，並指示調整電路170利用與該多個回復信號品質指標中的一最佳品質指標相對應的一控制值組合來控制壓控振盪器150，以降低時脈資料信號DOUT的錯誤率。
實作上，亦可依據實際的需要增加壓控振盪器150中的振盪單元個數，例如，擴充至八個或十六個振盪單元。
由前述說明可知，由於調整電路170會刻意將壓控振盪器150產生的資料取樣時脈與邊緣取樣時脈之間的相位差調整成異於90度，故可避免如先前技術將兩者的相位差侷限在90度時所衍生的缺點。
另外，藉由控制電路180與調整電路170的搭配，可使半速率時脈 資料回復電路100依據輸入信號DIN的實際情況，改變壓控振盪器150中的個別振盪單元的信號延遲量，以使產生的資料取樣時脈與邊緣取樣時脈的相位，能適應性地因應輸入信號DIN的實際情況而動態調整，以獲得較佳的回復資料品質。
換言之，即使輸入信號DIN的眼圖不是理想的對稱形狀，或是邊緣取樣電路130有一定的保持時間，前述的半速率時脈資料回復電路100都能動態地改變資料取樣時脈與邊緣取樣時脈的相位，以獲得最佳的資料取樣正確性。
在說明書及申請專利範圍中使用了某些詞彙來指稱特定的元件。然而，所屬技術領域中具有通常知識者應可理解，同樣的元件可能會用不同的名詞來稱呼。說明書及申請專利範圍並不以名稱的差異做為區分元件的方式，而是以元件在功能上的差異來做為區分的基準。在說明書及申請專利範圍所提及的「包含」為開放式的用語，故應解釋成「包含但不限定於」。另外，「耦接」在此包含任何直接及間接的連接手段。因此，若文中描述第一元件耦接於第二元件，則代表第一元件可通過電性連接或無線傳輸、光學傳輸等信號連接方式而直接地連接於第二元件，或者通過其他元件或連接手段間接地電性或信號連接至該第二元件。
在此所使用的「及/或」的描述方式，包含所列舉的其中之一或多個項目的任意組合。另外，除非說明書中特別指明，否則任何單數格的用語都同時包含複數格的涵義。
以上僅為本發明的較佳實施例，凡依本發明請求項所做的均等變化與修飾，皆應屬本發明的涵蓋範圍。
100‧‧‧半速率時脈資料回復電路
102‧‧‧資料處理電路
110‧‧‧控制電壓產生電路
111‧‧‧電荷泵
113‧‧‧迴路濾波器
120‧‧‧資料取樣電路
130‧‧‧邊緣取樣電路
140‧‧‧相位偵測電路
150‧‧‧壓控振盪器
160‧‧‧頻率偵測電路
170‧‧‧調整電路
180‧‧‧控制電路
190‧‧‧儲存裝置

Claims (6)

  1. 一種半速率時脈資料回復電路(100)，用於提供一時脈資料信號(DOUT)給一資料處理電路(102)，該半速率時脈資料回復電路(100)包含有：一控制電壓產生電路(110)，設置成產生一控制電壓(VC)；一資料取樣電路(120)，設置成依據一資料取樣時脈(CKI)對一輸入信號(DIN)進行資料取樣，以產生該時脈資料信號(DOUT)；一邊緣取樣電路(130)，設置成依據一邊緣取樣時脈(CKQ)對該輸入信號(DIN)進行邊緣取樣，以產生一邊緣取樣信號(ES)；一相位偵測電路(140)，耦接於該控制電壓產生電路(110)、該資料取樣電路(120)、及該邊緣取樣電路(130)，設置成比較該時脈資料信號(DOUT)與該邊緣取樣信號(ES)兩者在相鄰取樣時間的資料一致性，以控制該控制電壓產生電路(110)調整該控制電壓(VC)的大小；一壓控振盪器(150)，耦接於該控制電壓產生電路(110)，設置成依據該控制電壓(VC)產生該資料取樣時脈(CKI)與該邊緣取樣時脈(CKQ)；一調整電路(170)，耦接於該壓控振盪器(150)，設置成在多個測試期間中動態控制該壓控振盪器(150)將該資料取樣時脈(CKI)與該邊緣取樣時脈(CKQ)之間的一相位差調整成異於90度；以及一控制電路(180)，耦接於該調整電路(170)，設置成指示該調整電路(170)在該多個測試期間中分別利用不同的控制值組合來控制該壓控振盪器(150)，並記錄該資料處理電路(102)分別 在該多個測試期間中所產生的多個回復信號品質指標，而在該多個測試期間之後，該控制電路(180)會指示該調整電路(170)利用與該多個回復信號品質指標中的一最佳品質指標相對應的一控制值組合來控制該壓控振盪器(150)，以降低該時脈資料信號(DOUT)的錯誤率。
  2. 如請求項1所述的半速率時脈資料回復電路(100)，其另包含有：一頻率偵測電路(160)，耦接於該壓控振盪器(150)與該調整電路(170)，設置成在一初始階段中控制該調整電路(170)調整該壓控振盪器(150)的振盪頻率，直到一參考時脈(RCK)的頻率與該壓控振盪器(150)的振盪頻率兩者的差值小於一預定臨界值。
  3. 如請求項1所述的半速率時脈資料回復電路(100)，其中，該壓控振盪器(150)包含有多個振盪單元(210；220；230；240)，且該多個振盪單元(210；220；230；240)劃分為一第一振盪單元群組以及一第二振盪單元群組，而該調整電路(170)會利用一第一控制值(CTRL_A)來控制該第一振盪單元群組中的振盪單元(210；220)的信號延遲量(signal delay)，並利用一相異的第二控制值(CTRL_B)來控制該第二振盪單元群組中的振盪單元(230；240)的信號延遲量。
  4. 如請求項3所述的半速率時脈資料回復電路(100)，其中，該控制電路(180)會指示該調整電路(170)將該第一控制值(CTRL_A)與該第二控制值(CTRL_B)設置成在不同的測試期間中有不同的差值。
  5. 如請求項4所述的半速率時脈資料回復電路(100)，其中，該第一振盪單元群組包含有一第一振盪單元(210)及一第二振盪單元 (220)，而該第二振盪單元群組包含有一第三振盪單元(230)及一第四振盪單元(240)；其中，該第二振盪單元(220)的輸入端耦接於該第一振盪單元(210)的輸出端，該第三振盪單元(230)的輸入端耦接於該第二振盪單元(220)的輸出端，且該第四振盪單元(240)的輸入端耦接於該第三振盪單元(230)的輸出端。
  6. 如請求項5所述的半速率時脈資料回復電路(100)，其中，該第二振盪單元(220)的一輸出端用於提供該資料取樣時脈(CKI)，且該第四振盪單元(240)的一輸出端用於提供該邊緣取樣時脈(CKQ)。
TW105104065A 2015-12-24 2016-02-05 半速率時脈資料回復電路 TWI580192B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510982439.3A CN106921386B (zh) 2015-12-24 2015-12-24 半速率时钟数据回复电路

Publications (2)

Publication Number Publication Date
TWI580192B true TWI580192B (zh) 2017-04-21
TW201724755A TW201724755A (zh) 2017-07-01

Family

ID=59088493

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105104065A TWI580192B (zh) 2015-12-24 2016-02-05 半速率時脈資料回復電路

Country Status (3)

Country Link
US (1) US9698969B1 (zh)
CN (1) CN106921386B (zh)
TW (1) TWI580192B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9692402B2 (en) * 2014-12-25 2017-06-27 Intel Corporation Method, apparatus, system for centering in a high performance interconnect
CN110719088B (zh) * 2018-07-13 2023-04-07 瑞昱半导体股份有限公司 时钟产生电路与混合式电路
TWI681634B (zh) * 2019-02-19 2020-01-01 瑞昱半導體股份有限公司 時脈資料回復電路
TWI754337B (zh) * 2019-08-01 2022-02-01 円星科技股份有限公司 時脈前送介面接收器之中具有可通用於時脈與資料通道之通道的積體電路及實體層
CN113839676A (zh) * 2020-06-23 2021-12-24 円星科技股份有限公司 逐次逼近式模数转换电路及其操作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010031028A1 (en) * 2000-03-07 2001-10-18 Vaucher Cicero Silveira Data clocked recovery circuit
US20040100337A1 (en) * 2002-11-22 2004-05-27 Kuo-Chang Wang IC oscillation frequnecy internal drive control
US7409031B1 (en) * 2002-10-04 2008-08-05 Silicon Image, Inc. Data sampling method and apparatus with alternating edge sampling phase detection for loop characteristic stabilization
US20140210530A1 (en) * 2013-01-31 2014-07-31 Fujitsu Limited Clock recovery circuit and clock and data recovery circuit
TW201541922A (zh) * 2014-04-17 2015-11-01 Global Unichip Corp 時脈資料回復電路與方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7433442B2 (en) * 2004-09-23 2008-10-07 Standard Microsystems Corporation Linear half-rate clock and data recovery (CDR) circuit
US7817767B2 (en) * 2004-12-23 2010-10-19 Rambus Inc. Processor-controlled clock-data recovery
CN1801691A (zh) * 2004-12-31 2006-07-12 晨星半导体股份有限公司 一种正交相位信号产生装置及数据回复电路
US7664215B2 (en) * 2005-12-21 2010-02-16 Intel Corporation Signal alignment based on data signal
US7983368B2 (en) * 2006-12-11 2011-07-19 International Business Machines Corporation Systems and arrangements for clock and data recovery in communications
US8699647B2 (en) * 2009-06-23 2014-04-15 Intel Mobile Communications GmbH Fast phase alignment for clock and data recovery
KR101405242B1 (ko) * 2012-07-27 2014-06-10 고려대학교 산학협력단 데이터 통신용 수신기
US9379921B2 (en) * 2014-08-25 2016-06-28 Mediatek Inc. Method for performing data sampling control in an electronic device, and associated apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010031028A1 (en) * 2000-03-07 2001-10-18 Vaucher Cicero Silveira Data clocked recovery circuit
US7409031B1 (en) * 2002-10-04 2008-08-05 Silicon Image, Inc. Data sampling method and apparatus with alternating edge sampling phase detection for loop characteristic stabilization
US20040100337A1 (en) * 2002-11-22 2004-05-27 Kuo-Chang Wang IC oscillation frequnecy internal drive control
US20140210530A1 (en) * 2013-01-31 2014-07-31 Fujitsu Limited Clock recovery circuit and clock and data recovery circuit
TW201541922A (zh) * 2014-04-17 2015-11-01 Global Unichip Corp 時脈資料回復電路與方法

Also Published As

Publication number Publication date
US20170187516A1 (en) 2017-06-29
TW201724755A (zh) 2017-07-01
CN106921386B (zh) 2019-11-01
US9698969B1 (en) 2017-07-04
CN106921386A (zh) 2017-07-04

Similar Documents

Publication Publication Date Title
TWI580192B (zh) 半速率時脈資料回復電路
US9673972B2 (en) Phase interpolator
US10326620B2 (en) Methods and systems for background calibration of multi-phase parallel receivers
US10873444B2 (en) Frequency/phase lock detector for clock and data recovery circuits
ES2646551T3 (es) Circuito para generar señales precisas de fase de reloj para un serializador/deserializador de alta velocidad
US8885691B1 (en) Voltage regulator for a serializer/deserializer communication application
US8634509B2 (en) Synchronized clock phase interpolator
US8415996B1 (en) Clock phase corrector
US7817761B2 (en) Test techniques for a delay-locked loop receiver interface
US9397823B2 (en) Methods and circuits for reducing clock jitter
TW201521461A (zh) 用於頻率偵測的裝置和方法
US10277389B2 (en) Phase detectors for clock and data recovery
JP2008529451A (ja) 信号間の位相、周波数、および到達時間の差分を検出するシステムおよび方法
US9906209B2 (en) Biased impedance circuit, impedance adjustment circuit, and associated signal generator
JP2007500397A (ja) スキュー制御を有するクロックジェネレータ
CN102647185A (zh) 内置抖动测试功能的时钟与数据恢复电路及其方法
TWI542156B (zh) 時脈資料回復電路與方法以及等化訊號分析電路與方法
JP2010171944A (ja) 発振回路
US20140092951A1 (en) Jitter Tolerant Receiver
Park et al. Design techniques for a 6.4–32-Gb/s 0.96-pJ/b continuous-rate CDR with stochastic frequency–phase detector
JP5021032B2 (ja) Ｑモニターを持つデジタル信号受信機
US9698808B1 (en) Phase measurement and correction circuitry
KR20180076758A (ko) 클록 데이터 복원 회로 및 이를 포함하는 수신기
TWI775389B (zh) 時脈資料校正電路
TWI638532B (zh) 數據通訊的通訊系統及方法