CN110719088B - 时钟产生电路与混合式电路 - Google Patents

时钟产生电路与混合式电路 Download PDF

Info

Publication number
CN110719088B
CN110719088B CN201810769563.5A CN201810769563A CN110719088B CN 110719088 B CN110719088 B CN 110719088B CN 201810769563 A CN201810769563 A CN 201810769563A CN 110719088 B CN110719088 B CN 110719088B
Authority
CN
China
Prior art keywords
circuit
transistor
clock
control signal
voltage signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810769563.5A
Other languages
English (en)
Other versions
CN110719088A (zh
Inventor
刘剑
何伟雄
娄佳宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201810769563.5A priority Critical patent/CN110719088B/zh
Priority to TW107125828A priority patent/TWI672906B/zh
Priority to US16/507,504 priority patent/US10778405B2/en
Publication of CN110719088A publication Critical patent/CN110719088A/zh
Application granted granted Critical
Publication of CN110719088B publication Critical patent/CN110719088B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/021—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of more than one type of element or means, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0037—Delay of clock signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种时钟产生电路，能够适应性地运行于模拟时钟数据恢复模式及时钟倍频单元模式。该时钟产生电路的实施例包含滤波器与环形振荡器。该滤波器用来接收输入信号，并依据该输入信号经由第一节点输出第一电压信号以及经由第二节点输出第二电压信号。该滤波器包含：第一滤波电路，耦接于第一节点与低电位端之间；以及第二滤波电路，耦接于第一节点与低电位端之间，并与第一滤波电路并联，第二滤波电路包含串联的开关与电容，第二节点位于开关与电容之间，开关于ACDR模式下不导通而于CMU模式下导通。环形振荡器耦接第一节点与第二节点，用来于ACDR模式下依据第一电压信号产生至少一时钟，并用来于CMU模式下依据第二电压信号产生至少一时钟。

Description

时钟产生电路与混合式电路
技术领域
本发明涉及时钟产生电路与混合式电路，尤其涉及能够适应性地运行于一模拟时钟数据恢复模式以及一时钟倍频单元模式的时钟产生电路与混合式电路。
背景技术
传统的串行器/解串器(Serializer/Deserializer,SerDes)实体层电路(physical layer circuit,PHY)包含接收电路和传送电路，接收电路包含模拟时钟数据恢复(analog clock data recovery,ACDR)电路，传送电路包含时钟倍频单元(clockmultiplication unit,CMU)，ACDR电路与CMU的每一个包含电荷泵、低通滤波器与压控振荡器，若能共用上述相同/相仿的部分，将可节省电路面积。
然而，ACDR电路与CMU对于低通滤波器的需求不同，这使得同一个低通滤波器难以满足两方的需求。以图1所示的ACDR电路与CMU共用的二阶低通滤波器100为例，其包含一电阻110、一电容120、一开关130、以及一电容140。当低通滤波器100用于ACDR电路时，为了减少整个ACDR电路的回路延迟(loop latency)，电容140愈小愈好，因此开关130须断开。当低通滤波器100用于CMU时，为了满足CMU的回路稳定与频宽要求，电容140愈大愈好，因此开关130须导通。然而，当开关130导通时，开关130的开关电阻不可能为零，此开关电阻和电容140串联后，一方面开关电阻会降低电容的品质因素(quality factor)，另一方面开关130(晶体管)的栅极电压会经由开关寄生电容干扰输出给CMU的压控振荡器的电压；因此，当低通滤波器100用于CMU时，上述问题会导致CMU的输出时钟的抖动(jitter)较大。
据上所述，为了实现ACDR电路与CMU的共用，低通滤波器的设计会面临两难。
发明内容
本发明的一目的在于提供一种装置与方法，以避免现有技术的问题。
本发明公开了一种时钟产生电路，能够适应性地运行于一模拟时钟数据恢复(analog clock data recovery,ACDR)模式以及一时钟倍频单元(clock multiplicationunit,CMU)模式，该时钟产生电路包含一滤波器与一环形振荡器。该滤波器用来接收一输入信号，并依据该输入信号，经由一第一节点输出一第一电压信号以及经由一第二节点输出一第二电压信号。该滤波器包含一第一滤波电路与一第二滤波电路，该第一滤波电路耦接于该第一节点与一低电位端之间，该第二滤波电路耦接于该第一节点与该低电位端之间，并与该第一滤波电路并联。该第二滤波电路包含串联的一开关与一电容，该开关于该ACDR模式下不导通，并于该CMU模式下导通，其中该第二节点位于该开关与该电容之间。该环形振荡器耦接该第一节点与该第二节点，用来于该ACDR模式下，依据该第一电压信号产生至少一时钟，而不受该第二电压信号的影响；该环形振荡器还用来于该CMU模式下，依据该第二电压信号产生至少一时钟，而不受该第一电压信号的影响。
本发明还公开一种混合式电路，能够运行于一ACDR模式以及一CMU模式的其中之一，该混合式电路包含一CMU、一采样电路、一相位检测器、以及一多工器。该CMU包含一相位频率检测器、一电荷泵、一滤波器、一环形振荡器、以及一回路除法器。该电荷泵依据该相位检测器与该相位频率检测器之一的输出，产生一电压控制信号；该滤波器用来依据该电荷泵的电压控制信号，输出一第一电压信号以及一第二电压信号的至少其中之一至该环形振荡器；该环形振荡器用来于该ACDR模式下依据该第一电压信号产生至少一时钟，并用来于该CMU模式下依据该第二电压信号产生至少一时钟。该采样电路依据该环形振荡器的输出以运行。该相位检测器依据该采样电路的输出以运行。该多工器用来于该ACDR模式下，电性连接该相位检测器与该电荷泵，以及电性断开该相位频率检测器与该电荷泵，从而令该电荷泵依据该相位检测器的输出产生该电压控制信号；该多工器还用来于该CMU模式下，电性连接该相位频率检测器与该电荷泵，以及电性断开该相位检测器与该电荷泵，从而令该电荷泵依据该相位频率检测器的输出产生该电压控制信号。
有关本发明的特征、实作与技术效果，兹配合附图作优选实施例详细说明如下。
附图说明
图1显示现有技术的一滤波器；
图2显示本发明的时钟产生电路的一实施例；
图3显示图2的环形振荡器的一实施例；
图4显示图3的振荡单元的一实施例；
图5显示图3的振荡单元的另一实施例；
图6显示本发明的时钟产生电路的另一实施例；
图7显示本发明的时钟产生电路的另一实施例；
图8显示本发明的混合式电路的一实施例；以及
图9显示图8的时钟倍频单元的一实施例。
符号说明
100 滤波器
110 电阻
120 电容
130 开关
140 电容
200 时钟产生电路
210 滤波器
212 第一滤波电路
214 第二滤波电路
220 环形振荡器
230 第一节点
240 第二节点
VCP 输入信号
VCP_ACDR 第一电压信号
VCP_CMU 第二电压信号
VSS 低电位端
R1 电阻
C1 电容
SW 开关
C2 电容
310 振荡单元
VCM 控制电压
410 延迟电路
420 模拟时钟数据恢复模式致能电路
430 时钟倍频单元模式致能电路
440 晶体管
450 电流源
VDD 高电位端
RL 负载
M1、M2、M3、M4、M5、M5_EN、M6、M6_EN 晶体管
VIN_P、VIN_N 差分输入
VOUT_P、VOUT_N 差分输出
ENACDR 第一控制信号
ENCMU 第二控制信号
M7_EN 晶体管
VTIE 预设电压
600 时钟产生电路
610 电荷泵
620 控制电路
700 时钟产生电路
710、720 开关
800 混合式电路
810 CMU(时钟倍频单元)
820 采样电路
830 相位检测器
840 MUX(多工器)
910 相位频率检测器
920 电荷泵
930 滤波器
940 环形振荡器
950 回路除法器
具体实施方式
本公开包含时钟产生电路与混合式电路，能够适应性地运行于一模拟时钟数据恢复(analog clock data recovery,ACDR)模式以及一时钟倍频单元(clockmultiplication unit,CMU)模式，以在ACDR模式下减少ACDR电路的回路延迟(looplatency)，并在CMU模式下达到CMU的回路稳定与频宽要求。
图2显示本发明的时钟产生电路的一实施例。图2的时钟产生电路200包含一滤波器210与一环形振荡器220。滤波器210用来接收一输入信号VCP，并依据该输入信号VCP，经由一第一节点230输出一第一电压信号VCP_ACDR，以及经由一第二节点240输出一第二电压信号VCP_CMU。滤波器210包含一第一滤波电路212与一第二滤波电路214。第一滤波电路212耦接于第一节点230与一低电位端(例如：接地端)VSS之间，且包含串联的一电阻R1与一电容C1。第二滤波电路214耦接于第一节点230与低电位端VSS之间，并与第一滤波电路212并联。第二滤波电路214包含串联的一开关SW与一电容C2，且第二节点240位于开关SW与电容C2之间。开关SW于前述ACDR模式下不导通，以在时钟产生电路200用于一ACDR电路时，避免电容C2对该ACDR电路造成不利影响；另外，开关SW于前述CMU模式下导通，以在时钟产生电路200用于一CMU时，利用电容C2来帮助该CMU的回路稳定与频宽要求。环形振荡器220耦接第一节点230与第二节点240，用来于该ACDR模式下，依据该第一电压信号VCP_ACDR输出至少一时钟(例如：图3的任一振荡单元310的输出)，并用来于该CMU模式下，依据该第二电压信号VCP_CMU输出至少一时钟(例如：图3的任一振荡单元310的输出)。
图3显示环形振荡器220的一实施例。图3的环形振荡器220包含串联的多个振荡单元310，每个振荡单元310的输入是前一级振荡单元310的输出，每个振荡单元310的输出是下一级振荡单元310的输入，图3的振荡单元310的数目仅为范例，实施本发明者可依其需求决定振荡单元310的数目。于该ACDR模式下，每个振荡单元310依据第一电压信号VCP_ACDR以及一控制电压VCM来运行，而不受第二电压信号VCP_CMU的影响；于该CMU模式下，每个振荡单元310依据第二电压信号VCP_CMU以及该控制电压VCM来运行，而不受该第一电压信号VCP_ACDR的影响，其中该控制电压VCM是一预设电压(例如：一固定电压VDD/2，或任何能使环形振荡器220适当运行的电压)。
图4显示每个振荡单元310的一实施例。图4的振荡单元310包含一延迟电路410、一ACDR模式致能电路420、一CMU模式致能电路430、一晶体管440、以及一电流源450。延迟电路410耦接一高电位端VDD，包含负载RL与晶体管M1、M2、M3、M4，用来依据一振荡单元输入(即前一级振荡单元310的输出)产生一振荡单元输出(即下一级振荡单元310的输入)，该振荡单元输入于图4的实施例中为一差分输入VIN_P、VIN_N，该振荡单元输出于图4的实施例中为一差分输出VOUT_P、VOUT_N，然而，在实施为可能的前提下，延迟电路410可以是已知或自行开发的单端输入与单端输出的延迟电路。ACDR模式致能电路420耦接于延迟电路410与电流源450之间，包含串联的晶体管M5与晶体管M5_EN，晶体管M5的栅极用来接收前述第一电压信号VCP_ACDR，晶体管M5_EN的栅极用来接收一第一控制信号ENACDR(由一控制电路产生，如图6所示)。CMU模式致能电路430耦接于延迟电路410与电流源450之间，包含串联的晶体管M6与晶体管M6_EN，晶体管M6的栅极用来接收前述第二电压信号VCP_CMU，晶体管M6_EN的栅极用来接收一第二控制信号ENCMU(由一控制电路产生，如图6所示)。晶体管440耦接于延迟电路410与电流源450之间，用来依据前述控制电压VCM以运行。
图5显示每个振荡单元310的另一实施例。相较于图4，图5的振荡单元310进一步包含一晶体管M7_EN，用来增进硬件结构上的对称。晶体管M7_EN耦接于晶体管440与电流源450之间，晶体管M7_EN的栅极用来于振荡单元310运行时，接收一预设电压VTIE(例如：一固定或非固定电压)，以令晶体管M7_EN保持导通。
图6显示本发明的时钟产生电路的另一实施例。相较于图2，图6的时钟产生电路600进一步包含一电荷泵610与一控制电路620。电荷泵610用来于该ACDR模式下依据一相位检测器(phase detector,PD)的输出产生输入信号VCP，以及用来于该CMU模式下依据一相位频率检测器(phase frequency detector,PFD)的输出产生输入信号VCP。控制电路620用来输出前述第一控制信号ENACDR与第二控制信号ENCMU，当第一控制信号ENACDR对应一第一电平(例如：一高电平)且第二控制信号ENCMU对应一第二电平(例如：一低电平)时，时钟产生电路600运行于该ACDR模式；当第一控制信号ENACDR对应该第二电平且第二控制信号ENCMU对应该第一电平时，时钟产生电路600运行于该CMU模式。由于电荷泵610与控制电路620的每一个可通过已知技术来实现，故其细节在此省略。
图7显示本发明的时钟产生电路的另一实施例。相较于图2，图7的时钟产生电路700中，第一节点230与环形振荡器220之间设有一开关710，第二节点240与环形振荡器220之间设有一开关720。开关710的作用等效于前述晶体管M5_EN，用来依据前述第一控制信号ENACDR以导通或关闭，开关720的作用等效于前述晶体管M6_EN，用来依据前述第二控制信号ENCMU以导通或关闭。举例而言，当第一控制信号ENACDR对应一第一电平且第二控制信号ENCMU对应一第二电平时，开关710导通而开关720关闭，从而滤波器210输出第一电压信号VCP_ACDR而不输出第二电压信号VCP_CMU给环形振荡器220，此时时钟产生电路700是作为一ACDR电路的一部分；当第一控制信号ENACDR对应该第二电平且该第二控制信号ENCMU对应该第一电平时，开关710关闭而开关720导通，从而滤波器210输出第二电压信号VCP_CMU而不输出第一电压信号VCP_ACDR给环形振荡器220，此时时钟产生电路700是作为一CMU的一部分。
图8显示本发明的混合式电路的一实施例。如图8所示，混合式电路800包含一CMU810、一采样电路820、一相位检测器830、以及一多工器(multiplexer,MUX)840。CMU 810的一实施例如图9所示，包含一相位频率检测器910、一电荷泵920、一滤波器930、一环形振荡器940、以及一回路除法器950。相位频率检测器910依据一参考时钟与一反馈时钟，输出一相位频率检测信号；电荷泵920依据多工器840的输出，产生一电压控制信号；滤波器930为本发明的滤波器或其等效电路，用来依据电荷泵920的电压控制信号，输出一第一电压信号VCP_ACDR以及一第二电压信号VCP_CMU的至少其中之一至环形振荡器940；环形振荡器940为本发明的环形振荡器或其等效电路，包含串联的多个振荡单元，每个该振荡单元用来于一ACDR模式下依据第一电压信号VCP_ACDR运行而不受第二电压信号VCP_CMU的影响，并用来于一CMU模式下依据第二电压信号VCP_CMU运行而不受第一电压信号VCP_ACDR的影响；回路除法器950用来依据环形振荡器940的输出时钟，产生该反馈时钟。采样电路820用来依据环形振荡器940的输出时钟，采样一数据输入端的信号。相位检测器830用来依据采样电路820的输出，产生一相位检测信号。多工器840用来于该ACDR模式下电性连接相位检测器830与电荷泵920以及电性断开相位频率检测器910与电荷泵920，以输出该相位检测器830的相位检测信号给电荷泵920；多工器840还用来于该CMU模式下电性连接相位频率检测器910与电荷泵920以及电性断开相位检测器830与电荷泵920，以输出该相位频率检测器910的相位频率检测信号给电荷泵920。值得注意的是，采样电路820、相位检测器830、多工器840、相位频率检测器910、电荷泵920、以及回路除法器950的每一个可通过已知的技术来实现，故其细节在此省略。
由于本领域技术人员能够参酌图1至图7的公开来了解图8与图9的实施例的细节与变化，因此，在不影响图8与图9的公开要求与可实施性的前提下，重复及冗余的说明在此予以省略。
请注意，在实施为可能的前提下，本技术领域技术人员可选择性地实施前述任一实施例中部分或全部技术特征，或选择性地实施前述多个实施例中部分或全部技术特征的组合，借此增加本发明实施时的弹性。
综上所述，本发明能够适应性地运行于ACDR模式以及CMU模式，以在ACDR模式下减少ACDR电路的回路延迟，并在CMU模式下达到CMU的回路稳定与频宽要求。
虽然本发明的实施例如上所述，然而所述实施例并非用来限定本发明，本技术领域技术人员可依据本发明的明示或隐含的内容对本发明的技术特征施以变化，凡此种种变化均可能属于本发明所寻求的专利保护范围，换言之，本发明的专利保护范围须视本说明书的权利要求所界定者为准。

Claims (10)

1.一种时钟产生电路，能够适应性地运行于一模拟时钟数据恢复模式以及一时钟倍频单元模式，该时钟产生电路包含：
一滤波器，用来接收一输入信号，并依据该输入信号，经由一第一节点输出一第一电压信号以及经由一第二节点输出一第二电压信号，该滤波器包含：
一第一滤波电路，耦接于该第一节点与一低电位端之间；和
一第二滤波电路，耦接于该第一节点与该低电位端之间，并与该第一滤波电路并联，该第二滤波电路包含串联的一开关与一电容，其中该第二节点位于该开关与该电容之间，该开关于该模拟时钟数据恢复模式下不导通，而于该时钟倍频单元模式下导通；以及
一环形振荡器，耦接该第一节点与该第二节点，用来于该模拟时钟数据恢复模式下依据该第一电压信号产生至少一时钟，并用来于该时钟倍频单元模式下依据该第二电压信号产生至少一时钟。
2.如权利要求1所述的时钟产生电路，进一步包含：一电荷泵，用来于该模拟时钟数据恢复模式下依据一相位检测器的输出产生该输入信号，以及用来于该时钟倍频单元模式下依据一相位频率检测器的输出产生该输入信号。
3.如权利要求1所述的时钟产生电路，进一步包含：一控制电路，用来输出一第一控制信号与一第二控制信号给该环形振荡器，当该第一控制信号对应一第一电平且该第二控制信号对应一第二电平时，该时钟产生电路运行于该模拟时钟数据恢复模式，当该第一控制信号对应该第二电平且该第二控制信号对应该第一电平时，该时钟产生电路运行于该时钟倍频单元模式。
4.如权利要求3所述的时钟产生电路，其中该环形振荡器包含串联的多个振荡单元，每个该振荡单元包含：
一延迟电路，用来依据一振荡单元输入，产生一振荡单元输出；
一模拟时钟数据恢复模式致能电路，耦接于该延迟电路与一电流源之间，包含串联的一第一晶体管与一第二晶体管，该第一晶体管的栅极用来接收该第一电压信号，该第二晶体管的栅极用来接收该第一控制信号；
一时钟倍频单元模式致能电路，耦接于该延迟电路与该电流源之间，包含串联的一第三晶体管与一第四晶体管，该第三晶体管的栅极用来接收该第二电压信号，该第四晶体管的栅极用来接收该第二控制信号；以及
一第五晶体管，耦接于该延迟电路与该电流源之间，该第五晶体管用来依据一控制电压以运行。
5.如权利要求4所述的时钟产生电路，其中每该振荡单元进一步包含：一第六晶体管，耦接于该第五晶体管与该电流源之间，该第六晶体管的栅极用来接收一固定电压以令该第六晶体管保持导通。
6.如权利要求1所述的时钟产生电路，进一步包含：一控制电路，用来输出一第一控制信号给该第一节点至该环形振荡器之间的一第一开关，以及用来输出一第二控制信号给该第二节点至该环形振荡器之间的一第二开关，当该第一控制信号对应一第一电平且该第二控制信号对应一第二电平时，该第一开关导通而该第二开关关闭，从而该滤波器输出该第一电压信号而不输出该第二电压信号给该环形振荡器，当该第一控制信号对应该第二电平且该第二控制信号对应该第一电平时，该第一开关关闭而该第二开关导通，从而该滤波器输出该第二电压信号而不输出该第一电压信号给该环形振荡器。
7.一种混合式电路，能够运行于一模拟时钟数据恢复模式以及一时钟倍频单元模式的其中之一，该混合式电路包含：
一时钟倍频单元电路，包含一相位频率检测器、一电荷泵、一滤波器、一环形振荡器、以及一回路除法器，其中该滤波器依据该电荷泵的输出，输出一第一电压信号以及一第二电压信号的至少其中之一至该环形振荡器，该环形振荡器用来于该模拟时钟数据恢复模式下依据该第一电压信号产生至少一时钟，并用来于该时钟倍频单元模式下依据该第二电压信号产生至少一时钟；
一采样电路，依据该环形振荡器的输出以运行；
一相位检测器，依据该采样电路的输出以运行；以及
一多工器，用来于该模拟时钟数据恢复模式下电性连接该相位检测器与该电荷泵以及电性断开该相位频率检测器与该电荷泵，并用来于该时钟倍频单元模式下电性连接该相位频率检测器与该电荷泵以及电性断开该相位检测器与该电荷泵。
8.如权利要求7所述的混合式电路，进一步包含：一控制电路，用来输出一第一控制信号与一第二控制信号给该环形振荡器，当该第一控制信号对应一第一电平且该第二控制信号对应一第二电平时，该环形振荡器运行于该模拟时钟数据恢复模式，当该第一控制信号对应该第二电平且该第二控制信号对应该第一电平时，该环形振荡器运行于该时钟倍频单元模式。
9.如权利要求8所述的混合式电路，其中该环形振荡器包含串联的多个振荡单元，每个该振荡单元包含：
一延迟电路，用来依据一振荡单元输入，产生一振荡单元输出；
一模拟时钟数据恢复模式致能电路，耦接于该延迟电路与一电流源之间，包含串联的一第一晶体管与一第二晶体管，该第一晶体管的栅极用来接收该第一电压信号，该第二晶体管的栅极用来接收该第一控制信号；
一时钟倍频单元模式致能电路，耦接于该延迟电路与该电流源之间，包含串联的一第三晶体管与一第四晶体管，该第三晶体管的栅极用来接收该第二电压信号，该第四晶体管的栅极用来接收该第二控制信号；以及
一第五晶体管，耦接于该延迟电路与该电流源之间，该第五晶体管用来依据一控制电压以运行。
10.如权利要求7所述的混合式电路，进一步包含：一控制电路，用来输出一第一控制信号给第一节点至该环形振荡器之间的一第一开关，以及用来输出一第二控制信号给第二节点至该环形振荡器之间的一第二开关，当该第一控制信号对应一第一电平且该第二控制信号对应一第二电平时，该第一开关导通而该第二开关关闭，从而该滤波器输出该第一电压信号而不输出该第二电压信号给该环形振荡器，当该第一控制信号对应该第二电平且该第二控制信号对应该第一电平时，该第一开关关闭而该第二开关导通，从而该滤波器输出该第二电压信号而不输出该第一电压信号给该环形振荡器。
CN201810769563.5A 2018-07-13 2018-07-13 时钟产生电路与混合式电路 Active CN110719088B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810769563.5A CN110719088B (zh) 2018-07-13 2018-07-13 时钟产生电路与混合式电路
TW107125828A TWI672906B (zh) 2018-07-13 2018-07-26 時脈產生電路與混合式電路
US16/507,504 US10778405B2 (en) 2018-07-13 2019-07-10 Clock generating circuit and hybrid circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810769563.5A CN110719088B (zh) 2018-07-13 2018-07-13 时钟产生电路与混合式电路

Publications (2)

Publication Number Publication Date
CN110719088A CN110719088A (zh) 2020-01-21
CN110719088B true CN110719088B (zh) 2023-04-07

Family

ID=68619092

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810769563.5A Active CN110719088B (zh) 2018-07-13 2018-07-13 时钟产生电路与混合式电路

Country Status (3)

Country Link
US (1) US10778405B2 (zh)
CN (1) CN110719088B (zh)
TW (1) TWI672906B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110719088B (zh) * 2018-07-13 2023-04-07 瑞昱半导体股份有限公司 时钟产生电路与混合式电路
US10686429B1 (en) * 2020-01-22 2020-06-16 Realtek Semiconductor Corp. High-speed clock filter and method thereof
US11569822B2 (en) * 2020-06-23 2023-01-31 M31 Technology Corporation Triple-path clock and data recovery circuit, oscillator circuit and method for clock and data recovery

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1815891A (zh) * 2005-02-03 2006-08-09 联发科技股份有限公司 产生输出时钟以锁住模拟输入信号的时钟回复电路及方法
CN105811922A (zh) * 2015-01-15 2016-07-27 联发科技股份有限公司 低功耗保持触发器
US9509319B1 (en) * 2016-04-26 2016-11-29 Silab Tech Pvt. Ltd. Clock and data recovery circuit

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5920600A (en) * 1995-09-18 1999-07-06 Oki Electric Industry Co., Ltd. Bit phase synchronizing circuitry for controlling phase and frequency, and PLL circuit therefor
US5953690A (en) * 1996-07-01 1999-09-14 Pacific Fiberoptics, Inc. Intelligent fiberoptic receivers and method of operating and manufacturing the same
SE511852C2 (sv) * 1997-07-14 1999-12-06 Ericsson Telefon Ab L M Klockfasjusterare för återvinning av datapulser
US6901126B1 (en) * 2000-06-30 2005-05-31 Texas Instruments Incorporated Time division multiplex data recovery system using close loop phase and delay locked loop
JP3636657B2 (ja) * 2000-12-21 2005-04-06 Ｎｅｃエレクトロニクス株式会社 クロックアンドデータリカバリ回路とそのクロック制御方法
US6624766B1 (en) * 2001-05-09 2003-09-23 Kestrel Solutions, Inc. Recovery and transmission of return-to-zero formatted data using non-return-to-zero devices
JP3802447B2 (ja) * 2002-05-17 2006-07-26 Ｎｅｃエレクトロニクス株式会社 クロックアンドデータリカバリ回路とそのクロック制御方法
ATE304244T1 (de) * 2003-04-22 2005-09-15 Cit Alcatel Taktrückgewinnung von verzerrten optischen signalen
US7089444B1 (en) * 2003-09-24 2006-08-08 Altera Corporation Clock and data recovery circuits
US6927611B2 (en) * 2003-10-29 2005-08-09 International Business Machines Corporation Semidigital delay-locked loop using an analog-based finite state machine
US7049866B2 (en) * 2004-03-24 2006-05-23 Agere Systems Inc. Compensating for leakage currents in loop filter capacitors in PLLs and the like
US7295049B1 (en) * 2004-03-25 2007-11-13 Cypress Semiconductor Corporation Method and circuit for rapid alignment of signals
DE102005007652A1 (de) * 2005-02-19 2006-08-24 Infineon Technologies Ag DLL-Schaltung zum Bereitstellen eines Ausgangssignals mit einer gewünschten Phasenverschiebung
US7729459B1 (en) * 2005-03-31 2010-06-01 National Semiconductor Corporation System and method for providing a robust ultra low power serial interface with digital clock and data recovery circuit for power management systems
US7400183B1 (en) * 2005-05-05 2008-07-15 Cypress Semiconductor Corporation Voltage controlled oscillator delay cell and method
CN1955949B (zh) * 2005-10-24 2010-05-26 瑞昱半导体股份有限公司 通用串行总线装置
US7970090B1 (en) * 2006-04-18 2011-06-28 Xilinx, Inc. Method and apparatus for a self-synchronizing system
TW200820622A (en) * 2006-10-17 2008-05-01 Realtek Semiconductor Corp Current device and method for phase-locked loop
US8170169B2 (en) * 2006-12-01 2012-05-01 Snowbush Inc. Serializer deserializer circuits
US7679459B2 (en) * 2006-12-22 2010-03-16 International Business Machines Corporation Multiphase signal generator
US7849339B2 (en) * 2007-03-23 2010-12-07 Silicon Image, Inc. Power-saving clocking technique
US8092083B2 (en) * 2007-04-17 2012-01-10 Cypress Semiconductor Corporation Temperature sensor with digital bandgap
US7728650B2 (en) * 2007-06-15 2010-06-01 Qualcomm Incorporated Switches with passive bootstrap of control signal
US7786780B2 (en) * 2007-07-10 2010-08-31 Jennic Limited Clock doubler circuit and method
TWI385927B (zh) * 2007-09-14 2013-02-11 Realtek Semiconductor Corp 時間交錯式時脈資料回復電路及方法
TW200924385A (en) * 2007-11-28 2009-06-01 Realtek Semiconductor Corp Jitter generator for generating jittered clock signal
JPWO2011004580A1 (ja) * 2009-07-06 2012-12-20 パナソニック株式会社 クロックデータリカバリ回路
KR20110088901A (ko) * 2010-01-29 2011-08-04 삼성전자주식회사 기준 클럭 발생소자의 주파수 옵셋을 보상하는 주파수 합성기를 갖는 통신 시스템 및 주파수 옵셋의 보상방법
CN101820318B (zh) * 2010-04-23 2012-09-26 大连亿达信息技术有限公司 1Gbps超高速LED光通信控制系统
TWI495318B (zh) * 2012-08-30 2015-08-01 Realtek Semiconductor Corp 時脈與資料回復電路以及時脈與資料回復方法
CN102982002B (zh) * 2012-11-13 2015-11-18 深圳芯邦科技股份有限公司 一种系统级芯片soc中晶振的应用方法及soc芯片
TWI510096B (zh) * 2013-10-04 2015-11-21 Realtek Semiconductor Corp 資料接收裝置與方法
US9325489B2 (en) * 2013-12-19 2016-04-26 Xilinx, Inc. Data receivers and methods of implementing data receivers in an integrated circuit
US9385859B2 (en) * 2013-12-27 2016-07-05 Realtek Semiconductor Corp. Multi-lane serial data link receiver and method thereof
CN103944563A (zh) * 2014-04-18 2014-07-23 四川和芯微电子股份有限公司 频率锁定系统
US10003345B2 (en) * 2014-12-11 2018-06-19 Research & Business Foundation Sungkyunkwan University Clock and data recovery circuit using digital frequency detection
TWI554037B (zh) * 2015-04-16 2016-10-11 群聯電子股份有限公司 時脈資料回復電路模組、記憶體儲存裝置及相位鎖定方法
CN106921386B (zh) * 2015-12-24 2019-11-01 瑞昱半导体股份有限公司 半速率时钟数据回复电路
US10411922B2 (en) * 2016-09-16 2019-09-10 Kandou Labs, S.A. Data-driven phase detector element for phase locked loops
US10200188B2 (en) * 2016-10-21 2019-02-05 Kandou Labs, S.A. Quadrature and duty cycle error correction in matrix phase lock loop
US9973178B1 (en) * 2017-02-16 2018-05-15 Nuvoton Technology Corporation Method and apparatus for clock frequency multiplier
CN115333530A (zh) * 2017-05-22 2022-11-11 康杜实验室公司 多模式数据驱动型时钟恢复方法和装置
US10419204B2 (en) * 2017-07-07 2019-09-17 Qualcomm Incorporated Serializer-deserializer with frequency doubler
US10027332B1 (en) * 2017-08-07 2018-07-17 Pericom Semiconductor Corporation Referenceless clock and data recovery circuits
WO2019028740A1 (en) * 2017-08-10 2019-02-14 Photonic Technologies (Shanghai) Co., Ltd. CLOCK RECOVERY CIRCUIT AND DATA
CN108156557B (zh) * 2018-02-06 2023-12-08 深圳市富励逻辑科技有限公司 数字音频接口的时钟及数据回复电路及回复方法
CN208227041U (zh) * 2018-05-02 2018-12-11 基石酷联微电子技术（北京）有限公司 全双工时钟数据传输系统
CN110719088B (zh) * 2018-07-13 2023-04-07 瑞昱半导体股份有限公司 时钟产生电路与混合式电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1815891A (zh) * 2005-02-03 2006-08-09 联发科技股份有限公司 产生输出时钟以锁住模拟输入信号的时钟回复电路及方法
CN105811922A (zh) * 2015-01-15 2016-07-27 联发科技股份有限公司 低功耗保持触发器
US9509319B1 (en) * 2016-04-26 2016-11-29 Silab Tech Pvt. Ltd. Clock and data recovery circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
樊继明等.11.1.2 Cyclone IV GX高速收发器系统框架.《FPGA深度解析》.北京航空航天大学出版社,2015,第178-181页. *

Also Published As

Publication number Publication date
US20200021425A1 (en) 2020-01-16
TWI672906B (zh) 2019-09-21
TW202007085A (zh) 2020-02-01
US10778405B2 (en) 2020-09-15
CN110719088A (zh) 2020-01-21

Similar Documents

Publication Publication Date Title
CN110719088B (zh) 时钟产生电路与混合式电路
JP2004328456A (ja) 低域ろ波回路、フィードバックシステムおよび半導体集積回路
JP4463807B2 (ja) スイッチトキャパシタフィルタ及びフィードバックシステム
US9584304B2 (en) Phase interpolator and clock and data recovery circuit
US8816782B2 (en) Phase locked loop circuit having a voltage controlled oscillator with improved bandwidth
US9473129B2 (en) Method for performing phase shift control in an electronic device, and associated apparatus
JP2019153962A (ja) Ｐｌｌ回路およびｃｄｒ装置
CN112383304B (zh) 一种基于单极型薄膜晶体管的电荷泵锁相环、芯片及方法
CN110572154A (zh) 用于环路电路的基于电压调节器的环路滤波器以及环路滤波方法
JP4220843B2 (ja) 低域ろ波回路およびフィードバックシステム
US10536166B2 (en) Serializer/deserializer physical layer circuit
US20190334693A1 (en) Clock data recovery device
CN110572151B (zh) 一种锁相环电路
US7319732B2 (en) Low-pass filter and phase locked loop
US20240120926A1 (en) Charge pump filtering circuit, phase-locked loop circuit, and clock data recovery circuit
JP2009194547A (ja) 低域ろ波回路
US11418202B2 (en) Oscillator circuit and phase locked loop
CN109787618B (zh) 压控振荡器与锁相回路
US20230421158A1 (en) Clock and data recovery device with pulse filter and operation method thereof
CN111697966A (zh) 时钟产生电路以及产生时钟信号的方法
TW201743557A (zh) 電流控制振盪器及環形振盪器
KIM et al. A new charge pump PLL with reduced jitter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant