CN102982002B - 一种系统级芯片soc中晶振的应用方法及soc芯片 - Google Patents

一种系统级芯片soc中晶振的应用方法及soc芯片 Download PDF

Info

Publication number
CN102982002B
CN102982002B CN201210453568.XA CN201210453568A CN102982002B CN 102982002 B CN102982002 B CN 102982002B CN 201210453568 A CN201210453568 A CN 201210453568A CN 102982002 B CN102982002 B CN 102982002B
Authority
CN
China
Prior art keywords
frequency
oscillation signal
crystal
soc
crystal oscillation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210453568.XA
Other languages
English (en)
Other versions
CN102982002A (zh
Inventor
李华伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN CHIPSBANK TECHNOLOGY Co Ltd
Original Assignee
SHENZHEN CHIPSBANK TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN CHIPSBANK TECHNOLOGY Co Ltd filed Critical SHENZHEN CHIPSBANK TECHNOLOGY Co Ltd
Priority to CN201210453568.XA priority Critical patent/CN102982002B/zh
Publication of CN102982002A publication Critical patent/CN102982002A/zh
Application granted granted Critical
Publication of CN102982002B publication Critical patent/CN102982002B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)

Abstract

本发明实施例涉及电子技术领域，公开了一种系统级芯片SOC中晶振的应用方法及SOC芯片。其中，该方法包括：将频率约为32768Hz的晶振信号输出至实时时钟显示RTC电路；将所述频率约为32768Hz的晶振信号通过整数或小数倍频得到接近预定频率的晶振信号；将所述接近预定频率的晶振信号输出至USB接口的CDR电路。实施本发明实施例，可以节约SOC芯片的制造成本，降低SOC芯片的返修率及工序成本。

Description

一种系统级芯片SOC中晶振的应用方法及SOC芯片
技术领域
本发明涉及通信技术领域，具体涉及一种系统级芯片SOC中晶振的应用方法及SOC芯片。
背景技术
在同时使用实时时钟显示（RTC，Real-TimeClock）和USB（UniversalSerialBus，通用串行总线）接口的SOC（System-on-Chip，系统级芯片）芯片中，RTC需要一颗高精度、低漂移的频率约为32768Hz的晶振，而USB接口的CDR（clockdatarecovery，时钟数据恢复）电路也需要一颗频率约为12MHz或者24MHz的晶振，所以在SOC芯片上要使用两颗不同的晶振。
同时使用两颗晶振具有以下缺点：晶振的成本较高；且使用两个晶振时，任何一颗晶振出现故障都需要进行维修，生产过程中也需要同时焊接两颗晶振，工序成本也较高。
综上所述，现有技术中的SOC芯片中使用两颗不同晶振的技术方案不利于解约成本，同时返修率和工序成本都较高。
发明内容
本发明实施例所要解决的技术问题是提供一种系统级芯片SOC中晶振的应用方法及SOC芯片，用于节约SOC芯片的制造成本，降低SOC芯片的返修率及工序成本。
本发明实施例提供一种系统级芯片SOC中晶振的应用方法，包括：
将频率为约为32768Hz的晶振信号输出至实时时钟显示RTC电路；
将所述频率约为32768Hz的晶振信号通过整数或小数倍频得到接近预定频率的晶振信号；
将所述接近预定频率的晶振信号输出至USB接口的CDR电路。
相应的，本发明实施例还提供一种SOC芯片，包括：
可输出频率约为32768Hz的晶振信号的晶振电路；
与所述晶振电路连接的倍频器，用于将所述晶振电路产生的晶振信号通过整数或小数倍频得到接近预定频率的晶振信号；
RTC电路，与所述晶振电路连接，接收所述频率约为32768Hz的晶振信号；
USB接口的CDR电路，与所述倍频器连接，接收所述倍频器输出的接近预定频率的晶振信号。
本发明实施例提供的系统级芯片SOC中晶振的应用方法可以使用单颗晶振同时实现SOC芯片上RTC和USB的应用，相比现有技术使用两颗晶振的方案，减少了一颗外接晶振，降低了系统成本，同时也降低了返修概率，提高了系统的可靠性，由于只需焊接一颗晶振，也可以简化生产工序，降低生产成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的系统级芯片SOC中晶振的应用方法的流程图；
图2是本发明实施例二提供的SOC芯片的框图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例中提供了一种系统级芯片SOC中晶振的应用方法及SOC芯片，用于节约SOC芯片的制造成本，降低SOC芯片的返修率及工序成本。以下分别进行详细说明。
实施例一：
本发明提供一种系统级芯片SOC中晶振的应用方法，如图1所示，包括下列步骤：
101、将频率为约为32768Hz的晶振信号输出至实时时钟显示RTC电路；
102、将频率约为32768Hz的晶振信号通过整数或小数倍频得到接近预定频率的晶振信号；
103、将上述接近预定频率的晶振信号输出至USB接口的CDR电路。
本实施例中，可外接一个可产生频率为约为32768Hz的晶振信号的外接晶振，本实施例中，约为32768Hz是指外接晶振的振荡频率应等于或接近32768Hz，可根据对晶振精度的要求不同来选择合适的外接晶振。
具体地，本实施例中上述的预定频率可由本领域普通技术人员进行合适的设置，如预定频率可以是12MHz，预定频率也可以是24MHz。
本实施例中接近预定频率指的是对预定频率的精度要求，如当USB版本为2.0时，对预定频率的精度要求可以是+/-500ppm（partspermillion，百万分之一），则接近预定频率则要求在12*（1±0.0005）MHz以内或24*（1±0.0005）MHz以内，当USB版本为1.1时，对预定频率的精度要求可以是+/-2500ppm，则接近预定频率则要求在12*（1±0.0025）MHz以内或24*（1±0.0025）MHz以内。
具体地，本实施例中，上述将频率约为32768Hz的晶振信号通过整数或小数倍频得到接近预定频率的晶振信号可具体包括：
使用锁相环技术将频率约为32768Hz的晶振信号通过整数或小数倍频得到接近预定频率的晶振信号。
本实施例提供的系统级芯片SOC中晶振的应用方法可以使用单颗晶振同时实现SOC芯片上RTC和USB的应用，相比现有技术使用两颗晶振的方案，减少了一颗外接晶振，降低了系统成本，同时也降低了返修概率，提高了系统的可靠性，由于只需焊接一颗晶振，也可以简化生产工序，降低生产成本。
实施例二：
本发明还提供一种SOC芯片，如图2所示，包括：
可输出频率约为32768Hz的晶振信号的晶振电路10；
与上述晶振电路10连接的倍频器20，用于将上述晶振电路10产生的晶振信号通过整数或小数倍频得到接近预定频率的晶振信号；
RTC电路30，与上述晶振电路10连接，接收上述频率约为32768Hz的晶振信号；
USB接口的CDR电路40，与上述倍频器20连接，接收上述倍频器20输出的接近预定频率的晶振信号。
具体地，本实施例中，晶振电路10应外接一颗频率约为32768Hz的晶振，以获得频率约为32768Hz的晶振信号。本实施例中，约为32768Hz是指外接晶振的振荡频率应等于或接近32768Hz，可根据对晶振精度的要求不同来选择合适的外接晶振。
具体地，本实施例中上述的预定频率可由本领域普通技术人员进行合适的设置，如预定频率可以是12MHz，或预定频率也可以是24MHz。
本实施例中接近预定频率指的是对预定频率的精度要求，如当USB版本为2.0时，对预定频率的精度要求可以是+/-500ppm，接近预定频率则要求频率在12*（1±0.0005）MHz以内或24*（1±0.0005）MHz以内，当USB版本为1.1时，对预定频率的精度要求可以是+/-2500ppm，接近预定频率则要求频率在12*（1±0.0025）MHz以内或24*（1±0.0025）MHz以内。
具体地，上述倍频器可以是锁相环电路。
本实施例提供的SOC芯片可以使用单颗晶振同时实现SOC芯片上RTC和USB的应用，相比现有技术使用两颗晶振的方案，减少了一颗外接晶振，降低了系统成本，同时也降低了返修概率，提高了系统的可靠性，由于只需焊接一颗晶振，也可以简化生产工序，降低生产成本。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：闪存盘、只读存储器（Read-OnlyMemory，ROM）、随机存取器（RandomAccessMemory，RAM）、磁盘或光盘等。
以上对本发明实施例所提供的系统级芯片SOC中晶振的应用方法及SOC芯片进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (6)

1.一种系统级芯片SOC中晶振的应用方法，其特征在于，包括：
将频率为32768Hz的晶振信号输出至实时时钟显示RTC电路；
将所述频率为32768Hz的晶振信号通过整数或小数倍频得到预定频率的晶振信号；
将所述预定频率的晶振信号输出至USB接口的CDR电路；
所述将频率为32768Hz的晶振信号通过整数或小数倍频得到预定频率的晶振信号包括：
使用锁相环技术将频率为32768Hz的晶振信号通过整数或小数倍频得到预定频率的晶振信号。
2.根据权利要求1所述的方法，其特征在于，所述预定频率在12*(1±0.0025)MHz以内。
3.根据权利要求1所述的方法，其特征在于，所述预定频率在24*(1±0.0025)MHz以内。
4.一种SOC芯片，其特征在于，包括：
可输出频率为为32768Hz的晶振信号的晶振电路；
与所述晶振电路连接的倍频器，用于将所述晶振电路产生的晶振信号通过整数或小数倍频得到预定频率的晶振信号，所述倍频器为锁相环电路；
RTC电路，与所述晶振电路连接，接收所述频率为32768Hz的晶振信号；
USB接口的CDR电路，与所述倍频器连接，接收所述倍频器输出的预定频率的晶振信号。
5.根据权利要求4所述的芯片，其特征在于，所述预定频率在12*(1±0.0025)MHz以内。
6.根据权利要求4所述的芯片，其特征在于，所述预定频率在24*(1±0.0025)MHz以内。
CN201210453568.XA 2012-11-13 2012-11-13 一种系统级芯片soc中晶振的应用方法及soc芯片 Active CN102982002B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210453568.XA CN102982002B (zh) 2012-11-13 2012-11-13 一种系统级芯片soc中晶振的应用方法及soc芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210453568.XA CN102982002B (zh) 2012-11-13 2012-11-13 一种系统级芯片soc中晶振的应用方法及soc芯片

Publications (2)

Publication Number Publication Date
CN102982002A CN102982002A (zh) 2013-03-20
CN102982002B true CN102982002B (zh) 2015-11-18

Family

ID=47856045

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210453568.XA Active CN102982002B (zh) 2012-11-13 2012-11-13 一种系统级芯片soc中晶振的应用方法及soc芯片

Country Status (1)

Country Link
CN (1) CN102982002B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110719088B (zh) * 2018-07-13 2023-04-07 瑞昱半导体股份有限公司 时钟产生电路与混合式电路
CN111522281A (zh) * 2020-05-27 2020-08-11 中电海康无锡科技有限公司 一种用于mcu晶振修调的控制方法及系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1413054A (zh) * 2001-10-19 2003-04-23 Lg电子株式会社 终端中的时间误差补偿装置及方法
CN1804574A (zh) * 2006-01-19 2006-07-19 湖南大学 混合电动汽车运行性能参数的测试方法及装置
CN101620777A (zh) * 2009-08-03 2010-01-06 电子科技大学 远程抄表系统通信装置
CN102291852A (zh) * 2011-08-01 2011-12-21 湖南立森数据技术有限公司 一种基于无线自组网络的数据终端以及数据访问方法
CN102547969A (zh) * 2012-02-24 2012-07-04 电子科技大学 一种面向电力系统的高精度无线时钟同步系统
CN102754348A (zh) * 2010-02-22 2012-10-24 赛普拉斯半导体公司 时钟合成系统、电路和方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1413054A (zh) * 2001-10-19 2003-04-23 Lg电子株式会社 终端中的时间误差补偿装置及方法
CN1804574A (zh) * 2006-01-19 2006-07-19 湖南大学 混合电动汽车运行性能参数的测试方法及装置
CN101620777A (zh) * 2009-08-03 2010-01-06 电子科技大学 远程抄表系统通信装置
CN102754348A (zh) * 2010-02-22 2012-10-24 赛普拉斯半导体公司 时钟合成系统、电路和方法
CN102291852A (zh) * 2011-08-01 2011-12-21 湖南立森数据技术有限公司 一种基于无线自组网络的数据终端以及数据访问方法
CN102547969A (zh) * 2012-02-24 2012-07-04 电子科技大学 一种面向电力系统的高精度无线时钟同步系统

Also Published As

Publication number Publication date
CN102982002A (zh) 2013-03-20

Similar Documents

Publication Publication Date Title
US9116184B2 (en) System and method for verifying the operating frequency of digital control circuitry
TWI445315B (zh) 自動校正頻率之頻率校正電路及其方法
EP2995051B1 (en) Synchronous data-link throughput enhancement technique based on data signal duty-cycle and phase modulation/demodulation
CN105223558A (zh) 一种超宽带任意波形信号产生方法
CN104813389A (zh) 显示面板自刷新进入和退出
CN103092258B (zh) 时钟产生电路自校正系统及其校正方法
CN106341219B (zh) 一种基于扩频技术的数据同步传输装置
CN102982002B (zh) 一种系统级芯片soc中晶振的应用方法及soc芯片
CN105391447A (zh) 一种相位插值扩频时钟产生方法
CN102945061B (zh) 用于产生usb外设时钟的电路及方法
WO2016186756A1 (en) Glitch-free digitally controlled oscillator code update
CN105681866A (zh) 一种vbo信号处理的方法及装置
CN205901711U (zh) 一种基于gps秒脉冲信号的精确数字分频装置
CN104320087A (zh) 一种高速数字扫频方法
CN107918443B (zh) 一种信号生成方法和装置
CN104753497A (zh) 一种oscpps修正方法与装置
CN103455085A (zh) 用于产生usb主机工作时钟的电路及方法
US8692699B2 (en) Data interface clock generation
US9128643B2 (en) Method and apparatus performing clock extraction utilizing edge analysis upon a training sequence equalization pattern
TWI475397B (zh) 無振盪晶體ｕｓｂ３．０時脈產生裝置
CN203311175U (zh) Gps授时与dds联合实现稳定高速同步时钟的装置
CN102751981B (zh) 信号处理装置以及提供振荡信号的方法
JP2012105049A (ja) 位相周波数比較回路及びｐｌｌ回路
CN204707102U (zh) 一种49s/smd石英晶体谐振器
CN112688672A (zh) 用于生成pwm波的装置和方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant