CN109787618B - 压控振荡器与锁相回路 - Google Patents

压控振荡器与锁相回路 Download PDF

Info

Publication number
CN109787618B
CN109787618B CN201711118191.1A CN201711118191A CN109787618B CN 109787618 B CN109787618 B CN 109787618B CN 201711118191 A CN201711118191 A CN 201711118191A CN 109787618 B CN109787618 B CN 109787618B
Authority
CN
China
Prior art keywords
input
current
voltage
supply circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711118191.1A
Other languages
English (en)
Other versions
CN109787618A (zh
Inventor
蔡松林
吴国维
林见儒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201711118191.1A priority Critical patent/CN109787618B/zh
Publication of CN109787618A publication Critical patent/CN109787618A/zh
Application granted granted Critical
Publication of CN109787618B publication Critical patent/CN109787618B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一压控振荡器与锁相回路，能够针对输入电压的慢速变化等效地提供一高压控振荡器增益以增加对制程、温度、电压等等的容忍度，并针对输入电压的快速变化等效地提供一低压控振荡器增益以减少抖动。本发明的压控振荡器之一实施例包含：一输入电路，用来根据一输入电压产生一输入电流；一第一电流供应电路，用来根据该输入电流，产生一第一输出电流；一第二电流供应电路，用来根据该输入电流，产生一第二输出电流；一滤波器，耦接该输入电路与该第二电流供应电路，用来降低该输入电流的变化对该第二电流供应电路的影响速度；以及一振荡电路，用来根据该第一输出电流与该第二输出电流产生一输出频率。

Description

压控振荡器与锁相回路
技术领域
本发明是关于振荡器与锁相回路，尤其是关于压控振荡器以及使用该压控振荡器或其均等的锁相回路。
背景技术
一锁相回路的输出信号的抖动(jitter)(亦即相位噪声)反映出该锁相回路的输出效能。基于相同的输入噪声，具有较小增益的压控振荡器的锁相回路的输出抖动较小。因此，为了实现一个低抖动的锁相回路，低增益的压控振荡器是必要的。
然而，压控振荡器的振荡频率会受到制程、温度、电压的影响，且低增益的压控振荡器对于上述影响的容忍度较低。为了避免压控振荡器的输出的频率受到严重影响，已知低增益的压控振荡器会搭配额外的频率校正电路以消除制程的变异，但温度以及电压的改变所造成的频率偏移，仍可能让压控振荡器的输出的频率超过预期范围，由于使用锁相回路的多数系统，不允许锁相回路在正常工作时挪出时间来重新进行频率校正，因此压控振荡器的增益不能一昧降低以减少抖动，至少须大到足以涵盖温度与电压的变异。
承上所述，尽管高增益的压控振荡器较能忍受制程、温度、电压的影响，然而，随着产品规格制定出更加严格的抖动要求，高增益的压控振荡器须使用庞大的回路滤波器以达到该抖动要求，所述回路滤波器甚至须藉由芯片外部电容来实现，这导致电路面积与成本的增加。
发明内容
本发明之一目的在于提供一种压控振荡器与包含该压控振荡器的锁相回路，以避免先前技术的问题。
本发明之另一目的在于结合高、低压控振荡器增益的好处。在本发明中，由制程、温度与电压所造成的输入电压的慢速变化，会被高压控振荡器增益补偿；而位于设计频宽内的噪声所造成的抖动，会被低压控振荡器增益抑制。藉由上述，本发明达到低输出抖动、降低回路滤波器面积与成本、以及省略额外的频率校正电路。
本发明公开了一种压控振荡器，其一实施例包含：一输入电路，用来根据一输入电压产生一输入电流；一第一电流供应电路，用来根据该输入电流，产生一第一输出电流；一第二电流供应电路，用来根据该输入电流，产生一第二输出电流；一滤波器，耦接该输入电路与该第二电流供应电路，用来降低该输入电流的变化对该第二电流供应电路的影响速度；以及一振荡电路，用来根据该第一输出电流与该第二输出电流产生一输出频率。
本发明另公开一种锁相回路，其一实施例包含：一相位频率检测器，用来检测一参考频率与一回授频率的差异，从而输出一检测信号；一电荷泵，用来根据该检测信号产生一充电/放电信号；一滤波器，用来根据该充电/放电信号决定一输入电压；一压控振荡器，用来根据该输入电压产生一输出频率；以及一回路除频器，用来根据该输出频率产生该回授频率，其中该滤波器的滤波频宽与该锁相回路的回路频宽的比例不大于百分之一。上述压控振荡器之一实施例包含：一输入电路，用来根据该输入电压产生一输入电流；一第一电流供应电路，用来根据该输入电流，产生一第一输出电流；一第二电流供应电路，用来根据该输入电流，产生一第二输出电流；一滤波器，耦接该输入电路与该第二电流供应电路，用来降低该输入电流的变化对该第二电流供应电路的影响速度；以及一振荡电路，用来根据该第一输出电流与该第二输出电流产生该输出频率。
有关本发明的特征、实作与功效，兹配合附图作较佳实施例详细说明如下。
附图说明
图1示出本发明的压控振荡器的一实施例；
图2示出图1的压控振荡器的一示范性实例；
图3示出图1的压控振荡器的一示范性实例；
图4示出图1的压控振荡器的一示范性实例；
图5示出图1的压控振荡器的一示范性实例；以及
图6示出本发明的锁相回路的一实施例。
具体实施方式
以下说明内容的用语是参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释是以本说明书的说明或定义为准。
本发明公开了压控振荡器与包含该压控振荡器或其均等的锁相回路，能够针对输入电压的慢速变化等效地提供高压控振荡器增益以增加对制程、温度、电压等等的容忍度，并针对输入电压的快速变化等效地提供低压控振荡器增益以减少抖动。
图1示出本发明的压控振荡器的一实施例。图1的压控振荡器100包含一输入电路110、一第一电流供应电路120、一第二电流供应电路130、一滤波器140、以及一振荡电路150。输入电路110耦接一低电位端VSS像是接地端(如图1的长折虚线所示)或耦接振荡电路150(如图1的点虚线所示)，用来根据一输入电压VIN产生一输入电流IIN。第一电流供应电路120耦接输入电路110与一高电位端VDD像是电源供应端，用来根据输入电流IIN，产生一第一输出电流I1，第一电流供应电路120可直接或间接地耦接第二电流供应电路130(如图1的短折虚线所示)；另外，第一电流供应电路120可不经由输入电路110而直接输出第一输出电流I1至振荡电路150(如图1的点折虚线所示)(相关示范性实例如图2、4、5所示)，或者将输入电路110视为第一电流供应电路120的一部分，用以输出输入电流IIN(作为第一输出电流I1)至振荡电路150(如图1的点虚线所示)(相关示范性实例如图3所示)。第二电流供应电路130耦接高电位端VDD，用来根据输入电流IIN，产生一第二输出电流I2，其中第二电流供应电路130的电流驱动能力强于第一电流供应电路120的电流驱动能力，换言之，该第二输出电流I2大于第一输出电流I1，举例而言，该第二输出电流I2与该第一输出电流I1的电流比例介于四与二十五之间(4≦(I2/I1)≦25)。滤波器140耦接输入电路110、第二电流供应电路130、与高电位端VDD，用来降低输入电流IIN的变化对电流驱动能力强的第二电流供应电路130的影响速度，从而降低输入电压VIN的慢速变化(由制程、温度、电压等等因素所引起)对振荡电路150的影响，此情形下，压控振荡器100等效于一高增益的压控振荡器；同时间，滤波器140不影响电流驱动能力弱的第一电流供应电路120，因此，输入电压VIN的快速变化会实时地藉由第一输出电流I1的快速变化而反映在振荡电路150的输出上，但较小的第一输出电流I1不会导致过度影响，此情形下，压控振荡器100等效于一低增益的压控振荡器。振荡电路150用来根据第一输出电流I1与第二输出电流I2产生一输出频率Clk。值得注意的是，图1中，虚线代表选择性的连接，视实施需求而存在或不存在。
图2示出压控振荡器100之一示范性实例。如图2所示，输入电路110包含一输入晶体管MI与一输入电阻RI，输入晶体管MI包含一栅极、一高电压端耦接第一电流供应电路120、以及一低电压端耦接输入电阻RI，该栅极接收输入电压VIN，从而根据输入电压VIN与输入电阻RI产生输入电流IIN；第一电流供应电路120包含一第一电流镜210，其包含晶体管M0与晶体管M1，基于电流镜的原理，流经晶体管M1的第一输出电流I1与流经晶体管M0的输入电流IIN的电流比例是一特定比例(例如一固定比例，或可调式电流镜的数个预定比例的其中之一)，藉由决定晶体管M1与晶体管M0的尺寸比例或其等效关系(例如晶体管M1的晶体管单元的数目与晶体管M0的晶体管单元的数目的比例)，可决定该电流比例I1/IIN；第二电流供应电路130包含一第二电流镜220，其包含晶体管M0与晶体管M2，基于电流镜的原理，流经晶体管M2的第二输出电流I2与流经晶体管M0的输入电流IIN的电流比例是一特定比例(例如一固定比例，或可调式电流镜的数个预定比例的其中之一)，藉由决定晶体管M2与晶体管M0的尺寸比例或其等效关系(例如晶体管M2的晶体管单元的数目与晶体管M0的晶体管单元的数目的比例)，可决定该电流比例I2/IIN；滤波器140包含一被动式低通滤波器，其包含一电容CLPF与一电阻RLPF，随着电容CLPF被充放电，电阻RLPF的两端的电压会逐渐趋近一致/实质相等，从而以较慢的速度反映输入电压VIN的变化；振荡电路150包含一环形振荡器(ringoscillator)，其包含复数个振荡单元，每个振荡单元(例如：反相器或其均等像是电流模式逻辑电路(current mode logic))由第一输出电流I1与第二输出电流I2驱动，以根据前一级的振荡单元的输出产生一频率。值得注意的是，图2至图5中，不同的虚线框代表不同的电路，虽然某些虚线框重迭，但本说明书已清楚地说明各虚线框所代表的电路。
为增加实施弹性，第一电流供应电路120与第二电流供应电路130的至少一个可以是非电流镜的电路。图3示出压控振荡器100之一示范性实例，相较于图2，图3的第一电流供应电路120不包含电流镜。更详细地说，图3的输入电路110的输入晶体管MI的栅极接收输入电压VIN、输入晶体管MI的高电压端经由滤波器140耦接第二电流供应电路130、以及输入晶体管MI的低电压端耦接振荡电路150；第一电流供应电路120包含晶体管M0与输入晶体管MI，输入晶体管M1的输入电流IIN作为第一输出电流I1；第二电流供应电路130包含晶体管M2与晶体管M0，晶体管M2与晶体管M0构成电流镜310，基于电流镜的原理，流经晶体管M2的第二输出电流I2与流经晶体管M0的输入电流IIN(亦即第一输出电流I1)的比例是一特定比例(例如一固定比例，或可调式电流镜的数个预定比例的其中之一)，藉由决定晶体管M2与晶体管M0的尺寸比例或其等效关系(例如晶体管M2的晶体管单元的数目与晶体管M0的晶体管单元的数目的比例)，可决定该电流比例I2/IIN。
为增加实施弹性，第一电流供应电路120与第二电流供应电路130可分别地根据不同输入电流来运作。图4示出压控振荡器100之一示范性实例，相较于图2，图4的第一电流供应电路120与第二电流供应电路130分别根据输入电流IIN的第一部分IIN1与输入电流IIN的第二部分IIN2来运作。更详细地说，输入电路110包含一第一输入晶体管MI1、一第一输入电阻RI1、一第二输入晶体管MI2、以及一第二输入电阻RI2，晶体管MI1与晶体管MI2的栅极分别接收输入电压VIN，从而晶体管MI1根据输入电压VIN与输入电阻RI1产生输入电流IIN的第一部分IIN1，以及晶体管MI2根据输入电压VIN与输入电阻RI2产生输入电流IIN的第二部分IIN2，本例中，藉由适当地选用晶体管与电阻，电流IIN1的大小可等于或不等于电流IIN2的大小；第一电流供应电路120包含一第一电流镜410，其包含晶体管M0与晶体管M1，基于电流镜的原理，流经晶体管M1的第一输出电流I1与流经晶体管M0的输入电流IIN的第一部分IIN1的比例是一特定比例(例如一固定比例，或可调式电流镜的数个预定比例的其中之一)，藉由决定晶体管M1与晶体管M0的尺寸比例或其等效关系(例如晶体管M1的晶体管单元的数目与晶体管M0的晶体管单元的数目的比例)，可决定该电流比例I1/IIN1；第二电流供应电路130包含一第二电流镜420，其包含晶体管M2与晶体管M3，基于电流镜的原理，流经晶体管M3的第二输出电流I2与流经晶体管M2的输入电流IIN的第二部分IIN2是一特定比例(例如一固定比例，或可调式电流镜的数个预定比例的其中之一)，藉由决定晶体管M3与晶体管M2的尺寸比例或其等效关系(例如晶体管M3的晶体管单元的数目与晶体管M2的晶体管单元的数目的比例)，可决定该电流比例I2/IIN2。
为增加实施弹性，滤波器140可以是非被动式低通滤波器。图5示出压控振荡器100之一示范性实例，相较于图2，图5的滤波器140是主动式低通滤波器，其包含一电容CLPF与一操作放大器OP，随着电容CLPF被充放电，操作放大器OP的输出端(其耦接晶体管M2的栅极)的电压会趋近/等于操作放大器OP的正输入端的电压(即晶体管M0、M1的栅极电压)。
除前述压控振荡器外，本公开也包含锁相回路。图6示出本发明的锁相回路的一实施例。图6的锁相回路600包含一相位频率检测器(phase frequency detector,PFD)610、一电荷泵(charge pump,CP)620、一滤波器(filter)630、一具有适应性等效增益的压控振荡器(voltage-controlled oscillator,VCO)640、以及一回路除频器(loop divider,LD)650。相位频率检测器610用来检测一参考频率ClkREF与一回授频率ClkFEEDBACK的差异，从而输出一检测信号；电荷泵620用来根据该检测信号产生一充电/放电信号；滤波器630用来根据该充电/放电信号决定一输入电压；压控振荡器640用来根据该输入信号产生一输出频率；回路除频器650用来根据该输出频率产生该回授频率ClkFEEDBACK。相位频率检测器610、电荷泵620、低通滤波器630与回路除频器650可藉由已知的或自行开发的技术来实现，故它们的细节在此省略。压控振荡器640是图1的压控振荡器100或其均等。值得注意的是，图6的实施例可进一步地令压控振荡器640的滤波器(例如：图1的滤波器140)的滤波频宽与锁相回路600的回路频宽的比例不大于百分之一，由此达到较佳的效能。
由于本领域具有通常知识者能够参考图1至图5的实施例的公开来了解图6的实施例的细节与变化，亦即图1至图5的实施例的技术特征均可合理应用于图6的实施例中，因此，在不影响图6的实施例的公开要求与可实施性的前提下，重复及冗余的说明在此省略。
请注意，在实施为可能的前提下，本技术领域具有通常知识者可选择性地实施前述任一实施例中部分或全部技术特征，或选择性地实施前述复数个实施例中部分或全部技术特征的组合，由此增加本发明实施时的弹性。
综上所述，本发明的压控振荡器与锁相回路能够针对输入电压的慢速变化(由制程、温度、电压等等改变速度较慢的因素所引起)提供等效的高压控振荡器增益，以及针对输入电压的快速变化(由噪声或其它改变速度较快的因素所引起)提供等效的低压控振荡器增益，因此，本发明能获得低输出抖动、降低回路滤波器面积与成本、以及省略额外的频率校正电路等好处。
虽然本发明的实施例如上所述，然而该些实施例并非用来限定本发明，本技术领域具有通常知识者可根据本发明的明示或隐含的内容对本发明的技术特征施以变化，凡此种种变化均可能属于本发明所寻求的专利保护范畴，换言之，本发明的专利保护范围须视本说明书的申请专利范围所界定者为准。
符号说明
100 压控振荡器
110 输入电路
120 第一电流供应电路
130 第二电流供应电路
140 滤波器
150 振荡电路
VIN 输入电压
IIN 输入电流
VSS 低电位端
VDD 高电位端
I1 第一输出电流
I2 第二输出电流
Clk 输出频率
210 第一电流镜
220 第二电流镜
MI 输入晶体管
RI 输入电阻
M0、M1、M2 晶体管
CLPF 电容
RLPF 电阻
310 电流镜
410 第一电流镜
420 第二电流镜
MI1 第一输入晶体管
RI1 第一输入电阻
MI2 第二输入晶体管
RI2 第二输入电阻
IIN1 输入电流的第一部分
IIN2 输入电流的第二部分
M3 晶体管
OP 操作放大器
600 锁相回路
610 PFD(相位频率检测器)
620 CP(电荷泵)
630 filter(滤波器)
640 具有适应性等效增益的VCO(具有适应性等效增益的压控振荡器)
650 LD(回路除频器)
ClkREF 参考频率
ClkFEEDBACK 回授频率。

Claims (6)

1.一种压控振荡器，包含：
一输入电路，用来根据一输入电压产生一输入电流；
一第一电流供应电路，用来根据该输入电流，产生一第一输出电流；
一第二电流供应电路，用来根据该输入电流，产生一第二输出电流；
一滤波器，耦接该输入电路与该第二电流供应电路，用来降低该输入电流的变化对该第二电流供应电路的影响速度；以及
一振荡电路，用来根据该第一输出电流与该第二输出电流产生一输出频率，
其中该第一电流供应电路包含一第一电流镜，该第二电流供应电路包含一第二电流镜，该输入电路包含一第一输入晶体管以及一第一输入电阻，该第一输入晶体管包含一第一输入栅极、一第一输入高电压端与一第一输入低电压端，该第一输入栅极接收该输入电压，该第一输入高电压端耦接该第一电流供应电路，以及该第一输入低电压端耦接该第一输入电阻，
其中该第一电流镜包含一第一输出晶体管用来输出该第一输出电流，该第二电流镜包含一第二输出晶体管用来输出该第二输出电流，该输入电路进一步包含一第二输入晶体管以及一第二输入电阻，该第二输入晶体管包含一第二输入栅极、一第二输入高电压端与一第二输入低电压端，该第二输入栅极接收该输入电压，该第二输入高电压端经由该滤波器耦接该第二输出晶体管，以及该第二输入低电压端耦接该第二输入电阻。
2.如权利要求1所述的压控振荡器，其中该第二输出电流大于该第一输出电流。
3.如权利要求2所述的压控振荡器，其中该第二输出电流与该第一输出电流的一比例不小于四。
4.如权利要求2所述的压控振荡器，其中该第二输出电流与该第一输出电流的一比例不大于二十五。
5.一种压控振荡器，包含：
一输入电路，用来根据一输入电压产生一输入电流；
一第一电流供应电路，用来根据该输入电流，产生一第一输出电流；
一第二电流供应电路，用来根据该输入电流，产生一第二输出电流；
一滤波器，耦接该输入电路与该第二电流供应电路，用来降低该输入电流的变化对该第二电流供应电路的影响速度；以及
一振荡电路，用来根据该第一输出电流与该第二输出电流产生一输出频率，
其中该第一电流供应电路与该第二电流供应电路构成一电流镜，
其中该输入电路包含一输入晶体管，该输入晶体管包含一输入栅极、一输入高电压端与一输入低电压端，该输入栅极接收该输入电压，该输入高电压端经由该滤波器耦接该第二电流供应电路，该第一电流供应电路包含该输入晶体管，从而该输入低电压端输出该第一输出电流至该振荡电路。
6.一种锁相回路，包含：
一相位频率检测器，用来检测一参考频率与一回授频率的差异，从而输出一检测信号；
一电荷泵，用来根据该检测信号产生一充电/放电信号；
一滤波器，用来根据该充电/放电信号决定一输入电压；
一压控振荡器，包含：
一输入电路，用来根据该输入电压产生一输入电流；
一第一电流供应电路，用来根据该输入电流，产生一第一输出电流；
一第二电流供应电路，用来根据该输入电流，产生一第二输出电流；
一滤波器，耦接该输入电路与该第二电流供应电路，用来降低该输入电流的变化对该第二电流供应电路的影响速度；以及
一振荡电路，用来根据该第一输出电流与该第二输出电流产生一输出频率；以及
一回路除频器，用来根据该输出频率产生该回授频率，
其中该滤波器之一滤波频宽与该锁相回路之一回路频宽的一比例不大于百分之一。
CN201711118191.1A 2017-11-13 2017-11-13 压控振荡器与锁相回路 Active CN109787618B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711118191.1A CN109787618B (zh) 2017-11-13 2017-11-13 压控振荡器与锁相回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711118191.1A CN109787618B (zh) 2017-11-13 2017-11-13 压控振荡器与锁相回路

Publications (2)

Publication Number Publication Date
CN109787618A CN109787618A (zh) 2019-05-21
CN109787618B true CN109787618B (zh) 2023-06-09

Family

ID=66493947

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711118191.1A Active CN109787618B (zh) 2017-11-13 2017-11-13 压控振荡器与锁相回路

Country Status (1)

Country Link
CN (1) CN109787618B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6246294B1 (en) * 1999-02-12 2001-06-12 Fujitsu Limited Supply noise immunity low-jitter voltage-controlled oscillator design
TW200803175A (en) * 2006-06-16 2008-01-01 Realtek Semiconductor Corp Voltage-controlled oscillator
CN101371443A (zh) * 2006-01-11 2009-02-18 高通股份有限公司 电流模式增益分裂双通路vco

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7042302B2 (en) * 2004-03-31 2006-05-09 Broadcom Corporation VCO with power supply rejection enhancement circuit
US8604884B2 (en) * 2011-06-30 2013-12-10 Silicon Laboratories Inc. VCO insensitive to power supply ripple

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6246294B1 (en) * 1999-02-12 2001-06-12 Fujitsu Limited Supply noise immunity low-jitter voltage-controlled oscillator design
CN101371443A (zh) * 2006-01-11 2009-02-18 高通股份有限公司 电流模式增益分裂双通路vco
TW200803175A (en) * 2006-06-16 2008-01-01 Realtek Semiconductor Corp Voltage-controlled oscillator

Also Published As

Publication number Publication date
CN109787618A (zh) 2019-05-21

Similar Documents

Publication Publication Date Title
JP7417718B2 (ja) 制御信号パルス幅抽出に基づくフェーズロック加速回路及びフェーズロックループシステム
US9680482B2 (en) Phase-locked loop device
US8232822B2 (en) Charge pump and phase-detecting apparatus, phase-locked loop and delay-locked loop using the same
US9419632B1 (en) Charge pump for use in phase-locked loop
JP5876368B2 (ja) 改良された帯域幅を備える電圧制御発振器を有する位相同期ループ回路
CN111819777B (zh) 抑制电流失配的电荷泵电路及其控制方法、锁相环电路
Chen et al. A 0.13 um low phase noise and fast locking PLL
US9432028B2 (en) Clock data recovery circuit and a method of operating the same
EP2713518A1 (en) Voltage translation circuit and a voltage-controlled oscillator including the latter
CN109787618B (zh) 压控振荡器与锁相回路
US9391626B2 (en) Capacitive load PLL with calibration loop
US20120139650A1 (en) Charge pump and phase detection apparatus, phase-locked loop and delay-locked loop using the same
US20200336150A1 (en) Voltage-controlled oscillator and phase-locked loop
JP2012034212A (ja) 位相ロックループ回路
CN114301452A (zh) 锁相环电路、控制方法、电荷泵及芯片
US7659785B2 (en) Voltage controlled oscillator and PLL having the same
CN110572151B (zh) 一种锁相环电路
CN110061739B (zh) 一种对工艺引起mos电容栅极漏电不敏感的pll电路
US20090206893A1 (en) Charge pump circuit and pll circuit
US7777541B1 (en) Charge pump circuit and method for phase locked loop
KR100604983B1 (ko) 전력소모가 적은 커패시턴스 체배기
JP5799828B2 (ja) 位相ロックループ回路
JP2009077308A (ja) 位相ロックループ回路
US8610478B1 (en) Differential delay cell with low power, low jitter, and small area
US9559709B1 (en) Digitally controlled oscillator (DCO) for a phase locked loop (PLL) system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant