CN110572154A - 用于环路电路的基于电压调节器的环路滤波器以及环路滤波方法 - Google Patents

用于环路电路的基于电压调节器的环路滤波器以及环路滤波方法 Download PDF

Info

Publication number
CN110572154A
CN110572154A CN201910226200.1A CN201910226200A CN110572154A CN 110572154 A CN110572154 A CN 110572154A CN 201910226200 A CN201910226200 A CN 201910226200A CN 110572154 A CN110572154 A CN 110572154A
Authority
CN
China
Prior art keywords
signal
voltage
circuit
coupled
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910226200.1A
Other languages
English (en)
Other versions
CN110572154B (zh
Inventor
章晋祥
吴旻庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
M31 Technology Corp
Original Assignee
M31 Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by M31 Technology Corp filed Critical M31 Technology Corp
Publication of CN110572154A publication Critical patent/CN110572154A/zh
Application granted granted Critical
Publication of CN110572154B publication Critical patent/CN110572154B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/06—Frequency selective two-port networks including resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/129—Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/144—Indexing scheme relating to amplifiers the feedback circuit of the amplifier stage comprising a passive resistor and passive capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/165—A filter circuit coupled to the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45116—Feedback coupled to the input of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45512—Indexing scheme relating to differential amplifiers the FBC comprising one or more capacitors, not being switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45526—Indexing scheme relating to differential amplifiers the FBC comprising a resistor-capacitor combination and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本公开提供了一种滤波器电路、锁相环电路和用于锁相环电路的环路滤波方法。所述滤波器电路包括放大器电路、电阻电容网络及第一电压跟随器。该放大器电路具有第一输入端、第二输入端及输出端。该放大器电路用以根据位于该第一输入端的第一电压信号以及位于该第二输入端的第二电压信号，自该输出端输出第一输出信号。该电阻电容网络耦接至该第一输入端，用以至少响应施加至该第一输入端的第一电流信号而生成该第一电压信号。该第一电压跟随器耦接至该输出端，用以接收该第一输出信号并响应该第一输出信号而产生第一滤波信号。所述滤波器电路具备高电源抑制比，还能够维持良好的环路稳定性，因而增加振荡器的调谐范围以及相位噪声性能。

Description

用于环路电路的基于电压调节器的环路滤波器以及环路滤波 方法
技术领域
本申请涉及滤波器电路，尤其涉及一种用于锁相环(phase-locked loop，PLL)电路之中的环路滤波器(loop filter)以及用于锁相环电路的环路滤波方法。
背景技术
锁相环电路(以下简称为“PLL电路”)是通信系统中的一种基础部件，其为可使输出信号与参考信号之间维持固定相位差的反馈系统。举例来说，无线通信系统中的收发器会运用PLL电路来进行频率合成(frequency synthesis)及数据时钟恢复(clock and datarecovery，CDR)。此外，几乎所有的高速混合信号系统级芯片(system-on-chips，SoCs)都包含了PLL电路以进行时钟同步(clock synchronization)、频率解调(frequencydemodulation)与频率合成。SoC是一种集成电路，其将大量的部件集成在单一芯片上以实现各种功能，如数字、模拟、混合信号及射频(radio-frequency，RF)等功能。
发明内容
此处所述的实施方式提供了一种在存取操作中辅助记忆单元的方法、包含具有预定辅助强度的辅助电路的内存组件，以及操作记忆单元的方法。
此处所述的实施方式提供了一种基于电压调节器的滤波器电路(其包括与一电阻电容网络整合的一电压调节器)、一PLL电路，以及用于PLL电路的一环路滤波方法。
此处披露的某些实施方式可包括一种滤波器电路。该滤波器电路包括一放大器电路、一电阻电容(resistor-capacitor，RC)网络以及一第一电压跟随器。该放大器电路具有一第一输入端、一第二输入端以及一输出端。该放大器电路用以根据位于该第一输入端的一第一电压信号以及位于该第二输入端的一第二电压信号，而自该输出端输出一第一输出信号。该RC网络耦接至该第一输入端，用以至少响应施加至该第一输入端的一第一电流信号而生成该第一电压信号。该第一电压跟随器耦接至该输出端，用以接收该第一输出信号，并响应该第一输出信号而产生一第一滤波信号。
此处披露的某些实施方式可包括一种锁相环(PLL)电路。该PLL电路包括一环路滤波器、一电压电流转换器以及一电流控制振荡器。该环路滤波器用以产生一第一控制电压。该环路滤波器包括一放大器电路、一电阻电容(RC)网络以及一第一电压跟随器。该放大器电路具有一第一输入端、一第二输入端以及一输出端。该放大器电路用以根据位于该第一输入端的一第一电压信号以及位于该第二输入端的一第二电压信号，而自该输出端输出一第一输出信号。该RC网络耦接至该第一输入端，用以至少响应施加至该第一输入端的一第一电流信号而生成该第一电压信号。该第一电压跟随器耦接至该输出端，用以接收该第一输出信号，以及响应该第一输出信号而产生该第一控制电压。该电压电流转换器耦接至该第一电压跟随器，用以将该第一控制电压转换为一第一控制电流。该电流控制振荡器耦接至该电压电流转换器，用以至少根据该第一控制电流而产生一振荡器信号。
此处披露的某些实施方式可包括一种用于一锁相环(PLL)电路的环路滤波方法。该环路滤波方法包括以下步骤：，至少通过将一第一电荷泵电流信号耦合至一电阻电容(RC)网络中，以生成一第一电压信号，该第一电荷泵电流信号是由该PLL电路的一第一电荷泵所控制；比较该第一电压信号与一第二电压信号以产生一第一输出信号；以及缓冲该第一输出信号以生成一第一滤波信号。
通过使用整合了电压调节器与RC网络的基于电压调节器的滤波方案，环路电路不仅可提升电源抑制比(power supply rejection ratio，PSRR)，还能够维持良好的环路稳定性。此外，基于电压调节器的滤波方案可产生用于振荡器的多个控制信号，因而能增加振荡器的调谐范围以及相位噪声性能。
附图说明
在阅读了下文实施方式以及附随图式时，能够最佳地理解本申请的多种态样。应注意到，根据本领域的标准作业习惯，图中的各种特征并未依比例绘制。事实上，为了能够清楚地进行描述，可能会刻意地放大或缩小某些特征的尺寸。
图1为根据本申请某些实施方式的例示性锁相环电路的功能方块示意图；
图2为根据本申请某些实施方式的例示性环路滤波器的功能方块示意图；
图3为根据本申请某些实施方式的例示性环路滤波器；
图4为根据本申请某些实施方式的例示性环路滤波器；
图5为根据本申请某些实施方式的例示性环路滤波器；
图6为根据本申请某些实施方式的例示性环路滤波器；
图7为根据本申请某些实施方式的例示性环路滤波器；以及
图8为根据本申请某些实施方式的用于一锁相环电路的例示性环路滤波方法的流程图。
具体实施方式
以下披露内容提供了多种实施方式或例示，其能用以实现本申请内容的不同特征。下文所述的参数值、组件与配置的具体例子是用以简化本申请内容。当可想见，这些叙述仅为例示，其本意并非用于限制本申请内容。举例来说，在下文的描述中，将一第一特征形成于一第二特征上或之上，可能包含某些实施例其中所述的第一与第二特征彼此直接接触；且也可能包含某些实施例其中还有而外的组件形成于上述第一与第二特征之间，而使得第一与第二特征可能没有直接接触。此外，本申请内容可能会在多个实施例中重复使用组件符号和/或标号。此种重复使用乃是基于简洁与清楚的目的，且其本身不代表所讨论的不同实施例和/或组态之间的关系。
此外，当可理解，若将一部件描述为与另一部件连接(connected to)或耦接(coupled to)，则两者可直接连接或耦接，或两者之间可能出现其他中间(intervening)部件。
由于模拟信号比数位信号更容易受到噪声的影响，很难将模拟PLL电路整合到数字且具有较多噪声的系统级芯片(以下简称为“SoC”)环境中。举例来说，本领域需要一种SoC-PLL(一种集成于SoC中的模拟PLL电路)，其可操作在较宽的调谐范围(tuning range)，同时仍具有较高的电源抑制比(power supply rejection ratio，PSRR)。为了抑制电源的变动(power supply variation)，其中一种策略是在振荡器控制电路中加入电容器。然而，额外的极点(pole)会随之产生，可能会造成稳定性的问题。
本申请记载了例示性的滤波器电路，其整合了电压调节器与频率响应电路(如电阻电容网络，以下简称“RC网络”)，以减少输入信号中的信号跳动(jitter)并使输出信号平滑。例示性的滤波器电路可作为环路控制系统中的环路滤波器，以实现能够在宽广的调谐范围中操作而仍具有高PSRR的环路电路(如PLL电路)。本申请还披露了例示性的PLL电路以及用于PLL电路的环路滤波方法。相似地，通过使用基于电压调节器的滤波方案(voltageregulator based filtering scheme)，例示性的PLL电路与环路滤波方法可操作在宽广的调谐范围而仍具有高PSRR。下文进一步详述。
图1是根据本申请某些实施方式的例示性PLL电路的功能方块示意图。PLL电路100可以是SoC-PLL(集成于SoC中的PLL电路)，并可在数字功率域中操作。举例来说，PLL电路100可用以提供一振荡器信号CKO给一个或多个片上电路区块(on-chip circuit block)，如一个或多个中央处理单元(central processing unit，CPU)、一个或多个图形处理单元(graphics processing unit，GPU)以及一个或多个数字信号处理器(digital signalprocessor，DSP)。然而，本领域的技术人员当可理解，PLL电路100可操作在模拟功率域中，而不至于悖离本申请的范围。
在本实施方式中，PLL电路100可包括一电流控制振荡器(current-controlledoscillator，以下简称为“CCO”)102、一分频器104、一相位频率侦测器(phase frequencydetector，以下简称为“PFD”)106、一电荷泵电路108、一环路滤波器110以及一电压电流转换器(voltage-to-current converter，以下简称为“V2I转换器”)130。CCO 102用以根据一控制电流ICCO产生振荡器信号CKO。分频器104用以对振荡器信号CKO进行分频处理，以产生一输入信号CKF，其中分频处理的分频系数可以是整数或分数。
PFD 106用以比较一参考信号CKR与输入信号CKF，以产生一侦测结果DR。侦测结果DR指示出输入信号CKF相对于参考信号CKR是否超前、落后或同相，并指示出输入信号CKF与参考信号CKR之间的相位差。电荷泵电路108用以根据侦测结果DR生成一电流输出IOUT。电流输出IOUT由电荷泵电路108与环路滤波器110其中的一个流向电荷泵电路108与环路滤波器110其中的另一个，取决于输入信号CKF与参考信号CKR两者中何者为超前的信号。
环路滤波器110用以对电流输出IOUT进行滤波处理并产生一滤波电压VFT，从而减少迭加于滤波电压VFT上不想要的寄生噪声(spurious noise)。V2I转换器130耦接于环路滤波器110与CCO 102之间，其用以将滤波电压VFT转换为控制电流ICCO。
值得注意的是，环路滤波器110可运用基于电压调节器的滤波方案，来减少PFD106及电荷泵电路108所生成的噪声或信号跳动，同时可允许CCO 102维持宽广的调谐范围。图2是根据本申请某些实施方式的例示性环路滤波器的功能方块示意图。环路滤波器210，亦称为基于电压调节器的环路滤波器(voltage regulator based loop filter)，可作为图1所示的环路滤波器110的一种实施方式。因此，环路滤波器210可用以对图1所示的电流输出IOUT进行滤波处理，并据以提供图1所示的滤波电压VFT至V2I转换器230，其中V2I转换器230可作为图1所示的V2I转换器130的一种实施方式。
在此实施方式中，环路滤波器210可包括一基于电压调节器的主动滤波器212、一低通滤波器222以及一电压跟随器226。基于电压调节器的主动滤波器212用以对电流输出IOUT进行滤波处理并生成一滤波信号，即控制电压VC1，其可作为滤波电压VFT的一部分。基于电压调节器的主动滤波器212采用了基于电压调节器的滤波方案，其包括与一RC网络218整合的一电压调节器214。
电压调节器214可包括一放大器电路(在图2中标记为“AMP”)215以及一电压跟随器216。放大器电路215(诸如误差放大器)具有一输入端NI1、一输入端NI2以及一输出端NOP。放大器电路215用以根据位于输入端NI1的一电压信号VI1以及位于输入端NI2的一电压信号VI2，自输出端NOP输出一输出信号VEA1。电压跟随器216耦接至输出端NOP，用以接收输出信号VEA1，并因应/响应输出信号VEA1来产生控制电压VC1。
RC网络218至少耦接至电压调节器214的一输入侧INS以生成电压信号VI1及电压信号VI2其中至少一者。举例来说，在某些情形下，RC网络218耦接至输入端NI1，且用以响应施加至输入端NI1的一电流信号IC0而生成电压信号VI1。电流信号IC0可以是(但不限于)一电荷泵电流信号，并可作为电流输出IOUT的至少一部分。在某些其他情形中，RC网络218耦接至输入端NI1以及电压跟随器216。因此，RC网络218可用以响应电流信号IC0以及电压跟随器216的输入/输出(例如，输出信号VEA1或控制电压VC1)而生成电压信号VI1。在某些其他情形中，RC网络218耦接至输入端NI1、输入端NI2以及电压跟随器216。因应电流信号IC0、施加至输入端NI2(图2未示)的另一电流信号以及电压跟随器216的输入/输出，RC网络218可生成电压信号VI1及电压信号VI2。
请注意，RC网络218可通过，举例来说，建立至少一个极点以及至少一个零点，来改善环路稳定性。由于电压调节器214可提供大致上或几乎不受负载电流、温度与供应电压变异的影响的稳定输出，因此，整合了电压调节器214与RC网络218的基于电压调节器的主动滤波器212不仅可提升PSRR，还能够维持良好的环路稳定性。
低通滤波器222以及电压跟随器226可用来提供另一滤波信号给V2I转换器230。低通滤波器222耦接至放大器电路215的输出端NOP，用来对输出信号VEA1进行滤波处理以产生输出信号VEA2。在此实施方式中，低通滤波器222可运用一电阻RF及一电容CF以进行低通滤波处理。电压跟随器226耦接至低通滤波器222，用以响应输出信号VEA2来产生一滤波信号，即控制电压VC2。控制电压VC2可作为滤波电压VFT的另一部分。
在操作中，放大器电路215可比较电压信号VI1与电压信号VI2以产生输出信号VEA1，其中电压信号VI1与电压信号VI2的至少一者是利用RC网络218所生成。电压跟随器216可根据输出信号VEA1产生控制电压VC1。此外，电压跟随器226可根据输出信号VEA1的一滤波版本(即，输出信号VEA2)产生控制电压VC2。V2I转换器230可利用电阻RCCO1，将控制电压VC1转换为控制电流ICCO的一部分(即控制电流IC1)，并利用电阻RCCO2将控制电压VC2转换为控制电流ICCO的另一部分(即控制电流IC2)。
在某些实施方式中，电压跟随器226可以是电压跟随器216的复制品(replica)。因此，控制电压VC2可以是控制电压VC1的复制品。在电阻RCCO1的电阻值是电阻RCCO2的电阻值的K倍的某些情形下，可将控制电流ICCO的频率响应表示为以下方程式，其中K为正数。
ICCO(s)＝VC1/RCCO1+K×VC2/RCCO1×(1/(1+s×RF×CF))
由以上方程式可知，在s远大于1/RF×CF的高频情形下，控制电流ICCO的大小大致等于VC1/RCCO1。这意味着在低频或直流(direct-current，DC)的情形下，振荡器增益大体上是其在高频情形下的(1+K)倍。因此，CCO 102可实现宽广的调谐范围以及良好的相位噪声性能。
请注意，上文所示的电路布局与操作仅供说明的目的，并非用以限制本申请的范围。在某些实施方式中，低通滤波器222与V2I转换器230至少其一可运用其他电路架构来进行相关操作。在某些实施方式中，CCO 102可经由不同输入端来接收控制电流IC1与IC2。在某些实施方式中，环路滤波器210可提供单一控制电压或超过两个控制电压至V2I转换器230。举例来说，环路滤波器210还可包括一个或多个电压跟随器，以生成相对应的一个或多个控制电压。V2I转换器230还可包括相对应的一个或多个电阻路径，以转换相对应的一个或多个控制电压。其他采用与RC网络整合(integrated/incorporated)的电压调节器以实现基于电压调节器的主动滤波器，均落入本申请所属的范围。
此外，虽然此处是参照PLL系统来描述，环路滤波器210也可作为用于其他类型的环路电路或其他电路应用的滤波器电路，从而改善噪声抑制的性能。
为了方便理解本申请，以下以某些实施方式来进一步说明基于电压调节器的滤波方案。本领域的技术人员当可理解，运用图2所示的基于电压调节器的主动滤波器212的其他实施方式亦落入本申请所属的范围。
图3是根据本申请某些实施方式的例示性环路滤波器。环路滤波器310可代表图2所示的环路滤波器210的一实施方式。在此实施方式中，环路滤波器310可用以对电流信号(即电荷泵电流信号ICP)进行滤波处理，以生成控制电压VC1及VC2。电荷泵电流信号ICP是自电荷泵309输出，其中电荷泵309可代表图1所示的电荷泵电路108的至少一部分的一实施方式。然而，本领域的技术人员应可理解，环路滤波器310所处理的电流信号可由其他类型的电流源(current source)/电流沉(current sink)来提供，而不至于悖离本申请的范围。
此外，环路滤波器310可包括图2所示的低通滤波器222、一电压调节器314、一RC网络318以及一电压跟随器326。电压调节器314、RC网络318以及电压跟随器326可分别代表图2所示的电压调节器214、RC网络218及电压跟随器226的实施例。
电压调节器314可包括一放大器电路315及一电压跟随器316。放大器电路315有一输入端TIN、一输入端TIP以及一输出端TOP，其中输入端TIN耦接至电荷泵309以接收电荷泵电流信号ICP。放大器电路315用以根据位于输入端TIN的一电压信号VIN以及位于输入端TIP的一电压信号VIP，自输出端TOP输出一输出信号VOP1。
电压跟随器316具有一输入端TIF以及一输出端TOF，其中输入端TIF耦接至输出端TOP以接收输出信号VOP1。电压跟随器316用以响应输出信号VOP1来产生一滤波信号，即控制电压VC1。在此实施方式中，电压跟随器316可由一晶体管M1来实施。晶体管M1的控制端耦接至输入端TIF。晶体管M1的一连接端耦接至供应电压VDD，而晶体管M1的另一连接端则是耦接至输出端TOF。本领域的技术人员应可理解，电压跟随器316可由其他电路结构来实施，而不至于悖离本申请的范围。
RC网络318耦接至输入端TIN及电压跟随器316，用以响应电荷泵电流信号ICP及电压跟随器316所接收的输出信号VOP1而生成电压信号VIN。在此实施方式中，RC网络318耦接至电压跟随器316的输出端TOF，以接收输出信号VOP1的一个缓冲版本，即控制电压VC1。因此，RC网络318可根据电荷泵电流信号ICP及控制电压VC1来生成电压信号VIN。
RC网络318可包括(但不限于)一电阻R1以及多个电容C1与C2。电阻R1与电容C1串接于输入端TIN与输出端TOF之间。电容C2耦接于输入端TIN与输出端TOF之间。本领域的技术人员应可理解，RC网络318可由其他耦接于输入端TIN与输出端TOF之间的电路结构来实施，而不至于悖离本申请的范围。
低通滤波器222耦接至电压跟随器316的输入端TIF，用以对输出信号VOP1进行滤波处理以产生输出信号VOP2，即输出信号VOP1的滤波版本。电压跟随器326耦接至低通滤波器222，用以响应输出信号VOP2来产生控制电压VC2。在此实施方式中，电压跟随器316可由一晶体管M2来实施。晶体管M2的控制端用以接收输出信号VOP2。晶体管M2的一连接端耦接至供应电压VDD，而晶体管M2的另一连接端用以输出控制电压VC2。本领域的技术人员应可理解，可利用其他电路结构来实作所述电压跟随器326而不至于悖离本申请的范围。
在操作中，放大器电路315可比较电压信号VIN与电压信号VIP以产生输出信号VOP1，其中电压信号VIN是利用RC网络318所生成，且电压信号VIP可以是耦接至输入端TIP的一参考电压信号。电压跟随器316可接收输出信号VOP1并据以产生控制电压VC1，其中控制电压VC1可馈入RC网络318以及一V2I转换器(图3未示)。此外，电压跟随器326可接收输出信号VOP2，并提供控制电压VC2予该V2I转换器。
图4是根据本申请某些实施方式的例示性环路滤波器。环路滤波器410可代表图2所示的环路滤波器210的另一实施方式。环路滤波器410与图3所示的环路滤波器310两者之间的差异在于环路滤波器410采用一RC网络418以生成两个电压信号VIN与VIP。在此实施方式中，环路滤波器410用以接收一电荷泵电路408所提供的电荷泵电流信号ICP1及ICP2，其中电荷泵电路408可代表图1所示的电荷泵电路108的一实施方式。此外，环路滤波器410可用以对电荷泵电流信号ICP1及ICP2进行滤波处理，以生成控制电压VC1及VC2。电荷泵电流信号ICP1及ICP2分别由电荷泵电路408之中的多个电荷泵409及411所输出。请注意，环路滤波器410所处理的电流信号的至少其一可由其他类型的电流源/电流沉来提供，而不至于悖离本申请的范围。
RC网络418可代表图2所示的RC网络218的一实施方式。除了输入端TIN及输出端TOF之外，RC网络418另耦接至输入端TIP。因此，RC网络418可根据施加至输入端TIN的电荷泵电流信号ICP1、施加至输入端TIP的电荷泵电流信号ICP2以及自输出端TOF输出的控制电压VC1，来产生电压信号VIN及VIP。
在此实施方式中，RC网络418可包括一频率响应电路419及一频率响应电路421。频率响应电路419耦接于放大器电路315的输入端TIN与电压跟随器316的输出端TOF之间，用以根据电荷泵电流信号ICP1及控制电压VC1来生成电压信号VIN。频率响应电路421耦接至放大器电路315的输入端TIP，用以响应施加至输入端TIP的电荷泵电流信号ICP2来生成电压信号VIP。
举例来说(但本申请不限于此)，频率响应电路419可包括一电容C3，其是耦接于输入端TIN与输出端TOF之间。本领域的技术人员应可理解，频率响应电路419可由其他耦接于输入端TIN及输出端TOF之间的电路结构来实施，而不至于悖离本申请的范围。此外，频率响应电路421可包括(但不限于)一电容C4以及多个电阻R2与R3。电容C4及电阻R2并联于输入端TIP与接地端(ground)之间。电阻R3耦接于供应电压VDD与输入端TIP之间。本领域的技术人员应可理解，频率响应电路421可利用其他耦接至输入端TIP的电路结构来实施，而不至于悖离本申请的范围。
图5是根据本申请某些实施方式的例示性环路滤波器。环路滤波器510可代表图2所示的环路滤波器210的另一实施方式。环路滤波器510与上文参照图3所绘示与说明的环路滤波器310相似，两者的不同之处在于，举例来说，RC网络318是经由输入端TIF耦接至电压跟随器316。因此，RC网络318用以根据电荷泵电流信号ICP及输出信号VOP1而生成电压信号VIN。由于环路滤波器510与上文参照图3所绘示与说明的环路滤波器310相似，为了简洁起见，在此不再赘述相关说明。
图6是根据本申请某些实施方式的例示性环路滤波器。环路滤波器610可代表图2所示的环路滤波器210的另一实施方式。环路滤波器610与上文参照图4所绘示与说明的环路滤波器410相似，两者的不同之处在于，举例来说，RC网络418是经由输入端TIF耦接至电压跟随器316。因此，RC网络418用以根据电荷泵电流信号ICP1及输出信号VOP1而生成电压信号VIN。例如，频率响应电路419耦接于放大器电路315的输入端TIN与电压跟随器316的输入端TIF之间，用以根据电荷泵电流信号ICP1及输出信号VOP1而生成电压信号VIN。频率响应电路421耦接至放大器电路315的输入端TIP，用以响应施加至输入端TIP的电荷泵电流信号ICP2而生成电压信号VIP。由于环路滤波器610与上文参照图4所绘示与说明的环路滤波器410相似，为了简洁起见，在此不再赘述相关说明。
图7是根据本申请某些实施方式的例示性环路滤波器。环路滤波器710可代表图2所示的环路滤波器210的另一实施方式。环路滤波器710与上文参照图3所绘示与说明的环路滤波器310相似，两者的不同之处在于，举例来说，电压跟随器716及726各自的电路结构不同于图3所示的电压跟随器316及326的电路结构。在此实施方式中，电压调节器726的电压跟随器716可由为一翻转电压跟随器(flipped voltage follower)来实施，并可包括一电流源CS11、一电流沉CS12及多个晶体管MF11-MF13。电流源CS11耦接于供应电压VDD与晶体管MF11的漏极之间，且电流沉CS12耦接于晶体管MF11的源极与接地端之间。晶体管MF11受控于供应至其栅极的偏压VB。晶体管MF12的源极耦接至供应电压VDD，晶体管MF12的栅极耦接至晶体管MF11的漏极，以及晶体管MF12的漏极耦接至输出端TOF。晶体管MF13的源极耦接至输出端TOF，晶体管MF13的栅极耦接至输入端TIF，以及晶体管MF13的漏极耦接至晶体管MF11的源极。
相似地，电压调节器726可包括一电流源CS21、一电流沉CS22及多个晶体管MF21-MF23。电流源CS21耦接于供应电压VDD与晶体管MF21的漏极之间，而电流沉CS22耦接于晶体管MF21的源极与接地端之间。晶体管MF21受控于供应至其栅极的偏压VB。晶体管MF22的源极耦接至供应电压VDD，以及晶体管MF22的栅极耦接至晶体管MF21的漏极。晶体管MF23的源极耦接至晶体管MF22的漏极，晶体管MF23的栅极耦接至低通滤波器222以接收输出信号VOP2，以及晶体管MF23的漏极耦接至晶体管MF21的源极。由于环路滤波器710与上文参照图3所绘示与说明的环路滤波器310相似，为了简洁起见，在此不再赘述相关说明。
图8是根据本申请某些实施方式的用于一锁相环(PLL)电路的例示性环路滤波方法的流程图。方法800可应用于参照图1至图7所绘示与说明的至少一环路滤波器。在某些实施方式中，可在方法800中进行其他操作。在某些实施方式中，可利用不同的顺序进行或改变方法800的操作。
在操作802，至少通过将一第一电荷泵电流信号耦合至一电阻电容(RC)网络中，以生成一第一电压信号。该第一电荷泵电流信号是由该PLL电路的一第一电荷泵所控制(steered)。举例来说，在图4所示的实施方式中，至少通过将电荷泵电流信号ICP1耦接至RC网络418中，以生成电压信号VIN。电荷泵409可用来控制电荷泵电流信号ICP1。
在操作804，比较该第一电压信号与一第二电压信号以产生一第一输出信号。举例来说，在图4所示的实施方式中，将电压信号VIN与电压信号VIP作比较以产生输出信号VOP1。
在操作806，缓冲该第一输出信号以生成一第一滤波信号。举例来说，在图4所示的实施方式中，缓冲输出信号VOP1以生成一滤波信号，即控制电压VC1。
在某些实施方式中，亦可将该第一滤波信号耦合至该RC网络中，以生成该第一电压信号。举例来说，在图4所示的实施方式中，电荷泵电流信号ICP1及控制电压VC1均耦合至RC网络418中，以生成电压信号VIN。
在某些实施方式中，该第一电压信号是利用将该第一电荷泵电流信号与该第一滤波信号耦合至该RC网络的一第一频率响应电路而产生的，该第二电压信号则是利用将一第二电荷泵电流信号耦合至该RC网络的一第二频率响应电路而产生的。举例来说，在图4所示的实施方式中，将电荷泵电流信号ICP1及控制电压VC1耦合至频率响应电路419中，以生成电压信号VIN，而电荷泵电流信号ICP2则是耦合至频率响应电路421中，以生成电压信号VIP。
通过使用整合了电压调节器与RC网络的基于电压调节器的滤波方案，环路电路不仅可提升PSRR，还能够维持良好的环路稳定性。此外，基于电压调节器的滤波方案可产生用于振荡器的多个控制信号，因而能增加振荡器的调谐范围以及相位噪声性能。
上文的叙述简要地提出了本申请某些实施例的特征，而使得本申请所属技术领域具有通常知识者能够更全面地理解本申请的多种态样。本领域具有通常知识者当可明了，其可轻易地利用本申请作为基础，来设计或更动其他工艺与结构，以实现与此处所述的实施方式相同的目的和/或达到相同的优点。本领域具有通常知识者应当明白，这些均等的实施方式仍属于本申请的精神与范围，且其可进行各种变更、替代与更动，而不会悖离本申请的精神与范围。
附图中的符号说明：
100 锁相环电路
102 电流控制振荡器
104 分频器
106 相位频率侦测器
108、408 电荷泵电路
110 环路滤波器
130、230 电压电流转换器
210、310、410、510、610、710 环路滤波器
212 主动滤波器
214、314 电压调节器
215、315 放大器电路
216、226、316、326、716、726 电压跟随器
218、318、418 电阻电容网络
222 低通滤波器
309、409、411 电荷泵
419、421 频率响应电路
800 方法
802-806 操作
C1、C2、C3、C4、CF 电容
CKF 输入信号
CKO 振荡器信号
CKR 参考信号
CS11、CS21 电流源
CS12、CS22 电流沉
DR 侦测结果
IC0 电流信号
IC1、IC2、ICCO 控制电流
ICP、ICP1、ICP2 电荷泵电流信号
INS 输入侧
IOUT 电流输出
M1、M2、MF11-MF13、MF21-MF23 晶体管
NI1、NI2、TIN、TIP、TIF 输入端
NOP、TOP、TOF 输出端
R1、R2、R3、RCCO1、RCCO2、RF 电阻
VB 偏压
VC1、VC2 控制电压
VDD 供应电压
VI1、VI2、VIN、VIP 电压信号
VEA1、VEA2、VOP1、VOP2、 输出信号
VFT 滤波电压

Claims (20)

1.一种滤波器电路，其特征在于，包含：
一放大器电路，具有一第一输入端、一第二输入端及一输出端，该放大器电路用以根据位于该第一输入端的一第一电压信号以及位于该第二输入端的一第二电压信号而自该输出端输出一第一输出信号；
一电阻电容网络，耦接至该第一输入端，该电阻电容网络用以至少响应施加至该第一输入端的一第一电流信号而生成该第一电压信号；以及
一第一电压跟随器，耦接至该输出端，该第一电压跟随器用以接收该第一输出信号，以及响应该第一输出信号而产生一第一滤波信号。
2.根据权利要求1所述的滤波器电路，其特征在于，该第一输入端用以接收一电荷泵电流信号以作为施加至该第一输入端的该第一电流信号，且该第二输入端用以接收一参考电压信号以作为该第二电压信号。
3.根据权利要求1所述的滤波器电路，其特征在于，该电阻电容网络还耦接至该第一电压跟随器，且用以响应该第一电流信号及该第一输出信号而生成该第一电压信号。
4.根据权利要求3所述的滤波器电路，其特征在于，该电阻电容网络耦接至该第一电压跟随器的一输出端，以接收该第一滤波信号，且用以根据该第一电流信号及该第一滤波信号而生成该第一电压信号。
5.根据权利要求4所述的滤波器电路，其特征在于，该电阻电容网络包含一第一频率响应电路及一第二频率响应电路；该第一频率响应电路耦接于该放大器电路的该第一输入端与该第一电压跟随器的该输出端之间，且用以根据该第一电流信号及该第一滤波信号而生成该第一电压信号；该第二频率响应电路耦接至该放大器电路的该第二输入端，且用以响应施加至该第二输入端的一第二电流信号而生成该第二电压信号。
6.根据权利要求5所述的滤波器电路，其特征在于，该放大器电路的该第一输入端用以接收一第一电荷泵电流信号以作为施加至该第一输入端的该第一电流信号，且该放大器电路的该第二输入端用以接收一第二电荷泵信号以作为施加至该第二输入端的该第二电流信号。
7.根据权利要求3所述的滤波器电路，其特征在于，该电阻电容网络耦接至该第一电压跟随器的一输入端以接收该第一输出信号，并用以根据该第一电流信号及该第一输出信号而生成该第一电压信号。
8.根据权利要求7所述的滤波器电路，其特征在于，该电阻电容网络包含一第一频率响应电路及一第二频率响应电路；该第一频率响应电路耦接于该放大器电路的该第一输入端与该第一电压跟随器的该输入端之间，并用以根据该第一电流信号及该第一输出信号而生成该第一电压信号；该第二频率响应电路耦接至该放大器电路的该第二输入端，并用以根据施加至该放大器电路的该第二输入端的一第二电流信号而生成该第二电压信号。
9.根据权利要求8所述的滤波器电路，其特征在于，该放大器电路的该第一输入端用以接收一第一电荷泵电流信号以作为施加至该放大器电路的该第一输入端的该第一电流信号，且该放大器电路的该第二输入端用以接收一第二电荷泵信号以作为施加至该放大器电路的该第二输入端的该第二电流信号。
10.根据权利要求1所述的滤波器电路，其特征在于，还包含：
一低通滤波器，耦接至该放大器电路的该输出端，该低通滤波器用以对该第一输出信号进行滤波处理以产生一第二输出信号；及
一第二电压跟随器，耦接至该低通滤波器，该第二电压跟随器用以响应该第二输出信号而产生一第二滤波信号。
11.根据权利要求10所述的滤波器电路，其特征在于，该第二电压跟随器为该第一电压跟随器的复制品。
12.一种锁相环电路，其特征在于，包含：
一环路滤波器，用以产生一第一控制电压，该环路滤波器包含：
一放大器电路，具有一第一输入端、一第二输入端及一输出端，该放大器电路用以根据位于该第一输入端的一第一电压信号以及位于该第二输入端的一第二电压信号而自该输出端输出一第一输出信号；
一电阻电容网络，耦接至该第一输入端，该电阻电容网络用以至少响应施加至该第一输入端的一第一电流信号而生成该第一电压信号；以及
一第一电压跟随器，耦接至该输出端，该第一电压跟随器用以接收该第一输出信号，以及响应该第一输出信号而产生该第一控制电压；
一电压电流转换器，耦接至该第一电压跟随器，该电压电流转换器用以将该第一控制电压转换为一第一控制电流；以及
一电流控制振荡器，耦接至该电压电流转换器，该电流控制振荡器用以至少根据该第一控制电流而产生一振荡器信号。
13.根据权利要求12所述的锁相环电路，其特征在于，该环路滤波器还包含：
一低通滤波器，耦接至该放大器电路的该输出端，该低通滤波器用以对该第一输出信号进行滤波处理以产生一第二输出信号；以及
一第二电压跟随器，耦接至该低通滤波器，该第二电压跟随器用以响应该第二输出信号而产生一第二控制电压；
其中该电压电流转换器用以将该第二控制电压转换为一第二控制电流，且该电流控制振荡器用以根据该第一控制电流及该第二控制电流而产生该振荡器信号。
14.根据权利要求13所述的锁相环电路，其特征在于，该第二电压跟随器为该第一电压跟随器的一复制品。
15.根据权利要求12所述的锁相环电路，其特征在于，还包含：
一第一电荷泵，耦接至该放大器电路的该第一输入端，该第一电荷泵用以提供该第一电流信号至该第一输入端。
16.根据权利要求15所述的锁相环电路，其特征在于，还包含：
一第二电荷泵，耦接至该放大器电路的该第二输入端，该第二电荷泵用以提供一第二电流信号至该第二输入端；
其中该电阻电容网络还耦接至该第二输入端，并用以响应施加至该第二输入端的该第二电流信号生成该第二电压信号。
17.根据权利要求16所述的锁相环电路，其特征在于，该电阻电容网络包含：
一第一频率响应电路，耦接于该第一输入端与该第一电压跟随器之间，该第一频率响应电路用以响应该第一电流信号及该第一输出信号而生成该第一电压信号；以及
一第二频率响应电路，耦接至该第二输入端，该第二频率响应电路用以响应该第二电流信号而生成该第二电压信号。
18.一种用于一锁相环电路的环路滤波方法，其特征在于，该环路滤波方法包含：
至少通过将一第一电荷泵电流信号耦合至一电阻电容(RC)网络中，以生成一第一电压信号，该第一电荷泵电流信号是由该锁相环电路的一第一电荷泵所控制；
比较该第一电压信号与一第二电压信号以产生一第一输出信号；以及
缓冲该第一输出信号以生成一第一滤波信号。
19.根据权利要求18所述的环路滤波方法，其特征在于，至少通过将该第一电荷泵电流信号耦合至该电阻电容网络中以生成该第一电压信号的步骤包含：
将该第一滤波信号耦合至该电阻电容网络中，其中该第一电压信号根据该第一电荷泵电流信号及该第一滤波信号而生成。
20.根据权利要求18所述的环路滤波方法，其特征在于，该第一电荷泵电流信号及该第一滤波信号耦合至该电阻电容网络的一第一频率响应电路，以生成该第一电压信号；该环路滤波方法还包含：
通过将一第二电荷泵电流信号耦合至该电阻电容网络的一第二频率响应电路中以生成该第二电压信号，该第二电荷泵电流信号是由该锁相环电路的一第二电荷泵所控制。
CN201910226200.1A 2018-06-05 2019-03-25 用于环路电路的基于电压调节器的环路滤波器以及环路滤波方法 Active CN110572154B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
TW107119377A TWI668965B (zh) 2018-06-05 2018-06-05 時脈產生電路及時脈產生方法
TW107119377 2018-06-05
US16/104,071 US10396806B1 (en) 2018-06-05 2018-08-16 Voltage regulator based loop filter for loop circuit and loop filtering method
US16/104,071 2018-08-16

Publications (2)

Publication Number Publication Date
CN110572154A true CN110572154A (zh) 2019-12-13
CN110572154B CN110572154B (zh) 2022-11-25

Family

ID=67700637

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910226200.1A Active CN110572154B (zh) 2018-06-05 2019-03-25 用于环路电路的基于电压调节器的环路滤波器以及环路滤波方法
CN201910288710.1A Active CN110572150B (zh) 2018-06-05 2019-04-11 时钟产生电路及时钟产生方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201910288710.1A Active CN110572150B (zh) 2018-06-05 2019-04-11 时钟产生电路及时钟产生方法

Country Status (3)

Country Link
US (2) US10396806B1 (zh)
CN (2) CN110572154B (zh)
TW (2) TWI668965B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN209248374U (zh) * 2018-12-05 2019-08-13 北京矽成半导体有限公司 不受温度电压影响的固定延迟电路
US11411574B2 (en) 2020-04-06 2022-08-09 M31 Technology Corporation Clock and data recovery circuit with proportional path and integral path, and multiplexer circuit for clock and data recovery circuit
US11146262B1 (en) * 2020-07-16 2021-10-12 Xilinx, Inc. Low-noise reference voltage generator
US11870448B2 (en) * 2021-09-21 2024-01-09 Texas Instruments Incorporated Adjustable phase locked loop
US11588614B1 (en) * 2022-09-15 2023-02-21 Everpro Technologies Comp Any Limited Frequency search and error correction method in clock and data recovery circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5382922A (en) * 1993-12-23 1995-01-17 International Business Machines Corporation Calibration systems and methods for setting PLL gain characteristics and center frequency
US6016332A (en) * 1997-08-15 2000-01-18 Texas Instruments Incorporated Method and apparatus for effecting analog phase-locked loop control of a signal frequency
CN1855726A (zh) * 2005-04-25 2006-11-01 国际商业机器公司 锁相环电路和压控振荡器
CN101877589A (zh) * 2009-04-29 2010-11-03 联发科技股份有限公司 锁相环电路

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334953A (en) * 1993-07-22 1994-08-02 Motorola, Inc. Charge pump bias control in a phase lock loop
JPH07170178A (ja) * 1993-09-10 1995-07-04 Sun Microsyst Inc Ｐｌｌ減衰回路
US5594388A (en) * 1995-06-07 1997-01-14 American Microsystems, Inc. Self-calibrating RC oscillator
JP3327271B2 (ja) * 1999-11-15 2002-09-24 日本電気株式会社 Ｐｌｌ回路及びデータ読み出し回路
JP3835666B2 (ja) * 2000-05-16 2006-10-18 株式会社ルネサステクノロジ 位相同期回路およびクロック発生回路
JP2003133949A (ja) * 2001-10-23 2003-05-09 Fujitsu Ltd Ｐｌｌ回路
US7148757B2 (en) * 2003-06-02 2006-12-12 National Semiconductor Corporation Charge pump-based PLL having dynamic loop gain
US7095287B2 (en) * 2004-12-28 2006-08-22 Silicon Laboratories Inc. Method and apparatus to achieve a process, temperature and divider modulus independent PLL loop bandwidth and damping factor using open-loop calibration techniques
JP4711092B2 (ja) * 2005-07-05 2011-06-29 日本電気株式会社 電流変換方法、トランスコンダクタンスアンプおよびこれを用いたフィルタ回路
US7764092B2 (en) * 2006-01-10 2010-07-27 Samsung Electronics Co., Ltd. Phase locked loop and phase locking method
US7710206B2 (en) * 2006-03-31 2010-05-04 International Business Machines Corporation Design structure for improved current controlled oscillation device and method having wide frequency range
KR100843200B1 (ko) * 2006-08-22 2008-07-02 삼성전자주식회사 전류 부스팅 회로를 구비하는 적응적 대역폭 위상 고정루프 장치
US7659782B2 (en) 2006-09-26 2010-02-09 Broadcom Corporation Apparatus and method to reduce jitter in a phase locked loop
JP2008135835A (ja) * 2006-11-27 2008-06-12 Fujitsu Ltd Ｐｌｌ回路
JP4593669B2 (ja) * 2007-01-09 2010-12-08 富士通株式会社 バラツキ補正方法、ｐｌｌ回路及び半導体集積回路
CN101527567B (zh) * 2008-03-06 2011-11-09 瑞昱半导体股份有限公司 时钟和数据恢复电路
US7990225B1 (en) 2008-07-08 2011-08-02 Marvell International Ltd. Low-jitter phase-locked loop
KR101566417B1 (ko) 2008-08-29 2015-11-05 삼성전자주식회사 전압제어 발진기, 위상 고정 루프 회로, 클럭 생성기 및 에이치디엠아이 송신기의 파이
US8669808B2 (en) * 2009-09-14 2014-03-11 Mediatek Inc. Bias circuit and phase-locked loop circuit using the same
JP2011078054A (ja) * 2009-10-02 2011-04-14 Sony Corp 電流源、電子機器および集積回路
JP2011205202A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 電圧電流変換回路及びこれを備えたｐｌｌ回路
US8847642B1 (en) 2013-04-17 2014-09-30 Mstar Semiconductor, Inc. Charge pump phase-locked loop circuits
CN106549665B (zh) * 2015-09-16 2019-09-03 华为技术有限公司 锁相环电路、数据恢复电路及锁相环电路的控制方法
US10663993B2 (en) 2016-07-15 2020-05-26 Qualcomm Incorporated Low-dropout regulator with band-reject power supply rejection ratio for phase locked loop voltage controlled oscillator
US10574243B2 (en) 2017-01-24 2020-02-25 Intel Corporation Apparatus and method for generating stable reference current
JP2019165394A (ja) * 2018-03-20 2019-09-26 東芝メモリ株式会社 電圧制御発振器及び電圧制御発振器を備えた位相同期回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5382922A (en) * 1993-12-23 1995-01-17 International Business Machines Corporation Calibration systems and methods for setting PLL gain characteristics and center frequency
US6016332A (en) * 1997-08-15 2000-01-18 Texas Instruments Incorporated Method and apparatus for effecting analog phase-locked loop control of a signal frequency
CN1855726A (zh) * 2005-04-25 2006-11-01 国际商业机器公司 锁相环电路和压控振荡器
CN101877589A (zh) * 2009-04-29 2010-11-03 联发科技股份有限公司 锁相环电路

Also Published As

Publication number Publication date
US10686454B2 (en) 2020-06-16
TW202005282A (zh) 2020-01-16
TWI668965B (zh) 2019-08-11
CN110572154B (zh) 2022-11-25
US10396806B1 (en) 2019-08-27
TWI684329B (zh) 2020-02-01
CN110572150B (zh) 2022-11-22
TW202010263A (zh) 2020-03-01
US20190372575A1 (en) 2019-12-05
CN110572150A (zh) 2019-12-13

Similar Documents

Publication Publication Date Title
CN110572154B (zh) 用于环路电路的基于电压调节器的环路滤波器以及环路滤波方法
US8558592B2 (en) Charge pump and active filter for a feedback circuit
JP5591914B2 (ja) サプライレギュレートされたフェイズロックループ（ｐｌｌ）及び用いる方法
US8854094B2 (en) Phase locked loop
US7719365B2 (en) Method and apparatus for reducing silicon area of a phase lock loop (PLL) filter without a noise penalty
JP2004328456A (ja) 低域ろ波回路、フィードバックシステムおよび半導体集積回路
CN104734636B (zh) 振荡器装置和方法
US8508267B1 (en) Loop filter for current-controlled-oscillator-based phase locked loop
US20160336923A1 (en) Phase locked loop with low phase-noise
US6995607B2 (en) Low-pass filter and feedback system
US8373511B2 (en) Oscillator circuit and method for gain and phase noise control
US7567133B2 (en) Phase-locked loop filter capacitance with a drag current
CN110572151B (zh) 一种锁相环电路
US6320458B1 (en) Integrated structure with an analog unit supplied by an external supply voltage by means of a low-pass filter and driving elements
US11012078B1 (en) IQ signal source
US7319732B2 (en) Low-pass filter and phase locked loop
US11418202B2 (en) Oscillator circuit and phase locked loop
CN111697966B (zh) 时钟产生电路以及产生时钟信号的方法
RU2422985C1 (ru) Структура фильтра контура управления для устройства фазовой автоподстройки частоты
KR100970916B1 (ko) 위상 동기 루프의 루프-필터의 튜닝
Karsani A dual-loop frequency synthesizer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant