JP4593669B2 - バラツキ補正方法、pll回路及び半導体集積回路 - Google Patents
バラツキ補正方法、pll回路及び半導体集積回路 Download PDFInfo
- Publication number
- JP4593669B2 JP4593669B2 JP2008552969A JP2008552969A JP4593669B2 JP 4593669 B2 JP4593669 B2 JP 4593669B2 JP 2008552969 A JP2008552969 A JP 2008552969A JP 2008552969 A JP2008552969 A JP 2008552969A JP 4593669 B2 JP4593669 B2 JP 4593669B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- variation
- lpf
- controlled oscillator
- vco
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 37
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 238000006243 chemical reaction Methods 0.000 claims description 89
- 239000003990 capacitor Substances 0.000 claims description 59
- 238000010586 diagram Methods 0.000 description 31
- 230000008569 process Effects 0.000 description 20
- 230000010355 oscillation Effects 0.000 description 11
- 230000008859 change Effects 0.000 description 5
- 239000006185 dispersion Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 101100439975 Arabidopsis thaliana CLPF gene Proteins 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 101150029579 pfd-2 gene Proteins 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/04—Modifications for maintaining constant the phase-locked loop damping factor when other loop parameters change
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
12 電流源
13 バラツキ変換回路
14 PFD
15 CP
16 LPF
17 VCO
18 分周器
19 Kvco補正回路
|Kvco|=2π・|dfvco/dVcomp|
=2π・{Ib/(Cvco・Vcomp)}・(1/Vcomp)
図13は、Kvco補正回路19の構成を示すブロック図である。Kvco補正回路19は、図13に示す如く接続された1/2分周器191、パルス幅カウンタ192、及びコントローラ193を有する。入力クロックCKinは、1/2分週器191に入力され、1/2分周されたクロックCKref2がパルス幅カウンタ192のデータ入力端子に入力される。パルス幅カウンタ192のクロック入力端子には、VCO17からの出力クロックCKoutが入力される。パルス幅カウンタ192の出力Nckrefはコントローラ193に入力される。コントローラ193には、外部端子からの逓倍数Ndivも入力される。
Claims (10)
- 位相周波数検出部、チャージポンプ、ローパスフィルタ、電圧制御発振器が直列接続され、該電圧制御発振器の出力クロックが分周器を介して入力クロックが入力される該位相周波数検出部にフィードバックされる構成のPLL回路の特性のバラツキを補正するバラツキ補正方法であって、
該ローパスフィルタ内の抵抗値に応じた基準電流を生成し、該基準電流が電圧制御発振器に出力される第1ステップと、
該ローパスフィルタの特性と該電圧制御発振器の利得とが、該電圧制御発振器の出力クロックに基づいて補正される第2ステップと
を有することを特徴とするバラツキ補正方法。 - 該第1ステップは、電流源の出力電流の設計値からのバラツキに応じてカレントミラー回路のミラー比を変えてバラツキを補正することを特徴とする請求項1記載のバラツキ補正方法。
- 該第2ステップでは、該PLL回路への入力クロックと、該出力クロックと、該分周器の逓倍数とに基づいて生成される制御信号に応じて、該ローパスフィルタ内の容量値と該電圧制御発振器内の容量値とが調整され、該ローパスフィルタの特性と該電圧制御発振器の利得とが補正されることを特徴とする請求項1又は2記載のバラツキ補正方法。
- 該ローパスフィルタ内の容量値は、該ローパスフィルタ内の並列接続された第1コンデンサを、各第1コンデンサに直列接続された第1スイッチにおける該制御信号に応じたオン/オフの選択により調整され、該電圧制御発振器内の容量値は、該電圧制御発振器内の並列接続された第2コンデンサを、各第2コンデンサに直列接続された第2スイッチにおける該制御信号に応じたオン/オフの選択により調整されることを特徴とする請求項3記載のバラツキ補正方法。
- 該基準電流は、該PLL回路への入力クロックと、該出力クロックと、該分周器の逓倍数とに基づいて生成される制御信号に応じて、該カレントミラー回路のミラー比を変えて調整され、該ローパスフィルタの特性は、該ローパスフィルタ内の並列接続された抵抗を、各抵抗に直列接続されたスイッチを該制御信号に応じて選択することで調整されることを特徴とする請求項2記載のバラツキ補正方法。
- 位相周波数検出部、チャージポンプ、ローパスフィルタ、電圧制御発振器が直列接続され、該電圧制御発振器の出力クロックが分周器を介して入力クロックが入力される該位相周波数検出部にフィードバックされる構成のPLL回路であって、
該ローパスフィルタ内の抵抗値に応じた基準電流を生成し、該基準電流を該チャージポンプと電圧制御発振器とに出力するバラツキ変換回路と、
該ローパスフィルタの特性と該電圧制御発振器の利得とを、該電圧制御発振器の出力クロックに基づいて補正する制御信号を生成する利得補正回路と
を備えることを特徴とするPLL回路。 - 該バラツキ変換回路は、電流源の出力電流の設計値からのバラツキに応じてミラー比を変えてバラツキを補正するカレントミラー回路を有することを特徴とする請求項6記載のPLL回路。
- 該利得補正回路は、該PLL回路への入力クロックと、該出力クロックと、該分周器の逓倍数とに基づいて、該ローパスフィルタ内の容量値と該電圧制御発振器内の容量値とを調整する制御信号を出力することを特徴とする請求項6又は7記載のPLL回路。
- 該ローパスフィルタは、並列接続された第1コンデンサと、各第1コンデンサに直列接続された第1スイッチとを有し、該制御信号に応じて該第1スイッチのオン/オフが選択され、該電圧制御発振器は、並列接続された第2コンデンサと、各第2コンデンサに直列接続されたスイッチとを有し、該制御信号に応じて該第2スイッチのオン/オフが選択されることを特徴とする請求項6記載のPLL回路。
- 請求項6〜9のいずれか1項記載のPLL回路を少なくとも1つ備えたことを特徴とする半導体集積回路。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2007/050097 WO2008084525A1 (ja) | 2007-01-09 | 2007-01-09 | バラツキ補正方法、pll回路及び半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2008084525A1 JPWO2008084525A1 (ja) | 2010-04-30 |
JP4593669B2 true JP4593669B2 (ja) | 2010-12-08 |
Family
ID=39608430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008552969A Expired - Fee Related JP4593669B2 (ja) | 2007-01-09 | 2007-01-09 | バラツキ補正方法、pll回路及び半導体集積回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7872536B2 (ja) |
EP (1) | EP2120344B1 (ja) |
JP (1) | JP4593669B2 (ja) |
KR (1) | KR101065818B1 (ja) |
WO (1) | WO2008084525A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11398825B1 (en) | 2021-03-18 | 2022-07-26 | Kioxia Corporation | Receiving device, control method of receiving device, and memory controller |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101572545B (zh) * | 2009-06-12 | 2014-02-26 | 上海集成电路研发中心有限公司 | 锁相环电路及其控制方法 |
KR101244802B1 (ko) * | 2009-06-29 | 2013-03-19 | 후지쯔 가부시끼가이샤 | 발진 회로 및 전류 보정 방법 |
DE102017130390A1 (de) * | 2017-12-18 | 2019-06-19 | Infineon Technologies Ag | Testen von Eigenschaften eines spannungsgesteuerten Oszillators |
TWI668965B (zh) * | 2018-06-05 | 2019-08-11 | 円星科技股份有限公司 | 時脈產生電路及時脈產生方法 |
KR20220130504A (ko) | 2021-03-18 | 2022-09-27 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치의 데이터 입출력 속도를 개선하기 위한 장치 및 방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001016102A (ja) * | 1999-06-29 | 2001-01-19 | Nec Corp | Pll回路方式 |
JP2001345698A (ja) * | 2000-03-27 | 2001-12-14 | Toshiba Corp | 補償機能付アナログ回路 |
JP2003078410A (ja) * | 2001-08-30 | 2003-03-14 | Hitachi Ltd | 位相同期回路 |
JP2006033108A (ja) * | 2004-07-13 | 2006-02-02 | Renesas Technology Corp | Pll回路を内蔵する半導体集積回路 |
JP2006180428A (ja) * | 2004-12-24 | 2006-07-06 | Matsushita Electric Ind Co Ltd | 位相同期回路 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7352249B2 (en) | 2003-10-03 | 2008-04-01 | Analog Devices, Inc. | Phase-locked loop bandwidth calibration circuit and method thereof |
JP2006262348A (ja) | 2005-03-18 | 2006-09-28 | Fujitsu Ltd | 半導体回路 |
-
2007
- 2007-01-09 JP JP2008552969A patent/JP4593669B2/ja not_active Expired - Fee Related
- 2007-01-09 EP EP07706444.2A patent/EP2120344B1/en not_active Not-in-force
- 2007-01-09 WO PCT/JP2007/050097 patent/WO2008084525A1/ja active Application Filing
- 2007-01-09 KR KR1020097014329A patent/KR101065818B1/ko not_active IP Right Cessation
-
2009
- 2009-07-09 US US12/499,849 patent/US7872536B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001016102A (ja) * | 1999-06-29 | 2001-01-19 | Nec Corp | Pll回路方式 |
JP2001345698A (ja) * | 2000-03-27 | 2001-12-14 | Toshiba Corp | 補償機能付アナログ回路 |
JP2003078410A (ja) * | 2001-08-30 | 2003-03-14 | Hitachi Ltd | 位相同期回路 |
JP2006033108A (ja) * | 2004-07-13 | 2006-02-02 | Renesas Technology Corp | Pll回路を内蔵する半導体集積回路 |
JP2006180428A (ja) * | 2004-12-24 | 2006-07-06 | Matsushita Electric Ind Co Ltd | 位相同期回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11398825B1 (en) | 2021-03-18 | 2022-07-26 | Kioxia Corporation | Receiving device, control method of receiving device, and memory controller |
Also Published As
Publication number | Publication date |
---|---|
EP2120344A1 (en) | 2009-11-18 |
EP2120344A4 (en) | 2012-09-19 |
WO2008084525A1 (ja) | 2008-07-17 |
EP2120344B1 (en) | 2013-11-06 |
US7872536B2 (en) | 2011-01-18 |
KR20090089460A (ko) | 2009-08-21 |
US20090315628A1 (en) | 2009-12-24 |
KR101065818B1 (ko) | 2011-09-20 |
JPWO2008084525A1 (ja) | 2010-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6121749B2 (ja) | フェーズロックドループ | |
US7633347B2 (en) | Apparatus and method for operating a phase-locked loop circuit | |
US20100127739A1 (en) | Spread spectrum control pll circuit and its start-up method | |
US7511579B2 (en) | Phase lock loop and operating method thereof | |
JP2010252289A (ja) | 電圧制御発振器のための補償回路 | |
US7750696B2 (en) | Phase-locked loop | |
JP4593669B2 (ja) | バラツキ補正方法、pll回路及び半導体集積回路 | |
US7046093B1 (en) | Dynamic phase-locked loop circuits and methods of operation thereof | |
CN107528567B (zh) | 注入锁定振荡器及包括其的半导体器件 | |
US6351164B1 (en) | PLL circuit | |
TWI638526B (zh) | 頻率合成裝置及其方法 | |
JP5321179B2 (ja) | 位相制御装置、位相制御プリント板、制御方法 | |
US7920000B2 (en) | PLL circuit and method of controlling the same | |
KR101515099B1 (ko) | 전하펌프, 전하펌프 보정 장치 및 이를 포함한 위상 동기 루프 | |
US11303286B2 (en) | Sub-sampling phase-locked loop | |
KR100738360B1 (ko) | 고속 개루프 자동 주파수 보정 회로를 가지는 위상 고정루프 | |
JP4534140B2 (ja) | Pll回路 | |
JP7224771B2 (ja) | 発振周波数校正回路及び発振周波数校正方法 | |
KR20150044617A (ko) | 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치 및 방법 | |
US9083360B2 (en) | Lock detecter and clock generator having the same | |
TWI500269B (zh) | 具電流補償機制的鎖相迴路及其方法 | |
JP2013016995A (ja) | Pll回路 | |
JP5231931B2 (ja) | Pll回路 | |
TWI502897B (zh) | 壓控振盪器及鎖相迴路 | |
CN114172510A (zh) | 锁相环的频率校准方法及锁相环电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100812 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100907 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100915 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |