KR20220130504A - 비휘발성 메모리 장치의 데이터 입출력 속도를 개선하기 위한 장치 및 방법 - Google Patents

Abstract

본 기술은 외부에서 인가되는 서로 다른 레벨을 가지는 제1 전원 전압과 제2 전원 전압 중 제1 전원 전압 보다 2배 이상 높은 레벨을 가지는 제2 전원 전압의 노이즈를 제거하는 노이즈 제거부, 및 노이즈 제거부로부터 제2 전원 전압을 공급받아, 복수의 레벨을 가지는 복수의 목표 전압 중 적어도 하나를 생성하기 위한 멀티 스테이지(multi-stage) 전압 펌프를 포함하는 전압 생성 회로를 제공한다.

Description

비휘발성 메모리 장치의 데이터 입출력 속도를 개선하기 위한 장치 및 방법{APPARATUS AND METHOD FOR IMPROVING DATA INPUT/OUTPUT SPEED OF NON-VOLATILE MEMORY DEVICE}

본 발명은 메모리 장치에 관한 것으로서, 구체적으로 비휘발성 메모리 장치의 데이터 입출력 속도를 개선하기 위한 장치 및 방법에 관한 것이다.

데이터를 빠르고 안전하게 처리하는 기술이 주목받고 있는 가운데, 기존 DRAM과 플래시 메모리(flash memory)의 장점만을 가지는 스토리지 클래스 메모리(storage class memory, SCM)와 관련 기술 개발이 활발히 이뤄지고 있다. 스토리지 클래스 메모리(SCM)는 데이터 처리 속도가 D램과 비슷하면서도, 전원 공급이 중단돼도 데이터가 사라지지 않는 특성을 가진다. 스토리지 클래스 메모리는 시스템 속도를 수배 이상 빠르게 개선할 수 있다. 이러한 스토리지 클래스 메모리를 활용하여 인공지능, 빅데이터, 사물 인터넷 등의 상용화와 함께 점점 폭증하는 데이터 트래픽을 더욱 빠르고 효율적으로 처리하기 위한 기술이 개발되고 있다.

본 발명의 일 실시예는 메모리 장치의 데이터 입출력 속도를 개선할 수 있는 장치 및 방법을 제공할 수 있다.

또한, 본 발명의 일 실시예는 플래시 메모리 장치에서 데이터 입출력 속도를 높일 수 있는 장치와 방법을 제안한다. 데이터 입출력 속도를 높이기 위해, 플래시 메모리 장치에서 읽기 동작 혹은 쓰기 동작에 사용되는 고전압을 생성하는 데 소요되는 시간을 줄여 읽기 동작 혹은 쓰기 동작을 위한 동작 마진(operation margin)을 감소시킬 수 있다.

한편, 플래시 메모리 장치에서 읽기 동작 혹은 쓰기 동작에 사용되는 고전압을 생성하기 위해, 핀 혹은 패드를 통해 전달되는 고전압을 사용하기 위해 전압 생성 장치는 노이즈를 방지하기 위한 정류 회로 혹은 필터 회로를 포함할 수 있고, 멀티 스테이지 펌프 내 각 단위 펌프에 인가되는 고전압으로 인한 오동작을 방지하기 위한 다이오드를 포함할 수 있다.

또한, 본 발명의 일 실시예에서는, 데이터 입출력 속도를 높이기 위해, 페이지 버퍼로부터 혹은 페이지 버퍼로 전송되는 데이터 버스의 개수를 늘려, 각각의 페이지 버퍼가 개별적으로 연결된 데이터 버스를 사용함으로써, 페이지 버퍼를 통한 데이터의 입출력 속도를 개선할 수 있다.

본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

본 발명의 실시 예들은 메모리 시스템, 메모리 시스템에 포함되는 컨트롤러 혹은 메모리 시스템을 포함하는 데이터 처리 장치를 제공할 수 있다.

본 발명의 일 실시 예에 따른 전원 생성 회로는 외부에서 인가되는 서로 다른 레벨을 가지는 제1 전원 전압과 제2 전원 전압 중 상기 제1 전원 전압 보다 2배 이상 높은 레벨을 가지는 상기 제2 전원 전압의 노이즈를 제거하는 노이즈 제거부; 및 상기 노이즈 제거부로부터 상기 제2 전원 전압을 공급받아, 복수의 레벨을 가지는 복수의 목표 전압 중 적어도 하나를 생성하기 위한 멀티 스테이지(multi-stage) 전압 펌프를 포함할 수 있다.

또한, 상기 멀티 스테이지 전압 펌프는 상기 제2 전원 전압을 입력 받으며, 서로 직렬로 연결된 복수의 단위 펌프; 및 상기 복수의 단위 펌프 중 이웃한 단위 펌프의 출력단 및 입력단이 캐소드(cathode)로 연결되고, 상기 제2 전원 전압이 애노드(anode)에 연결되는 적어도 하나의 다이오드를 포함할 수 있다.

또한, 상기 적어도 하나의 다이오드는 상기 이웃한 단위 펌프의 출력단 및 입력단에 상기 이웃한 단위 펌프에 포함된 트랜지스터의 항복 전압(breakdown voltage)이 인가되는 것을 이완(relaxation)시킬 수 있다.

또한, 상기 복수의 목표 전압 중 적어도 하나를 생성하는 동작 중, 상기 핀 혹은 상기 패드와 상기 노이즈 제거부는 항상 연결될 수 있다.

또한, 상기 노이즈 제거부는 입력단과 출력단 사이에 배치된 다이오드 및 상기 출력단에 연결된 캐패시터를 포함하는 정류기(rectifier)를 포함할 수 있다.

또한, 상기 노이즈 제거부는 입력단과 출력단 사이에 배치된 저항 및 상기 출력단에 연결된 캐패시터를 포함하는 로우 패스 필터(low pass filter)를 포함할 수 있다.

또한, 상기 복수의 목표 전압은 비휘발성 메모리 셀에 데이터를 프로그램하기 위한 프로그램 전압; 상기 비휘발성 메모리 셀에 저장된 데이터를 삭제하기 위한 삭제 전압; 및 상기 비휘발성 메모리 셀에 저장된 데이터를 읽기 위한 읽기 전압을 포함할 수 있다.

본 발명의 다른 실시예에 따른 메모리 장치는 복수의 비휘발성 메모리 셀을 포함하는 메모리 그룹; 상기 메모리 그룹에 데이터를 입출력하기 위한 전압을 생성하는 전압 생성 회로; 및 상기 메모리 그룹에 입출력되는 데이터를 임시 저장하기 위한 복수의 버퍼를 포함한다. 상기 전압 생성 회로는 외부에서 인가되는 서로 다른 레벨을 가지는 제1 전원 전압과 제2 전원 전압 중 상기 제1 전원 전압 보다 2배 이상 높은 레벨을 가지는 상기 제2 전원 전압의 노이즈를 제거하는 노이즈 제거부; 및 상기 노이즈 제거부로부터 상기 제2 전원 전압을 공급받아, 복수의 레벨을 가지는 복수의 목표 전압 중 적어도 하나를 생성하기 위한 멀티 스테이지(multi-stage) 전압 펌프를 포함할 수 있다.

또한, 상기 멀티 스테이지 전압 펌프는 상기 제2 전원 전압을 입력 받으며, 서로 직렬로 연결된 복수의 단위 펌프; 및 상기 복수의 단위 펌프 중 이웃한 단위 펌프의 출력단 및 입력단이 캐소드(cathode)로 연결되고, 상기 제2 전원 전압이 애노드(anode)에 연결되는 적어도 하나의 다이오드를 포함할 수 있다.

또한, 상기 적어도 하나의 다이오드는 상기 이웃한 단위 펌프의 출력단 및 입력단에 상기 이웃한 단위 펌프에 포함된 트랜지스터의 항복 전압(breakdown voltage)이 인가되는 것을 이완(relaxation)시킬 수 있다.

또한, 상기 복수의 목표 전압 중 적어도 하나를 생성하는 동작 중, 상기 핀 혹은 상기 패드와 상기 노이즈 제거부는 항상 연결될 수 있다.

또한, 상기 노이즈 제거부는 입력단과 출력단 사이에 배치된 다이오드 및 상기 출력단에 연결된 캐패시터를 포함하는 정류기(rectifier)를 포함할 수 있다.

또한, 상기 노이즈 제거부는 입력단과 출력단 사이에 배치된 저항 및 상기 출력단에 연결된 캐패시터를 포함하는 로우 패스 필터(low pass filter)를 포함할 수 있다.

또한, 상기 복수의 목표 전압은 비휘발성 메모리 셀에 데이터를 프로그램하기 위한 프로그램 전압; 상기 비휘발성 메모리 셀에 저장된 데이터를 삭제하기 위한 삭제 전압; 및 상기 비휘발성 메모리 셀에 저장된 데이터를 읽기 위한 읽기 전압을 포함할 수 있다.

또한, 상기 복수의 버퍼는 상기 제1 전원 전압 및 상기 제1 전원 전압에 대응하는 제1 접지 전압과 연결되며, 상기 멀티 스테이지(multi-stage) 전압 펌프는 상기 제2 전원 전압 및 상기 제2 전원 전압에 대응하는 제2 접지 전압과 연결될 수 있다. 상기 제1 접지 전압과 상기 제2 접지 전압은 전기적으로 연결되지 않을 수 있다.

또한, 상기 복수의 버퍼는 각각 상기 메모리 그룹의 비트 라인과 연결되며, 상기 복수의 버퍼는 서로 다른 복수의 버스와 연결되며 상기 메모리 그룹에서 출력된 데이터를 전송할 수 있다.

또한, 상기 복수의 버퍼는 상기 복수의 버스를 통해 데이터 직렬화부(serialization unit)와 연결되며, 상기 복수의 버퍼는 시간 공백 없이 순차적으로 데이터를 상기 복수의 버스로 전송할 수 있다.

본 발명의 다른 실시예에 따른 반도체 장치는 외부에서 인가되는 제1 전원 전압을 수신하는 제1 핀 혹은 패드; 상기 외부에서 인가되는 상기 제1 전원 전압 보다 2배 이상 높은 레벨을 가지는 제2 전원 전압을 수신하는 제2 핀 혹은 패드; 상기 제2 전원 전압을 입력으로 하여, 복수의 레벨을 가지는 복수의 목표 전압 중 적어도 하나를 생성하기 위한 멀티 스테이지(multi-stage) 전압 펌프; 및 상기 제2 전원 전압의 노이즈를 제거하여 상기 멀티 스테이지 전압 펌프로 공급하는 노이즈 제거부를 포함할 수 있다.

또한, 상기 멀티 스테이지 전압 펌프는 상기 제2 전원 전압을 입력 받으며, 서로 직렬로 연결된 복수의 단위 펌프; 및 상기 복수의 단위 펌프 중 이웃한 단위 펌프의 출력단 및 입력단이 캐소드(cathode)로 연결되고, 상기 제2 전원 전압이 애노드(anode)에 연결되는 적어도 하나의 다이오드를 포함할 수 있다.

또한, 상기 적어도 하나의 다이오드는 상기 이웃한 단위 펌프의 출력단 및 입력단에 상기 이웃한 단위 펌프에 포함된 트랜지스터의 항복 전압(breakdown voltage)이 인가되는 것을 이완(relaxation)시킬 수 있다.

상기 본 발명의 양태들은 본 발명의 바람직한 실시예들 중 일부에 불과하며, 본원 발명의 기술적 특징들이 반영된 다양한 실시예들이 당해 기술분야의 통상적인 지식을 가진 자에 의해 이하 상술할 본 발명의 상세한 설명을 기반으로 도출되고 이해될 수 있다.

본 발명에 따른 장치에 대한 효과에 대해 설명하면 다음과 같다.

본 발명의 일 실시 예에 따른 메모리 장치는 데이터 입출력 속도를 향상시킬 수 있다.

또한, 본 발명의 일 실시 예는 플래시 메모리 장치의 데이터 입출력 속도를 개선함으로써, 스토리지 클래스 메모리(storage class memory, SCM)를 대체하거나 스토리지 클래스 메모리(storage class memory, SCM) 구조에서 사용 가능한 비휘발성 메모리 장치를 제공할 수 있다.

본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

도 1은 본 발명의 일 실시예에 따른 메모리 장치를 설명한다.
도 2는 본 발명의 다른 실시예에 따른 데이터 처리 시스템을 설명한다.
도 3은 도 1에서 설명한 메모리 장치의 읽기 동작을 설명한다.
도 4는 전압 생성 장치의 제1 예를 설명한다.
도 5는 전압 생성 장치의 제2 예를 설명한다.
도 6은 전압 생성 장치의 제3 예를 설명한다.
도 7은 노이즈 제거 장치의 예를 설명한다.
도 8은 멀티 스테이지 전압 펌프의 예를 설명한다.
도 9는 페이지 버퍼와 버스의 제1 예를 설명한다.
도 10은 페이지 버퍼와 버스의 제2 예를 설명한다.

이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.

이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.

도 1은 본 발명의 일 실시예에 따른 메모리 장치를 설명한다. 구체적으로, 도 1은 본 발명의 실시 예에 따른 메모리 장치에 포함된 메모리 다이 내 메모리 셀 어레이 회로를 개략적으로 설명한다.

도 1을 참조하면, 메모리 다이(200)는 복수의 비휘발성 메모리 셀을 포함하는 메모리 그룹(330)을 포함한다. 메모리 그룹(330)에는 복수의 비휘발성 메모리 셀이 비트 라인(BL0 to BLm-1)에 각각 연결된 복수의 셀 스트링(340)을 포함할 수 있다. 각 열(column)에 배치된 셀 스트링(340)은, 적어도 하나의 드레인 선택 트랜지스터(DST)와, 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들, 또는 메모리 셀 트랜지스터들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0 to MCn-1)은, 셀 당 복수의 비트들의 데이터 정보를 저장하는 MLC로 구성될 수 있다. 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다.

도 1에서는 낸드(NAND) 플래시 메모리 셀로 구성된 각 메모리 블록(330)을 일 예로 도시하고 있으나, 본 발명의 실시 예에 따른 메모리 장치(150)에 포함된 메모리 그룹(330)은 낸드 플래시 메모리에만 국한되는 것은 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리, 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구현될 수 있다. 아울러, 본 발명의 실시 예에 따른 메모리 그룹(330)은 전하 저장층이 전도성 부유 게이트로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash, CTF) 메모리 장치 등으로도 구현될 수 있다.

실시예에 따라, 도 1에서 설명하는 메모리 그룹(330)은 도 2에서 설명하는 메모리 장치(150) 내 적어도 하나의 메모리 블록(152, 154, 156)을 포함할 수도 있다. 한편, 메모리 다이(200)는 2차원 또는 3차원의 구조를 가지는 메모리 장치를 포함할 수 있다. 3차원 구조의 메모리 장치에서는 각각의 메모리 블록(152,154,156)이 3차원 구조(또는 수직 구조)로 구현될 수도 있다. 예를 들면, 각각의 메모리 블록들(152,154,156)은 제1방향 내지 제3방향들, 예컨대 x-축 방향, y-축 방향, 및 z-축 방향을 따라 신장된 구조물들을 포함하여, 3차원 구조로 구현될 수 있다.

메모리 장치(150)의 복수의 메모리 블록(152,154,156)을 구성하는 메모리 그룹(330)은 복수의 비트라인들(BL), 복수의 스트링 선택라인들(SSL), 복수의 드레인 선택라인들(DSL), 복수의 워드라인들(WL), 복수의 더미 워드라인들(DWL), 그리고 복수의 공통 소스라인(CSL)에 연결될 수 있으며, 그에 따라 복수의 낸드 스트링(NS)을 포함할 수 있다. 메모리 그룹(330)에서는, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결되어, 하나의 낸드 스트링(NS)에 복수의 트랜지스터들이 구현될 수 있다. 아울러, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST)는 공통 소스라인(CSL)과 연결될 수 있으며, 각 낸드 스트링(NS)의 드레인 선택 트랜지스터(DST)는 대응하는 비트라인(BL)과 연결될 수 있다. 여기서, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST) 및 드레인 선택 트랜지스터(DST) 사이에 메모리 셀들(MC)이 포함될 수 있다.

메모리 다이(200)의 전압 공급 회로(170)는 동작 모드에 따라서 각각의 워드 라인으로 공급될 워드 라인 전압(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등의 대상 전압(subject voltage))과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있으며, 이때 전압 공급 회로(170)의 전압 발생 동작은 제어 회로(도시하지 않음)의 제어에 의해 수행될 수 있다. 또한, 전압 공급 회로(170)는, 다수의 리드 데이터를 생성하기 위해 복수의 가변 리드 전압들을 생성할 수 있으며, 제어 회로의 제어에 응답하여 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드 라인 중 하나를 선택할 수 있으며, 워드 라인 전압을 선택된 워드 라인 및 비선택된 워드 라인으로 각각 제공할 수 있다. 전압 공급 회로(170)는 다양한 대상 전압을 생성하기 위한 전압 생성 회로(도 4 내지 도 8 참조)를 포함할 수 있다. 전압 공급 회로(170)는 외부에서 인가되는 제1 전원 전압(VCC)을 수신하는 제1 핀 혹은 패드 및 외부에서 인가되는 제2 전원 전압(VPP)을 수신하는 제2 핀 혹은 패드와 연결될 수 있다. 여기서 제2 전원 전압(VPP)은 제1 전원 전압(VCC)보다 2배 이상의 높은 전압 레벨을 가질 수 있다. 예를 들면, 제1 전원 전압(VCC)이 2.0V 내지 5.5V의 전압 레벨을 가지는 반면, 제2 전원 전압은 9V 내지 13V의 전압 레벨을 가질 수 있다. 본 발명의 일 실시예에 따른 전압 공급 회로(170)는 메모리 그룹(330)에서 사용되는 다양한 레벨의 대상 전압을 보다 빠르게 생성하기 위한 전압 생성 회로를 포함하고, 전압 생성 회로는 제2 전원 전압(VPP)을 사용하여 제2 전원 전압(VPP)보다 높은 전압 레벨을 가지는 대상 전압을 생성할 수 있다.

메모리 다이(200)는, 제어 회로에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 라이트 드라이버(write driver)로서 동작할 수 있다. 예를 들면, 검증/정상 리드 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이로부터 데이터를 리드하기 위한 감지 증폭기로서 동작할 수 있다. 또한, 프로그램 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 리드/라이트 회로(320)는, 프로그램 동작 시 셀 어레이에 라이트될 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 이를 위해, 리드/라이트 회로(320)는 열(column)들(또는 비트라인들) 또는 열쌍(column pair)(또는 비트라인 쌍들)에 각각 대응되는 복수의 페이지 버퍼(PB)(322,324,326)를 포함할 수 있으며, 각각의 페이지 버퍼(page buffer)(322,324,326)에는 복수의 래치(도시하지 않음)가 포함될 수 있다.

도시되지 않았지만, 페이지 버퍼(322,324,326)는 복수의 버스(BUS)를 통해 입출력 소자(예, 직렬화 회로(serialization circuit))와 연결될 수 있다. 페이지 버퍼(322,324,326) 각각이 서로 다른 버스를 통해 입출력 소자와 연결되면, 페이지 버퍼(322,324,326)에서 데이터를 출력하는 데 발생할 수 있는 지연을 줄일 수 있다.

도 2는 본 발명의 다른 실시예에 따른 데이터 처리 시스템을 설명한다.

도 2를 참조하면, 데이터 처리 시스템(100)은 호스트(102) 및 메모리 시스템(110)을 포함한다. 예를 들면, 호스트(102)와 메모리 시스템(110)은 데이터 버스(data bus), 호스트 케이블(host cable) 등과 같은 데이터 전달 수단을 통해 연결되어, 데이터를 송수신할 수 있다.

메모리 시스템(110)은 메모리 장치(150)와 컨트롤러(130)를 포함할 수 있다. 메모리 시스템(110) 내 메모리 장치(150)와 컨트롤러(130)는 물리적으로 구분되는 구성요소일 수 있다. 메모리 장치(150)와 컨트롤러(130)는 적어도 하나의 데이터 패스(data path)로 연결될 수 있다. 예를 들면, 데이터 패스는 채널(channel) 및/또는 웨이(way) 등으로 구성될 수 있다.

실시예에 따라, 메모리 장치(150)와 컨트롤러(130)는 기능적으로 구분되는 구성요소일 수 있다. 또한, 실시예에 따라, 메모리 장치(150)와 컨트롤러(130)는 하나의 반도체 장치 칩(chip) 혹은 복수의 반도체 장치 칩(chip)을 통해 구현될 수 있다. 예를 들어, 대용량의 데이터를 저장할 수 있는 메모리 장치(150)는 복수의 메모리 다이(200)를 포함할 수 있다. 실시예에 따라, 높은 집적도가 요구되는 메모리 시스템(110)의 경우, 메모리 장치(150)와 컨트롤러(130)는 하나의 반도체 장치 칩(chip)으로 구성될 수도 있다.

메모리 장치(150)는 복수의 메모리 블록(152, 154, 156)을 포함할 수 있다. 메모리 블록(152, 154, 156)은 삭제 동작을 통해 함께 데이터가 제거되는 비휘발성 메모리 셀들의 그룹으로 이해할 수 있다. 도시되지 않았지만, 메모리 블록(152, 154, 156)은 프로그램 동작 시 함께 데이터가 저장되거나 리드 동작 시 데이터를 함께 출력하는 비휘발성 메모리 셀들의 그룹인 페이지(page)를 포함할 수 있다. 예를 들면, 하나의 메모리 블록(152, 154, 156)에는 복수의 페이지가 포함될 수 있다.

도시되지 않았지만, 메모리 장치(150)는 복수의 메모리 플레인(plane) 혹은 복수의 메모리 다이(die)를 포함할 수 있다. 실시예에 따라, 메모리 플레인은 적어도 하나의 메모리 블록(152, 154, 156)을 포함할 수 있으며, 복수의 비휘발성 메모리 셀로 구성된 어레이를 제어할 수 있는 구동 회로 및 복수의 비휘발성 메모리 셀로 입력 혹은 복수의 비휘발성 메모리 셀로부터 출력되는 데이터를 임시 저장할 수 있는 버퍼를 포함하는 논리적 혹은 물리적인 파티션(partition)으로 이해할 수 있다.

또한, 실시예에 따라, 메모리 다이(200, 도1 참조)는 적어도 하나의 메모리 플레인을 포함할 수 있으며, 물리적으로 구분될 수 있는 기판 상에 구현되는 구성 요소의 집합으로 이해될 수 있다. 각 메모리 다이(200)는 컨트롤러(130)와 데이터 패스를 통해 연결될 수 있으며, 컨트롤러(130)와 데이터, 신호 등을 주고받기 위한 인터페이스를 포함할 수 있다.

실시예에 따라, 메모리 장치(150)는 적어도 하나의 메모리 블록(152, 154, 156), 적어도 하나의 메모리 플레인, 혹은 적어도 하나의 메모리 다이를 포함할 수 있다. 메모리 블록(152, 154, 156)은 SLC (Single Level Cell) 타입 혹은 MLC (Multi Level Cell) 타입을 포함할 수 있다. 도 2에서 설명한 메모리 장치(150)는 메모리 시스템(110)의 동작 성능에 대응하여 내부 구성이 달라질 수 있다. 본 발명의 일 실시예는 도 2에서 설명한 내부 구성에 한정되지 않을 수 있다.

도 2를 참조하면, 메모리 장치(150)는 메모리 블록(152, 154, 156)에 적어도 하나의 전압을 공급할 수 있는 전압 공급 회로(170)를 포함할 수 있다. 전압 공급 회로(170)는 읽기 전압(Vrd), 프로그램 전압(Vprog), 패스 전압(Vpass) 혹은 삭제 전압(Vers)을 메모리 블록(152, 154, 156)에 포함된 비휘발성 메모리 셀에 공급할 수 있다. 이를 위해, 전압 공급 회로(170)는 메모리 블록(152, 154, 156)에 필요한 대상 전압을 생성하기 위한 전압 생성 회로(도 4 내지 도 8 참조)를 포함할 수 있다. 예를 들어, 메모리 블록(152, 154, 156)에 포함된 비휘발성 메모리 셀에 저장된 데이터를 읽기 위한 리드 동작 중, 전압 공급 회로(170)는 선택된 비휘발성 메모리 셀에 읽기 전압(Vrd)을 공급할 수 있다. 메모리 블록(152, 154, 156)에 포함된 비휘발성 메모리 셀에 데이터를 저장하기 위한 프로그램 동작 중, 전압 공급 회로(170)는 선택된 비휘발성 메모리 셀에 프로그램 전압(Vprog)을 공급할 수 있다. 또한, 선택된 비휘발성 메모리 셀에 리드 동작 혹은 프로그램 동작 중, 전압 공급 회로(170)는 선택되지 않은 비휘발성 메모리 셀에 패스 전압(Vpass)을 공급할 수 있다. 메모리 블록(152, 154, 156)에 포함된 비휘발성 메모리 셀에 저장된 데이터를 삭제하기 위한 삭제 동작 중, 전압 공급 회로(170)는 메모리 블록(152, 154, 156)에 삭제 전압(Vers)을 공급할 수 있다.

메모리 장치(150)는 메모리 블록(152, 154, 156)에 공급하는 다양한 전압에 대한 정보를 저장할 수 있다. 예를 들어, 메모리 블록(152, 154, 156) 내 비휘발성 메모리 셀이 멀티 비트의 데이터를 저장할 수 있는 경우, 멀티 비트의 데이터를 식별하기 위한 읽기 전압(Vrd)의 레벨은 다양할 수 있다. 메모리 장치(150)는 멀티 비트의 데이터에 대응하는 복수의 읽기 전압(Vrd)의 레벨을 포함하는 전압 테이블을 포함할 수 있다.

호스트(102)는 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 비휴대용 전자 장치들을 포함하거나, 휴대용 전자 장치 혹은 비휴대용 전자 장치에 포함된 중앙 처리 장치(CPU) 등을 포함할 수 있다. 실시예에 따라, 호스트(102)과 메모리 시스템(110)은 컴퓨팅 장치 혹은 유무선 전자 장치들을 구성할 수 있다.

또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system)를 포함하며, 운영 시스템은, 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 여기서, 운영 시스템은, 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 예컨대, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 또한, 운영 시스템에서의 일반 운영 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있으며, 일 예로, 개인용 운영 시스템은 일반 사용자를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템을 포함할 수 있고, 기업용 운영 시스템은 고성능을 확보 및 지원하도록 특성화된 시스템을 포함할 수 있다. 한편, 호스트(102)는 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자 요청(user request)에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다. 호스트(102)는 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 메모리 시스템(110)에서는 복수의 커맨드들에 해당하는 동작들(즉, 사용자 요청에 상응하는 동작들)을 수행한다.

메모리 시스템(110) 내 컨트롤러(130)는 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어할 수 있다. 예를 들면, 컨트롤러(130)는 읽기 동작을 수행하여 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공할 수 있고, 쓰기 동작(프로그램 동작)을 수행하여 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장할 수 있다. 이러한 데이터 입출력 동작을 수행하기 위해, 컨트롤러(130)는 리드, 프로그램(program), 이레이즈(erase) 등의 동작을 제어할 수 있다. 전압 공급 회로(170)는 컨트롤러(130)가 메모리 장치(150)에 전송한 명령 혹은 요청에 따라 대상 전압을 메모리 그룹(330) 혹은 메모리 블록(152, 154, 156)에 전달할 수 있다.

실시예에 따라, 컨트롤러(130)는 호스트 인터페이스(132), 프로세서(134), 에러 정정부(138), 파워 관리 유닛(Power Management Unit, PMU)(140), 메모리 인터페이스(142), 및 메모리(144)를 포함할 수 있다. 도 2에서 설명한 컨트롤러(130)에 포함된 구성 요소들은 메모리 시스템(110)의 구현 형태, 동작 성능 등에 따라 달라질 수 있다. 예를 들면, 메모리 시스템(110)은 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 컨트롤러(130)의 내부에 포함되는 구성 요소들은 메모리 시스템(110)의 구현 형태에 따라 추가되거나 제거될 수 있다.

호스트(102)와 메모리 시스템(110)은 약속된 규격에 대응하여 신호, 데이터 등을 송수신하기 위한 컨트롤러 혹은 인터페이스를 포함할 수 있다. 예를 들면, 메모리 시스템(110) 내 호스트 인터페이스(132)는 호스트(102)에 신호, 데이터 등을 송신하거나 호스트(102)로부터 전달되는 신호, 데이터 등을 수신할 수 있는 장치를 포함할 수 있다.

컨트롤러(130)에 포함된 호스트 인터페이스(132)는 호스트(102)로부터 전달되는 신호, 커맨드(command) 또는 데이터를 수신할 수 있다. 즉, 호스트(102)와 메모리 시스템(110)은 서로 약속된 규격을 통해 데이터를 송수신할 수 있다. 데이터를 송수신하기 위한 약속된 규격의 예로서 USB(Universal Serial Bus), MMC(Multi-Media Card), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), PCIE(Peripheral Component Interconnect Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜이 있다. 실시예에 따라, 호스트 인터페이스(132)는 호스트(102)와 데이터를 주고받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구현되거나 구동될 수 있다.

데이터를 송수신하기 위한 규격 중 하나인 IDE(Integrated Drive Electronics) 혹은 ATA(Advanced Technology Attachment)는 40개의 선이 병렬로 연결된 케이블을 사용하여 호스트(102)와 메모리 시스템(110) 간의 데이터의 송수신을 지원할 수 있다. 하나의 호스트(102)에 복수의 메모리 시스템(110)이 연결되는 경우, 복수의 메모리 시스템(110)이 연결되는 위치 혹은 딥스위치를 이용하여 복수의 메모리 시스템(110)을 마스터 혹은 슬레이브로 구분할 수 있다. 마스터로 설정된 메모리 시스템(110)이 주된 메모리 장치로 사용될 수 있다. IDE(ATA)는 Fast-ATA, ATAPI, EIDE(Enhanced IDE) 방식 등으로 발전해왔다.

SATA(Seral Advanced Technology Attachment, S-ATA)는 IDE(Integrated Drive Electronics) 장치의 접속 규격인 병렬 데이터 송수신 방식의 각종 ATA 규격과 호환성을 갖는 직렬 데이터 송수신 방식으로서, 연결선은 병렬 신호 40개에서 직렬 신호 6개로 줄일 수 있다. SATA는 IDE보다 데이터 송수신 속도가 빠르고, 데이터 송수신에 사용되는 호스트(102) 내 자원을 소모가 적은 이유로 널리 사용되어 왔다. SATA는 호스트(102)에 포함된 하나의 송수신 장치에 최대 30개의 외부 장치를 연결할 수 있다. 또한, SATA는 데이터 통신이 실행 중에도 외부 장치를 탈착할 수 있는 핫 플러깅을 지원하기 때문에, 호스트(102)에 전원이 공급된 상태에서도 유니버설 시리얼 버스(USB)처럼 메모리 시스템(110)을 추가 장치로서 연결하거나 분리할 수 있다. 예를 들어, eSATA 포트가 있는 장치의 경우, 호스트(102)에 메모리 시스템(110)을 외장 하드처럼 자유롭게 탈착할 수 있다.

SCSI(Small Computer System Interface)는 컴퓨터, 서버 등과 주변 장치를 연결하는 데 사용하는 직렬 연결 방식으로서, IDE 및 SATA와 같은 인터페이스에 비하여 전송 속도가 빠른 장점이 있다. SCSI에서는 호스트(102)와 복수의 주변 장치(예, 메모리 시스템(110)이 직렬로 연결되지만, 호스트(102)와 각 주변 장치 간 데이터 송수신은 병렬 데이터 송수신 방식으로 구현될 수 있다. SCSI에서는 호스트(102)에 메모리 시스템(110)과 같은 장치의 연결과 분리가 쉽다. SCSI는 호스트(102)에 포함된 하나의 송수신 장치에 15개의 외부 장치가 연결되는 것을 지원할 수 있다.

SAS(Serial Attached SCSI)는 SCSI의 직렬 데이터 송수신 버전으로 이해할 수 있다. SAS는 호스트(102)와 복수의 주변 장치가 직렬로 연결될 뿐만 아니라, 호스트(102)와 각 주변 장치간 데이터 송수신도 직렬 데이터 송수신 방식으로 수행될 수 있다. SAS는 많은 연결선을 포함하는 넓은 병렬 케이블 대신 시리얼 케이블로 연결하여 장비 관리가 쉽고 신뢰성과 성능이 개선될 수 있다. SAS는 호스트(102)에 포함된 하나의 송수신 장치에 최대 8개의 외부 장치를 연결할 수 있다.

NVMe(Non-volatile memory express)는 비휘발성 메모리 시스템(110)을 탑재한 서버, 컴퓨팅 장치 등의 호스트(102)의 성능 향상과 설계 유연성을 높일 수 있도록 만든 PCIe(Peripheral Component Interconnect Express, PCI Express) 인터페이스 기반의 프로토콜을 가리킬 수 있다. 여기서, PCIe는 컴퓨팅 장치와 같은 호스트(102)와 컴퓨팅 장치와 연결되는 주변 장치와 같은 메모리 시스템(110)을 연결하기 위한 슬롯(slot) 혹은 특정 케이블을 이용하여, 복수의 핀(예, 18개, 32개, 49개, 82개 등)과 적어도 하나의 배선(예, x1, x4, x8, x16 등)을 통해 배선 당 초당 수백 MB이상(예, 250 MB/s, 500 MB/s, 984.6250 MB/s, 1969 MB/s 등)의 대역폭을 가질 수 있다. 이를 통해, PCIe는 초당 수십~수백 Gbit의 대역폭을 구현할 수 있다. NVMe는 하드 디스크보다 더 빠른 속도로 동작하는 SSD와 같은 비휘발성 메모리 시스템(110)의 속도를 지원할 수 있다.

실시예에 따라, 호스트(102)와 메모리 시스템(110)은 범용 직렬 버스(Universal Serial Bus, USB)를 통해 연결될 수 있다. 범용 직렬 버스(USB)는 키보드, 마우스, 조이스틱, 프린터, 스캐너, 저장 장치, 모뎀, 화상 회의 카메라 등과 같은 주변 장치에 대한 경제적인 표준 연결을 보장하는 확장성이 뛰어난 핫 플러그형 플러그 앤 플레이 직렬 인터페이스를 포함할 수 있다. 호스트(102)에 포함된 하나의 송수신 장치에 메모리 시스템(110)과 같은 복수의 주변 장치를 연결할 수 있다.

도 2를 참조하면, 컨트롤러(130) 내 에러 정정부(error correction circuitry, 138)는 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정할 수 있다. 실시예에 따라, 에러 정정부(138)는 ECC 인코더와 ECC 디코더를 포함할 수 있다. 여기서, ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여, 패리티(parity) 비트가 부가된 데이터를 생성할 수 있다. 패리티 비트가 부가된 데이터는 메모리 장치(150)에 저장될 수 있다. ECC 디코더(ECC decoder)는, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. ECC 유닛(138)은 메모리 장치(150)로부터 리드한 데이터를 에러 정정 디코딩(error correction decoding)한 후, 에러 정정 디코딩의 성공 여부를 판단하고, 판단 결과에 따라 지시 신호, 예컨대 에러 정정 성공(success)/실패(fail) 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. ECC 유닛(138)은 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패 신호를 출력할 수 있다.

실시예에 따라, 에러 정정부(138)는 LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, 에러 정정부(138)는 데이터에 포함된 오류를 정정하기 위한 프로그램, 회로, 모듈, 시스템, 또는 장치를 포함할 수 있다.

PMU(140)는 메모리 시스템(110)에 인가되는 전원(예, 컨트롤러(130)에 공급되는 전압)을 감시하고, 컨트롤러(130)에 포함된 구성 요소들에 파워를 제공할 수 있다. PMU(140)는 전원의 온(On) 혹은 오프(Off)를 감지할 뿐만 아니라, 공급되는 전압 레벨이 불안정한 경우, 메모리 시스템(110)이 긴급하게 현재 상태를 백업할 수 있도록 트리거 신호를 생성할 수 있다. 실시예에 따라, PMU(140)는 긴급 상황에서 사용될 수 있는 전력을 축적할 수 있는 장치를 포함할 수 있다.

메모리 인터페이스(142)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 신호, 데이터를 송수신할 수 있다. 메모리 장치(150)가 플래시 메모리(예, NAND 플래시 메모리)일 경우, 메모리 인터페이스(142)는 NAND 플래시 컨트롤러(NAND Flash Controller, NFC)를 포함할 수 있다. 프로세서(134)의 제어에 따라, 메모리 인터페이스(142)는 메모리 장치(150)의 동작을 제어하기 위한 신호를 생성할 수 있고, 메모리 장치(150)에서 출력된 데이터를 수신하거나, 메모리 장치(150)에 저장될 데이터를 송신할 수 있다. 실시예에 따라, 메모리 인터페이스(142)는 메모리 장치(150) 간 데이터 입출력을 지원하며, 메모리 장치(150)와 데이터를 주고받는 영역으로 플래시 인터페이스 계층(FIL: Flash Interface Layer, 이하 'FIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구현되거나 구동될 수 있다.

실시예에 따라, 메모리 인터페이스(142)는 메모리 장치(150) 간 데이터 입출력을 위해 Open NAND Flash Interface(ONFi), 토글(toggle) 모드 등을 지원할 수 있다. 예를 들면, ONFi는 8-비트 혹은 16-비트의 단위 데이터에 대한 양방향(bidirectional) 송수신을 지원할 수 있는 신호선을 포함하는 데이터 경로(예, 채널, 웨이 등)를 사용할 수 있다. 컨트롤러(130)와 메모리 장치(150) 사이의 데이터 통신은 비동기식 SDR(Asynchronous Single Data Rate), 동기식 DDR(Synchronous Double Data Rate) 및 토글 DDR(Toggle Double Data Rate) 중 적어도 하나에 대한 인터페이스(interface)를 지원하는 장치를 통해 수행될 수 있다.

메모리(144)는 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리(working memory)로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위해 필요한 데이터 혹은 구동 중 발생한 데이터를 저장할 수 있다. 예를 들어, 메모리(144)는 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)로부터 제공된 읽기 데이터를 호스트(102)로 제공하기 전 임시 저장할 수 있다. 또한, 컨트롤러(130)는 호스트(102)로부터 제공된 쓰기 데이터를 메모리 장치(150)에 저장하기 전, 메모리(144)에 임시 저장할 수 있다. 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 메모리 시스템(110) 내 컨트롤러(130)와 메모리 장치(150) 사이에 전달되거나 발생하는 데이터는 메모리(144)에 저장될 수 있다. 읽기 데이터 또는 쓰기 데이터뿐만 아니라, 메모리(144)는 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 읽기 등의 동작을 수행하기 위해 필요한 정보(예, 맵 데이터, 읽기 명령, 프로그램 명령 등)를 저장할 수 있다. 메모리(144)는 명령 큐(command queue), 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 읽기 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함할 수 있다.

실시예에 따라, 메모리(144)는 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는, 도 2에서 도시한 바와 같이, 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력 되는 외부 휘발성 메모리로 구현될 수도 있다.

프로세서(134)는 컨트롤러(130)의 동작을 제어할 수 있다. 호스트(102)로부터의 라이트 요청 또는 읽기 요청에 응답하여, 프로세서(134)는 메모리 장치(150)에 대한 프로그램 동작 또는 읽기 동작을 수행할 수 있다. 프로세서(134)는, 컨트롤러(130)의 데이터 입출력 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동할 수 있다. 실시예에 따라, 프로세서(134)는 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.

또한, 실시예에 따라, 프로세서(134)는 서로 구별되는 연산 처리 영역인 코어(core)가 두 개 이상이 집적된 회로인 멀티 코어(multi-core) 프로세서로 구현될 수도 있다. 예를 들어, 멀티 코어 프로세서 내 복수의 코어는 복수의 플래시 변환 계층(FTL)을 각각 구동하면, 메모리 시스템(110)의 데이터 입출력 속도를 향상시킬 수 있다.

컨트롤러(130) 내 프로세서(134)는 호스트(102)로부터 입력된 커맨드에 대응하는 동작을 수행할 수도 있고, 호스트(102)와 같은 외부 장치에서 입력되는 커맨드와 무관하게 메모리 시스템(110)이 독립적으로 동작을 수행할 수도 있다. 통상적으로 호스트(102)로부터 전달된 커맨드에 대응하여 컨트롤러(130)가 수행하는 동작이 포그라운드(foreground) 동작으로 이해될 수 있고, 호스트(102)로부터 전달된 커맨드와 무관하게 컨트롤러(130)가 독립적으로 수행하는 동작이 백그라운드(background) 동작으로 이해될 수 있다. 포그라운드(foreground) 동작 또는 백그라운드(background) 동작으로, 컨트롤러(130)는 메모리 장치(150)에 저장된 데이터에 대한 읽기(read), 쓰기(write) 혹은 프로그램(program), 삭제(erase) 등을 위한 동작을 수행할 수도 있다. 또한, 호스트(102)로부터 전달된 셋 커맨드(set command)로 셋 파라미터 커맨드(set parameter command) 또는 셋 픽쳐 커맨드(set feature command)에 해당하는 파라미터 셋 동작 등도 포그라운드 동작으로 이해될 수 있다. 한편, 호스트(102)에서 전달되는 명령없이 백그라운드 동작으로, 메모리 장치(150)에 포함된 복수의 메모리 블록들(152, 154, 156)과 관련하여, 메모리 시스템(110)은 가비지 컬렉션(Garbage Collection, GC), 웨어 레벨링(Wear Leveling, WL), 배드 블록을 확인하여 처리하는 배드 블록 관리(bad block management) 등을 위한 동작들을 수행할 수도 있다.

한편, 포그라운드(foreground) 동작 또는 백그라운드(background) 동작으로 실질적으로 유사한 동작이 수행될 수도 있다. 예를 들어, 메모리 시스템(110)이 호스트(102)의 명령에 대응하여 수동 가비지 컬렉션(Manual GC)을 수행하면 포그라운드 동작으로 이해될 수 있고, 메모리 시스템(110)이 독립적으로 자동 가비지 컬렉션(Auto GC)을 수행하면 백그라운드 동작으로 이해될 수 있다.

메모리 장치(150)가 비휘발성 메모리 셀을 포함하는 복수의 다이(dies) 혹은 복수의 칩(chips)으로 구성된 경우, 컨트롤러(130)는 메모리 시스템(110)의 성능 향상을 위해 호스트(102)에서 전달된 요청 혹은 명령들을 메모리 장치(150) 내 복수의 다이(dies) 혹은 복수의 칩(chips)에 나누어 동시에 처리할 수 있다. 컨트롤러(130) 내 메모리 인터페이스(142)은 메모리 장치(150) 내 복수의 다이(dies) 혹은 복수의 칩(chips)과 적어도 하나의 채널(channel)과 적어도 하나의 웨이(way)를 통해 연결될 수 있다. 컨트롤러(130)가 비휘발성 메모리 셀로 구성되는 복수의 페이지에 대응하는 요청 혹은 명령을 처리하기 위해 데이터를 각 채널 혹은 각 웨이를 통해 분산하여 저장할 경우, 해당 요청 혹은 명령에 대한 동작이 동시에 혹은 병렬로 수행될 수 있다. 이러한 처리 방식 혹은 방법을 인터리빙(interleaving) 방식으로 이해할 수 있다. 메모리 장치(150) 내 각 다이(die) 혹은 각 칩(chip)의 데이터 입출력 속도보다 인터리빙 방식으로 동작할 수 있는 메모리 시스템(110)의 데이터 입출력 속도는 빠를 수 있으므로, 메모리 시스템(110)의 데이터 입출력 성능을 향상시킬 수 있다.

컨트롤러(130)는 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널들 또는 웨이들의 상태를 확인할 수 있다. 예컨대, 채널들 또는 웨이들의 상태는 비지(busy) 상태, 레디(ready) 상태, 액티브(active) 상태, 아이들(idle) 상태, 정상(normal) 상태, 비정상(abnormal) 상태 등으로 구분할 수 있다. 컨트롤러(130)가 명령, 요청 및/또는 데이터가 전달되는 채널 또는 웨이에 대응하여, 저장되는 데이터의 물리적 주소가 결정될 수 있다. 한편, 컨트롤러(130)는 메모리 디바이스 (150)로부터 전달된 디스크립터(descriptor)를 참조할 수 있다. 디스크립터는 미리 결정된 포맷 또는 구조를 갖는 데이터로서, 메모리 장치(150)에 관한 무언가를 기술하는 파라미터의 블록 또는 페이지를 포함할 수 있다. 예를 들어, 디스크립터는 장치 디스크립터, 구성 디스크립터, 유닛 디스크립터 등을 포함할 수 있다. 컨트롤러(130)는 명령 또는 데이터가 어떤 채널(들) 또는 방법(들)을 통해 교환되는지를 결정하기 위해 디스크립터를 참조하거나 사용한다.

메모리 시스템(110) 내 메모리 장치(150)는 복수의 메모리 블록(152, 154, 156)을 포함할 수 있다. 복수의 메모리 블록(152, 154, 156) 각각은 복수의 비휘발성 메모리 셀을 포함한다. 도시되지 않았지만, 실시예에 따라, 복수의 메모리 블록(152, 154, 156) 각각은 3차원(dimension) 입체 스택(stack) 구조를 가질 수 있다.

메모리 장치(150)에 포함된 복수의 메모리 블록들(152, 154, 156)은, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(Single Level Cell, SLC) 메모리 블록 및 멀티 레벨 셀(Multi Level Cell, MLC) 메모리 블록 등으로 구분될 수 있다. SLC 메모리 블록은 하나의 메모리 셀에 1 비트 데이터를 저장하는 비휘발성 메모리 셀들로 구현된 복수의 페이지들을 포함할 수 있다. MLC 메모리 블록에 비하여, SLC 메모리 블록은 데이터 연산 성능이 빠르며 내구성이 높을 수 있다. MLC 메모리 블록은 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 또는 그 이상의 비트)를 저장하는 메모리 셀들로 구현된 복수의 페이지들을 포함할 수 있다 SLC 메모리 블록에 비하여, MLC 메모리 블록은 동일한 면적, 공간에 더 많은 데이터를 저장할 수 있다. 메모리 장치(150)에 포함된 MLC 메모리 블록은 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 더블 레벨 셀(Double Level Cell, DLC), 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(Triple Level Cell, TLC), 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(Quadruple Level Cell, QLC), 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 등을 포함할 수 있다.

실시예에 따라, 컨트롤러(130)는 메모리 시스템(150)에 포함된 멀티 레벨 셀(MLC) 메모리 블록을 하나의 메모리 셀에 1 비트 데이터를 저장하는 SLC 메모리 블록과 같이 운용할 수 있다. 예를 들어, 멀티 레벨 셀(MLC) 메모리 블록의 일부에서 다른 블록에 비하여 더 빠를 수 있는 데이터 입출력 속도를 활용하여, 컨트롤러(130)는 멀티 레벨 셀(MLC) 메모리 블록의 일부를 SLC 메모리 블록으로 운용함으로써 데이터를 임시로 저장하기 위한 버퍼(buffer)로 사용할 수도 있다.

또한, 실시예에 따라, 컨트롤러(130)는 메모리 시스템(150)에 포함된 멀티 레벨 셀(MLC) 메모리 블록에 삭제 동작 없이 복수 번 데이터를 프로그램할 수 있다. 일반적으로, 비휘발성 메모리 셀은 덮어 쓰기(overwrite)를 지원하지 않는 특징을 가지고 있다. 하지만, 멀티 레벨 셀(MLC) 메모리 블록이 멀티 비트 데이터를 저장할 수 있는 특징을 이용하여, 컨트롤러(130)는 비휘발성 메모리 셀에 1비트 데이터를 복수 번 프로그램할 수도 있다. 이를 위해, 컨트롤러(130)는 비휘발성 메모리 셀에 데이터를 프로그램한 횟수를 별도의 동작 정보로 저장할 수 있고, 동일한 비휘발성 메모리 셀에 다시 프로그램하기 전 비휘발성 메모리 셀의 문턱 전압의 레벨을 균일하게 하기 위한 균일화(uniformity) 동작을 수행할 수도 있다.

실시예에 따라, 메모리 장치(150)는 ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND 혹은 NOR 플래시 메모리(flash memory), 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 또는 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리 장치로 구현될 수 있다.

도 3은 도 1에서 설명한 메모리 장치의 읽기 동작을 설명한다. 구체적으로, 도 3은 컨트롤러(130)가 전달한 읽기 명령 혹은 읽기 요청에 대응하여 메모리 장치(150) 혹은 메모리 다이(200) 내에서 수행되는 동작을 중심으로 설명한다.

도 3을 참조하면, 메모리 장치(150) 혹은 메모리 다이(200) 내 비휘발성 메모리 셀에 저장된 데이터를 읽어 출력하기 위해, 전압 공급 회로(170)는 읽기 동작에 사용되는 읽기 전압을 생성할 수 있다(A1 구간). 여기서, 읽기 전압은 복수의 비휘발성 메모리 셀과 연결된 워드 라인(WL)을 통해 인가될 수 있다. 비휘발성 메모리 셀의 구조 및 설계, 비휘발성 메모리 셀에 저장된 데이터의 비트 수 등에 대응하여 설정된 읽기 전압의 레벨은 다양할 수 있다.

도 1 내지 도 2에서 설명한 메모리 블록(152, 154, 156) 혹은 메모리 그룹(330)의 특정 위치에 대응하는 워드 라인(WL)을 활성화시킬 수 있다(B1 구간). 아울러, 도 1에서 설명한 각 스트링의 드레인 선택 트랜지스터(DST)를 연결한 드레인 선택 라인(Drain Select Line, DSL)을 활성화시킨다. 한편, 비트 라인(BL)을 통해 전달되는 데이터를 저장하기 위한 페이지 버퍼(PB) 내 래치(latch)를 초기화시킬 수 있다. 선택되지 않은 스트링에 대응하는 드레인 선택 라인(DSL)은 비활성화될 수 있다.

데이터의 위치에 대응하는 대상 워드 라인에는 설정된 읽기 전압(Vread)을 인가하고, 대상 워드 라인을 제외한 다른 워드 라인에는 패스 전압(Vpass)을 인가할 수 있다(B1 구간).

이후, 비트 라인(BL)을 프리차지 시킬 수 있다(C1 구간). 읽기 전압(Vread)이 인가된 워드 라인에 연결된 비휘발성 메모리 셀에 저장된 데이터에 따라 해당 비휘발성 메모리 셀의 채널 형성이 달라질 수 있고, 이로 인해 프리차지된 비트 라인(BL)의 전위에 변화가 발생할 수 있다.

도 1에서 설명한, 리드/라이트(read/write) 회로(320)가 비트 라인(BL)의 전위 변화를 감지(즉, 데이터 감지)하고, 페이지 버퍼(PB) 내 래치에 저장할 수 있다(C2 구간).

이후, 메모리 블록(152, 154, 156) 혹은 메모리 그룹(330) 내 워드 라인(WL)을 비활성화시킨다(D1, D2 구간). 이때, 페이지 버퍼(PB) 내 래치에 저장된 데이터는 컨트롤러(130)로 전송하기 위한 송수신 장치(예, 직렬화 회로)로 전달될 수 있다.

읽기 동작이 마무리되면, 드레인 선택 라인(Drain Select Line, DSL)을 비활성화시키고, 전압 공급 회로(170)는 읽기 동작에 사용되는 전압을 리셋할 수 있다(D3).

도 3에서 설명한 읽기 동작의 세부 구간 중, 워드 라인을 활성화시키고, 읽기 전압을 공급하여 데이터를 감지하는 동작 구간 및 워드 라인을 비활성화시키는 일부 동작 구간(B1, B2, C1, C2, D1)은 메모리 장치(150) 혹은 메모리 다이(200) 내 비휘발성 메모리 셀의 특성에 의해 대부분 결정될 수 있다. 일부 동작 구간(B1, B2, C1, C2, D1)을 줄이기 어려운 경우, 데이터 입출력 성능을 향상시키기 위해 메모리 장치(150) 내 여러 영역에서 데이터를 함께 읽고, 쓰는 인터리빙 방식을 적용할 수 있다. 예를 들어, 대용량의 데이터를 2개, 4개, 8개, 혹은 16개 등의 영역(예, 다이, 플레인 등)에 대응하여 2, 4, 8, 혹은 16 등분으로 나누어, 각각의 영역에서 읽기, 쓰기를 수행할 수 있다. 하지만, 인터리빙 동작을 적용하더라도, 데이터 입출력 동작에 사용되는 대상 전압을 생성하고 리셋하는 동작 구간(A1, D3)은 줄어들지 않을 수 있다.

메모리 장치(150) 혹은 메모리 다이(200)에서 수행되는 데이터 입출력 동작의 속도를 개선하기 위해, 데이터 입출력 동작에 사용되는 대상 전압을 생성하고 리셋하는 동작 구간(A1, D3)을 줄일 수 있는 전압 생성 장치를 이하 도 4 내지 도 8를 참조하여 설명한다.

도 4는 전압 생성 장치의 제1 예를 설명한다.

도 4를 참조하면, 전압 생성 장치는 제1 전원 전압(VCC)을 공급받아 다양한 레벨을 가지는 제1 펌프 생성 전압(VPEPMP)을 생성할 수 있는 제1 멀티 스테이지 전압 펌프(282)를 포함할 수 있다. 도 1을 참조하면, 메모리 다이(200)는 제1 전원 전압(VCC)과 제2 전원 전압(VPP)을 공급받을 수 있으나, 제1 멀티 스테이지 전압 펌프(282)는 제1 전원 전압(VCC)만을 사용하여 제1 펌프 생성 전압(VPEPMP)을 생성할 수 있다. 즉, 제2 전원 전압(VPP)은 사용되지 않을 수 있다. 실시예에 따라, 펌프 생성 전압(VPEPMP)은 데이터 입출력 동작에 사용되는 15.2~28.8V 혹은 14V의 전압을 포함할 수 있다.

또한, 전압 생성 장치는 제1 멀티 스테이지 전압 펌프(282)에서 출력된 펌프 생성 전압(VPEPMP)을 기 설정된 범위로 유지하고 출력시키기 위한 제1 전압 조정기(voltage regulator, 284) 및 제2 전압 조정기(voltage regulator, 286)을 포함할 수 있다. 예를 들면, 제1 전압 조정기(voltage regulator, 284) 및 제2 전압 조정기(voltage regulator, 286)는 접지 전압 노드(VSSI)와 출력 노드 사이의 전압을 유지시킬 수 있다.

실시예에 따라, 제1 전압 조정기(voltage regulator, 284)는 15.2~28.8V 혹은 14V의 제1 펌프 생성 전압(VPEPMP)을 출력할 수 있고, 제2 전압 조정기(voltage regulator, 286)는 제1 펌프 생성 전압(VPEPMP)에 대응하여 7~23V의 제1 사용 전압(VPE)을 선택 및 출력할 수 있다. 여기서, 제1 펌프 생성 전압(VPEPMP)과 제1 사용 전압(VPE)은 메모리 장치(150) 혹은 메모리 다이(200)에서 수행되는 동작에 대응하여 메모리 블록(152, 154, 156) 혹은 메모리 그룹(330)에 선택적으로 공급될 수 있다.

도 1에서 설명한 바와 같이, 제1 전원 전압(VCC)은 낮은 전압 레벨을 가지고 있기 때문에, 제1 멀티 스테이지 전압 펌프(282)가 15.2~28.8V 혹은 14V의 높은 전압 레벨을 가지는 제1 펌프 생성 전압(VPEPMP)을 생성하기 위한 준비 시간 혹은 셋업 시간(Standby Period)이 필요할 수 있다. 제1 멀티 스테이지 전압 펌프(282)에 입력되는 전압과 출력되는 전압의 차이가 클수록 인에이블 신호(CE#) 이후 준비 시간 혹은 셋업 시간(Standby Period)은 길어질 수 있다. 준비 시간 혹은 셋업 시간(Standby Period) 길어지면, 전압 공급 회로(170)가 대상 전압(VPE)을 사용할 수 있는 사용 구간(Active Period)이 지연될 수 있다. 이는 메모리 장치(150) 혹은 메모리 다이(200)에서 수행되는 데이터 입출력 동작의 속도를 저하시킬 수 있다.

도 5는 전압 생성 장치의 제2 예를 설명한다.

도 5를 참조하면, 전압 생성 장치는 제1 전원 전압(VCC)을 공급받아 다양한 레벨을 가지는 제2 펌프 생성 전압(VPASSPMP)을 생성할 수 있는 제2 멀티 스테이지 전압 펌프(292)를 포함할 수 있다. 도 1을 참조하면, 메모리 다이(200)는 제1 전원 전압(VCC)과 제2 전원 전압(VPP)을 공급받을 수 있다. 제2 멀티 스테이지 전압 펌프(292)는 제1 전원 전압(VCC)을 사용하여 제2 펌프 생성 전압(VPASSPMP)을 생성할 수 있고, 11~13V의 제2 전원 전압(VPP)은 제2 멀티 스테이지 전압 펌프(292)의 출력단에 연결될 수 있다. 실시예에 따라, 제2 펌프 생성 전압(VPASSPMP)은 데이터 입출력 동작에 사용되는 8~13V의 전압을 포함할 수 있다. 예를 들면, 제2 멀티 스테이지 전압 펌프(292)는 읽기 동작을 위한 8.2V, 8.7V, 9.4V, 10.2V의 전압을 출력할 수 있고, 쓰기 동작 혹은 삭제 동작을 위해 11.1V, 11.5V, 11.9V, 12.4V의 전압을 출력할 수도 있다.

또한, 전압 생성 장치는 제2 멀티 스테이지 전압 펌프(292)에서 출력된 펌프 생성 전압(VPASSPMP)을 기 설정된 범위로 유지하고 출력시키기 위한 제3 전압 조정기(voltage regulator, 294) 및 제4 전압 조정기(voltage regulator, 296)을 포함할 수 있다. 예를 들면, 제1 전압 조정기(voltage regulator, 294) 및 제2 전압 조정기(voltage regulator, 296)는 접지 전압 노드(VSSI)와 출력 노드 사이의 전압을 유지시킬 수 있다.

실시예에 따라, 제3 전압 조정기(voltage regulator, 294)는 8~13V의 제2 펌프 생성 전압(VPASSPMP)을 출력할 수 있고, 제4 전압 조정기(voltage regulator, 296)는 제2 펌프 생성 전압(VPASSPMP)에 대응하여 4.2~10.5V의 제2 사용 전압(VPASS1)을 선택 및 출력할 수 있다. 여기서, 제2 펌프 생성 전압(VPASSMP)과 제2 사용 전압(VPASS1)은 메모리 장치(150) 혹은 메모리 다이(200)에서 수행되는 동작에 대응하여 메모리 블록(152, 154, 156) 혹은 메모리 그룹(330)에 선택적으로 공급될 수 있다.

전압 생성 장치는 11~13V의 제2 전원 전압(VPP)이 공급되는 핀 혹은 패드(298)와 제2 멀티 스테이지 전압 펌프(292)의 출력단 사이에 스위치(290)를 포함할 수 있다. 스위치(290)는 전압 생성 장치가 동작을 시작할 때, 인에이블 신호(CE#)가 활성화되면, 순간적으로 높은 전위의 제2 전원 전압(VPP)이 제2 멀티 스테이지 전압 펌프(292)의 출력단과 제2 전압 조정기(voltage regulator, 296)의 입력단에 공급될 수 있다. 이 경우, 제2 전원 전압(VPP)으로 인해, 제2 멀티 스테이지 전압 펌프(292), 제1 전압 조정기(voltage regulator, 294) 혹은 제2 전압 조정기(voltage regulator, 296)에 포함된 트랜지스터를 통해 누설 전류(leakage current)가 발생할 수 있다. 이로 인해, 접지 전압 노드(VSSI)가 바운싱(bouncing)될 수 있다. 한편, 누설 전류(leakage current)로 인해, 준비 시간 혹은 셋업 시간(Standby Period)에서 소모되는 전류의 양이 증가하게 된다.

이러한 문제를 해결하기 위해, 전압 생성 장치는 스위치(290)를 인에이블 신호(CE#)가 활성화되면 일정한 시간이 지난 후, 턴온되어 제2 전원 전압(VPP)이 공급되는 핀 혹은 패드(298)와 제2 멀티 스테이지 전압 펌프(292)의 출력단을 연결할 수 있다. 스위치(290)는 접지 전압 노드(VSSI)가 바운싱(bouncing)되는 것을 피하는 디바운싱(debouncing)을 수행할 수 있다.

도 1에서 설명한 바와 같이, 제1 전원 전압(VCC)은 낮은 전압 레벨을 가지고 있기 때문에, 제2 멀티 스테이지 전압 펌프(292)가 8~13V의 높은 전압 레벨을 가지는 제2 펌프 생성 전압(VPASSPMP)을 생성하기 위한 준비 시간 혹은 셋업 시간(Standby Period)이 길어지는 것을 막기 위해, 제2 멀티 스테이지 전압 펌프(292)의 출력단에 11~13V의 제2 전원 전압(VPP)을 공급할 수 있다. 하지만, 접지 전압 노드(VSSI)의 바운싱(bouncing)을 피하기 위해 스위치(290)를 제어해야 하는 부담이 발생한다. 또한, 접지 전압 노드(VSSI)의 바운싱(bouncing)을 피하기 위한 지연 시간만큼 제2 펌프 생성 전압(VPASSPMP)을 생성하기 위한 준비 시간 혹은 셋업 시간(Standby Period)은 길어질 수 있다. 준비 시간 혹은 셋업 시간(Standby Period) 길어지면, 전압 공급 회로(170)가 대상 전압(VPE)을 사용할 수 있는 사용 구간(Active Period)이 지연될 수 있다. 이는 메모리 장치(150) 혹은 메모리 다이(200)에서 수행되는 데이터 입출력 동작의 속도를 저하시킬 수 있다.

도 6은 전압 생성 장치의 제3 예를 설명한다.

도 6을 참조하면, 전압 생성 장치는 제1 펌프 생성 전압(VPEPMP)을 생성할 수 있는 제3 멀티 스테이지 전압 펌프(250)와 제2 펌프 생성 전압(VPASSPMP)을 생성할 수 있는 제4 멀티 스테이지 전압 펌프(240)를 포함할 수 있다. 도시되지 않았지만, 제2 펌프 생성 전압(VPASSPMP)은 25~30V의 전압 레벨을 가질 수도 있다. 도 4 내지 도 5에서 설명하는 제1 및 제2 멀티 스테이지 전압 펌프(282, 292)와 달리, 제3 및 제4 멀티 스테이지 전압 펌프(250, 240)은 제1 전원 전압(VCC)이 아닌 제2 전원 전압(VPP)을 입력으로 하여 제1 펌프 생성 전압(VPEPMP) 및 제2 펌프 생성 전압(VPASSPMP)을 생성할 수 있다. 즉, 제3 및 제4 멀티 스테이지 전압 펌프(250, 240)은 11~13V의 전압 레벨을 가지는 제2 전원 전압(VPP)을 공급받는 핀 혹은 패드(298)와 연결될 수 있다.

또한, 전압 생성 장치는 제3 멀티 스테이지 전압 펌프(250)에서 출력된 펌프 생성 전압(VPEPMP)을 기 설정된 범위로 유지하고 출력시키기 위한 제1 전압 조정기(voltage regulator, 276) 및 제2 전압 조정기(voltage regulator, 278)을 포함할 수 있다. 또한, 전압 생성 장치는 제4 멀티 스테이지 전압 펌프(240)에서 출력된 펌프 생성 전압(VPASSPMP)을 기 설정된 범위로 유지하고 출력시키기 위한 제3 전압 조정기(voltage regulator, 272) 및 제4 전압 조정기(voltage regulator, 274)을 포함할 수 있다. 도 6에 도시된 전압 조정기는 도 4 및 도 5에서 설명한 전압 조정기에 대응될 수 있다.

도 1에서 설명한 바와 같이, 제1 전원 전압(VCC)과 제2 전원 전압(VPP)은 4~5배 이상의 전압 레벨 차이가 날 수 있다. 예를 들면, 제2 전원 전압(VPP)은 11~13V의 전압 레벨을 가지는 반면, 제1 전원 전압(VCC)은 2.0~2.5V의 전압 레벨을 가질 수 있다. 전술한 바와 같이, 제3 및 제4 멀티 스테이지 전압 펌프(250, 240)의 입력단과 출력단의 전압 레벨 차이가 클수록 준비 시간 혹은 셋업 시간(Standby Period)은 길어질 수 있다. 도 6에서 설명하는 제3 및 제4 멀티 스테이지 전압 펌프(250, 240)는 11~13V의 전압 레벨을 가지는 제2 전원 전압(VPP)을 공급받아 제1 펌프 생성 전압(VPEPMP) 및 제2 펌프 생성 전압(VPASSPMP)을 출력할 수 있어, 제3 및 제4 멀티 스테이지 전압 펌프(250, 240)의 입력단과 출력단의 전압 레벨 차이가 크게 줄어들 수 있다. 이로 인하여, 준비 시간 혹은 셋업 시간(Standby Period)을 줄일 수 있다.

한편, 제3 및 제4 멀티 스테이지 전압 펌프(250, 240)에 11~13V의 전압 레벨을 가지는 제2 전원 전압(VPP)을 입력되는 경우, 노이즈가 클 수 있다. 전원 전압의 노이즈는 전압 레벨이 높을 수록 커진다. 제1 전원 전압(VCC)보다 4~5배 이상의 전압 레벨을 가지는 제2 전원 전압(VPP)은 제1 전원 전압(VCC)보다 노이즈가 더 크다. 따라서, 전압 생성 장치는 제2 전원 전압(VPP)을 공급받는 핀 혹은 패드(298)와 제3 및 제4 멀티 스테이지 전압 펌프(250, 240) 사이에 노이즈 제거부(230)를 포함할 수 있다.

한편, 전압 생성 장치는 제1 전원 전압(VCC)에 대응하는 제1 접지 전압 노드(VSSI_PERI)와 전기적으로 연결되지 않은 제2 전원 전압(VPP)에 대응하는 제2 접지 전압 노드(VSSI_VPP)를 사용하여, 메모리 장치(150) 및 메모리 다이(200)의 주변 영역에 배치된 회로 내 소자들이 바운싱(bouncing) 등에 의한 파괴, 손실 혹은 오동작을 방지할 수 있다. 또한, 실시예에 따라, 제3 및 제4 멀티 스테이지 전압 펌프(250, 240)의 전기적 부하를 줄이기 위해, 제2 전원 전압(VPP)에 대응하여 제2 접지 전압 노드(VSSI_VPP)를 기 설정된 전압 레벨만큼 상승시킬 수 있다.

실시예에 따라, 전압 생성 장치 내 제3 및 제4 멀티 스테이지 전압 펌프(250, 240)의 입력단과 출력단의 전압 레벨 차이가 작으므로, 제3 및 제4 멀티 스테이지 전압 펌프(250, 240)에 포함되는 단위 전압 펌프의 수를 줄일 수 있다. 이를 통해, 전압 생성 장치에서 소비되는 전류의 양을 줄일 수 있고, 전압 생성 장치의 회로 면적을 줄일 수 있다.

또한, 전압 생성 장치 내 제3 및 제4 멀티 스테이지 전압 펌프(250, 240)이 제1 전원 전압(VCC)과 제1 접지 전압 노드(VSSI_PERI)가 아닌 제2 전원 전압(VPP) 및 제2 접지 전압 노드(VSSI_VPP)와 연결되어 있으므로, 도 5에서 설명한 별도의 스위칭 소자가 필요 없다. 이로 인해, 메모리 장치(150) 및 메모리 다이(200)의 주변 영역에 배치된 다른 회로에 미치는 영향이 없고 제3 및 제4 멀티 스테이지 전압 펌프(250, 240)은 제2 전원 전압(VPP)을 공급받는 핀 혹은 패드(298)와 항상 연결되어 있으므로, 준비 시간 혹은 셋업 시간(Standby Period)을 인에이블 신호(CE#)에 대응시킬 필요 없이 더 앞당길 수 있다. 이를 통해, 제3 및 제4 멀티 스테이지 전압 펌프(250, 240)은 제1 펌프 생성 전압(VPEPMP) 및 제2 펌프 생성 전압(VPASSPMP)을 미리 준비할 수도 있다. 이 경우, 도 3에서 설명한 데이터 입출력 동작에 사용되는 대상 전압을 생성하는 동작 구간(A1)을 크게 줄일 수 있다.

도 7은 노이즈 제거 장치의 예를 설명한다. 여기서, 노이즈 제거 장치는 도 6에서 설명한 노이즈 제거부(230)에 적용될 수 있다.

도 7을 참조하면, 노이즈 제거 장치는 (a)에서 설명한 로우 패스 필터(230A)와 (b)에서 설명한 정류기(230B)를 예로 들 수 있다. 여기서, 노이즈는 제2 전원 전압(VPP)의 강하(drop)을 포함할 수 있다. 로우 패스 필터(230A)는 저항(R)과 캐패시터(C)로 구성될 수 있으며, 정류기(230B)는 다이오드(Diode)와 캐패시터(C)로 구성될 수 있다. 로우 패스 필터(230A)와 정류기(230B)는 입력되는 신호 혹은 입력되는 전압(Vin)의 노이즈를 제거하여 출력되는 신호 혹은 출력되는 전압(Vout)을 생성할 수 있다.

로우 패스 필터(230A)와 정류기(230B)는 제2 전원 전압(VPP)의 강하(drop)와 같은 노이즈를 제거할 수 있지만, 전압의 리플(ripple)이 발생하는 경우 차이가 있다. 예를 들어, 로우 패스 필터(230A)의 저항(R)은 역방향으로 흐르는 전류를 차단할 수 있지 않지만, 정류기(230B)의 다이오드(Diode)는 역방향으로 흐르는 전류를 차단할 수 있다. 따라서, 실시예에 따라, 전압의 리플(ripple)에 효율적으로 대응하기 위해, 도 6에 도시된 노이즈 제거부(230)는 정류기(230B)를 포함할 수 있다.

도 8은 멀티 스테이지 전압 펌프의 예를 설명한다. 구체적으로, 도 8은 도 6에서 설명한 제3 멀티 스테이지 전압 펌프(250)의 내부 구성을 설명한다. 도 8에서 설명한 멀티 스테이지 전압 펌프는 제4 멀티 스테이제 전압 펌프(240)에도 적용될 수 있다.

도 8을 참조하면, 제2 멀티 스테이지 전압 펌프(250)는 복수의 단위 전압 펌프(252, 254, 256)을 포함할 수 있다. 제2 멀티 스테이지 전압 펌프(250)에 포함된 복수의 단위 전압 펌프(252, 254, 256)은 직렬로 연결되어 다양한 전압 레벨을 생성할 수 있다.

복수의 단위 전압 펌프(252, 254, 256)의 입력단에는 제2 전원 전압(VPP)이 인가될 수 있다. 도 6을 참조하면, 노이지 제거부(230)가 출력하는 제2 내부 전원 전압(VPP_INT)이 제2 멀티 스테이지 전압 펌프(250)에 포함된 복수의 단위 전압 펌프(252, 254, 256)의 입력단에 공급될 수 있다.

도 4 내지 도 5에서 설명하는 제1 및 제2 멀티 스테이지 전압 펌프(282, 292)는 제1 전원 전압(VCC)을 공급받아, 제1 전원 전압 보다 높은 레벨의 대상 전압을 출력할 수 있다. 그러나, 제2 멀티 스테이지 전압 펌프(250)에 포함된 복수의 단위 전압 펌프(252, 254, 256)의 입력단에 제2 내부 전원 전압(VPP_INT)이 인가되는 경우, 일부 단위 전압 펌프 사이의 입력단 및 출력단이 플로팅(floating)되거나 0V가 될 수 있다. 예를 들어, 제1 및 제2 멀티 스테이지 전압 펌프(282, 292)에서 출력되는 대상 전압이 제2 전원 전압(VPP)에 비하여 전압 레벨이 높지 않은 경우, 일부 단위 전압 펌프 사이의 입력단 및 출력단이 플로팅(floating)되거나 0V가 될 수 있다.

동작 중 전류 소모를 줄이고 동작 속도를 높이기 위해, 단위 전압 펌프(252, 254, 256)에는 저 전압 패스 트랜지스터(low-voltage pass transistor)를 포함할 수 있다. 하지만, 단위 전압 펌프의 입력단 및 출력단에 제2 전원 전압(VPP_INT)과 0V이 인가되면, 저 전압 패스 트랜지스터(low-voltage pass transistor)의 항복 전압(breakdown voltage)의 범위를 넘어설 수도 있다. 예를 들면, 저 전압 패스 트랜지스터(low-voltage pass transistor)의 항복 전압(breakdown voltage)은 약 3~5V 수준일 수 있다. 만약 저 전압 패스 트랜지스터(low-voltage pass transistor)의 항복 전압(breakdown voltage)의 범위를 넘는 경우, 저 전압 패스 트랜지스터(low-voltage pass transistor)는 파손될 수 있다. 저 전압 패스 트랜지스터(low-voltage pass transistor)의 항복 전압(breakdown voltage)의 범위를 넘어서는 것을 방지하기 위한 이완(relaxation)을 위해, 각 단위 전압 펌프(252, 254, 256)에 각각의 다이오드(262, 264, 266)를 배치시킬 수 있다. 저 전압 패스 트랜지스터(low-voltage pass transistor)의 항복 전압(breakdown voltage)의 범위를 넘어서지 않도록, 각각의 다이오드(262, 264, 266)는 단위 전압 펌프의 입력단 및 출력단의 전압 레벨을 일정 수준으로 만들어 줄 수 있다.

도 9는 페이지 버퍼와 버스의 제1 예를 설명한다.

도 9를 참조하면, 도 1에서 설명한 메모리 다이(200) 내 리드/라이트 회로(320)에 포함된 복수의 페이지 버퍼(322,324,326)는 하나의 버스(BUS)에 연결될 수 있다. 리드/라이트 회로(320)는 각각의 비트 라인(BL)을 통해 전달된 데이터를 감지한 후, 감지된 데이터를 각각의 페이지 버퍼(322,324,326)에 저장한다. 복수의 페이지 버퍼(322,324,326)에 저장된 데이터는 하나의 버스(BUS)를 통해 직렬화 회로(serialization circuit)와 같은 데이터 입출력 장치 혹은 전송 장치로 전송될 수 있다. 하나의 버스(BUS)에 복수의 페이지 버퍼(322,324,326)가 연결되어 있기 때문에, 복수의 페이지 버퍼(322,324,326)는 순차적으로 데이터를 전송해야 할 뿐만 아니라, 각각의 데이터가 중첩되는 것을 방지하기 위해 기 설정된 시간만큼의 시간 차이(time gap)를 가져야 한다. 따라서, 복수의 페이지 버퍼(322,324,326)에 인가되는 페이지 버퍼 전송 신호(TRANPB)는 각각의 페이지 버퍼(322,324,326)를 활성화시키면서, 활성화 구간 사이에 비활성화된 구간이 있어야 한다.

도 10은 페이지 버퍼와 버스의 제2 예를 설명한다.

도 9와 도 10을 비교하면, 도 10에 설명된 복수의 페이지 버퍼(322,324,326)는 복수의 버스(BUS0~BUS7)를 통해 직렬화 회로(serialization circuit)와 같은 데이터 입출력 장치 혹은 전송 장치로 전송될 수 있다. 복수의 페이지 버퍼(322,324,326)가 데이터를 순차적으로 전송하기 위해, 페이지 버퍼 전송 신호(TRANPB)가 각각의 페이지 버퍼(322,324,326)를 순차적으로 활성화시키는 것으로 충분하다. 한편, 페이지 버퍼 전송 신호(TRANPB)는 활성화 구간 사이에 비활성화된 구간이 필요하지 않다. 복수의 페이지 버퍼(322,324,326)가 개별적으로 연결된 각각의 버스(BUS0~BUS7)를 통해 데이터를 전달되기 때문에, 각각의 버스(BUS0~BUS7)로 인해 데이터가 중첩되지 않으므로 지연 시간이 필요 없다. 버스의 수가 증가하기 때문에 메모리 다이(200)에 보다 많은 배선을 배치해야 하는 부담이 발생하지만, 복수의 페이지 버퍼(322,324,326)에서 데이터를 전송하는 데 소요되는 시간을 줄일 수 있다. 이를 통해, 도 3에서 설명한 페이지 버퍼(PB)에서 데이터를 전송하는 데 소요되는 동작 구간(D1, D2)을 줄일 수 있다.

한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

1. 외부에서 인가되는 서로 다른 레벨을 가지는 제1 전원 전압과 제2 전원 전압 중 상기 제1 전원 전압 보다 2배 이상 높은 레벨을 가지는 상기 제2 전원 전압의 노이즈를 제거하는 노이즈 제거부; 및
   상기 노이즈 제거부로부터 상기 제2 전원 전압을 공급받아, 복수의 레벨을 가지는 복수의 목표 전압 중 적어도 하나를 생성하기 위한 멀티 스테이지(multi-stage) 전압 펌프
   를 포함하는, 전압 생성 회로.
   
2. 제1항에 있어서,
   상기 멀티 스테이지 전압 펌프는
   상기 제2 전원 전압을 입력 받으며, 서로 직렬로 연결된 복수의 단위 펌프; 및
   상기 복수의 단위 펌프 중 이웃한 단위 펌프의 출력단 및 입력단이 캐소드(cathode)로 연결되고, 상기 제2 전원 전압이 애노드(anode)에 연결되는 적어도 하나의 다이오드
   를 포함하는, 전압 생성 회로.
   
3. 제2항에 있어서,
   상기 적어도 하나의 다이오드는 상기 이웃한 단위 펌프의 출력단 및 입력단에 상기 이웃한 단위 펌프에 포함된 트랜지스터의 항복 전압(breakdown voltage)이 인가되는 것을 이완(relaxation)시키는,
   전압 생성 회로.
   
4. 제1항에 있어서,
   상기 복수의 목표 전압 중 적어도 하나를 생성하는 동작 중, 상기 핀 혹은 상기 패드와 상기 노이즈 제거부는 항상 연결되는,
   전압 생성 회로.
   
5. 제1항에 있어서,
   상기 노이즈 제거부는
   입력단과 출력단 사이에 배치된 다이오드 및 상기 출력단에 연결된 캐패시터를 포함하는 정류기(rectifier)
   를 포함하는, 전압 생성 회로.
   
6. 제1에 있어서,
   상기 노이즈 제거부는
   입력단과 출력단 사이에 배치된 저항 및 상기 출력단에 연결된 캐패시터를 포함하는 로우 패스 필터(low pass filter)
   를 포함하는, 전압 생성 회로.
   
7. 제1항에 있어서,
   상기 복수의 목표 전압은
   비휘발성 메모리 셀에 데이터를 프로그램하기 위한 프로그램 전압;
   상기 비휘발성 메모리 셀에 저장된 데이터를 삭제하기 위한 삭제 전압; 및
   상기 비휘발성 메모리 셀에 저장된 데이터를 읽기 위한 읽기 전압
   을 포함하는, 전압 생성 회로.
   
8. 복수의 비휘발성 메모리 셀을 포함하는 메모리 그룹;
   상기 메모리 그룹에 데이터를 입출력하기 위한 전압을 생성하는 전압 생성 회로; 및
   상기 메모리 그룹에 입출력되는 데이터를 임시 저장하기 위한 복수의 버퍼를 포함하고,
   상기 전압 생성 회로는
   외부에서 인가되는 서로 다른 레벨을 가지는 제1 전원 전압과 제2 전원 전압 중 상기 제1 전원 전압 보다 2배 이상 높은 레벨을 가지는 상기 제2 전원 전압의 노이즈를 제거하는 노이즈 제거부; 및
   상기 노이즈 제거부로부터 상기 제2 전원 전압을 공급받아, 복수의 레벨을 가지는 복수의 목표 전압 중 적어도 하나를 생성하기 위한 멀티 스테이지(multi-stage) 전압 펌프
   를 포함하는, 메모리 장치.
   
9. 제8항에 있어서,
   상기 멀티 스테이지 전압 펌프는
   상기 제2 전원 전압을 입력 받으며, 서로 직렬로 연결된 복수의 단위 펌프; 및
   상기 복수의 단위 펌프 중 이웃한 단위 펌프의 출력단 및 입력단이 캐소드(cathode)로 연결되고, 상기 제2 전원 전압이 애노드(anode)에 연결되는 적어도 하나의 다이오드
   를 포함하는, 메모리 장치.
   
10. 제9항에 있어서,
    상기 적어도 하나의 다이오드는 상기 이웃한 단위 펌프의 출력단 및 입력단에 상기 이웃한 단위 펌프에 포함된 트랜지스터의 항복 전압(breakdown voltage)이 인가되는 것을 이완(relaxation)시키는,
    메모리 장치.
    
11. 제8항에 있어서,
    상기 복수의 목표 전압 중 적어도 하나를 생성하는 동작 중, 상기 핀 혹은 상기 패드와 상기 노이즈 제거부는 항상 연결되는,
    메모리 장치.
    
12. 제8항에 있어서,
    상기 노이즈 제거부는
    입력단과 출력단 사이에 배치된 다이오드 및 상기 출력단에 연결된 캐패시터를 포함하는 정류기(rectifier)
    를 포함하는, 메모리 장치.
    
13. 제8항에 있어서,
    상기 노이즈 제거부는
    입력단과 출력단 사이에 배치된 저항 및 상기 출력단에 연결된 캐패시터를 포함하는 로우 패스 필터(low pass filter)
    를 포함하는, 메모리 장치.
    
14. 제9항에 있어서,
    상기 복수의 목표 전압은
    비휘발성 메모리 셀에 데이터를 프로그램하기 위한 프로그램 전압;
    상기 비휘발성 메모리 셀에 저장된 데이터를 삭제하기 위한 삭제 전압; 및
    상기 비휘발성 메모리 셀에 저장된 데이터를 읽기 위한 읽기 전압
    을 포함하는, 메모리 장치.
    
15. 제9항에 있어서,
    상기 복수의 버퍼는 상기 제1 전원 전압 및 상기 제1 전원 전압에 대응하는 제1 접지 전압과 연결되며, 상기 멀티 스테이지(multi-stage) 전압 펌프는 상기 제2 전원 전압 및 상기 제2 전원 전압에 대응하는 제2 접지 전압과 연결되며,
    상기 제1 접지 전압과 상기 제2 접지 전압은 전기적으로 연결되지 않은,
    메모리 장치.
    
16. 제9항에 있어서,
    상기 복수의 버퍼는 각각 상기 메모리 그룹의 비트 라인과 연결되며,
    상기 복수의 버퍼는 서로 다른 복수의 버스와 연결되며 상기 메모리 그룹에서 출력된 데이터를 전송하는,
    메모리 장치.
    
17. 제16항에 있어서,
    상기 복수의 버퍼는 상기 복수의 버스를 통해 데이터 직렬화부(serialization unit)와 연결되며, 상기 복수의 버퍼는 시간 공백 없이 순차적으로 데이터를 상기 복수의 버스로 전송하는,
    메모리 장치.
    
18. 외부에서 인가되는 제1 전원 전압을 수신하는 제1 핀 혹은 패드;
    상기 외부에서 인가되는 상기 제1 전원 전압 보다 2배 이상 높은 레벨을 가지는 제2 전원 전압을 수신하는 제2 핀 혹은 패드;
    상기 제2 전원 전압을 입력으로 하여, 복수의 레벨을 가지는 복수의 목표 전압 중 적어도 하나를 생성하기 위한 멀티 스테이지(multi-stage) 전압 펌프; 및
    상기 제2 전원 전압의 노이즈를 제거하여 상기 멀티 스테이지 전압 펌프로 공급하는 노이즈 제거부
    를 포함하는, 반도체 장치.
    
19. 제18항에 있어서,
    상기 멀티 스테이지 전압 펌프는
    상기 제2 전원 전압을 입력 받으며, 서로 직렬로 연결된 복수의 단위 펌프; 및
    상기 복수의 단위 펌프 중 이웃한 단위 펌프의 출력단 및 입력단이 캐소드(cathode)로 연결되고, 상기 제2 전원 전압이 애노드(anode)에 연결되는 적어도 하나의 다이오드
    를 포함하는, 반도체 장치.
    
20. 제19항에 있어서,
    상기 적어도 하나의 다이오드는 상기 이웃한 단위 펌프의 출력단 및 입력단에 상기 이웃한 단위 펌프에 포함된 트랜지스터의 항복 전압(breakdown voltage)이 인가되는 것을 이완(relaxation)시키는,
    반도체 장치.

Images