CN106935265B - 非易失性存储器装置以及包括该非易失性存储器装置的数据存储装置 - Google Patents
非易失性存储器装置以及包括该非易失性存储器装置的数据存储装置 Download PDFInfo
- Publication number
- CN106935265B CN106935265B CN201610339281.2A CN201610339281A CN106935265B CN 106935265 B CN106935265 B CN 106935265B CN 201610339281 A CN201610339281 A CN 201610339281A CN 106935265 B CN106935265 B CN 106935265B
- Authority
- CN
- China
- Prior art keywords
- erase
- voltage
- fine
- normal
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
- G11C11/5635—Erasing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
- G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
Abstract
本发明提供一种数据存储装置,其包括非易失性存储器装置;以及控制器,其适于向非易失性存储器装置提供正常擦除命令或者精细擦除命令,其中非易失性存储器装置根据正常擦除命令执行第一正常擦除循环,并且根据精细擦除命令执行第一精细擦除循环,其中,第一正常擦除循环中,第一正常擦除电压和擦除验证电压施加于擦除目标存储器单元,而第一精细擦除循环中,第一精细擦除电压和擦除验证电压施加于擦除目标存储器单元。
Description
相关申请的交叉引用
本申请要求于2015年12月30日向韩国知识产权局提交的申请号为10-2015-0189481的韩国专利申请的优先权,其全部公开通过引用并入本文。
技术领域
本发明各种实施例总体涉及一种包括非易失性存储器装置的数据存储装置,并且更特别地,涉及一种能够密集地形成包括在非易失性存储器装置中的存储器单元的擦除状态分布的数据存储装置。
背景技术
计算机环境范例转变为普遍存在的计算系统,使得能够随时随地使用计算机系统。结果,便携电子设备,诸如移动电话、数码相机以及笔记本电脑的使用已经快速地增加。一般地,这样的便携电子设备使用包括存储器装置的数据存储装置。数据存储装置可典型地用作便携电子设备的辅助存储器装置。
由于使用存储器装置的数据存储装置不具有机械驱动部件,所以使用存储器装置的数据存储装置提供优秀的稳定性、持久性、高信息存取速度、以及低功耗。具有这样的优点的数据存储装置包括通用串行总线(USB)存储器装置、具有各种接口的存储器卡以及固态驱动器(SSD)。
为了使便携电子设备能够播放诸如音乐或视频文件的大文件,需要具有大存储容量的数据存储装置。作为存储媒体,高存储容量数据存储装置采用存储器单元高度集成的存储器装置,诸如,闪存装置。
发明内容
各种实施例涉及一种数据存储装置,其能够密集地形成包括在非易失性存储器装置中的存储器单元的擦除状态分布。
在一个实施例中,一种数据存储装置可以包括:非易失性存储器装置;以及控制器,其配置为向非易失性存储器装置提供正常擦除命令或者精细擦除命令,其中非易失性存储器装置根据正常擦除命令执行第一正常擦除循环,并且根据精细擦除命令执行第一精细擦除循环,在第一正常擦除循环中,第一正常擦除电压和擦除验证电压被施加至擦除目标存储器单元,在第一精细擦除循环中,第一精细擦除电压和擦除验证电压被施加至擦除目标存储器单元。
在一个实施例中,一种非易失性存储器装置可以包括:存储器单元;电压发生器,其配置为生成将提供至存储器单元的电压;以及控制逻辑,其配置为根据外部装置提供的正常擦除命令执行第一正常擦除循环,并且根据外部装置提供的精细擦除命令执行第一精细擦除循环,在第一正常擦除循环中,电压发生器被控制为使得第一正常擦除电压和擦除验证电压被施加至存储器单元中的擦除目标存储器单元,在第一精细擦除循环中,电压发生器被控制为使得第一精细擦除电压和擦除验证电压被施加至擦除目标存储器单元。
根据实施例,能够密集地形成包括在非易失性存储器装置中的存储器单元的擦除状态分布。
附图说明
图1是根据本发明的一个实施例的非易失性存储器装置的框图。
图2是示出包括在图1的非易失性存储器装置的存储器单元阵列中的存储器单元的阈值电压分布的示例的简图。
图3是示出包括在图1的非易失性存储器装置的存储器单元阵列中的存储器单元的阈值电压分布的示例的简图。
图4和图5是示出根据本发明的一个实施例的分段擦除方法的简图。
图6至图8是示出根据本发明的一个实施例的正常擦除操作和精细擦除操作的简图。
图9是根据本发明的一个实施例的数据存储装置的框图。
图10是示出在图9的数据存储装置的随机存取存储器器中被驱动的固件或软件的示例的简图。
图11是根据本发明的一个实施例的包括数据存储器装置的数据处理系统的框图。
图12是根据本发明的一个实施例的包括固态驱动器(SSD)的数据处理系统的框图。
图13是图12的固态驱动器的SSD控制器的示例的框图。
图14是根据本发明的一个实施例的包括数据存储器装置的计算机系统的示例的框图。
具体实施方式
在结合附图阅读下列示例性实施例后,本发明的优点、特征、方法将变得更清楚。然而,本发明可以不同的形式呈现且不应被解释为限于在本文中提出的实施例。相反,这些实施例足够详细地描述了本发明,以使本领域技术人员能实施本发明。
应理解,本发明的实施例不限于附图所示的细节,附图不一定按比例且在一些情况下,为了更清楚地示出本发明的特征,比例可能已经被扩大。虽然本文使用了特定的术语,但是应理解为使用的术语仅用于描述特定的实施例,而不意在限制本发明的范围。
在本文中使用时,术语“和/或”包括一个以上相关列出项目的任何和所有组合。应理解,当被一个元件“在(另一个元件)上”、“连接至”或“联接至”另一个元件时,可以是该元件直接在另一个元件上、连接或联接至另一个元件,或者两者间存在中间元件。如在本文中使用的,单数形式意在也包括复数形式,除非上下文有清楚的相反指示。此外,将理解的是,当在本说明书中使用时,术语“包含”、“包括”或“具有”或“具有”等是指存在至少一个提及的特征、步骤、操作和/或元件,但不用于排除一个以上其他未提及的特征、步骤、操作和/或元件的存在或增加。
以下,将参照附图描述本发明的非易失性存储器装置、包括非易失性存储器装置的数据存储装置以及其他实施例。
图1是示出表示根据一个实施例的非易失性存储器装置的示例的框图。
参照图1,根据本发明的一个实施例的非易失性存储器装置100可以包括存储器单元阵列110、行解码器120、列解码器130、数据读取/写入块140、电压发生器150和控制逻辑160。
存储器单元阵列110可以包括布置在字线WL1-WLm和位线BL1-BLn互相交叉区域的存储器单元MC。存储器单元可以分组为用于擦除和编程(写入)或读取操作的不同的存取单元。例如,存储器单元可以分组成存取单元,诸如作为擦除单元的存储器块以及作为编程和读取单元的页面。
行解码器120可以通过字线WL1-WLm联接至存储器单元阵列110。行解码器120的操作可以由控制逻辑160控制。行解码器120可以解码由外部装置(未示出)提供的地址。行解码器120可以基于解码的地址选择字线WL1-WLm中的一个并驱动所选择的一个字线和未选择的字线。根据需要,行解码器120可以将电压发生器150提供的字线电压提供至字线WL1-WLm。
数据读取/写入块140可以通过位线BL1-BLn联接至存储器单元阵列110。数据读取/写入块140可以包括分别对应于位线BL1-BLn的多个读取/写入电路RW1-RWn。数据读取/写入块140可以根据控制逻辑160的控制而运行。数据读取/写入块140可以根据操作模式操作为写入驱动器或者传感放大器。例如,在写入操作中,数据读取/写入块140可以操作为写入驱动器,将外部装置提供的数据存储在存储器单元阵列110中。作为另一个示例,在读取操作中,数据读取/写入块140可操作为传感放大器,以从存储器单元阵列110读取数据。
将数据存储在存储器单元阵列110中的操作可以称为写入操作或者编程操作。为方便说明,下文,将数据存储在存储器单元阵列110中的操作将称为编程操作。
列解码器130的操作可以由控制逻辑160控制。列解码器130可以解码由外部装置(未示出)提供的地址。列解码器130可以基于解码的地址,将对应于各个位线BL1-BLn的数据读取/写入块140的读取/写入电路RW1-RWn联接至数据输入/输出线或者数据输入/输出缓冲器(未示出)。
电压发生器150可以根据控制逻辑160的控制生成用于非易失性存储器装置100的内部操作的电压。电压发生器150生成的电压可以用于存储器单元阵列110的存储器单元。例如,在编程操作中,编程电压和编程验证电压可以施加于存储器单元的待被执行编程操作的字线。作为另一个示例,在擦除操作中,擦除电压可以施加于存储器单元的待被执行擦除操作的区域,并且擦除验证电压可以施加于存储器单元的待被执行擦除操作的字线。作为再一个示例,在读取操作中,读取电压可以施加于存储器单元的待被执行读取操作的字线。
控制逻辑160可以基于外部装置提供的控制信号控制非易失性存储器装置100的一般操作。例如,控制逻辑160可以控制非易失性存储器装置100的主操作,诸如非易失性存储器装置100的读取、编程和擦除操作。
控制逻辑160可以控制两种擦除模式。换言之,控制逻辑160可以根据外部装置提供的擦除命令控制正常擦除模式和精细擦除模式。
例如,如果外部装置提供正常擦除命令,控制逻辑160可以对存储器单元阵列110的请求擦除的存储器单元执行正常擦除操作。为了执行正常擦除操作,控制逻辑160可以控制电压发生器150以生成正常擦除操作中使用的擦除电压和擦除验证电压。
作为另一个示例,如果外部装置提供精细擦除命令,控制逻辑160可以对存储器单元阵列110的请求擦除的存储器单元执行精细擦除操作。为了执行精细擦除操作,控制逻辑160可以控制电压发生器150以生成精细擦除操作中使用的擦除电压和擦除验证电压。
下面将更详细地描述正常擦除操作和精细擦除操作。
图2是示出包括在图1的存储器装置100的存储器单元阵列110中的存储器单元的阈值电压分布的示例的简图。
如图2所示,每个存储器单元可以是单层单元(SLC)型。每个SCL型存储器单元可以被擦除以具有擦除状态E的阈值电压,并且可以被编程为具有编程状态P的阈值电压。
在读取操作中,具有擦除状态E和编程状态P之间的电压电平的读取电压Vrd_P可以施加于存储器单元。如果施加读取电压Vrd_P,具有擦除状态E的阈值电压的存储器单元可以识别为存储数据“1”的开(on)单元,并且具有编程状态P的阈值电压的存储器单元可以识别为存储数据“0”的闭(off)单元。
在编程操作中,为了确定存储器单元是否被完全编程,可以将具有高于读取电压Vrd_P的电压电平的编程验证电压Vvf_P施加于存储器单元。如果施加了编程验证电压Vvf_P,具有低于或者等于编程验证电压Vvf_P的阈值电压的存储器单元可以识别为存储数据“1”的开单元,即未完全编程的存储器单元,并且具有高于编程验证电压Vvf_P的阈值电压的存储器单元可以识别为存储数据“0”的闭单元,即完全编程的存储器单元。
在擦除操作中,为了确定施加了擦除电压的存储器单元是否完全擦除,可以将擦除验证电压Vvf_E施加于存储器单元。如果施加了擦除验证电压Vvf_E,具有低于或者等于擦除验证电压Vvf_E的阈值电压的存储器单元可以识别为存储数据“1”的开单元,即完全擦除的存储器单元,并且具有高于擦除验证电压Vvf_E的阈值电压的存储器单元可以识别为存储数据“0”的闭单元,即未完全擦除的存储器单元。
图3是示出表示包括在图1的存储器单元阵列110中的存储器单元的阈值电压分布的示例的简图。
如图3所示,每个存储器单元可以是2位多层单元(MLC)型。每个MLC型存储器单元可以被擦除以具有擦除状态E的阈值电压,并且可以被编程为具有多个编程状态P1、P2和P3中的任一个的阈值电压。
在读取操作中,可以将具有擦除状态E和第一编程状态P1之间的电压电平的第一读取电压Vrd_P1、具有第一编程状态P1和第二编程状态P2之间的电压电平的第二读取电压Vrd_P2以及具有第二编程状态P2和第三编程状态P3之间的电压电平的第三读取电压Vrd_P3中的任一个施加于存储器单元。
如果施加了第二读取电压Vrd_P2,具有擦除状态E和第一编程状态P1的阈值电压的存储器单元可以识别为存储LSB数据“1”的开单元,并且具有第二编程状态P2和第三编程状态P3的阈值电压的存储器单元可以识别为存储LSB数据“0”的闭单元。
如果施加了第一读取电压Vrd_P1,具有擦除状态E的阈值电压的存储器单元可以识别为存储MSB数据“1”的开单元,并且具有第一编程状态P1的阈值电压的存储器单元可以识别为存储MSB数据“0”的闭单元。
如果施加了第三读取电压Vrd_P3,具有第二编程状态P2的阈值电压的存储器单元可以识别为存储MSB数据“0”的开单元,并且具有第三编程状态P3的阈值电压的存储器单元可以识别为存储MSB数据“1”的闭单元。
在编程操作中,为了确定存储器单元是否被完全编程,可以将分别具有高于读取电压Vrd_P1、Vrd_P2和Vrd_P3的电压电平的编程验证电压Vvf_P1、Vvf_P2和Vvf_P3施加于存储器单元。
如果编程验证电压Vvf_P1施加于应编程为第一编程状态P1的存储器单元,具有低于或者等于编程验证电压Vvf_P1的阈值电压的存储器单元可以识别为存储数据“1”的开单元,即未完全编程的存储器单元,并且具有高于编程验证电压Vvf_P1的阈值电压的存储器单元可以识别为存储数据“0”的闭单元,即完全编程的存储器单元。
如果编程验证电压Vvf_P2施加于应编程为第二编程状态P2的存储器单元,具有低于或者等于编程验证电压Vvf_P2的阈值电压的存储器单元可以识别为存储数据“1”的开单元,即未完全编程的存储器单元,并且具有高于编程验证电压Vvf_P2的阈值电压的存储器单元可以识别为存储数据“0”的闭单元,即完全编程的存储器单元。
如果编程验证电压Vvf_P3施加于应编程为第三编程状态P3的存储器单元,具有低于或者等于编程验证电压Vvf_P3的阈值电压的存储器单元可以识别为存储数据“1”的开单元,即未完全编程的存储器单元,并且具有高于编程验证电压Vvf_P3的阈值电压的存储器单元可以识别为存储数据“0”的闭单元,即完全编程的存储器单元。
在擦除操作中,为了确定施加了擦除电压的存储器单元是否完全擦除,可以将擦除验证电压Vvf_E施加于存储器单元。如果施加了擦除验证电压Vvf_E,具有低于或者等于擦除验证电压Vvf_E的阈值电压的存储器单元可以识别为存储数据“1”的开单元,即完全擦除的存储器单元,并且具有高于擦除验证电压Vvf_E的阈值电压的存储器单元可以识别为存储数据“0”的闭单元,即未完全擦除的存储器单元。
图4和5是示出根据本发明的一个实施例的分段擦除方法的简图。
如图4和图5所示,为了减少擦除操作所需的时间和使阈值电压分布密集,可以使用分段擦除方法擦除存储器单元。
根据分段擦除方法,一个脉冲的擦除电压Vera可以施加于存储器单元的块区,并且其后,可以施加擦除验证电压Vvf_E以验证是否所有存储器单元都被擦除。即,可以在每次一脉冲的擦除电压Vera施加于存储器单元时施加擦除验证电压Vvf_E。施加擦除电压Vera的擦除操作和施加擦除验证电压Vvf_E的擦除验证操作可以构成擦除循环EL。
在第一擦除循环EL1的擦除验证操作执行后,当确定存在至少一个未完全擦除的存储器单元时,擦除电压Vera可以增加ΔV的增量,并且可以执行第二擦除循环EL2。也就是说,可以通过擦除电压Vera以分段方式每次增加ΔV的增量来重复擦除循环EL,直到所有的存储器单元被擦除为阈值电压低于或者等于擦除验证电压Vvf_E。如果即使擦除循环EL已经执行最大次数而未将所有的存储器单元擦除至擦除状态E,擦除操作可以以“失败”结束。
图6至8是示出根据本发明的一个实施例的正常擦除操作和精细擦除操作的简图。注意到在图6和7中,包括“_N”的符号表示正常擦除操作,而包括“_F”的符号表示精细擦除操作。
如图7所示,当执行正常擦除操作时,以分段方式执行正常擦除循环EL1_N、EL2_N、EL3_N、……。为方便说明,将执行擦除操作的存储器单元,即擦除目标存储器单元将称作存储器单元。
当执行第一正常擦除循环EL1_N时,第一正常擦除电压V_N可以施加于存储器单元的块区,并且其后,可以施加擦除验证电压Vvf_E以验证是否所有的存储器单元都被擦除。当确定并未通过第一正常擦除循环EL1_N擦除所有的存储器单元时,可以执行第二正常擦除循环EL2_N。
当执行第二正常擦除循环EL2_N时,从第一正常擦除电压V_N增加ΔV_N的增量的第二正常擦除电压V_N+ΔV_N可以施加于存储器单元的块区。其后,可以施加擦除验证电压Vvf_E以验证存储器单元是否被擦除。当确定并未通过第二正常擦除循环EL2_N擦除所有的存储器单元时,可以执行第三正常擦除循环EL3_N。
当执行第三正常擦除循环EL3_N时,从第二正常擦除电压V_N+ΔV_N增加ΔV_N的增量的第三正常擦除电压V_N+2*ΔV_N可以施加于存储器单元的块区,并且其后,可以施加擦除验证电压Vvf_E以验证是否擦除所有的存储器单元。
当以分段方式执行正常擦除循环EL1_N、EL2_N、EL3_N、……时,如图6所示的阈值电压分布E1_N,E2_N、……中,存储器单元的阈值电压可以从编程状态P向正常擦除状态E_N逐渐转换。最后,存储器单元可以擦除为具有正常擦除状态E_N的阈值电压。
如图8所示,当执行精细擦除操作时,以分段方式执行精细擦除循环EL1_F、EL2_F、EL3_F、……。为方便说明,将执行擦除操作的存储器单元,即擦除目标存储器单元将称作存储器单元。
当执行第一精细擦除循环EL1_F时,第一精细擦除电压V_F可以施加于存储器单元的块区,并且其后,可以施加擦除验证电压Vvf_E以验证是否所有的存储器单元都被擦除。当确定并未通过第一精细擦除循环EL1_F擦除所有的存储器单元时,可以执行第二精细擦除循环EL2_F。
当执行第二精细擦除循环EL2_F时,从第一精细擦除电压V_F增加ΔV_F的增量的第二精细擦除电压V_F+ΔV_F可以施加于存储器单元的块区,并且其后,可以施加擦除验证电压Vvf_E以验证是否擦除所有的存储器单元。当确定并未通过第二精细擦除循环EL2_F擦除所有的存储器单元时,可以执行第三精细擦除循环EL3_F。
当执行第三精细擦除循环EL3_F时,从第二精细擦除电压V_F+ΔV_F增加ΔV_F的增量的第三精细擦除电压V_F+2*ΔV_F可以施加于存储器单元的块区,并且其后,可以施加擦除验证电压Vvf_E以验证是否擦除所有的存储器单元。
当以分段方式执行精细擦除循环EL1_F、EL2_F、EL3_F、……时,如图6所示的阈值电压分布E1_F,E2_F、……中,存储器单元的阈值电压可以从编程状态P向精细擦除状态E_F逐渐转换。最后,存储器单元可以擦除为具有精细擦除状态E_F的阈值电压。
当执行正常擦除循环的初始擦除循环(即,第一正常擦除循环EL1_N)时施加于存储器单元的第一正常擦除电压V_N的电压电平可以高于执行精细擦除循环的初始擦除循环(即,第一精细擦除循环EL1_F)时施加于存储器单元的第一精细擦除电压V_F的电压电平。
正常擦除循环EL1_N、EL2_N、EL3_N、……以分段方式重复时每次叠加至擦除电压的ΔV_N的擦除电压增量可以大于精细擦除循环EL1_F、EL2_F、EL3_F、……以分段方式重复时每次叠加至精细擦除电压的ΔV_F的擦除电压增量。
由于正常擦除操作的初始正常擦除电压V_N高于精细擦除操作的初始精细擦除电压V_F,并且正常擦除操作的ΔV_N的擦除电压增量大于精细擦除操作的ΔV_F的擦除电压增量,单次正常擦除循环的阈值电压转换量S1_N可以大于单次精细擦除循环的阈值电压转换量S1_F。这可以意味着当执行精细擦除操作时阈值电压转换量可以更精细地调整。作为结果,执行精细擦除操作的存储器单元的擦除状态E_F比执行正常擦除操作的存储器单元的擦除状态E_N更密集。
图9是根据本发明的一个实施例的数据存储装置的框图。
参照图9,数据存储装置300可以存储待被主机装置(未示出)访问的数据,主机装置诸如移动电话、MP3播放器、笔记本电脑、台式电脑、游戏机、电视、车载信息系统等。数据存储装置300也可以称作存储器系统。
数据存储装置300可以制造为与主机装置电联接的接口的协议的各种存储器装置中的任一种。例如,数据存储装置300可以配置为各种存储器装置中的任一种,诸如固态驱动器(SSD)、MMC形式的多媒体卡、eMMC、RS-MMC和微型-MMC、SD形式的安全数字卡、小型-SD和微型-SD、通用串行总线(USB)存储装置、通用闪速存储(UFS)装置、个人计算机存储器卡国际联合会(PCMCIA)卡型存储装置、外围组件互连(PCI)卡型存储装置、PCI高速(PCI-E)卡型存储装置、标准闪存(CF)卡、智能媒体卡、记忆棒等。
数据存储装置300可以以各种封装类型中的任一种制造。例如,数据存储装置300可以以各种封装类型中的任一种制造,诸如封装堆叠(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶片级制造封装(WFP)、晶片级堆叠封装(WSP)等。
数据存储装置300可以包括非易失性存储器装置100。非易失性存储器装置100可以作为数据存储装置300的存储器介质运行。非易失性存储器装置100可以由图1所示的非易失性存储器装置100构造。非易失性存储器装置100可以由各种类型的非易失性存储器装置中的任一种构造,诸如NOR闪速存储器装置、使用铁电电容的铁电随机存取存储器器(FRAM)、使用隧道磁电阻(TMR)层的磁随机存取存储器器(MRAM)、使用硫化物合金的相变随机存取存储器器(PRAM)、使用过渡金属氧化物的电阻式随机存取存储器器(RERAM)等。
数据存储装置300可以包括控制器200。控制器200可以包括控制单元210和随机存取存储器器230。
控制单元210可以控制控制器200的一般操作。控制单元210可以分析并处理从主机装置输入的信号或者请求。由此,控制单元210可以解码并驱动装载于随机存取存储器器230的固件或软件。控制单元210可以以硬件形式或者硬件与软件的组合形式实现。
随机存取存储器器230可以存储将被控制单元210驱动的固件或者软件。同样地,随机存取存储器器230可以存储驱动固件或者软件冰妖的数据,例如,元数据。也就是说,随机存取存储器器230可以作为控制单元210的工作存储器器运行。随机存取存储器器230可以暂时地存储将从主机装置传输至非易失性存储器装置100或者从非易失性存储器装置100传输至主机装置的数据。换言之,随机存取存储器器230可以作为数据缓冲存储器器或者数据高速缓冲存储器器运行。
图10是示出图9所示的在随机存取存储器器230中被驱动的固件或软件的简图。
在非易失性存储器装置100由闪速存储器装置构造的情况下,控制单元210可以控制存储器块单元中的擦除操作,并且可以控制页面单元中的读取或者编程操作。此外,在非易失性存储器装置100由闪速存储器装置构造的情况下,为了在存储有数据的存储器单元中存储新数据,控制单元210可以预先执行擦除操作。
使用闪速存储器装置作为数据存储器介质的数据存储装置300的控制单元210可以驱动称作闪存转换层FTL的固件或者软件,以控制闪速存储器装置的特有操作,并为主机装置提供设备兼容性。通过驱动这样的闪存转换层FTL,数据存储装置300可以被主机装置识别为诸如硬盘的通用数据存储装置。
装载于随机存取存储器器230的闪存转换层FTL可以由执行各种功能的模块和驱动模块必要的元数据构造。例如,当参照图10时,闪存转换层FTL可以包括地址映射表MAP、损耗平衡模块WL、碎片收集模块GC、坏块管理模块BB、擦除操作控制模块EC等等。
在主机装置访问数据存储装置300(例如,请求读取操作或者编程操作)时,主机装置可以向数据存储装置300提供逻辑地址。闪存转换层FTL可以将提供的逻辑地址翻译为非易失性存储器装置100的物理地址,并且通过参考转换的物理地址执行请求的操作。为了这样的地址翻译操作,地址翻译数据,即,地址映射表MAP可以包括在闪存转换层FTL中。
损耗平衡模块WL可以处理非易失性存储器装置100的存储器块的损耗平衡。非易失性存储器装置100的存储器单元可以由于编程和擦除操作而老化。老化的存储器单元,即,耗尽存储器单元可能导致故障(例如,物理缺陷)。为了防止特定存储器块比其他存储器块更早耗尽,损耗平衡模块WL可以以平衡的方式处理各个存储器块的编程-擦除计数。
碎片收集模块GC可以处理存储碎片数据的存储器块。在非易失性存储器装置100由闪速存储器装置构造的情况下,如上所述,非易失性存储器装置100不可能执行重写操作,并且擦除单元可以大于编程单元。因此,当存储空间到达限值时,非易失性存储器装置100可能需要将分散到不同的物理位置的有效数据收集到一处的操作。碎片收集模块GC可以执行将由于多次写入操作和多次擦除操作的执行而碎片化的有效数据收集到收集区域的操作。
坏块管理模块BB可以处理非易失性存储器装置100的存储器块中的其中发生故障的存储器块。如上所述,耗尽的存储器单元中可能发生故障(例如,物理缺陷)。存储在故障存储器单元中的数据可能不能正常地读取。另外,数据可能不能正常地存储在故障存储器单元中。坏块管理模块BB可以以不使用的方式处理包括故障存储器单元的存储器块。
擦除操作控制模块EC可以根据数据存储装置300的操作模式选择非易失性存储器装置100的擦除操作,并且可以向非易失性存储器装置100提供对应于选定的擦除操作的擦除命令。
例如,当数据存储装置300以后台模式运行时,擦除操作控制模块EC可以提供精细擦除命令,使得非易失性存储器装置100的存储器单元通过精细擦除操作擦除。后台模式可以指当不存在来自主机装置的访问请求时执行的处理非易失性存储器装置100的模式。在后台模式期间,可以管理地址映射表,可以执行损耗平衡操作,可以执行碎片收集操作,或者可以执行坏块管理操作。
作为另一个示例,当数据存储装置300以正常模式运行时,擦除操作控制模块EC可以提供正常擦除命令,使得非易失性存储器装置100的存储器单元通过正常擦除操作擦除。同样地,当数据存储装置300以正常模式运行时,擦除操作控制模块EC可以提供精细擦除命令,使得非易失性存储器装置100的存储器单元通过精细擦除操作擦除。也就是说,数据存储装置300以正常模式运行时,擦除操作控制模块EC可以视情况向非易失性存储器装置100提供正常擦除命令和精细擦除命令中的任一个。
图11是根据本发明的一个实施例的包括数据存储器装置的数据处理系统的框图。
参照图11,数据处理系统1000可以包括主机装置1100和联接至主机装置的数据存储装置1200。数据存储装置1200可以包括控制器1210和非易失性存储器装置1220。主机装置1100可以是或者包括移动电话、MP3播放器、笔记本电脑、台式电脑、游戏机、电视、车载信息系统等。
控制器1210可以包括主机接口单元1211、控制单元1212、存储器器接口单元1213、随机存取存储器器1214、以及错误纠正码(ECC)单元1215。控制器1210可以执行上述参照图10的擦除操作控制模块EC的操作。
控制单元1212可以响应于来自主机装置1100的请求控制控制器1210的一般操作。控制单元1212可以驱动用于控制非易失性存储器装置1220的固件或者软件。
随机存取存储器器1214可以用作控制单元1212的工作存储器器。随机存取存储器器1214可以用作暂时地存储从非易失性存储器装置1220读取的数据或者主机装置1100提供的数据的缓冲存储器器。
主机接口单元1211可以连接主机装置1100和控制器1210。例如,主机接口单元1211可通过诸如以下的各种接口协议中的一个与主机装置1100通信:通用串行总线(USB)协议、通用闪速存储(UFS)协议、多媒体卡(MMC)协议、外围组件互连(PCI)协议、PCI高速(PCI-E)协议、并行高级技术附件(PATA)协议、串行高级技术附件(SATA)协议、小型计算机系统接口(SCSI)协议、串列SCSI(SAS)协议等。
存储器器接口单元1213可以连接控制器1210和非易失性存储器装置1220。存储器器接口单元1213向非易失性存储器装置1220提供指令和地址。此外,存储器器接口单元1213可以与非易失性存储器装置1220交换数据。
ECC单元1215可以检测从非易失性存储器装置1220读取的数据的错误。同样地,ECC单元1215可以配置为在检测的错误处于可纠正范围时纠正检测的错误。
非易失性存储器装置1220可以用作数据存储装置1200的存储器介质。非易失性存储器装置1220可以包括多个非易失性存储器芯片(或者模片)NVM_1-NVM_k。每个非易失性存储器芯片(或者模片)NVM_1-NVM_k可以执行上述参照图1至图8所述的正常擦除操作和精细擦除操作。
控制器1210和非易失性存储器装置1220可以制造为各种数据存储装置中的任一种。例如,控制器1210和非易失性存储器装置1220可以集成为一个半导体装置,并且可以制造为MMC形式的多媒体卡、eMMC、RS-MMC和微型-MMC、SD形式的安全数字卡、小型-SD和微型-SD、通用串行总线(USB)存储装置、通用闪速存储(UFS)装置、个人计算机存储器卡国际联合会(PCMCIA)卡型存储装置、标准闪存(CF)卡、智能媒体卡、记忆棒等中的任一种。
图12是根据本发明的一个实施例的包括固态驱动器(SSD)的数据处理系统的框图。
参照图12,数据处理系统2000可以包括主机装置2100和联接至主机装置2100的固态驱动器(SSD)2200。
SSD可以包括SSD控制器2210、缓冲存储器装置2220、非易失性存储器装置2231-223n、电源2240、信号连接器2250、和电源连接器2260。
SSD控制器2210可以响应于来自主机装置2100的访问非易失性存储器装置2231-223n。SSD控制器2210可以,例如,执行上文参照图10描述的控制模块EC的擦除操作。
缓冲存储器装置2220可以暂时地存储将存储在非易失性存储器装置2231-223n中的数据。此外,缓冲存储器装置2220可以暂时地存储从非易失性存储器装置2231-223n读取的数据。暂时地存储在缓冲存储器装置2220中的数据可以在SSD控制器2210的控制下传输至主机装置2100或者非易失性存储器装置2231-223n。
非易失性存储器装置2231-223n可以用作SSD 2200的存储介质。非易失性存储器装置2231-223n中的每个可以执行上文参照图1至图8描述的正常擦除操作和精细擦除操作。
非易失性存储器装置2231-223n可以通过多个通道CH1-CHn分别地联接至SSD控制器2210。一个以上非易失性存储器装置可以联接至一个通道。联接至一个通道的一个以上非易失性存储器装置可以联接至同一个信号和数据汇流条。
电源2240可以将通过电源连接器2260输入的电源PWR提供至SSD2200内部。电源2240可以包括辅助电源2241。当发生突然的断电时,辅助电源2241可以供给电力以使SSD2200正常地停止。辅助电源2241可以包括能够用电源PWR充电的超级电容。
SSD控制器2210可以通过信号连接器2250与主机装置2100交换信号SGL。信号SGL可以包括命令、地址、数据等等。信号连接器2250可以根据主机装置2100和SSD 2200之间的接口方案,由诸如平行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、外围组件互连PCI和PCI高速(PCI-E)协议的连接器构造。
图13是图12所示的SSD控制器2210的示例的框图。
参照图13,SSD控制器2210可以包括存储器器接口单元2211、主机接口单元2212、错误纠正码(ECC)单元2213、控制单元2214、以及随机存取存储器器2215。
存储器器接口单元2211可以向非易失性存储器装置2231-223n提供控制信号,诸如命令和地址。另外存储器器接口单元2211可以与非易失性存储器装置2231-223n交换数据。存储器器接口单元2211可以在控制单元2214的控制下将从缓冲存储器装置2220传输的数据分布到各个通道CH1-CHn。此外,存储器器接口单元2211可以在控制单元2214的控制下,将从非易失性存储器装置2231-223n读取的数据传输至缓冲存储器装置2220。
主机接口单元2212可以根据主机装置2100的协议提供与SSD 2200的接口。例如,主机接口单元2212可以通过平行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、外围组件互连PCI和PCI高速(PCI-E)等中的一个与主机装置2100通信。此外,主机接口单元2212可以执行支持主机装置2100将SSD 2200识别为硬盘驱动器(HDD)的磁盘仿真功能。
ECC单元2213可以基于传输至非易失性存储器装置2231-223n的数据生成奇偶校验位。生成的校验数据可以与非易失性存储器装置2231-223n中的数据一起存储。ECC单元2213可以检测从非易失性存储器装置2231-223n读取的数据的错误。当检测的错误在可纠正范围内时,ECC单元2213可以纠正检测的错误。
控制单元2214可以分析并处理从主机装置2100输入的信号SGL。控制单元2214可以根据用于驱动SSD 2200的固件或者软件控制缓冲存储器装置2220和非易失性存储器装置2231-223n的操作。
随机存取存储器器2215可以用作驱动固件或者软件的工作存储器器。
图14是根据本发明的一个实施例的包括数据存储装置的计算机系统的框图。参照图14,计算机系统3000可以包括都可以联接至系统总线3700的网络适配器3100、中央处理单元(CPU)3200、数据存储装置3300、RAM3400、ROM3500、和用户界面3600。数据存储装置3300可以是或者包括,例如,图9或图11的数据存储装置300和1200或者图12的SSD 2200。
网络适配器3100可以提供计算机系统3000与外部网络之间的接口。CPU3200执行驱动寄存于RAM3400的操作系统的一般操作或者应用程序。
数据存储装置3300可以store计算机系统3000中必要的一般数据。例如,用于驱动计算机系统3000的操作系统、应用程序、各种程序模块、程序数据和用户数据可以存储在数据存储装置3300中。
RAM3400可以用作计算机系统3000的工作存储器器。在启动时,可以从数据存储装置3300读取操作系统、应用程序、驱动程序必要的各种程序模块和程序数据,并将其载入RAM3400。可以在操作系统被驱动并存储在ROM3500中之前激活基本输入/输出系统(BIOS)。计算机系统3000和用户之间的信息交换可以通过用户界面3600执行。
尽管已经如上描述了各种实施例,但是,本领域技术人员应当理解,这些实施例仅为本发明的示例。因此,本文描述的非易失性存储器装置和包括非易失性存储器装置的数据存储装置不应限于描述的实施例,并且本领域技术人员可以设想本发明的多种其他实施例和/或变形,而不背离本发明的权利要求限定的精神和/或范围。
Claims (19)
1.一种数据存储装置,包括:
非易失性存储器装置;以及
控制器,其联接至所述非易失性存储器装置,所述控制器适于向所述非易失性存储器装置提供正常擦除命令或者精细擦除命令;
其中,所述非易失性存储器装置适于分别根据所述正常擦除命令和所述精细擦除命令执行第一正常擦除循环和第一精细擦除循环,
其中:
所述第一正常擦除循环包括向擦除目标存储器单元施加第一正常擦除电压和擦除验证电压,所述擦除目标存储器单元根据所述正常擦除命令被选择;并且所述第一精细擦除循环包括向所述擦除目标存储器单元施加第一精细擦除电压和擦除验证电压;
当确定所述擦除目标存储器单元未被所述第一正常擦除循环擦除时,所述非易失性存储器装置执行第二正常擦除循环,其中从所述第一正常擦除电压增加第一增量的第二正常擦除电压和所述擦除验证电压被施加至所述擦除目标存储器单元;
当确定所述擦除目标存储器单元未被所述第一精细擦除循环擦除时,所述非易失性存储器装置执行第二精细擦除循环,其中从所述第一精细擦除电压增加第二增量的第二精细擦除电压和所述擦除验证电压被施加至所述擦除目标存储器单元;
其中所述第一增量的量大于所述第二增量的量。
2.根据权利要求1所述的数据存储装置,其中所述第一正常擦除电压的电平高于所述第一精细擦除电压的电平。
3.根据权利要求1所述的数据存储装置,其中在运行于不存在来自外部装置的访问请求的后台模式时,所述控制器向所述非易失性存储器装置提供所述精细擦除命令。
4.根据权利要求1所述的数据存储装置,其中在运行于存在来自外部装置的访问请求的正常模式时,所述控制器向所述非易失性存储器装置提供所述正常擦除命令或者所述精细擦除命令。
5.一种非易失性存储器装置,包括:
存储器单元;
电压发生器,其适于生成将提供至所述存储器单元的电压;以及
控制逻辑,其适于根据外部装置提供的正常擦除命令执行第一正常擦除循环,并且根据所述外部装置提供的精细擦除命令执行第一精细擦除循环,在所述第一正常擦除循环中,所述电压发生器被控制为使得第一正常擦除电压和擦除验证电压被施加至所述存储器单元中的擦除目标存储器单元,在所述第一精细擦除循环中,所述电压发生器被控制为使得第一精细擦除电压和所述擦除验证电压被施加至所述擦除目标存储器单元,
其中,当确定所述擦除目标存储器单元未被所述第一正常擦除循环擦除时,所述控制逻辑执行第二正常擦除循环,其中所述电压发生器被控制为使得从所述第一正常擦除电压增加第一增量的第二正常擦除电压和所述擦除验证电压被施加至所述擦除目标存储器单元;
其中,当确定所述擦除目标存储器单元未被所述第一精细擦除循环擦除时,所述控制逻辑执行第二精细擦除循环,其中所述电压发生器被控制为使得从所述第一精细擦除电压增加第二增量的第二精细擦除电压和所述擦除验证电压被施加至所述擦除目标存储器单元;
其中所述第一增量的量大于所述第二增量的量。
6.根据权利要求5所述的非易失性存储器装置,其中所述第一正常擦除电压的电平高于所述第一精细擦除电压的电平。
7.一种数据存储装置,其包括:
控制器,其适于向非易失性存储器装置提供正常擦除命令或者精细擦除命令;以及
所述非易失性存储器装置,其适于响应于所述正常擦除命令执行至少一个正常擦除循环直到擦除目标存储器单元被擦除,以及响应于所述精细擦除命令执行至少一个精细擦除循环直到所述擦除目标存储器单元被擦除,
其中每当执行所述正常擦除循环时,施加到所述擦除目标存储器单元的正常擦除电压增加第一增量,并且每当执行所述精细擦除循环时,施加到所述擦除目标存储器单元的精细擦除电压增加第二增量,其中所述第一增量的量大于所述第二增量的量。
8.根据权利要求7所述的数据存储装置,其中在所述正常擦除循环期间施加到所述擦除目标存储器单元的初始正常擦除电压的电平高于在所述精细擦除循环期间施加到所述擦除目标存储器单元的初始精细擦除电压的电平。
9.根据权利要求7所述的数据存储装置,其中在第一正常擦除循环期间,向所述擦除目标存储器单元施加第一正常擦除电压和擦除验证电压,并且当确定所述擦除目标存储器单元未被所述第一正常擦除循环擦除时,在第二正常擦除循环期间,向所述擦除目标存储器单元施加从所述第一正常擦除电压增加第一增量的第二正常擦除电压和所述擦除验证电压。
10.根据权利要求9所述的数据存储装置,其中在第一精细擦除循环期间,向所述擦除目标存储器单元施加第一精细擦除电压和所述擦除验证电压,并且当确定所述擦除目标存储器单元未被所述第一精细擦除循环擦除时,在第二精细擦除循环期间,向所述擦除目标存储器单元施加从所述第一精细擦除电压增加第二增量的第二精细擦除电压和所述擦除验证电压。
11.根据权利要求10所述的数据存储装置,其中所述第一增量的量大于所述第二增量的量。
12.根据权利要求7所述的数据存储装置,其中在运行于不存在来自外部装置的访问请求的后台模式时,所述控制器向所述非易失性存储器装置提供所述精细擦除命令。
13.根据权利要求7所述的数据存储装置,其中在运行于存在来自外部装置的访问请求的正常模式时,所述控制器向所述非易失性存储器装置提供所述正常擦除命令或者所述精细擦除命令。
14.一种数据存储装置,其包括:
非易失性存储器装置;以及
控制器,其适于向所述非易失性存储器装置提供正常擦除命令或者精细擦除命令,
其中,所述非易失性存储器装置适于根据所述正常擦除命令执行第一正常擦除循环,其中所述第一正常擦除循环包括向第一擦除目标存储器单元施加第一正常擦除电压和擦除验证电压,
其中,当确定所述第一擦除目标存储器单元未被所述第一正常擦除循环擦除时,所述非易失性存储器装置执行第二正常擦除循环,在所述第二正常擦除循环中从所述第一正常擦除电压增加第一增量的第二正常擦除电压和所述擦除验证电压被施加至所述第一擦除目标存储器单元,
其中,所述非易失性存储器装置适于根据所述精细擦除命令执行第一精细擦除循环,其中所述第一精细擦除循环包括向第二擦除目标存储器单元施加第一精细擦除电压和所述擦除验证电压,
其中,当确定所述第二擦除目标存储器单元未被所述第一精细擦除循环擦除时,所述非易失性存储器装置执行第二精细擦除循环,在所述第二精细擦除循环中从所述第一精细擦除电压增加第二增量的第二精细擦除电压和所述擦除验证电压被施加至所述第二擦除目标存储器单元,并且
其中,所述正常擦除循环之间的所述第一增量的量大于所述精细擦除循环之间的所述第二增量的量。
15.根据权利要求14所述的数据存储装置,其中所述第一正常擦除电压的电平高于所述第一精细擦除电压的电平。
16.根据权利要求14所述的数据存储装置,其中在运行于不存在来自外部装置的访问请求的后台模式时,所述控制器向所述非易失性存储器装置提供所述精细擦除命令。
17.根据权利要求14所述的数据存储装置,其中在运行于存在来自外部装置的访问请求的正常模式时,所述控制器向所述非易失性存储器装置提供所述正常擦除命令或者所述精细擦除命令。
18.一种非易失性存储器装置,其包括:
存储器单元;
电压发生器,其适于生成将提供至所述存储器单元的电压;以及
控制逻辑,其适于根据外部装置提供的正常擦除命令执行第一正常擦除循环,并且根据所述外部装置提供的精细擦除命令执行第一精细擦除循环,在所述第一正常擦除循环中,所述电压发生器被控制为使得第一正常擦除电压和擦除验证电压被施加至所述存储器单元中的擦除目标存储器单元,在所述第一精细擦除循环中,所述电压发生器被控制为使得第一精细擦除电压和所述擦除验证电压被施加至所述擦除目标存储器单元,
其中,当确定所述擦除目标存储器单元未被所述第一正常擦除循环擦除时,所述控制逻辑执行第二正常擦除循环,其中所述电压发生器被控制为使得从所述第一正常擦除电压增加第一增量的第二正常擦除电压和所述擦除验证电压被施加至所述擦除目标存储器单元,
其中,当确定所述擦除目标存储器单元未被所述第一精细擦除循环擦除时,所述控制逻辑执行第二精细擦除循环,其中所述电压发生器被控制为使得从所述第一精细擦除电压增加第二增量的第二精细擦除电压和所述擦除验证电压被施加至所述擦除目标存储器单元,并且
其中,所述正常擦除循环之间的所述第一增量的量大于所述精细擦除循环之间的所述第二增量的量。
19.根据权利要求18所述的非易失性存储器装置,其中,所述第一正常擦除电压的电平高于所述第一精细擦除电压的电平。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150189481A KR102372828B1 (ko) | 2015-12-30 | 2015-12-30 | 불휘발성 메모리 장치 및 그것을 포함하는 데이터 저장 장치 |
KR10-2015-0189481 | 2015-12-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106935265A CN106935265A (zh) | 2017-07-07 |
CN106935265B true CN106935265B (zh) | 2020-11-03 |
Family
ID=59152348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610339281.2A Active CN106935265B (zh) | 2015-12-30 | 2016-05-19 | 非易失性存储器装置以及包括该非易失性存储器装置的数据存储装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US9697903B1 (zh) |
KR (1) | KR102372828B1 (zh) |
CN (1) | CN106935265B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109767805B (zh) * | 2017-11-09 | 2020-12-11 | 旺宏电子股份有限公司 | 用于三维存储器的擦除验证方法以及存储器系统 |
US20200409601A1 (en) * | 2019-06-28 | 2020-12-31 | Western Digital Technologies, Inc. | Hold of Write Commands in Zoned Namespaces |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3805312A (en) * | 1972-11-30 | 1974-04-23 | Golden House Enterprise Co Ltd | Chalk eraser cleaner |
US6331953B1 (en) * | 2000-02-16 | 2001-12-18 | Advanced Micro Devices | Intelligent ramped gate and ramped drain erasure for non-volatile memory cells |
CN101154454A (zh) * | 2006-09-29 | 2008-04-02 | 海力士半导体有限公司 | 闪速存储器件及其擦除方法 |
CN101241760A (zh) * | 2006-12-19 | 2008-08-13 | 三星电子株式会社 | 闪存器件以及擦除闪存器件的方法 |
CN103544993A (zh) * | 2012-07-11 | 2014-01-29 | 三星电子株式会社 | 非易失性存储器件和存储器系统及管理、擦除和编程方法 |
US9001576B2 (en) * | 2013-05-22 | 2015-04-07 | SK Hynix Inc. | Semiconductor memory device and method of operating the same |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4364384B2 (ja) * | 2000-02-01 | 2009-11-18 | 富士通マイクロエレクトロニクス株式会社 | 短時間でイレーズ動作を行う不揮発性メモリ |
KR20080000905A (ko) * | 2006-06-28 | 2008-01-03 | 주식회사 하이닉스반도체 | 플래시 메모리의 소거 방법 |
US7907449B2 (en) * | 2009-04-09 | 2011-03-15 | Sandisk Corporation | Two pass erase for non-volatile storage |
KR20140020155A (ko) * | 2012-08-08 | 2014-02-18 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이의 동작 방법 |
-
2015
- 2015-12-30 KR KR1020150189481A patent/KR102372828B1/ko active IP Right Grant
-
2016
- 2016-03-25 US US15/081,306 patent/US9697903B1/en active Active
- 2016-05-19 CN CN201610339281.2A patent/CN106935265B/zh active Active
-
2017
- 2017-05-31 US US15/609,540 patent/US9773561B1/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3805312A (en) * | 1972-11-30 | 1974-04-23 | Golden House Enterprise Co Ltd | Chalk eraser cleaner |
US6331953B1 (en) * | 2000-02-16 | 2001-12-18 | Advanced Micro Devices | Intelligent ramped gate and ramped drain erasure for non-volatile memory cells |
CN101154454A (zh) * | 2006-09-29 | 2008-04-02 | 海力士半导体有限公司 | 闪速存储器件及其擦除方法 |
CN101241760A (zh) * | 2006-12-19 | 2008-08-13 | 三星电子株式会社 | 闪存器件以及擦除闪存器件的方法 |
CN103544993A (zh) * | 2012-07-11 | 2014-01-29 | 三星电子株式会社 | 非易失性存储器件和存储器系统及管理、擦除和编程方法 |
US9001576B2 (en) * | 2013-05-22 | 2015-04-07 | SK Hynix Inc. | Semiconductor memory device and method of operating the same |
Also Published As
Publication number | Publication date |
---|---|
CN106935265A (zh) | 2017-07-07 |
US9697903B1 (en) | 2017-07-04 |
KR102372828B1 (ko) | 2022-03-14 |
US20170194051A1 (en) | 2017-07-06 |
KR20170080759A (ko) | 2017-07-11 |
US20170263321A1 (en) | 2017-09-14 |
US9773561B1 (en) | 2017-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102381218B1 (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
US10249383B2 (en) | Data storage device and operating method thereof | |
KR102456118B1 (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
CN107168886B (zh) | 数据存储装置及其操作方法 | |
CN106486163B (zh) | 非易失性存储器件、包括其的数据储存设备及其操作方法 | |
US9524791B1 (en) | Data storage device and operating method thereof | |
US10902924B2 (en) | Memory system varying pass voltage based on erase count of target memory block and operating method thereof | |
US11675699B2 (en) | Data storage device, operation method thereof, and storage system including the same | |
KR102544162B1 (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
CN106935265B (zh) | 非易失性存储器装置以及包括该非易失性存储器装置的数据存储装置 | |
US10817192B2 (en) | Data storage apparatus selecting memory block group based on interleaving index and operating method thereof | |
US20220375533A1 (en) | Memory device and operating method thereof | |
US11157401B2 (en) | Data storage device and operating method thereof performing a block scan operation for checking for valid page counts | |
US10515693B1 (en) | Data storage apparatus and operating method thereof | |
KR20220130526A (ko) | 메모리 시스템 및 그 동작 방법 | |
US10657046B2 (en) | Data storage device and operating method thereof | |
US9966148B1 (en) | Data storage device and operating method thereof | |
US10726938B2 (en) | Data storage device and operating method thereof | |
CN110175134B (zh) | 数据存储装置及其操作方法 | |
KR20150072485A (ko) | 데이터 저장 장치 및 그것의 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |