CN109767805B - 用于三维存储器的擦除验证方法以及存储器系统 - Google Patents

Abstract

一种用于三维存储器的擦除验证方法以及一种存储器系统。三维存储器包括至少一存储单元串，以及至少一存储单元串包括多个存储单元。存储单元包括一第一组存储单元以及一第二组存储单元。各存储单元耦接于一字线。擦除验证方法包括以下步骤。对第一组存储单元上执行一第一擦除验证操作。在对第一组存储单元执行第一擦除验证操作后，在第一组存储单元被验证为擦除成功的情况下，对第二组存储单元上执行一第二擦除验证操作。

Description

用于三维存储器的擦除验证方法以及存储器系统

技术领域

本发明是涉及一种三维存储器，且特别涉及一种用于三维存储器的擦除验证方法以及一种存储器系统。

背景技术

近年来，存储器变得无所不在且广泛的使用于各种电子设备，例如个人计算机、笔记本电脑、智能手机、平板计算机、数码相机等。为了提高存储器密度，存储器设计使用了三维架构。三维存储器具有较二维存储器多的存储单元。当存储单元的数量增多时，信号线(例如位线和/或字线)的数量也相应的增多。

以三维存储器的基板作为最底层，三维存储器的上层结构的半径可能大于三维存储器的下层结构的半径，因此在擦除验证操作中，施加在三维存储器上层结构的擦除验证电压的电场效果不同于施加在三维存储器下层结构的擦除验证电压的电场效果。再者，残余电荷将导致擦除验证操作的擦除验证错误。

因此，需要一个用于三维存储器的擦除验证方法和一存储器系统。

发明内容

本发明有关于一种用于三维存储器的擦除验证方法以和一存储器系统。通过本发明，多个擦除验证操作分别执行于一存储单元串的不同组存储单元。因残余电荷导致的擦除验证错误的发生机率将会降低。

根据本发明的第一方面，提出一种用于三维存储器的擦除验证方法。三维存储器包括至少一存储单元串，以及至少一存储单元串包括多个存储单元。存储单元包括一第一组存储单元以及一第二组存储单元。各存储单元耦接于一字线。擦除验证方法包括以下步骤。对第一组存储单元执行一第一擦除验证操作。在对第一组存储单元上执行第一擦除验证操作后，在第一组存储单元被验证为擦除成功的情况下，对第二组存储单元上执行一第二擦除验证操作。

根据本发明的第二方面，提出一种存储器系统。存储器系统包括一三维存储器及一控制器。三维存储器包括垂直延伸通过该三维存储器的多层的至少一存储单元串。至少一存储单元串包括多个存储单元，以及这些存储单元包括一第一组存储单元及一第二组存储单元，或基于存储单元串上的存储单元个数分成多组存储单元。采用分组擦除验证方法简化操作。各存储单元耦接于一字线。控制器耦接于该三维存储器，用以对第一组存储单元执行一第一擦除验证操作，以及在对第一组存储单元上执行第一擦除验证操作后，在第一组存储单元被验证为擦除成功的情况下，对第二组存储单元执行一第二擦除验证操作。

为了对本发明上述及其他方面有更佳的了解，下文特列举实施例，并配合所附附图详细说明如下：

附图说明

图1A绘示包括多个存储单元的存储单元串的示意图。

图1B绘示存储单元串的被编程存储单元具有捕获电荷的示意图。

图1C绘示具有残余电荷的存储单元串的示意图。

图2绘示依照本发明一实施例的一存储器系统的方块图。

图3绘示依照本发明一实施例的用于三维存储器的擦除验证方法的流程图。

图4A至7D绘示依照本发明实施例的擦除验证操作，其包括施加在第一组存储单元的第一擦除验证操作以及施加在第二组存储单元的第二擦除验证操作。

【符号说明】

102(1)、102(2)、102(3)、102(4)、102(5)、102(6)：存储单元

110：电荷

112：残余电荷

20：存储器系统

202：控制器

204：三维存储器

S302～S318：流程步骤

400、500、600、700：存储单元串

402、502、602、702：第一组存储单元

404、504、604、704：第二组存储单元

BL：位线

CSL：共同源极线

GSL：接地选择线

DWLB：底部虚拟字线

DWLT：顶部虚拟字线

SSL：串选择线

WL：字线

V_pass1、V_pass2、V_VFY：电压

具体实施方式

以下提出各种实施例进行详细说明，然而，实施例仅用以作为范例说明，并不会限缩本发明欲保护的范围。此外，实施例中的附图省略部份元件，以清楚显示本发明的技术特点。在所有附图中相同的标号将用于表示相同或相似的元件。

请参照图1A、1B及1C。图1A绘示包括多个存储单元的存储单元串的示意图。图1B绘示存储单元串的被编程存储单元具有捕获电荷的示意图。图1C绘示具有残余电荷的存储单元串的示意图。图1A绘示包括存储单元102的存储单元串，举例来说，包括存储单元102(1)、存储单元102(2)、存储单元102(3)、存储单元102(4)、存储单元102(5)及存储单元102(6)。在编程存储单元102(4)之后，电荷110被捕获于存储单元102(4)之中。然而，时间的延长以及暴露于高温可能导致存储单元102(4)中的电荷110随时间而流失，不再留在存储单元102(4)中，流失的电荷会待在存储单元102(4)邻近的区域中，位于存储单元102(3)和存储单元102(4)之间以和/或存储单元102(4)和存储单元102(5)之间，如图1B所示。因此，在一擦除操作执行于存储器串上时，存储器102(4)中的电荷110将被移除，但位于存储单元102(3)和存储单元102(4)之间以和/或存储单元102(4)和存储单元102(5)之间的电荷则遗留下来。遗留下来的电荷生成了残余电荷112，如图1C所示。当擦除验证操作执行在存储单元串上时，残余电荷112的存在导致擦除验证错误。

为了排除残余电荷造成的擦除验证错误，施加一通过电压至连接于在存储单元102(4)旁的存储单元102(3)及存储单元102(5)的字线，以“屏蔽(mask)”残余电荷112，以及施加验证存储单元102(4)是否擦除成功的一擦除验证电压至存储单元102(4)。其中通过电压大于擦除验证电压。因此，残余电荷造成的擦除验证错误的机率将会降低。“屏蔽”一词是指基于施加在存储单元102(3)及存储单元102(5)的通过电压的电场，而暂时性的忽略存储单元102(4)周围的残余电荷112所带来的影响。

图2绘示依照本发明一实施例的一存储器系统的方块图。存储器系统包括一控制器202及一三维存储器204。三维存储器204包括排列为矩阵的多条存储单元串。存储单元串垂直地延伸通过三维存储器204的各层结构，以及每一存储单元串包括多个存储单元。一存储单元串的存储单元包括一第一组存储单元以及一第二组存储单元。每一存储单元耦接于一字线。第一组存储单元彼此相邻，且第二组存储单元彼此相邻。在本发明其他实施例中，依据存储单元串上的存储单元个数，一存储单元串的存储单元可包括两组以上的存储单元。字线包括交错排列的偶数字线以及奇数字线。举例来说，三维存储器204可以一非挥发性存储器，当中断电源时，能保留其信息，例如为一与非门型闪存(NAND Flash Memory)或一可变电阻式存储器(Resistive Random-Access Memory，ReRAM)。

控制器202耦接于三维存储器204。举例来说，控制器202可以例如是通过使用一芯片、芯片内的一电路区块、一固件电路、含有多个电子元件及导线的电路板或储存多组程序代码的一储存媒体来实现，也可通过计算机系统、嵌入式系统、手持式装置、服务器等电子装置执行对应软件、固件或程序来实现。控制器202用以响应经由一总线来自一界面(未绘示于图2)的部份外部指令，控制非挥发性存储器阵列204的操作模式。举例来说，界面为一输入/输出界面(input/out interface)。操作模式为编程(写入)模式、读取模式及擦除模式之一。

控制器202执行一擦除操作，通过提供一擦除电压以擦除三维存储器204的存储单元，并执行一擦除验证操作，提供一擦除验证电压以验证被擦除的存储单元是否擦除成功。举例来说，在控制器202在三维存储器204的一存储单元串执行擦除操作后，控制器202判断存储单元串是否擦除成功，通过在一擦除验证操作中，施加一擦除验证电压(例如0～1V)至该存储单元串。在施加擦除验证电压至存储器串时，一感测电流可流过存储单元串的情况下，存储单元串可视为擦除成功。

图3绘示依照本发明一实施例的用于三维存储器的擦除验证方法的流程图。图3绘示用于三维存储器的擦除验证方法的流程图可应用于如图2所示的存储器系统20。为了清楚说明上述各项元件的运作以及本发明实施例的用于三维存储器的擦除验证方法，以下将搭配图2的流程图详细说明如下。然而，本发明所述领域技术人员均可了解，本发明实施例的方法并不局限应用于图2的存储器系统20，也不局限于图3的流程图的各项步骤顺序。

请参照图2及图3，依据本发明的一实施例，用于三维存储器的擦除验证方法起始于步骤S302。在步骤S302，控制器202由一界面接收一擦除操作指令以改变三维存储器204的操作模式为擦除模式。擦除操作包括提供一擦除电压至连接于三维存储器204的至少一存储单元串的存储单元的字线，以擦除此存储单元串的存储单元。也就是说，控制器202通过提供一擦除电压至存储单元串的存储单元，以擦除这些存储单元。

接着，控制起202执行一擦除验证操作，其包括第一擦除验证操作以及第二擦除验证操作。在步骤S304，控制器202对存储单元串的第一组存储单元执行第一擦除验证操作。随后，于步骤S306，控制器202判断第一组存储单元是否通过第一擦除验证操作。

当第一组存储单元未能通过第一擦除验证操作(步骤S306的结果为否)，执行步骤S308。在步骤S308，控制器202提高擦除电压，然后，在步骤S310，控制器判断提高后的擦除电压是否大于一擦除阈值电压。

当提高后的擦除电压小于或等于擦除临界电压(步骤S310的结果为否)，则再次执行步骤S302。控制器202通过施加提高后的擦除电压至存储单元串的存储单元，以再次对存储单元串执行擦除操作。当提高后的擦除电压大于擦除临界电压(步骤S310的结果为是)，执行步骤S312。在步骤S312，控制器202设定存储单元串的存储单元为擦除不成功。

当第一组存储单元通过第一擦除验证操作(步骤S306的结果为是)，执行步骤S314。在步骤S314，于对第一组存储单元执行第一擦除验证操作之后，控制器202对存储单元串的一第二组存储单元执行一第二擦除验证操作。控制器202在第一组存储单元通过第一擦除验证操作后，执行第二擦除验证操作。也就是说，在第一组存储单元被验证为擦除成功的情况下，控制器202执行第二擦除验证操作。接着，在步骤S316，控制器202判断第二组存储单元是否通过第二擦除验证操作。

当第二组存储单元未通过第二擦除验证操作(步骤S316的结果为否)，执行步骤S308。当第二组存储单元通过第二擦除验证操作(步骤S316的结果为是)，执行步骤S318。在步骤S318，控制器202设定存储单元串的存储单元为擦除成功。也就是说，在第一组存储单元以及第二组存储单元分别通过第一擦除验证操作以及第二擦除验证操作的情况下，即第一组存储单元与第二组存储单元分别在第一擦除验证操作以及第二擦除验证操作中被验证为擦除成功，控制器202设定存储单元串的存储单元为擦除成功。

以下，将参考附图以进一步详细说明上述的第一擦除验证操作及第二擦除验证操作。请参照图4A至图7D。图4A至图7D绘示依照本发明实施例的擦除验证操作，其包括施加在第一组存储单元的第一擦除验证操作以及施加在第二组存储单元的第二擦除验证操作。

图4A至图7D中的存储单元串400、500、600、700具有相同或相似的结构配置。举例来说，每一存储单元串400、500、600、700包括8个存储单元，并耦接于一条位线(bit line)BL、两条串选择线(string select line，SSL)SSL0及SSL1、两条顶部虚拟字线(top dummyword line，DWLT)DWLT0及DWLT1、八条字线(word line，WL)WL0～WL7、两条底部虚拟字线(bottom dummy word line，DWLB)DWLB0及DWLB1、一条接地选择线(ground select line，GSL)GSL以及一条共同源极线(common source line，CSL)CSL。应当理解的是，存储单元串400、500、600及700包括的存储单元个数可以是任意正整数，并不以8个为限。

请参照第4A及4B图。在本实施例中，存储单元串400的存储单元包括一第一组存储单元402以及一第二组存储单元404。图4A绘示仅对第一组存储单元402执行第一擦除验证操作，以及图4B绘示仅对第二组存储单元402执行第二擦除验证操作。第一组存储单元402包括连接于字线WL4、WL5、WL6及WL7的存储单元以及连接于顶部虚拟字线DWLT0的虚拟存储单元。第二组存储单元404包括连接于字线WL0、WL1、WL2及WL3的存储单元以及连接于底部虚拟字线DWLB1的虚拟存储单元。

当控制器202对第一组存储单元402执行第一擦除验证操作，如图4A所示，控制器202提供一正电压(例如1V)至位线BL以及一电压(例如0V)至共同源极线CSL。控制器202施加一擦除验证电压V_VFY(例如0～1V)至连接于第一组存储单元402的位线，即施加擦除验证电压V_VFY至字线WL4～WL7以及顶部虚拟字线DWLT0。控制器202对串选择线SSL0与SSL1、顶部虚拟字线DWLT1施加一第一通过电压V_pass1。再者，控制器202施加一第二通过电压V_pass2至连接于第二组存储单元404的字线。也对底部虚拟字线DWLB0以及接地选择线GSL施加第二通过电压V_pass2。第一通过电压V_passl及第二通过电压V_pass2大于擦除验证电压V_VFY。在施加擦除验证电压V_VFY至连接第一组存储单元402的字线以及第二通过电压V_pass2至连接第二组存储单元404的字线之后，当一感测电流流过存储单元串400，第一组存储单元可视为擦除成功且通过第一擦除验证操作。当一感测电流未能流过存储单元串400，第一组存储单元则被视为擦除不成功且未通过第一擦除验证操作。第一通过电压V_pass1大于第二通过电压V_pass2。

当第一组存储单元402通过第一验证擦除操作，对第二组存储单元404执行第二擦除验证操作。也就是说，在第一组存储单元402被视为擦除成功且通过第一擦除验证操作的情况下，对第二组存储单元404执行第二擦除验证操作。当控制器202对第二组存储单元404执行第二擦除验证操作，如图4B所示，控制器202提供正电压(例如1V)至位线BL以及一电压(例如0V)至共同源极线CSL。控制器202施加擦除验证电压V_VFY(例如0～1V)至连接第二组存储单元404的字线，即施加擦除验证电压V_VFY至字线WL0～WL3以及底部虚拟字线DWLB1。再者，控制器202施加一第一通过电压V_pass1至连接第一组存储单元402的字线。对串选择线SSL0与SSL1及顶部虚拟字线DWLT1施加第一通过电压V_pass1。对底部虚拟字线DWLB0以及接地选择线GSL施加第二通过电压V_pass2。第二通过电压V_pass2大于擦除验证电压V_VFY。在施加擦除验证电压V_VFY至连接第二组存储单元404的字线以及第一通过电压V_pass1至连接于第一组存储单元402的字线之后，当感测电流流过存储单元串400，第二组存储单元可视为擦除成功且通过第二擦除验证操作。当感测电流未能流过存储单元串400，第二组存储单元则被视为擦除不成功且未通过第二擦除验证操作。当第一组存储单元402通过第一擦除验证操作以及第二组存储单元404通过第二擦除验证操作，控制器202设定存储单元串400为擦除成功。

请参照图5A、5B及5C。在本实施例中，存储单元串500的存储单元包括第一组存储单元502及第二组存储单元504。图5A绘示仅对第一组存储单元502的一第一部份存储单元执行第一擦除验证操作的第一阶段，以及图5B绘示仅对第一组存储单元502的一第二部份存储单元执行第一擦除验证操作的第二阶段。图5C绘示对第二组存储单元504执行第二擦除验证操作。第一组存储单元502包括连接于字线WL4、WL5、WL6及WL7的存储单元以及连接于顶部虚拟字线DWLT0的虚拟存储单元。第二组存储单元504包括连接于字线WL0、WL1、WL2及WL3的存储单元以及连接于底部虚拟字线DWLB1的虚拟存储单元。当控制器202对第一组存储单元502执行第一擦除验证操作以及对第二组存储单元504执行第二擦除验证操作，控制器202提供一正电压(例如1V)至位线BL以及一电压(例如0V)至共同源极线CSL。同时，串选择线SSL0与SSL1及顶部虚拟字线DWLT1被施加一第一通过电压V_pass1。底部虚拟字线DWLB0以及接地选择线GSL则被施加一第二通过电压V_pass2。第一通过电压V_pass1大于第二通过电压V_pass2。

在本实施例中，第一擦除验证操作包括两个阶段，即第一擦除验证操作的第一阶段以及第一擦除验证操作的第二阶段。当控制器202对第一组存储单元502执行第一擦除验证操作，首先，如图5A所示，在第一擦除验证操作的第一阶段，控制器202仅施加擦除验证电压V_VFY至耦接于第一组存储单元502的字线WL4及WL6以及顶部虚拟字线DWLT0。也就是说，在第一擦除验证操作的第一阶段，控制器202仅施加擦除验证电压V_VFY至耦接于第一组存储单元502的一第一部份存储单元的字线。再者，在第一擦除验证操作的第一阶段，控制器202也施加第一通过电压V_pass1至连接于第一组存储单元502的字线WL5及WL7。也就是说，在第一擦除验证操作的第一阶段，控制器202施加第一通过电压V_pass1至连接于第一组存储单元502的一第二部份存储单元的字线。第一通过电压V_pass1大于擦除验证电压V_VFY。

其次，在第一擦除验证操作的第一阶段之后，如图5B所示，在第一擦除验证操作的第二阶段，控制器202施加第一通过电压V_pass1至连接第一组存储单元502的字线WL4及WL6以及顶部虚拟字线DWLT0。也就是说，在第一擦除验证操作的第二阶段，控制器202仅施加第一通过电压V_pass1至耦接第一组存储单元502的第一部份存储单元的字线。再者，在第一擦除验证操作的第二阶段，控制器202也施加擦除验证电压V_VFY至连接于第一组存储单元502的字线WL5及WL7。也就是说，在第一擦除验证操作的第二阶段，控制器202施加擦除验证电压V_VFY至耦接于第一组存储单元502的第二部份存储单元的字线。在第一擦除验证操作的两个阶段中，控制器202施加第二通过电压V_pass2至连接于第二组存储单元504的字线。

在第一擦除验证操作的第一阶段，当感应电流流过存储单元串500，第一组存储单元502的第一部份存储单元视为擦除成功且通过第一擦除验证操作的第一阶段。在第一擦除验证操作的第二阶段，当感应电流流过存储单元串500，第一组存储单元502的第二部份存储单元视为擦除成功且通过第一擦除验证操作的第二阶段。

在第一组存储单元502的第一部份存储单元通过第一擦除验证操作的第一阶段以及第一组存储单元502的第二部份存储单元通过第一擦除验证操作的第二阶段的情况下，第一组存储单元502通过第一擦除验证操作。在第一组存储单元502的第一部份存储单元未通过第一擦除验证操作的第一阶段以和/或第一组存储单元502的第二部份存储单元未通过第一擦除验证操作的第二阶段的情况下，第一组存储单元502未通过第一擦除验证操作且视为擦除不成功。

当第一组存储单元502通过第一擦除验证操作的两个阶段，对第二组存储单元504执行第二擦除验证操作。也就是说。在第一擦除验证操作的两个阶段后，第一组存储单元502视为擦除成功的情况下，对第二组存储单元504执行第二擦除验证操作。当控制器202对第二组存储单元504执行第二擦除验证操作，如图5C所示，控制器202施加擦除验证电压V_VFY(例如0～1V)至连接于第二组存储单元504的字线，即施加擦除验证电压V_VFY至字线WL0～WL3以及底部虚拟字线DWLB1。控制器202也施加第一通过电压V_pass1至连接于第一组存储单元502的字线。第二通过电压V_pass2大于擦除验证电压V_VFY。当感测电流流过存储单元串500，第二组存储单元504视为擦除成功且通过第二擦除验证操作。当感测电流未流过存储单元串500，第二组存储单元504视为擦除不成功且未通过第二擦除验证操作。当第一组存储单元502通过第一擦除验证操作以及第二组存储单元504通过第二验证操作，控制器202设定存储单元串500为擦除成功，且结束包括第一擦除验证操作以及第二擦除验证操作的擦除验证操作。

请参照图6A、6B及6C。在本实施例中，存储单元串600的存储单元包括第一组存储单元602及第二组存储单元604。图6A绘示对第一组存储单元602执行第一擦除验证操作。图6B绘示仅对第二组存储单元604的一第一部份存储单元执行第二擦除验证操作的第一阶段，以及图6C绘示仅对第二组存储单元604的一第二部份存储单元执行第二擦除验证操作的第二阶段。第一组存储单元602包括连接于字线WL4、WL5、WL6及WL7的存储单元以及连接于顶部虚拟字线DWLT0的虚拟存储单元。第二组存储单元604包括连接于字线WL0、WL1、WL2及WL3的存储单元以及连接于底部虚拟字线DWLB1的虚拟存储单元。当控制器202对第一组存储单元602执行第一擦除验证操作以及对第二组存储单元604执行第二擦除验证操作，控制器202提供一正电压(例如1V)至位线BL以及一电压(例如0V)至共同源极线CSL。同时，串选择线SSL0与SSL1及顶部虚拟字线DWLT1被施加一第一通过电压V_pass1。底部虚拟字线DWLB0以及接地选择线GSL则被施加一第二通过电压V_pass2。第一通过电压V_pass1大于第二通过电压V_pass2。

当控制器202对第一组存储单元602执行第一擦除验证操作，如图6A所示，控制器202施加擦除验证电压V_VFY(例如0～1V)至连接于第一组存储单元602的字线，即施加擦除验证电压V_VFY至字线WL4～WL7以及顶部虚拟字线DWLT0。控制器202也施加第二通过电压V_pass2至连接于第二组存储单元604的字线。第一通过电压V_pass1大于擦除验证电压V_VFY。于施加擦除验证电压V_VFY至连接第一组存储单元602的字线以及第二通过电压V_pass2至连接于第二组存储单元604的字线后，当一感应电流流过存储单元串600，第一组存储单元602视为擦除成功且通过第一擦除验证操作。当感应电流未能流过存储单元串600，第一组存储单元602视为擦除不成功且未通过第一擦除验证操作。

在第一组存储单元602通过第一擦除验证操作后，对第二组存储单元604执行第二擦除验证操作。也就是说，在第一组存储单元602视为擦除成功且通过第一擦除验证操作的情况下，对第二组存储单元604执行第二擦除验证操作。在本实施例中，第二擦除验证操作包括两个阶段，即第二擦除验证操作的第一阶段以及第二擦除验证操作的第二阶段。

当控制器202对第二组存储单元604执行第二擦除验证操作，首先，如图6B所示，在第二擦除验证操作的第一阶段，控制器202仅施加擦除验证电压V_VFY至耦接于第二组存储单元604的字线WL1及WL3以及底部虚拟字线DWLB1。也就是说，在第二擦除验证操作的第一阶段，控制器202仅施加擦除验证电压V_VFY至连接于第二组存储单元604的第一部份存储单元的字线。再者，在第二擦除验证操作的第一阶段，控制器202也施加第二通过电压V_pass2至连接于第二组存储单元604的字线WL0及WL2。也就是说，在第二擦除验证操作的第一阶段，控制器202施加第二通过电压V_pass2至连接第二组存储单元604的第二部份存储单元的字线。第二通过电压V_pass2大于擦除验证电压V_VFY。

其次，在第二擦除验证操作的第一阶段后，在第二擦除验证操作的第二阶段，如图6C所示，控制器202施加第二通过电压V_pass2至连接于第二组存储单元604的字线WL1及WL3以及底部虚拟字线DWLB1。也就是说，在第二擦除验证操作的第二阶段，控制器202施加第二通过电压V_pass2至耦接第二组存储单元604的第一部份存储单元的字线。再者，在第二擦除验证操作的第二阶段，控制器202也施加擦除验证电压V_VFY至连接至第二组存储单元604的字线WL0及WL2。也就是说，在第二擦除验证操作的第二阶段，控制器202施加擦除验证电压V_VFY至耦接第二组存储单元604的第二部份存储单元的字线。在第二擦除验证操作的两个阶段中，控制器202施加第一通过电压V_pass1至连接于第一组存储单元602的字线。

在第二擦除验证操作的第一阶段，当感应电流流过存储单元串600，第二组存储单元的第一部份存储单元视为擦除成功且通过第二擦除验证操作的第一阶段。在第二擦除验证操作的第二阶段，当感应电流流过存储单元串600，第二组存储单元的第二部份存储单元视为擦除成功且通过第二擦除验证操作的第二阶段。

在第二组存储单元604的第一部份存储单元通过第二擦除验证操作的第一阶段以及第二组存储单元604的第二部份存储单元通过第二擦除验证操作的第二阶段的情况下，第二存储单元604通过第二擦除验证操作。在第二组存储单元604的第一部份存储单元未通过第二擦除验证操作的第一阶段以和/或第二组存储单元604的第二部份存储单元未通过第二擦除验证操作的第二阶段的情况下，第二存储单元604未通过第二擦除验证操作，且视为擦除不成功。

当第一组存储单元602通过第一擦除验证操作以及第二组存储单元604通过第二擦除验证操作，控制器202设定存储单元串600为擦除成功，且结束包括第一擦除验证操作以及第二擦除验证操作的擦除验证操作。

请参照图7A至7D。在本实施例中，存储单元串700的存储单元包括一第一组存储单元702以及一第二组存储单元704。图7A绘示仅对第一组存储单元702的一第一部份存储单元执行第一擦除验证操作的第一阶段，以及图7B绘示仅对第一组存储单元702的一第二部份存储单元执行第一擦除验证操作的第二阶段。图7C绘示仅对第二组存储单元704的一第一部份存储单元执行第二擦除验证操作的第一阶段，以及图7D绘示仅对第二组存储单元704的一第二部份存储单元执行第二擦除验证操作的第二阶段。第一组存储单元702包括连接于字线WL4、WL5、WL6及WL7的存储单元以及连接于顶部虚拟字线DWLT0的虚拟存储单元。第二组存储单元704包括连接于字线WL0、WL1、WL2及WL3的存储单元以及连接于底部虚拟字线DWLB1的虚拟存储单元。当控制器202对第一组存储单元702执行第一擦除验证操作以及对第二组存储单元704执行第二擦除验证操作，控制器202提供一正电压(例如1V)至位线BL以及一电压(例如0V)至共同源极线CSL。同时，串选择线SSL0与SSL1及顶部虚拟字线DWLT1被施加一第一通过电压V_pass1。底部虚拟字线DWLB0以及接地选择线GSL则被施加一第二通过电压V_pass2。第一通过电压V_pass1大于第二通过电压V_pass2。

在本实施例中，第一擦除验证操作包括两个阶段，即第一擦除验证操作的第一阶段以及第一擦除验证操作的第二阶段。当控制器202对第一组存储单元702执行第一擦除验证操作，首先，如图7A所示，在第一擦除验证操作的第一阶段，控制器202仅施加擦除验证电压V_VFY至耦接于第一组存储单元702的字线WL4及WL6以及顶部虚拟字线DWLT0。也就是说，在第一擦除验证操作的第一阶段，控制器202仅施加擦除验证电压V_VFY至耦接于第一组存储单元702的一第一部份存储单元的字线。再者，在第一擦除验证操作的第一阶段，控制器202也施加第一通过电压V_pass1至连接于第一组存储单元702的字线WL5及WL7。也就是说，在第一擦除验证操作的第一阶段，控制器202施加第一通过电压V_pass1至连接于第一组存储单元702的一第二部份存储单元的字线。第一通过电压V_pass1大于擦除验证电压V_VFY。

其次，在第一擦除验证操作的第一阶段之后，如图7B所示，在第一擦除验证操作的第二阶段，控制器202施加第一通过电压V_pass1至连接第一组存储单元702的字线WL4及WL6以及顶部虚拟字线DWLT0。也就是说，在第一擦除验证操作的第二阶段，控制器202仅施加第一通过电压V_pass1至耦接第一组存储单元702的第一部份存储单元的字线。再者，在第一擦除验证操作的第二阶段，控制器202也施加擦除验证电压V_VFY至连接于第一组存储单元502的字线WL5及WL7。也就是说，在第一擦除验证操作的第二阶段，控制器202施加擦除验证电压V_VFY至耦接于第一组存储单元702的第二部份存储单元的字线。在第一擦除验证操作的两个阶段中，控制器202施加第二通过电压V_pass2至连接于第二组存储单元704的字线。

在第一擦除验证操作的第一阶段，当感应电流流过存储单元串700，第一组存储单元702的第一部份存储单元视为擦除成功且通过第一擦除验证操作的第一阶段。在第一擦除验证操作的第二阶段，当感应电流流过存储单元串700，第一组存储单元702的第二部份存储单元视为擦除成功且通过第一擦除验证操作的第二阶段。

在第一组存储单元702的第一部份存储单元通过第一擦除验证操作的第一阶段以及第一组存储单元702的第二部份存储单元通过第一擦除验证操作的第二阶段的情况下，第一组存储单元702通过第一擦除验证操作。在第一组存储单元702的第一部份存储单元未通过第一擦除验证操作的第一阶段以和/或第一组存储单元702的第二部份存储单元未通过第一擦除验证操作的第二阶段的情况下，第一组存储单元702未通过第一擦除验证操作且视为擦除不成功。

在第一组存储单元702通过第一擦除验证操作的两个阶段之后，对第二组存储单元704执行第二擦除验证操作。也就是说。在第一擦除验证操作的两个阶段后，第一组存储单元702视为擦除成功且通过第一擦除验证操作的情况下，对第二组存储单元704执行第二擦除验证操作。在本实施例中，第二擦除验证操作包括两个阶段，即第二擦除验证操作的第一阶段以及第二擦除验证操作的第二阶段。

当控制器202对第二组存储单元704执行第二擦除验证操作，首先，如图7C所示，在第二擦除验证操作的第一阶段，控制器202仅施加擦除验证电压V_VFY至耦接于第二组存储单元704的字线WL1及WL3以及底部虚拟字线DWLB1。也就是说，在第二擦除验证操作的第一阶段，控制器202仅施加擦除验证电压V_VFY至连接于第二组存储单元604的第一部份存储单元的字线。再者，在第二擦除验证操作的第一阶段，控制器202也施加第二通过电压V_pass2至连接于第二组存储单元604的字线WL0及WL2。也就是说，在第二擦除验证操作的第一阶段，控制器202施加第二通过电压V_pass2至连接第二组存储单元604的第二部份存储单元的字线。第二通过电压V_pass2大于擦除验证电压V_VFY。

其次，在第二擦除验证操作的第一阶段后，在第二擦除验证操作的第二阶段，如图7D所示，控制器202施加第二通过电压V_pass2至连接于第二组存储单元604的字线WL1及WL3以及底部虚拟字线DWLB1。也就是说，在第二擦除验证操作的第二阶段，控制器202施加第二通过电压V_pass2至连接于第二组存储单元704的第一部份存储单元的字线。再者，在第二擦除验证操作的第二阶段，控制器202也施加擦除验证电压V_VFY至连接至第二组存储单元704的字线WL0及WL2。也就是说，在第二擦除验证操作的第二阶段，控制器202施加擦除验证电压V_VFY至耦接第二组存储单元604的第二部份存储单元的字线。在第二擦除验证操作的两个阶段中，控制器202施加第一通过电压V_pass1至连接于第一组存储单元702的字线。

在第二擦除验证操作的第一阶段，当感应电流流过存储单元串700，第二组存储单元704的第一部份存储单元视为擦除成功且通过第二擦除验证操作的第一阶段。在第二擦除验证操作的第二阶段，当感应电流流过存储单元串700，第二组存储单元704的第二部份存储单元视为擦除成功且通过第二擦除验证操作的第二阶段。

在第二组存储单元704的第一部份存储单元通过第二擦除验证操作的第一阶段以及第二组存储单元704的第二部份存储单元通过第二擦除验证操作的第二阶段的情况下，第二存储单元704通过第二擦除验证操作。在第二组存储单元704的第一部份存储单元未通过第二擦除验证操作的第一阶段以和/或第二组存储单元704的第二部份存储单元未通过第二擦除验证操作的第二阶段的情况下，第二存储单元704未通过第二擦除验证操作，且视为擦除不成功。

当第一组存储单元702通过第一擦除验证操作以及第二组存储单元704通过第二擦除验证操作，控制器202设定存储单元串700为擦除成功，且结束包括第一擦除验证操作以及第二擦除验证操作的擦除验证操作。

在本发明的部份实施例中，第一组存储单元/第二组存储单元的第一部份存储单元连接至耦接于第一组存储单元/第二组存储单元的字线的奇数字线，且第一组存储单元/第二组存储单元的第二部份存储单元连接至耦接于第一组存储单元/第二组存储单元的字线的偶数字线。在本发明的其他部份实施例中，第一组存储单元/第二组存储单元的第一部份存储单元连接至耦接于第一组存储单元/第二组存储单元的字线的偶数字线，且第一组存储单元/第二组存储单元的第二部份存储单元连接至耦接于第一组存储单元/第二组存储单元的字线的奇数字线。第一组存储单元/第二组存储单元的第一部份存储单元不同于第一组存储单元/第二组存储单元的第二部份存储单元。举例来说，第一组存储单元/第二组存储单元的第一部份存储单元为第一组存储单元/第二组存储单元的奇数存储单元，而第一组存储单元/第二组存储单元的第二部份存储单元为第一组存储单元/第二组存储单元的偶数存储单元。

在本发明上述实施例中，以三维存储器204的一基板为基准，因第一组存储单元的空间位置高于第二组存储单元的空间位置，第一通过电压V_pass1设定为高于第二通过电压V_pass2，以使第一通过电压V_pass1的电场影响与第二通过电压V_pass2的电场影响相等或大约相等。在本发明其他实施例中，第一通过电压V_pass1可等同于或小于第二通过电压V_pass2。

在本发明的各实施例中，一存储单元串的存储单元可分组为至少两组存储单元，且对不同组存储单元个别执行擦除验证操作。仅当执行在一组存储单元的一擦除验证操作通过了，才对后续的存储单元群组执行后续的擦除验证操作。当执行在一组存储单元的擦除验证操作未能通过，将提高擦除电压，并施加提高后的擦除电压至存储单元列以擦除此存储单元串。通过将存储单元串的存储单元分为多个存储单元群组，可降低需提高擦除电压并施加提高后的擦除电压的机率。再者，一擦除验证操作可包括两个阶段，可对连接至一组存储单元的第一部份存储单元的字线(例如奇数字线)执行擦除验证操作的第一阶段，然后可对连接至一组存储单元的第二部份存储单元的字线(例如偶数字线)执行擦除验证操作的第二阶段。如此可减轻残余电荷引起的擦除验证错误。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种用于三维存储器的擦除验证方法，该三维存储器包括至少一存储单元串，该至少一存储单元串包括多个存储单元，所述存储单元包括一第一组存储单元以及一第二组存储单元，各所述存储单元耦接于一字线，该擦除验证方法包括：

对该第一组存储单元执行一第一擦除验证操作；以及

在对该第一组存储单元执行该第一擦除验证操作后，在该第一组存储单元被验证为擦除成功的情况下，对该第二组存储单元执行一第二擦除验证操作；

其中该第一擦除验证操作包括：

在该第一擦除验证作的一第一阶段，施加一擦除验证电压至耦接于该第一组存储单元的一第一部份存储单元的所述字线以及一第一通过电压至耦接于该第一组存储单元的一第二部份存储单元的所述字线，该第一组存储单元的该第二部份存储单元不同于该第一组存储单元的该第一部份存储单元；以及

在该第一擦除验证作的该第一阶段之后，在该第一擦除验证作的一第二阶段，施加该擦除验证电压至耦接于该第一组存储单元的该第二部份存储单元的所述字线以及该第一通过电压至耦接于该第一组存储单元的该第一部份存储单元的所述字线；

其中该第二擦除验证操作包括：

在该第二擦除验证作的一第一阶段，施加该擦除验证电压至耦接于该第二组存储单元的一第一部份存储单元的所述字线以及一第二通过电压至耦接于该第二组存储单元的一第二部份存储单元的所述字线，该第二组存储单元的该第二部份存储单元不同于该第二组存储单元的该第一部份存储单元；以及

在该第二擦除验证作的该第一阶段之后，在该第二擦除验证作的一第二阶段，施加该擦除验证电压至耦接于该第二组存储单元的该第二部份存储单元的所述字线以及该第二通过电压至耦接于该第二组存储单元的该第一部份存储单元的所述字线。

2.如权利要求1所述的擦除验证方法，其中该第一组存储单元彼此相邻，以及该第二组存储单元彼此相邻。

3.如权利要求1所述的擦除验证方法，其中该第一通过电压大于该第二通过电压。

4.如权利要求1所述的擦除验证方法，其中所述字线包括交错排列的多条偶数字线以及多条奇数字线，该第一组存储单元的该第一部份存储单元连接至耦接于该第一组存储单元的所述字线的所述奇数字线，以及该第一组存储单元的该第二部份存储单元连接至耦接于该第一组存储单元的所述字线的所述偶数字线。

5.如权利要求1所述的擦除验证方法，其中该第二擦除验证操作包括：

在该第二擦除验证作的一第一阶段，施加一擦除验证电压至耦接于该第二组存储单元的一第一部份存储单元的所述字线以及一第二通过电压至耦接于该第二组存储单元的一第二部份存储单元的所述字线，该第二组存储单元的该第二部份存储单元不同于该第二组存储单元的该第一部份存储单元；以及

在该第二擦除验证作的该第一阶段之后，在该第二擦除验证作的一第二阶段，施加该擦除验证电压至耦接于该第二组存储单元的该第二部份存储单元的所述字线以及该第二通过电压至耦接于该第二组存储单元的该第一部份存储单元的所述字线。

6.如权利要求5所述的擦除验证方法，其中所述字线包括交错排列的多条偶数字线以及多条奇数字线，该第二组存储单元的该第一部份存储单元连接至耦接于该第二组存储单元的所述字线的所述奇数字线，以及该第二组存储单元的该第二部份存储单元连接至耦接于该第二组存储单元的所述字线的所述偶数字线。

7.如权利要求1所述的擦除验证方法，更包括：

在该第一组存储单元被验证为擦除不成功或该第二组存储单元被验证为擦除不成功的情况下，提高一擦除电压；以及

施加该提高的擦除电压以擦除该至少一存储单元串。

8.一种存储器系统，包括：

一三维存储器，包括垂直延伸通过该三维存储器的多层的至少一存储单元串，该至少一存储单元串包括多个存储单元，所述存储单元包括一第一组存储单元及一第二组存储单元，各所述存储单元耦接于一字线；以及

一控制器，耦接于该三维存储器，用以对该第一组存储单元执行一第一擦除验证操作，以及在对该第一组存储单元执行该第一擦除验证操作后，该第一组存储单元被验证为擦除成功的情况下，对该第二组存储单元上执行一第二擦除验证操作；

其中该第一擦除验证操作包括：

在该第一擦除验证作的一第一阶段，施加一擦除验证电压至耦接于该第一组存储单元的一第一部份存储单元的所述字线以及一第一通过电压至耦接于该第一组存储单元的一第二部份存储单元的所述字线，该第一组存储单元的该第二部份存储单元不同于该第一组存储单元的该第一部份存储单元；以及

在该第一擦除验证作的该第一阶段之后，在该第一擦除验证作的一第二阶段，施加该擦除验证电压至耦接于该第一组存储单元的该第二部份存储单元的所述字线以及该第一通过电压至耦接于该第一组存储单元的该第一部份存储单元的所述字线；

其中该第二擦除验证操作包括：

在该第二擦除验证作的一第一阶段，施加该擦除验证电压至耦接于该第二组存储单元的一第一部份存储单元的所述字线以及一第二通过电压至耦接于该第二组存储单元的一第二部份存储单元的所述字线，该第二组存储单元的该第二部份存储单元不同于该第二组存储单元的该第一部份存储单元；以及

在该第二擦除验证作的该第一阶段之后，在该第二擦除验证作的一第二阶段，施加该擦除验证电压至耦接于该第二组存储单元的该第二部份存储单元的所述字线以及该第二通过电压至耦接于该第二组存储单元的该第一部份存储单元的所述字线。

Images