KR20110088901A - 기준 클럭 발생소자의 주파수 옵셋을 보상하는 주파수 합성기를 갖는 통신 시스템 및 주파수 옵셋의 보상방법 - Google Patents

기준 클럭 발생소자의 주파수 옵셋을 보상하는 주파수 합성기를 갖는 통신 시스템 및 주파수 옵셋의 보상방법 Download PDF

Info

Publication number
KR20110088901A
KR20110088901A KR1020100008627A KR20100008627A KR20110088901A KR 20110088901 A KR20110088901 A KR 20110088901A KR 1020100008627 A KR1020100008627 A KR 1020100008627A KR 20100008627 A KR20100008627 A KR 20100008627A KR 20110088901 A KR20110088901 A KR 20110088901A
Authority
KR
South Korea
Prior art keywords
frequency
clock
data
output
reference clock
Prior art date
Application number
KR1020100008627A
Other languages
English (en)
Inventor
신종신
김지영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100008627A priority Critical patent/KR20110088901A/ko
Priority to US12/914,246 priority patent/US20110188551A1/en
Publication of KR20110088901A publication Critical patent/KR20110088901A/ko

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G21/00—Table-ware
    • A47G21/14—Knife racks or stands; Holders for table utensils attachable to plates
    • A47G21/145—Holders for table utensils attachable to plates, jars or the like
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G23/00—Other table equipment
    • A47G23/02—Glass or bottle holders
    • A47G23/0208—Glass or bottle holders for drinking-glasses, plastic cups, or the like
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G23/00—Other table equipment
    • A47G23/06—Serving trays
    • A47G23/0633—Attachments to trays
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G2400/00—Details not otherwise provided for in A47G19/00-A47G23/16
    • A47G2400/02—Hygiene

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

기준 클럭 발생소자의 구현 비용을 낮추기 위해 기준 클럭의 주파수 오차를 비교적 여유롭게 커버할 수 있는, 주파수 합성기를 갖는 통신 시스템이 개시된다. 그러한 통신 시스템은, 프랙셔널 엔(N) 타입의 주파수 합성기를 채용한다. 또한, 설정된 출력 클럭의 주파수가 얻어지도록 하기 위해, 측정모드에서 상기 기준 클럭의 주파수 옵셋 값을 측정하고 그 측정된 주파수 옵셋 값에 따른 주파수 조절 데이터를 상기 주파수 합성기로 제공하는 주파수 조절 데이터 생성부를 구비한다. 본 발명의 실시 예에 따르면, 주파수 오차가 비교적 큰 기준 클럭을 생성하는 외부 기준 클럭 발생소자를 통신 시스템에 채용하는 것도 가능해지므로, 통신 시스템의 제조비용이 낮아진다.

Description

기준 클럭 발생소자의 주파수 옵셋을 보상하는 주파수 합성기를 갖는 통신 시스템 및 주파수 옵셋의 보상방법 {Communication system for compensating frequency offset from external reference clock generator and compensating method thereof}
본 발명은 설정된 출력 클럭을 생성하는 주파수 합성기를 갖는 통신 시스템에 관한 것으로, 보다 상세하게는 기준 클럭 발생소자의 주파수 오차를 보다 여유롭게 커버할 수 있는 주파수 합성기를 갖는 통신 시스템에 관한 것이다.
본 분야에서 알려진 바와 같이, 통신 시스템의 데이터 전송 방식은 송신기 및 수신기에서 사용되는 데이터 샘플링 클럭들의 운영 방식에 따라, 싱크로노스(synchronous) 전송방식, 메조크로노스(mesochronous)전송방식, 또는 플레지오크로노스(plesiochronous) 전송방식으로 나뉘어질 수 있다.
예를 들어, 플레지오크로노스 전송방식을 취하는 통신 시스템의 경우에 송신단과 수신단 사이의 주파수 옵셋(offset)은 사양(specification) 내에서 정의되어 있다. 예컨대 시리얼 에이티에이(Serial-ATA)와 같은 통신 시스템의 경우에 출력 클럭 즉 데이터 샘플링 클럭에 대한 허용 주파수 옵셋은, SSC(Spread Spectrum Clocking)을 제외하고서, ±350ppm이내로 제한되어 있다. 그러한 주파수 오차를 나타내는 주파수 옵셋은 기본적으로 외부의 기준 클럭(reference clock)에 대부분 의존된다. 결국, 기준 클럭에 Δf의 주파수 옵셋이 존재하면, 출력 클럭에도 Δf 만큼의 주파수 옵셋이 그대로 나타나게 된다.
데이터 전송 레이트가 고속화됨에 따라 보다 타이트(tight)해지고 있는 주파수 옵셋 규격을 맞추기 위해서는 통신 시스템 내에 주파수 옵셋의 분포가 허용 치보다 작은 기준 클럭 발생 소자를 채용하여야 한다. 따라서, 주파수 옵셋이 작은 기준 클럭을 생성하는 고가의 수정 발진기(crytal oscillator)가 기준 클럭 발생 소자로서 필요하게 되므로, 통신 시스템의 구현 코스트가 상승된다.
본 발명이 해결하고자 하는 기술적 과제는, 기준 클럭 발생소자의 주파수 옵셋을 보상할 수 있는 통신 시스템을 제공함에 있다.
본 발명이 해결하고자 하는 다른 기술적 과제는, 기준 클럭에 주파수 오차가 발생된 경우에도 규정된 주파수의 출력 클럭을 생성할 수 있는 주파수 합성기를 갖는 통신 시스템을 제공함에 있다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 주파수 허용 오차를 상대적으로 크게 갖는 기준 클럭을 생성하는 외부 기준 클럭 발생기를 채용할 경우에도 데이터 통신의 비트 에러율을 저하시키지 않는 데이터 트랜시버 장비를 제공함에 있다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 상대적으로 저가의 기준 클럭 발생기를 채용하는 것이 가능하도록 함에 의해, 주파수 합성기 또는 통신 시스템의 구현 비용을 낮출 수 있는 주파수 옵셋 보상 방법을 제공함에 있다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 통신 시스템의 제조비용을 줄이기 위해 주파수 오차가 비교적 큰 기준 클럭을 생성하는 외부 기준 클럭 발생소자를 채용할 수 있는 통신 시스템을 제공함에 있다.
본 발명의 해결하고자 하는 또 다른 기술적 과제는, 데이터의 송수신에 필요한 출력 클럭의 설정 주파수 규격을 만족시키면서도 기준 클럭의 주파수 오차를 상대적으로 더 허용할 수 있는 개선된 데이터 통신 시스템 및 주파수 옵셋 보상 방법을 제공함에 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 실시 예의 일 양상에 따른통신 시스템은, 프랙셔널 엔(N) 타입의 주파수 합성기와; 상기 주파수 합성기로 인가되는 기준 클럭에 주파수 옵셋이 존재하는 경우에도 설정된 출력 클럭의 주파수가 얻어지도록 하기 위해, 상기 기준 클럭의 주파수 옵셋 값을 측정하고 그 측정된 주파수 옵셋 값에 따른 주파수 조절 데이터를 상기 주파수 합성기로 제공하는 주파수 조절 데이터 생성부를 구비한다.
본 발명의 실시 예에서, 상기 주파수 조절 데이터 생성부는:
수신 데이터를 수신하는 위상 동기 루프를 통해 수신 클럭을 복구하고 그 복구된 수신 클럭을 사용하여 상기 수신 데이터를 복원하는 클럭 데이터 복구부와;
상기 기준 클럭에 대한 주파수 옵셋을 측정하기 위해 상기 수신 클럭의 주파수와 상기 주파수 합성기의 상기 출력 클럭의 주파수를 서로 비교하는 주파수 비교기와;
상기 주파수 비교기의 출력을 필터링하여 상기 주파수 조절 데이터를 출력하는 필터링부를 구비할 수 있다.
본 발명의 실시 예에서, 상기 주파수 조절 데이터 생성부는:
수신 데이터를 수신하는 위상 동기 루프를 통해 수신 클럭을 복구하고 그 복구된 수신 클럭을 사용하여 상기 수신 데이터를 복원하는 클럭 데이터 복구부와;
상기 기준 클럭에 대한 주파수 옵셋을 측정하기 위해 상기 수신 클럭의 주파수와 상기 주파수 합성기의 상기 출력 클럭의 주파수를 서로 비교하는 주파수 비교기와;
상기 주파수 비교기의 출력을 필터링하여 상기 주파수 조절 데이터를 생성하는 필터링부와;
상기 주파수 조절 데이터를 불휘발적으로 저장하는 저장부와;
스위칭 제어신호에 응답하여 상기 저장부에 저장된 상기 주파수 조절 데이터를 상기 주파수 합성기로 제공하는 스위칭부를 구비할 수 있다.
본 발명의 실시 예에서, 상기 주파수 조절 데이터 생성부는:
상기 주파수 합성기의 출력 클럭을 이용하여 수신 데이터를 복원하고 상기 출력 클럭의 주파수와 상기 수신 데이터의 주파수를 서로 비교하는 클럭 데이터 복구부와;
상기 클럭 데이터 복구부의 비교 출력을 필터링하여 상기 주파수 조절 데이터를 출력하는 필터링부를 구비할 수 있다.
본 발명의 실시 예에서, 상기 주파수 조절 데이터 생성부는:
상기 주파수 합성기의 출력 클럭을 이용하여 수신 데이터를 복원하고 상기 출력 클럭의 주파수와 상기 수신 데이터의 주파수를 서로 비교하는 클럭 데이터 복구부와;
상기 클럭 데이터 복구부의 비교 출력을 필터링하여 상기 주파수 조절 데이터를 출력하는 필터링부와;
상기 주파수 조절 데이터를 불휘발적으로 저장하는 저장부와;
스위칭 제어신호에 응답하여 상기 저장부에 저장된 상기 주파수 조절 데이터를 상기 주파수 합성기로 제공하는 스위칭부를 구비할 수 있다.
본 발명의 실시 예에서, 상기 주파수 조절 데이터 생성부는:
상기 기준 클럭에 대한 주파수 옵셋을 측정하기 위해 테스트 수신 데이터의 주파수와 상기 주파수 합성기의 출력 클럭의 주파수를 서로 비교하는 주파수 비교기와;
상기 주파수 비교기의 출력을 필터링하여 상기 주파수 조절 데이터를 생성하는 필터링부를 구비할 수 있다.
본 발명의 실시 예에서, 상기 주파수 조절 데이터 생성부는:
상기 기준 클럭에 대한 주파수 옵셋을 측정하기 위해 테스트 수신 데이터의 주파수와 상기 주파수 합성기의 출력 클럭의 주파수를 서로 비교하는 주파수 비교기와;
상기 주파수 비교기의 출력을 필터링하여 상기 주파수 조절 데이터를 생성하는 필터링부와;
상기 주파수 조절 데이터를 불휘발적으로 저장하는 저장부와;
스위칭 제어신호에 응답하여 상기 저장부에 저장된 상기 주파수 조절 데이터를 상기 주파수 합성기로 제공하는 스위칭부를 구비할 수 있다.
본 발명의 실시 예에서, 상기 주파수 합성기는:
스케일링 제어신호에 응답하여 상기 출력 클럭을 가변적으로 분주하는 분주기를 가지며, 상기 기준 클럭을 체배하여 상기 출력 클럭을 생성하는 프랙셔널 엔 위상 동기 루프와;
상기 주파수 조절 데이터에 응답하여 상기 스케일링 제어신호를 생성하는 시그마-델타 변조기를 포함할 수 있다.
본 발명의 실시 예에서, 상기 프랙셔널 엔 위상 동기 루프는:
상기 기준 클럭과 상기 출력 클럭의 피드백 클럭을 비교하여 위상차 검출 신호를 생성하는 위상 주파수 검출기와;
상기 위상 주파수 검출기의 상기 위상차 검출 신호에 응답하여 펌핑 출력을 생성하는 차아지 펌프와;
상기 차아지 펌프의 상기 펌핑 출력을 로우 패스 필터링하여 가변 제어전압을 출력하는 루프 필터와;
상기 루프 필터의 상기 가변 제어전압에 응답하여 발진을 행함에 의해 상기 출력 클럭이 추종적으로 생성되도록 하는 전압 제어 발진기와;
상기 스케일링 제어신호에 응답하여 상기 출력 클럭을 가변적으로 분주함에 의해 상기 피드백 클럭이 출력되도록 하는 분주기를 구비할 수 있다.
본 발명의 실시 예의 다른 양상에 따라, 기준 클럭을 수신하여 출력 클럭을 생성하는 프랙셔널 엔(N) 타입의 주파수 합성기를 제어하는 방법은:
상기 주파수 합성기로 인가되는 기준 클럭에 주파수 옵셋이 존재하는 경우에도 설정된 출력 클럭의 주파수가 얻어지도록 하기 위해, 상기 기준 클럭의 주파수 옵셋 값을 온도에 따라 측정하는 단계와;
상기 측정된 주파수 옵셋 값에 따른 주파수 조절 데이터를 상기 주파수 합성기로 인가하는 단계를 포함한다.
본 발명의 실시 예에서, 상기 주파수 합성기 내의 시그마-델타 변조기는 상기 주파수 조절 데이터에 응답하여 상기 출력 클럭을 가변적으로 분주하기 위한 스케일링 제어신호를 생성할 수 있다.
본 발명의 실시 예에서, 상기 스케일링 제어신호는 상기 주파수 합성기 내의 프랙셔널 엔 위상 동기 루프를 구성하는 분주기에 인가되어 상기 출력 클럭이 상기 기준 클럭의 주파수 옵셋을 보정한 설정된 체배 클럭으로서 나타나도록 할 수 있다.
본 발명의 실시 예에서, 상기 측정된 주파수 옵셋 값에 따른 주파수 조절 데이터를 온도별로 저장하는 단계가 더 포함될 수 있다.
본 발명의 실시 예에 따르면, 주파수 오차가 비교적 큰 기준 클럭을 생성하는 외부 기준 클럭 발생소자를 통신 시스템에 채용하는 것도 가능해지므로, 통신 시스템의 제조비용이 낮아진다.
도 1은 본 발명의 제1 실시 예에 따른 통신 시스템의 블록도
도 2는 도 1중 주파수 합성기의 일 구현 예를 보여주는 도면
도 3은 도 2중 시그마-델타 변조기의 일 구현 예를 보여주는 도면
도 4는 도 2중 분주기의 일 구현 예를 보여주는 도면
도 5는 도 2중 위상 주파수 검출기의 일 구현 예를 보여주는 도면
도 6은 도 1중 클럭 데이터 복구부의 일 구현 예를 보여주는 도면
도 7은 본 발명의 제2 실시 예에 따른 통신 시스템의 블록도
도 8은 본 발명의 제3 실시 예에 따른 통신 시스템의 블록도
도 9는 본 발명의 실시 예들에 따른 통신 시스템을 포함하는 데이터 트랜시버 장비의 블록도
위와 같은 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예들은, 이해의 편의를 제공할 의도 이외에는 다른 의도 없이, 개시된 내용이 보다 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 소자 또는 라인들이 대상 소자 블록에 연결 된다 라고 언급된 경우에 그것은 직접적인 연결뿐만 아니라 어떤 다른 소자를 통해 대상 소자 블록에 간접적으로 연결된 의미까지도 포함한다.
또한, 각 도면에서 제시된 동일 또는 유사한 참조 부호는 동일 또는 유사한 구성 요소를 가급적 나타내고 있다. 일부 도면들에 있어서, 소자 및 라인들의 연결관계는 기술적 내용의 효과적인 설명을 위해 나타나 있을 뿐, 타의 소자나 회로블록들이 더 구비될 수 있다.
여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함될 수 있음을 유의하라.
먼저, 도 1은 본 발명의 제1 실시 예에 따른 통신 시스템의 블록도이다.
도면을 참조하면, 프랙셔널 엔(N) 타입의 주파수 합성기(100)와, 주파수 조절 데이터 생성부(300,400, 및 500을 포함)는 통신 시스템을 구성한다.
상기 주파수 조절 데이터 생성부(300,400, 및 500)는, 상기 주파수 합성기(100)로 인가되는 기준 클럭(REF_CLK)에 주파수 옵셋이 존재하는 경우에도 설정된 출력 클럭(TX_CLK)의 주파수가 얻어지도록 하기 위해, 상기 기준 클럭(REF_CLK)의 주파수 옵셋 값을 측정하고 그 측정된 주파수 옵셋 값에 따른 주파수 조절 데이터(K)를 상기 주파수 합성기(100)로 제공한다.
도 1에서, 상기 주파수 조절 데이터 생성부는, 수신 데이터(RX_DATA)를 수신하는 위상 동기 루프(310)를 통해 수신 클럭(RX_CLK)을 복구하고 그 복구된 수신 클럭(RX_CLK)을 사용하여 상기 수신 데이터(RX_DATA)를 복원하는 클럭 데이터 복구부(300)와, 상기 기준 클럭(REF_CLK)에 대한 주파수 옵셋을 측정하기 위해 상기 수신 클럭(RX_CLK)의 주파수와 상기 주파수 합성기(100)의 상기 출력 클럭(TX_CLK)의 주파수를 서로 비교하는 주파수 비교기(400)와, 상기 주파수 비교기(400)의 출력(FU/FD)을 필터링하여 상기 주파수 조절 데이터(K)를 출력하는 필터링부(500)를 기본적으로 구비할 수 있다.
또한, 추가적으로, 상기 주파수 조절 데이터(K)를 불휘발적으로 저장하는 저장부(700)와, 스위칭 제어신호(K_CON)에 응답하여 상기 저장부(700)에 저장된 상기 주파수 조절 데이터(K)를 상기 주파수 합성기(100)로 제공하는 스위칭부(600)가 상기 주파수 조절 데이터 생성부에 더 구비될 수 있다.
도 1의 경우에, 주파수 옵셋이 상대적으로 큰, 저가의 기준 클럭 발생기(102)가 통신 시스템 내에 채용될 수 있다. 왜냐하면, 프랙셔널 엔(N) 타입의 주파수 합성기(100)에 상기 기준 클럭의 주파수 옵셋을 보상하는 주파수 조절 데이터(K)를 상기 주파수 조절 데이터 생성부가 인가하기 때문이다. 그러므로, 통신 시스템의 제조 코스트가 낮아진다.
결국, 상기 기준 클럭(REF_CLK)의 주파수 옵셋 값을 측정하고 그 측정된 주파수 옵셋 값 만큼 보상되도록 함에 의해, 상기 주파수 합성기(100)로 인가되는 기준 클럭(REF_CLK)에 주파수 옵셋이 특정한 통신 규격의 최대 허용치 이상으로 존재하는 경우에도 정의된 최대 허용치 이내의 주파수 옵셋을 갖는 출력 클럭(TX_CLK)을 얻을 수 있게 된다.
이와 같이, 기준 클럭의 주파수 옵셋을 보상하는 경우에, 수정 발진기(crytal oscillator)등으로 구현될 수 있는 기준 클럭 발생기(102)를 통신 시스템 내에 보다 저비용으로 채용할 수 있다.
상기 프랙셔널 엔(N) 타입의 주파수 합성기(100)는 도 2에서 보다 상세히 보여진다.
도 1중 주파수 합성기의 일 구현 예를 보여주는 도 2를 참조하면, 프랙셔널 엔 위상 동기 루프(Fractional-N PLL)와 시그마-델타 변조기(170)로 이루어진 주파수 합성기의 구성블록이 나타나 있다.
도 2에서, 시그마-델타 변조기(170)는 상기 주파수 조절 데이터(K)에 응답하여 스케일링 제어신호(SC)를 생성한다. 여기서, 스케일링 제어신호(SC)는 분주기(160)의 분주 비를 제어하는데 사용되는 신호이다.
상기 프랙셔널 엔(N) 위상 동기 루프(Fractional-N PLL)는 상기 스케일링 제어신호(SC)에 응답하여 상기 출력 클럭(TX_CLK)을 가변적으로 분주하는 분주기(160)를 가지며, 상기 기준 클럭(REF_CLK)을 체배하여 상기 출력 클럭(TX_CLK)을 생성한다.
도 2에서, 상기 프랙셔널 엔 위상 동기 루프(Fractional-N PLL)는, 위상 주파수 검출기(PFD:120), 차아지 펌프(CP:130), 루프 필터(LF:140), 전압 제어 발진기(VCO:150), 및 분주기(160)로 구성된다.
상기 위상 주파수 검출기(120)는 상기 기준 클럭(REF_CLK:F1)과 상기 출력 클럭의 피드백 클럭(F2)을 비교하여 위상차 검출 신호(UP/DOWN)를 생성한다.
상기 차아지 펌프(130)는 상기 위상 주파수 검출기(120)의 상기 위상차 검출 신호(UP/DOWN)에 응답하여 펌핑 출력(IPO)을 생성한다. 여기서, 상기 펌핑 출력(IPO)은 차아지 펌프(130)의 충전 또는 방전 동작에 의해 생성되는 전류일 수 있다.
상기 루프 필터(140)는 상기 차아지 펌프(130)의 상기 펌핑 출력(IPO)을 로우 패스 필터링하여 가변 제어전압(VC)을 출력한다. 여기서, 상기 가변 제어전압(VC)은 상기 펌핑 출력(IPO)을 저항(R) 및 커패시터들(C1,C2)로써 적분함에 의해 얻어진 전압이다.
상기 전압 제어 발진기(150)는 상기 루프 필터(140)의 상기 가변 제어전압(VC)에 응답하여 발진을 행함에 의해 상기 출력 클럭(TX_CLK)이 추종적으로 생성되도록 한다.
상기 분주기(160)는 상기 스케일링 제어신호(SC)에 응답하여 상기 출력 클럭(TX_CLK:F3)을 가변적으로 분주함에 의해 상기 피드백 클럭(F2)이 출력되도록 한다.
도 2와 같은 주파수 합성기(100)를 갖는 도 1의 통신 시스템에서는, 출력 클럭(TX_CLK)의 주파수 옵셋이 설정된 사양을 만족하는 가운데, 기준 클럭 발생기(102)의 주파수 옵셋을 보다 더 허용할 수 있도록 함에 의해, 기준 클럭 발생기(102)의 구현 비용을 낮춘다.
이를 위해, 주파수 합성기(100)내에 상기 프랙셔널 엔(N) 위상 동기 루프(Fractional-N PLL)를 채용하여, 기준 클럭의 주파수 옵셋을 상쇄시킨다. 예를 들어, CMU(clock multiplication unit)로서 기능 하는 상기 주파수 합성기(100)의 출력 클럭(TX_CLK)이 1.5GHz의 주파수를 사양(Specification)에서 가져야 한다고 하고, 기준 클럭(REF_CLK)이 25MHz+10000ppm(주파수 옵셋:Δf)의 주파수를 출력한다고 하자. 그러한 경우에 기준 클럭은 실제로 25.25MHz가 되므로, 상기 프랙셔널 엔(N) 위상 동기 루프에서 1.5G/25MHz 배 만큼 체배 동작이 이루어지게 하는 것이 아니라, 1.5G/25.25MHz 배 만큼 체배 동작이 이루어지게 하여, 출력 클럭(TX_CLK)의 주파수가 1.5GHz로써 생성되도록 한다.
다시 말하면, 도 2의 분주기(160)가 기준 클럭(REF_CLK)의 옵셋 주파수(Δf)를 기준 클럭(REF_CLK)의 주파수에 더하여 분주하면, 출력 클럭(TX_CLK)은 M(체배율)x f(기준 클럭의 규정 주파수)의 주파수로 나타나므로, 출력 클럭(TX_CLK)에는 기준 클럭의 옵셋 주파수(Δf)가 제거됨을 알 수 있다. 상기한 예에서와 같이, 1.5G/25.25MHz 배 만큼의 체배 동작은 상기 주파수 조절 데이터(K)에 의해 제어된다. 결국, 상기 주파수 조절 데이터(K)에 의존하여 상기 스케일링 제어신호(SC)가 생성되면, 상기 분주기(160)는 상기 스케일링 제어신호(SC)에 응답하여 프랙셔널 분주 비로써 상기 출력 클럭(F3)을 분주한다.
상기 주파수 조절 데이터(K)에 응답하여 상기 스케일링 제어신호(SC)를 생성하는 시그마-델타 변조기(170)의 예는 도 3에 나타나 있다.
도 3은 도 2중 시그마-델타 변조기의 일 구현 예를 보여준다. 도면에서, 상기 시그마-델타 변조기(170)는 누산기(accumulator)들(171,173,175)로 구성된 3 단계 누산기 블록과, 지연기들(172,174,176)을 갖는다. 또한, 상기 시그마-델타 변조기(170)는 상기 분주기(160)로 스케일링 제어신호(SC)를 제공하기 위해, 디퍼런서(differencer)(177)와 엔코딩부(encoding unit:178)를 포함한다.
상기 주파수 조절 데이터(K)가 m(m은 2이상의 자연수)비트로서 누산기(171)에 인가되면, 상기 누산기들(171,173,175)의 각각의 캐리 비트(MSB)의 출력들(C1,C2,C3)은 상기 디퍼런서(177)에 인가된다. 여기서, 상기 m 비트는 상기 누산기들(171,173,175) 각각의 비트 사이즈에 대응되어 설정된다.
본 발명의 실시 예에서는 상기 시그마-델타 변조기(170)가 3단의 누산기 블록으로 구성되었으나, 이에 한정됨이 없이 단수의 가감이 이루어질 수 있음은 물론이며, 다른 형태의 변조기가 채용될 수도 있을 것이다.
도 4는 도 2중 분주기의 일 구현 예를 보여준다. 도면에서, 분주기(160)는 스위칭부(205), 제1,2 분주기(210,220), 콘트롤 유닛(230), 및 선택기(240)를 포함한다.
결국, 상기 분주기(160)는 프랙셔널-N 주파수 합성에 사용되는 시그마-델타 변조기(170)로부터 인가되는 상기 스케일링 제어신호(SC)에 따라 복수 개의 분주율을 갖게 된다.
상기 콘트롤 유닛(230)은 상기 스케일링 제어 신호(SC)에 응답하여 모드 제어신호(MC)를 생성한다.
상기 스위칭부(205)는 상기 콘트롤 유닛(230)으로부터 인가되는 상기 모드 제어신호(MC)에 응답하여 상기 출력 클럭(TX_CLK)을 상기 제1,2 분주기(210,220)중의 하나에 스위칭한다. M을 59라고 할 경우에 상기 제1 분주기(210)는 59의 분주비를 갖는 분주기가 되고, 상기 제2 분주기(220)는 60의 분주비를 갖는 분주기가 된다.
상기 선택기(240)는 선택단(SEL)으로 인가되는 상기 모드 제어신호(MC)에 응답하여 상기 제1,2 분주기(210,220)의 출력 신호들 중에서 하나를 선택한다. 상기 선택기(240)의 출력(F2)은 도 2의 위상 주파수 검출기(120)로 인가된다.
상기 분주기(160)의 분주비가 60(1.5G/25MHz=60)이라고 하면, 10번의 분주 동작 중에서 9번은 60의 분주비로서 분주하고 1번은 59의 분주비로서 분주하면, 59.9의 분주비로서 분주동작이 행해지는 셈이다. 이와 같은 분주기(160)의 프랙셔널 분주 동작에 의해 상기 기준 클럭(REF_CLK)의 오프셋 주파수(Δf)가 상쇄된 출력 클럭(TX_CLK)이 상기 주파수 합성기(100)에서 생성되므로, 기준 클럭 발생소자로서의 상기 발진기(102)는 보다 더 저렴한 코스트로써 마련될 수 있다.
도 5는 도 2중 위상 주파수 검출기의 일 구현 예를 보여주는 도면이다. 도 5에서, 위상 주파수 검출기(120)는, 리셋 단(RESET)을 각기 갖는 D-플립플롭들(410, 420)과, 상기 위상차 검출 신호(UP/DOWN)를 수신하여 앤드(AND)응답을 생성하는 앤드 게이트(430)와, 상기 앤드 게이트(430)의 게이팅 출력을 일정 타임 지연하여 상기 리셋 단(RESET)에 리셋 신호를 인가하는 지연기(440)를 포함한다. 상기 D-플립플롭들(410, 420)의 출력단(Q)에서 각기 출력되는 상기 위상차 검출 신호(UP/DOWN)는 도 2의 차아지 펌프(130)에도 인가된다. 본 실시 예의 경우에는 도 5와 같은 회로 구성을 상기 위상 주파수 검출기의 예로써 들었지만, 이에 한정됨이 없이 타의 회로 구성으로서도 위상 주파수 검출 기능을 구현할 수 있음은 물론이다.
도 6은 도 1중 클럭 데이터 복구부의 일 구현 예를 보여주는 도면이다. 본 발명의 실시 예에서, 상기 클럭 데이터 복구부(300)는 상기 주파수 조절 데이터 생성부의 일부를 구성하는 회로 블록으로서, 복구된 수신 클럭(RX_CLK)을 제공한다. 결국, 본 발명의 실시 예에서는 장비 내에 별도의 하드웨어를 추가함이 없이 이미 구현되어 있는 회로 블록을 기준 클럭의 주파수 옵셋을 측정하기 위해 이용하는 것이다. 도면을 참조하면, 도 2의 구성과 유사하게, 위상 주파수 검출기(312), 차아지 펌프(314), 루프 필터(316), 제1,2 전압 제어 발진기(318,322), 및 분주기(320)로 구성된 위상 동기 루프(PLL:310)가 상기 클럭 데이터 복구부(300)에 포함된다.
상기 FIFO 메모리(324)는 상기 제2 전압 발진기(322)로부터 출력되는 상기 수신 클럭(RX_CLK)에 응답하여 상기 수신 데이터(RX_DATA)를 저장하고 복원된 데이터(RDATA)를 출력한다. 여기서, 정상 동작의 경우에 상기 복원된 데이터(RDATA)는 상기 전송 데이터(TX_DATA)와 동일한 데이터가 된다.
본 발명의 실시 예에서는 상기 제2 전압 제어 발진기(322)로부터 출력되는 수신 클럭(RX_CLK)을 이용한다. 상기 수신 클럭(RX_CLK)은 도 1의 주파수 비교기(400)로 인가되어, 상기 출력 클럭(TX_CLK)과 비교된다. 결국, 도 1의 주파수 비교기(400)의 출력(FU/FD)은 상기 기준 클럭(REF_CLK)의 주파수 옵셋을 순시적으로 나타내는 것이므로, 상기 주파수 조절 데이터(K)는 상기 출력(FU/FD)을 필터링함에 의해 생성된다.
여기서, 상기 기준 클럭(REF_CLK)의 주파수 옵셋은 정해진 값이 아니라 소자의 특성에 따른 분포로 나타나기 때문에 기준 클럭 발생 소자마다 각기 다르다. 그러므로, 도 1의 예에서는 상기 주파수 비교기(400)와 필터링부(500)를 이용하여 주파수 옵셋의 정도를 측정한다. 이와 같이 측정된 주파수 옵셋은 자주 변하는 것이 아니기 때문에, 도 1의 저장부(700)에 주파수 옵셋 값을 저장할 수 있다. 결국, 통신 시스템의 구성 초기에 측정 모드에서 정확한 주파수를 갖는 테스트 데이터를 이용하여 일단 한번 주파수 옵셋을 측정하고, 불휘발적으로 데이터를 저장하는 플래시 메모리 등과 같은 저장부(700)에 저장하여 두면, 저장부(700)의 출력(K_M)이 상기 주파수 조절 데이터(K)로서 영구적으로 제공된다. 스위칭부(600)는 측정 모드에서 스위칭 제어신호(K_CON)에 응답하여 스위치(SW)를 제1 선택 입력단(a)에 스위칭한다. 이에 따라 필터링부(500)의 출력(K_C)이 상기 주파수 조절 데이터(K)로서 제공된다. 한편, 측정 모드에서의 동작이 끝나면 상기 스위칭부(600)는 상기 스위칭 제어신호(K_CON)에 응답하여 스위치(SW)를 제2 선택 입력단(b)에 스위칭한다. 이에 따라 저장부(700)의 출력(K_M)이 상기 주파수 조절 데이터(K)로서 제공된다. 상기 필터링부(500)는 어큐뮬레이터로서 구현될 수 있으며, 평균값을 얻기 위한 회로블록이다.
상기 저장부(700)에 불휘발적으로 저장되는 상기 주파수 조절 데이터(K)는 기준 클럭 발생 소자의 교체가 있을 때까지는 기준 클럭의 주파수 옵셋을 보상하기 위해 영구적으로 사용될 수 있다. 통신 시스템의 측정 모드의 동작이 끝나고 정상 동작 즉 파워 업 동작시에는 상기한 바와 같은 주파수 비교 동작은 필요 없으며, 상기 저장부(700)에 저장된 주파수 조절 데이터(K_M)가 실제의 주파수 조절 데이터(K)로서 이용된다.
도 1을 통하여 설명된 제1 실시 예에서는 상기 주파수 조절 데이터 생성부가 PLL(310)을 갖는 클럭 데이터 복구부(300), 주파수 비교기(400), 및 필터링부(500)로 구성된 경우이다. 그렇지만, 상기 주파수 조절 데이터 생성부의 구현 형태는 도 7 및 도 8에서와 같이 다양하게 나타날 수 있다.
도 7은 본 발명의 제2 실시 예에 따른 통신 시스템의 블록도이고, 도 8은 본 발명의 제3 실시 예에 따른 통신 시스템의 블록도이다.
먼저, 도 7을 참조하면, 주파수 조절 데이터 생성부가, 클럭 데이터 복구부(302), 필터링부(500), 저장부(700), 및 스위칭부(600)로써 구성된 예가 보여진다.
상기 클럭 데이터 복구부(302)는 상기 주파수 합성기(100)의 출력 클럭(TX_CLK)을 수신 클럭으로서 받아 수신 데이터(RX_DATA)를 전송 데이터(TX_DATA)로 복원하고 상기 출력 클럭(TX_CLK)의 주파수와 상기 수신 데이터(RX_DATA)의 주파수를 서로 비교한다.
상기 필터링부(500)는 상기 클럭 데이터 복구부(302)의 비교 출력(FU/FD)을 필터링하여 상기 주파수 조절 데이터(K_C)를 출력한다.
상기 저장부(700)는 상기 주파수 조절 데이터(K_M)를 불휘발적으로 저장한다.
상기 스위칭부(600)는 정상 동작 시에 스위칭 제어신호(K_CON)에 응답하여 상기 저장부(700)에 저장된 상기 주파수 조절 데이터(K)를 상기 주파수 합성기(100)로 제공한다.
상기 주파수 합성기(100)는 상기 주파수 조절 데이터(K)에 따라 기준 클럭(REF_CLK)의 주파수 옵셋이 보상된 출력 클럭(TX_CLK)을 생성한다. 그러므로, 수정 발진기 등으로 구성되는 상기 기준 클럭 발생소자(102)를 보다 저렴한 비용으로 구현할 수 있다.
도 7의 경우에 상기 클럭 데이터 복구부(302)는 오버 샘플링(oversampling) CDR 이나 위상 보간(phase interpolator) CDR의 형태로 구성된 것이다. 결국, 하나의 주파수 합성기(100)를 사용하여 시리얼라이저(200)와 RX CDR(302)를 모두 구동하는 경우에, CDR(302)자체에서 상기 출력 클럭(TX_CLK)과 수신되어지는 수신 데이터(RX_DATA)간의 주파수를 비교한 비교 출력(FU/FD)이 얻어질 수 있다.
도 8을 참조하면, 주파수 조절 데이터 생성부가, 주파수 비교기(400), 필터링부(500), 저장부(700), 및 스위칭부(600)로써 구성된 예가 보여진다.
상기 주파수 비교기(400)는, 상기 기준 클럭(REF_CLK)에 대한 주파수 옵셋을 측정하기 위해 테스트 수신 데이터(RX_DATA)의 주파수와 상기 주파수 합성기(100)의 출력 클럭(TX_CLK)의 주파수를 서로 비교한다.
상기 필터링부(500)는 상기 주파수 비교기(400)의 출력(FU/FD)을 필터링하여 상기 주파수 조절 데이터(K_C)를 생성한다.
상기 저장부(700)는 상기 주파수 조절 데이터(K_M)를 불휘발적으로 저장한다.
상기 스위칭부(600)는 정상 동작 시에 스위칭 제어신호(K_CON)에 응답하여 상기 저장부(700)에 저장된 상기 주파수 조절 데이터(K_M)가 주파수 조절 데이터(K)로서 상기 주파수 합성기(100)로 제공되도록 스위칭한다.
도 8의 경우에는 상기 통신 시스템의 테스트 모드 시에 상기 수신 데이터(RX-DATA)가 통상의 데이터가 아니라 기준 클럭의 주파수 옵셋을 측정하기 위한 테스트 패턴으로서 인가될 수 있다. 결국, 0과 1의 데이터를 교번적으로 인가하면 테스트 클럭이 되는 것이다.
도 1, 도 7, 또는 도 8의 경우에 기준 클럭의 주파수 옵셋을 보다 정밀하게 측정 및 보상하기 위해 온도 센서가 도 9에서와 같이 구비될 수 있다.
도 9는 본 발명의 실시 예들에 따른 통신 시스템을 포함하는 데이터 트랜시버 장비의 블록도이다.
도 9를 참조하면, 데이터 트랜시버 장비는, 데이터 송수신부(10)와, 온도 센서(850)와, 저장부(700)와, 제어부(800)를 포함할 수 있다.
상기 데이터 송수신부(10)는 기본적으로 데이터 트랜시버로서의 기능을 수행하며, 본 발명의 실시 예들에서 보여지는 바와 같이, 프랙셔널 엔(N) 타입의 주파수 합성기와, 상기 주파수 합성기로 인가되는 기준 클럭에 주파수 옵셋이 존재하는 경우에도 설정된 출력 클럭의 주파수가 얻어지도록 하기 위해, 상기 기준 클럭의 주파수 옵셋 값을 측정하고 그 측정된 주파수 옵셋 값에 따른 주파수 조절 데이터를 생성하는 주파수 조절 데이터 생성부를 포함하여 구성될 수 있다. 이 경우에, 도 1, 도 7, 또는 도 8에서 보여지는 저장부(700)는 상기 데이터 송수신부(10)의 내부에 포함되지 않으며, 데이터 트랜시버 장비(1000)내에 위치된다.
상기 온도 센서(850)는 반도체 온도 센서 등으로 구현될 수 있으며, 상기 기준 클럭(REF_CLK)을 생성하는 기준 클럭 발생 소자(102)의 근방에 위치되어 실제의 온도를 센싱한다.
상기 저장부(700)는 온도에 따라 변화되는 상기 기준 클럭(REF_CLK)의 주파수 변화율을 룩업 테이블의 형태로 저장한다. 예를 들어, 25℃에서의 주파수 변화율을 0으로 둘 경우에, 50℃에서의 주파수 변화율은 +0.5%로 저장되고, 100℃에서의 주파수 변화율은 +1%로 저장된다. 따라서, 파워 온시에 상기 온도 센서(850)에 의해 측정된 온도가 50℃라면, 상기 +0.5%를 조절하기 위한 상기 주파수 조절 데이터(K_M)가 상기 저장부(700)로부터 출력된다.
상기 제어부(800)는 상기 데이터 송수신부(10)가 정상(nomal)동작을 수행할 시에 측정된 온도 센싱 데이터에 대응되는 상기 주파수 조절 데이터(K_M)가 상기 저장부(700)로부터 출력되어 상기 데이터 송수신부(10)내의 상기 주파수 합성기로 인가되도록 한다. 이를 위해, 상기 제어부(800)는 라인(L1)을 통해 상기 온도 센서(850)의 상기 온도 센싱 데이터(TEMP)를 수신하고, 라인(L3)을 통해 상기 저장부(700)를 제어한다. 또한, 상기 제어부(800)는 라인(L2)를 통해 상기 스위칭 제어신호(K_CON)를 출력한다.
따라서, 상기 저장부(700)가, 예를 들어, 라인(L3)를 통해 50℃의 온도에 대응하여 저장된 주파수 조절 데이터(K_M)를 출력하라는 명령을 수신하는 경우에, 상기 저장부(700)내의 상기 룩업 테이블의 저장영역들 중 대응되는 저장영역이 억세스되어진다. 그러므로, +0.5%의 변화율로 주파수를 조절하기 위한 주파수 조절 데이터(K_M)는 상기 저장부(700)의 라인(L4)를 통해 출력된다. 상기 데이터 송수신부(10)는 상기 라인(L4)와 연결된다. 도 9와 같은 구성의 경우에, 기준 클럭의 주파수 옵셋은 온도에 의한 영향까지도 반영된 것이므로, 주파수 옵셋의 보상이 보다 정밀하게 달성될 수 있다.
이와 같이, 외부 기준 클럭의 주파수가 정해진 표준 규격에서 벗어나더라도 한 번의 보상(compensation)과정을 거치게 되면 장비의 출력은 표준 규격의 주파수를 만족하게 된다. 따라서, 그러한 경우에 주파수 오차가 큰 기준 클럭 발생 소자를 사용할 수 있게 되어 전체 시스템의 코스트가 낮아진다.
상기한 바와 같이, 본 발명의 실시 예들에 따르면, 주파수 오차가 비교적 큰 기준 클럭을 생성하는 외부 기준 클럭 발생소자를 통신 시스템에 채용하는 것이 가능해지므로, 통신 시스템 및 그를 포함하는 장비의 제조비용이 낮아진다.
본 발명의 실시 예들에서는 전송 측의 주파수 합성기에 기준 클럭을 제공하는 기준 클럭 발생 소자의 주파수 옵셋을 보상하는 것에 관하여 주로 설명되었으나, 이에 한정됨이 없이 수신 측의 기준 클럭 발생 소자가 주파수 옵셋을 갖는 경우에도 본 발명의 실시 예들이 확장적으로 적용될 수 있음은 물론이다.
상기한 설명에서는 본 발명의 실시예들을 위주로 도면을 따라 예를 들어 설명하였지만, 본 발명의 기술적 사상의 범위 내에서 본 발명을 다양하게 변형 또는 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이다. 예를 들어, 사안이 다른 경우에 본 발명의 기술적 사상을 벗어남이 없이, 주파수 합성기나 주파수 조절 데이터 생성부의 세부적 회로구성 또는 이와 연결되는 회로 블록들의 배치순서 및 세부 구성을 다양하게 변형 또는 변경할 수 있음은 물론이다.
*도면의 주요 부분에 대한 부호의 설명*
100 : 주파수 합성기 102 : 기준 클럭 발생기
120 : 위상 주파수 검출기 130 : 차아지 펌프
140 : 루프 필터 150 : 전압 제어 발진기(VCO)
160 : 분주기 170 : 시그마-델타 변조기
300: 클럭 데이터 복구부 400: 주파수 비교기

Claims (10)

  1. 프랙셔널 엔(N) 타입의 주파수 합성기와;
    상기 주파수 합성기로 인가되는 기준 클럭에 주파수 옵셋이 존재하는 경우에도 설정된 출력 클럭의 주파수가 얻어지도록 하기 위해, 상기 기준 클럭의 주파수 옵셋 값을 측정하고 그 측정된 주파수 옵셋 값에 따른 주파수 조절 데이터를 상기 주파수 합성기로 제공하는 주파수 조절 데이터 생성부를 구비함을 특징으로 하는 통신 시스템.
  2. 제1항에 있어서, 상기 주파수 조절 데이터 생성부는:
    수신 데이터를 수신하는 위상 동기 루프를 통해 수신 클럭을 복구하고 그 복구된 수신 클럭을 사용하여 상기 수신 데이터를 복원하는 클럭 데이터 복구부와;
    상기 기준 클럭에 대한 주파수 옵셋을 측정하기 위해 상기 수신 클럭의 주파수와 상기 주파수 합성기의 상기 출력 클럭의 주파수를 서로 비교하는 주파수 비교기와;
    상기 주파수 비교기의 출력을 필터링하여 상기 주파수 조절 데이터를 출력하는 필터링부를 구비함을 특징으로 하는 통신 시스템.
  3. 제1항에 있어서, 상기 주파수 조절 데이터 생성부는:
    수신 데이터를 수신하는 위상 동기 루프를 통해 수신 클럭을 복구하고 그 복구된 수신 클럭을 사용하여 상기 수신 데이터를 복원하는 클럭 데이터 복구부와;
    상기 기준 클럭에 대한 주파수 옵셋을 측정하기 위해 상기 수신 클럭의 주파수와 상기 주파수 합성기의 상기 출력 클럭의 주파수를 서로 비교하는 주파수 비교기와;
    상기 주파수 비교기의 출력을 필터링하여 상기 주파수 조절 데이터를 생성하는 필터링부와;
    상기 주파수 조절 데이터를 불휘발적으로 저장하는 저장부와;
    스위칭 제어신호에 응답하여 상기 저장부에 저장된 상기 주파수 조절 데이터를 상기 주파수 합성기로 제공하는 스위칭부를 구비함을 특징으로 하는 통신 시스템.
  4. 제1항에 있어서, 상기 주파수 조절 데이터 생성부는:
    상기 주파수 합성기의 출력 클럭을 이용하여 수신 데이터를 복원하고 상기 출력 클럭의 주파수와 상기 수신 데이터의 주파수를 서로 비교하는 클럭 데이터 복구부와;
    상기 클럭 데이터 복구부의 비교 출력을 필터링하여 상기 주파수 조절 데이터를 출력하는 필터링부를 구비함을 특징으로 하는 통신 시스템.
  5. 제1항에 있어서, 상기 주파수 조절 데이터 생성부는:
    상기 주파수 합성기의 출력 클럭을 이용하여 수신 데이터를 복원하고 상기 출력 클럭의 주파수와 상기 수신 데이터의 주파수를 서로 비교하는 클럭 데이터 복구부와;
    상기 클럭 데이터 복구부의 비교 출력을 필터링하여 상기 주파수 조절 데이터를 출력하는 필터링부와;
    상기 주파수 조절 데이터를 불휘발적으로 저장하는 저장부와;
    스위칭 제어신호에 응답하여 상기 저장부에 저장된 상기 주파수 조절 데이터를 상기 주파수 합성기로 제공하는 스위칭부를 구비함을 특징으로 하는 통신 시스템.
  6. 제1항에 있어서, 상기 주파수 조절 데이터 생성부는:
    상기 기준 클럭에 대한 주파수 옵셋을 측정하기 위해 측정 모드에서 인가되는 테스트 수신 데이터의 주파수와 상기 주파수 합성기의 출력 클럭의 주파수를 서로 비교하는 주파수 비교기와;
    상기 주파수 비교기의 출력을 필터링하여 상기 주파수 조절 데이터를 생성하는 필터링부를 구비함을 특징으로 하는 통신 시스템.
  7. 제1항에 있어서, 상기 주파수 조절 데이터 생성부는:
    상기 기준 클럭에 대한 주파수 옵셋을 측정하기 위해 측정 모드에서 인가되는 테스트 수신 데이터의 주파수와 상기 주파수 합성기의 출력 클럭의 주파수를 서로 비교하는 주파수 비교기와;
    상기 주파수 비교기의 출력을 필터링하여 상기 주파수 조절 데이터를 생성하는 필터링부와;
    상기 주파수 조절 데이터를 불휘발적으로 저장하는 저장부와;
    스위칭 제어신호에 응답하여 상기 저장부에 저장된 상기 주파수 조절 데이터를 상기 주파수 합성기로 제공하는 스위칭부를 구비함을 특징으로 하는 통신 시스템.
  8. 제1항에 있어서, 상기 주파수 합성기는:
    스케일링 제어신호에 응답하여 상기 출력 클럭을 가변적으로 분주하는 분주기를 가지며, 상기 기준 클럭을 체배하여 상기 출력 클럭을 생성하는 프랙셔널 엔 위상 동기 루프와;
    상기 주파수 조절 데이터에 응답하여 상기 스케일링 제어신호를 생성하는 시그마-델타 변조기를 포함함을 특징으로 하는 통신 시스템.
  9. 제8항에 있어서, 상기 프랙셔널 엔 위상 동기 루프는:
    상기 기준 클럭과 상기 출력 클럭의 피드백 클럭을 비교하여 위상차 검출 신호를 생성하는 위상 주파수 검출기와;
    상기 위상 주파수 검출기의 상기 위상차 검출 신호에 응답하여 펌핑 출력을 생성하는 차아지 펌프와;
    상기 차아지 펌프의 상기 펌핑 출력을 로우 패스 필터링하여 가변 제어전압을 출력하는 루프 필터와;
    상기 루프 필터의 상기 가변 제어전압에 응답하여 발진을 행함에 의해 상기 출력 클럭이 추종적으로 생성되도록 하는 전압 제어 발진기와;
    상기 스케일링 제어신호에 응답하여 상기 출력 클럭을 가변적으로 분주함에 의해 상기 피드백 클럭이 출력되도록 하는 분주기를 구비함을 특징으로 하는 통신 시스템.
  10. 기준 클럭을 수신하여 출력 클럭을 생성하는 프랙셔널 엔(N) 타입의 주파수 합성기를 제어하는 방법에 있어서:
    상기 주파수 합성기로 인가되는 기준 클럭에 주파수 옵셋이 존재하는 경우에도 설정된 출력 클럭의 주파수가 얻어지도록 하기 위해, 상기 기준 클럭의 주파수 옵셋 값을 온도에 따라 측정하는 단계와;
    상기 측정된 주파수 옵셋 값에 따른 주파수 조절 데이터를 상기 주파수 합성기로 인가하는 단계를 포함함을 특징으로 하는 방법.
KR1020100008627A 2010-01-29 2010-01-29 기준 클럭 발생소자의 주파수 옵셋을 보상하는 주파수 합성기를 갖는 통신 시스템 및 주파수 옵셋의 보상방법 KR20110088901A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100008627A KR20110088901A (ko) 2010-01-29 2010-01-29 기준 클럭 발생소자의 주파수 옵셋을 보상하는 주파수 합성기를 갖는 통신 시스템 및 주파수 옵셋의 보상방법
US12/914,246 US20110188551A1 (en) 2010-01-29 2010-10-28 Communication system compensating frequency offset of an external reference clock generator, compensation method thereof and data transceiver equipment including the communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100008627A KR20110088901A (ko) 2010-01-29 2010-01-29 기준 클럭 발생소자의 주파수 옵셋을 보상하는 주파수 합성기를 갖는 통신 시스템 및 주파수 옵셋의 보상방법

Publications (1)

Publication Number Publication Date
KR20110088901A true KR20110088901A (ko) 2011-08-04

Family

ID=44341625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100008627A KR20110088901A (ko) 2010-01-29 2010-01-29 기준 클럭 발생소자의 주파수 옵셋을 보상하는 주파수 합성기를 갖는 통신 시스템 및 주파수 옵셋의 보상방법

Country Status (2)

Country Link
US (1) US20110188551A1 (ko)
KR (1) KR20110088901A (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8810290B1 (en) * 2011-01-11 2014-08-19 Hittite Microwave Corporation Fractional phase locked loop having an exact output frequency and phase and method of using the same
KR101994243B1 (ko) * 2012-06-27 2019-06-28 에스케이하이닉스 주식회사 클럭 생성 회로 및 이를 포함하는 반도체 장치
US8664989B1 (en) * 2013-02-07 2014-03-04 Cirrus Logic, Inc. Method to increase frequency resolution of a fractional phase-locked loop
US9231606B2 (en) 2013-08-20 2016-01-05 Skyworks Solutions, Inc. Dither-less error feedback fractional-N frequency synthesizer systems and methods
US9244484B2 (en) 2013-12-11 2016-01-26 International Business Machines Corporation Fractional-N spread spectrum state machine
DE102014109471B4 (de) * 2014-07-07 2018-06-07 Lear Corporation Gmbh Takt-Wiederherstellung mit Frequenzsynchronisation
US10129166B2 (en) 2016-06-21 2018-11-13 Intel Corporation Low latency re-timer
US9991898B1 (en) * 2016-11-16 2018-06-05 Perceptia Devices, Inc. Fractional-N jitter attenuator
CN110719088B (zh) * 2018-07-13 2023-04-07 瑞昱半导体股份有限公司 时钟产生电路与混合式电路
US10972105B1 (en) * 2019-10-21 2021-04-06 Synopsys, Inc. Clock generation and correction circuit
CN111416618A (zh) * 2020-03-24 2020-07-14 中星联华科技（北京）有限公司 一种时钟数据恢复方法及电路
CN114978403B (zh) * 2022-07-29 2022-10-04 深圳市英特瑞半导体科技有限公司 时钟保持相位偏移值测量方法及装置
CN117348686B (zh) * 2023-12-04 2024-04-30 芯海科技（深圳）股份有限公司 时钟信号温漂修正方法、电路、芯片及电子设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6219397B1 (en) * 1998-03-20 2001-04-17 Samsung Electronics Co., Ltd. Low phase noise CMOS fractional-N frequency synthesizer for wireless communications
US6901126B1 (en) * 2000-06-30 2005-05-31 Texas Instruments Incorporated Time division multiplex data recovery system using close loop phase and delay locked loop
US7194059B2 (en) * 2001-08-17 2007-03-20 Zarlink Semiconductor, Inc. Method and apparatus for skip-free retiming transmission of digital information
DE60208771D1 (de) * 2002-11-21 2006-04-06 St Microelectronics Belgium Nv Niederfrequente Selbstkalibrierung einer einen mehrphasigen Takt erzeugenden Phasenregelschleife
US7187241B2 (en) * 2003-05-02 2007-03-06 Silicon Laboratories Inc. Calibration of oscillator devices

Also Published As

Publication number Publication date
US20110188551A1 (en) 2011-08-04

Similar Documents

Publication Publication Date Title
KR20110088901A (ko) 기준 클럭 발생소자의 주파수 옵셋을 보상하는 주파수 합성기를 갖는 통신 시스템 및 주파수 옵셋의 보상방법
JP6664438B2 (ja) クロック同期および周波数変換のための装置および方法
US8791734B1 (en) Cascaded PLL for reducing low-frequency drift in holdover mode
US9503109B2 (en) Apparatus and methods for synchronizing phase-locked loops
US9634678B1 (en) Feedback control system with rising and falling edge detection and correction
US7924965B2 (en) Clock generator, multimodulus frequency divider and deta-sigma modulater thereof
KR100574980B1 (ko) 빠른 주파수 락을 위한 위상 동기 루프
KR101841169B1 (ko) 다중-대역 발진기를 갖는 위상-고정 루프, 및 이를 교정하기 위한 방법
KR100884170B1 (ko) 위상동기루프용 디지털 위상 검출기
US8432231B2 (en) Digital phase-locked loop clock system
US10483990B2 (en) Frequency compensator, electronic device and frequency compensation method
US7986190B1 (en) Jitter attenuation with a fractional-N clock synthesizer
US10320509B2 (en) Fail safe clock buffer and clock generator
KR100547831B1 (ko) 가변 데이터 전송률에 대응이 가능한 클럭 및 데이터 복원장치
US20090284319A1 (en) Phase-locked circuit employing capacitance multiplication
US8243867B2 (en) Receiver and communication system having the same
WO2006045346A1 (en) Fractional frequency synthesizer
EP1371167B1 (en) Fractional-n frequency synthesizer with fractional compensation method
US9385732B2 (en) Synthesizing method of signal having variable frequency and synthesizer of signal having variable frequency
US5936565A (en) Digitally controlled duty cycle integration
CN112994687B (zh) 一种参考时钟信号注入锁相环电路及消除失调方法
KR20110070719A (ko) 타임투디지털 컨버터 및 이를 포함하는 완전디지털 위상고정루프
KR102335966B1 (ko) 위상잠금루프 회로를 이용한 다중 동기신호를 출력하는 다중 전압제어발진기 장치
KR101327100B1 (ko) 주파수 분주기, 이를 포함하는 위상 동기 루프 회로 및 그 제어 방법
CA2364506A1 (en) Integrated timing systems and circuits

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid