CN111416618A - 一种时钟数据恢复方法及电路 - Google Patents
一种时钟数据恢复方法及电路 Download PDFInfo
- Publication number
- CN111416618A CN111416618A CN202010214152.7A CN202010214152A CN111416618A CN 111416618 A CN111416618 A CN 111416618A CN 202010214152 A CN202010214152 A CN 202010214152A CN 111416618 A CN111416618 A CN 111416618A
- Authority
- CN
- China
- Prior art keywords
- controlled oscillator
- voltage
- signal
- clock data
- frequency modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Abstract
本发明实施例公开了一种时钟数据恢复方法及电路,所述时钟数据恢复方法包括:各个压控振荡器确定自身产生的周期性信号与接收到的参考信号频率是否相同;若当前压控振荡器的周期性信号与接收到的参考信号频率不同,当前压控振荡器则将生成的第一调频信号输入至DDS信号发生器;DDS信号发生器对第一调频信号进行小数分频处理得到第二调频信号,将第二调频信号输入至鉴相器;鉴相器基于第二调频信号对当前压控振荡器进行电压调节,以基于调节后的当前压控振荡器产生的信号进行时钟数据恢复。采用本发明可以实现高速率时钟数据的恢复,提高恢复出的时钟信号质量,并可以实现宽频率覆盖。
Description
技术领域
本发明涉及网络通信技术领域,具体涉及一种时钟数据恢复方法及电路。
背景技术
随着网络通信技术的不断发展,主干网的传输距离和传输速度也在不断提高。为保证网络数据的高效传输,如何实现时钟信号和数据信号的恢复也变得尤为重要。
现阶段,通过采用CDR(Clock and Data Recovery,高速时钟数据恢复)电路进行时钟信号和数据信号的恢复。具体的,CDR电路包括时钟恢复(CR,Clock Recovery)电路和数据恢复(DR,Data Recovery)电路两部分,DR又可以细分为时钟数据相位调整(相位对准,phase alignment)电路和数据采样判决电路。在进行长距离高速通信时,由于光信号在传输中会被大幅度地衰减,故而,可以通过信号传输中经过的各级数据再生器中的CDR电路重新生成数据,以实现时钟信号和数据信号的恢复。这样,由于网络信号在经由CDR电路的重新生成后,其相位抖动会被放大。故而,目前亟需一种带宽大,抖动低的时钟数据恢复方法和电路。
发明内容
由于现有技术存在上述问题,本发明实施例提出一种时钟数据恢复方法及电路。
第一方面,本发明实施例提出一种时钟数据恢复方法,包括:
各个压控振荡器确定自身产生的周期性信号与接收到的参考信号频率是否相同;
若当前压控振荡器的周期性信号与接收到的参考信号频率不同,所述当前压控振荡器则将生成的第一调频信号输入至DDS信号发生器;
所述DDS信号发生器对所述第一调频信号进行小数分频处理得到第二调频信号,将所述第二调频信号输入至鉴相器;
所述鉴相器基于所述第二调频信号对所述当前压控振荡器进行电压调节,以基于调节后的当前压控振荡器产生的信号进行时钟数据恢复。
进一步地,所述鉴相器基于所述第二调频信号对所述当前压控振荡器的进行电压调节,包括:
所述鉴相器将所述第二调频信号输入至可调低通滤波单元,所述可调低通滤波单元对所述第二调频信号进行滤波处理,得到滤波后的第二调频信号;
所述可调低通滤波单元将所述滤波后的第二调频信号输入至所述当前压控振荡器,以使所述当前压控振荡器基于所述滤波后的第二调频信号进行电压调节。
进一步地,所述可调低通滤波单元将所述滤波后的第二调频信号输入至所述当前压控振荡器,包括:
所述可调低通滤波单元将所述滤波后的第二调频信号输入至模拟开关,所述模拟开关将所述滤波后的第二调频信号输入至所述当前压控振荡器。
进一步地,当前压控振荡器将生成的第一调频信号输入至DDS信号发生器,包括:
所述当前压控振荡器将所述第一调频信号输入至射频开关,所述射频开关将所述第一调频信号输入至DDS信号发生器。
进一步地,所述基于所述调节后的压控振荡器产生的信号进行时钟数据恢复,包括:
所述调节后的压控振荡器将自身产生的周期性信号输入至判决电路,所述判决电路基于调节后的压控振荡器产生的周期性信号对接收到的数据信号进行时钟数据恢复。
第二方面,本发明实施例还提出一种时钟数据恢复电路,包括鉴相器、至少两个压控振荡器、DDS信号发生器;
所述鉴相器的输出端与每个压控振荡器的输入端连接;
每个压控振荡器的输出端与所述DDS信号发生器的输入端连接。
进一步地,所述时钟数据恢复电路还包括可调低通滤波单元;所述可调低通滤波单元包括数字电位器和有源环路;
所述数字电位器的输入端和所述有源环路的输入端并行连接;所述数字电位器的输出端和所述有源环路的输出端并行连接;所述有源环路包括可调电阻和电容。
进一步地,所述时钟数据恢复电路还包括模拟开关;
所述鉴相器的输出端与所述模拟开关的输入端连接,所述模拟开关的输出端与所述每个压控振荡器的输入端连接。
进一步地,所述高速时钟数据恢复电路还包括射频开关;
所述每个压控振荡器的输出端与所述射频开关的输入端连接,所述射频开关的输出端与所述DDS信号发生器的输入端连接。
进一步地,所述时钟数据恢复电路还包括判决电路;所述射频开关的输出端与所述判决电路的输入端连接。
由上述技术方案可知,本发明实施例通过在当前压控振荡器确定自身产生的周期性信号与接收到的参考信号频率不同时,将第一调频信号输入至DDS信号发生器,在DDS信号发生器对第一调频信号进行小数分频处理得到第二调频信号后,由鉴相器基于第二调频信号对当前压控振荡器进行电压调节,以基于调节后的压控振荡器产生的信号实现时钟数据恢复。这样,采用DDS信号发生器可以实现高分辨率的频率步进,实现小数分频,减少杂散的输出,从而可以实现高速率时钟数据的恢复,提高恢复出的时钟信号质量。同时,采用多个压控振荡器还可以实现宽频率覆盖。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些图获得其他的附图。
图1为本发明一实施例提供的一种时钟数据恢复方法的流程示意图;
图2为本发明一实施例提供的一种时钟数据恢复电路的结构示意图;
图3为本发明一实施例提供的一种可调低通滤波单元的结构示意图;
图4为本发明一实施例提供的一种有源回路的结构示意图;
图5为本发明一实施例提供的一种时钟恢复电路的结构示意图。
具体实施方式
下面结合附图,对本发明的具体实施方式作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案,而不能以此来限制本发明的保护范围。
图1示出了本实施例提供的一种时钟数据恢复方法的流程示意图,包括:
S101,各个压控振荡器确定自身产生的周期性信号与接收到的参考信号频率是否相同。
在实施中,鉴相器可以根据各个压控振荡器(至少两个)基于自身产生的周期性信号与接收到的参考信号产生的调频信号,对压控振荡器进行电压调节,以基于所述调节后的压控振荡器产生的信号进行时钟数据恢复。具体的,各个压控振荡器可以按照自身的周期产生周期性信号,并可以接收输入的参考信号。然后,各个压控振荡器可以确定自身产生的周期性信号与接收到的参考信号频率是否相同,以确定是否生成对应的调频信号。相对于单个压控振荡器,采用至少两个,即多个压控振荡器可以提高频率覆盖范围,实现宽频率覆盖。
S102,若当前压控振荡器的周期性信号与接收到的参考信号频率不同,当前压控振荡器则将生成的第一调频信号输入至DDS信号发生器。
其中,所述当前压控振荡器指上述所有压控振荡器中的任意一个压控振荡器。
所述第一调频信号指所述当前压控振荡器基于自身产生的周期性信号及接收到的参考信号生成的调频信号。
在实施中,若当前压控振荡器确定自身产生的周期性信号的频率与接收到的参考信号的频率不同,当前压控振荡器则可以基于其自身产生的周期性信号的频率以及接收到的参考信号的频率生成第一调频信号。然后,当前压控振荡器可以将前述第一调频信号输入至DDS信号发生器。
S103,DDS信号发生器对第一调频信号进行小数分频处理得到第二调频信号,将第二调频信号输入至鉴相器。
其中,所述第二调频信号指经DDS信号发生器进行小数分频处理后得到的调频信号。
在实施中,DDS信号发生器接收到当前压控振荡器输入的第一调频信号之后,DDS信号发生器可以对第一调频信号进行小数分频处理,得到第二调频信号。然后,DDS信号发生器可以将前述第二调频信号输入至鉴相器。采用DDS信号发生器进行实现小数分频处理,可以减小杂散输出,降低相位抖动,提高信号质量,实现高分辨率频率步进。
S104,鉴相器基于第二调频信号对当前压控振荡器进行电压调节,以基于调节后的当前压控振荡器产生的信号进行时钟数据恢复。
在实施中,鉴相器接收到第二调频信号之后,鉴相器可以基于前述DDS信号发生器输入的第二调频信号对当前压控振荡器进行电压调节,使调节后的当前压控振荡器产生的信号与参考信号的频率相同。以基于前述调节后的当前压控振荡器产生的信号对数据信号进行时钟数据恢复。
由上述技术方案可知,本发明实施例通过在当前压控振荡器确定自身产生的周期性信号与接收到的参考信号频率不同时,将第一调频信号输入至DDS信号发生器,在DDS信号发生器对第一调频信号进行小数分频处理得到第二调频信号后,由鉴相器基于第二调频信号对当前压控振荡器进行电压调节,以基于调节后的压控振荡器产生的信号实现时钟数据恢复。这样,采用DDS信号发生器可以实现高分辨率的频率步进,实现小数分频,减少杂散的输出,从而可以实现高速率时钟数据的恢复,提高恢复出的时钟信号质量。同时,采用多个压控振荡器还可以实现宽频率覆盖。
进一步地,可以对第二调频信号进行滤波处理,相应的上述步骤S104的部分处理可以如下:鉴相器将第二调频信号输入至可调低通滤波单元,可调低通滤波单元对第二调频信号进行滤波处理,得到滤波后的第二调频信号;可调低通滤波单元将滤波后的第二调频信号输入至当前压控振荡器,以使当前压控振荡器基于滤波后的第二调频信号进行电压调节。
在实施中,鉴相器还可以将第二调频信号输入至可调低通滤波单元,由前述可调低通滤波单元对第二调频信号进行滤波处理,得到滤波后的第二调频信号。然后,可调低通滤波单元可以将前述滤波后的第二调频信号输入至前述当前压控振荡器,以使前述当前压控振荡器可以基于前述滤波后的第二调频信号进行电压调节,使调节后的当前压控振荡器产生的信号与参考信号的频率相同,以基于前述调节后的当前压控振荡器产生的信号对数据信号进行时钟数据恢复。这样,通过可调低通滤波单元平滑鉴相器的输出,使得使鉴相器进行小调整的时候,系统能够趋于稳定。
进一步地,在可调低通滤波单元将述滤波后的第二调频信号经由模拟开关输入当前压控振荡器,相应的处理可以如下:可调低通滤波单元将滤波后的第二调频信号输入至模拟开关,模拟开关将滤波后的第二调频信号输入至当前压控振荡器。
在实施中,可以在可调低通滤波单元和压控振荡器之间设置模拟开关,以使可调低通滤波单元可以先将滤波后的第二调频信号输入至该模拟开关,再由模拟开关将滤波后的第二调频信号输入至当前压控振荡器,以使前述当前压控振荡器可以基于前述滤波后的第二调频信号进行电压调节,使调节后的当前压控振荡器产生的信号与参考信号的频率相同,以基于前述调节后的当前压控振荡器产生的信号对数据信号进行时钟数据恢复。这样,在可调低通滤波单元与压控振荡器之间设置模拟开关,可以减少压控振荡器对可调低通滤波单元中有源环路的影响,从而可以进一步保持系统稳定。
进一步地,压控振荡器可以经由射频开关将第一调频信号输入至DDS信号发生器,相应的上述步骤S102的部分处理可以如下:当前压控振荡器将第一调频信号输入至射频开关,射频开关将第一调频信号输入至DDS信号发生器。
在实施中,当前压控振荡器在生成第一调频信号之后,可以将前述第一调频信号输入至射频开关。然后,由射频开关将前述第一调频信号输入至DDS信号发生器。这样,通过射频开关的设置可以实现各个压控振荡器间的高度隔离,防止各个压控振荡器间相互串扰。
进一步地,可以通过判决电路进行时钟数据恢复,相应的处理可以如下:调节后的压控振荡器将自身产生的周期性信号输入至判决电路,判决电路基于调节后的压控振荡器产生的周期性信号对接收到的数据信号进行时钟数据恢复。
在实施中,调节后的压控振荡器可以产生周期性信号,并可以将前述调节后的压控振荡器自身产生的周期性信号输入至判决电路。然后,前述判决电路可以基于前述调节后的压控振荡器产生的周期性信号对接收到的数据信号进行时钟数据恢复。前述判决电路进行时钟数据恢复的过程可以是基于现有的判决电路及其逻辑执行的,在此不再赘述。
图2示出了本实施例提供的一种时钟恢复电路的结构示意图,包括:鉴相器1、至少两个压控振荡器2、DDS信号发生器3。
其中,相对于单个压控振荡器,采用至少两个,即多个压控振荡器2可以提高频率覆盖范围,实现宽频率覆盖。
所述鉴相器1的输出端与每个压控振荡器2的输入端连接;
每个压控振荡器2的输出端与所述DDS信号发生器3的输入端连接。采用DDS信号发生器3可以实现小数分频,从而减小杂散输出,以提高信号质量,并实现高分辨率频率步进。
进一步地,所述时钟数据恢复电路还包括可调低通滤波单元6。参见图3,所述可调低通滤波单元包括数字电位器601和有源环路602;所述数字电位器601的输入端和所述有源环路602的输入端并行连接;所述数字电位器601的输出端和所述有源环路602的输出端并行连接。采用数字电位器601和有源环路602,可以实现带宽可调低通滤波器,即可调低通滤波器,实现环路带宽调节功能,且环路带宽即为可调低通滤波器的截止频率。
进一步地,参见图4,所述有源环路602包括可调电阻6011和电容6012。
进一步地,所述时钟数据恢复电路还包括模拟开关4;该模拟开关4可以采用低阻抗开关,以减少对有源环路的影响。
所述鉴相器1的输出端与所述模拟开关4的输入端连接,所述模拟开关4的输出端与所述每个压控振荡器2的输入端连接。
进一步地,所述时钟数据恢复电路还包括射频开关5;该射频开关5的设置可以实现各个压控振荡器2间的高度隔离,防止各个压控振荡器2间相互串扰。
所述每个压控振荡器2的输出端与所述射频开关5的输入端连接,所述射频开关5的输出端与所述DDS信号发生器3的输入端连接。
进一步地,所述时钟数据恢复电路还包括判决电路7;所述射频开关5的输出端与所述判决电路7的输入端连接。
参见图5,图5以3个压控振荡器为例,示出了为本发明实施例提供的一种时钟恢复电路的结构示意图。
本实施例所述的时钟数据恢复电路可以用于执行上述方法实施例,其原理和技术效果类似,此处不再赘述。
应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种时钟数据恢复方法,其特征在于,包括:
各个压控振荡器确定自身产生的周期性信号与接收到的参考信号频率是否相同;
若当前压控振荡器的周期性信号与接收到的参考信号频率不同,所述当前压控振荡器则将生成的第一调频信号输入至DDS信号发生器;
所述DDS信号发生器对所述第一调频信号进行小数分频处理得到第二调频信号,将所述第二调频信号输入至鉴相器;
所述鉴相器基于所述第二调频信号对所述当前压控振荡器进行电压调节,以基于调节后的当前压控振荡器产生的信号进行时钟数据恢复。
2.根据权利要求1所述的时钟数据恢复方法,其特征在于,所述鉴相器基于所述第二调频信号对所述当前压控振荡器的进行电压调节,包括:
所述鉴相器将所述第二调频信号输入至可调低通滤波单元,所述可调低通滤波单元对所述第二调频信号进行滤波处理,得到滤波后的第二调频信号;
所述可调低通滤波单元将所述滤波后的第二调频信号输入至所述当前压控振荡器,以使所述当前压控振荡器基于所述滤波后的第二调频信号进行电压调节。
3.根据权利要求2所述的时钟数据恢复方法,其特征在于,所述可调低通滤波单元将所述滤波后的第二调频信号输入至所述当前压控振荡器,包括:
所述可调低通滤波单元将所述滤波后的第二调频信号输入至模拟开关,所述模拟开关将所述滤波后的第二调频信号输入至所述当前压控振荡器。
4.根据权利要求2所述的时钟数据恢复方法,其特征在于,当前压控振荡器将生成的第一调频信号输入至DDS信号发生器,包括:
所述当前压控振荡器将所述第一调频信号输入至射频开关,所述射频开关将所述第一调频信号输入至DDS信号发生器。
5.根据权利要求4所述的时钟数据恢复方法,其特征在于,所述基于所述调节后的压控振荡器产生的信号进行时钟数据恢复,包括:
所述调节后的压控振荡器将自身产生的周期性信号输入至判决电路,所述判决电路基于调节后的压控振荡器产生的周期性信号对接收到的数据信号进行时钟数据恢复。
6.一种时钟数据恢复电路,其特征在于,包括鉴相器、至少两个压控振荡器、DDS信号发生器;
所述鉴相器的输出端与每个压控振荡器的输入端连接;
每个压控振荡器的输出端与所述DDS信号发生器的输入端连接。
7.根据权利要求6所述的时钟数据恢复电路,其特征在于,所述时钟数据恢复电路还包括可调低通滤波单元;所述可调低通滤波单元包括数字电位器和有源环路;
所述数字电位器的输入端和所述有源环路的输入端并行连接;所述数字电位器的输出端和所述有源环路的输出端并行连接;所述有源环路包括可调电阻和电容。
8.根据权利要求6所述的时钟数据恢复电路,其特征在于,所述时钟数据恢复电路还包括模拟开关;
所述鉴相器的输出端与所述模拟开关的输入端连接,所述模拟开关的输出端与所述每个压控振荡器的输入端连接。
9.根据权利要求6所述的时钟数据恢复电路,其特征在于,所述高速时钟数据恢复电路还包括射频开关;
所述每个压控振荡器的输出端与所述射频开关的输入端连接,所述射频开关的输出端与所述DDS信号发生器的输入端连接。
10.根据权利要求9所述的时钟数据恢复电路,其特征在于,所述时钟数据恢复电路还包括判决电路;所述射频开关的输出端与所述判决电路的输入端连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010214152.7A CN111416618A (zh) | 2020-03-24 | 2020-03-24 | 一种时钟数据恢复方法及电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010214152.7A CN111416618A (zh) | 2020-03-24 | 2020-03-24 | 一种时钟数据恢复方法及电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111416618A true CN111416618A (zh) | 2020-07-14 |
Family
ID=71493172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010214152.7A Pending CN111416618A (zh) | 2020-03-24 | 2020-03-24 | 一种时钟数据恢复方法及电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111416618A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113285711A (zh) * | 2021-04-30 | 2021-08-20 | 山东英信计算机技术有限公司 | 一种回复电路和芯片 |
CN116260454A (zh) * | 2023-05-11 | 2023-06-13 | 中星联华科技(北京)有限公司 | 抖动分离装置和时钟恢复仪 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090274255A1 (en) * | 2008-05-04 | 2009-11-05 | Huawei Technologies Co., Ltd. | Method and apparatus for stabilizing clock |
US20110188551A1 (en) * | 2010-01-29 | 2011-08-04 | Jongshin Shin | Communication system compensating frequency offset of an external reference clock generator, compensation method thereof and data transceiver equipment including the communication system |
DE102014109471A1 (de) * | 2014-07-07 | 2016-01-07 | Lear Corporation Gmbh | Takt-Wiederherstellung mit Frequenzsynchronisation |
CN107196653A (zh) * | 2017-04-18 | 2017-09-22 | 中国电子科技集团公司第四十研究所 | 一种宽带低相噪频率合成装置 |
CN107968652A (zh) * | 2017-12-29 | 2018-04-27 | 陕西烽火电子股份有限公司 | 一种低相位噪声短波跳频频率合成器 |
CN109361501A (zh) * | 2018-12-10 | 2019-02-19 | 重庆思柏高科技有限公司 | 一种用于可见光通信的时钟与数据恢复电路及方法 |
CN211908768U (zh) * | 2020-03-24 | 2020-11-10 | 中星联华科技(北京)有限公司 | 一种高速时钟数据恢复电路 |
-
2020
- 2020-03-24 CN CN202010214152.7A patent/CN111416618A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090274255A1 (en) * | 2008-05-04 | 2009-11-05 | Huawei Technologies Co., Ltd. | Method and apparatus for stabilizing clock |
US20110188551A1 (en) * | 2010-01-29 | 2011-08-04 | Jongshin Shin | Communication system compensating frequency offset of an external reference clock generator, compensation method thereof and data transceiver equipment including the communication system |
DE102014109471A1 (de) * | 2014-07-07 | 2016-01-07 | Lear Corporation Gmbh | Takt-Wiederherstellung mit Frequenzsynchronisation |
CN107196653A (zh) * | 2017-04-18 | 2017-09-22 | 中国电子科技集团公司第四十研究所 | 一种宽带低相噪频率合成装置 |
CN107968652A (zh) * | 2017-12-29 | 2018-04-27 | 陕西烽火电子股份有限公司 | 一种低相位噪声短波跳频频率合成器 |
CN109361501A (zh) * | 2018-12-10 | 2019-02-19 | 重庆思柏高科技有限公司 | 一种用于可见光通信的时钟与数据恢复电路及方法 |
CN211908768U (zh) * | 2020-03-24 | 2020-11-10 | 中星联华科技(北京)有限公司 | 一种高速时钟数据恢复电路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113285711A (zh) * | 2021-04-30 | 2021-08-20 | 山东英信计算机技术有限公司 | 一种回复电路和芯片 |
CN113285711B (zh) * | 2021-04-30 | 2023-03-24 | 山东英信计算机技术有限公司 | 一种回复电路和芯片 |
CN116260454A (zh) * | 2023-05-11 | 2023-06-13 | 中星联华科技(北京)有限公司 | 抖动分离装置和时钟恢复仪 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5910753A (en) | Direct digital phase synthesis | |
CN111416618A (zh) | 一种时钟数据恢复方法及电路 | |
KR20040110209A (ko) | 가변 데이터 전송률에 대응이 가능한 클럭 및 데이터 복원장치 | |
CN211908768U (zh) | 一种高速时钟数据恢复电路 | |
CN106656168B (zh) | 时钟数据恢复装置及方法 | |
US6538518B1 (en) | Multi-loop phase lock loop for controlling jitter in a high frequency redundant system | |
US7158602B2 (en) | Phase locked loop circuit and clock reproduction circuit | |
US20010038675A1 (en) | Digital clock/data signal recovery method and apparatus | |
US20080169849A1 (en) | System and method for implementing a dual-mode PLL to support a data transmission procedure | |
JP3351407B2 (ja) | 光受信器用cdr回路 | |
US9628261B1 (en) | Carrier generator, radio frequency interconnect including the carrier generator and method of using | |
US6333678B1 (en) | Method and apparatus for agile phase noise filtering using phase locked loops | |
EP1131916B1 (en) | A method and a circuit for retiming a digital data signal | |
CN113972910A (zh) | 频率控制装置与频率控制方法 | |
KR102132437B1 (ko) | 수신장치 및 그 동작 방법 | |
CN114845376B (zh) | 一种基于fpga的高速并行定时同步方法 | |
CN1711691B (zh) | 具有均衡自动调节相位线路的锁相环 | |
CN100555931C (zh) | 调节信号采样点的装置、系统和方法 | |
CN108055036B (zh) | 时钟数据恢复电路的环路带宽调节方法和装置 | |
CN116846530B (zh) | 基于全网时钟频率同步的光交换网络、数据发送及接收方法 | |
CN115208387B (zh) | 锁相环、时钟恢复方法、装置及时钟恢复仪 | |
CN209267550U (zh) | 一种高精度时钟恢复电路 | |
CN208971493U (zh) | 一种没有参考时钟输入的数据恢复电路 | |
US8488731B2 (en) | Slicing level and sampling phase adaptation circuitry for data recovery systems | |
TWI799328B (zh) | 具有相位追蹤機制的收發器裝置及其收發器裝置操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |