TWI799328B - 具有相位追蹤機制的收發器裝置及其收發器裝置操作方法 - Google Patents

具有相位追蹤機制的收發器裝置及其收發器裝置操作方法 Download PDF

Info

Publication number
TWI799328B
TWI799328B TW111130077A TW111130077A TWI799328B TW I799328 B TWI799328 B TW I799328B TW 111130077 A TW111130077 A TW 111130077A TW 111130077 A TW111130077 A TW 111130077A TW I799328 B TWI799328 B TW I799328B
Authority
TW
Taiwan
Prior art keywords
signal
phase
circuit
generate
clock signal
Prior art date
Application number
TW111130077A
Other languages
English (en)
Other versions
TW202320505A (zh
Inventor
劉曜嘉
管繼孔
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Application granted granted Critical
Publication of TWI799328B publication Critical patent/TWI799328B/zh
Publication of TW202320505A publication Critical patent/TW202320505A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/401—Circuits for selecting or indicating operating mode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Transceivers (AREA)

Abstract

一種具有頻偏調整以及相位追蹤機制的收發器裝置。接收電路包含：相位偵測電路、比例增益電路及時脈與資料恢復電路。相位偵測電路根據取樣時脈訊號對輸入資料訊號取樣及相位偵測產生相位偵測結果。比例增益電路對相位偵測結果進行比例增益運算產生相位調整訊號。時脈與資料恢復電路接收源頭時脈訊號產生取樣時脈訊號，並根據相位調整訊號進行相位調整。積分增益電路對相位偵測結果進行積分增益運算產生頻率調整訊號。源頭時脈產生電路接收參考時脈訊號產生源頭時脈訊號並根據頻率調整訊號進行頻率調整。傳送電路根據源頭時脈訊號進行訊號傳送。

Description

具有相位追蹤機制的收發器裝置及其收發器裝置操作方法
本發明是關於收發器技術，尤其是關於一種具有頻率調整和相位追蹤機制的收發器裝置及其收發器裝置操作方法。
中繼器(repeater)是用以對訊號進行處理，以在訊號傳輸的媒介中提高物理傳輸長度及/或降低在傳輸線的損失，進而使訊號得以成功傳送的任何主動元件。中繼器的其中一種類型為重計時器(retimer)，是包含時脈資料恢復電路以重新對訊號進行計時的元件。
在一般重計時器的設計中，在容易造成系統延遲的低頻下，對相位的追蹤容易受到頻率追蹤的影響。並且，當接收電路以及傳送電路需要在相同的頻率下運作時，必須要設置額外的硬體元件。因此，重計時器需要對效能以及成本進行改良。
鑑於先前技術的問題，本發明之一目的在於提供一種具有頻率調整和相位追蹤機制的收發器裝置及其收發器裝置操作方法，以改善先前技術。
本發明包含一種具有相位追蹤機制的收發器(transceiver)裝置，包含：接收電路、積分增益電路、源頭時脈產生電路以及傳送電路。接收電路包含：相位偵測電路、比例增益(proportional gain)電路以及時脈與資料恢復電路。相位偵測電路配置以根據具有複數相位的取樣時脈訊號對輸入資料訊號進行取樣以及相位偵測，以產生相位偵測結果。比例增益電路配置以對相位偵測結果進行比例增益運算，以產生相位調整訊號。時脈與資料恢復電路配置以接收源頭時脈訊號以產生取樣時脈訊號，並根據相位調整訊號對取樣時脈訊號進行相位調整。積分增益電路配置以對相位偵測結果進行積分增益運算，以產生頻率調整訊號。源頭時脈產生電路配置以接收參考時脈訊號以產生源頭時脈訊號並根據頻率調整訊號對源頭時脈訊號進行頻率調整。傳送電路配置以根據源頭時脈訊號進行訊號傳送。
本發明更包含一種具有相位追蹤機制的收發器裝置操作方法，包含：由接收電路包含的相位偵測電路根據具有複數相位的取樣時脈訊號對輸入資料訊號進行取樣以及相位偵測，以產生相位偵測結果；由接收電路包含的比例增益電路對相位偵測結果進行比例增益運算，以產生相位調整訊號；由接收電路包含的時脈與資料恢復電路接收源頭時脈訊號以產生取樣時脈訊號，並根據相位調整訊號對取樣時脈訊號進行相位調整；由積分增益電路對相位偵測結果進行積分增益運算，以產生頻率調整訊號；由源頭時脈產生電路接收參考時脈訊號以產生源頭時脈訊號並根據頻率調整訊 號對源頭時脈訊號進行頻率調整；以及由傳送電路根據源頭時脈訊號進行訊號傳送。
有關本案的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。
100:收發器裝置
105:接收電路
110:積分增益電路
115:源頭時脈產生電路
120:傳送電路
125:相位偵測電路
130:比例增益電路
135:時脈與資料恢復電路
140:時脈產生電路
145:相位內插電路
150:平均電路
155:相位與頻率偵測電路
160:電荷泵電路
165:電壓控制振盪器
170:除頻電路
175:三角積分調變電路
190:數位訊號處理電路
205:相位與頻率偵測電路
210:電荷泵電路
215:電壓控制振盪器
220:相位內插電路
225:除頻電路
300:相位內插電路
400:收發器裝置操作方法
S410~S460:步驟
CS、CSS:控制訊號
DI:輸入資料訊號
DO:輸出資料訊號
ES:誤差訊號
FS、FSS:迴授訊號
IFS:內插迴授訊號
PA:相位調整訊號
PIS:相位內插訊號
QCLK:時脈訊號
RCLK:參考時脈訊號
SACLK:取樣時脈訊號
SD:取樣資料訊號
SOCLK:源頭時脈訊號
UD:相位偵測結果
〔圖1〕分別顯示本發明之一實施例中，一種具有相位追蹤機制的收發器裝置的方塊圖；〔圖2〕顯示本發明另一實施例中，時脈與資料恢復電路的方塊圖；〔圖3〕顯示本發明又一實施例中，源頭時脈產生電路的方塊圖；以及〔圖4〕顯示本發明一實施例中，一種收發器裝置操作方法的流程圖。
本發明之一目的在於提供一種具有頻率調整和相位追蹤機制的收發器裝置及其收發器裝置操作方法，以改進追蹤的效能，並使收發器的接收與發送在使用相同的源頭時脈訊號時無須額外設置硬體元件。
請參照圖1。圖1顯示本發明一實施例中，一種具有頻率調整及相位追蹤機制的收發器裝置100的方塊圖。收發器裝置100可進行資料接收以及資料傳送。於一實施例中，收發器裝置100為中繼器，例如但不限於採用被動光纖網路(passive optical network；PON)串行器與解串器(serializer and deserializers；SERDES)架構的重計時器。
收發器裝置100包含接收電路105(在圖1標示為RX)、積分增益電路110(在圖1標示為KI)、源頭時脈產生電路115(在圖1標示為SCG)以及傳送電路120(在圖1標示為TX)。
接收電路105配置以進行資料接收，並包含相位偵測電路125(在圖1標示為PD)、比例增益電路130(在圖1標示為KP)以及時脈與資料恢復電路135(在圖1標示為CDR)。
相位偵測電路125自外部電子裝置(未繪示於圖中)透過網路接收輸入資料訊號DI。於一實施例中，在相位偵測電路125前可設置有等化器(未繪示於圖中)，以使相位偵測電路125接收等化後的輸入資料訊號DI。
相位偵測電路125配置以根據具有複數相位的取樣時脈訊號SACLK對輸入資料訊號DI進行取樣以及相位偵測，以產生取樣資料訊號SD及相位偵測結果UD。
於一實施例中，取樣時脈訊號SACLK包含一組具有不同相位的時脈訊號，以對輸入資料訊號DI進行取樣並產生複數取樣結果。
取樣資料訊號SD可進一步根據取樣結果產生。於一實施例中，取樣資料訊號SD被傳送至數位訊號處理電路190(在圖1標示為DSP)，以使數位訊號處理電路190處理取樣資料訊號SD。於一實施例中，數位訊號處理電路190可對取樣資料訊號SD進行例如，但不限於解多工(demultiplexing)、解碼或其他數位訊號處理。
更進一步地，相位偵測結果UD可根據取樣結果獲得。其中，相位偵測結果UD指示出輸入資料訊號DI的波緣與取樣時脈訊號SACLK的不同相位間的關係。
相位偵測結果UD包含取樣時脈訊號SACLK以及輸入資料訊號DI間的相位關係的資訊。於一實施例中，相位偵測結果UD包含用以指示相位領先狀況的第一數值(亦即「前」狀況)或用以指示相位落後狀況的第二數值(亦即「後」狀況)。舉例而言，第一數值為+1且第二數值為-1。然而，本發明並不限於此。
比例增益電路130配置以自相位偵測結果UD擷取相位關係資訊。更詳細的說，比例增益電路130配置以對相位偵測結果UD進行比例增益運算，以產生相位調整訊號PA。於一實施例中，比例增益電路130將相位偵測結果UD包含的數值乘以一個增益值，以產生相位調整訊號PA。
時脈與資料恢復電路135配置以接收源頭時脈訊號SOCLK以產生取樣時脈訊號SACLK，並根據相位調整訊號PA對取樣時脈訊號SACLK進行相位調整。
於一實施例中，時脈與資料恢復電路135可由圖1所示的架構實現，其中圖1的結構包含時脈產生電路140(在圖1標示為QCG)以及相位內插電路145(在圖1標示為PI)。時脈產生電路140配置以根據源頭時脈訊號SOCLK產生時脈訊號QCLK(例如為四相或八相的時脈訊號)。相位內插電路145配置以對時脈訊號QCLK進行相位內插，以產生取樣時脈訊號SACLK。
於另一實施例中，時脈與資料恢復電路135亦可僅包含相位內插電路145，直接對具有複數相位的源頭時脈訊號SOCLK進行相位內插。
請參照圖2。圖2顯示本發明另一實施例中，時脈與資料恢復電路135的方塊圖。
如圖2所示範，在本實施例中，時脈與資料恢復電路135包含相位與頻率偵測電路205(在圖2標示為PFD)、電荷泵電路210(在圖2標示為CP)、電壓控制振盪器215(在圖2標示為VCO)、相位內插電路220(在圖2標示為PI)以及除頻電路225(在圖2標示為DIV)。
相位與頻率偵測電路205配置以對源頭時脈訊號SOCLK以及迴授訊號ES間進行相位與時脈頻率偵測，以產生誤差訊號ES。其中，誤差訊號ES表示訊號間的相位關係以及頻率關係。
電荷泵電路210配置以根據誤差訊號ES產生控制訊號CS。更詳細的說，電荷泵電路210根據誤差訊號ES進行電流充電或是電流汲取，以產生不同電壓準位的控制訊號CS。
電壓控制振盪器215配置以根據控制訊號CS產生取樣時脈訊號SACLK。
相位內插電路220配置以對取樣時脈訊號SACLK進行相位內插，以產生相位內插訊號PIS。
除頻電路225配置以對相位內插訊號PIS進行除頻，以產生迴授訊號FS。因此，時脈與資料恢復電路135中的電路共同形成一個迴授路徑，藉由根據相位調整訊號PA調整取樣時脈訊號SACLK的相位，來對輸入資料訊號DI的相位進行追蹤。
須注意的是，時脈與資料恢復電路135可由任何時脈與資料恢復技術實現。本發明並不限於此。
因此，比例增益電路130以及時脈與資料恢復電路135共同形成數位迴路濾波器的比例路徑。藉由根據相位偵測結果UD顯示的相位關係資訊 對取樣時脈訊號SACLK進行相位調整，輸入資料訊號DI的相位可被追蹤，而降低取樣時脈訊號SACLK以及輸入資料訊號DI間的相位差。
除了相位關係資訊，相位偵測結果UD亦包含取樣時脈訊號SACLK以及輸入資料訊號DI之間的頻率關係資訊。其中，頻率關係資訊需要更長時間的觀察來擷取。
積分增益電路110配置以擷取頻率關係資訊。更詳細的說，積分增益電路110配置以對相位偵測結果UD進行積分增益運算，以產生頻率調整訊號FA。於一實施例中，積分增益電路110可設置於接收電路105外。
須注意的是，相位偵測結果UD在圖1中是繪示為以虛線跨越比例增益電路130進行傳送。然而，相位偵測結果UD可旁路而不經過比例增益電路130，直接傳送至積分增益電路110，亦或由設置於積分增益電路110以及比例增益電路130其中之一的解多工器(未繪示於圖中)處理以進行降頻。
於一實施例中，積分增益電路110對相位偵測結果UD包含的數值進行累加，以產生頻率調整訊號FA，進而將頻率調整訊號FA傳送至源頭時脈產生電路115。
於一實施例中，收發器裝置100更選擇性包含平均電路150(在圖1標示為AV)。平均電路150配置以對頻率調整訊號FA進行平均，以產生平均頻率調整訊號FA，進而使源頭時脈產生電路115實質上接收到平均頻率調整訊號FA。
更詳細的說，於一實施例中，積分增益電路110的操作頻率(例如805百萬赫茲)高於源頭時脈產生電路115的操作頻率(例如156.25百萬赫茲)。平均電路150可儲存一段時間內的頻率調整訊號FA的資訊來對此些資 訊進行平均，以產生平均後的頻率調整訊號FA。因此，平均電路150提供頻率轉換機制，以將相對較高頻的頻率調整訊號FA轉換為相對較低頻的平均後的頻率調整訊號FA，而使源頭時脈產生電路115根據平均後的頻率調整訊號FA運作。須注意的是，上述的操作頻率的數值僅為一範例。本發明並不限於此。
源頭時脈產生電路115配置以接收參考時脈訊號RCLK，以產生源頭時脈訊號SOCLK以及根據平均頻率調整訊號FA對源頭時脈訊號SOCLK進行頻率調整。
於一實施例中，源頭時脈產生電路115可由圖1的架構實現。其中圖1的架構包含相位與頻率偵測電路155(在圖1標示為PFD)、電荷泵電路160(在圖1標示為CP)、電壓控制振盪器165(在圖1標示為VCO)、除頻電路170(在圖1標示為DIV)以及三角積分調變電路175(在圖1標示為SDM)。
相位與頻率偵測電路155配置以對參考時脈訊號RCLK以及迴授訊號FSS進行相位與頻率誤差偵測，以產生誤差訊號ESS。
電荷泵電路160配置以根據誤差訊號ESS產生控制訊號CSS。更詳細的說，電荷泵電路160根據誤差訊號ESS進行電流充電(charging)或是電流汲取(draining)，以產生不同電壓準位的控制訊號CSS。
電壓控制振盪器165配置以根據控制訊號CSS產生源頭時脈訊號SOCLK。
除頻電路170配置以對源頭時脈訊號SOCLK進行除頻以產生迴授訊號FSS。
三角積分調變電路175配置以根據平均頻率調整訊號FA調整用以進行除頻的除數，以使除頻電路170以及三角積分調變電路175共同運作為分數-N型(fractional-N)除頻電路。更詳細的說，三角積分調變電路175的碼字(code)可根據包含頻率差資訊的平均頻率調整訊號FA來調整，進而對除數進行調整。頻率追蹤可在不對時脈與資料恢復電路135的相位內插電路145調整的情形下進行。
請參照圖3。圖3顯示本發明又一實施例中，源頭時脈產生電路115的方塊圖。
源頭時脈產生電路115可由圖3所示的結構實現，其中圖3的結構包含圖1所示的元件，例如相位與頻率偵測電路155、電荷泵電路160、電壓控制振盪器165、除頻電路170以及三角積分調變電路175。圖3的結構進一步包含相位內插電路300(在圖3標示為PI)。
相位與頻率偵測電路155、電荷泵電路160以及電壓控制振盪器165的運作與圖1所示的此些元件相同。因此，上述的元件對應圖3的運作方式將不再贅述。
除頻電路170配置以對源頭時脈訊號SOCLK進行除頻，以產生迴授訊號FSS。
相位內插電路300配置以根據內插參數對迴授訊號FSS進行相位內插，以產生內插迴授訊號IFS。
三角積分調變電路175配置以根據平均頻率調整訊號FA調整內插參數，以使相位內插電路300根據內插參數對迴授訊號FSS進行相位內插。因此，相位內插電路300、除頻電路170以及三角積分調變電路175共同 運作為分數-N型除頻電路。更詳細的說，三角積分調變電路175的碼字可根據包含頻率差資訊的平均頻率調整訊號FA來調整，進而對內插參數進行調整。
因此，積分增益電路110以及源頭時脈產生電路115共同運作為數位濾波器的積分路徑。藉由根據相位偵測結果UD顯示的頻率關係資訊對源頭時脈訊號SOCLK進行頻率調整，輸入資料訊號DI的頻率可被追蹤，而降低取樣時脈訊號SACLK以及輸入資料訊號DI間的頻率差。
於一實施例中，當相位偵測結果UD顯示頻率關係資訊的數值存在頻差時，相位調整訊號PA的值將存在直流偏移量，且相位調整訊號PA的值的交流項將顯示相位領先狀況以及相位落後狀況其中一者的發生機率大於另一者的發生機率。
當相位偵測結果UD顯示頻率關係資訊的數值最小化而幾乎不存在頻差時，直流偏移量將為0，且相位調整訊號PA的值的交流項顯示相位領先狀況以及相位落後狀況的發生機率為實質上相等。
傳送電路120配置以根據源頭時脈訊號SOCLK進行訊號傳送，已傳送輸出資料訊號DO。因此，接收電路105以及傳送電路120可使用相同的源頭時脈訊號SOCLK，以使資料接收與資料傳送均在相同的頻率下進行。
在部分技術中，時脈與資料恢復電路使用比例/積分/微分(proportional-integral-derivative；PID)電路來同時追蹤相位以及頻率。在這樣的情形下，比例/積分/微分電路的積分部分需要較長的處理時間，而使相位追蹤的速度受到影響，進而造成系統延遲。
更進一步地，為了使傳送電路運作在與接收電路的輸入資料相同的頻率，需要額外設置用以儲存接收電路的頻率差資訊的相位內差器，以傳送源頭時脈訊號至傳送電路，並使傳送電路即便在接收電路停止接收新的輸入資料訊號時仍能操作在相同的頻率。更進一步地，為了使傳送電路接收到乾淨的源頭時脈訊號，也需要額外設置低通濾波器。上述的架構因而具有較大的面積消耗以及功率消耗。
在本發明中，收發器裝置使數位迴路濾波器的比例路徑以及積分路徑分離，而使比例路徑在較高的頻率追蹤相位，以及使與源頭時脈產生電路共同運作的積分路徑在較低的頻率下追蹤頻率。由於頻率追蹤機制是在源頭時脈產生電路中實現，接收電路以及傳送電路可在相同的頻率下運作，而無需設置額外的相位內差器。更進一步地，源頭時脈產生電路本身包含低通濾波的機制，使傳送電路不需額外設置低通濾波器。
因此，本發明的收發器裝置不僅改進接收電路的效能，更降低面積成本以及功率消耗。並且，由於數位迴路濾波器是由數位電路實現，製程轉換(process migration)較為容易實現。
請參照圖4。圖4顯示本發明一實施例中，一種收發器裝置操作方法400的流程圖。
除前述裝置外，本發明另揭露一種收發器裝置操作方法400應用於例如，但不限於圖1的收發器裝置100中。收發器裝置操作方法400之一實施例如圖4所示，包含下列步驟。
於步驟S410，由接收電路105包含的相位偵測電路125根據取樣時脈訊號SACLK對輸入資料訊號DI進行取樣以及相位偵測，以產生相位偵測結果UD。
於步驟S420，由接收電路105包含的比例增益電路130對相位偵測結果UD進行比例增益運算，以產生相位調整訊號PA。
於步驟S430，由接收電路105包含的時脈與資料恢復電路135接收源頭時脈訊號SOCLK以產生取樣時脈訊號SACLK，並根據相位調整訊號PA對取樣時脈訊號SACLK進行相位調整。
於步驟S440，由積分增益電路110對相位偵測結果UD進行積分增益運算，以產生頻率調整訊號FA。
於步驟S450，由源頭時脈產生電路115接收參考時脈訊號RCLK以產生源頭時脈訊號SOCLK並根據頻率調整訊號FA對源頭時脈訊號SOCLK進行頻率調整。
於步驟S460，由傳送電路120根據源頭時脈訊號SOCLK進行訊號傳送。
需注意的是，上述的實施方式僅為一範例。於其他實施例中，本領域的通常知識者當可在不違背本發明的精神下進行更動。
綜合上述，本發明中具有相位追蹤機制的收發器裝置及其收發器裝置操作方法分隔數位迴路濾波器的比例路徑以及積分路徑，以由時脈與資料恢復電路在較高頻下追蹤相位，並由源頭時脈產生電路在較低頻下追蹤頻率。追蹤的效能可因此改進，且收發器電路可使用相同的源頭時脈訊號而無需設置額外的硬體。
雖然本案之實施例如上所述，然而該些實施例並非用來限定本案，本技術領域具有通常知識者可依據本案之明示或隱含之內容對本案之技術特徵施以變化，凡此種種變化均可能屬於本案所尋求之專利保護範疇，換言之，本案之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
100:收發器裝置
105:接收電路
110:積分增益電路
115:源頭時脈產生電路
120:傳送電路
125:相位偵測電路
130:比例增益電路
135:時脈與資料恢復電路
140:時脈產生電路
145:相位內插電路
150:平均電路
155:相位與頻率偵測電路
160:電荷泵電路
165:電壓控制振盪器
170:除頻電路
175:三角積分調變電路
190:數位訊號處理電路
CSS:控制訊號
DI:輸入資料訊號
DO:輸出資料訊號
ESS:誤差訊號
FSS:迴授訊號
PA:相位調整訊號
QCLK:時脈訊號
RCLK:參考時脈訊號
SACLK:取樣時脈訊號
SOCLK:源頭時脈訊號
UD:相位偵測結果

Claims (10)

  1. 一種具有相位追蹤機制的收發器（transceiver）裝置，包含： 一接收電路，包含： 一相位偵測電路，配置以根據具有複數相位的一取樣時脈訊號對一輸入資料訊號進行取樣以及相位偵測，以產生一相位偵測結果； 一比例增益（proportional gain）電路，配置以對該相位偵測結果進行一比例增益運算，以產生一相位調整訊號；以及 一時脈與資料恢復電路，配置以接收一源頭時脈訊號以產生該取樣時脈訊號，並根據該相位調整訊號對該取樣時脈訊號進行相位調整； 一積分增益電路，配置以對該相位偵測結果進行一積分增益運算，以產生一頻率調整訊號； 一源頭時脈產生電路，配置以接收一參考時脈訊號以產生該源頭時脈訊號並根據該頻率調整訊號對該源頭時脈訊號進行頻率調整；以及 一傳送電路，配置以根據源頭時脈訊號進行訊號傳送。
  2. 如請求項1所述之收發器裝置，其中該時脈與資料恢復電路更包含： 一時脈產生電路，配置以根據該源頭時脈訊號產生一時脈訊號；以及 一相位內插電路，配置以對該時脈訊號進行相位內插，以產生該取樣時脈訊號。
  3. 如請求項1所述之收發器裝置，其中該時脈與資料恢復電路更包含： 一相位與頻率偵測電路，配置以對該源頭時脈訊號以及一迴授訊號間進行相位與頻率誤差偵測，以產生一誤差訊號； 一電荷泵電路，配置以根據該誤差訊號產生一控制訊號； 一電壓控制振盪器，配置以根據該控制訊號產生該取樣時脈訊號； 一相位內插電路，配置以對該取樣時脈訊號進行相位內插，以產生一相位內插訊號；以及 一除頻電路，配置以對該相位內插訊號進行除頻，以產生該迴授訊號。
  4. 如請求項1所述之收發器裝置，更包含一平均電路，配置以對該頻率調整訊號進行平均以產生一平均頻率調整訊號，以使該源頭時脈產生電路實質上根據該平均頻率調整訊號進行頻率調整。
  5. 如請求項1所述之收發器裝置，其中該源頭時脈產生電路包含： 一相位與頻率偵測電路，配置以對該參考時脈訊號以及一迴授訊號間進行相位與頻率誤差偵測，以產生一誤差訊號； 一電荷泵電路，配置以根據該誤差訊號產生一控制訊號； 一電壓控制振盪器，配置以根據該控制訊號產生該源頭時脈訊號； 一除頻電路，配置以對該源頭時脈訊號進行除頻以產生該迴授訊號；以及 一三角積分（Sigma Delta）調變電路，配置以根據該頻率調整訊號調整用以進行除頻的一除數。
  6. 如請求項1所述之收發器裝置，其中該源頭時脈產生電路包含： 一相位與頻率偵測電路，配置以對該參考時脈訊號以及一參考時脈訊號進行相位與頻率誤差偵測，以產生一誤差訊號； 一電荷泵電路，配置以根據該誤差訊號產生一控制訊號； 一電壓控制振盪器，配置以根據該控制訊號產生該源頭時脈訊號； 一除頻電路，配置以對該源頭時脈訊號進行除頻以產生一迴授訊號； 一相位內插電路，配置以根據一內插參數對該迴授訊號進行相位內插，以產生該內插迴授訊號；以及 一三角積分調變電路，配置以根據該頻率調整訊號調整該內插參數。
  7. 如請求項1所述之收發器裝置，其中該相位偵測結果包含用以指示一相位領先狀況的一第一數值或用以指示一相位落後狀況的一第二數值。
  8. 如請求項1所述之收發器裝置，其中該相位偵測電路更配置以產生一取樣資料訊號，以使一數位訊號處理電路對該取樣資料訊號進行處理。
  9. 一種具有相位追蹤機制的收發器裝置操作方法，包含： 由一接收電路包含的一相位偵測電路根據具有複數相位的一取樣時脈訊號對一輸入資料訊號進行取樣以及相位偵測，以產生一相位偵測結果； 由該接收電路包含的一比例增益電路對該相位偵測結果進行一比例增益運算，以產生一相位調整訊號； 由該接收電路包含的一時脈與資料恢復電路接收一源頭時脈訊號以產生該取樣時脈訊號，並根據該相位調整訊號對該取樣時脈訊號進行相位調整； 由一積分增益電路對該相位偵測結果進行一積分增益運算，以產生一頻率調整訊號； 由一源頭時脈產生電路接收一參考時脈訊號以產生該源頭時脈訊號並根據該頻率調整訊號對該源頭時脈訊號進行頻率調整；以及 由一傳送電路根據源頭時脈訊號進行訊號傳送。
  10. 如請求項9所述的收發器裝置操作方法，更包含： 由一時脈產生電路根據該源頭時脈訊號產生一時脈訊號；以及 由一相位內插電路對該時脈訊號進行相位內插，以產生該取樣時脈訊號。
TW111130077A 2021-11-05 2022-08-10 具有相位追蹤機制的收發器裝置及其收發器裝置操作方法 TWI799328B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/519,599 US11522573B1 (en) 2021-11-05 2021-11-05 Transceiver apparatus and transceiver apparatus operation method thereof having phase-tracking mechanism
US17/519,599 2021-11-05

Publications (2)

Publication Number Publication Date
TWI799328B true TWI799328B (zh) 2023-04-11
TW202320505A TW202320505A (zh) 2023-05-16

Family

ID=84324880

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111130077A TWI799328B (zh) 2021-11-05 2022-08-10 具有相位追蹤機制的收發器裝置及其收發器裝置操作方法

Country Status (3)

Country Link
US (1) US11522573B1 (zh)
CN (1) CN116094532A (zh)
TW (1) TWI799328B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7940873B2 (en) * 2005-09-16 2011-05-10 Fujitsu Limited Data reproduction circuit
US20130169328A1 (en) * 2011-12-28 2013-07-04 Fujitsu Limited Cdr circuit, reception circuit, and electronic device
US20150036774A1 (en) * 2013-08-01 2015-02-05 Fujitsu Limited Clock and data recovery circuit

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69633705T2 (de) * 1995-11-16 2006-02-02 Ntt Mobile Communications Network Inc. Verfahren zum Erfassen eines digitalen Signals und Detektor
US6874096B1 (en) * 2000-06-23 2005-03-29 2Wire, Inc. Apparatus and method for detecting packet arrival time
US7916822B2 (en) * 2006-03-03 2011-03-29 Agere Systems Inc. Method and apparatus for reducing latency in a clock and data recovery (CDR) circuit
US8170169B2 (en) * 2006-12-01 2012-05-01 Snowbush Inc. Serializer deserializer circuits
US7777577B2 (en) * 2007-09-28 2010-08-17 Texas Instruments Incorporated Dual path phase locked loop (PLL) with digitally programmable damping
US8536912B2 (en) * 2011-07-26 2013-09-17 Texas Instruments Incorporated Phase locked loop
JP5738749B2 (ja) * 2011-12-15 2015-06-24 ルネサスエレクトロニクス株式会社 Ｐｌｌ回路
JP6772477B2 (ja) * 2016-02-18 2020-10-21 富士通株式会社 信号再生回路、電子装置および信号再生方法
CN107306178B (zh) * 2016-04-25 2021-05-25 创意电子股份有限公司 时脉数据回复装置与方法
KR20220091880A (ko) * 2020-12-24 2022-07-01 삼성전자주식회사 위상 보간 기반의 클럭 데이터 복원 회로 및 이를 포함하는 통신 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7940873B2 (en) * 2005-09-16 2011-05-10 Fujitsu Limited Data reproduction circuit
US20130169328A1 (en) * 2011-12-28 2013-07-04 Fujitsu Limited Cdr circuit, reception circuit, and electronic device
US20150036774A1 (en) * 2013-08-01 2015-02-05 Fujitsu Limited Clock and data recovery circuit

Also Published As

Publication number Publication date
CN116094532A (zh) 2023-05-09
US11522573B1 (en) 2022-12-06
TW202320505A (zh) 2023-05-16

Similar Documents

Publication Publication Date Title
US6266799B1 (en) Multi-phase data/clock recovery circuitry and methods for implementing same
US8681914B2 (en) Clock offset compensator
US8451971B2 (en) Communication systems, clock generation circuits thereof, and method for generating clock signal
US8781054B2 (en) Semiconductor device
US7920665B1 (en) Symmetrical range controller circuit and method
US7532697B1 (en) Methods and apparatus for clock and data recovery using a single source
US7366271B2 (en) Clock and data recovery device coping with variable data rates
US8687756B2 (en) CDR with digitally controlled lock to reference
US20060001494A1 (en) Cascaded locked-loop circuits deriving high-frequency, low noise clock signals from a jittery, low-frequency reference
US8803573B2 (en) Serializer-deserializer clock and data recovery gain adjustment
US8873693B2 (en) Phase averaging-based clock and data recovery
WO2013137863A1 (en) Clock and data recovery having shared clock generator
CN106656168B (zh) 时钟数据恢复装置及方法
US20100123493A1 (en) System and method for implementing a digital phase-locked loop
WO1991016766A1 (en) Clock recovery circuit without jitter peaking
US8208596B2 (en) System and method for implementing a dual-mode PLL to support a data transmission procedure
US8410834B2 (en) All digital serial link receiver with low jitter clock regeneration and method thereof
JP3623948B2 (ja) ノイズに強いバーストモード受信装置とそのクロック信号及びデータ復元方法
TWI736393B (zh) 時脈控制裝置與時脈控制方法
TWI799328B (zh) 具有相位追蹤機制的收發器裝置及其收發器裝置操作方法
CN108055036B (zh) 时钟数据恢复电路的环路带宽调节方法和装置
CN115378567B (zh) 时钟同步电路、时钟同步方法及电子设备
CN112653451B (zh) 时钟数据恢复装置
US20230344615A1 (en) Circuit and Method for Removing Spread Spectrum
CN116846530B (zh) 基于全网时钟频率同步的光交换网络、数据发送及接收方法