TWI736393B - 時脈控制裝置與時脈控制方法 - Google Patents

時脈控制裝置與時脈控制方法 Download PDF

Info

Publication number
TWI736393B
TWI736393B TW109127249A TW109127249A TWI736393B TW I736393 B TWI736393 B TW I736393B TW 109127249 A TW109127249 A TW 109127249A TW 109127249 A TW109127249 A TW 109127249A TW I736393 B TWI736393 B TW I736393B
Authority
TW
Taiwan
Prior art keywords
signal
circuit
clock
receiver
clock signal
Prior art date
Application number
TW109127249A
Other languages
English (en)
Other versions
TW202205812A (zh
Inventor
楊軍
婁佳寧
高志顯
劉劍
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Application granted granted Critical
Publication of TWI736393B publication Critical patent/TWI736393B/zh
Publication of TW202205812A publication Critical patent/TW202205812A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0998—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator using phase interpolation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/005—Correction by an elastic buffer

Abstract

時脈控制裝置包含第一相位內插器電路、偵測電路以及數位控制器電路系統。第一相位內插器電路用以根據第一控制訊號與至少一第一參考時脈訊號產生第二參考時脈訊號。偵測電路用以根據接收器訊號以及第二參考時脈訊號之間的差異產生誤差訊號，其中接收器訊號為來自接收器電路的接收器時脈訊號或是經接收器電路等化後的輸入訊號。數位控制器電路系統用以根據誤差訊號產生第一控制訊號與第二控制訊號，並基於第一控制訊號之變動更新第二控制訊號，其中第二控制訊號用以產生給發射器電路使用的發射器時脈訊號。

Description

時脈控制裝置與時脈控制方法
本案是關於時脈控制裝置，尤其是關於用於串列器/解串列器介面的時脈控制裝置與時脈控制方法。
隨著資料速度提高，高速資料傳輸介面受到更嚴重的輸入訊號衰減以及符碼間干擾（intersymbol interference）越來越嚴重，進而導致接收端無法接收到正確的訊號。於一些相關技術中，重定時器（re-timer）被用來重新定時欲輸出的訊號，以使接收端可接收到正確的訊號。然而，於此些技術中，輸出訊號會因為重定時器引入了抖動（jitter）。為了降低此抖動，需要在發射端使用較大面積的迴路濾波器來進行濾波，造成整體成本明顯提升。
於一些實施例中，時脈控制裝置包含第一相位內插器電路、偵測電路以及數位控制器電路系統。第一相位內插器電路用以根據第一控制訊號與至少一 第一參考時脈訊號產生第二參考時脈訊號。偵測電路用以根據接收器訊號以及第二參考時脈訊號之間的第一差異產生誤差訊號，其中接收器訊號為來自接收器電路的接收器時脈訊號或是經接收器電路等化後的輸入訊號。數位控制器電路系統用以根據誤差訊號產生第一控制訊號與第二控制訊號，並基於第一控制訊號之變動更新第二控制訊號，其中第二控制訊號用以產生給發射器電路使用的發射器時脈訊號。
於一些實施例中，時脈控制方法包含下列操作：根據第一控制訊號與至少一第一參考時脈訊號產生第二參考時脈訊號；根據接收器訊號以及第二參考時脈訊號之間的第一差異產生誤差訊號，其中接收器訊號為來自接收器電路的一接收器時脈訊號或經接收器電路等化後的輸入訊號；以及根據誤差訊號產生第一控制訊號與第二控制訊號，並基於第一控制訊號之變動更新第二控制訊號，其中第二控制訊號用以產生給發射器電路使用的發射器時脈訊號。
有關本案的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。
本文所使用的所有詞彙具有其通常的意涵。上述之詞彙在普遍常用之字典中之定義，在本案的內容中包含任一於此討論的詞彙之使用例子僅為示例，不應限制到本案之範圍與意涵。同樣地，本案亦不僅以於此說明書所示出的各種實施例為限。
關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件相互操作或動作。如本文所用，用語『電路系統（circuitry）』可為由至少一電路（circuit）所形成的單一系統，且用語『電路』可為由至少一個電晶體與/或至少一個主被動元件按一定方式連接以處理訊號的裝置。
如本文所用，用語『與/或』包含了列出的關聯項目中的一個或多個的任何組合。在本文中，使用第一、第二與第三等等之詞彙，是用於描述並辨別各個元件。因此，在本文中的第一元件也可被稱為第二元件，而不脫離本案的本意。為易於理解，於各圖式中的類似元件將被指定為相同標號。
圖1為根據本案的一些實施例繪製一種資料傳輸系統100的示意圖。於一些實施例中，資料傳輸系統100可應用於串列器/解串列器（serializer/deserializer, SerDes）介面。資料傳輸系統100包含接收器電路120、先入先出（first in, first out, FIFO）電路140（後文簡稱為FIFO電路140）、發射器電路160以及時脈控制裝置180。
接收器電路120根據接收器時脈訊號CK R接收輸入訊號SIN，並輸出資料訊號D R與接收器時脈訊號CK R至FIFO電路140。FIFO電路140根據接收器時脈訊號CK R接收資料訊號D R，並根據發射器時脈訊號CK T將接收到的資料訊號D R輸出為資料訊號D T。發射器電路160將資料訊號D T輸出為輸出訊號SO。
時脈控制裝置180耦接於接收器電路120以及發射器電路160之間。於一些實施例中，時脈控制裝置180可用以根據來自接收器電路120的接收器訊號S R產生發射器時脈訊號CK T。於一些實施例中，接收器電路120可將接收器時脈訊號CK R輸出為接收器訊號S R­。於一些實施例中，接收器電路120可等化輸入訊號SIN為輸入訊號SIN'，並將輸入訊號SIN'輸出為接收器訊號S R­。
時脈控制裝置180可操作為重計時器（re-timer）電路，以重新定時（retime）輸出訊號SO，以降低訊號衰減與/或符碼間干擾（intersymbol interference）的影響。於一些實施例中，接收器時脈訊號CK R可由接收器電路120中的時脈資料回復（clock and data recovery）電路122產生。如前所述，接收器時脈訊號CK R­­­可被輸出為接收器訊號S R。或者，於一些實施例中，資料傳輸系統100可更包含一除頻電路（未示出），其用以根據接收器時脈訊號CK R產生接收器訊號S R。
圖2A為根據本案的一些實施例繪製圖1中時脈控制裝置180之示意圖。於一些實施例中，時脈控制裝置180包含相位內插器電路220、偵測電路240以及數位控制器電路系統260。
相位內插器電路220用以根據控制訊號PI_1與至少一參考時脈訊號CK REF1­產生參考時脈訊號CK REF2。於此例中，至少一參考時脈訊號CK REF1­­可為具有不同相位之多個時脈訊號，其中該些多個時脈訊號是經由時脈訊源201以及除頻電路202所產生的。相位內插器電路220可根據控制訊號PI_1從至少一參考時脈訊號CK REF1­­­選出至少二者進行內插，以產生參考時脈訊號CK REF2。於一些實施例中，時脈訊源201可為（但不限於）鎖相迴路電路、石英震盪器或電感電容槽電路。於一些實施例中，時脈訊源201與除頻電路202獨立於時脈控制裝置180。於另一些實施例中，時脈訊源201與除頻電路202可整合至時脈控制裝置180當中。於又一些實施例中，圖2A中的除頻電路202是可選擇的（optional），亦即可因應需求決定是否使用（圖2B、3B、4C的實施例亦同）。
於一些實施例中，相位內插器電路220包含多個輸入對電路（未示出）與電流源電路（未示出）。多個輸入對電路耦接至電流源電路，並根據至少一參考時脈訊號CK REF1­­選擇性導通。電流源電路包含多個開關，其根據控制訊號PI_1選擇性導通以決定流經該些輸入對電路的一電流比例。如此，多個輸入對電路可根據此電流比例以及至少一參考時脈訊號CK REF1­­內插出對應的參考時脈訊號CK REF2。上述相位內插器電路220之實施方式用於示例，且本案並不以此為限。各種類型的相位內插器電路220皆為本案所涵蓋之範圍。
偵測電路240用以根據前述的接收器訊號S R與參考時脈訊號CK REF2之間的差異產生誤差訊號UP/DN。於一些實施例中，偵測電路240可為相位偵測器電路、頻率偵測器電路或相位頻率偵測器電路，其可用來偵測接收器訊號S R的頻率（或相位）與參考時脈訊號CK REF2的頻率（或相位）之間的差異，並據以輸出誤差訊號UP/DN。數位控制器電路系統260用以根據誤差訊號UP/DN產生控制訊號PI_1以及控制訊號PI_2，並基於控制訊號PI_1的變動更新控制訊號PI_2。於一些實施例中，數位控制器電路系統260可用於降低發射器時脈訊號CK T之更新率，以抑制發射器時脈訊號CK T­上的抖動（jitter）。關於數位控制器電路系統260的詳細設置方式將於後參照圖2C說明。
於此例中，時脈控制裝置180更包含相位內插器電路280。相位內插器電路280用以根據控制訊號PI_2與至少一參考時脈訊號CK REF1­產生發射器時脈訊號CK T。類似於相位內插器電路220，相位內插器電路280可根據控制訊號PI_2從至少一參考時脈訊號CK REF1­­­選出至少二者進行內插，以產生發射器時脈訊號CK T。­
藉由更新控制訊號PI_1，參考時脈訊號CK REF2­可相同於（或接近於）接收器訊號S R。應當理解，若控制訊號PI_2相同於（或接近於）控制訊號PI_1，且若相位內插器電路220與相位內插器電路280具有相同電路設定，發射器時脈訊號CK T也會相同於（或接近於）參考時脈訊號CK REF2。因此，藉由讓控制訊號PI_2追蹤控制訊號PI_1的設置方式，發射器時脈訊號CK T可同步於接收器訊號S R。
如前所述，接收器訊號S R可為接收器時脈訊號CK R或是經等化處理後的輸入訊號SIN'。於一些實施例中，若接收器訊號S R設定為等化後的輸入訊號SIN'，相位內插器電路220、偵測電路240以及數位控制器電路系統260之操作相當於時脈資料回復電路122，故可產生可用於讀取輸入訊號SIN的參考時脈訊號CK REF2。亦即，於另一些實施例中，圖1的接收器電路120中的時脈資料回復電路122是可選擇的。例如，若未於接收器電路120中選用時脈資料回復電路122，可將圖2A的時脈控制裝置180中的參考時脈訊號CK REF2用作輸入至FIFO電路140的接收器時脈訊號CK R（例如經由接收器電路120轉送至FIFO電路140，但本案並不以此為限）。
圖2B為根據本案的一些實施例繪製圖1中時脈控制裝置180之示意圖。相較於圖2A，時脈控制裝置180更包含多個可選擇的（optional）除頻電路211～214。於一些實施例中，依據實際應用需求，可選擇性地使用該些除頻電路211～214中至少一者。於一些實施例中，該些除頻電路211～214中每一者的除頻比例（division ratio）為可配置的。例如，該除頻比例可以為1、2、3…等等。
除頻電路211用以根據至少一參考時脈訊號CK REF1­產生複數個訊號S 1。於此例中，至少一參考時脈訊號CK REF1­可為單一時脈訊號，且該些訊號S 1可為具有不同相位的多個時脈訊號。相位內插器電路220可根據控制訊號PI_1與該些訊號S 1­產生參考時脈訊號CK REF2。除頻電路212用以根據參考時脈訊號CK REF2產生訊號S 2。偵測電路240可根據接收器訊號S R與訊號S 2之間的差異產生誤差訊號UP/DN。除頻電路213用以根據至少一參考時脈訊號CK REF1產生多個訊號S 3。類似於多個訊號S 1，該些訊號S 3­為具有不同相位的多個時脈訊號。相位內插器電路280可根據控制訊號PI_2與多個訊號S­ 3產生訊號S 4。除頻電路214可根據訊號S 4­­產生發射器時脈訊號CK T。
應當理解，圖2A與圖2B所示的多個設置方式可依據實際應用彈性地調整，故本案並不限於圖2A與圖2B。例如，若未選用除頻電路211以及除頻電路213，至少一參考時脈訊號CK REF1­­可為具有不同相位的多個時脈訊號，並直接輸入至相位內插器電路220與相位內插器電路280。類似地，若未選用除頻電路212，參考時脈訊號CK REF2可直接輸入至偵測電路240。依此類推，應可理解圖2A與圖2B所具有的多種彈性調整方式。
圖2C為根據本案的一些實施例繪製圖2A或圖2B中的數位控制器電路系統260之示意圖。數位控制器電路系統260包含濾波器電路262、積分器電路264、濾波器電路266以及積分器電路268。濾波器電路262用以對誤差訊號UP/DN進行濾波以產生訊號S 21。積分器電路264用以累加訊號S 21以產生控制訊號PI_1。濾波器電路266用以對訊號S 21以及訊號S 22之間的差異進行濾波以產生訊號S 22。積分器電路268用以累加訊號S 22以產生控制訊號PI_2。
於一些實施例中，濾波器電路262包含乘法器電路262A、三角積分（sigma delta）調變器電路262B、乘法器電路262C、子積分器電路262D、三角積分調變器電路262E、加法器電路262F以及三角積分調變器電路262G。乘法器電路262A用以相乘係數KP以及誤差訊號UP/DN以產生訊號S 23。三角積分調變器電路262B用以調變誤差訊號UP/DN以產生訊號S 24。乘法器電路262C用以相乘係數KI以及訊號S 24以產生訊號S 25。子積分器電路262D用以累加訊號S 25以產生訊號S 26。三角積分調變器電路262E用以調變訊號S 26以產生訊號S 27。加法器電路262F用以相加訊號S 27以及訊號S 23以產生訊號S 28。三角積分調變器電路262G用以調變訊號S 28以產生訊號S 21。
藉由上述設置方式，濾波器電路262為二階電路。一階訊號路徑（其包含乘法器電路262A、加法器電路262F以及三角積分調變器電路262G）可追蹤相位誤差，且二階訊號路徑（其包含三角積分調變器電路262B、乘法器電路262C、子積分器電路262D以及三角積分調變器電路262E）可追蹤頻率誤差。再者，藉由二階訊號路徑中的調變與累加操作，可降低高頻雜訊以及控制訊號PI_1於單位時間內的更新次數。如此，可降低發射器時脈訊號CK T之更新率，以抑制發射器時脈訊號CK T上的抖動。
於一些實施例中，濾波器電路266用以自訊號S 21減去訊號S 22以決定訊號S 21與訊號S 22之間的差異（例如為訊號S 29），並根據此差異更新訊號S 22。等效來說，濾波器電路266可基於控制訊號PI_1的變動更新控制訊號PI_2。濾波器電路266可包含減法器電路266A、乘法器電路266B、子積分器電路266C以及三角積分調變器電路266D。減法器電路266A自訊號S 21減去訊號S 22以產生訊號S 29。乘法器電路266B相乘係數KC以及訊號S 29以產生訊號S 210。子積分器電路266C用以累加訊號S 210以產生訊號S 211。三角積分調變器電路266D用以調變訊號S 211以產生訊號S 22。於一些實施例中，係數KP、係數KI以及係數KC為可配置的濾波器係數，其可用於設定數位控制器電路系統260之增益或頻寬等等。
類似於濾波器電路262，藉由濾波器電路266中的調變與累加操作，可降低高頻雜訊以及控制訊號PI_2於單位時間內的更新次數。如此，可降低發射器時脈訊號CK T之更新率，以抑制發射器時脈訊號CK T上的抖動。
於一些實施例中，積分器電路264、積分器電路268、子積分器電路262D以及子積分器電路266C中每一者可由加法器電路與延遲電路（標示為Z -1）實施。於一或多個實施例中，三角積分調變器電路262B、三角積分調變器電路262E、三角積分調變器電路262G以及三角積分調變器電路266D中每一者為可選擇性地設置。例如，若三角積分調變器電路262B未被選用，誤差訊號UP/DN可直接輸入至乘法器電路266B，且乘法器電路266B可相乘係數KI與誤差訊號UP/DN以產生訊號S 25。依此類推，應可理解圖2C所具有的多種彈性調整方式。
或者，於一或多個實施例中，三角積分調變器電路262B、三角積分調變器電路262E、三角積分調變器電路262G以及三角積分調變器電路266D中每一者可具有旁路模式與調變模式。當操作於旁路模式，對應的三角積分調變器電路將輸入訊號直接輸出為輸出訊號。當操作於調變模式，對應的三角積分調變器電路調變接收到的輸入訊號以產生輸出訊號。以三角積分調變器電路262B為例，當操作於旁路模式時，三角積分調變器電路262B直接將誤差訊號UP/DN輸出為訊號S 24。或者，當操作於調變模式時，三角積分調變器電路262B調變誤差訊號UP/DN以產生訊號S 24。依此類推，應可理解圖2C所具有的多種彈性調整方式。
圖3A為根據本案的一些實施例繪製一種資料傳輸系統300的示意圖。相較於圖1，時脈控制裝置180輸出參考時脈訊號CK REF3，且發射器電路160更包含鎖相迴路電路162。鎖相迴路電路162用以根據參考時脈訊號CK REF3產生發射器時脈訊號CK T。於此些實施例中，參考時脈訊號CK REF3­可為鎖相迴路電路162中的參考訊號（例如為後圖4B的參考訊號FREF）。同前述實施例，若未於圖3A的接收器電路120中選用時脈資料回復電路122，可將圖3B的時脈控制裝置180中的參考時脈訊號CK REF2輸出為接收器時脈訊號CK R。
圖3B為根據本案的一些實施例繪製圖3A中時脈控制裝置180之示意圖。相較於圖2A或圖2B，相位內插器電路280用以根據控制訊號PI_2以及參考時脈訊號CK REF1產生參考時脈訊號CK REF3。
圖4A為根據本案的一些實施例繪製一種資料傳輸系統400之示意圖。相較於圖1的資料傳輸系統100，發射器電路400更包含鎖相迴路電路162，其用以根據時脈控制裝置180產生的控制訊號PI_2產生發射器時脈訊號CK T。同前述實施例，若未於圖4A的接收器電路120中選用時脈資料回復電路122，可將圖4C的時脈控制裝置180中的參考時脈訊號CK REF2輸出為接收器時脈訊號CK R。
圖4B為根據本案的一些實施例繪製圖4A中鎖相迴路電路162之示意圖。鎖相迴路電路162包含偵測電路410、電荷幫浦電路412、迴路濾波器電路414、壓控振盪器電路416以及除頻電路418。偵測電路410用以偵測參考訊號FREF以及除頻電路418的輸出訊號（未示出）之間的差異，以產生對應的誤差訊號（未示出）。電荷幫浦電路412可根據此誤差訊號進行充電或放電，以產生控制電壓（未示出）。迴路濾波器電路414可對此控制電壓進行濾波，以產生調整電壓（未示出）。壓控振盪器電路416可根據此調整電壓產生對應的發射器時脈訊號CK T。除頻電路418可根據控制訊號PI_2對發射器時脈訊號CK T進行除頻，以產生輸出訊號（未示出）至偵測電路410，其中除頻電路418可根據控制訊號PI_2設定本身的除頻比例。
圖4C為根據本案的一些實施例繪製圖4A中時脈控制裝置180之示意圖。相較於圖2A或圖2B，圖4C中的時脈控制裝置180可不使用相位內插器電路280，並直接輸出控制訊號PI_2至圖4B中的除頻電路418。
圖4D為根據本案的一些實施例繪製圖4A中鎖相迴路電路162之示意圖。相較於圖4B，鎖相迴路電路162更包含相位內插器電路420。於此例中，壓控振盪器電路416產生具有不同相位的多個時脈訊號（未示出）。相位內插器電路420根據控制訊號PI_2以及該些時脈訊號產生發射器時脈訊號CK T。
圖3B以及圖4C中的數位控制器電路系統180用於示例，且本案並不以此為限。應當理解，類似於圖2B，於其他的實施例中，圖3B以及圖4C中的數位控制器電路系統180亦可選擇性地設置一或多個除頻電路（例如為除頻電路211～214中至少一者）。
圖5為根據本案的一些實施例繪製一種時脈控制方法500之流程圖。於操作S510，根據第一控制訊號與至少一第一參考時脈訊號產生第二參考時脈訊號。於操作S520，根據接收器訊號以及第二參考時脈訊號之間的差異產生誤差訊號，其中接收器訊號為來自接收器電路的接收器時脈訊號或經接收器電路等化後的輸入訊號。於操作S530，根據誤差訊號產生第一控制訊號與第二控制訊號，並基於第一控制訊號之變動更新第二控制訊號，其中第二控制訊號用以產生給發射器電路使用的發射器時脈訊號。
上述操作S510、S520以及S530之說明可參照前述各個實施例，故不重複贅述。上述時脈控制方法500的多個操作僅為示例，並非限定需依照此示例中的順序執行。在不違背本案的各實施例的操作方式與範圍下，在時脈控制方法500下的各種操作當可適當地增加、替換、省略或以不同順序執行。或者，在時脈控制方法500下的一或多個操作可以是同時或部分同時執行。
綜上所述，藉由本案一些實施例中之時脈控制裝置與時脈控制方法可使發射器時脈訊號同步於接收器時脈訊號，並可在不使用大面積的迴路濾波器之前提下有效降低發射器時脈訊號上之抖動。
雖然本案之實施例如上所述，然而該些實施例並非用來限定本案，本技術領域具有通常知識者可依據本案之明示或隱含之內容對本案之技術特徵施以變化，凡此種種變化均可能屬於本案所尋求之專利保護範疇，換言之，本案之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
100:資料傳輸系統 120:接收器電路 122:時脈資料回復電路 140:先入先出電路 160:發射器電路 180:時脈控制裝置 CK R:接收器時脈訊號 CK T:發射器時脈訊號 D R,D T:資料訊號 SIN:輸入訊號 SIN':經等化後的輸入訊號 SO:輸出訊號 S R:接收器訊號 201:時脈訊源 202:除頻電路 220,280:相位內插器電路 240:偵測電路 260:數位控制器電路系統 CK REF1,CK REF2:參考時脈訊號 PI_1,PI_2:控制訊號 UP/DN:誤差訊號 211~214:除頻電路 S 1~S 4:訊號 262,266:濾波器電路 264,268:積分器電路 262A,262C,266B:乘法器電路 262B,262E,262G,266D:三角積分調變器電路 262D,266C:子積分器電路 262F:加法器電路 266A:減法器電路 KP,KI,KC:係數 S 21~S 29,S 210,S 211:訊號 300,400:資料傳輸系統 CK REF3:參考時脈訊號 162:鎖相迴路電路 410:偵測電路 412:電荷幫浦電路 414:迴路濾波器電路 416:壓控振盪器電路 418:除頻電路 420:相位內插器電路 FREF:參考訊號
［圖1］為根據本案的一些實施例繪製一種資料傳輸系統的示意圖； ［圖2A］為根據本案的一些實施例繪製的圖1中時脈控制裝置之示意圖； ［圖2B］為根據本案的一些實施例繪製的圖1中時脈控制裝置之示意圖； ［圖2C］為根據本案的一些實施例繪製圖2A或圖2B中的數位控制器電路系統之示意圖； ［圖3A］為根據本案的一些實施例繪製一種資料傳輸系統之示意圖； ［圖3B］為根據本案的一些實施例繪製圖3A中時脈控制裝置之示意圖； ［圖4A］為根據本案的一些實施例繪製一種資料傳輸系統之示意圖； ［圖4B］為根據本案的一些實施例繪製圖4A中鎖相迴路電路之示意圖； ［圖4C］為根據本案的一些實施例繪製圖4A中時脈控制裝置之示意圖； ［圖4D］為根據本案的一些實施例繪製圖4A中鎖相迴路電路之示意圖；以及 ［圖5］為根據本案的一些實施例繪製一種時脈控制方法之流程圖。
180:時脈控制裝置
201:時脈訊源
202:除頻電路
220,280:相位內插器電路
240:偵測電路
260:數位控制器電路系統
CKREF1,CKREF2:參考時脈訊號
CKT:發射器時脈訊號
PI_1,PI_2:控制訊號
SR:接收器訊號
UP/DN:誤差訊號

Claims (10)

  1. 一種時脈控制裝置，包含： 一第一相位內插器電路，用以根據一第一控制訊號與至少一第一參考時脈訊號產生一第二參考時脈訊號； 一偵測電路，用以根據一接收器訊號以及該第二參考時脈訊號之間的一第一差異產生一誤差訊號，其中該接收器訊號為來自一接收器電路的一接收器時脈訊號或是經該接收器電路等化後的一輸入訊號；以及 一數位控制器電路系統，用以根據該誤差訊號產生該第一控制訊號與一第二控制訊號，並基於該第一控制訊號之一變動更新該第二控制訊號，其中該第二控制訊號用以產生給一發射器電路使用的一發射器時脈訊號。
  2. 如請求項1之時脈控制裝置，更包含： 一第二相位內插器電路，用以根據該第二控制訊號與該至少一第一參考時脈訊號產生該發射器時脈訊號。
  3. 如請求項1之時脈控制裝置，更包含： 一第二相位內插器電路，用以根據該第二控制訊號與該至少一第一參考時脈訊號產生一第三參考時脈訊號，其中該發射器電路包含一鎖相迴路電路，且該鎖相迴路電路用以根據該第三參考時脈訊號產生該發射器時脈訊號。
  4. 如請求項1之時脈控制裝置，其中該發射器電路包含一鎖相迴路電路，該鎖相迴路電路包含一除頻電路，且該除頻電路用以根據該第二控制訊號設定一除頻比例以產生該發射器時脈訊號。
  5. 如請求項1之時脈控制裝置，其中該發射器電路包含一鎖相迴路電路，該鎖相迴路電路包含一第二相位內插器電路，且該第二相位內插器電路用以根據該第二控制訊號產生該發射器時脈訊號。
  6. 如請求項1之時脈控制裝置，其中該偵測電路為一相位偵測器電路、一頻率偵測器電路或一相位頻率偵測器電路。
  7. 如請求項1之時脈控制裝置，其中該數位控制器電路系統用以降低該發射器時脈訊號的一更新率，以抑制該發射器時脈訊號上之一抖動（jitter）。
  8. 如請求項1之時脈控制裝置，其中該數位控制器電路系統包含： 一第一濾波器電路，用以對該誤差訊號進行濾波，以產生一第一訊號； 一第一積分器電路，用以累加該第一訊號以產生該第一控制訊號； 一第二濾波器電路，用以對該第一訊號與一第二訊號之間的一第二差異進行濾波，以產生該第二訊號；以及 一第二積分器電路，用以累加該第二訊號以產生該第二控制訊號。
  9. 如請求項8之時脈控制裝置，其中該第二濾波器電路用以自該第一訊號減去該第二訊號以決定該第二差異，並根據該第二差異更新該第二訊號，以基於該第一控制訊號之該變動更新該第二訊號。
  10. 一種時脈控制方法，包含： 根據一第一控制訊號與至少一第一參考時脈訊號產生一第二參考時脈訊號； 根據一接收器訊號以及該第二參考時脈訊號之間的一第一差異產生一誤差訊號，其中該接收器訊號為來自一接收器電路的一接收器時脈訊號或經該接收器電路等化後的一輸入訊號；以及 根據該誤差訊號產生該第一控制訊號與一第二控制訊號，並基於該第一控制訊號之一變動更新該第二控制訊號，其中該第二控制訊號用以產生給一發射器電路使用的一發射器時脈訊號。
TW109127249A 2020-07-24 2020-08-11 時脈控制裝置與時脈控制方法 TWI736393B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010724842.7 2020-07-24
CN202010724842.7A CN113972910A (zh) 2020-07-24 2020-07-24 频率控制装置与频率控制方法

Publications (2)

Publication Number Publication Date
TWI736393B true TWI736393B (zh) 2021-08-11
TW202205812A TW202205812A (zh) 2022-02-01

Family

ID=78283228

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109127249A TWI736393B (zh) 2020-07-24 2020-08-11 時脈控制裝置與時脈控制方法

Country Status (3)

Country Link
US (1) US11296711B2 (zh)
CN (1) CN113972910A (zh)
TW (1) TWI736393B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11489657B1 (en) * 2021-10-20 2022-11-01 Diodes Incorporated Bit-level mode retimer

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3748512B1 (en) * 2019-06-06 2023-08-02 Infineon Technologies AG Method for a slave device for calibrating its output timing, method for a master device for enabling a slave device to calibrate its output timing, master device and slave device

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060208811A1 (en) * 2005-03-21 2006-09-21 An-Ming Lee Multi-phase clock generator and method thereof
TWI281321B (en) * 2002-10-05 2007-05-11 Samsung Electronics Co Ltd Delay locked loop circuit for internally correcting duty cycle and duty cycle correction method thereof
US8116418B2 (en) * 2008-05-08 2012-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Fast locking clock and data recovery
US8457269B2 (en) * 2011-10-27 2013-06-04 Ncku Research And Development Foundation Clock and data recovery (CDR) architecture and phase detector thereof
US20130251084A1 (en) * 2005-09-13 2013-09-26 Rambus Inc. Low jitter clock recovery circuit
US20150049849A1 (en) * 2013-08-13 2015-02-19 Phison Electronics Corp. Connecting interface unit and memory storage device
US20150098527A1 (en) * 2013-10-04 2015-04-09 Realtek Semiconductor Corporation Data receiving device and method thereof
CN107306178A (zh) * 2016-04-25 2017-10-31 创意电子股份有限公司 时脉数据回复装置与方法
US20180069554A1 (en) * 2016-09-05 2018-03-08 Global Unichip Corporation Clock and data recovery module
TWI634749B (zh) * 2014-05-16 2018-09-01 美商萊迪思半導體公司 產生展頻時脈之鎖相迴路電路及用於鎖相迴路電路之有限脈衝響應分數除頻器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184847A (ja) * 2006-01-10 2007-07-19 Nec Electronics Corp クロックアンドデータリカバリ回路及びｓｅｒｄｅｓ回路
US9148192B1 (en) * 2013-08-08 2015-09-29 Xilinx, Inc. Transceiver for providing a clock signal
US10084591B1 (en) * 2017-03-21 2018-09-25 Oracle International Corporation SERDES built-in sinusoidal jitter injection
US10313105B2 (en) * 2017-09-12 2019-06-04 Credo Technology Group Limited Fractional-N PLL based clock recovery for SerDes
US10313104B2 (en) * 2017-09-18 2019-06-04 Avago Technologies International Sales Pte. Limited System and method for controlling the impact of periodic jitter caused by non-ideal phase interpolators
EP3879746A4 (en) * 2018-12-21 2021-12-22 Huawei Technologies Co., Ltd. CLOCK DOMAIN CROSSING PROCESSING CIRCUIT

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI281321B (en) * 2002-10-05 2007-05-11 Samsung Electronics Co Ltd Delay locked loop circuit for internally correcting duty cycle and duty cycle correction method thereof
US20060208811A1 (en) * 2005-03-21 2006-09-21 An-Ming Lee Multi-phase clock generator and method thereof
US20130251084A1 (en) * 2005-09-13 2013-09-26 Rambus Inc. Low jitter clock recovery circuit
US8116418B2 (en) * 2008-05-08 2012-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Fast locking clock and data recovery
US8457269B2 (en) * 2011-10-27 2013-06-04 Ncku Research And Development Foundation Clock and data recovery (CDR) architecture and phase detector thereof
US20150049849A1 (en) * 2013-08-13 2015-02-19 Phison Electronics Corp. Connecting interface unit and memory storage device
US20150098527A1 (en) * 2013-10-04 2015-04-09 Realtek Semiconductor Corporation Data receiving device and method thereof
TWI634749B (zh) * 2014-05-16 2018-09-01 美商萊迪思半導體公司 產生展頻時脈之鎖相迴路電路及用於鎖相迴路電路之有限脈衝響應分數除頻器
CN107306178A (zh) * 2016-04-25 2017-10-31 创意电子股份有限公司 时脉数据回复装置与方法
US20180069554A1 (en) * 2016-09-05 2018-03-08 Global Unichip Corporation Clock and data recovery module

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
2007年公開文件徐國慶 等"一個操作在1.25到6Gbps的脈衝式時脈資料回復電路"電子工程學系 電子研究所碩士班碩士論文, http://hdl.handle.net/11536/78080
年公開文件徐國慶 等"一個操作在1.25到6Gbps的脈衝式時脈資料回復電路"電子工程學系 電子研究所碩士班碩士論文, http://hdl.handle.net/11536/78080 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11489657B1 (en) * 2021-10-20 2022-11-01 Diodes Incorporated Bit-level mode retimer
US11736266B2 (en) 2021-10-20 2023-08-22 Diodes Incorporated Phase interpolator circuitry for a bit-level mode retimer

Also Published As

Publication number Publication date
US11296711B2 (en) 2022-04-05
TW202205812A (zh) 2022-02-01
US20220029629A1 (en) 2022-01-27
CN113972910A (zh) 2022-01-25

Similar Documents

Publication Publication Date Title
US10263761B2 (en) Clock and data recovery having shared clock generator
US8451971B2 (en) Communication systems, clock generation circuits thereof, and method for generating clock signal
US8687756B2 (en) CDR with digitally controlled lock to reference
US8803573B2 (en) Serializer-deserializer clock and data recovery gain adjustment
US8781054B2 (en) Semiconductor device
TWI736393B (zh) 時脈控制裝置與時脈控制方法
CN108242922B (zh) 紧凑的占空比校正装置及通信系统
JP5994507B2 (ja) 位相平均化に基づくクロック及びデータ回復の方法、回路及びシステム
TWI392319B (zh) 通信系統，接收裝置及接收方法
TWI556083B (zh) 電子可攜式裝置根據從主機裝置萃取時脈進行資料處理的方法
US8339206B2 (en) Pll
WO2023124557A1 (zh) 锁相环电路、控制方法、电荷泵及芯片
Lee An estimation approach to clock and data recovery
US20120257693A1 (en) Cdr with sigma-delta noise-shaped control
US8670512B1 (en) Acceleration of phase and frequency tracking for low-latency timing recovery
Vamvakos et al. A 8.125–15.625 Gb/s SerDes using a sub-sampling ring-oscillator phase-locked loop
Souliotis et al. Phase Interpolator Based Clock and Data Recovery with Jitter Optimization
TWI799328B (zh) 具有相位追蹤機制的收發器裝置及其收發器裝置操作方法
US20090199035A1 (en) Network signal processing apparatus
Suttorp et al. A 10-Gb/s CMOS serial-link receiver using eye-opening monitoring for adaptive equalization and for clock and data recovery
CN115378567B (zh) 时钟同步电路、时钟同步方法及电子设备
Larionov et al. A 4-channel Multi-standard Adaptive Serial Transceiver for the Range 1.25-10.3 Gb/s in CMOS 65 nm
Kim et al. A 4x32Gb/s 1.8 pJ/bit Collaborative Baud-Rate CDR with Background Eye-Climbing Algorithm and Low-Power Global Clock Distribution
WO2024005919A1 (en) Phase mixer non-linearity compensation within clock and data recovery circuitry
KR100310296B1 (ko) 제로비복귀디지털데이터전송에서의클럭/데이터재생장치