CN113972910A - 频率控制装置与频率控制方法 - Google Patents

频率控制装置与频率控制方法 Download PDF

Info

Publication number
CN113972910A
CN113972910A CN202010724842.7A CN202010724842A CN113972910A CN 113972910 A CN113972910 A CN 113972910A CN 202010724842 A CN202010724842 A CN 202010724842A CN 113972910 A CN113972910 A CN 113972910A
Authority
CN
China
Prior art keywords
signal
circuit
frequency
receiver
transmitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010724842.7A
Other languages
English (en)
Inventor
杨军
娄佳宁
高志显
刘剑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN202010724842.7A priority Critical patent/CN113972910A/zh
Priority to TW109127249A priority patent/TWI736393B/zh
Priority to US17/228,764 priority patent/US11296711B2/en
Publication of CN113972910A publication Critical patent/CN113972910A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0998—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator using phase interpolation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/005—Correction by an elastic buffer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

频率控制装置包含第一相位内插器电路、检测电路以及数字控制器电路系统。第一相位内插器电路用以根据第一控制信号与至少一个第一参考频率信号产生第二参考频率信号。检测电路用以根据接收器信号以及第二参考频率信号之间的差异产生误差信号，其中接收器信号为来自接收器电路的接收器频率信号或是经接收器电路等化后的输入信号。数字控制器电路系统用以根据误差信号产生第一控制信号与第二控制信号，并基于第一控制信号的改变更新第二控制信号，其中第二控制信号用以产生给发射器电路使用的发射器频率信号。

Description

频率控制装置与频率控制方法
技术领域
本发明申请是关于频率控制装置，尤其是关于用于串行器/解串行器接口的频率控制装置与频率控制方法。
背景技术
随着数据速度提高，高速数据传输接口受到更严重的输入信号衰减以及符码间干扰(intersymbol interference)越来越严重，进而导致接收端无法接收到正确的信号。在一些相关技术中，复位定时器(re-timer)被用来重新定时将输出的信号，以使接收端可接收到正确的信号。然而，在此些技术中，输出信号会因为复位定时器引入了抖动(jitter)。为了降低此抖动，需要在发射端使用较大面积的回路滤波器来进行滤波，造成整体成本明显提升。
发明内容
在一些实施例中，频率控制装置包含第一相位内插器电路、检测电路以及数字控制器电路系统。第一相位内插器电路用以根据第一控制信号与至少一个第一参考频率信号产生第二参考频率信号。检测电路用以根据接收器信号以及第二参考频率信号之间的第一差异产生误差信号，其中接收器信号为来自接收器电路的接收器频率信号或是经接收器电路等化后的输入信号。数字控制器电路系统用以根据误差信号产生第一控制信号与第二控制信号，并基于第一控制信号的改变更新第二控制信号，其中第二控制信号用以产生给发射器电路使用的发射器频率信号。
在一些实施例中，频率控制方法包含下列操作：根据第一控制信号与至少一个第一参考频率信号产生第二参考频率信号；根据接收器信号以及第二参考频率信号之间的第一差异产生误差信号，其中接收器信号为来自接收器电路的接收器频率信号或经接收器电路等化后的输入信号；以及根据误差信号产生第一控制信号与第二控制信号，并基于第一控制信号改变更新第二控制信号，其中第二控制信号用以产生给发射器电路使用的发射器频率信号。
有关本发明申请的特征、操作与技术效果，将配合附图及较佳实施例详细说明如下。
附图说明
图1为根据本发明申请的一些实施例绘制的一种数据传输系统的示意图；
图2A为根据本发明申请的一些实施例绘制的图1中频率控制装置的示意图；
图2B为根据本发明申请的一些实施例绘制的图1中频率控制装置的示意图；
图2C为根据本发明申请的一些实施例绘制图2A或图2B中的数字控制器电路系统的示意图；
图3A为根据本发明申请的一些实施例绘制一种数据传输系统的示意图；
图3B为根据本发明申请的一些实施例绘制图3A中频率控制装置的示意图；
图4A为根据本发明申请的一些实施例绘制一种数据传输系统的示意图；
图4B为根据本发明申请的一些实施例绘制图4A中锁相回路电路的示意图；
图4C为根据本发明申请的一些实施例绘制图4A中频率控制装置的示意图；
图4D为根据本发明申请的一些实施例绘制图4A中锁相回路电路的示意图；以及
图5为根据本发明申请的一些实施例绘制一种频率控制方法的流程图。
符号说明：
为使本发明申请的上述和其他目的、特征、优点与实施例能更清楚易懂，所附符号的说明如下：
100：数据传输系统
120：接收器电路
122：频率数据恢复电路
140：先入先出电路
160：发射器电路
180：频率控制装置
CKR：接收器频率信号
CKT：发射器频率信号
DR、DT：数据信号
SIN：输入信号
SIN'：经等化后的输入信号
SO：输出信号
SR：接收器信号
201：频率信号源
202：除频电路
220、280：相位内插器电路
240：检测电路
260：数字控制器电路系统
CKREF1、CKREF2：参考频率信号
PI_1、PI_2：控制信号
UP/DN：误差信号
211～214：除频电路
S1～S4：信号
262、266：滤波器电路
264、268：积分器电路
262A、262C、266B：乘法器电路
262B、262E、262G、266D：三角积分调变器电路
262D、266C：子积分器电路
262F：加法器电路
266A：减法器电路
KP、KI、KC：系数
S21～S29、S210、S211：信号
300、400：数据传输系统
CKREF3：参考频率信号
162：锁相回路电路
410：检测电路
412：电荷帮浦电路
414：回路滤波器电路
416：压控振荡器电路
418：除频电路
420：相位内插器电路
FREF：参考信号
具体实施方式
本文所使用的所有术语具有其通常的含义。上述术语在普遍常用字典中的定义，在本发明申请的内容中包含任一在此讨论的术语的使用例子仅为示例，不应限制到本发明申请的范围与含义。同样地，本发明申请不仅限于在此说明书所示出的各种实施例。
关于本文中所使用的“耦接”或“连接”，均可指二或多个组件相互直接作实体或电性接触，或是相互间接作实体或电性接触，也可指二或多个组件相互操作或动作。如本文所用，用语“电路系统(circuitry)”可为由至少一个电路(circuit)所形成的单一系统，且用语“电路”可为由至少一个晶体管和/或至少一个主被动组件按一定方式连接以处理信号的装置。
如本文所用，用语“和/或”包含了列出的关联项目中的一个或多个的任何组合。在本文中，使用第一、第二与第三等等词语，是用于描述并辨别各个组件。因此，在本文中的第一组件也可被称为第二组件，而不脱离本发明申请的本意。为易于理解，在各附图中的类似组件将被指定为相同标号。
图1为根据本发明申请的一些实施例绘制de一种数据传输系统100的示意图。在一些实施例中，数据传输系统100可应用于串行器/解串行器(serializer/deserializer,SerDes)接口。数据传输系统100包含接收器电路120、先入先出(first in,first out,FIFO)电路140(后文简称为FIFO电路140)、发射器电路160以及频率控制装置180。
接收器电路120根据接收器频率信号CKR接收输入信号SIN，并输出数据信号DR与接收器频率信号CKR至FIFO电路140。FIFO电路140根据接收器频率信号CKR接收数据信号DR，并根据发射器频率信号CKT将接收到的数据信号DR输出为数据信号DT。发射器电路160将数据信号DT输出为输出信号SO。
频率控制装置180耦接于接收器电路120以及发射器电路160之间。在一些实施例中，频率控制装置180可用以根据来自接收器电路120的接收器信号SR产生发射器频率信号CKT。在一些实施例中，接收器电路120可将接收器频率信号CKR输出为接收器信号SR。在一些实施例中，接收器电路120可等化输入信号SIN为输入信号SIN'，并将输入信号SIN'输出为接收器信号SR。
频率控制装置180可操作为重定时器(re-timer)电路，以重新定时(retime)输出信号SO，以降低信号衰减和/或符码间干扰(intersymbol interference)的影响。在一些实施例中，接收器频率信号CKR可由接收器电路120中的频率数据恢复(clock and datarecovery)电路122产生。如前所述，接收器频率信号CKR可被输出为接收器信号SR。或者，在一些实施例中，数据传输系统100可还包含除频电路(未示出)，其用以根据接收器频率信号CKR产生接收器信号SR。
图2A为根据本发明申请的一些实施例绘制图1中频率控制装置180的示意图。在一些实施例中，频率控制装置180包含相位内插器电路220、检测电路240以及数字控制器电路系统260。
相位内插器电路220用以根据控制信号PI_1与至少一个参考频率信号CKREF1产生参考频率信号CKREF2。在此例中，至少一个参考频率信号CKREF1可为具有不同相位的多个频率信号，其中该些多个频率信号是经由频率信号源201以及除频电路202所产生的。相位内插器电路220可根据控制信号PI_1从至少一个参考频率信号CKREF1选出至少二个进行内插，以产生参考频率信号CKREF2。在一些实施例中，频率信号源201可为(但不限于)锁相回路电路、石英震荡器或电感电容槽电路。在一些实施例中，频率信号源201与除频电路202独立于频率控制装置180。在另一些实施例中，频率信号源201与除频电路202可整合至频率控制装置180当中。在又一些实施例中，图2A中的除频电路202是可选择的(optional)，即可因应需求决定是否使用(图2B、3B、4C的实施例相同)。
在一些实施例中，相位内插器电路220包含多个输入对电路(未示出)与电流源电路(未示出)。多个输入对电路耦接至电流源电路，并根据至少一个参考频率信号CKREF1选择性导通。电流源电路包含多个开关，其根据控制信号PI_1选择性导通以决定流经该些输入对电路的电流比例。如此，多个输入对电路可根据此电流比例以及至少一个参考频率信号CKREF1内插出对应的参考频率信号CKREF2。上述相位内插器电路220的实施方式用于示例，且本发明申请并不以此为限。各种类型的相位内插器电路220都落入本发明申请所涵盖的范围之内。
检测电路240用以根据前述的接收器信号SR与参考频率信号CKREF2之间的差异产生误差信号UP/DN。在一些实施例中，检测电路240可为相位检测器电路、频率检测器电路或相位频率检测器电路，其可用来检测接收器信号SR的频率(或相位)与参考频率信号CKREF2的频率(或相位)之间的差异，并据以输出误差信号UP/DN。数字控制器电路系统260用以根据误差信号UP/DN产生控制信号PI_1以及控制信号PI_2，并基于控制信号PI_1的改变更新控制信号PI_2。在一些实施例中，数字控制器电路系统260可用于降低发射器频率信号CKT的更新率，以抑制发射器频率信号CKT上的抖动(jitter)。关于数字控制器电路系统260的详细设置方式将在下文中参照图2C说明。
在此例中，频率控制装置180还包含相位内插器电路280。相位内插器电路280用以根据控制信号PI_2与至少一个参考频率信号CKREF1产生发射器频率信号CKT。类似于相位内插器电路220，相位内插器电路280可根据控制信号PI_2从至少一个参考频率信号CKREF1选出至少二者进行内插，以产生发射器频率信号CKT。
通过更新控制信号PI_1，参考频率信号CKREF2可相同于(或接近于)接收器信号SR。应当理解，若控制信号PI_2相同于(或接近于)控制信号PI_1，且若相位内插器电路220与相位内插器电路280具有相同电路设定，发射器频率信号CKT也会相同于(或接近于)参考频率信号CKREF2。因此，通过让控制信号PI_2追踪控制信号PI_1的设置方式，发射器频率信号CKT可同步于接收器信号SR。
如前所述，接收器信号SR可为接收器频率信号CKR或是经等化处理后的输入信号SIN'。在一些实施例中，若接收器信号SR设定为等化后的输入信号SIN'，相位内插器电路220、检测电路240以及数字控制器电路系统260的操作相当于频率数据恢复电路122，所以可产生可用于读取输入信号SIN的参考频率信号CKREF2。即，在另一些实施例中，图1的接收器电路120中的频率数据恢复电路122是可选择的。例如，若未在接收器电路120中选用频率数据恢复电路122，可将图2A的频率控制装置180中的参考频率信号CKREF2用作输入至FIFO电路140的接收器频率信号CKR(例如经由接收器电路120转送至FIFO电路140，但本发明申请并不以此为限)。
图2B为根据本发明申请的一些实施例绘制图1中频率控制装置180的示意图。相较于图2A，频率控制装置180还包含多个可选择的(optional)除频电路211～214。在一些实施例中，依据实际应用需求，可选择性地使用该些除频电路211～214中至少一个。在一些实施例中，该些除频电路211～214中每一个的除频比例(division ratio)为可配置的。例如，该除频比例可以为1、2、3…等等。
除频电路211用以根据至少一个参考频率信号CKREF1产生复数个信号S1。在此例中，至少一个参考频率信号CKREF1可为单一频率信号，且该些信号S1可为具有不同相位的多个频率信号。相位内插器电路220可根据控制信号PI_1与该些信号S1产生参考频率信号CKREF2。除频电路212用以根据参考频率信号CKREF2产生信号S2。检测电路240可根据接收器信号SR与信号S2之间的差异产生误差信号UP/DN。除频电路213用以根据至少一个参考频率信号CKREF1产生多个信号S3。类似于多个信号S1，该些信号S3为具有不同相位的多个频率信号。相位内插器电路280可根据控制信号PI_2与多个信号S3产生信号S4。除频电路214可根据信号S4产生发射器频率信号CKT。
应当理解，图2A与图2B所示的多个设置方式可依据实际应用弹性地调整，所以本发明申请并不限于图2A与图2B。例如，若未选用除频电路211以及除频电路213，至少一个参考频率信号CKREF1可为具有不同相位的多个频率信号，并直接输入至相位内插器电路220与相位内插器电路280。类似地，若未选用除频电路212，参考频率信号CKREF2可直接输入至检测电路240。依此类推，应可理解图2A与图2B所具有的多种弹性调整方式。
图2C为根据本发明申请的一些实施例绘制图2A或图2B中的数字控制器电路系统260的示意图。数字控制器电路系统260包含滤波器电路262、积分器电路264、滤波器电路266以及积分器电路268。滤波器电路262用以对误差信号UP/DN进行滤波以产生信号S21。积分器电路264用以累加信号S21以产生控制信号PI_1。滤波器电路266用以对信号S21以及信号S22之间的差异进行滤波以产生信号S22。积分器电路268用以累加信号S22以产生控制信号PI_2。
在一些实施例中，滤波器电路262包含乘法器电路262A、三角积分(sigma delta)调变器电路262B、乘法器电路262C、子积分器电路262D、三角积分调变器电路262E、加法器电路262F以及三角积分调变器电路262G。乘法器电路262A用以相乘系数KP以及误差信号UP/DN以产生信号S23。三角积分调变器电路262B用以调变误差信号UP/DN以产生信号S24。乘法器电路262C用以相乘系数KI以及信号S24以产生信号S25。子积分器电路262D用以累加信号S25以产生信号S26。三角积分调变器电路262E用以调变信号S26以产生信号S27。加法器电路262F用以相加信号S27以及信号S23以产生信号S28。三角积分调变器电路262G用以调变信号S28以产生信号S21。
通过上述设置方式，滤波器电路262为二阶电路。一阶信号路径(其包含乘法器电路262A、加法器电路262F以及三角积分调变器电路262G)可追踪相位误差，且二阶信号路径(其包含三角积分调变器电路262B、乘法器电路262C、子积分器电路262D以及三角积分调变器电路262E)可追踪频率误差。再者，通过二阶信号路径中的调变与累加操作，可降低高频噪声以及控制信号PI_1在单位时间内的更新次数。如此，可降低发射器频率信号CKT的更新率，以抑制发射器频率信号CKT上的抖动。
在一些实施例中，滤波器电路266用以自信号S21减去信号S22以决定信号S21与信号S22之间的差异(例如为信号S29)，并根据此差异更新信号S22。等效来说，滤波器电路266可基于控制信号PI_1的改变更新控制信号PI_2。滤波器电路266可包含减法器电路266A、乘法器电路266B、子积分器电路266C以及三角积分调变器电路266D。减法器电路266A自信号S21减去信号S22以产生信号S29。乘法器电路266B相乘系数KC以及信号S29以产生信号S210。子积分器电路266C用以累加信号S210以产生信号S211。三角积分调变器电路266D用以调变信号S211以产生信号S22。在一些实施例中，系数KP、系数KI以及系数KC为可配置的滤波器系数，其可用于设定数字控制器电路系统260的增益或带宽等等。
类似于滤波器电路262，通过滤波器电路266中的调变与累加操作，可降低高频噪声以及控制信号PI_2在单位时间内的更新次数。如此，可降低发射器频率信号CKT的更新率，以抑制发射器频率信号CKT上的抖动。
在一些实施例中，积分器电路264、积分器电路268、子积分器电路262D以及子积分器电路266C中每一个可由加法器电路与延迟电路(标示为Z-1)实施。在一或多个实施例中，三角积分调变器电路262B、三角积分调变器电路262E、三角积分调变器电路262G以及三角积分调变器电路266D中每一个为可选择性地设置。例如，若三角积分调变器电路262B未被选用，误差信号UP/DN可直接输入至乘法器电路266B，且乘法器电路266B可相乘系数KI与误差信号UP/DN以产生信号S25。依此类推，应可理解图2C所具有的多种弹性调整方式。
或者，在一或多个实施例中，三角积分调变器电路262B、三角积分调变器电路262E、三角积分调变器电路262G以及三角积分调变器电路266D中每一个可具有旁路模式与调变模式。当操作于旁路模式，对应的三角积分调变器电路将输入信号直接输出为输出信号。当操作于调变模式，对应的三角积分调变器电路调变接收到的输入信号以产生输出信号。以三角积分调变器电路262B为例，当操作于旁路模式时，三角积分调变器电路262B直接将误差信号UP/DN输出为信号S24。或者，当操作于调变模式时，三角积分调变器电路262B调变误差信号UP/DN以产生信号S24。依此类推，应可理解图2C所具有的多种弹性调整方式。
图3A为根据本发明申请的一些实施例绘制一种数据传输系统300的示意图。相较于图1，频率控制装置180输出参考频率信号CKREF3，且发射器电路160还包含锁相回路电路162。锁相回路电路162用以根据参考频率信号CKREF3产生发射器频率信号CKT。在此些实施例中，参考频率信号CKREF3可为锁相回路电路162中的参考信号(例如为后图4B的参考信号FREF)。同前述实施例，若未在图3A的接收器电路120中选用频率数据恢复电路122，可将图3B的频率控制装置180中的参考频率信号CKREF2输出为接收器频率信号CKR。
图3B为根据本发明申请的一些实施例绘制图3A中频率控制装置180的示意图。相较于图2A或图2B，相位内插器电路280用以根据控制信号PI_2以及参考频率信号CKREF1产生参考频率信号CKREF3。
图4A为根据本发明申请的一些实施例绘制一种数据传输系统400的示意图。相较于图1的数据传输系统100，发射器电路400还包含锁相回路电路162，其用以根据频率控制装置180产生的控制信号PI_2产生发射器频率信号CKT。同前述实施例，若未在图4A的接收器电路120中选用频率数据恢复电路122，可将图4C的频率控制装置180中的参考频率信号CKREF2输出为接收器频率信号CKR。
图4B为根据本发明申请的一些实施例绘制图4A中锁相回路电路162的示意图。锁相回路电路162包含检测电路410、电荷帮浦电路412、回路滤波器电路414、压控振荡器电路416以及除频电路418。检测电路410用以检测参考信号FREF以及除频电路418的输出信号(未示出)之间的差异，以产生对应的误差信号(未示出)。电荷帮浦电路412可根据此误差信号进行充电或放电，以产生控制电压(未示出)。回路滤波器电路414可对此控制电压进行滤波，以产生调整电压(未示出)。压控振荡器电路416可根据此调整电压产生对应的发射器频率信号CKT。除频电路418可根据控制信号PI_2对发射器频率信号CKT进行除频，以产生输出信号(未示出)至检测电路410，其中除频电路418可根据控制信号PI_2设定本身的除频比例。
图4C为根据本发明申请的一些实施例绘制图4A中频率控制装置180的示意图。相较于图2A或图2B，图4C中的频率控制装置180可不使用相位内插器电路280，并直接输出控制信号PI_2至图4B中的除频电路418。
图4D为根据本发明申请的一些实施例绘制图4A中锁相回路电路162的示意图。相较于图4B，锁相回路电路162还包含相位内插器电路420。在此例中，压控振荡器电路416产生具有不同相位的多个频率信号(未示出)。相位内插器电路420根据控制信号PI_2以及该些频率信号产生发射器频率信号CKT。
图3B以及图4C中的数字控制器电路系统180用于示例，且本发明申请并不以此为限。应当理解，类似于图2B，在其他的实施例中，图3B以及图4C中的数字控制器电路系统180也可选择性地设置一或多个除频电路(例如为除频电路211～214中至少一个)。
图5为根据本发明申请的一些实施例绘制的一种频率控制方法500的流程图。在操作S510，根据第一控制信号与至少一个第一参考频率信号产生第二参考频率信号。在操作S520，根据接收器信号以及第二参考频率信号之间的差异产生误差信号，其中接收器信号为来自接收器电路的接收器频率信号或经接收器电路等化后的输入信号。在操作S530，根据误差信号产生第一控制信号与第二控制信号，并基于第一控制信号的改变更新第二控制信号，其中第二控制信号用以产生给发射器电路使用的发射器频率信号。
上述操作S510、S520以及S530的说明可参照前述各个实施例，所以不重复赘述。上述频率控制方法500的多个操作仅为示例，并非限定需依照此示例中的顺序执行。在不违背本发明申请的各实施例的操作方式与范围下，在频率控制方法500下的各种操作当可适当地增加、替换、省略或以不同顺序执行。或者，在频率控制方法500下的一个或多个操作可以是同时或部分同时执行。
综上所述，通过本发明申请一些实施例中的频率控制装置与频率控制方法可使发射器频率信号同步于接收器频率信号，并可在不使用大面积的回路滤波器的前提下有效降低发射器频率信号上的抖动。
虽然本发明申请的实施例如上所述，然而该些实施例并非用来限定本发明申请，本技术领域普通技术人员可依据本发明申请的明示或隐含内容对本发明申请技术特征施以变化，凡此种种变化均可能属于本发明申请要求保护的范围，换言之，本发明申请专利保护范围须视本发明申请的权利要求书的界定范围为准。

Claims (10)

1.一种频率控制装置，其特征在于，所述频率控制装置包含：
第一相位内插器电路，用以根据第一控制信号与至少一个第一参考频率信号产生第二参考频率信号；
检测电路，用以根据接收器信号以及所述第二参考频率信号之间的第一差异产生误差信号，其中所述接收器信号为来自接收器电路的接收器频率信号或是经所述接收器电路等化后的输入信号；以及
数字控制器电路系统，用以根据所述误差信号产生所述第一控制信号与第二控制信号，并基于所述第一控制信号的改变更新所述第二控制信号，其中所述第二控制信号用以产生给发射器电路使用的发射器频率信号。
2.如权利要求1的频率控制装置，其特征在于，所述频率控制装置还包含：
第二相位内插器电路，用以根据所述第二控制信号与所述至少一个第一参考频率信号产生所述发射器频率信号。
3.如权利要求1的频率控制装置，其特征在于，所述频率控制装置还包含：
第二相位内插器电路，用以根据所述第二控制信号与所述至少一个第一参考频率信号产生第三参考频率信号，其中所述发射器电路包含锁相回路电路，且所述锁相回路电路用以根据所述第三参考频率信号产生所述发射器频率信号。
4.如权利要求1的频率控制装置，其特征在于，所述发射器电路包含锁相回路电路，所述锁相回路电路包含除频电路，且所述除频电路用以根据所述第二控制信号设定除频比例以产生所述发射器频率信号。
5.如权利要求1的频率控制装置，其特征在于，所述发射器电路包含锁相回路电路，所述锁相回路电路包含第二相位内插器电路，且所述第二相位内插器电路用以根据所述第二控制信号产生所述发射器频率信号。
6.如权利要求1的频率控制装置，其特征在于，所述检测电路为相位检测器电路、频率检测器电路或相位频率检测器电路。
7.如权利要求1的频率控制装置，其特征在于，所述数字控制器电路系统用以降低所述发射器频率信号的更新率，以抑制所述发射器频率信号上的抖动。
8.如权利要求1的频率控制装置，其特征在于，所述数字控制器电路系统包含：
第一滤波器电路，用以对所述误差信号进行滤波，以产生第一信号；
第一积分器电路，用以累加所述第一信号以产生所述第一控制信号；
第二滤波器电路，用以对所述第一信号与第二信号之间的第二差异进行滤波，以产生所述第二信号；以及
第二积分器电路，用以累加所述第二信号以产生所述第二控制信号。
9.如权利要求8的频率控制装置，其特征在于，所述第二滤波器电路用以自所述第一信号减去所述第二信号以决定所述第二差异，并根据所述第二差异更新所述第二信号，以基于所述第一控制信号的所述改变更新所述第二信号。
10.一种频率控制方法，其特征在于，所述频率控制方法包含：
根据第一控制信号与至少一个第一参考频率信号产生第二参考频率信号；
根据接收器信号以及所述第二参考频率信号之间的第一差异产生误差信号，其中所述接收器信号为来自接收器电路的接收器频率信号或经所述接收器电路等化后的输入信号；以及
根据所述误差信号产生所述第一控制信号与第二控制信号，并基于所述第一控制信号的改变更新所述第二控制信号，其中所述第二控制信号用以产生给发射器电路使用的发射器频率信号。
CN202010724842.7A 2020-07-24 2020-07-24 频率控制装置与频率控制方法 Pending CN113972910A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010724842.7A CN113972910A (zh) 2020-07-24 2020-07-24 频率控制装置与频率控制方法
TW109127249A TWI736393B (zh) 2020-07-24 2020-08-11 時脈控制裝置與時脈控制方法
US17/228,764 US11296711B2 (en) 2020-07-24 2021-04-13 Clock control device and clock control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010724842.7A CN113972910A (zh) 2020-07-24 2020-07-24 频率控制装置与频率控制方法

Publications (1)

Publication Number Publication Date
CN113972910A true CN113972910A (zh) 2022-01-25

Family

ID=78283228

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010724842.7A Pending CN113972910A (zh) 2020-07-24 2020-07-24 频率控制装置与频率控制方法

Country Status (3)

Country Link
US (1) US11296711B2 (zh)
CN (1) CN113972910A (zh)
TW (1) TWI736393B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3748512B1 (en) * 2019-06-06 2023-08-02 Infineon Technologies AG Method for a slave device for calibrating its output timing, method for a master device for enabling a slave device to calibrate its output timing, master device and slave device
US11489657B1 (en) 2021-10-20 2022-11-01 Diodes Incorporated Bit-level mode retimer

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486268B1 (ko) * 2002-10-05 2005-05-03 삼성전자주식회사 내부에서 자체적으로 듀티싸이클 보정을 수행하는지연동기루프 회로 및 이의 듀티싸이클 보정방법
TWI278735B (en) * 2005-03-21 2007-04-11 Realtek Semiconductor Corp Multi-phase clock generator and method thereof
US8085893B2 (en) * 2005-09-13 2011-12-27 Rambus, Inc. Low jitter clock recovery circuit
JP2007184847A (ja) * 2006-01-10 2007-07-19 Nec Electronics Corp クロックアンドデータリカバリ回路及びｓｅｒｄｅｓ回路
US8116418B2 (en) * 2008-05-08 2012-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Fast locking clock and data recovery
US8457269B2 (en) * 2011-10-27 2013-06-04 Ncku Research And Development Foundation Clock and data recovery (CDR) architecture and phase detector thereof
US9148192B1 (en) * 2013-08-08 2015-09-29 Xilinx, Inc. Transceiver for providing a clock signal
TWI486780B (zh) * 2013-08-13 2015-06-01 Phison Electronics Corp 連接介面單元與記憶體儲存裝置
TWI510096B (zh) * 2013-10-04 2015-11-21 Realtek Semiconductor Corp 資料接收裝置與方法
US9484939B2 (en) * 2014-05-16 2016-11-01 Lattice Semiconductor Corporation Techniques for fractional-N phase locked loops
CN107306178B (zh) * 2016-04-25 2021-05-25 创意电子股份有限公司 时脉数据回复装置与方法
CN107800427B (zh) * 2016-09-05 2021-04-06 创意电子股份有限公司 时脉数据回复模块
US10084591B1 (en) * 2017-03-21 2018-09-25 Oracle International Corporation SERDES built-in sinusoidal jitter injection
US10313105B2 (en) * 2017-09-12 2019-06-04 Credo Technology Group Limited Fractional-N PLL based clock recovery for SerDes
US10313104B2 (en) * 2017-09-18 2019-06-04 Avago Technologies International Sales Pte. Limited System and method for controlling the impact of periodic jitter caused by non-ideal phase interpolators
CN112840593B (zh) * 2018-12-21 2022-05-13 华为技术有限公司 一种跨时钟域处理电路

Also Published As

Publication number Publication date
US20220029629A1 (en) 2022-01-27
US11296711B2 (en) 2022-04-05
TW202205812A (zh) 2022-02-01
TWI736393B (zh) 2021-08-11

Similar Documents

Publication Publication Date Title
US10263761B2 (en) Clock and data recovery having shared clock generator
EP2571164A2 (en) CDR with digitally controlled lock to reference
WO2020210359A1 (en) Measurement and correction of multiphase clock duty cycle and skew
US7366271B2 (en) Clock and data recovery device coping with variable data rates
KR102577232B1 (ko) 하이브리드 클럭 데이터 복원 회로 및 수신기
JP5994507B2 (ja) 位相平均化に基づくクロック及びデータ回復の方法、回路及びシステム
JP5002528B2 (ja) ディジタル位相検出器およびｐｌｌ
US20090147903A1 (en) Communication system, receiving apparatus, and receiving method
US11218156B2 (en) Clock and data recovery devices with fractional-N PLL
JP5086014B2 (ja) データリカバリ方法およびデータリカバリ回路
CN101277178A (zh) 数据与时脉回复电路与栅式数字控制振荡器
CN113972910A (zh) 频率控制装置与频率控制方法
CN113676178A (zh) 锁相环电路及数字时间转换器误差消除方法
US8339206B2 (en) Pll
CN107370720B (zh) 多协议和多数据速率通信
KR20200000322A (ko) 타이밍 복구 제공 장치 및 방법
US8670512B1 (en) Acceleration of phase and frequency tracking for low-latency timing recovery
Lee An estimation approach to clock and data recovery
US9203604B1 (en) Methods and apparatus for performing bit swapping in clock data recovery circuitry
KR101225314B1 (ko) 클럭 데이터 복원 장치 및 그 동작 방법
CN115378567B (zh) 时钟同步电路、时钟同步方法及电子设备
KR102342830B1 (ko) 다중-위상 멀티플라잉 지연고정루프 기반 디지털 클락 데이터 복구 장치 및 방법
CN116094532A (zh) 具有相位追踪机制的收发器装置及其收发器装置操作方法
CN110611496B (zh) 时脉数据回复装置与相位控制方法
Chen SerDes Transceivers for High-speed Serial Communications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination