TWI486780B - 連接介面單元與記憶體儲存裝置 - Google Patents

連接介面單元與記憶體儲存裝置 Download PDF

Info

Publication number
TWI486780B
TWI486780B TW102129002A TW102129002A TWI486780B TW I486780 B TWI486780 B TW I486780B TW 102129002 A TW102129002 A TW 102129002A TW 102129002 A TW102129002 A TW 102129002A TW I486780 B TWI486780 B TW I486780B
Authority
TW
Taiwan
Prior art keywords
signal
coupled
circuit
transistor
reference signal
Prior art date
Application number
TW102129002A
Other languages
English (en)
Other versions
TW201506626A (zh
Inventor
Wei Yung Chen
Original Assignee
Phison Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phison Electronics Corp filed Critical Phison Electronics Corp
Priority to TW102129002A priority Critical patent/TWI486780B/zh
Priority to US14/061,762 priority patent/US9036685B2/en
Publication of TW201506626A publication Critical patent/TW201506626A/zh
Application granted granted Critical
Publication of TWI486780B publication Critical patent/TWI486780B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

連接介面單元與記憶體儲存裝置
本發明是有關於一種連接介面單元，且特別是有關於一種不具有石英振盪器的連接介面單元與記憶體儲存裝置。
數位相機、行動電話與MP3播放器在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組(例如，快閃記憶體)具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式多媒體裝置中。
一般來說，可複寫式非揮發性記憶體模組是透過一個連接介面單元耦接至一個主機系統。此連接介面單元會相容於一個傳輸標準，例如為通用序列匯流排(Universal Serial Bus,USB)標準。主機系統與連接介面單元之間所傳輸的資料會以某一個特定頻率來傳輸，因此連接介面單元必須要能產生此特定頻率的時脈訊號。為了要能符合傳輸標準的規範，此時脈訊號的頻率必須要穩定，因此通常會在連接介面單元中配置一個石英振盪器來產生 此時脈訊號。然而，相較於其他類別的振盪器來說，石英振盪器的成本較高。因此，如何在不使用石英振盪器的限制下設計連接介面單元，使得連接介面單元能符合一個傳輸標準的規範，為此領域技術人員所關心的議題。
本發明提供一種連接介面單元與記憶體儲存裝置，可以在不具有石英振盪器的情況下符合傳輸標準的規範。
本發明一範例實施例提出一種連接介面單元，包括相位偵測器、濾波器、訊號偵測電路、訊號產生電路、第一相位內插器、第一取樣電路、發送端電路。相位偵測器是用以接收來自主機系統的一輸入訊號，並且偵測輸入訊號與第一參考訊號之間的相位差以產生第一相位訊號。濾波器是耦接至相位偵測器，用以對第一相位訊號進行濾波以產生第二相位訊號。訊號偵測電路是用以接收輸入訊號，並且偵測輸入訊號與第一參考訊號之間的一訊號特性差異以產生第一差異訊號。訊號產生電路是耦接至訊號偵測電路，用以根據第一差異訊號產生至少一個第二參考訊號。第一相位內插器是耦接至濾波器與訊號產生電路，用以根據第二相位訊號與第二參考訊號產生第一時脈訊號。第一取樣電路是耦接至第一相位內插器，用以根據第一時脈訊號來復原輸入訊號中的一輸入資料訊號。發送端電路是用以根據第一時脈訊號或所述第二參考訊號的其中之一來調變一輸出資料訊號以產生輸出訊 號，並且將輸出訊號傳送至主機系統。
在一範例實施例中，上述的第一參考訊號相同於第一時 脈訊號，並且時脈產生電路包括濾波控制電路、振盪器與鎖相迴路電路。濾波控制電路是耦接至訊號偵測電路，用以對第一差異訊號進行濾波以產生第二差異訊號。一振盪器，耦接至濾波控制電路，用以根據第二差異訊號產生第二時脈訊號。鎖相迴路電路是耦接至振盪器，用以根據第二時脈訊號產生第二參考訊號。其中，發送端電路是耦接至鎖相迴路電路，並且根據第二參考訊號的其中之一來調變輸出資料訊號。
在一範例實施例中，上述的時脈產生電路還包括濾波控 制電路，耦接至訊號偵測電路，用以對第一差異訊號進行濾波以產生第二差異訊號。濾波控制電路也用以在輸入訊號的振幅符合一臨界值時，儲存第二差異訊號的振盪資訊。濾波控制電路還用以在輸入訊號的振幅不符合臨界值時提供振盪資訊，並且訊號產生電路用以根據振盪資訊產生第二參考訊號。
在一範例實施例中，上述的第一參考訊號包括第二參考 訊號的其中之一，並且時脈產生電路包括濾波控制電路、暫存器、數位振盪器、鎖相迴路電路與第二相位內插器。濾波控制電路是耦接至訊號偵測電路，用以對第一差異訊號進行濾波以產生第二差異訊號。暫存器是用以提供一初始振盪資訊。數位振盪器是用以根據初始振盪資訊起振以產生第二時脈訊號。鎖相迴路電路是耦接至數位振盪器，用以根據第二時脈訊號產生第三時脈訊號。 第二相位內插器是耦接至濾波控制電路與鎖相迴路電路，用以根據第二差異訊號與第三時脈訊號產生所述第二參考訊號。其中，發送端電路是根據所述第二參考訊號的其中之一來調變輸出資料訊號。
在一範例實施例中，上述的第一參考訊號包括所述第二參考訊號的其中之一，並且訊號產生電路包括濾波控制電路、振盪器。濾波控制電路是耦接至訊號偵測電路，用以對第一差異訊號進行濾波以產生第二差異訊號。振盪器是耦接至濾波控制電路，用以根據第二差異訊號起振來產生第二參考訊號。其中，發送端電路是根據第二參考訊號的其中之一來調變輸出資料訊號。
在一範例實施例中，上述的第一參考訊號包括第二參考訊號的其中之一，並且訊號產生電路包括濾波控制電路與振盪器。濾波控制電路是耦接至訊號偵測電路，用以對第一差異訊號進行濾波以產生第二差異訊號。振盪器是耦接至濾波控制電路，用以根據第二差異訊號起振來產生第二參考訊號。其中，發送端電路是根據第一時脈訊號來調變輸出資料訊號。
在一範例實施例中，上述的輸入訊號經過第一展頻操作。訊號偵測電路、濾波控制電路與振盪器所形成的迴路的頻寬小於第一展頻操作的頻寬。其中，相位偵測器、濾波器與第一相位內插器所形成的迴路的頻寬大於第一展頻操作的頻寬。
在一範例實施例中，上述的第一參考訊號包括第二參考訊號的其中之一，並且訊號產生電路還包括展頻控制電路與頻率 調整器。展頻控制電路是用以提供一展頻訊號。頻率調整器是用以根據展頻訊號對第二參考訊號的其中之一進行第二展頻操作。 其中，發送端電路是根據經過第二展頻操作的第二參考訊號來調變輸出資料訊號。
在一範例實施例中，上述的輸入訊號經過第一展頻操 作。訊號偵測電路、濾波控制電路與振盪器所形成的迴路的頻寬小於第一展頻操作的頻寬。
在一範例實施例中，上述第二參考訊號的數目為1，並且 第一參考訊號是相同於第二參考訊號。訊號偵測電路包括頻率偵測器與延遲緩衝器。延遲緩衝器用以延遲第二參考訊號以產生多個第三參考訊號，每一個第三參考訊號具有一相位，並且第三參考訊號的相位彼此不相同。頻率偵測器根據第三參考訊號與輸入訊號產生第一差異訊號。
在一範例實施例中，上述的連接介面單元更包括一接收 端電路，耦接至訊號偵測電路與相位偵測器，用以接收來自主機系統的一訊號，並對該訊號進行補償或濾波以提供輸入訊號。
在一範例實施例中，上述的接收端電路為等化器，該等 化器包括第一電感，其第一端耦接至一系統電壓；第一電阻，其第一端耦接至第一電感的第二端；第一電晶體，其第一端耦接至第一電阻的第二端；第二電感，其第一端耦接至系統電壓；第二電阻，其第一端耦接至第二電感的第二端；第二電晶體，其第一端耦接至第二電阻的第二端。此接收端電路還包括第三電阻，其 包括第一端與第二端。第三電阻的第一端耦接至第一電晶體的第二端，並且第三電阻的第二端耦接至第二電晶體的第二端。接收端電路還包括第一電容，其包括第一端與第二端。第一電容的第一端耦接至第一電晶體的第二端與第三電阻的第一端，並且第一電容的第二端耦接至第二電晶體的第二端與第三電阻的第二端。 第一電流源是耦接至第一電晶體的第二端、第三電阻的第一端與第一電容的第一端。第二電流源是耦接至第二電晶體的第二端、第三電晶體的第二端與第一電容的第二端。其中，來自主機系統的訊號是從第一電晶體的控制端與第二電晶體的控制端之間輸入，並且第一電晶體的第一端與第二電晶體的第一端之間的電位差形成上述的輸入訊號。
在一範例實施例中，上述的發送端電路包括一第二取樣電路與一傳送驅動器。第二取樣電路是用以根據第一時脈訊號或第二參考訊號的其中之一來調變輸出資料訊號以產生輸出訊號。 傳送驅動器是耦接至取樣電路，用以將輸出訊號傳送至主機系統。
在一範例實施例中，上述的傳送驅動器包括：第四電阻，其第一端耦接至一系統電壓；第三電晶體，其第一端耦接至第四電阻的第二端；第五電阻，其第一端耦接至系統電壓；第四電晶體，其第一端耦接至第五電阻的第二端；第三電流源，耦接至第三電晶體的第二端與第四電晶體的第二端。其中，輸出訊號是從第三電晶體的控制端與第四電晶體的控制端之間輸入，並且第三電晶體的第一端與第四電晶體的第一端之間的電位差形成傳送給 主機系統的輸出訊號。
在一範例實施例中，上述的訊號產生電路包括數位振盪 器與溫度感測模組。數位振盪器是耦接至第一相位內插器。溫度感測模組是耦接至訊號偵測器電路與數位振盪器，用以接收第一差異訊號，在輸入訊號的振幅符合臨界值時加熱數位振盪器，並且紀錄數位振盪器在多個溫度下的多個碼。這些碼與溫度的對應關係為對射，並且數位振盪器是根據這些碼來產生第二參考訊號。溫度感測模組也用以在輸入訊號的振幅不符合臨界值時，偵測數位振盪器的目前溫度，根據此目前溫度與上述的碼來產生一目前碼，並且將目前碼傳送給數位振盪器。其中，數位振盪器用以根據此目前碼起振以產生第二參考訊號。
在一範例實施例中，若目前溫度為上述溫度的其中之 一，溫度感測模組用以將目前溫度所對應的碼當做目前碼。若目前溫度不為上述溫度的其中之一，溫度感測模組用以根據目前溫度來內插或外插碼以產生目前碼。
在一範例實施例中，上述的溫度感測模組包括暫存器、 第一開關、第二開關、加熱器、溫度感測器、類比數位轉換電路與控制器。暫存器是耦接至訊號偵測電路。第一開關是耦接在訊號偵測電路與數位振盪器之間。第二開關是耦接在暫存器與數位振盪器之間。加熱器是用以加熱數位振盪器。溫度感測器是用以偵測溫度與目前溫度以輸出多個電壓。類比數位轉換器是用以將電壓轉換為多個數位資料。控制器是用以將這些數位資料與碼儲 存在暫存器中。其中，若輸入訊號的振幅符合臨界值，控制器用以將第一開關導通並且將第二開關截止。若輸入訊號的振幅不符合臨界值，控制器用以將第一開關截止且將第二開關導通，並且根據目前溫度與碼來產生目前碼。
本發明一範例實施例提出一種記憶體儲存裝置，包括連接介面單元、可複寫式非揮發性記憶體模組與記憶體控制器。連接介面單元是用以耦接至主機系統。可複寫式非揮發性記憶體模組包括多個實體抹除單元。記憶體控制器是耦接至連接介面單元與可複寫式非揮發性記憶體模組。連接介面單元包括相位偵測器、濾波器、訊號偵測電路、訊號產生電路、第一相位內插器、第一取樣電路、發送端電路。相位偵測器是用以接收來自主機系統的一輸入訊號，並且偵測輸入訊號與第一參考訊號之間的相位差以產生第一相位訊號。濾波器是耦接至相位偵測器，用以對第一相位訊號進行濾波以產生第二相位訊號。訊號偵測電路是用以接收輸入訊號，並且偵測輸入訊號與第一參考訊號之間的一訊號特性差異以產生第一差異訊號。訊號產生電路是耦接至訊號偵測電路，用以根據第一差異訊號產生至少一個第二參考訊號。第一相位內插器是耦接至濾波器與訊號產生電路，用以根據第二相位訊號與第二參考訊號產生第一時脈訊號。第一取樣電路是耦接至第一相位內插器，用以根據第一時脈訊號來復原輸入訊號中的一輸入資料訊號。發送端電路是用以根據第一時脈訊號或所述第二參考訊號的其中之一來調變一輸出資料訊號以產生輸出訊號，並 且將輸出訊號傳送至主機系統。
基於上述，本發明範例實施例所提出的連接介面單元與記憶體儲存裝置，可以藉由來自主機系統的輸入訊號來產生一個訊號，並且用此訊號來將資料傳輸給主機系統。藉此，連接介面單元上不需要配置石英振盪器。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
1000‧‧‧主機系統
1100‧‧‧電腦
1102‧‧‧微處理器
1104‧‧‧隨機存取記憶體
1106‧‧‧輸入/輸出裝置
1108‧‧‧系統匯流排
1110‧‧‧資料傳輸介面
1202‧‧‧滑鼠
1204‧‧‧鍵盤
1206‧‧‧顯示器
1208‧‧‧印表機
1212‧‧‧隨身碟
1214‧‧‧記憶卡
1216‧‧‧固態硬碟
1310‧‧‧數位相機
1312‧‧‧SD卡
1314‧‧‧MMC卡
1316‧‧‧記憶棒
1318‧‧‧CF卡
1320‧‧‧嵌入式儲存裝置
100‧‧‧記憶體儲存裝置
102、300、600、700、800、900、1010、1200‧‧‧連接介面單 元
104‧‧‧記憶體控制器
106‧‧‧可複寫式非揮發性記憶體模組
304(0)~304(R)‧‧‧實體抹除單元
310‧‧‧接收端電路
312‧‧‧相位偵測器
314‧‧‧濾波器
316‧‧‧相位內插器
318‧‧‧訊號偵測電路
320‧‧‧訊號產生電路
322、332‧‧‧取樣電路
330‧‧‧發送端電路
334‧‧‧傳送驅動器
S_in‧‧‧輸入訊號
P_1‧‧‧第一相位訊號
P_2‧‧‧第二相位訊號
S_clk_1‧‧‧第一時脈訊號
Data_in‧‧‧輸入資料訊號
S_ref_1‧‧‧第一參考訊號
dif_1‧‧‧第一差異訊號
S_ref_2‧‧‧第二參考訊號
Data_out‧‧‧輸出資料訊號
S_out‧‧‧輸出訊號
Vcc‧‧‧系統電壓
L1、L2‧‧‧電感
R1、R2、R3、R4、R5‧‧‧電阻
MOS_1、MOS_2、MOS_3、MOS_4‧‧‧電晶體
C1‧‧‧電容
CS_1、CS_2、CS_3‧‧‧電流源
401、402、412、411、501、502、511、512‧‧‧端點
610、710、810‧‧‧濾波控制電路
dif_2‧‧‧第二差異訊號
620、820‧‧‧振盪器
S_clk_2‧‧‧第二時脈訊號
630、750‧‧‧鎖相迴路電路
730‧‧‧暫存器
osc_inf‧‧‧初始振盪資訊
740‧‧‧數位振盪器
S_clk_3‧‧‧第三時脈訊號
1020‧‧‧展頻控制電路
1030‧‧‧頻率調整器
S_ssc‧‧‧展頻訊號
S_ref_3‧‧‧第三參考訊號
1112‧‧‧延遲緩衝器
1120‧‧‧頻率偵測器
1221‧‧‧溫度感測模組
1222‧‧‧數位振盪器
1301‧‧‧暫存器
1302‧‧‧加熱器
1303‧‧‧溫度感測器
1304‧‧‧類比數位轉換器
1305‧‧‧控制器
SW_1‧‧‧第一開關
SW_2‧‧‧第二開關
V_t‧‧‧電壓
1410‧‧‧曲線
1500‧‧‧設置表
S1601~S1606‧‧‧步驟
圖1A是根據一範例實施例所繪示的主機系統與記憶體儲存裝置。
圖1B是根據一範例實施例所繪示的電腦、輸入/輸出裝置與記憶體儲存裝置的示意圖。
圖1C是根據一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。
圖2是繪示圖1A所示的記憶體儲存裝置的概要方塊圖。
圖3是根據第一範例實施例繪示連接介面單元的部份方塊圖。
圖4是根據第一範例實施例繪示接收端電路310的電路圖。
圖5是根據第一範例實施例繪示傳送驅動器334的電路圖。
圖6是根據第二範例實施例繪示連接介面單元的部份方塊 圖。
圖7是根據第三範例實施例繪示連接介面單元的部份方塊圖。
圖8是根據第四範例實施例繪示連接介面單元的部份方塊圖。
圖9是根據第五範例實施例繪示連接介面單元的部份方塊圖。
圖10是根據第六範例實施例繪示連接介面單元的部份方塊圖。
圖11是根據一範例實施例繪示訊號偵測電路318的部份方塊圖。
圖12是根據第七範例實施例繪示繪示連接介面單元的部份方塊圖。
圖13是根據第七範例實施例繪示溫度感測模組的電路圖。
圖14是根據第七範例實施例繪示數位振盪器的頻率-電壓曲線圖。
圖15是根據第七範例實施例繪示記錄在暫存器的設置表的示意圖。
圖16是根據第七範例實施例繪示溫度感測模組的操作流程圖。
[第一範例實施例]
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1A是根據一範例實施例所繪示的主機系統與記憶體儲存裝置。
請參照圖1A，主機系統1000一般包括電腦1100與輸入/輸出(input/output,I/O)裝置1106。電腦1100包括微處理器1102、隨機存取記憶體(random access memory,RAM)1104、系統匯流排1108與資料傳輸介面1110。輸入/輸出裝置1106包括如圖1B的滑鼠1202、鍵盤1204、顯示器1206與印表機1208。必須瞭解的是，圖1B所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106可更包括其他裝置。
在本發明實施例中，記憶體儲存裝置100是透過資料傳輸介面1110與主機系統1000的其他元件耦接。藉由微處理器1102、隨機存取記憶體1104與輸入/輸出裝置1106的運作可將資料寫入至記憶體儲存裝置100或從記憶體儲存裝置100中讀取資料。例如，記憶體儲存裝置100可以是如圖1B所示的隨身碟1212、記憶卡1214或固態硬碟(Solid State Drive,SSD)1216等的可複寫式非揮發性記憶體儲存裝置。
一般而言，主機系統1000為可實質地與記憶體儲存裝置100配合以儲存資料的任意系統。雖然在本範例實施例中，主機系 統1000是以電腦系統來作說明，然而，在本發明另一範例實施例中主機系統1000可以是數位相機、攝影機、通信裝置、音訊播放器或視訊播放器等系統。例如，在主機系統為數位相機(攝影機)1310時，可複寫式非揮發性記憶體儲存裝置則為其所使用的SD卡1312、MMC卡1314、記憶棒(memory stick)1316、CF卡1318或嵌入式儲存裝置1320(如圖1C所示)。嵌入式儲存裝置1320包括嵌入式多媒體卡(Embedded MMC,eMMC)。值得一提的是，嵌入式多媒體卡是直接耦接於主機系統的基板上。
圖2是繪示圖1A所示的記憶體儲存裝置的概要方塊圖。
請參照圖2，記憶體儲存裝置100包括連接介面單元102、記憶體控制器104與可複寫式非揮發性記憶體模組106。
在本範例實施例中，連接介面單元102是相容於通用序列匯流排(Universal Serial Bus,USB)標準。然而，必須瞭解的是，本發明不限於此，連接介面單元102亦可以是符合並列先進附件(Parallel Advanced Technology Attachment,PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers,IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express,PCI Express)標準、序列先進附件(Serial Advanced Technology Attachment,SATA)標準、安全數位(Secure Digital,SD)介面標準、超高速一代(Ultra High Speed-I，UHS-I)介面標準、超高速二代(Ultra High Speed-II，UHS-II)介面標準、記憶棒(Memory Stick,MS)介面標準、多媒體儲存卡(Multi Media Card,MMC)介面標準、崁入式多媒體儲存卡(Embedded Multimedia Card，eMMC)介面標準、通用快閃記憶體(Universal Flash Storage，UFS)介面標準、小型快閃(Compact Flash,CF)介面標準、整合式驅動電子介面(Integrated Device Electronics,IDE)標準或其他適合的標準。連接介面單元102可與記憶體控制電路單元104封裝在一個晶片中，或者連接介面單元102是佈設於一包含記憶體控制電路單元104之晶片外。
記憶體控制器104用以執行以硬體型式或韌體型式實作 的多個邏輯閘或控制指令，並且根據主機系統1000的指令在可複寫式非揮發性記憶體模組106中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組106是耦接至記憶體控制 器104，並且用以儲存主機系統1000所寫入之資料。可複寫式非揮發性記憶體模組106具有實體抹除單元304(0)~304(R)。例如，實體抹除單元304(0)~304(R)可屬於同一個記憶體晶粒(die)或者屬於不同的記憶體晶粒。每一個實體抹除單元具有複數個實體程式化單元，並且屬於同一個實體抹除單元之實體程式化單元可被獨立地寫入且被同時地抹除。例如，每一實體抹除單元是由128個實體程式化單元所組成。然而，必須瞭解的是，本發明不限於此，每一實體抹除單元是可由64個實體程式化單元、256個實體程式化單元或其他任意個實體程式化單元所組成。
更具體來說，每一個實體抹除單元包括多條字元線與多 條位元線，每一條字元線與每一位元線交叉處配置有一個記憶胞。每一個記憶胞可儲存一或多個位元。在同一個實體抹除單元中，所有的記憶胞會一起被抹除。在此範例實施例中，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。例如，實體抹除單元為實體區塊。另一方面，同一條字元線上的記憶胞會組成一或多個實體程式化單元。若每一個記憶胞可儲存2個以上的位元，則同一條字元線上的實體程式化單元可被分類為下實體程式化單元與上實體程式化單元。一般來說，下實體程式化單元的寫入速度會大於上實體程式化單元的寫入速度。在此範例實施例中，實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。 例如，實體程式化單元為實體頁面或是實體扇(sector)。若實體程式化單元為實體頁面，則每一個實體程式化單元通常包括資料位元區與冗餘位元區。資料位元區包含多個實體扇，用以儲存使用者的資料，而冗餘位元區用以儲存系統的資料(例如，錯誤更正碼)。在本範例實施例中，每一個資料位元區包含32個實體扇，且一個實體扇的大小為512位元組(byte,B)。然而，在其他範例實施例中，資料位元區中也可包含8個、16個或數目更多或更少的實體扇，本發明並不限制實體扇的大小以及個數。
在本範例實施例中，可複寫式非揮發性記憶體模組106為多階記憶胞(Multi Level Cell,MLC)NAND型快閃記憶體模組，即一個記憶胞中可儲存至少2個位元。然而，本發明不限於此， 可複寫式非揮發性記憶體模組106亦可是單階記憶胞(Single Level Cell,SLC)NAND型快閃記憶體模組、複數階記憶胞(Trinary Level Cell,TLC)NAND型快閃記憶體模組、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
圖3是根據第一範例實施例繪示連接介面單元的部份方 塊圖。
請參照圖3，連接介面單元102至少包括了接收端電路 310、相位偵測器312、濾波器314、相位內插器316、訊號偵測電路318、訊號產生電路320、取樣電路322與發送端電路330。值得注意的是，連接介面單元102還可包括其他電路，但不具有石英振盪器。
在本範例實施例，接收端電路310為一等化器 (Equalizer)，但接收端電路310亦可為一限幅放大器(Limiting Amplifier)、轉阻放大器(transimpedence amplifier)或其他用以接收主機系統1000傳送過來之訊號的電路，並不以此為限。此外，接收端電路310可對輸入之訊號進行例如補償或濾波的處理。
發送端電路330可例如是電流式邏輯發送電路 (Current-Mode Logic Transmitter)、低壓差分發送電路(Low Voltage Differential Signaling Transmitter)或其他用以將訊號傳輸至其他裝置之訊號發送電路。
主機系統1000所傳送的訊號在經過接收端電路310以後 會成為輸入訊號S_in。相位偵測器312會接收輸入訊號S_in，並 且偵測輸入訊號S_in與第一參考訊號S_ref_1之間的相位差以產生第一相位訊號P_1。例如，第一相位訊號P_1可用來表示輸入訊號S_in是超前或落後第一參考訊號S_ref_1。濾波器314是耦接至相位偵測器312，會對第一相位訊號P_1進行濾波以產生第二相位訊號P_2，並且將第二相位訊號P_2傳送給相位內插器316。例如，濾波器314是一個低通濾波器或帶通濾波器。
訊號偵測電路318會接收輸入訊號S_in，並且偵測輸入訊號S_in與第一參考訊號S_ref_1之間的訊號特性差異以產生第一差異訊號dif_1。例如，此訊號特性差異可以是頻率差異或是向位差異、而訊號偵測電路318可包括頻率偵測器、相位偵測器、或是相位頻率偵測器(phase frequency detector，PFD)。訊號產生電路320會耦接至訊號偵測電路318，並且根據第一差異訊號318產生多個第二參考訊號S_ref_2。其中，每一個第二參考訊號S_ref_2具有一相位，並且這些第二參考訊號S_ref_2的相位彼此不相同。舉例來說，在全率(full-rate)的設計當中，第二參考訊號S_ref_2的個數為4，並且第二參考訊號S_ref_2的相位分別為0、90、180與270度。或者，在半率(half-rate)的設計當中，第二參考訊號S_ref_2的個數為4，並且第二參考訊號S_ref_2的相位分別為0、45、90與135度。訊號產生電路320也可以使用四分率(quarter-rate)或其他類似的設計，本發明並不限制第二參考訊號S_ref_2的個數與相位。在另一範例實施例中，第二參考訊號S_ref_2的個數為1(即，訊號產生電路320只會產生某一個相位的 第二參考訊號S_ref_2)，而相位內插器316中會包括一個電路，用以根據此第二參考訊號S_ref_2來產生多個具有不同相位的訊號。
相位內插器316是耦接至濾波器314與訊號產生電路320，並且會根據該第二相位訊號P_2在第二參考訊號S_ref_2中兩個位於不同相位的訊號之間插入相位，以產生位於中間相位的第一時脈訊號S_clk_1。其中，第一參考訊號S_ref_1是相同於第一時脈訊號S_clk_1，或者第一參考訊號S_ref_1包括第二參考訊號S_ref_2的至少其中之一。透過將第一時脈訊號S_clk_1或第二參考訊號S_ref_2傳送給相位偵測器312與訊號偵測電路318，第一時脈訊號S_clk_1的頻率會逐漸地接近輸入訊號S_in的一基準頻率。例如，輸入訊號S_in的基準頻率可為5G Hz(giga hertz)，而在經過一段時間以後，第一時脈訊號S_clk_1的頻率會被鎖在5G Hz。
取樣電路322是耦接至相位內插器316，並且會根據第一時脈訊號S_clk_1來復原輸入訊號S_in中的輸入資料訊號Data_in。輸入資料訊號Data_in例如為主機系統1000所下達的寫入指令、讀取指令、寫入資料、或是其他任意的指令或資料，本發明並不限制輸入資料訊號Data_in的內容。值得注意的是，在本範例實施例中，若主機系統1000並沒有傳送資料給記憶體儲存裝置100，則輸入訊號S_in的振幅會小於一個臨界值(即，輸入訊號S_in只會包括一些雜訊)。此臨界值例如是傳輸標準所定義的一個數值，但本發明並不限制此臨界值為多少。換句話說，若輸入訊 號S_in的振幅小於上述的臨界值，則輸入訊號S_in可被判斷不包括輸入資料訊號Data_in。
發送端電路330可根據第一時脈訊號S_clk_1或第二參考訊號S_ref_2的其中之一來調變輸出資料訊號Data_out以產生輸出訊號S_out，並且將輸出訊號S_out傳送至主機系統1000。例如，發送端電路330會包括取樣電路332與傳送驅動器334。取樣電路332會調變輸出資料訊號Data_out，而傳送驅動器334會將輸出資料傳送給主機系統1000。輸出資料訊號Data_out為記憶體控制器104所要傳輸給主機系統1000的資料，例如為儲存在實體抹除單元304(0)~304(R)中的系統資料或是使用者資料。然而，本發明也不限制輸出資料訊號Data_out的內容。由於發送端電路330是用第一時脈訊號S_clk_1或第二參考訊號S_ref_2的其中之一來調變輸出資料訊號Data_out，因此發送端電路330中便不需要另外設置石英振盪器以得到一精確的基準頻率。
圖4是根據第一範例實施例繪示接收端電路310的電路圖。請參照圖4，來自主機系統1000的訊號會從端點401與端點402輸入，其中端點402上的電壓為參考電壓。具體來說，端點401是耦接至電晶體MOS_1的控制端，電晶體MOS_1的第一端(汲極端)耦接至電阻R1的第一端，電阻R1的第二端耦接至電感L1的第二端，而電感L1的第一端則是耦階至系統電壓Vcc。電晶體MOS_1的第二端(源極端)是耦接至電阻R3的第一端、電容C1的第一端與電流源CS_1。端點402是耦接至電晶體MOS_2的控制 端，電晶體MOS_2的第一端(汲極端)耦接至電阻R2的第二端，電阻R2的第一端耦接至電感L2的第二端，而電感L2的第一端則是耦接至系統電壓Vcc。電晶體MOS_2的第二端(源極端)是耦接至電阻R3的第二端、電容C1的第二端與電流源CS_2。端點412與端點411之間的電位差形成輸入訊號S_in，其中端點412上的電壓為參考電壓。在一範例實施例中，接收端電路310是用以調整輸入阻抗。
圖5是根據第一範例實施例繪示傳送驅動器334的電路 圖。請參照圖5，輸出訊號S_out是從端點501與端點502輸入，其中端點502上的電壓為參考電壓。端點501是耦接至電晶體MOS_3的控制端。電晶體MOS_3的第二端(源極端)是耦接至電流源CS_3，電晶體MOS_3的第一端(汲極端)是耦接至電阻R4的第二端，而電阻R4的第一端是耦接至系統電壓Vcc。端點502是耦接至電晶體MOS_4的控制端。電晶體MOS_4的第二端(源極端)是耦接至電流源CS_3，電晶體MOS_4的第一端(汲極端)是耦接至電阻R5的第二端，而電阻R5的第一端是耦接至系統電壓Vcc。 端點511與端點512之間的電位差形成傳送給主機系統1000的輸出訊號，其中端點512上的電壓為參考電壓。在一範例實施例中，傳送驅動器334是用以改變輸出訊號S_out的準位，但並不改變輸出訊號S_out的相位或頻率。
[第二範例實施例]
圖6是根據第二範例實施例繪示連接介面單元的部份方 塊圖。
請參照圖6，連接介面單元600與圖3的連接介面單元102擁有部份相同的元件。在第二範例實施例中，連接介面單元600中的訊號產生電路320包括了濾波控制電路610、振盪器620與鎖相迴路電路630；第一參考訊號S_ref_1是相同於第一時脈訊號S_ref_1，並且發送端電路330是根據第二參考訊號S_ref_2的其中之一來調變輸出資料訊號Data_out以產生輸出訊號S_out。
濾波控制電路610是耦接至訊號偵測電路318，用以對第一差異訊號dif_1進行濾波以產生第二差異訊號dif_2。例如，濾波控制電路610中可包括了一個低通濾波器。振盪器620是耦接至濾波控制電路610，用以根據第二差異訊號dif_2產生第二時脈訊號S_clk_2。在此範例實施例中，振盪器620可為數位振盪器。 然而，在其他範例實施例中，振盪器620也可以是壓控振盪器或其他不為石英振盪器之振盪器，例如為哈特利(Hartley)振盪器、柯比茲(Colpitts)振盪器、克拉普(Clapp)振盪器、相移(phase-shift)振盪器、RC振盪器、或LC振盪器。鎖相迴路電路630是耦接至振盪器620，並且根據第二時脈訊號S_clk_2產生第二參考訊號S_ref_2。鎖相迴路電路630是用以消除第二時脈訊號S_clk_2的抖動(jitter)或是增加第二時脈訊號S_clk_2的頻率。例如，第二時脈訊號S_clk_2的頻率為25M Hz(mega Hertz)，而第二參考訊號S_ref_2的頻率為5G Hz。
在一範例實施例中，當輸入訊號S_in的振幅符合(例如， 小於)一臨界值時(即，主機系統1000正傳送資料給記憶體儲存裝置100)，濾波控制電路610會儲存第二差異訊號dif_2的振盪資訊。當輸入訊號S_in的振幅不符合(例如，大於等於)臨界值時，濾波控制電路610會提供所儲存的振盪資訊，藉此訊號產生電路320可以根據此振盪資訊來產生第二參考訊號S_ref_2。舉例來說，若振盪器620為壓控振盪器，則上述的振盪資訊為第二差異訊號dif_2的一準位，並且濾波控制電路610中可包括一電容來儲存此準位。若振盪器620為數位振盪器，則濾波控制電路610可包括類比數位轉換器與記憶體，用以將第二差異訊號dif_2轉換為一個碼並將此碼儲存在記憶體中。這個碼即為上述的振盪資訊，並且振盪器620會根據此碼來振盪。當輸入訊號S_in的振幅不符合臨界值時，濾波控制電路610不會根據第一差異訊號dif_1來產生第二差異訊號dif_2，相反地，濾波控制電路610會將所儲存的準位或是碼作為第二差異訊號dif_2。亦即，振盪器620可以根據儲存在濾波控制電路610中的準位或是碼來產生第二時脈訊號S_clk_2。如此一來，即使主機系統1000沒有傳送資料給記憶體儲存裝置100，連接介面單元600依然可以產生具有一特定頻率(例如，5G Hz)的第二參考訊號S_ref_2給發送端電路330，藉此發送端電路330可以調變輸出資料訊號Data_out並將輸出訊號S_out傳送給主機系統1000。
[第三範例實施例]
圖7是根據第三範例實施例繪示連接介面單元的部份方 塊圖。
請參照圖7，連接介面單元700與圖3的連接介面單元102擁有部份相同的元件。在第三範例實施例中，訊號產生電路320包括了濾波控制電路710、相位內插器720(即第二相位內插器)、暫存器730、數位振盪器740與鎖相迴路電路750。
在此範例實施例中，第二參考訊號S_ref_2的數目大於1，且所有的第二參考訊號S_ref_2會透過多條線路被傳送給相位偵測器312與訊號偵測電路318以作為第一參考訊號S_ref_1。然而，在另一範例實施例中，第二參考訊號S_ref_2的數目等於1，此第二參考訊號S_ref_2會透過一條線路被傳送給相位偵測器312與訊號偵測電路318，而相位偵測器312與訊號偵測電路318都會包括一個電路，用以根據第二參考訊號S_ref_2產生多個具有不同相位的訊號。或者，第二參考訊號S_ref_2的數目大於1，但只有其中一個第二參考訊號S_ref_2會被傳送給相位偵測器312與訊號偵測電路318，且相位偵測器312與訊號偵測電路318中的電路會根據此第二參考訊號S_ref_2產生多個具有不同相位的訊號。換句話說，第一參考訊號S_ref_1會包括第二參考訊號S_ref_2的至少其中之一。另外，在第三範例實施例中，發送端電路330是根據第二參考訊號S_ref_2的其中之一來調變輸出資料訊號Data_out以產生輸出訊號S_out。
濾波控制電路710會對第一差異訊號dif_1進行濾波以產生第二差異訊號dif_2。在輸入訊號S_in的振幅符合臨界值時，濾 波控制電路710會儲存第二差異訊號dif_2的振盪資訊。當輸入訊號S_in的振幅不符合臨界值時，濾波控制電路710會提供所儲存的振盪資訊。然而，此操作已詳細說明如上，在此便不再贅述。
暫存器730會提供一個初始振盪資訊osc_inf給數位振盪器740。數位振盪器740會根據初始振盪資訊osc_inf起振以產生第二時脈訊號S_clk_2。舉例來說，連接介面單元700的製造商可在測試階段調整初始振盪資訊osc_inf，使得數位振盪器740會產生一個特定頻率(例如，5G Hz)的時脈訊號。由於一些溫度或是製程的變數，不同的數位振盪器740可能會對應至不同的初始振盪資訊osc_inf，而製造商會將對應的初始振盪資訊osc_inf儲存在暫存器730當中。數位振盪器740所產生的第二時脈訊號S_clk_2的頻率可能會有些許的偏移，例如，若上述的特定頻率是5G Hz，第二時脈訊號S_clk_2的頻率可能會大於或小於5G Hz。
鎖相迴路電路750是耦接至數位振盪器740，用以根據第二時脈訊號S_clk_2產生多個第三時脈訊號S_clk_3，其中這些第三時脈訊號S_clk_3的相位彼此不相同。例如，鎖相迴路電路750可用來減少第二時脈訊號S_clk_2的抖動。相位內插器720(即第二相位內插器)會根據第二差異訊號dif_2與這些第三時脈訊號S_clk_3來產生第二參考訊號S_ref_2。如此一來，第二參考訊號S_ref_2的頻率會接近輸入訊號S_in的基準頻率(例如，5GHz)。
[第四範例實施例]
圖8是根據第四範例實施例繪示連接介面單元的部份方 塊圖。
請參照圖8，連接介面單元800與圖3的連接介面單元102擁有部份相同的元件。在第四範例實施例中，訊號產生電路320包括了濾波控制電路810與振盪器820；第一參考訊號S_ref_1包括第二參考訊號S_ref_2的至少其中之一；並且發送端電路330是根據第二參考訊號S_ref_2的其中之一來調變輸出資料訊號Data_out。
濾波控制電路810用以對第一差異訊號dif_1進行濾波以產生第二差異訊號dif_2。在輸入訊號S_in的振幅符合臨界值時，濾波控制電路810會儲存第二差異訊號dif_2的振盪資訊。當輸入訊號S_in的振幅不符合臨界值時，濾波控制電路810會提供所儲存的振盪資訊。然而，此操作已詳細說明如上，在此便不再贅述。
振盪器820是耦接至濾波控制電路810，用以根據第二差異訊號dif_2產生第二參考訊號S_ref_2。在此範例實施例中，振盪器820為LC數位振盪器，訊號偵測電路318包括了頻率偵測器，第一差異訊號dif_1是輸入訊號S_in與第一參考訊號S_ref_1之間的頻率差。因此，第二參考訊號S_ref_2的頻率會被鎖定在輸入訊號S_in的頻率。然而，在其他範例實施例中，振盪器820也可以為非石英振盪器的其他振盪器，本發明並不在此限。
值得一提的是，主機系統1000可能會對輸入訊號S_in做一個展頻(spread spectrum clock,SSC)操作。也就是說，輸入訊號S_in的頻率會隨著時間在一定範圍內變化，以讓訊號能量被分 散到一個頻帶內，藉此使訊號的電磁干擾(Electromagnetic interference，EMI)得到抑制，其中展頻範圍可例如是0~±5000ppm(parts per million)。然而，若輸入訊號S_in經過了展頻操作，則根據訊號偵測電路318、濾波控制電路810、與振盪器820所形成一迴路的一頻寬，第二參考訊號S_ref_2的頻率也可能會隨著時間在一定範圍內變化。具體來說，若訊號偵測電路318、濾波控制電路810、與振盪器820所形成的迴路的頻寬小於展頻操作的頻寬，則展頻操作所造成的影響會被移除。相反的，若此迴路的頻寬大於等於展頻操作的頻寬，則展頻操作所造成的影響會被保留(即，第二參考訊號S_ref_2的頻率會隨著時間在一定範圍內變化)。然而，設計者可以根據不同的需求來設計此迴路的頻寬，本發明並不限制此迴路的頻寬。
[第五範例實施例]
圖9是根據第五範例實施例繪示連接介面單元的部份方 塊圖。
請參照圖9，連接介面單元900與圖8的連接介面單元 800擁有相同的元件。在第五範例實施例中，第一參考訊號S_ref_1包括第二參考訊號S_ref_1的至少其中之一，並且發送端電路330是根據第一時脈訊號S_clk_1來調變輸出資料訊號Data_out。
在此範例實施例中，輸入訊號S_in經過了展頻操作(亦稱第一展頻操作)。訊號偵測電路318、濾波控制電路810與振盪器820所形成的迴路的頻寬小於第一展頻操作的頻寬，藉此可以去除 第二參考訊號S_ref_2中的雜訊，並且第二參考訊號S_ref_2並沒有展頻的效果。然而，相位偵測器312、濾波器314與相位內插器316所形成的迴路的頻寬會大於等於第一展頻操作的頻寬，藉此第一時脈訊號S_clk_1依然會保有第一展頻操作的效果。由於傳送端電路330是根據第一時脈訊號S_clk_1來調變輸出資料訊號Data_out，因此輸出訊號S_out也會有第一展頻操作的效果(即，輸出訊號S_out的頻率會隨著時間在一定範圍內變化)。
[第六範例實施例]
圖10是根據第六範例實施例繪示連接介面單元的部份方塊圖。
請參照圖10，連接介面單元1010包括了圖8中連接介面單元800的所有元件。不同的是，圖10中訊號產生電路320還包括展頻控制電路1020與頻率調整器1030。
在第六範例實施例中，輸入訊號S_in經過了一個展頻操作(亦稱第一展頻操作)。訊號偵測電路318、濾波控制電路810與振盪器820所形成的迴路的頻寬會小於第一展頻操作的頻寬，藉此可以移除第二參考訊號S_ref_2的雜訊，並且第二參考訊號S_ref_2並不會有展頻的效果。然而，展頻控制電路1020會提供一個展頻訊號S_ssc，此展頻訊號S_ssc可以是方波、三角波、或是任意波形的訊號。頻率調整器1030會根據此展頻訊號S_ssc對其中一個第二參考訊號S_ref_2進行一展頻操作(亦稱第二展頻操作)。取樣電路330會根據經過第二展頻操作的第二參考訊號 S_ref_2來調變輸出資料Data_out。藉此輸出訊號S_out也會有展頻的效果。在此範例實施例中，頻率調整器1030可以是相位內插器或是除/倍頻器，本發明並不在此限。
在此範例實施例中，振盪器820能產生具有多個相位的二參考訊號S_ref_2。然而，在另一範例實施例中，振盪器820只會產生一個第二參考訊號S_ref_2，而相位內插器316、相位偵測器312、與訊號偵測電路318本身會根據此第二參考訊號S_ref_2來產生多個相位。例如，相位內插器316、相位偵測器312、與訊號偵測電路318中還會包括一個延遲緩衝器。如此一來，可以避免具有不同相位的多個第二參考訊號S_ref_2被長距離的傳送，或者振盪器820的設計可較為簡單。
圖11是根據一範例實施例繪示訊號偵測電路318的部份 方塊圖。
請參照圖11，在一範例實施例中，訊號偵測電路318包括了延遲緩衝器1112與頻率偵測器1120。延遲緩衝器1112會延遲第二參考訊號S_ref_2來產生多個第三參考訊號S_ref_3。這些第三參考訊號S_ref_3的相位彼此不相同，例如，這些相位彼此的差距會小於45度且大於0度。頻率偵測器1120會偵測第三參考訊號S_ref_3與輸入訊號S_in的頻率差異(例如，判斷每一個第三參考訊號S_ref_3是超前或落後輸入訊號S_in)，藉此產生第一差異訊號dif_1。請參照圖10與圖11，相位偵測器312與相位內插器316中也可以再配置一個延遲緩衝器，藉此產生多個相位。然 而，相位偵測器312與相位內插器316中的延遲緩衝器與訊號偵測電路318中的延遲緩衝器1112類似，在此便不再贅述。此外，延遲緩衝器1112的配置也可以使用在圖3、圖6~圖9的範例實施例中，本發明並不在此限。
[第七範例實施例]
圖12是根據第七範例實施例繪示繪示連接介面單元的部份方塊圖。請參照圖12，連接介面單元1200包括了圖3中連接介面單元102的所有元件。不同的是，在第七範例實施例中，訊號產生電路320包括了溫度感測模組1221與數位振盪器1222。溫度感測模組1221是耦接至訊號偵測電路318與數位振盪器1222，用以接收第一差異訊號dif_1。數位振盪器1222則是耦接至相位內插器316。
溫度感測模組1221用以在輸入訊號S_in的振幅符合臨界值時儲存第一差異訊號dif_1；並且在輸入訊號S_in不符合臨界值時提供所儲存的第一差異訊號dif_1給數位振盪器1222。在此範例實施例中，第一差異訊號dif_1為數位訊號，數位振盪器1222會把第一差異訊號dif_1當作一個碼，並且不同數值的碼會讓數位振盪器1222輸出不同頻率的第二參考訊號S_ref_2。然而，當數位振盪器1222的溫度改變時，相同數值的碼可能會產生不同頻率的第二參考訊號S_ref_2。例如，當輸入訊號S_in的振幅符合臨界值時，數位振盪器1222的溫度為20℃，此時所儲存的碼為”1010”，且第二參考訊號S_ref_2的頻率為5GHz。然而，當輸入訊號S_in 的振幅不符合臨界值時，數位振盪器1222的溫度可能為70℃，此時提供給數位振盪器1222的碼仍然為”1010”，但第二參考訊號S_ref_2的頻率可能會小於或大於5GHz。
因此，在此範例實施例中，在輸入訊號S_in的振幅符合臨界值時，溫度感測模組1221會加熱數位振盪器1222，並且記錄數位振盪器1222在多個不同溫度下用來產生第二參考訊號S_ref_2的多個碼。這些碼都是用以產生某一特定頻率(例如，5GHz)的第二參考訊號S_ref_2，並且這些碼與上述的多個溫度之間的對應關係為對射(bijection)。當輸入訊號S_in的振幅不符合臨界值時，溫度感測模組1221會偵測數位振盪器1222的目前溫度，根據此目前溫度與所記錄的碼產生一個目前碼，並且將此目前碼傳送給數位振盪器1222。例如，若目前溫度為所記錄的溫度的其中之一，則溫度感測模組1221將目前溫度所對應的碼作為目前碼。相反地，若目前溫度不為所記錄的溫度的其中之一，則溫度感測模組1221會根據目前溫度與所記錄的碼來內插或外插出目前碼。數位振盪器1222會根據此目前碼起振來產生第二參考訊號S_ref_2。如此一來，當主機系統1000沒有傳送資料給記憶體儲存裝置100時，若數位振盪器1222的溫度改變了，則數位振盪器1222依然可以根據目前碼來產生頻率為5GHz的第二參考訊號S_ref_2。
圖13是根據第七範例實施例繪示溫度感測模組的電路圖。請參照圖13，溫度感測模組1221包括了暫存器1301、第一 開關SW_1、第二開關SW_2、加熱器1302、溫度感測器1303、類比數位轉換器1304、與控制器1305。暫存器1301是耦接至訊號偵測電路318。第一開關SW_1是耦接在訊號偵測電路318與數位振盪器1222之間。第二開關SW_2是耦接在暫存器1301與數位振盪器1222之間。當輸入訊號S_in的振幅符合臨界值時，控制器1305會將第一開關SW_1導通並且將第二開關SW_2截止，用以將第一差異訊號dif_1輸出給數位振盪器1222；此外，控制器1305也會驅動加熱器1302以加熱數位振盪器1222。加熱器1302例如為電阻，但本發明並不在此限。溫度感測器1303會持續地偵測數位振盪器1222的溫度並且輸出多個電壓V_t。例如，當數位振盪器1222的溫度越高時，電壓V_t的準位會越低。類比數位轉換器1304會將這些代表溫度的電壓V_t轉換為多筆數位資料。在加溫的過程中，控制器1305會取得數位振盪器1222所使用的多個碼(對應至所述多個溫度)，並且把這些碼與上述的數位資料儲存在暫存器1301的一個設置表當中。
圖14是根據第七範例實施例繪示數位振盪器的頻率-電壓曲線圖。請參照圖14，在此範例實施例中，當所輸入的碼越大時，數位振盪器1222的振盪頻率越大。當溫度越高(電壓V_t越小)時，即使輸入相同的碼，數位振盪器1222的振盪頻率卻會越高(如曲線1410所示)。因此，當溫度越高時，為了輸出固定頻率的第二參考訊號S_ref_2，數位振盪器1222必須使用較小的碼。圖15是根據第七範例實施例繪示記錄在暫存器的設置表的示意 圖。請參照圖15，當溫度越高(電壓V_t越小)時，紀錄在設置表1500的碼會越小。值得注意的是，圖15中的溫度只是用來說明電壓V_t與碼之間的關係，設置表1500中並不會記錄確切的溫度度數。
請同時參照圖13與圖15，當輸入訊號S_in的振幅不符 合臨界值時，控制器1305會將第一開關SW_1截止且將第二開關SW_2導通，此時溫度感測器1303會偵測數位振盪器1222的目前溫度並輸出電壓V_t。類比數位轉換器1304會將代表目前溫度的電壓V_t轉換為數位資料，若此數位資料相同於暫存器1301中所記錄的數位資料，則控制器1305會輸出相對應的碼作為目前碼。 例如，若代表目前溫度的電壓為0.74伏特，則控制器1305會輸出碼”10010”給數位振盪器1222。然而，若代表目前溫度的電壓V_t不同於記錄在暫存器1301中的電壓V_t，則控制器1305會以內插或外插的方式來產生目前碼。例如，若代表目前溫度的電壓V_t為0.80伏特，則控制器1305會外插出目前碼”10040”，並且輸出目前碼”10040”給數位振盪器1222。在此範例實施例中，控制器1305是以線性演算法來內插/外插出目前碼。然而，在另一範例實施例中，控制器1305也可以根據設置表1200中的碼與數位資料來建立一個非線性函數，並用此非線性函數與代表目前溫度的電壓V_t來計算出目前碼。
圖16是根據第七範例實施例繪示溫度感測模組的操作流 程圖。請參照圖16，在步驟S1601中，控制器1305會判斷輸入訊 號S_in的振幅是否符合臨界值。若輸入訊號S_in的振幅符合臨界值，在步驟S1602中，控制器1305會判斷是否已建立設置表。若已建立了設置表，控制器1305會回到步驟S1601。若設置表尚未被建立，在步驟S1603中，控制器1305會驅動加熱器1302來加熱數位振盪器1222，並且紀錄對應的電壓V_t與數位資料在設置表中。若輸入訊號S_in的振幅不符合臨界值，在步驟S1604中，控制器1305會取得目前溫度所對應的電壓V_t，檢查設置表是否有對應的碼。若設置表中有對應的碼，在步驟S1605中，控制器1305會導通第二開關，並將對應的碼傳送給數位振盪器1222。若設置表中沒有對應的碼，在步驟S1606中，控制器1305會導通第二開關，內插/外插出目前碼，並將目前碼傳送給數位振盪器1222。圖16中的各步驟已詳細說明如上，在此便不再贅述。
值得注意的是，以上的範例實施例可以相互結合，本發明並不在此限。例如，第七範例實施例中的溫度感測模組1221也可以配置在第一至第六範例實施例的連接介面單元中。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍 當視後附的申請專利範圍所界定者為準。
102‧‧‧連接介面單元
310‧‧‧接收端電路
312‧‧‧相位偵測器
314‧‧‧濾波器
316‧‧‧相位內插器
318‧‧‧訊號偵測電路
320‧‧‧訊號產生電路
322、332‧‧‧取樣電路
330‧‧‧發送端電路
334‧‧‧傳送驅動器
S_in‧‧‧輸入訊號
P_1‧‧‧第一相位訊號
P_2‧‧‧第二相位訊號
S_clk_1‧‧‧第一時脈訊號
Data_in‧‧‧輸入資料訊號
S_ref_1‧‧‧第一參考訊號
dif_1‧‧‧第一差異訊號
S_ref_2‧‧‧第二參考訊號
Data_out‧‧‧輸出資料訊號
S_out‧‧‧輸出訊號

Claims (34)

  1. 一種連接介面單元，不具有石英振盪器，包括：一相位偵測器，用以接收來自一主機系統的一輸入訊號，並且偵測該輸入訊號與一第一參考訊號之間的一相位差以產生一第一相位訊號；一濾波器，耦接至該相位偵測器，用以對該第一相位訊號進行濾波以產生一第二相位訊號；一訊號偵測電路，用以接收該輸入訊號，並且偵測該輸入訊號與該第一參考訊號之間的一訊號特性差異以產生一第一差異訊號；一訊號產生電路，耦接至該訊號偵測電路，用以根據該第一差異訊號產生至少一第二參考訊號；一第一相位內插器，耦接至該濾波器與該訊號產生電路，用以根據該第二相位訊號與該至少一第二參考訊號產生一第一時脈訊號；一第一取樣電路，耦接至該第一相位內插器，用以根據該第一時脈訊號來復原該輸入訊號中的一輸入資料訊號；以及一發送端電路，用以根據該第一時脈訊號或該至少一第二參考訊號的其中之一來調變一輸出資料訊號以產生一輸出訊號，並且將該輸出訊號傳送至該主機系統。
  2. 如申請專利範圍第1項所述的連接介面單元，其中該第一參考訊號相同於該第一時脈訊號，並且該時脈產生電路包括： 一濾波控制電路，耦接至該訊號偵測電路，用以對該第一差異訊號進行濾波以產生一第二差異訊號；一振盪器，耦接至該濾波控制電路，用以根據該第二差異訊號產生一第二時脈訊號；一鎖相迴路電路，耦接至該振盪器，用以根據該第二時脈訊號產生該至少一第二參考訊號，其中，該發送端電路耦接至該鎖相迴路電路，並且根據該至少一第二參考訊號的其中之一來調變該輸出資料訊號。
  3. 如申請專利範圍第1項所述的連接介面單元，其中該時脈產生電路還包括：一濾波控制電路，耦接至該訊號偵測電路，用以對該第一差異訊號進行濾波以產生一第二差異訊號，其中，該濾波控制電路用以在該輸入訊號的一振幅符合一臨界值時，儲存該第二差異訊號的一振盪資訊，其中，該濾波控制電路用以在該輸入訊號的該振幅不符合該臨界值時提供該振盪資訊，並且該訊號產生電路用以根據該振盪資訊產生該至少一第二參考訊號。
  4. 如申請專利範圍第1項所述的連接介面單元，其中該第一參考訊號包括該至少一第二參考訊號的其中之一，並且該時脈產生電路包括：一濾波控制電路，耦接至該訊號偵測電路，用以對該第一差異訊號進行濾波以產生一第二差異訊號； 一暫存器，用以提供一初始振盪資訊；一數位振盪器，用以根據該初始振盪資訊起振以產生一第二時脈訊號；一鎖相迴路電路，耦接至該數位振盪器，用以根據該第二時脈訊號產生一第三時脈訊號；一第二相位內插器，耦接至該濾波控制電路與該鎖相迴路電路，用以根據該第二差異訊號與該第三時脈訊號產生該至少一第二參考訊號，其中該發送端電路是根據該至少一第二參考訊號的其中之一來調變該輸出資料訊號。
  5. 如申請專利範圍第1項所述的連接介面單元，其中該第一參考訊號包括該至少一第二參考訊號的其中之一，並且該訊號產生電路包括：一濾波控制電路，耦接至該訊號偵測電路，用以對該第一差異訊號進行濾波以產生一第二差異訊號；一振盪器，耦接至該濾波控制電路，用以根據該第二差異訊號起振來產生該至少一第二參考訊號，其中該發送端電路是根據該至少一第二參考訊號的其中之一來調變該輸出資料訊號。
  6. 如申請專利範圍第1項所述的連接介面單元，其中該第一參考訊號包括該至少一第二參考訊號的其中之一，並且該訊號產生電路包括： 一濾波控制電路，耦接至該訊號偵測電路，用以對該第一差異訊號進行濾波以產生一第二差異訊號；一振盪器，耦接至該濾波控制電路，用以根據該第二差異訊號起振來產生該至少一第二參考訊號，其中該發送端電路是根據該第一時脈訊號來調變該輸出資料訊號。
  7. 如申請專利範圍第6項所述的連接介面單元，其中該輸入訊號經過一第一展頻操作，其中該訊號偵測電路、該濾波控制電路與該振盪器所形成的一迴路的一頻寬小於該第一展頻操作的一頻寬，其中，該相位偵測器、該濾波器與該第一相位內插器所形成的一迴路的一頻寬大於該第一展頻操作的該頻寬。
  8. 如申請專利範圍第5項所述的連接介面單元，其中該第一參考訊號包括該至少一第二參考訊號的其中之一，並且該訊號產生電路還包括：一展頻控制電路，用以提供一展頻訊號；一頻率調整器，用以根據該展頻訊號對該至少一第二參考訊號的其中之一進行一第二展頻操作，其中該發送端電路是根據經過該第二展頻操作的該第二參考訊號來調變該輸出資料訊號。
  9. 如申請專利範圍第8項所述的連接介面單元，其中，該輸入訊號經過一第一展頻操作，並且該訊號偵測電路、該濾波控制 電路與該振盪器所形成的一迴路的一頻寬小於該第一展頻操作的一頻寬。
  10. 如申請專利範圍第1項所述的連接介面單元，其中該至少一第二參考訊號的數目為1，該第一參考訊號是相同於該第二參考訊號，該訊號偵測電路包括一頻率偵測器與一延遲緩衝器，其中該延遲緩衝器用以延遲該第二參考訊號以產生多個第三參考訊號，每一該些第三參考訊號具有一相位，並且該些第三參考訊號的該些相位彼此不相同，其中，該頻率偵測器根據該些第三參考訊號與該輸入訊號產生該第一差異訊號。
  11. 如申請專利範圍第1項所述的連接介面單元，更包括：一接收端電路，耦接至該訊號偵測電路與該相位偵測器，用以接收來自該主機系統的一訊號，並對該訊號進行補償或濾波以提供該輸入訊號。
  12. 如申請專利範圍第11項所述的連接介面單元，其中該接收端電路為一等化器，該等化器包括：一第一電感，其第一端耦接至一系統電壓；一第一電阻，其第一端耦接至該第一電感的第二端；一第一電晶體，其第一端耦接至該第一電阻的第二端；一第二電感，其第一端耦接至該系統電壓；一第二電阻，其第一端耦接至該第二電感的第二端；一第二電晶體，其第一端耦接至該第二電阻的第二端； 一第三電阻，包括第一端與第二端，其中該第三電阻的第一端耦接至該第一電晶體的第二端，並且該第三電阻的第二端耦接至該第二電晶體的第二端；一第一電容，包括第一端與第二端，其中該第一電容的第一端耦接至該第一電晶體的該第二端與該第三電阻的該第一端，並且該第一電容的該第二端耦接至該第二電晶體的該第二端與該第三電阻的該第二端；一第一電流源，耦接至該第一電晶體的該第二端、該第三電阻的該第一端與該第一電容的該第一端；以及一第二電流源，耦接至該第二電晶體的該第二端、該第三電晶體的該第二端與該第一電容的該第二端，其中，來自該主機系統的該訊號從該第一電晶體的一控制端與該第二電晶體的一控制端之間輸入，其中，該第一電晶體的該第一端與該第二電晶體的該第一端之間的電位差形成該輸入訊號。
  13. 如申請專利範圍第1項所述的連接介面單元，其中該發送端電路包括：一第二取樣電路，用以根據該第一時脈訊號或該至少一第二參考訊號的其中之一來調變該輸出資料訊號以產生該輸出訊號；以及一傳送驅動器，耦接至該第二取樣電路，用以將該輸出訊號傳送至該主機系統。
  14. 如申請專利範圍第13項所述的連接介面單元，其中該傳送驅動器包括：一第四電阻，其第一端耦接至一系統電壓；一第三電晶體，其第一端耦接至該第四電阻的第二端；一第五電阻，其第一端耦接至該系統電壓；一第四電晶體，其第一端耦接至該第五電阻的第二端；一第三電流源，耦接至該第三電晶體的第二端與該第四電晶體的第二端，其中，該輸出訊號從該第三電晶體的控制端與該第四電晶體的控制端之間輸入，其中，該第三電晶體的該第一端與該第四電晶體的該第一端之間的電位差形成傳送給該主機系統的該輸出訊號。
  15. 如申請專利範圍第1項所述的連接介面單元，其中該訊號產生電路包括：一數位振盪器，耦接至該第一相位內插器；以及一溫度感測模組，耦接至該訊號偵測器電路與該數位振盪器，用以接收該第一差異訊號，在該輸入訊號的一振幅符合一臨界值時加熱該數位振盪器，並且紀錄該數位振盪器在多個溫度下的多個碼，其中該些碼與該些溫度的對應關係為對射，並且該數位振盪器是根據該些碼產生該至少一第二參考訊號，其中，該溫度感測模組用以在該輸入訊號的該振幅不符合該臨界值時，偵測該數位振盪器的一目前溫度，根據該目前溫度與 該些碼產生一目前碼，並且將該目前碼傳送給該數位振盪器，其中，該數位振盪器用以根據該目前碼起振以產生該至少一第二參考訊號。
  16. 如申請專利範圍第15項所述的連接介面單元，其中若該目前溫度為該些溫度的其中之一，該溫度感測模組用以將該目前溫度所對應的該碼當做該目前碼，其中若該目前溫度不為該些溫度的其中之一，該溫度感測模組用以根據該目前溫度來內插或外插該些碼以產生該目前碼。
  17. 如申請專利範圍第15項所述的連接介面單元，其中該溫度感測模組包括：一暫存器，耦接至該訊號偵測電路；一第一開關，耦接在該訊號偵測電路與該數位振盪器之間；一第二開關，耦接在該暫存器與該數位振盪器之間；一加熱器，用以加熱該數位振盪器；一溫度感測器，用以偵測該些溫度與該目前溫度以輸出多個電壓；一類比數位轉換器，用以將該些電壓轉換為多個數位資料；以及一控制器，用以將該些數位資料與該些碼儲存在該暫存器中，其中，若該輸入訊號的該振幅符合該臨界值，該控制器用以將該第一開關導通並且將該第二開關截止，其中，若該輸入訊號的該振幅不符合該臨界值，該控制器用 以將該第一開關截止且將該第二開關導通，並且根據該目前溫度與該些碼來產生該目前碼。
  18. 一種記憶體儲存裝置，包括：一連接介面單元，用以耦接至一主機系統；一可複寫式非揮發性記憶體模組，包括多個實體抹除單元；以及一記憶體控制器，耦接至該連接介面單元與該可複寫式非揮發性記憶體模組，其中該連接介面單元不具有石英振盪器，該連接介面單元包括：一相位偵測器，用以接收來自該主機系統的一輸入訊號，並且偵測該輸入訊號與一第一參考訊號之間的一相位差以產生一第一相位訊號；一濾波器，耦接至該相位偵測器，用以對該第一相位訊號進行濾波以產生一第二相位訊號；一訊號偵測電路，用以接收該輸入訊號，並且偵測該輸入訊號與該第一參考訊號之間的一訊號特性差異以產生一第一差異訊號；一訊號產生電路，耦接至該訊號偵測電路，用以根據該第一差異訊號產生至少一第二參考訊號；一第一相位內插器，耦接至該濾波器與該訊號產生電路，用以根據該第二相位訊號與該至少一第二參考訊號產生一第一時脈 訊號；一第一取樣電路，耦接至該第一相位內插器，用以根據該第一時脈訊號來復原該輸入訊號中的一輸入資料訊號；以及一發送端電路，用以根據該第一時脈訊號或該至少一第二參考訊號的其中之一來調變一輸出資料訊號以產生一輸出訊號，並且將該輸出訊號傳送至該主機系統。
  19. 如申請專利範圍第18項所述的記憶體儲存裝置，其中該第一參考訊號相同於該第一時脈訊號，並且該時脈產生電路包括：一濾波控制電路，耦接至該訊號偵測電路，用以對該第一差異訊號進行濾波以產生一第二差異訊號；一振盪器，耦接至該濾波控制電路，用以根據該第二差異訊號產生一第二時脈訊號；一鎖相迴路電路，耦接至該振盪器，用以根據該第二時脈訊號產生該至少一第二參考訊號，其中，該發送端電路耦接至該鎖相迴路電路，並且根據該至少一第二參考訊號的其中之一來調變該輸出資料訊號。
  20. 如申請專利範圍第18項所述的記憶體儲存裝置，其中該時脈產生電路還包括：一濾波控制電路，耦接至該訊號偵測電路，用以對該第一差異訊號進行濾波以產生一第二差異訊號，其中，該濾波控制電路用以在該輸入訊號的一振幅符合一臨界值時，儲存該第二差異訊號的一振盪資訊， 其中，該濾波控制電路用以在該輸入訊號的該振幅不符合該臨界值時提供該振盪資訊，並且該訊號產生電路用以根據該振盪資訊產生該至少一第二參考訊號。
  21. 如申請專利範圍第18項所述的記憶體儲存裝置，其中該第一參考訊號包括該至少一第二參考訊號的其中之一，並且該時脈產生電路包括：一濾波控制電路，耦接至該訊號偵測電路，用以對該第一差異訊號進行濾波以產生一第二差異訊號；一暫存器，用以提供一初始振盪資訊；一數位振盪器，用以根據該初始振盪資訊起振以產生一第二時脈訊號；一鎖相迴路電路，耦接至該數位振盪器，用以根據該第二時脈訊號產生一第三時脈訊號；一第二相位內插器，耦接至該濾波控制電路與該鎖相迴路電路，用以根據該第二差異訊號與該第三時脈訊號產生該至少一第二參考訊號，其中該發送端電路是根據該至少一第二參考訊號的其中之一來調變該輸出資料訊號。
  22. 如申請專利範圍第18項所述的記憶體儲存裝置，其中該第一參考訊號包括該至少一第二參考訊號的其中之一，並且該訊號產生電路包括：一濾波控制電路，耦接至該訊號偵測電路，用以對該第一差 異訊號進行濾波以產生一第二差異訊號；一振盪器，耦接至該濾波控制電路，用以根據該第二差異訊號起振來產生該至少一第二參考訊號，其中該發送端電路是根據該至少一第二參考訊號的其中之一來調變該輸出資料訊號。
  23. 如申請專利範圍第18項所述的記憶體儲存裝置，其中該第一參考訊號包括該至少一第二參考訊號的其中之一，並且該訊號產生電路包括：一濾波控制電路，耦接至該訊號偵測電路，用以對該第一差異訊號進行濾波以產生一第二差異訊號；一振盪器，耦接至該濾波控制電路，用以根據該第二差異訊號起振來產生該至少一第二參考訊號，其中該發送端電路是根據該第一時脈訊號來調變該輸出資料訊號。
  24. 如申請專利範圍第23項所述的記憶體儲存裝置，其中該輸入訊號經過一第一展頻操作，其中該訊號偵測電路、該濾波控制電路與該振盪器所形成的一迴路的一頻寬小於該第一展頻操作的一頻寬，其中，該相位偵測器、該濾波器與該第一相位內插器所形成的一迴路的一頻寬大於該第一展頻操作的該頻寬。
  25. 如申請專利範圍第22項所述的記憶體儲存裝置，其中該第一參考訊號包括該至少一第二參考訊號的其中之一，並且該訊 號產生電路還包括：一展頻控制電路，用以提供一展頻訊號；一頻率調整器，用以根據該展頻訊號對該至少一第二參考訊號的其中之一進行一第二展頻操作，其中該發送端電路是根據經過該第二展頻操作的該第二參考訊號來調變該輸出資料訊號。
  26. 如申請專利範圍第25項所述的記憶體儲存裝置，其中，該輸入訊號經過一第一展頻操作，並且該訊號偵測電路、該濾波控制電路與該振盪器所形成的一迴路的一頻寬小於該第一展頻操作的一頻寬。
  27. 如申請專利範圍第18項所述的記憶體儲存裝置，其中該至少一第二參考訊號的數目為1，該第一參考訊號是相同於該第二參考訊號，該訊號偵測電路包括一頻率偵測器與一延遲緩衝器，其中該延遲緩衝器用以延遲該第二參考訊號以產生多個第三參考訊號，每一該些第三參考訊號具有一相位，並且該些第三參考訊號的該些相位彼此不相同，其中，該頻率偵測器根據該些第三參考訊號與該輸入訊號產生該第一差異訊號。
  28. 如申請專利範圍第18項所述的記憶體儲存裝置，其中該連接介面單元更包括：一接收端電路，耦接至該訊號偵測電路與該相位偵測器，用以接收來自該主機系統的一訊號，並對該訊號進行補償或濾波以 提供該輸入訊號。
  29. 如申請專利範圍第28項所述的記憶體儲存裝置，其中該接收端電路為一等化器，該等化器包括：一第一電感，其第一端耦接至一系統電壓；一第一電阻，其第一端耦接至該第一電感的第二端；一第一電晶體，其第一端耦接至該第一電阻的第二端；一第二電感，其第一端耦接至該系統電壓；一第二電阻，其第一端耦接至該第二電感的第二端；一第二電晶體，其第一端耦接至該第二電阻的第二端；一第三電阻，包括第一端與第二端，其中該第三電阻的第一端耦接至該第一電晶體的第二端，並且該第三電阻的第二端耦接至該第二電晶體的第二端；一第一電容，包括第一端與第二端，其中該第一電容的第一端耦接至該第一電晶體的該第二端與該第三電阻的該第一端，並且該第一電容的該第二端耦接至該第二電晶體的該第二端與該第三電阻的該第二端；一第一電流源，耦接至該第一電晶體的該第二端、該第三電阻的該第一端與該第一電容的該第一端；以及一第二電流源，耦接至該第二電晶體的該第二端、該第三電晶體的該第二端與該第一電容的該第二端，其中，來自該主機系統的該訊號從該第一電晶體的一控制端與該第二電晶體的一控制端之間輸入， 其中，該第一電晶體的該第一端與該第二電晶體的該第一端之間的電位差形成該輸入訊號。
  30. 如申請專利範圍第18項所述的記憶體儲存裝置，其中該發送端電路包括：一第二取樣電路，用以根據該第一時脈訊號或該至少一第二參考訊號的其中之一來調變該輸出資料訊號以產生該輸出訊號；以及一傳送驅動器，耦接至該第二取樣電路，用以將該輸出訊號傳送至該主機系統。
  31. 如申請專利範圍第30項所述的記憶體儲存裝置，其中該傳送驅動器包括：一第四電阻，其第一端耦接至一系統電壓；一第三電晶體，其第一端耦接至該第四電阻的第二端；一第五電阻，其第一端耦接至該系統電壓；一第四電晶體，其第一端耦接至該第五電阻的第二端；一第三電流源，耦接至該第三電晶體的第二端與該第四電晶體的第二端，其中，該輸出訊號從該第三電晶體的控制端與該第四電晶體的控制端之間輸入，其中，該第三電晶體的該第一端與該第四電晶體的該第一端之間的電位差形成傳送給該主機系統的該輸出訊號。
  32. 如申請專利範圍第18項所述的記憶體儲存裝置，其中該 訊號產生電路包括：一數位振盪器，耦接至該第一相位內插器；以及一溫度感測模組，耦接至該訊號偵測器電路與該數位振盪器，用以接收該第一差異訊號，在該輸入訊號的一振幅符合一臨界值時加熱該數位振盪器，並且紀錄該數位振盪器在多個溫度下的多個碼，其中該些碼與該些溫度的對應關係為對射，並且該數位振盪器是根據該些碼產生該至少一第二參考訊號，其中，該溫度感測模組用以在該輸入訊號的該振幅不符合該臨界值時，偵測該數位振盪器的一目前溫度，根據該目前溫度與該些碼產生一目前碼，並且將該目前碼傳送給該數位振盪器，其中，該數位振盪器用以根據該目前碼起振以產生該至少一第二參考訊號。
  33. 如申請專利範圍第32項所述的記憶體儲存裝置，其中若該目前溫度為該些溫度的其中之一，該溫度感測模組用以將該目前溫度所對應的該碼當做該目前碼，其中若該目前溫度不為該些溫度的其中之一，該溫度感測模組用以根據該目前溫度來內插或外插該些碼以產生該目前碼。
  34. 如申請專利範圍第32項所述的記憶體儲存裝置，其中該溫度感測模組包括：一暫存器，耦接至該訊號偵測電路；一第一開關，耦接在該訊號偵測電路與該數位振盪器之間；一第二開關，耦接在該暫存器與該數位振盪器之間； 一加熱器，用以加熱該數位振盪器；一溫度感測器，用以偵測該些溫度與該目前溫度以輸出多個電壓；一類比數位轉換器，用以將該些電壓轉換為多個數位資料；以及一控制器，用以將該些數位資料與該些碼儲存在該暫存器中，其中，若該輸入訊號的該振幅符合該臨界值，該控制器用以將該第一開關導通並且將該第二開關截止，其中，若該輸入訊號的該振幅不符合該臨界值，該控制器用以將該第一開關截止且將該第二開關導通，並且根據該目前溫度與該些碼來產生該目前碼。
TW102129002A 2013-08-13 2013-08-13 連接介面單元與記憶體儲存裝置 TWI486780B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102129002A TWI486780B (zh) 2013-08-13 2013-08-13 連接介面單元與記憶體儲存裝置
US14/061,762 US9036685B2 (en) 2013-08-13 2013-10-24 Connecting interface unit and memory storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102129002A TWI486780B (zh) 2013-08-13 2013-08-13 連接介面單元與記憶體儲存裝置

Publications (2)

Publication Number Publication Date
TW201506626A TW201506626A (zh) 2015-02-16
TWI486780B true TWI486780B (zh) 2015-06-01

Family

ID=52466853

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102129002A TWI486780B (zh) 2013-08-13 2013-08-13 連接介面單元與記憶體儲存裝置

Country Status (2)

Country Link
US (1) US9036685B2 (zh)
TW (1) TWI486780B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI759822B (zh) * 2020-03-19 2022-04-01 日商鎧俠股份有限公司 半導體積體電路、記憶體控制器及記憶體系統

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9384152B2 (en) * 2010-02-23 2016-07-05 Rambus Inc. Coordinating memory operations using memory-device generated reference signals
US9671818B2 (en) * 2014-03-12 2017-06-06 Kabushiki Kaisha Toshiba Memory device
TWI489482B (zh) * 2014-04-25 2015-06-21 群聯電子股份有限公司 取樣電路模組、記憶體控制電路單元及資料取樣方法
TWI537965B (zh) * 2014-11-07 2016-06-11 Phison Electronics Corp 取樣電路模組、記憶體控制電路單元及資料取樣方法
US20170373881A1 (en) * 2016-06-27 2017-12-28 Qualcomm Incorporated Systems and methods for controlling isochronous data streams
TWI598737B (zh) * 2017-01-20 2017-09-11 群聯電子股份有限公司 參考時脈訊號產生方法、記憶體儲存裝置及連接介面單元
US10705984B1 (en) * 2018-09-26 2020-07-07 Cadence Design Systems, Inc. High-speed low VT drift receiver
TWI743538B (zh) * 2019-08-21 2021-10-21 群聯電子股份有限公司 連接介面電路、記憶體儲存裝置及訊號產生方法
JP7385419B2 (ja) * 2019-10-15 2023-11-22 ルネサスエレクトロニクス株式会社 半導体装置
CN113972910A (zh) * 2020-07-24 2022-01-25 瑞昱半导体股份有限公司 频率控制装置与频率控制方法
KR20220019321A (ko) * 2020-08-10 2022-02-17 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030145141A1 (en) * 2002-01-31 2003-07-31 Chien-An Chen Universal serial bus flash memory integrated circuit device
TWI246801B (en) * 2005-01-13 2006-01-01 Phison Electronics Corp Virtual USB flash memory storage device with a PCI express bus
TW200627173A (en) * 2004-07-30 2006-08-01 Ibm System, method and storage medium for providing a serialized memory interface with a bus repeater
TWI267746B (en) * 2005-01-04 2006-12-01 Phison Electronics Corp Virtual integrated drive electronics (IDE) flash-memory storage device with a high-speed peripheral component interconnection bus (PCI Express)
US7222211B2 (en) * 2005-03-14 2007-05-22 Phison Electronics Corporation Virtual USB flash memory storage device with PCI express interface
US7441060B2 (en) * 2004-10-29 2008-10-21 International Business Machines Corporation System, method and storage medium for providing a service interface to a memory system
US20090094476A1 (en) * 2005-10-31 2009-04-09 International Business Machines Corporation Deriving clocks in a memory system

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6513103B1 (en) * 1997-10-10 2003-01-28 Rambus Inc. Method and apparatus for adjusting the performance of a synchronous memory system
GB2385728B (en) * 2002-02-26 2006-07-12 Fujitsu Ltd Clock recovery circuitry
US7587012B2 (en) * 2004-07-08 2009-09-08 Rambus, Inc. Dual loop clock recovery circuit
JP4607666B2 (ja) * 2005-05-31 2011-01-05 株式会社東芝 データサンプリング回路および半導体集積回路
DE102006024469B3 (de) * 2006-05-24 2007-07-12 Xignal Technologies Ag Phasenregelkreis zur Erzeugung mehrerer Ausgangssignale
US8441291B2 (en) * 2011-09-23 2013-05-14 Silicon Laboratories Inc. PLL using interpolative divider as digitally controlled oscillator

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030145141A1 (en) * 2002-01-31 2003-07-31 Chien-An Chen Universal serial bus flash memory integrated circuit device
TW200627173A (en) * 2004-07-30 2006-08-01 Ibm System, method and storage medium for providing a serialized memory interface with a bus repeater
US7441060B2 (en) * 2004-10-29 2008-10-21 International Business Machines Corporation System, method and storage medium for providing a service interface to a memory system
TWI267746B (en) * 2005-01-04 2006-12-01 Phison Electronics Corp Virtual integrated drive electronics (IDE) flash-memory storage device with a high-speed peripheral component interconnection bus (PCI Express)
TWI246801B (en) * 2005-01-13 2006-01-01 Phison Electronics Corp Virtual USB flash memory storage device with a PCI express bus
US7222211B2 (en) * 2005-03-14 2007-05-22 Phison Electronics Corporation Virtual USB flash memory storage device with PCI express interface
US20090094476A1 (en) * 2005-10-31 2009-04-09 International Business Machines Corporation Deriving clocks in a memory system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI759822B (zh) * 2020-03-19 2022-04-01 日商鎧俠股份有限公司 半導體積體電路、記憶體控制器及記憶體系統

Also Published As

Publication number Publication date
US20150049849A1 (en) 2015-02-19
TW201506626A (zh) 2015-02-16
US9036685B2 (en) 2015-05-19

Similar Documents

Publication Publication Date Title
TWI486780B (zh) 連接介面單元與記憶體儲存裝置
TWI603175B (zh) 連接介面單元與記憶體儲存裝置
JP5084118B2 (ja) 半導体装置のクロック発振器
TWI554037B (zh) 時脈資料回復電路模組、記憶體儲存裝置及相位鎖定方法
CN104424988A (zh) 连接接口单元与存储器存储装置
TWI598737B (zh) 參考時脈訊號產生方法、記憶體儲存裝置及連接介面單元
JP2019029991A (ja) リップル補償器とそれを含むデータ駆動回路及び半導体装置
US9531365B1 (en) Signal generator adjusting a duty cycle and semiconductor apparatus using the same
CN104424987A (zh) 连接接口单元与存储器储存装置
TW201239621A (en) Reference frequency setting method, memory controller and flash memory storage apparatus
US10418088B2 (en) Power reduction technique during read/write bursts
TWI497301B (zh) 訊號處理方法、連接器與記憶體儲存裝置
TWI525415B (zh) 參考頻率設定方法、記憶體控制器及記憶體儲存裝置
US11636902B2 (en) Signal modulation apparatus, memory storage apparatus, and signal modulation method
JP2007164697A (ja) 半導体集積回路およびメモリシステム並びにクロック信号設定方法
TWI693796B (zh) 訊號產生電路、記憶體儲存裝置及訊號產生方法
TWI794538B (zh) 展頻時脈產生器、記憶體儲存裝置及訊號產生方法
TW201624920A (zh) 資料取樣電路模組、資料取樣方法及記憶體儲存裝置
CN112532240B (zh) 展频频率产生器、存储器储存装置及信号产生方法
TWI543183B (zh) 資料取樣電路模組、資料取樣方法及記憶體儲存裝置
TWI615844B (zh) 記憶體控制電路單元、記憶體儲存裝置及訊號接收方法
CN112309445A (zh) 存储器接口电路、存储器存储装置及信号产生方法