TWI603175B - 連接介面單元與記憶體儲存裝置 - Google Patents

連接介面單元與記憶體儲存裝置 Download PDF

Info

Publication number
TWI603175B
TWI603175B TW102129148A TW102129148A TWI603175B TW I603175 B TWI603175 B TW I603175B TW 102129148 A TW102129148 A TW 102129148A TW 102129148 A TW102129148 A TW 102129148A TW I603175 B TWI603175 B TW I603175B
Authority
TW
Taiwan
Prior art keywords
signal
coupled
transistor
oscillator
circuit
Prior art date
Application number
TW102129148A
Other languages
English (en)
Other versions
TW201506580A (zh
Inventor
陳維詠
Original Assignee
群聯電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群聯電子股份有限公司 filed Critical 群聯電子股份有限公司
Priority to TW102129148A priority Critical patent/TWI603175B/zh
Priority to US14/061,719 priority patent/US9311231B2/en
Publication of TW201506580A publication Critical patent/TW201506580A/zh
Application granted granted Critical
Publication of TWI603175B publication Critical patent/TWI603175B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H03L1/026—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using a memory for digitally storing correction values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/38—Universal adapter
    • G06F2213/3804—Memory card connected to a computer port directly or by means of a reader/writer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0004—Initialisation of the receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Automation & Control Theory (AREA)

Description

連接介面單元與記憶體儲存裝置
本發明是有關於一種連接介面單元，且特別是有關於一種不具有石英振盪器的連接介面單元與使用此連接介面單元的記憶體儲存裝置。
數位相機、行動電話與MP3播放器在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組(例如，快閃記憶體)具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式多媒體裝置中。
一般來說，可複寫式非揮發性記憶體模組是透過一個連接介面單元耦接至一個主機系統。此連接介面單元會相容於一個傳輸標準，例如為通用序列匯流排(Universal Serial Bus,USB)標準。主機系統與連接介面單元之間所傳輸的資料會以某一個特定頻率來傳輸，因此連接介面單元必須要能產生此特定頻率的時脈訊號。為了要能符合傳輸標準的規範，此時脈訊號的頻率必須要穩定，因此通常會在連接介面單元中配置一個石英振盪器來產生 此時脈訊號。然而，相較於其他類別的振盪器來說，石英振盪器的成本較高。並且，當連接介面單元的溫度改變時，振盪器的特性可能會改變，導致時脈訊號的頻率會偏移。因此，如何在不使用石英振盪器的限制下設計連接介面單元，使得連接介面單元能符合一個傳輸標準的規範，為此領域技術人員所關心的議題。
本發明提供一種連接介面單元與記憶體儲存裝置，可以在不具有石英振盪器的情況下符合一個傳輸標準的規範。
本發明一範例實施例提供一種連接介面單元，其不具有一石英振盪器。此連接介面單元包括頻率偵測器、相位偵測器、至少一個濾波器、振盪器、第一取樣電路與發射端電路。頻率偵測器是用以接收來自主機系統的輸入訊號，並偵測輸入訊號與第一參考訊號之間的頻率差以產生第一頻率訊號。相位偵測器是用以接收所述的輸入訊號，並偵測輸入訊號與第一參考訊號之間的相位差以產生第一相位訊號。濾波器是用以濾波第一頻率訊號以產生第二頻率訊號，並且濾波第一相位訊號以產生第二相位訊號。振盪器是耦接至上述的濾波器、頻率偵測器與相位偵測器，用以根據第二頻率訊號與第二相位訊號起振以產生第一參考訊號，其中第一參考訊號是用以產生一時脈訊號。第一取樣電路是耦接至振盪器，用以根據第一參考訊號還原輸入訊號中的輸入資料訊號。發射端電路是用以根據時脈訊號調變一個輸出資料訊號 以產生一輸出訊號，並且將輸出訊號傳送至主機系統。
在一範例實施例中，上述的連接介面單元還包括一儲存單元。此儲存單元是耦接至上述的濾波器與振盪器，用以在輸入訊號的振幅符合臨界值時，儲存第二頻率訊號或第二相位訊號的一振盪資訊。儲存單元用以在輸入訊號的振幅不符合臨界值時，提供振盪資訊給振盪器，並且振盪器用以根據此振盪資訊起振以產生第一參考訊號。
在一範例實施例中，上述的濾波器包括第一濾波器與第二濾波器。第一濾波器是耦接至頻率偵測器，而第二濾波器是耦接至相位偵測器。儲存單元包括放大器、電容與多工器。放大器包括第一端、第二端與一輸出端。放大器的第一端是耦接至第二濾波器，放大器的第二端是耦接至放大器的輸出端。電容的第一端是耦接至放大器的輸出端，並且電容是用以儲存上述的振盪資訊，其中此振盪資訊為第一參考訊號的準位。多工器包括第一端、第二端與一輸出端。多工器的第一端耦接至第二濾波器，多工器的第二端耦接至放大器的輸出端，而多工器的輸出端耦接至振盪器。若輸入訊號的振幅符合臨界值，多工器將其第一端上的訊號輸出給振盪器。若輸入訊號的振幅不符合臨界值，多工器將其第二端上的訊號輸出給振盪器。
在一範例實施例中，上述的連接介面單元還包括一鎖相迴路電路，耦接至振盪器與發射端電路。此鎖相迴路電路是用以根據第一參考訊號產生時脈訊號。
在一範例實施例中，上述的連接介面單元還包括展頻控制電路與頻率調整器。展頻控制電路是用以提供展頻訊號。頻率調整器是耦接至展頻控制電路與鎖相迴路電路，用以根據展頻訊號對時脈訊號進行展頻操作，並且將經過展頻操作的時脈訊號傳送給上述的發射端電路。
在一範例實施例中，上述的第一參考訊號與時脈訊號相同。
在一範例實施例中，上述的連接介面單元還包括一偵測電路與一數位振盪器。偵測電路是用以偵測第一參考訊號與第二參考訊號之間的訊號特性差異以產生一差異訊號。數位振盪器是用以根據差異訊號起振以產生第二參考訊號，其中第二參考訊號是用以產生時脈訊號。
在一範例實施例中，上述的連接介面單元更包括一除頻器與一鎖相迴路電路。除頻器是耦接至偵測電路、振盪器、頻率偵測器與相位偵測器，用以降低第一參考訊號的頻率，並且將降低頻率後的第一參考訊號傳送給偵測電路。鎖相迴路電路是用以根據第二參考訊號產生時脈訊號。
在一範例實施例中，上述的連接介面單元更包括一溫度感測模組，用以在輸入訊號的振幅符合臨界值時加熱數位振盪器，並且紀錄數位振盪器在多個溫度下的多個碼。這些碼與所述多個溫度的對應關係為對射，並且數位振盪器是根據這些碼來產生第二參考訊號。溫度感測模組是用以在輸入訊號的振幅不符合 臨界值時，偵測數位振盪器的一目前溫度，根據目前溫度與所述的多個碼產生一目前碼，並且將目前碼傳送給數位振盪器。數位振盪器會根據此目前碼起振以產生第二參考訊號。
在一範例實施例中，若目前溫度為所述多個溫度的其中之一，溫度感測模組用以將目前溫度所對應的碼當做目前碼。若目前溫度不為所述多個溫度的其中之一，溫度感測模組會根據目前溫度來內插或外插所述的渦個碼以產生目前碼。
在一範例實施例中，上述的溫度感測模組包括暫存器、第一開關、第二開關、加熱器、溫度感測器、類比數位轉換器與控制器。暫存器是耦接至偵測電路；第一開關是耦接在偵測電路與數位振盪器之間；第二開關則是耦接在暫存器與數位振盪器之間。加熱器是用以加熱數位振盪器。溫度感測器是用以偵測所述的多個溫度與目前溫度來輸出多個電壓。類比數位轉換器，用以將這些電壓轉換為多個數位資料。控制器是用以將這些數位資料與所述的多個碼儲存在暫存器中。若輸入訊號的振幅符合臨界值，控制器用以將第一開關導通並且將第二開關截止。若輸入訊號的振幅不符合臨界值，控制器用以將第一開關截止且將第二開關導通，並且根據目前溫度與所述的多個碼來產生目前碼。
在一範例實施例中，上述的連接介面單元更包括一接收端電路。此接收端電路耦接至頻率偵測器及相位偵測器，用以接收來自主機系統的訊號，並對該訊號進行補償或濾波以產生上述的輸入訊號。
在一範例實施例中，上述的接收端電路惟一等化器，此等化器包括：第一電感，其第一端耦接至系統電壓；第一電阻，其第一端耦接至第一電感的第二端；第一電晶體，其第一端耦接至第一電阻的第二端；第二電感，其第一端耦接至系統電壓；第二電阻，其第一端耦接至第二電感的第二端；第二電晶體，其第一端耦接至第二電阻的第二端；第三電阻，包括第一端與第二端，其中第三電阻的第一端耦接至第一電晶體的第二端，並且第三電阻的第二端耦接至第二電晶體的第二端；第一電容，包括第一端與第二端，其中第一電容的第一端耦接至第一電晶體的第二端與第三電阻的第一端，並且第一電容的第二端耦接至第二電晶體的第二端與第三電阻的第二端；第一電流源，耦接至第一電晶體的第二端、第三電阻的第一端與第一電容的第一端；第二電流源，耦接至第二電晶體的第二端、第三電晶體的第二端與第一電容的第二端。其中，來自主機系統的訊號從第一電晶體的控制端與第二電晶體的控制端之間輸入。第一電晶體的第一端與第二電晶體的第一端之間的電位差形成上述的輸入訊號。
在一範例實施例中，上述的發射端電路包括第二取樣電路與傳送驅動器。第二取樣電路是用以根據時脈訊號來調變輸出資料訊號以產生輸出訊號。傳送驅動器是耦接至第二取樣電路，用以將輸出訊號傳送至主機系統。
在一範例實施例中，上述的傳送驅動器包括：第四電阻，其第一端耦接至一系統電壓；第三電晶體，其第一端耦接至 第四電阻的第二端；第五電阻，其第一端耦接至系統電壓；第四電晶體，其第一端耦接至第五電阻的第二端；第三電流源，耦接至第三電晶體的第二端與第四電晶體的第二端。其中，上述的輸出訊號從第三電晶體的控制端與第四電晶體的控制端之間輸入。第三電晶體的第一端與第四電晶體的第一端之間的電位差形成傳送給主機系統的輸出訊號。
以另外一個角度來說，本發明一範例實施例提出一種記憶體儲存裝置，包括連接介面單元、可複寫式非揮發性記憶體模組與記憶體控制器。連接介面單元是用以耦接至主機系統，並且連接介面單元不具有石英振盪器。可複寫式非揮發性記憶體模組包括多個實體抹除單元。記憶體控制器是耦接至連接介面單元與可複寫式非揮發性記憶體模組。此連接介面單元包括頻率偵測器、相位偵測器、至少一個濾波器、振盪器、第一取樣電路與發射端電路。頻率偵測器是用以接收來自主機系統的輸入訊號，並偵測輸入訊號與第一參考訊號之間的頻率差以產生第一頻率訊號。相位偵測器是用以接收所述的輸入訊號，並偵測輸入訊號與第一參考訊號之間的相位差以產生第一相位訊號。濾波器是用以濾波第一頻率訊號以產生第二頻率訊號，並且濾波第一相位訊號以產生第二相位訊號。振盪器是耦接至上述的濾波器、頻率偵測器與相位偵測器，用以根據第二頻率訊號與第二相位訊號起振以產生第一參考訊號，其中第一參考訊號是用以產生一時脈訊號。第一取樣電路是耦接至振盪器，用以根據第一參考訊號還原輸入 訊號中的輸入資料訊號。發射端電路是用以根據時脈訊號調變一個輸出資料訊號以產生一輸出訊號，並且將輸出訊號傳送至主機系統。
基於上述，本發明範例實施例所提出的連接介面單元與記憶體儲存裝置，可以藉由來自主機系統的輸入訊號來產生一個時脈訊號，並且用此時脈訊號來將資料傳輸給主機系統。藉此，連接介面單元上不需要配置石英振盪器。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
1000‧‧‧主機系統
1100‧‧‧電腦
1102‧‧‧微處理器
1104‧‧‧隨機存取記憶體
1106‧‧‧輸入/輸出裝置
1108‧‧‧系統匯流排
1110‧‧‧資料傳輸介面
1202‧‧‧滑鼠
1204‧‧‧鍵盤
1206‧‧‧顯示器
1208‧‧‧印表機
1212‧‧‧隨身碟
1214‧‧‧記憶卡
1216‧‧‧固態硬碟
1310‧‧‧數位相機
1312‧‧‧SD卡
1314‧‧‧MMC卡
1316‧‧‧記憶棒
1318‧‧‧CF卡
1320‧‧‧嵌入式儲存裝置
100‧‧‧記憶體儲存裝置
102、600、800、900、1400、1500‧‧‧連接介面單元
104‧‧‧記憶體控制器
106‧‧‧可複寫式非揮發性記憶體模組
304(0)~304(R)‧‧‧實體抹除單元
310‧‧‧接收端電路
312‧‧‧頻率偵測器
314‧‧‧相位偵測器
316、318‧‧‧濾波器
f_1‧‧‧第一頻率訊號
f_2‧‧‧第二頻率訊號
P_1‧‧‧第一相位訊號
P_2‧‧‧第二相位訊號
320‧‧‧振盪器
322、332‧‧‧取樣電路
S_in‧‧‧輸入訊號
Data_in‧‧‧輸入資料訊號
S_ref_1‧‧‧第一參考訊號
S_clk‧‧‧時脈訊號
330‧‧‧發射端電路
334‧‧‧傳輸驅動器
Data_out‧‧‧輸出資料訊號
S_out‧‧‧輸出訊號
Vcc‧‧‧系統電壓
R1~R5‧‧‧電阻
401、402、411、412、501、502、511、512‧‧‧端點
MOS_1、MOS_2、MOS_3、MOS_4‧‧‧電晶體
CS_1、CS_2、CS_3‧‧‧電流源
C1、C2‧‧‧電容
L1、L2‧‧‧電感
610‧‧‧儲存單元
710‧‧‧放大器
720‧‧‧多工器
810、1430‧‧‧鎖相迴路電路
910‧‧‧偵測電路
S_dif‧‧‧差異訊號
920、1420‧‧‧數位振盪器
S_ref_2‧‧‧第二參考訊號
SW_1‧‧‧第一開關
SW_2‧‧‧第二開關
V_t‧‧‧電壓
1010‧‧‧溫度感測模組
1011‧‧‧暫存器
1012‧‧‧加熱器
1013‧‧‧溫度感測器
1014‧‧‧類比數位轉換器
1015‧‧‧控制器
1120‧‧‧曲線
1200‧‧‧設置表
S1301~S1306‧‧‧步驟
1410‧‧‧除頻器
1510‧‧‧展頻控制電路
1520‧‧‧頻率調整器
S_ssc‧‧‧展頻訊號
圖1A是根據一範例實施例所繪示的主機系統與記憶體儲存裝置。
圖1B是根據一範例實施例所繪示的電腦、輸入/輸出裝置與記憶體儲存裝置的示意圖。
圖1C是根據一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。
圖2是繪示圖1A所示的記憶體儲存裝置的概要方塊圖。
圖3是根據第一範例實施例繪示連接介面單元的部份方塊圖。
圖4是根據第一範例實施例繪示接收端電路310的電路圖。
圖5是根據第一範例實施例繪示傳輸驅動器334的電路圖。
圖6是根據第二範例實施例繪示連接介面單元的部份方塊圖。
圖7是根據第二範例實施例繪示儲存單元的610的電路圖。
圖8是根據第三範例實施例繪示連接介面單元的部份方塊圖。
圖9是根據第四範例實施例繪示連接介面單元的部份方塊圖。
圖10是根據第四範例實施例繪示溫度感測模組的電路圖。
圖11是根據第四範例實施例繪示數位振盪器的頻率-電壓取線圖。
圖12是根據第四範例實施例繪示記錄在暫存器的設置表的示意圖。
圖13是根據第四範例實施例繪示溫度感測模組的操作流程圖。
圖14是根據第五範例實施例繪示連接介面單元的部份方塊圖。
圖15是根據第六範例實施例繪示連接介面單元的部份方塊圖。
[第一範例實施例]
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1A是根據一範例實施例所繪示的主機系統與記憶體儲存裝置。
請參照圖1A，主機系統1000一般包括電腦1100與輸入/輸出(input/output,I/O)裝置1106。電腦1100包括微處理器1102、隨機存取記憶體(random access memory,RAM)1104、系統匯流排1108與資料傳輸介面1110。輸入/輸出裝置1106包括如圖1B的滑鼠1202、鍵盤1204、顯示器1206與印表機1208。必須瞭解的是，圖1B所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106可更包括其他裝置。
在本發明實施例中，記憶體儲存裝置100是透過資料傳輸介面1110與主機系統1000的其他元件耦接。藉由微處理器1102、隨機存取記憶體1104與輸入/輸出裝置1106的運作可將資料寫入至記憶體儲存裝置100或從記憶體儲存裝置100中讀取資料。例如，記憶體儲存裝置100可以是如圖1B所示的隨身碟1212、記憶卡1214或固態硬碟(Solid State Drive,SSD)1216等的可複寫式非揮發性記憶體儲存裝置。
一般而言，主機系統1000為可實質地與記憶體儲存裝置100配合以儲存資料的任意系統。雖然在本範例實施例中，主機 系統1000是以電腦系統來作說明，然而，在本發明另一範例實施例中主機系統1000可以是數位相機、攝影機、通信裝置、音訊播放器或視訊播放器等系統。例如，在主機系統為數位相機(攝影機)1310時，可複寫式非揮發性記憶體儲存裝置則為其所使用的SD卡1312、MMC卡1314、記憶棒(memory stick)1316、CF卡1318或嵌入式儲存裝置1320(如圖1C所示)。嵌入式儲存裝置1320包括嵌入式多媒體卡(Embedded MMC,eMMC)。值得一提的是，嵌入式多媒體卡是直接耦接於主機系統的基板上。
圖2是繪示圖1A所示的記憶體儲存裝置的概要方塊圖。
請參照圖2，記憶體儲存裝置100包括連接介面單元102、記憶體控制器104與可複寫式非揮發性記憶體模組106。
在本範例實施例中，連接介面單元102是相容於通用序列匯流排(Universal Serial Bus,USB)標準。然而，必須瞭解的是，本發明不限於此，連接介面單元102亦可以是符合並列先進附件(Parallel Advanced Technology Attachment,PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers,IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express,PCI Express)標準、序列先進附件(Serial Advanced Technology Attachment,SATA)標準、安全數位(Secure Digital,SD)介面標準、超高速一代(Ultra High Speed-I，UHS-I)介面標準、超高速二代(Ultra High Speed-II，UHS-II)介面標準、記憶棒(Memory Stick,MS)介面標準、多媒體儲存卡(Multi Media Card,MMC)介面標準、崁入式多媒體儲存卡(Embedded Multimedia Card，eMMC)介面標準、通用快閃記憶體(Universal Flash Storage，UFS)介面標準、小型快閃(Compact Flash,CF)介面標準、整合式驅動電子介面(Integrated Device Electronics,IDE)標準或其他適合的標準。連接介面單元102可與記憶體控制電路單元104封裝在一個晶片中，或者連接介面單元102是佈設於一包含記憶體控制電路單元104之晶片外。
記憶體控制器104用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令，並且根據主機系統1000的指令在可複寫式非揮發性記憶體模組106中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組106是耦接至記憶體控制器104，並且用以儲存主機系統1000所寫入之資料。可複寫式非揮發性記憶體模組106具有實體抹除單元304(0)~304(R)。例如，實體抹除單元304(0)~304(R)可屬於同一個記憶體晶粒(die)或者屬於不同的記憶體晶粒。每一實體抹除單元分別具有複數個實體程式化單元，並且屬於同一個實體抹除單元之實體程式化單元可被獨立地寫入且被同時地抹除。例如，每一實體抹除單元是由128個實體程式化單元所組成。然而，必須瞭解的是，本發明不限於此，每一實體抹除單元是可由64個實體程式化單元、256個實體程式化單元或其他任意個實體程式化單元所組成。
更具體來說，每一個實體抹除單元包括多條字元線與多 條位元線，每一條字元線與每一位元線交叉處配置有一個記憶胞。每一個記憶胞可儲存一或多個位元。在同一個實體抹除單元中，所有的記憶胞會一起被抹除。在此範例實施例中，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。例如，實體抹除單元為實體區塊。另一方面，同一個字元線上的記憶胞會組成一或多個實體程式化單元。若每一個記憶胞可儲存2個以上的位元，則同一個字元線上的實體程式化單元可被分類為下實體程式化單元與上實體程式化單元。一般來說，下實體程式化單元的寫入速度會大於上實體程式化單元的寫入速度。在此範例實施例中，實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。例如，實體程式化單元為實體頁面或是實體扇(sector)。若實體程式化單元為實體頁面，則每一個實體程式化單元通常包括資料位元區與冗餘位元區。資料位元區包含多個實體扇，用以儲存使用者的資料，而冗餘位元區用以儲存系統的資料(例如，錯誤更正碼)。在本範例實施例中，每一個資料位元區包含32個實體扇，且一個實體扇的大小為512位元組(byte,B)。然而，在其他範例實施例中，資料位元區中也可包含8個、16個或數目更多或更少的實體扇，本發明並不限制實體扇的大小以及個數。
在本範例實施例中，可複寫式非揮發性記憶體模組106為多階記憶胞(Multi Level Cell,MLC)NAND型快閃記憶體模組，即一個記憶胞中可儲存至少2個位元。然而，本發明不限於此， 可複寫式非揮發性記憶體模組106亦可是單階記憶胞(Single Level Cell,SLC)NAND型快閃記憶體模組、複數階記憶胞(Trinary Level Cell,TLC)NAND型快閃記憶體模組、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
圖3是根據第一範例實施例繪示連接介面單元的部份方塊圖。
請參照圖3，連接介面單元102包括接收端電路310、頻率偵測器312、相位偵測器314、濾波器316、濾波器318、振盪器320、取樣電路322(亦稱第一取樣電路)、發射端電路330。值得注意的是，連接介面單元102還可包括其他電路，但不具有石英振盪器。
接收端電路310用以接收來自主機系統1000的訊號並且提供輸入訊號S_in。其中，在本範例實施例，接收端電路310為一等化器(Equalizer)，但接收端電路310亦可為一限幅放大器(Limiting Amplifier)、轉阻放大器(transimpedence amplifier)或其他用以接收主機系統1000傳送過來之訊號的電路，並不以此為限。此外，接收端電路310可對輸入的訊號進行例如為補償或濾波的處理。頻率偵測器312會接收輸入訊號S_in，並且偵測輸入訊號S_in與第一參考訊號S_ref_1之間的頻率差以產生第一頻率訊號f_1。例如，第一頻率訊號f_1可用來表示輸入訊號S_in的頻率是大於、小於或等於第一參考訊號S_ref_1的頻率。濾波器316會濾波第一頻率訊號f_1_以產生第二頻率訊號f_2。相位偵測器 314也會接收輸入訊號S_in，並且偵測輸入訊號S_in與第一參考訊號S_ref_1之間的相位差以產生第一相位訊號P_1。例如，第一相位訊號P_1可用來表示輸入訊號S_in的相位是領先、落後、或相同於第一參考訊號S_ref_1的相位。濾波器318會濾波第一相位訊號P_1以產生第二相位訊號P_2。
在此範例實施例中，濾波器316與濾波器318都為低通濾波器。然而，在另一範例實施例中，濾波器316與濾波器318可被合併並被實作為一個濾波器。此濾波器會接收第一頻率訊號f_1與第一相位訊號P_1並產生對應的第二頻率訊號f_2與第二相位訊號P_2。在一範例實施例中，頻率偵測器312與濾波器316之間可配置一個電荷幫浦(Charge pump)，並且相位偵測器314與濾波器318之間也可配置一個電荷幫浦，本發明並不在此限。
振盪器320是耦接至濾波器316、濾波器318、頻率偵測器312與相位偵測器314，並且會根據第二頻率訊號f_2與第二相位訊號P_2起振來產生第一參考訊號S_ref_1。在此範例實施例中，振盪器320為壓控振盪器，例如為哈特利(Hartley)振盪器、柯比茲(Colpitts)振盪器、克拉普(Clapp)振盪器、相移(phase-shift)振盪器、RC振盪器、LC振盪器或其他不為石英振盪器之振盪器。在另一範例實施例中，振盪器320也可為數位振盪器，此時濾波器316與振盪器320之間會配置一個類比數位轉換器，並且濾波器318與振盪器320之間也會配置一個類比數位轉換器。
取樣電路322耦接至振盪器320，用以根據第一參考訊 號S_ref_1來還原(recover)輸入訊號S_in中的輸入資料訊號Data_in。輸入資料訊號Data_in例如為主機系統1000所下達的寫入指令、讀取指令、寫入資料、或是其他任意的指令或資料，本發明並不限制輸入資料訊號Data_in的內容。值得注意的是，若主機系統1000並沒有傳送資料給記憶體儲存裝置100，則表示輸入訊號S_in的振幅會小於一個臨界值(即，輸入訊號S_in只會包括一些雜訊)。此臨界值例如是傳輸標準所定義的一個數值，但本發明並不限制此臨界值為多少。換句話說，若輸入訊號S_in的振幅小於上述的臨界值，則輸入訊號S_in中便不會包括輸入資料訊號Data_in。
第一參考訊號S_ref_1是用以產生時脈訊號S_clk。在此範例實施例中，第一參考訊號S_ref_1是相同於時脈訊號S_clk，以下會再說明其他態樣。發射端(transmitter)電路330會根據時脈訊號S_clk來調變輸出資料訊號Data_out以產生輸出訊號S_out，並且將輸出訊號S_out傳送給主機系統1000。例如，發射端電路330會包括取樣電路332(亦稱第二取樣電路)與傳輸驅動器334。取樣電路332會調變輸出資料訊號Data_out，而傳送驅動器334會將輸出資料S_out傳送給主機系統1000。其中，發射端電路330可例如是電流式邏輯發送電路(Current-Mode Logic Transmitter)、低壓差分發送電路(Low Voltage Differential Signaling Transmitter)或其他用以將訊號傳輸至其他裝置之訊號發送電路。另一方面，輸出資料訊號Data_out為記憶體控制器104所要傳輸給主機系統 1000的資料，例如為儲存在實體抹除單元304(0)~304(R)中的系統資料或是使用者資料。然而，本發明也不限制輸出資料訊號Data_out的內容。
在一範例實施例中，輸入訊號S_in具有一固定基準頻率，例如是5GHz(giga hertz)。經由將第一參考訊號S_ref_1回授給頻率偵測器312與相位偵測器314，在接收到輸入訊號S_in的一段時間以後，第一參考訊號S_ref_1會逐漸地被鎖定在5GHz的頻率。特別的是，在本範例實施例中，發射端電路330可直接地接收到振盪器產生的時脈訊號S_clk，並利用時脈訊號S_clk來調變輸出資料訊號Data_out，使得輸出訊號S_out的頻率也會是5GHz。如此一來，發射端電路330中便不需要另外設置石英振盪器以得到一精確的基準頻率。
圖4是根據第一範例實施例繪示接收端電路310的電路圖。請參照圖4，來自主機系統1000的訊號會從端點401與端點402輸入，其中端點402上的電壓為參考電壓。具體來說，端點401是耦接至電晶體MOS_1的控制端，電晶體MOS_1的第一端(汲極端)耦接至電阻R1的第一端，電阻R1的第二端耦接至電感L1的第二端，而電感L1的第一端則是耦階至系統電壓Vcc。電晶體MOS_1的第二端(源極端)是耦接至電阻R3的第一端、電容C1的第一端與電流源CS_1。端點402是耦接至電晶體MOS_2的控制端，電晶體MOS_2的第一端(汲極端)耦接至電阻R2的第二端，電阻R2的第一端耦接至電感L2的第二端，而電感L2的第一 端則是耦接至系統電壓Vcc。電晶體MOS_2的第二端(源極端)是耦接至電阻R3的第二端、電容C1的第二端與電流源CS_2。端點412與端點411之間的電位差形成輸入訊號S_in，其中端點412上的電壓為參考電壓。在一範例實施例中，接收端電路310是用以調整輸入阻抗。
圖5是根據第一範例實施例繪示傳輸驅動器334的電路圖。請參照圖5，輸出訊號S_out是從端點501與端點502輸入，其中端點502上的電壓為參考電壓。端點501是耦接至電晶體MOS_3的控制端。電晶體MOS_3的第二端(源極端)是耦接至電流源CS_3，電晶體MOS_3的第一端(汲極端)是耦接至電阻R4的第二端，而電阻R4的第一端是耦接至系統電壓Vcc。端點502是耦接至電晶體MOS_4的控制端。電晶體MOS_4的第二端(源極端)是耦接至電流源CS_3，電晶體MOS_4的第一端(汲極端)是耦接至電阻R5的第二端，而電阻R5的第一端是耦接至系統電壓Vcc。端點511與端點512之間的電位差形成傳送給主機系統1000的輸出訊號，其中端點512上的電壓為參考電壓。在一範例實施例中，傳送驅動器334是用以改變輸出訊號S_out的準位，但並不改變輸出訊號S_out的相位或頻率。
[第二範例實施例」
第二範例實施例與第一範例實施例具有部份相同之元件，在此僅說明不同之處。圖6是根據第二範例實施例繪示連接介面單元的部份方塊圖。請參照圖6，除了圖3所繪示的各個元 件以外，連接介面單元600還包括了儲存單元610。儲存單元610是耦接至濾波器316、濾波器318與振盪器320。當輸入訊號S_in的振幅符合一臨界值(例如，大於等於臨界值)時，儲存單元610用以儲存第二頻率訊號f_2或是第二相位訊號P_2的振盪資訊。當無接收到輸入訊號S_in、輸入訊號S_in的振幅不符合一臨界值(例如，小於臨界值)、輸入訊號S_in不穩定，或輸入訊號S_in不包括輸入資料訊號Data_in時，儲存單元610會提供所儲存的振盪資訊給振盪器320，並且振盪器320會根據此振盪資訊起振以產生第一參考訊號S_ref_1。具體來說，若振盪器320為壓控振盪器，則上述的振盪資訊即為第二頻率訊號f_2或是第二相位訊號P_2的準位。若振盪器320為數位振盪器，則儲存單元610還包括一個類比數位轉換器，用以將第二頻率訊號f_2或是第二相位訊號P_2轉換為一個碼(成為上述的振盪資訊)，並且儲存單元610會儲存這個碼。透過圖6的連接介面單元600，如果主機系統1000停止傳輸資料給記憶體儲存裝置100，但記憶體控制器104需要將某些資料傳送給主機系統1000，則振盪器320依然可以根據儲存單元610中的振盪資訊來提供第一參考訊號S_ref_1，使得發射端電路330可以正常運作。
圖7是根據第二範例實施例繪示儲存單元的610的電路圖。請參照圖7，在圖7的範例實施例中，振盪器320為壓控振盪器，並且儲存單元610是用以儲存第二相位訊號P_2的準位。具體來說，儲存單元610包括了放大器710與多工器。放大 器710的第一端耦接至濾波器318，放大器710的第二端是耦接至放大器710的輸出端。放大器710的輸出端是耦接至電容C2的第一端，而電容C2的第二端則是耦接至接地端。多工器720的第一端是耦接至濾波器318，多工器720的第二端是耦接至放大器710的輸出端，並且多工器720的輸出端是耦接至振盪器320。若輸入訊號S_in的振幅符合上述的臨界值，電容C2會儲存第二相位訊號P2的準位，並且多工器720會將其第一端上的訊號(即，第二相位訊號P_2)輸出給振盪器320。當輸入訊號S_in的振幅不符合臨界值時，多工器720會將其第二端上的訊號(即，儲存在電容C2上的準位)輸出給振盪器320。在一範例實施例中，電容C2可用電晶體來實作，並且此電晶體具有相對較厚的氧化層，藉此避免所儲存的準位發生了洩漏(leakage)。
在圖7的範例實施例中，儲存單元610只包括一組放大器710與多工器720，其用以儲存第二相位訊號P_2的準位。然而，在另一範例實施例中，儲存單元610還包括另一組放大器與多工器，其是用以儲存第二頻率訊號f_2的準位。此另一組放大器與多工器的操作相同於放大器710與多工器720的操作，在此不再贅述。
[第三範例實施例]
第三範例實施例與第一範例實施例具有部份相同之元件，在此僅描述不同之處。圖8是根據第三範例實施例繪示連接介面單元的部份方塊圖。請參照圖8，除了圖3所繪示的各個元 件以外，連接介面單元800還包括了鎖相迴路電路810。鎖相迴路電路810是耦接至振盪器320與發射端電路330，用以根據第一參考訊號S_ref_1產生時脈訊號S_clk，以濾除第一參考訊號S_ref_1部份的高頻雜訊或抖動量。在一範例實施例中，鎖相迴路電路810具有相對較小的頻寬，藉此所產生的時脈訊號S_clk具有相對第一參考訊號S_ref_1較小的抖動(jitter)。
[第四範例實施例]
第四範例實施例與第一範例實施例具有部份相同之元件，在此僅描述不同之處。圖9是根據第四範例實施例繪示連接介面單元的部份方塊圖。請參照圖9，除了圖3所繪示的各個元件以外，連接介面單元900還包括了偵測電路910與數位振盪器920。偵測電路910會偵測第一參考訊號S_ref_1與第二參考訊號S_ref_2之間的一訊號特性差異以產生差異訊號S_dif。例如，此訊號特性差異為頻率差或是相位差，而偵測電路910可以為頻率偵測器、相位偵測器或頻率相位偵測器。數位振盪器920會根據差異訊號S_dif起振以產生第二參考訊號S_ref_2。第二參考訊號S_ref_2是用以產生時脈訊號S_clk，例如，第二參考訊號S_ref_2是相同於時脈訊號S_clk。在此範例實施例中，數位振盪器920為LC振盪器，並且第二參考訊號S_ref_2的頻率為5GHz。然而，在其他範例實施例中，數位振盪器920也可為其他類型的振盪器或是置換為壓控振盪器，本發明並不在此限。
在一範例實施例中，偵測電路910與數位振盪器920之 間還配置有一個儲存單元，用以在輸入訊號S_in的振幅符合臨界值時儲存差異訊號S_dif；並且此儲存單元會在輸入訊號S_in不符合臨界值時提供所儲存的差異訊號S_dif給數位振盪器920。在此範例實施例中，差異訊號S_dif為數位訊號，數位振盪器920會把差異訊號S_dif當作一個碼，並且不同數值的碼會讓數位振盪器920輸出不同頻率的第二參考訊號S_ref_2。然而，當數位振盪器920的溫度改變時，相同數值的碼可能會產生不同頻率的第二參考訊號S_ref_2。例如，當輸入訊號S_in的振幅符合臨界值時，數位振盪器920的溫度為20℃，此時所儲存的碼為”1010”，且第二參考訊號S_ref_2的頻率為5GHz。然而，當輸入訊號S_in的振幅不符合臨界值時，數位振盪器920的溫度可能為70℃，此時提供給數位振盪器920的碼仍然為”1010”，但第二參考訊號的頻率可能會小於或大於5GHz。
因此，在一範例實施例中，連接介面單元900還包括一個溫度感測模組，配置在偵測電路910與數位振盪器920之間。在輸入訊號S_in的振幅符合臨界值時，此溫度感測模組會加熱數位振盪器920，並且記錄數位振盪器920在多個不同溫度下用來產生第二參考訊號S_ref_2的多個碼。這些碼都是用以產生某一特定頻率(例如，5GHz)的第二參考訊號S_ref_2，並且這些碼與上述的多個溫度之間的對應關係為對射(bijection)。當輸入訊號S_in的振幅不符合臨界值時，溫度感測模組會偵測數位振盪器920的目前溫度，根據此目前溫度與所記錄的碼產生一個目前 碼，並且將此目前碼傳送給數位振盪器920。例如，若目前溫度為所記錄的溫度的其中之一，則溫度感測模組將目前溫度所對應的碼作為目前碼。相反地，若目前溫度不為所記錄的溫度的其中之一，則溫度感測模組會根據目前溫度與所記錄的碼來內插或外插出目前碼。數位振盪器920會根據此目前碼起振來產生第二參考訊號S_ref_2。如此一來，當主機系統1000沒有傳送資料給記憶體儲存裝置100時，若數位振盪器920的溫度改變了，則數位振盪器920依然可以根據目前碼來產生頻率為5GHz的第二參考訊號S_ref_2。
圖10是根據第四範例實施例繪示溫度感測模組的電路圖。請參照圖10，溫度感測模組1010包括了暫存器1011、第一開關SW_1、第二開關SW_2、加熱器1012、溫度感測器1013、類比數位轉換器1014、與控制器1015。暫存器1011是耦接至偵測電路910。第一開關SW_1是耦接在偵測電路910與數位振盪器920之間。第二開關SW_2是耦接在暫存器1011與數位振盪器920之間。當輸入訊號S_in的振幅符合臨界值時，控制器1015會將第一開關SW_1導通並且將第二開關SW_2截止，用以將差異訊號S_dif輸出給數位振盪器920；此外，控制器1015也會驅動加熱器1012以加熱數位振盪器920。加熱器1012例如為電阻，但本發明並不在此限。溫度感測器1013會持續地偵測數位振盪器920的溫度並且輸出多個電壓V_t。例如，當數位振盪器920的溫度越高時，電壓V_t的準位會越低。類比數位轉換器1014會將這些 代表溫度的電壓V_t轉換為多筆數位資料。在加溫的過程中，控制器1015會取得數位振盪器920所使用的多個碼(對應至所述多個溫度)，並且把這些碼與上述的數位資料儲存在暫存器1011的一個設置表當中。
圖11是根據第四範例實施例繪示數位振盪器的頻率-電壓曲線圖。請參照圖11，在此範例實施例中，當所輸入的碼越大時，數位帳盪器920的振盪頻率越大。當溫度越高(電壓V_t越小)時，即使輸入相同的碼，數位振盪器920的振盪頻率卻會越高(如曲線1120所示)。因此，當溫度越高時，為了輸出固定頻率的第二參考訊號S_ref_2，數位振盪器920必須使用較小的碼。圖12是根據第四範例實施例繪示記錄在暫存器的設置表的示意圖。請參照圖12，當溫度越高(電壓V_t越小)時，紀錄在設置表1200的碼會越小。值得注意的是，圖12中的溫度只是用來說明電壓V_t與碼之間的關係，設置表1200中並不會記錄確切的溫度度數。
請同時參照圖10與圖12，當輸入訊號S_in的振幅不符合臨界值時，控制器1015會將第一開關SW_1截止且將第二開關SW_2導通，此時溫度感測器1013會偵測數位振盪器920的目前溫度並輸出電壓V_t。類比數位轉換器1014會將代表目前溫度的電壓V_t轉換為數位資料，若此數位資料相同於暫存器1011中所記錄的數位資料，則控制器1015會輸出相對應的碼作為目前碼。例如，若代表目前溫度的電壓為0.74伏特，則控制器1015會輸出碼”10010”給數位振盪器920。然而，若代表目前溫度的電壓V_t 不同於記錄在暫存器1011中的電壓V_t，則控制器1015會以內插或外插的方式來產生目前碼。例如，若代表目前溫度的電壓V_t為0.80伏特，則控制器1015會外插出目前碼”10040”，並且輸出目前碼”10040”給數位振盪器920。在此範例實施例中，控制器1015是以線性演算法來內插/外插出目前碼。然而，在另一範例實施例中，控制器1015也可以根據設置表1200中的碼與數位資料來建立一個非線性函數，並用此非線性函數與代表目前溫度的電壓V_t來計算出目前碼。
圖13是根據第四範例實施例繪示溫度感測模組的操作流程圖。請參照圖13，在步驟S1301中，控制器1015會判斷輸入訊號S_in的振幅是否符合臨界值。若輸入訊號S_in的振幅符合臨界值，在步驟S1302中，控制器1015會判斷是否已建立設置表。若已建立了設置表，控制器1015會回到步驟S1301。若設置表尚未被建立，在步驟S1303中，控制器1015會驅動加熱器1012來加熱數位振盪器920，並且紀錄對應的電壓V_t與數位資料在設置表中。若輸入訊號S_in的振幅不符合臨界值，在步驟S1304中，控制器1015會取得目前溫度所對應的電壓V_t，檢查設置表是否有對應的碼。若設置表中有對應的碼，在步驟S1305中，控制器1015會導通第二開關，並將對應的碼傳送給數位振盪器920。若設置表中沒有對應的碼，在步驟S1306中，控制器1015會導通第二開關，內插/外插出目前碼，並將目前碼傳送給數位振盪器920。圖13中的各步驟已詳細說明如上，在此便不再贅述。
[第五範例實施例]
第五範例實施例與第四範例實施例具有部份相同之元件，在此僅說明不同之處。圖14是根據第五範例實施例繪示連接介面單元的部份方塊圖。請參照圖14，除了圖9中的各個元件以外，連接介面單元1400還包括除頻器1410與鎖相迴路電路1430，並且圖9的數位振盪器920被置換為數位振盪器1420。
除頻器1410是耦接至偵測電路910、振盪器320、頻率偵測器312與相位偵測器314。除頻器1410會降低第一參考訊號S_ref_1的頻率，例如將第一參考訊號S_ref_1的頻率除以一正整數。除頻器1410會將降低頻率以後的第一參考訊號S_ref_1傳送給偵測電路910。偵測電路910會偵測第一參考訊號S_ref_1與第二參考訊號S_ref_2之間的一訊號特性差異以產生差異訊號S_dif。數位振盪器1420會根據差異訊號S_dif起振以產生第二參考訊號S_ref_2。鎖相迴路電路1430是耦接至數位振盪器1420與發射端電路330，並且會根據第二參考訊號S_ref_2產生時脈訊號S_clk。舉例來說，第一參考訊號S_ref_1的頻率為5GHz，第二參考訊號S_ref_2的頻率為25MHz(mega hertz)，並且鎖相迴路電路1430會產生頻率為5GHz的時脈訊號S_clk。一般來說，若第二參考訊號S_ref_2的頻率越高，則數位振盪器920的成本會越高且設置難度會越高，因此將圖9的數位振盪器920置換為圖14的數位振盪器1420，可以減少連接介面單元1400的成本。
值得注意的是，數位振盪器1420與偵測電路910之間也 可以配置儲存單元或是溫度感測模組1010，其配置方式與操作已詳細說明如上，在此便不再贅述。
[第六範例實施例]
第六範例實施例與第三範例實施例具有部份相同之元件，在此僅說明不同之處。圖15是根據第六範例實施例繪示連接介面單元的部份方塊圖。請參照圖15，除了圖8中的各個元件以外，連接介面單元1500還包括展頻控制電路150與頻率調整器1520，其中頻率調整器1520是耦接至展頻控制電路1510與鎖相迴路電路810。
在一範例實施例中，來自於主機系統1000的訊號會經過了展頻(spread spectrum clock,SSC)操作(亦稱第一展頻操作)。經過頻率偵測器312、相位偵測器314、濾波器316、濾波器318與振盪器320以後，第一參考訊號S_ref_1中第一展頻操作的效果會被移除。然而，傳送給主機系統1000的訊號可能需要經過展頻操作以符合傳輸標準(例如，USB或是SATA)的規定。在此範例實施例中，展頻控制電路150是用以提供一個展頻訊號S_ssc。此展頻訊號S_ssc可以是方波，三角波或是具有任意波形的訊號，本發明並不在此限。頻率調整器1520會根據展頻訊號S_ssc對來自鎖相迴路電路810的時脈訊號實施一個展頻操作(亦稱第二展頻操作)，並且將經過第二展頻操作的時脈訊號S_clk傳送給發射端電路330。也就是說，將過第二展頻操作的時脈訊號S_clk的頻率會隨著時間在一定範圍內變化，以讓訊號能量被分散到一個頻帶 內，藉此使訊號的電磁干擾(Electromagnetic interference，EMI)得到抑制，其中第二展頻操作的範圍可例如是0~±5000ppm(parts per million)。在本範例實施例中，頻率調整器1520例如為相位內插器或是除/倍頻器，但本發明並不在此限。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
102‧‧‧連接介面單元
310‧‧‧接收端電路
312‧‧‧頻率偵測器
314‧‧‧相位偵測器
316、318‧‧‧濾波器
f_1‧‧‧第一頻率訊號
f_2‧‧‧第二頻率訊號
P_1‧‧‧第一相位訊號
P_2‧‧‧第二相位訊號
320‧‧‧振盪器
322、332‧‧‧取樣電路
S_in‧‧‧輸入訊號
Data_in‧‧‧輸入資料訊號
S_ref_1‧‧‧第一參考訊號
S_clk‧‧‧時脈訊號
330‧‧‧發射端電路
334‧‧‧傳輸驅動器
Data_out‧‧‧輸出資料訊號
S_out‧‧‧輸出訊號

Claims (28)

  1. 一種連接介面單元，不具有一石英振盪器，包括：一頻率偵測器，用以接收來自一主機系統的一輸入訊號，並偵測該輸入訊號與一第一參考訊號之間的一頻率差以產生一第一頻率訊號，一相位偵測器，用以接收來自該主機系統的該輸入訊號，並偵測該輸入訊號與該第一參考訊號之間的一相位差以產生一第一相位訊號；至少一濾波器，用以對該第一頻率訊號進行濾波以產生一第二頻率訊號，並且對該第一相位訊號進行濾波以產生一第二相位訊號；一振盪器，耦接該至少一濾波器、該頻率偵測器與該相位偵測器，用以根據該第二頻率訊號與該第二相位訊號起振以產生該第一參考訊號，其中該第一參考訊號是用以產生一時脈訊號；一第一取樣電路，耦接該振盪器，用以根據該第一參考訊號還原該輸入訊號中的一輸入資料訊號；一發射端電路，耦接至該振盪器，用以根據該時脈訊號調變一輸出資料訊號以產生一輸出訊號，並且將該輸出訊號傳送至該主機系統；以及一接收端電路，耦接至該頻率偵測器及該相位偵測器，用以接收來自該主機系統的一訊號，並對該訊號進行補償或濾波以產生該輸入訊號。
  2. 如申請專利範圍第1項所述的連接介面單元，還包括：一儲存單元，耦接至該至少一濾波器與該振盪器，用以在該輸入訊號的一振幅符合一臨界值時，儲存該第二頻率訊號或該第二相位訊號的一振盪資訊，其中，該儲存單元用以在該輸入資料訊號的該振幅不符合該臨界值時，提供該振盪資訊給該振盪器，並且該振盪器用以根據該振盪資訊起振以產生該第一參考訊號。
  3. 如申請專利範圍第2項所述的連接介面單元，其中該至少一濾波器包括一第一濾波器與一第二濾波器，該第一濾波器耦接至該頻率偵測器，該第二濾波器耦接至該相位偵測器，該儲存單元包括：一放大器，包括一第一端、一第二端與一輸出端，其中該放大器的該第一端耦接至該第二濾波器，該放大器的該第二端耦接至該放大器的該輸出端；一電容，其中該電容的一第一端耦接至該放大器的該輸出端，並且該電容用以儲存該振盪資訊，其中該振盪資訊為該第一參考訊號的一準位；一多工器，包括第一端、一第二端與一輸出端，其中該多工器的該第一端耦接至該第二濾波器，該多工器的該第二端耦接至該放大器的該輸出端，該多工器的該輸出端耦接至該振盪器，其中，若該輸入訊號的該振幅符合該臨界值，該多工器將該多工器的該第一端上的訊號輸出給該振盪器， 其中，若該輸入訊號的該振幅不符合該臨界值，該多工器將該多工器的該第二端上的訊號輸出給該振盪器。
  4. 如申請專利範圍第1項所述的連接介面單元，還包括：一鎖相迴路電路，耦接至該振盪器與該發射端電路，用以根據該第一參考訊號產生該時脈訊號。
  5. 如申請專利範圍第4項所述的連接介面單元，還包括：一展頻控制電路，用以提供一展頻訊號；以及一頻率調整器，耦接至該展頻控制電路與該鎖相迴路電路，用以根據該展頻訊號對該時脈訊號進行一展頻操作，並且將經過該展頻操作的該時脈訊號傳送給該發射端電路。
  6. 如申請專利範圍第1項所述的連接介面單元，其中該第一參考訊號與該時脈訊號相同。
  7. 如申請專利範圍第1項所述的連接介面單元，還包括：一偵測電路，用以偵測該第一參考訊號與一第二參考訊號之間的一訊號特性差異以產生一差異訊號；以及一數位振盪器，用以根據該差異訊號起振以產生該第二參考訊號，其中該第二參考訊號是用以產生該時脈訊號。
  8. 如申請專利範圍第7項所述的連接介面單元，更包括：一除頻器，耦接至該偵測電路、該振盪器、該頻率偵測器與該相位偵測器，用以降低該第一參考訊號的頻率，並且將降低頻率後的該第一參考訊號傳送給該偵測電路；以及一鎖相迴路電路，耦接至該數位振盪器與該發射端電路，用 以根據該第二參考訊號產生該時脈訊號。
  9. 如申請專利範圍第7項所述的連接介面單元，更包括：一溫度感測模組，用以在該輸入訊號的一振幅符合一臨界值時加熱該數位振盪器，並且紀錄該數位振盪器在多個溫度下的多個碼，其中該些碼與該些溫度的對應關係為對射，並且該數位振盪器是根據該些碼產生該第二參考訊號，其中，該溫度感測模組用以在該輸入訊號的該振幅不符合該臨界值時，偵測該數位振盪器的一目前溫度，根據該目前溫度與該些碼產生一目前碼，並且將該目前碼傳送給該數位振盪器，其中，該數位振盪器用以根據該目前碼起振以產生該第二參考訊號。
  10. 如申請專利範圍第9項所述的連接介面單元，其中若該目前溫度為該些溫度的其中之一，該溫度感測模組用以將該目前溫度所對應的該碼當做該目前碼，其中若該目前溫度不為該些溫度的其中之一，該溫度感測模組用以根據該目前溫度來內插或外插該些碼以產生該目前碼。
  11. 如申請專利範圍第9項所述的連接介面單元，其中該溫度感測模組包括：一暫存器，耦接至該偵測電路；一第一開關，耦接在該偵測電路與該數位振盪器之間；一第二開關，耦接在該暫存器與該數位振盪器之間；一加熱器，用以加熱該數位振盪器； 一溫度感測器，用以偵測該些溫度與該目前溫度以輸出多個電壓；一類比數位轉換器，用以將該些電壓轉換為多個數位資料；以及一控制器，用以將該些數位資料與該些碼儲存在該暫存器中，其中，若該輸入訊號的該振幅符合該臨界值，該控制器用以將該第一開關導通並且將該第二開關截止，其中，若該輸入訊號的該振幅不符合該臨界值，該控制器用以將該第一開關截止且將該第二開關導通，並且根據該目前溫度與該些碼來產生該目前碼。
  12. 如申請專利範圍第1項所述的連接介面單元，其中該接收端電路為一等化器，該等化器包括：一第一電感，其第一端耦接至一系統電壓；一第一電阻，其第一端耦接至該第一電感的第二端；一第一電晶體，其第一端耦接至該第一電阻的第二端；一第二電感，其第一端耦接至該系統電壓；一第二電阻，其第一端耦接至該第二電感的第二端；一第二電晶體，其第一端耦接至該第二電阻的第二端；一第三電阻，包括第一端與第二端，其中該第三電阻的該第一端耦接至該第一電晶體的第二端，並且該第三電阻的該第二端耦接至該第二電晶體的第二端；一第一電容，包括第一端與第二端，其中該第一電容的該第 一端耦接至該第一電晶體的該第二端與該第三電阻的該第一端，並且該第一電容的該第二端耦接至該第二電晶體的該第二端與該第三電阻的該第二端；一第一電流源，耦接至該第一電晶體的該第二端、該第三電阻的該第一端與該第一電容的該第一端；以及一第二電流源，耦接至該第二電晶體的該第二端、該第三電晶體的該第二端與該第一電容的該第二端，其中，來自該主機系統的該訊號從該第一電晶體的一控制端與該第二電晶體的一控制端之間輸入，其中，該第一電晶體的該第一端與該第二電晶體的該第一端之間的電位差形成該輸入訊號。
  13. 如申請專利範圍第1項所述的連接介面單元，其中該發射端電路包括：一第二取樣電路，用以根據該時脈訊號來調變該輸出資料訊號以產生該輸出訊號；以及一傳送驅動器，耦接至該第二取樣電路，用以將該輸出訊號傳送至該主機系統。
  14. 如申請專利範圍第13項所述的連接介面單元，其中該傳送驅動器包括：一第四電阻，其第一端耦接至一系統電壓；一第三電晶體，其第一端耦接至該第四電阻的第二端；一第五電阻，其第一端耦接至該系統電壓； 一第四電晶體，其第一端耦接至該第五電阻的第二端；一第三電流源，耦接至該第三電晶體的第二端與該第四電晶體的第二端，其中，該輸出訊號從該第三電晶體的控制端與該第四電晶體的控制端之間輸入，其中，該第三電晶體的該第一端與該第四電晶體的該第一端之間的電位差形成傳送給該主機系統的該輸出訊號。
  15. 一種記憶體儲存裝置，包括：一連接介面單元，用以耦接至一主機系統；一可複寫式非揮發性記憶體模組，包括多個實體抹除單元；以及一記憶體控制器，耦接至該連接介面單元與該可複寫式非揮發性記憶體模組，其中，該連接介面單元不具有一石英振盪器，該連接介面單元包括：一頻率偵測器，用以接收來自該主機系統的一輸入訊號，並偵測該輸入訊號與一第一參考訊號之間的一頻率差以產生一第一頻率訊號；一相位偵測器，用以接收來自該主機系統的該輸入訊號，並偵測該輸入訊號與該第一參考訊號之間的一相位差以產生一第一相位訊號；至少一濾波器，用以濾波該第一頻率訊號以產生一第二頻率 訊號，並且濾波該第一相位訊號以產生一第二相位訊號；一振盪器，耦接至該至少一濾波器、該頻率偵測器與該相位偵測器，用以根據該第二頻率訊號與該第二相位訊號起振以產生該第一參考訊號，其中該第一參考訊號是用以產生一時脈訊號，一第一取樣電路，耦接至該振盪器，用以根據該第一參考訊號還原該輸入訊號中的一輸入資料訊號；一發射端電路，用以根據該時脈訊號調變一輸出資料訊號以產生一輸出訊號，並且將該輸出訊號傳送至該主機系統；以及一接收端電路，耦接至該頻率偵測器及該相位偵測器，用以接收來自該主機系統的一訊號，並對該訊號進行補償或濾波以產生該輸入訊號。
  16. 如申請專利範圍第15項所述的記憶體儲存裝置，其中該連接介面單元還包括：一儲存單元，耦接至該至少一濾波器與該振盪器，用以在該輸入訊號的一振幅符合一臨界值時，儲存該第二頻率訊號或該第二相位訊號的一振盪資訊，其中，該儲存單元用以在該輸入訊號的該振幅不符合該臨界值時，提供該振盪資訊給該振盪器，並且該振盪器用以根據該振盪資訊起振以產生該第一參考訊號。
  17. 如申請專利範圍第16項所述的記憶體儲存裝置，其中該至少一濾波器包括一第一濾波器與一第二濾波器，該第一濾波器耦接至該頻率偵測器，該第二濾波器耦接至該相位偵測器，該儲 存單元包括：一放大器，包括一第一端、一第二端與一輸出端，其中該放大器的該第一端耦接至該第二濾波器，該放大器的該第二端耦接至該放大器的該輸出端；一電容，其中該電容的一第一端耦接至該放大器的該輸出端，並且該電容用以儲存該振盪資訊，其中該振盪資訊為該第一參考訊號的一準位；一多工器，包括第一端、一第二端與一輸出端，其中該多工器的該第一端耦接至該第二濾波器，該多工器的該第二端耦接至該放大器的該輸出端，該多工器的該輸出端耦接至該振盪器，其中，若該輸入訊號的該振幅符合該臨界值，該多工器將該多工器的該第一端上的訊號輸出給該振盪器，其中，若該輸入訊號的該振幅不符合該臨界值，該多工器將該多工器的該第二端上的訊號輸出給該振盪器。
  18. 如申請專利範圍第15項所述的記憶體儲存裝置，其中該連接介面單元還包括：一鎖相迴路電路，耦接至該振盪器與該發射端電路，用以根據該第一參考訊號產生該時脈訊號。
  19. 如申請專利範圍第18項所述的記憶體儲存裝置，其中該連接介面單元還包括：一展頻控制電路，用以提供一展頻訊號；以及一頻率調整器，耦接至該展頻控制電路與該鎖相迴路電路， 用以根據該展頻訊號對該時脈訊號進行一展頻操作，並且將經過該展頻操作的該時脈訊號傳送給該發射端電路。
  20. 如申請專利範圍第15項所述的記憶體儲存裝置，其中該第一參考訊號與該時脈訊號相同。
  21. 如申請專利範圍第15項所述的記憶體儲存裝置，其中該連接介面單元還包括：一偵測電路，用以偵測該第一參考訊號與一第二參考訊號之間的一訊號特性差異以產生一差異訊號；以及一數位振盪器，用以根據該差異訊號起振以產生該第二參考訊號，其中該第二參考訊號是用以產生該時脈訊號。
  22. 如申請專利範圍第21項所述的記憶體儲存裝置，其中該連接介面單元更包括：一除頻器，耦接至該偵測電路、該振盪器、該頻率偵測器與該相位偵測器，用以降低該第一參考訊號的頻率，並且將降低頻率後的該第一參考訊號傳送給該偵測電路；以及一鎖相迴路電路，耦接至該數位振盪器與該發射端電路，用以根據該第二參考訊號產生該時脈訊號。
  23. 如申請專利範圍第21項所述的記憶體儲存裝置，其中該連接介面單元更包括：一溫度感測模組，用以在該輸入訊號的一振幅符合一臨界值時加熱該數位振盪器，並且紀錄該數位振盪器在多個溫度下的多個碼，其中該些碼與該些溫度的對應關係為對射，並且該數位振 盪器是根據該些碼產生該第二參考訊號，其中，該溫度感測模組用以在該輸入訊號的該振幅不符合該臨界值時，偵測該數位振盪器的一目前溫度，根據該目前溫度與該些碼產生一目前碼，並且將該目前碼傳送給該數位振盪器，其中，該數位振盪器用以根據該目前碼起振以產生該第二參考訊號。
  24. 如申請專利範圍第23項所述的記憶體儲存裝置，其中若該目前溫度為該些溫度的其中之一，該溫度感測模組用以將該目前溫度所對應的該碼當做該目前碼，其中若該目前溫度不為該些溫度的其中之一，該溫度感測模組用以根據該目前溫度來內插或外插該些碼以產生該目前碼。
  25. 如申請專利範圍第23項所述的記憶體儲存裝置，其中該溫度感測模組包括：一暫存器，耦接至該偵測電路；一第一開關，耦接在該偵測電路與該數位振盪器之間；一第二開關，耦接在該暫存器與該數位振盪器之間；一加熱器，用以加熱該數位振盪器；一溫度感測器，用以偵測該些溫度與該目前溫度以輸出多個電壓；一類比數位轉換器，用以將該些電壓轉換為多個數位資料；以及一控制器，用以將該些數位資料與該些碼儲存在該暫存器中， 其中，若該輸入訊號的該振幅符合該臨界值，該控制器用以將該第一開關導通並且將該第二開關截止，其中，若該輸入訊號的該振幅不符合該臨界值，該控制器用以將該第一開關截止且將該第二開關導通，並且根據該目前溫度與該些碼來產生該目前碼。
  26. 如申請專利範圍第15項所述的記憶體儲存裝置，其中該接收端電路唯一等化器，該等化器包括：一第一電感，其第一端耦接至一系統電壓；一第一電阻，其第一端耦接至該第一電感的第二端；一第一電晶體，其第一端耦接至該第一電阻的第二端；一第二電感，其第一端耦接至該系統電壓；一第二電阻，其第一端耦接至該第二電感的第二端；一第二電晶體，其第一端耦接至該第二電阻的第二端；一第三電阻，包括第一端與第二端，其中該第三電阻的該第一端耦接至該第一電晶體的第二端，並且該第三電阻的該第二端耦接至該第二電晶體的第二端；一第一電容，包括第一端與第二端，其中該第一電容的該第一端耦接至該第一電晶體的該第二端與該第三電阻的該第一端，並且該第一電容的該第二端耦接至該第二電晶體的該第二端與該第三電阻的該第二端；一第一電流源，耦接至該第一電晶體的該第二端、該第三電阻的該第一端與該第一電容的該第一端；以及 一第二電流源，耦接至該第二電晶體的該第二端、該第三電晶體的該第二端與該第一電容的該第二端，其中，來自該主機系統的該訊號從該第一電晶體的一控制端與該第二電晶體的一控制端之間輸入，其中，該第一電晶體的該第一端與該第二電晶體的該第一端之間的電位差形成該輸入訊號。
  27. 如申請專利範圍第15項所述的記憶體儲存裝置，其中該發射端電路包括：一第二取樣電路，用以根據該時脈訊號來調變該輸出資料訊號以產生該輸出訊號；以及一傳送驅動器，耦接至該第二取樣電路，用以將該輸出訊號傳送至該主機系統。
  28. 如申請專利範圍第27項所述的記憶體儲存裝置，其中該傳送驅動器包括：一第四電阻，其第一端耦接至一系統電壓；一第三電晶體，其第一端耦接至該第四電阻的第二端；一第五電阻，其第一端耦接至該系統電壓；一第四電晶體，其第一端耦接至該第五電阻的第二端；一第三電流源，耦接至該第三電晶體的第二端與該第四電晶體的第二端，其中，該輸出訊號從該第三電晶體的控制端與該第四電晶體的控制端之間輸入， 其中，該第三電晶體的該第一端與該第四電晶體的該第一端之間的電位差形成傳送給該主機系統的該輸出訊號。
TW102129148A 2013-08-14 2013-08-14 連接介面單元與記憶體儲存裝置 TWI603175B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102129148A TWI603175B (zh) 2013-08-14 2013-08-14 連接介面單元與記憶體儲存裝置
US14/061,719 US9311231B2 (en) 2013-08-14 2013-10-23 Connecting interface unit and memory storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102129148A TWI603175B (zh) 2013-08-14 2013-08-14 連接介面單元與記憶體儲存裝置

Publications (2)

Publication Number Publication Date
TW201506580A TW201506580A (zh) 2015-02-16
TWI603175B true TWI603175B (zh) 2017-10-21

Family

ID=52467709

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102129148A TWI603175B (zh) 2013-08-14 2013-08-14 連接介面單元與記憶體儲存裝置

Country Status (2)

Country Link
US (1) US9311231B2 (zh)
TW (1) TWI603175B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI749888B (zh) * 2020-11-20 2021-12-11 智原科技股份有限公司 雙倍資料率記憶體系統及相關的閘信號控制電路

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9384152B2 (en) 2010-02-23 2016-07-05 Rambus Inc. Coordinating memory operations using memory-device generated reference signals
TWI598737B (zh) * 2017-01-20 2017-09-11 群聯電子股份有限公司 參考時脈訊號產生方法、記憶體儲存裝置及連接介面單元
TWI663837B (zh) * 2018-03-13 2019-06-21 群聯電子股份有限公司 鎖相迴路電路校正方法、記憶體儲存裝置及連接介面電路
CN109462397B (zh) * 2018-11-08 2023-01-24 裕太微电子股份有限公司 一种降低电磁干扰方法
CN112285688A (zh) * 2019-07-22 2021-01-29 财团法人工业技术研究院 讯号感测系统与方法
TWI743538B (zh) * 2019-08-21 2021-10-21 群聯電子股份有限公司 連接介面電路、記憶體儲存裝置及訊號產生方法
US11671285B1 (en) * 2022-05-27 2023-06-06 Nanya Technology Corporation Signal receiving device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6738922B1 (en) * 2000-10-06 2004-05-18 Vitesse Semiconductor Corporation Clock recovery unit which uses a detected frequency difference signal to help establish phase lock between a transmitted data signal and a recovered clock signal
US20070009073A1 (en) * 2005-05-31 2007-01-11 Kabushiki Kaisha Toshiba Data sampling circuit and semiconductor integrated circuit
TW201321974A (zh) * 2011-11-18 2013-06-01 Phison Electronics Corp 資料寫入方法、記憶體控制器與記憶體儲存裝置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6223061B1 (en) * 1997-07-25 2001-04-24 Cleveland Medical Devices Inc. Apparatus for low power radio communications
US7953931B2 (en) * 1999-08-04 2011-05-31 Super Talent Electronics, Inc. High endurance non-volatile memory devices
JP3407197B2 (ja) * 1999-11-26 2003-05-19 松下電器産業株式会社 ＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ）回路
JP3555608B2 (ja) * 2001-11-30 2004-08-18 日本電気株式会社 フェイズロックドループ回路及びクロック再生回路
US20050058235A1 (en) * 2003-09-17 2005-03-17 Beeson David A. Clock and data recovery system for a wide range of bit rates
TWI288398B (en) * 2004-12-08 2007-10-11 Realtek Semiconductor Corp Clock generating apparatus and method in optical storage system
TWI345881B (en) * 2007-12-03 2011-07-21 Ind Tech Res Inst Spread spectrum clock generating appartus
US7821343B1 (en) * 2008-08-27 2010-10-26 Altera Corporation Transmitter with multiple phase locked loops
US8407508B2 (en) * 2009-02-18 2013-03-26 Genesys Logic, Inc. Serial bus clock frequency calibration system and method thereof
US8595523B2 (en) * 2010-02-12 2013-11-26 Phison Electronics Corp. Data writing method for non-volatile memory, and controller and storage system using the same
TWI417703B (zh) * 2010-07-22 2013-12-01 Genesys Logic Inc 相容於通用序列匯流排協定之時脈同步方法
TWI445314B (zh) * 2010-08-24 2014-07-11 Genesys Logic Inc 具有頻率與相位偵測器之傳送／接收系統

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6738922B1 (en) * 2000-10-06 2004-05-18 Vitesse Semiconductor Corporation Clock recovery unit which uses a detected frequency difference signal to help establish phase lock between a transmitted data signal and a recovered clock signal
US20070009073A1 (en) * 2005-05-31 2007-01-11 Kabushiki Kaisha Toshiba Data sampling circuit and semiconductor integrated circuit
TW201321974A (zh) * 2011-11-18 2013-06-01 Phison Electronics Corp 資料寫入方法、記憶體控制器與記憶體儲存裝置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI749888B (zh) * 2020-11-20 2021-12-11 智原科技股份有限公司 雙倍資料率記憶體系統及相關的閘信號控制電路

Also Published As

Publication number Publication date
US20150052378A1 (en) 2015-02-19
US9311231B2 (en) 2016-04-12
TW201506580A (zh) 2015-02-16

Similar Documents

Publication Publication Date Title
TWI603175B (zh) 連接介面單元與記憶體儲存裝置
TWI486780B (zh) 連接介面單元與記憶體儲存裝置
TWI554037B (zh) 時脈資料回復電路模組、記憶體儲存裝置及相位鎖定方法
TWI663837B (zh) 鎖相迴路電路校正方法、記憶體儲存裝置及連接介面電路
US10627851B2 (en) Reference clock signal generation method, memory storage device and connection interface unit
CN104424988A (zh) 连接接口单元与存储器存储装置
CN109450439B (zh) 时脉数据恢复电路模块、存储器存储装置及相位锁定方法
TWI701906B (zh) 連接介面電路、記憶體儲存裝置及鎖相迴路電路校正方法
US10193537B2 (en) Random data generation circuit, memory storage device and random data generation method
US9531365B1 (en) Signal generator adjusting a duty cycle and semiconductor apparatus using the same
CN104424987A (zh) 连接接口单元与存储器储存装置
CN110299914B (zh) 锁相回路电路校正方法、存储器储存装置及连接接口电路
TWI497301B (zh) 訊號處理方法、連接器與記憶體儲存裝置
TWI525415B (zh) 參考頻率設定方法、記憶體控制器及記憶體儲存裝置
CN108363453B (zh) 参考时脉信号产生方法、存储器存储装置和连接接口单元
TW202119763A (zh) 訊號產生電路、記憶體儲存裝置及訊號產生方法
CN113077825B (zh) 连接接口电路、存储器存储装置及锁相回路电路校正方法
TWI794538B (zh) 展頻時脈產生器、記憶體儲存裝置及訊號產生方法
TWI543183B (zh) 資料取樣電路模組、資料取樣方法及記憶體儲存裝置
CN112532240A (zh) 展频频率产生器、存储器储存装置及信号产生方法