CN104424988B - 连接接口单元与存储器存储装置 - Google Patents

Abstract

本发明提供一种不具有石英振荡器的连接接口单元与存储器存储装置，包括以下电路。相位检测器检测来自主机系统的输入信号与第一参考信号之间的相位差，以产生第一相位信号。滤波器，电性连接至该相位检测器，用以对该第一相位信号进行滤波以产生第二相位信号。信号检测电路检测输入信号与第一参考信号之间的信号特性差异，以让信号产生电路产生第二参考信号。相位内插器根据该第二相位信号与第二参考信号产生时脉信号。取样电路根据此时脉信号来复原输入信号中的输入数据信号。发送端电路是用以根据此时脉信号或第二参考信号来调制输出数据信号以产生输出信号，并且将输出信号传送至主机系统。藉此，连接接口单元可以符合一个传输标准的规范。

Description

连接接口单元与存储器存储装置

技术领域

本发明是有关于一种连接接口单元，且特别是有关于一种连接接口单元与存储器存储装置。

背景技术

数码相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。

一般来说，可复写式非易失性存储器模块是通过一个连接接口单元电性连接至一个主机系统。此连接接口单元会兼容于一个传输标准，例如为通用串行总线(UniversalSerial Bus,简称USB)标准。主机系统与连接接口单元之间所传输的数据会以某一个特定频率来传输，因此连接接口单元必须要能产生此特定频率的时脉信号。为了要能符合传输标准的规范，此时脉信号的频率必须要稳定，因此通常会在连接接口单元中配置一个石英振荡器来产生此时脉信号。然而，相较于其他类别的振荡器来说，石英振荡器的成本较高。因此，如何在不使用石英振荡器的限制下设计连接接口单元，使得连接接口单元能符合一个传输标准的规范，为此领域技术人员所关心的议题。

发明内容

本发明提供一种连接接口单元与存储器存储装置，可以在不具有石英振荡器的情况下符合传输标准的规范。

本发明一范例实施例提出一种连接接口单元，包括相位检测器、滤波器、信号检测电路、信号产生电路、第一相位内插器、第一取样电路、发送端电路。相位检测器是用以接收来自主机系统的一输入信号，并且检测输入信号与第一参考信号之间的相位差以产生第一相位信号。滤波器是电性连接至相位检测器，用以对第一相位信号进行滤波以产生第二相位信号。信号检测电路是用以接收输入信号，并且检测输入信号与第一参考信号之间的一信号特性差异以产生第一差异信号。信号产生电路是电性连接至信号检测电路，用以根据第一差异信号产生至少一个第二参考信号。第一相位内插器是电性连接至滤波器与信号产生电路，用以根据第二相位信号与第二参考信号产生第一时脉信号。第一取样电路是电性连接至第一相位内插器，用以根据第一时脉信号来复原输入信号中的一输入数据信号。发送端电路是用以根据第一时脉信号或所述第二参考信号的其中之一来调制一输出数据信号以产生输出信号，并且将输出信号传送至主机系统。

在一范例实施例中，上述的第一参考信号相同于第一时脉信号，并且信号产生电路包括滤波控制电路、振荡器与锁相回路电路。滤波控制电路是电性连接至信号检测电路，用以对第一差异信号进行滤波以产生第二差异信号。一振荡器，电性连接至滤波控制电路，用以根据第二差异信号产生第二时脉信号。锁相回路电路是电性连接至振荡器，用以根据第二时脉信号产生第二参考信号。其中，发送端电路是电性连接至锁相回路电路，并且根据第二参考信号的其中之一来调制输出数据信号。

在一范例实施例中，上述的信号产生电路还包括滤波控制电路，电性连接至信号检测电路，用以对第一差异信号进行滤波以产生第二差异信号。滤波控制电路也用以在输入信号的振幅符合一临界值时，存储第二差异信号的振荡信息。滤波控制电路还用以在输入信号的振幅不符合临界值时提供振荡信息，并且信号产生电路用以根据振荡信息产生第二参考信号。

在一范例实施例中，上述的第一参考信号包括第二参考信号的其中之一，并且信号产生电路包括滤波控制电路、寄存器、数字振荡器、锁相回路电路与第二相位内插器。滤波控制电路是电性连接至信号检测电路，用以对第一差异信号进行滤波以产生第二差异信号。寄存器是用以提供一初始振荡信息。数字振荡器是用以根据初始振荡信息起振以产生第二时脉信号。锁相回路电路是电性连接至数字振荡器，用以根据第二时脉信号产生第三时脉信号。第二相位内插器是电性连接至滤波控制电路与锁相回路电路，用以根据第二差异信号与第三时脉信号产生所述第二参考信号。其中，发送端电路是根据所述第二参考信号的其中之一来调制输出数据信号。

在一范例实施例中，上述的第一参考信号包括所述第二参考信号的其中之一，并且信号产生电路包括滤波控制电路、振荡器。滤波控制电路是电性连接至信号检测电路，用以对第一差异信号进行滤波以产生第二差异信号。振荡器是电性连接至滤波控制电路，用以根据第二差异信号起振来产生第二参考信号。其中，发送端电路是根据第二参考信号的其中之一来调制输出数据信号。

在一范例实施例中，上述的第一参考信号包括第二参考信号的其中之一，并且信号产生电路包括滤波控制电路与振荡器。滤波控制电路是电性连接至信号检测电路，用以对第一差异信号进行滤波以产生第二差异信号。振荡器是电性连接至滤波控制电路，用以根据第二差异信号起振来产生第二参考信号。其中，发送端电路是根据第一时脉信号来调制输出数据信号。

在一范例实施例中，上述的输入信号经过第一展频操作。信号检测电路、滤波控制电路与振荡器所形成的回路的频宽小于第一展频操作的频宽。其中，相位检测器、滤波器与第一相位内插器所形成的回路的频宽大于第一展频操作的频宽。

在一范例实施例中，上述的第一参考信号包括第二参考信号的其中之一，并且信号产生电路还包括展频控制电路与频率调整器。展频控制电路是用以提供一展频信号。频率调整器是用以根据展频信号对第二参考信号的其中之一进行第二展频操作。其中，发送端电路是根据经过第二展频操作的第二参考信号来调制输出数据信号。

在一范例实施例中，上述的输入信号经过第一展频操作。信号检测电路、滤波控制电路与振荡器所形成的回路的频宽小于第一展频操作的频宽。

在一范例实施例中，上述第二参考信号的数目为1，并且第一参考信号是相同于第二参考信号。信号检测电路包括频率检测器与延迟缓冲器。延迟缓冲器用以延迟第二参考信号以产生多个第三参考信号，每一个第三参考信号具有一相位，并且第三参考信号的相位彼此不相同。频率检测器根据第三参考信号与输入信号产生第一差异信号。

在一范例实施例中，上述的连接接口单元还包括一接收端电路，电性连接至信号检测电路与相位检测器，用以接收来自主机系统的一信号，并对该信号进行补偿或滤波以提供输入信号。

在一范例实施例中，上述的接收端电路为均衡器，该均衡器包括第一电感，其第一端电性连接至一系统电压；第一电阻，其第一端电性连接至第一电感的第二端；第一晶体管，其第一端电性连接至第一电阻的第二端；第二电感，其第一端电性连接至系统电压；第二电阻，其第一端电性连接至第二电感的第二端；第二晶体管，其第一端电性连接至第二电阻的第二端。此接收端电路还包括第三电阻，其包括第一端与第二端。第三电阻的第一端电性连接至第一晶体管的第二端，并且第三电阻的第二端电性连接至第二晶体管的第二端。接收端电路还包括第一电容，其包括第一端与第二端。第一电容的第一端电性连接至第一晶体管的第二端与第三电阻的第一端，并且第一电容的第二端电性连接至第二晶体管的第二端与第三电阻的第二端。第一电流源是电性连接至第一晶体管的第二端、第三电阻的第一端与第一电容的第一端。第二电流源是电性连接至第二晶体管的第二端、第三电阻的第二端与第一电容的第二端。其中，来自主机系统的信号是从第一晶体管的控制端与第二晶体管的控制端之间输入，并且第一晶体管的第一端与第二晶体管的第一端之间的电位差形成上述的输入信号。

在一范例实施例中，上述的发送端电路包括一第二取样电路与一传送驱动器。第二取样电路是用以根据第一时脉信号或第二参考信号的其中之一来调制输出数据信号以产生输出信号。传送驱动器是电性连接至取样电路，用以将输出信号传送至主机系统。

在一范例实施例中，上述的传送驱动器包括：第四电阻，其第一端电性连接至一系统电压；第三晶体管，其第一端电性连接至第四电阻的第二端；第五电阻，其第一端电性连接至系统电压；第四晶体管，其第一端电性连接至第五电阻的第二端；第三电流源，电性连接至第三晶体管的第二端与第四晶体管的第二端。其中，输出信号是从第三晶体管的控制端与第四晶体管的控制端之间输入，并且第三晶体管的第一端与第四晶体管的第一端之间的电位差形成传送给主机系统的输出信号。

在一范例实施例中，上述的信号产生电路包括数字振荡器与温度感测模块。数字振荡器是电性连接至第一相位内插器。温度感测模块是电性连接至信号检测电路与数字振荡器，用以接收第一差异信号，在输入信号的振幅符合临界值时加热数字振荡器，并且纪录数字振荡器在多个温度下的多个码。这些码与温度的对应关系为对射，并且数字振荡器是根据这些码来产生第二参考信号。温度感测模块也用以在输入信号的振幅不符合临界值时，检测数字振荡器的目前温度，根据此目前温度与上述的码来产生一目前码，并且将目前码传送给数字振荡器。其中，数字振荡器用以根据此目前码起振以产生第二参考信号。

在一范例实施例中，若目前温度为上述温度的其中之一，温度感测模块用以将目前温度所对应的码当做目前码。若目前温度不为上述温度的其中之一，温度感测模块用以根据目前温度来内插或外插码以产生目前码。

在一范例实施例中，上述的温度感测模块包括寄存器、第一开关、第二开关、加热器、温度传感器、模拟数字转换电路与控制器。寄存器是电性连接至信号检测电路。第一开关是电性连接在信号检测电路与数字振荡器之间。第二开关是电性连接在寄存器与数字振荡器之间。加热器是用以加热数字振荡器。温度传感器是用以检测温度与目前温度以输出多个电压。模拟数字转换器是用以将电压转换为多个数字数据。控制器是用以将这些数字数据与码存储在寄存器中。其中，若输入信号的振幅符合临界值，控制器用以将第一开关导通并且将第二开关截止。若输入信号的振幅不符合临界值，控制器用以将第一开关截止且将第二开关导通，并且根据目前温度与码来产生目前码。

本发明一范例实施例提出一种存储器存储装置，包括连接接口单元、可复写式非易失性存储器模块与存储器控制器。连接接口单元是用以电性连接至主机系统。可复写式非易失性存储器模块包括多个实体抹除单元。存储器控制器是电性连接至连接接口单元与可复写式非易失性存储器模块。连接接口单元包括相位检测器、滤波器、信号检测电路、信号产生电路、第一相位内插器、第一取样电路、发送端电路。相位检测器是用以接收来自主机系统的一输入信号，并且检测输入信号与第一参考信号之间的相位差以产生第一相位信号。滤波器是电性连接至相位检测器，用以对第一相位信号进行滤波以产生第二相位信号。信号检测电路是用以接收输入信号，并且检测输入信号与第一参考信号之间的一信号特性差异以产生第一差异信号。信号产生电路是电性连接至信号检测电路，用以根据第一差异信号产生至少一个第二参考信号。第一相位内插器是电性连接至滤波器与信号产生电路，用以根据第二相位信号与第二参考信号产生第一时脉信号。第一取样电路是电性连接至第一相位内插器，用以根据第一时脉信号来复原输入信号中的一输入数据信号。发送端电路是用以根据第一时脉信号或所述第二参考信号的其中之一来调制一输出数据信号以产生输出信号，并且将输出信号传送至主机系统。

基于上述，本发明范例实施例所提出的连接接口单元与存储器存储装置，可以通过来自主机系统的输入信号来产生一个信号，并且用此信号来将数据传输给主机系统。藉此，连接接口单元上不需要配置石英振荡器。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A是根据一范例实施例所示出的主机系统与存储器存储装置的方块示意图；

图1B是根据一范例实施例所示出的电脑、输入/输出装置与存储器存储装置的示意图；

图1C是根据一范例实施例所示出的主机系统与存储器存储装置的示意图；

图2示出图1A所示的存储器存储装置的概要方块图；

图3是根据第一范例实施例示出连接接口单元的部分方块图；

图4是根据第一范例实施例示出接收端电路310的电路图；

图5是根据第一范例实施例示出传送驱动器334的电路图；

图6是根据第二范例实施例示出连接接口单元的部分方块图；

图7是根据第三范例实施例示出连接接口单元的部分方块图；

图8是根据第四范例实施例示出连接接口单元的部分方块图；

图9是根据第五范例实施例示出连接接口单元的部分方块图；

图10是根据第六范例实施例示出连接接口单元的部分方块图；

图11是根据一范例实施例示出信号检测电路318的部分方块图；

图12是根据第七范例实施例示出连接接口单元的部分方块图；

图13是根据第七范例实施例示出温度感测模块的电路图；

图14是根据第七范例实施例示出数字振荡器的频率-电压曲线图；

图15是根据第七范例实施例示出记录在寄存器的设置表的示意图；

图16是根据第七范例实施例示出温度感测模块的操作流程图。附图标记说明：

1000：主机系统；

1100：电脑；

1102：微处理器；

1104：随机存取存储器；

1106：输入/输出装置；

1108：系统总线；

1110：数据传输接口；

1202：鼠标；

1204：键盘；

1206：显示器；

1208：打印机；

1212：优盘；

1214：存储卡；

1216：固态硬盘；

1310：数码相机；

1312：SD卡；

1314：MMC卡；

1316：存储棒；

1318：CF卡；

1320：嵌入式存储装置；

100：存储器存储装置；

102、300、600、700、800、900、1010、1200：连接接口单元；

104：存储器控制器；

106：可复写式非易失性存储器模块；

304(0)～304(R)：实体抹除单元；

310：接收端电路；

312：相位检测器；

314：滤波器；

316、720：相位内插器；

318：信号检测电路；

320：信号产生电路；

322、332：取样电路；

330：发送端电路；

334：传送驱动器；

S_in：输入信号；

P_1：第一相位信号；

P_2：第二相位信号；

S_clk_1：第一时脉信号；

Data_in：输入数据信号；

S_ref_1：第一参考信号；

dif_1：第一差异信号；

S_ref_2：第二参考信号；

Data_out：输出数据信号；

S_out：输出信号；

Vcc：系统电压；

L1、L2：电感；

R1、R2、R3、R4、R5：电阻；

MOS_1、MOS_2、MOS_3、MOS_4：晶体管；

C1：电容；

CS_1、CS_2、CS_3：电流源；

401、402、412、411、501、502、511、512：端点；

610、710、810：滤波控制电路；

dif_2：第二差异信号；

620、820：振荡器；

S_clk_2：第二时脉信号；

630、750：锁相回路电路；

730：寄存器；

osc_inf：初始振荡信息；

740：数字振荡器；

S_clk_3：第三时脉信号；

1020：展频控制电路；

1030：频率调整器；

S_ssc：展频信号；

S_ref_3：第三参考信号；

1112：延迟缓冲器；

1120：频率检测器；

1221：温度感测模块；

1222：数字振荡器；

1301：寄存器；

1302：加热器；

1303：温度传感器；

1304：模拟数字转换器；

1305：控制器；

SW_1：第一开关；

SW_2：第二开关；

V_t：电压；

1410：曲线；

1500：设置表；

S1601～S1606：步骤。

具体实施方式

第一范例实施例

一般而言，存储器存储装置(亦称，存储器存储系统)包括可复写式非易失性存储器模块与控制器(亦称，控制电路)。通常存储器存储装置是与主机系统一起使用，以使主机系统可将数据写入至存储器存储装置或从存储器存储装置中读取数据。

图1A是根据一范例实施例所示出的主机系统与存储器存储装置的方块示意图，图1B是根据一范例实施例所示出的电脑、输入/输出装置与存储器存储装置的示意图，图1C是根据一范例实施例所示出的主机系统与存储器存储装置的示意图。

请参照图1A，主机系统1000一般包括电脑1100与输入/输出(input/output,简称I/O)装置1106。电脑1100包括微处理器1102、随机存取存储器(random access memory,简称RAM)1104、系统总线1108与数据传输接口1110。输入/输出装置1106包括如图1B的鼠标1202、键盘1204、显示器1206与打印机1208。必须了解的是，图1B所示的装置非限制输入/输出装置1106，输入/输出装置1106可还包括其他装置。

在本发明实施例中，存储器存储装置100是通过数据传输接口1110与主机系统1000的其他元件电性连接。通过微处理器1102、随机存取存储器1104与输入/输出装置1106的运作可将数据写入至存储器存储装置100或从存储器存储装置100中读取数据。例如，存储器存储装置100可以是如图1B所示的优盘1212、存储卡1214或固态硬盘(Solid StateDrive,简称SSD)1216等的可复写式非易失性存储器存储装置。

一般而言，主机系统1000为可实质地与存储器存储装置100配合以存储数据的任意系统。虽然在本范例实施例中，主机系统1000是以电脑系统来作说明，然而，在本发明另一范例实施例中主机系统1000可以是数码相机、摄像机、通信装置、音频播放器或视频播放器等系统。例如，在主机系统为数码相机(摄像机)1310时，可复写式非易失性存储器存储装置则为其所使用的SD卡1312、MMC卡1314、存储棒(memory stick)1316、CF卡1318或嵌入式存储装置1320(如图1C所示)。嵌入式存储装置1320包括嵌入式多媒体卡(Embedded MMC,简称eMMC)。值得一提的是，嵌入式多媒体卡是直接电性连接于主机系统的基板上。

图2示出图1A所示的存储器存储装置的概要方块图。

请参照图2，存储器存储装置100包括连接接口单元102、存储器控制器104与可复写式非易失性存储器模块106。

在本范例实施例中，连接接口单元102是兼容于通用串行总线(Universal SerialBus,简称USB)标准。然而，必须了解的是，本发明不限于此，连接接口单元102亦可以是符合并列先进附件(Parallel Advanced Technology Attachment,简称PATA)标准、电气和电子工程师协会(Institute of Electrical and Electronic Engineers,简称IEEE)1394标准、高速周边零件连接接口(Peripheral Component Interconnect Express,简称PCIExpress)标准、序列先进附件(Serial Advanced Technology Attachment,简称SATA)标准、安全数字(Secure Digital,简称SD)接口标准、超高速一代(Ultra High Speed-I，简称UHS-I)接口标准、超高速二代(Ultra High Speed-II，简称UHS-II)接口标准、存储棒(Memory Stick,简称MS)接口标准、多媒体存储卡(Multi Media Card,简称MMC)接口标准、崁入式多媒体存储卡(Embedded Multimedia Card，简称eMMC)接口标准、通用快闪存储器(Universal Flash Storage，简称UFS)接口标准、小型快闪(Compact Flash,简称CF)接口标准、整合式驱动电子接口(Integrated Device Electronics,简称IDE)标准或其他适合的标准。连接接口单元102可与存储器控制器104封装在一个晶片中，或者连接接口单元102是布设于一包含存储器控制器104的晶片外。

存储器控制器104用以执行以硬件型式或固件型式实作的多个逻辑闸或控制指令，并且根据主机系统1000的指令在可复写式非易失性存储器模块106中进行数据的写入、读取与抹除等运作。

可复写式非易失性存储器模块106是电性连接至存储器控制器104，并且用以存储主机系统1000所写入的数据。可复写式非易失性存储器模块106具有实体抹除单元304(0)～304(R)。例如，实体抹除单元304(0)～304(R)可属于同一个存储器晶粒(die)或者属于不同的存储器晶粒。每一个实体抹除单元具有复数个实体程序化单元，并且属于同一个实体抹除单元的实体程序化单元可被独立地写入且被同时地抹除。例如，每一实体抹除单元是由128个实体程序化单元所组成。然而，必须了解的是，本发明不限于此，每一实体抹除单元是可由64个实体程序化单元、256个实体程序化单元或其他任意个实体程序化单元所组成。

更具体来说，每一个实体抹除单元包括多条字线与多条位线，每一条字线与每一位线交叉处配置有一个存储单元。每一个存储单元可存储一或多个比特。在同一个实体抹除单元中，所有的存储单元会一起被抹除。在此范例实施例中，实体抹除单元为抹除的最小单位。亦即，每一实体抹除单元含有最小数目之一并被抹除的存储单元。例如，实体抹除单元为实体区块。另一方面，同一条字线上的存储单元会组成一或多个实体程序化单元。若每一个存储单元可存储2个以上的比特，则同一条字线上的实体程序化单元可被分类为下实体程序化单元与上实体程序化单元。一般来说，下实体程序化单元的写入速度会大于上实体程序化单元的写入速度。在此范例实施例中，实体程序化单元为程序化的最小单元。即，实体程序化单元为写入数据的最小单元。例如，实体程序化单元为实体页面或是实体扇(sector)。若实体程序化单元为实体页面，则每一个实体程序化单元通常包括数据比特区与冗余比特区。数据比特区包含多个实体扇，用以存储使用者的数据，而冗余比特区用以存储系统的数据(例如，错误更正码)。在本范例实施例中，每一个数据比特区包含32个实体扇，且一个实体扇的大小为512比特组(byte,B)。然而，在其他范例实施例中，数据比特区中也可包含8个、16个或数目更多或更少的实体扇，本发明并不限制实体扇的大小以及个数。

在本范例实施例中，可复写式非易失性存储器模块106为多阶存储单元(MultiLevel Cell,简称MLC)NAND型快闪存储器模块，即一个存储单元中可存储至少2个比特。然而，本发明不限于此，可复写式非易失性存储器模块106亦可是单阶存储单元(SingleLevel Cell,简称SLC)NAND型快闪存储器模块、复数阶存储单元(Trinary Level Cell,简称TLC)NAND型快闪存储器模块、其他快闪存储器模块或其他具有相同特性的存储器模块。

图3是根据第一范例实施例示出连接接口单元的部分方块图。

请参照图3，连接接口单元102至少包括了接收端电路310、相位检测器312、滤波器314、相位内插器316、信号检测电路318、信号产生电路320、取样电路322与发送端电路330。值得注意的是，连接接口单元102还可包括其他电路，但不具有石英振荡器。

在本范例实施例，接收端电路310为一均衡器(Equalizer)，但接收端电路310亦可为一限幅放大器(Limiting Amplifier)、转阻放大器(transimpedence amplifier)或其他用以接收主机系统1000传送过来的信号的电路，并不以此为限。此外，接收端电路310可对输入的信号进行例如补偿或滤波的处理。

发送端电路330可例如是电流式逻辑发送电路(Current-Mode LogicTransmitter)、低压差分发送电路(Low Voltage Differential Signaling Transmitter)或其他用以将信号传输至其他装置的信号发送电路。

主机系统1000所传送的信号在经过接收端电路310以后会成为输入信号S_in。相位检测器312会接收输入信号S_in，并且检测输入信号S_in与第一参考信号S_ref_1之间的相位差以产生第一相位信号P_1。例如，第一相位信号P_1可用来表示输入信号S_in是超前或落后第一参考信号S_ref_1。滤波器314是电性连接至相位检测器312，会对第一相位信号P_1进行滤波以产生第二相位信号P_2，并且将第二相位信号P_2传送给相位内插器316。例如，滤波器314是一个低通滤波器或带通滤波器。

信号检测电路318会接收输入信号S_in，并且检测输入信号S_in与第一参考信号S_ref_1之间的信号特性差异以产生第一差异信号dif_1。例如，此信号特性差异可以是频率差异或是相位差异、而信号检测电路318可包括频率检测器、相位检测器、或是相位频率检测器(phase frequency detector，简称PFD)。信号产生电路320会电性连接至信号检测电路318，并且根据第一差异信号318产生多个第二参考信号S_ref_2。其中，每一个第二参考信号S_ref_2具有一相位，并且这些第二参考信号S_ref_2的相位彼此不相同。举例来说，在全率(full-rate)的设计当中，第二参考信号S_ref_2的个数为4，并且第二参考信号S_ref_2的相位分别为0、90、180与270度。或者，在半率(half-rate)的设计当中，第二参考信号S_ref_2的个数为4，并且第二参考信号S_ref_2的相位分别为0、45、90与135度。信号产生电路320也可以使用四分率(quarter-rate)或其他类似的设计，本发明并不限制第二参考信号S_ref_2的个数与相位。在另一范例实施例中，第二参考信号S_ref_2的个数为1(即，信号产生电路320只会产生某一个相位的第二参考信号S_ref_2)，而相位内插器316中会包括一个电路，用以根据此第二参考信号S_ref_2来产生多个具有不同相位的信号。

相位内插器316是电性连接至滤波器314与信号产生电路320，并且会根据该第二相位信号P_2在第二参考信号S_ref_2中两个位于不同相位的信号之间插入相位，以产生位于中间相位的第一时脉信号S_clk_1。其中，第一参考信号S_ref_1是相同于第一时脉信号S_clk_1，或者第一参考信号S_ref_1包括第二参考信号S_ref_2的至少其中之一。通过将第一时脉信号S_clk_1或第二参考信号S_ref_2传送给相位检测器312与信号检测电路318，第一时脉信号S_clk_1的频率会逐渐地接近输入信号S_in的一基准频率。例如，输入信号S_in的基准频率可为5G Hz(giga hertz)，而在经过一段时间以后，第一时脉信号S_clk_1的频率会被锁在5G Hz。

取样电路322是电性连接至相位内插器316，并且会根据第一时脉信号S_clk_1来复原输入信号S_in中的输入数据信号Data_in。输入数据信号Data_in例如为主机系统1000所下达的写入指令、读取指令、写入数据、或是其他任意的指令或数据，本发明并不限制输入数据信号Data_in的内容。值得注意的是，在本范例实施例中，若主机系统1000并没有传送数据给存储器存储装置100，则输入信号S_in的振幅会小于一个临界值(即，输入信号S_in只会包括一些噪音)。此临界值例如是传输标准所定义的一个数值，但本发明并不限制此临界值为多少。换句话说，若输入信号S_in的振幅小于上述的临界值，则输入信号S_in可被判断不包括输入数据信号Data_in。

发送端电路330可根据第一时脉信号S_clk_1或第二参考信号S_ref_2的其中之一来调制输出数据信号Data_out以产生输出信号S_out，并且将输出信号S_out传送至主机系统1000。例如，发送端电路330会包括取样电路332与传送驱动器334。取样电路332会调制输出数据信号Data_out，而传送驱动器334会将输出数据传送给主机系统1000。输出数据信号Data_out为存储器控制器104所要传输给主机系统1000的数据，例如为存储在实体抹除单元304(0)～304(R)中的系统数据或是使用者数据。然而，本发明也不限制输出数据信号Data_out的内容。由于发送端电路330是用第一时脉信号S_clk_1或第二参考信号S_ref_2的其中之一来调制输出数据信号Data_out，因此发送端电路330中便不需要另外设置石英振荡器以得到一精确的基准频率。

图4是根据第一范例实施例示出接收端电路310的电路图。请参照图4，来自主机系统1000的信号会从端点401与端点402输入，其中端点402上的电压为参考电压。具体来说，端点401是电性连接至晶体管MOS_1的控制端，晶体管MOS_1的第一端(漏极端)电性连接至电阻R1的第一端，电阻R1的第二端电性连接至电感L1的第二端，而电感L1的第一端则是耦接至系统电压Vcc。晶体管MOS_1的第二端(源极端)是电性连接至电阻R3的第一端、电容C1的第一端与电流源CS_1。端点402是电性连接至晶体管MOS_2的控制端，晶体管MOS_2的第一端(漏极端)电性连接至电阻R2的第二端，电阻R2的第一端电性连接至电感L2的第二端，而电感L2的第一端则是电性连接至系统电压Vcc。晶体管MOS_2的第二端(源极端)是电性连接至电阻R3的第二端、电容C1的第二端与电流源CS_2。端点412与端点411之间的电位差形成输入信号S_in，其中端点412上的电压为参考电压。在一范例实施例中，接收端电路310是用以调整输入阻抗。

图5是根据第一范例实施例示出传送驱动器334的电路图。请参照图5，输出信号S_out是从端点501与端点502输入，其中端点502上的电压为参考电压。端点501是电性连接至晶体管MOS_3的控制端。晶体管MOS_3的第二端(源极端)是电性连接至电流源CS_3，晶体管MOS_3的第一端(漏极端)是电性连接至电阻R4的第二端，而电阻R4的第一端是电性连接至系统电压Vcc。端点502是电性连接至晶体管MOS_4的控制端。晶体管MOS_4的第二端(源极端)是电性连接至电流源CS_3，晶体管MOS_4的第一端(漏极端)是电性连接至电阻R5的第二端，而电阻R5的第一端是电性连接至系统电压Vcc。端点511与端点512之间的电位差形成传送给主机系统1000的输出信号，其中端点512上的电压为参考电压。在一范例实施例中，传送驱动器334是用以改变输出信号S_out的电平，但并不改变输出信号S_out的相位或频率。

第二范例实施例

图6是根据第二范例实施例示出连接接口单元的部分方块图。

请参照图6，连接接口单元600与图3的连接接口单元102拥有部分相同的元件。在第二范例实施例中，连接接口单元600中的信号产生电路320包括了滤波控制电路610、振荡器620与锁相回路电路630；第一参考信号S_ref_1是相同于第一时脉信号S_ref_1，并且发送端电路330是根据第二参考信号S_ref_2的其中之一来调制输出数据信号Data_out以产生输出信号S_out。

滤波控制电路610是电性连接至信号检测电路318，用以对第一差异信号dif_1进行滤波以产生第二差异信号dif_2。例如，滤波控制电路610中可包括了一个低通滤波器。振荡器620是电性连接至滤波控制电路610，用以根据第二差异信号dif_2产生第二时脉信号S_clk_2。在此范例实施例中，振荡器620可为数字振荡器。然而，在其他范例实施例中，振荡器620也可以是压控振荡器或其他不为石英振荡器的振荡器，例如为哈特利(Hartley)振荡器、柯比兹(Colpitts)振荡器、克拉普(Clapp)振荡器、相移(phase-shift)振荡器、RC振荡器、或LC振荡器。锁相回路电路630是电性连接至振荡器620，并且根据第二时脉信号S_clk_2产生第二参考信号S_ref_2。锁相回路电路630是用以消除第二时脉信号S_clk_2的抖动(jitter)或是增加第二时脉信号S_clk_2的频率。例如，第二时脉信号S_clk_2的频率为25MHz(mega Hertz)，而第二参考信号S_ref_2的频率为5G Hz。

在一范例实施例中，当输入信号S_in的振幅符合(例如，小于)一临界值时(即，主机系统1000正传送数据给存储器存储装置100)，滤波控制电路610会存储第二差异信号dif_2的振荡信息。当输入信号S_in的振幅不符合(例如，大于等于)临界值时，滤波控制电路610会提供所存储的振荡信息，藉此信号产生电路320可以根据此振荡信息来产生第二参考信号S_ref_2。举例来说，若振荡器620为压控振荡器，则上述的振荡信息为第二差异信号dif_2的一电平，并且滤波控制电路610中可包括一电容来存储此电平。若振荡器620为数字振荡器，则滤波控制电路610可包括模拟数字转换器与存储器，用以将第二差异信号dif_2转换为一个码并将此码存储在存储器中。这个码即为上述的振荡信息，并且振荡器620会根据此码来振荡。当输入信号S_in的振幅不符合临界值时，滤波控制电路610不会根据第一差异信号dif_1来产生第二差异信号dif_2，相反地，滤波控制电路610会将所存储的电平或是码作为第二差异信号dif_2。亦即，振荡器620可以根据存储在滤波控制电路610中的电平或是码来产生第二时脉信号S_clk_2。如此一来，即使主机系统1000没有传送数据给存储器存储装置100，连接接口单元600依然可以产生具有一特定频率(例如，5G Hz)的第二参考信号S_ref_2给发送端电路330，藉此发送端电路330可以调制输出数据信号Data_out并将输出信号S_out传送给主机系统1000。

第三范例实施例

图7是根据第三范例实施例示出连接接口单元的部分方块图。

请参照图7，连接接口单元700与图3的连接接口单元102拥有部分相同的元件。在第三范例实施例中，信号产生电路320包括了滤波控制电路710、相位内插器720(即第二相位内插器)、寄存器730、数字振荡器740与锁相回路电路750。

在此范例实施例中，第二参考信号S_ref_2的数目大于1，且所有的第二参考信号S_ref_2会通过多条线路被传送给相位检测器312与信号检测电路318以作为第一参考信号S_ref_1。然而，在另一范例实施例中，第二参考信号S_ref_2的数目等于1，此第二参考信号S_ref_2会通过一条线路被传送给相位检测器312与信号检测电路318，而相位检测器312与信号检测电路318都会包括一个电路，用以根据第二参考信号S_ref_2产生多个具有不同相位的信号。或者，第二参考信号S_ref_2的数目大于1，但只有其中一个第二参考信号S_ref_2会被传送给相位检测器312与信号检测电路318，且相位检测器312与信号检测电路318中的电路会根据此第二参考信号S_ref_2产生多个具有不同相位的信号。换句话说，第一参考信号S_ref_1会包括第二参考信号S_ref_2的至少其中之一。另外，在第三范例实施例中，发送端电路330是根据第二参考信号S_ref_2的其中之一来调制输出数据信号Data_out以产生输出信号S_out。

滤波控制电路710会对第一差异信号dif_1进行滤波以产生第二差异信号dif_2。在输入信号S_in的振幅符合临界值时，滤波控制电路710会存储第二差异信号dif_2的振荡信息。当输入信号S_in的振幅不符合临界值时，滤波控制电路710会提供所存储的振荡信息。然而，此操作已详细说明如上，在此便不再赘述。

寄存器730会提供一个初始振荡信息osc_inf给数字振荡器740。数字振荡器740会根据初始振荡信息osc_inf起振以产生第二时脉信号S_clk_2。举例来说，连接接口单元700的制造商可在测试阶段调整初始振荡信息osc_inf，使得数字振荡器740会产生一个特定频率(例如，5G Hz)的时脉信号。由于一些温度或是制程的变数，不同的数字振荡器740可能会对应至不同的初始振荡信息osc_inf，而制造商会将对应的初始振荡信息osc_inf存储在寄存器730当中。数字振荡器740所产生的第二时脉信号S_clk_2的频率可能会有些许的偏移，例如，若上述的特定频率是5G Hz，第二时脉信号S_clk_2的频率可能会大于或小于5G Hz。

锁相回路电路750是电性连接至数字振荡器740，用以根据第二时脉信号S_clk_2产生多个第三时脉信号S_clk_3，其中这些第三时脉信号S_clk_3的相位彼此不相同。例如，锁相回路电路750可用来减少第二时脉信号S_clk_2的抖动。相位内插器720(即第二相位内插器)会根据第二差异信号dif_2与这些第三时脉信号S_clk_3来产生第二参考信号S_ref_2。如此一来，第二参考信号S_ref_2的频率会接近输入信号S_in的基准频率(例如，5GHz)。

第四范例实施例

图8是根据第四范例实施例示出连接接口单元的部分方块图。

请参照图8，连接接口单元800与图3的连接接口单元102拥有部分相同的元件。在第四范例实施例中，信号产生电路320包括了滤波控制电路810与振荡器820；第一参考信号S_ref_1包括第二参考信号S_ref_2的至少其中之一；并且发送端电路330是根据第二参考信号S_ref_2的其中之一来调制输出数据信号Data_out。

滤波控制电路810用以对第一差异信号dif_1进行滤波以产生第二差异信号dif_2。在输入信号S_in的振幅符合临界值时，滤波控制电路810会存储第二差异信号dif_2的振荡信息。当输入信号S_in的振幅不符合临界值时，滤波控制电路810会提供所存储的振荡信息。然而，此操作已详细说明如上，在此便不再赘述。

振荡器820是电性连接至滤波控制电路810，用以根据第二差异信号dif_2产生第二参考信号S_ref_2。在此范例实施例中，振荡器820为LC数字振荡器，信号检测电路318包括了频率检测器，第一差异信号dif_1是输入信号S_in与第一参考信号S_ref_1之间的频率差。因此，第二参考信号S_ref_2的频率会被锁定在输入信号S_in的频率。然而，在其他范例实施例中，振荡器820也可以为非石英振荡器的其他振荡器，本发明并不在此限。

值得一提的是，主机系统1000可能会对输入信号S_in做一个展频(spreadspectrum clock,简称SSC)操作。也就是说，输入信号S_in的频率会随着时间在一定范围内变化，以让信号能量被分散到一个频带内，藉此使信号的电磁干扰(Electromagneticinterference，简称EMI)得到抑制，其中展频范围可例如是0～±5000ppm(parts permillion)。然而，若输入信号S_in经过了展频操作，则根据信号检测电路318、滤波控制电路810、与振荡器820所形成一回路的一频宽，第二参考信号S_ref_2的频率也可能会随着时间在一定范围内变化。具体来说，若信号检测电路318、滤波控制电路810、与振荡器820所形成的回路的频宽小于展频操作的频宽，则展频操作所造成的影响会被移除。相反的，若此回路的频宽大于等于展频操作的频宽，则展频操作所造成的影响会被保留(即，第二参考信号S_ref_2的频率会随着时间在一定范围内变化)。然而，设计者可以根据不同的需求来设计此回路的频宽，本发明并不限制此回路的频宽。

第五范例实施例

图9是根据第五范例实施例示出连接接口单元的部分方块图。

请参照图9，连接接口单元900与图8的连接接口单元800拥有相同的元件。在第五范例实施例中，第一参考信号S_ref_1包括第二参考信号S_ref_1的至少其中之一，并且发送端电路330是根据第一时脉信号S_clk_1来调制输出数据信号Data_out。

在此范例实施例中，输入信号S_in经过了展频操作(亦称第一展频操作)。信号检测电路318、滤波控制电路810与振荡器820所形成的回路的频宽小于第一展频操作的频宽，藉此可以去除第二参考信号S_ref_2中的噪音，并且第二参考信号S_ref_2并没有展频的效果。然而，相位检测器312、滤波器314与相位内插器316所形成的回路的频宽会大于等于第一展频操作的频宽，藉此第一时脉信号S_clk_1依然会保有第一展频操作的效果。由于传送端电路330是根据第一时脉信号S_clk_1来调制输出数据信号Data_out，因此输出信号S_out也会有第一展频操作的效果(即，输出信号S_out的频率会随着时间在一定范围内变化)。

第六范例实施例

图10是根据第六范例实施例示出连接接口单元的部分方块图。

请参照图10，连接接口单元1010包括了图8中连接接口单元800的所有元件。不同的是，图10中信号产生电路320还包括展频控制电路1020与频率调整器1030。

在第六范例实施例中，输入信号S_in经过了一个展频操作(亦称第一展频操作)。信号检测电路318、滤波控制电路810与振荡器820所形成的回路的频宽会小于第一展频操作的频宽，藉此可以移除第二参考信号S_ref_2的噪音，并且第二参考信号S_ref_2并不会有展频的效果。然而，展频控制电路1020会提供一个展频信号S_ssc，此展频信号S_ssc可以是方波、三角波、或是任意波形的信号。频率调整器1030会根据此展频信号S_ssc对其中一个第二参考信号S_ref_2进行一展频操作(亦称第二展频操作)。取样电路330会根据经过第二展频操作的第二参考信号S_ref_2来调制输出数据Data_out。藉此输出信号S_out也会有展频的效果。在此范例实施例中，频率调整器1030可以是相位内插器或是除/倍频器，本发明并不在此限。

在此范例实施例中，振荡器820能产生具有多个相位的二参考信号S_ref_2。然而，在另一范例实施例中，振荡器820只会产生一个第二参考信号S_ref_2，而相位内插器316、相位检测器312、与信号检测电路318本身会根据此第二参考信号S_ref_2来产生多个相位。例如，相位内插器316、相位检测器312、与信号检测电路318中还会包括一个延迟缓冲器。如此一来，可以避免具有不同相位的多个第二参考信号S_ref_2被长距离的传送，或者振荡器820的设计可较为简单。

图11是根据一范例实施例示出信号检测电路318的部分方块图。

请参照图11，在一范例实施例中，信号检测电路318包括了延迟缓冲器1112与频率检测器1120。延迟缓冲器1112会延迟第二参考信号S_ref_2来产生多个第三参考信号S_ref_3。这些第三参考信号S_ref_3的相位彼此不相同，例如，这些相位彼此的差距会小于45度且大于0度。频率检测器1120会检测第三参考信号S_ref_3与输入信号S_in的频率差异(例如，判断每一个第三参考信号S_ref_3是超前或落后输入信号S_in)，藉此产生第一差异信号dif_1。请参照图10与图11，相位检测器312与相位内插器316中也可以再配置一个延迟缓冲器，藉此产生多个相位。然而，相位检测器312与相位内插器316中的延迟缓冲器与信号检测电路318中的延迟缓冲器1112类似，在此便不再赘述。此外，延迟缓冲器1112的配置也可以使用在图3、图6～图9的范例实施例中，本发明并不在此限。

第七范例实施例

图12是根据第七范例实施例示出连接接口单元的部分方块图。请参照图12，连接接口单元1200包括了图3中连接接口单元102的所有元件。不同的是，在第七范例实施例中，信号产生电路320包括了温度感测模块1221与数字振荡器1222。温度感测模块1221是电性连接至信号检测电路318与数字振荡器1222，用以接收第一差异信号dif_1。数字振荡器1222则是电性连接至相位内插器316。

温度感测模块1221用以在输入信号S_in的振幅符合临界值时存储第一差异信号dif_1；并且在输入信号S_in不符合临界值时提供所存储的第一差异信号dif_1给数字振荡器1222。在此范例实施例中，第一差异信号dif_1为数字信号，数字振荡器1222会把第一差异信号dif_1当作一个码，并且不同数值的码会让数字振荡器1222输出不同频率的第二参考信号S_ref_2。然而，当数字振荡器1222的温度改变时，相同数值的码可能会产生不同频率的第二参考信号S_ref_2。例如，当输入信号S_in的振幅符合临界值时，数字振荡器1222的温度为20℃，此时所存储的码为“1010”，且第二参考信号S_ref_2的频率为5GHz。然而，当输入信号S_in的振幅不符合临界值时，数字振荡器1222的温度可能为70℃，此时提供给数字振荡器1222的码仍然为“1010”，但第二参考信号S_ref_2的频率可能会小于或大于5GHz。

因此，在此范例实施例中，在输入信号S_in的振幅符合临界值时，温度感测模块1221会加热数字振荡器1222，并且记录数字振荡器1222在多个不同温度下用来产生第二参考信号S_ref_2的多个码。这些码都是用以产生某一特定频率(例如，5GHz)的第二参考信号S_ref_2，并且这些码与上述的多个温度之间的对应关系为对射(bijection)。当输入信号S_in的振幅不符合临界值时，温度感测模块1221会检测数字振荡器1222的目前温度，根据此目前温度与所记录的码产生一个目前码，并且将此目前码传送给数字振荡器1222。例如，若目前温度为所记录的温度的其中之一，则温度感测模块1221将目前温度所对应的码作为目前码。相反地，若目前温度不为所记录的温度的其中之一，则温度感测模块1221会根据目前温度与所记录的码来内插或外插出目前码。数字振荡器1222会根据此目前码起振来产生第二参考信号S_ref_2。如此一来，当主机系统1000没有传送数据给存储器存储装置100时，若数字振荡器1222的温度改变了，则数字振荡器1222依然可以根据目前码来产生频率为5GHz的第二参考信号S_ref_2。

图13是根据第七范例实施例示出温度感测模块的电路图。请参照图13，温度感测模块1221包括了寄存器1301、第一开关SW_1、第二开关SW_2、加热器1302、温度传感器1303、模拟数字转换器1304、与控制器1305。寄存器1301是电性连接至信号检测电路318。第一开关SW_1是电性连接在信号检测电路318与数字振荡器1222之间。第二开关SW_2是电性连接在寄存器1301与数字振荡器1222之间。当输入信号S_in的振幅符合临界值时，控制器1305会将第一开关SW_1导通并且将第二开关SW_2截止，用以将第一差异信号dif_1输出给数字振荡器1222；此外，控制器1305也会驱动加热器1302以加热数字振荡器1222。加热器1302例如为电阻，但本发明并不在此限。温度传感器1303会持续地检测数字振荡器1222的温度并且输出多个电压V_t。例如，当数字振荡器1222的温度越高时，电压V_t的电平会越低。模拟数字转换器1304会将这些代表温度的电压V_t转换为多笔数字数据。在加温的过程中，控制器1305会取得数字振荡器1222所使用的多个码(对应至所述多个温度)，并且把这些码与上述的数字数据存储在寄存器1301的一个设置表当中。

图14是根据第七范例实施例示出数字振荡器的频率-电压曲线图。请参照图14，在此范例实施例中，当所输入的码越大时，数字振荡器1222的振荡频率越大。当温度越高(电压V_t越小)时，即使输入相同的码，数字振荡器1222的振荡频率却会越高(如曲线1410所示)。因此，当温度越高时，为了输出固定频率的第二参考信号S_ref_2，数字振荡器1222必须使用较小的码。图15是根据第七范例实施例示出记录在寄存器的设置表的示意图。请参照图15，当温度越高(电压V_t越小)时，纪录在设置表1500的码会越小。值得注意的是，图15中的温度只是用来说明电压V_t与码之间的关系，设置表1500中并不会记录确切的温度度数。

请同时参照图13与图15，当输入信号S_in的振幅不符合临界值时，控制器1305会将第一开关SW_1截止且将第二开关SW_2导通，此时温度传感器1303会检测数字振荡器1222的目前温度并输出电压V_t。模拟数字转换器1304会将代表目前温度的电压V_t转换为数字数据，若此数字数据相同于寄存器1301中所记录的数字数据，则控制器1305会输出相对应的码作为目前码。例如，若代表目前温度的电压为0.74伏特，则控制器1305会输出码“10010”给数字振荡器1222。然而，若代表目前温度的电压V_t不同于记录在寄存器1301中的电压V_t，则控制器1305会以内插或外插的方式来产生目前码。例如，若代表目前温度的电压V_t为0.80伏特，则控制器1305会外插出目前码“10040”，并且输出目前码“10040”给数字振荡器1222。在此范例实施例中，控制器1305是以线性演算法来内插/外插出目前码。然而，在另一范例实施例中，控制器1305也可以根据设置表1500中的码与数字数据来建立一个非线性函数，并用此非线性函数与代表目前温度的电压V_t来计算出目前码。

图16是根据第七范例实施例示出温度感测模块的操作流程图。请参照图16，在步骤S1601中，控制器1305会判断输入信号S_in的振幅是否符合临界值。若输入信号S_in的振幅符合临界值，在步骤S1602中，控制器1305会判断是否已建立设置表。若已建立了设置表，控制器1305会回到步骤S1601。若设置表尚未被建立，在步骤S1603中，控制器1305会驱动加热器1302来加热数字振荡器1222，并且纪录对应的电压V_t与数字数据在设置表中。若输入信号S_in的振幅不符合临界值，在步骤S1604中，控制器1305会取得目前温度所对应的电压V_t，检查设置表是否有对应的码。若设置表中有对应的码，在步骤S1605中，控制器1305会导通第二开关，并将对应的码传送给数字振荡器1222。若设置表中没有对应的码，在步骤S1606中，控制器1305会导通第二开关，内插/外插出目前码，并将目前码传送给数字振荡器1222。图16中的各步骤已详细说明如上，在此便不再赘述。

值得注意的是，以上的范例实施例可以相互结合，本发明并不在此限。例如，第七范例实施例中的温度感测模块1221也可以配置在第一至第六范例实施例的连接接口单元中。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (34)

1.一种连接接口单元，不具有石英振荡器，其特征在于，包括：

一相位检测器，用以接收来自一主机系统的一输入信号，并且检测该输入信号与一第一参考信号之间的一相位差以产生一第一相位信号；

一滤波器，电性连接至该相位检测器，用以对该第一相位信号进行滤波以产生一第二相位信号；

一信号检测电路，用以接收该输入信号，并且检测该输入信号与该第一参考信号之间的一信号特性差异以产生一第一差异信号；

一信号产生电路，电性连接至该信号检测电路，用以根据该第一差异信号产生至少一第二参考信号；

一第一相位内插器，电性连接至该滤波器与该信号产生电路，用以根据该第二相位信号与该至少一第二参考信号产生一第一时脉信号；

一第一取样电路，电性连接至该第一相位内插器，用以根据该第一时脉信号来复原该输入信号中的一输入数据信号；以及

一发送端电路，用以根据该第一时脉信号或该至少一第二参考信号的其中之一来调制一输出数据信号以产生一输出信号，并且将该输出信号传送至该主机系统。

2.根据权利要求1所述的连接接口单元，其特征在于，该第一参考信号相同于该第一时脉信号，并且该信号产生电路包括：

一滤波控制电路，电性连接至该信号检测电路，用以对该第一差异信号进行滤波以产生一第二差异信号；

一振荡器，电性连接至该滤波控制电路，用以根据该第二差异信号产生一第二时脉信号；

一锁相回路电路，电性连接至该振荡器，用以根据该第二时脉信号产生该至少一第二参考信号，

其中，该发送端电路电性连接至该锁相回路电路，并且根据该至少一第二参考信号的其中之一来调制该输出数据信号。

3.根据权利要求1所述的连接接口单元，其特征在于，该信号产生电路还包括：

一滤波控制电路，电性连接至该信号检测电路，用以对该第一差异信号进行滤波以产生一第二差异信号，

其中，该滤波控制电路用以在该输入信号的一振幅符合一临界值时，存储该第二差异信号的一振荡信息，

其中，该滤波控制电路用以在该输入信号的该振幅不符合该临界值时提供该振荡信息，并且该信号产生电路用以根据该振荡信息产生该至少一第二参考信号。

4.根据权利要求1所述的连接接口单元，其特征在于，该第一参考信号包括该至少一第二参考信号的其中之一，并且该信号产生电路包括：

一滤波控制电路，电性连接至该信号检测电路，用以对该第一差异信号进行滤波以产生一第二差异信号；

一寄存器，用以提供一初始振荡信息；

一数字振荡器，用以根据该初始振荡信息起振以产生一第二时脉信号；

一锁相回路电路，电性连接至该数字振荡器，用以根据该第二时脉信号产生一第三时脉信号；

一第二相位内插器，电性连接至该滤波控制电路与该锁相回路电路，用以根据该第二差异信号与该第三时脉信号产生该至少一第二参考信号，

其中该发送端电路是根据该至少一第二参考信号的其中之一来调制该输出数据信号。

5.根据权利要求1所述的连接接口单元，其特征在于，该第一参考信号包括该至少一第二参考信号的其中之一，并且该信号产生电路包括：

一滤波控制电路，电性连接至该信号检测电路，用以对该第一差异信号进行滤波以产生一第二差异信号；

一振荡器，电性连接至该滤波控制电路，用以根据该第二差异信号起振来产生该至少一第二参考信号，

其中该发送端电路是根据该至少一第二参考信号的其中之一来调制该输出数据信号。

6.根据权利要求1所述的连接接口单元，其特征在于，该第一参考信号包括该至少一第二参考信号的其中之一，并且该信号产生电路包括：

一滤波控制电路，电性连接至该信号检测电路，用以对该第一差异信号进行滤波以产生一第二差异信号；

一振荡器，电性连接至该滤波控制电路，用以根据该第二差异信号起振来产生该至少一第二参考信号，

其中该发送端电路是根据该第一时脉信号来调制该输出数据信号。

7.根据权利要求6所述的连接接口单元，其特征在于，该输入信号经过一第一展频操作，其中该信号检测电路、该滤波控制电路与该振荡器所形成的一回路的一频宽小于该第一展频操作的一频宽，

其中，该相位检测器、该滤波器与该第一相位内插器所形成的一回路的一频宽大于该第一展频操作的该频宽。

8.根据权利要求5所述的连接接口单元，其特征在于，该第一参考信号包括该至少一第二参考信号的其中之一，并且该信号产生电路还包括：

一展频控制电路，用以提供一展频信号；

一频率调整器，用以根据该展频信号对该至少一第二参考信号的其中之一进行一第二展频操作，

其中该发送端电路是根据经过该第二展频操作的该第二参考信号来调制该输出数据信号。

9.根据权利要求8所述的连接接口单元，其特征在于，该输入信号经过一第一展频操作，并且该信号检测电路、该滤波控制电路与该振荡器所形成的一回路的一频宽小于该第一展频操作的一频宽。

10.根据权利要求1所述的连接接口单元，其特征在于，该至少一第二参考信号的数目为1，该第一参考信号是相同于该第二参考信号，该信号检测电路包括一频率检测器与一延迟缓冲器，

其中该延迟缓冲器用以延迟该第二参考信号以产生多个第三参考信号，每一该些第三参考信号具有一相位，并且该些第三参考信号的该些相位彼此不相同，

其中，该频率检测器根据该些第三参考信号与该输入信号产生该第一差异信号。

11.根据权利要求1所述的连接接口单元，其特征在于，还包括：

一接收端电路，电性连接至该信号检测电路与该相位检测器，用以接收来自该主机系统的一信号，并对该信号进行补偿或滤波以提供该输入信号。

12.根据权利要求11所述的连接接口单元，其特征在于，该接收端电路为一均衡器，该均衡器包括：

一第一电感，该第一电感的第一端电性连接至一系统电压；

一第一电阻，该第一电阻的第一端电性连接至该第一电感的第二端；

一第一晶体管，该第一晶体管的第一端电性连接至该第一电阻的第二端；

一第二电感，该第二电感的第一端电性连接至该系统电压；

一第二电阻，该第二电阻的第一端电性连接至该第二电感的第二端；

一第二晶体管，该第二晶体管的第一端电性连接至该第二电阻的第二端；

一第三电阻，包括第一端与第二端，其中该第三电阻的第一端电性连接至该第一晶体管的第二端，并且该第三电阻的第二端电性连接至该第二晶体管的第二端；

一第一电容，包括第一端与第二端，其中该第一电容的第一端电性连接至该第一晶体管的该第二端与该第三电阻的该第一端，并且该第一电容的该第二端电性连接至该第二晶体管的该第二端与该第三电阻的该第二端；

一第一电流源，电性连接至该第一晶体管的该第二端、该第三电阻的该第一端与该第一电容的该第一端；以及

一第二电流源，电性连接至该第二晶体管的该第二端、该第三电阻的该第二端与该第一电容的该第二端，

其中，来自该主机系统的该信号从该第一晶体管的一控制端与该第二晶体管的一控制端之间输入，

其中，该第一晶体管的该第一端与该第二晶体管的该第一端之间的电位差形成该输入信号。

13.根据权利要求1所述的连接接口单元，其特征在于，该发送端电路包括：

一第二取样电路，用以根据该第一时脉信号或该至少一第二参考信号的其中之一来调制该输出数据信号以产生该输出信号；以及

一传送驱动器，电性连接至该第二取样电路，用以将该输出信号传送至该主机系统。

14.根据权利要求13所述的连接接口单元，其特征在于，该传送驱动器包括：

一第四电阻，该第四电阻的第一端电性连接至一系统电压；

一第三晶体管，该第三晶体管的第一端电性连接至该第四电阻的第二端；

一第五电阻，该第五电阻的第一端电性连接至该系统电压；

一第四晶体管，该第四晶体管的第一端电性连接至该第五电阻的第二端；

一第三电流源，电性连接至该第三晶体管的第二端与该第四晶体管的第二端，

其中，该输出信号从该第三晶体管的控制端与该第四晶体管的控制端之间输入，

其中，该第三晶体管的该第一端与该第四晶体管的该第一端之间的电位差形成传送给该主机系统的该输出信号。

15.根据权利要求1所述的连接接口单元，其特征在于，该信号产生电路包括：

一数字振荡器，电性连接至该第一相位内插器；以及

一温度感测模块，电性连接至该信号检测电路与该数字振荡器，用以接收该第一差异信号，在该输入信号的一振幅符合一临界值时加热该数字振荡器，并且纪录该数字振荡器在多个温度下的多个码，其中该些码与该些温度的对应关系为对射，并且该数字振荡器是根据该些码产生该至少一第二参考信号，

其中，该温度感测模块用以在该输入信号的该振幅不符合该临界值时，检测该数字振荡器的一目前温度，根据该目前温度与该些码产生一目前码，并且将该目前码传送给该数字振荡器，

其中，该数字振荡器用以根据该目前码起振以产生该至少一第二参考信号。

16.根据权利要求15所述的连接接口单元，其特征在于，若该目前温度为该些温度的其中之一，该温度感测模块用以将该目前温度所对应的该码当做该目前码，

其中若该目前温度不为该些温度的其中之一，该温度感测模块用以根据该目前温度来内插或外插该些码以产生该目前码。

17.根据权利要求15所述的连接接口单元，其特征在于，该温度感测模块包括：

一寄存器，电性连接至该信号检测电路；

一第一开关，电性连接在该信号检测电路与该数字振荡器之间；

一第二开关，电性连接在该寄存器与该数字振荡器之间；

一加热器，用以加热该数字振荡器；

一温度传感器，用以检测该些温度与该目前温度以输出多个电压；

一模拟数字转换器，用以将该些电压转换为多个数字数据；以及

一控制器，用以将该些数字数据与该些码存储在该寄存器中，

其中，若该输入信号的该振幅符合该临界值，该控制器用以将该第一开关导通并且将该第二开关截止，

其中，若该输入信号的该振幅不符合该临界值，该控制器用以将该第一开关截止且将该第二开关导通，并且根据该目前温度与该些码来产生该目前码。

18.一种存储器存储装置，其特征在于，包括：

一连接接口单元，用以电性连接至一主机系统；

一可复写式非易失性存储器模块，包括多个实体抹除单元；以及

一存储器控制器，电性连接至该连接接口单元与该可复写式非易失性存储器模块，

其中该连接接口单元不具有石英振荡器，该连接接口单元包括：

一相位检测器，用以接收来自该主机系统的一输入信号，并且检测该输入信号与一第一参考信号之间的一相位差以产生一第一相位信号；

一滤波器，电性连接至该相位检测器，用以对该第一相位信号进行滤波以产生一第二相位信号；

一信号检测电路，用以接收该输入信号，并且检测该输入信号与该第一参考信号之间的一信号特性差异以产生一第一差异信号；

一信号产生电路，电性连接至该信号检测电路，用以根据该第一差异信号产生至少一第二参考信号；

一第一相位内插器，电性连接至该滤波器与该信号产生电路，用以根据该第二相位信号与该至少一第二参考信号产生一第一时脉信号；

一第一取样电路，电性连接至该第一相位内插器，用以根据该第一时脉信号来复原该输入信号中的一输入数据信号；以及

一发送端电路，用以根据该第一时脉信号或该至少一第二参考信号的其中之一来调制一输出数据信号以产生一输出信号，并且将该输出信号传送至该主机系统。

19.根据权利要求18所述的存储器存储装置，其特征在于，该第一参考信号相同于该第一时脉信号，并且该信号产生电路包括：

一滤波控制电路，电性连接至该信号检测电路，用以对该第一差异信号进行滤波以产生一第二差异信号；

一振荡器，电性连接至该滤波控制电路，用以根据该第二差异信号产生一第二时脉信号；

一锁相回路电路，电性连接至该振荡器，用以根据该第二时脉信号产生该至少一第二参考信号，

其中，该发送端电路电性连接至该锁相回路电路，并且根据该至少一第二参考信号的其中之一来调制该输出数据信号。

20.根据权利要求18所述的存储器存储装置，其特征在于，该信号产生电路还包括：

一滤波控制电路，电性连接至该信号检测电路，用以对该第一差异信号进行滤波以产生一第二差异信号，

其中，该滤波控制电路用以在该输入信号的一振幅符合一临界值时，存储该第二差异信号的一振荡信息，

其中，该滤波控制电路用以在该输入信号的该振幅不符合该临界值时提供该振荡信息，并且该信号产生电路用以根据该振荡信息产生该至少一第二参考信号。

21.根据权利要求18所述的存储器存储装置，其特征在于，该第一参考信号包括该至少一第二参考信号的其中之一，并且该信号产生电路包括：

一滤波控制电路，电性连接至该信号检测电路，用以对该第一差异信号进行滤波以产生一第二差异信号；

一寄存器，用以提供一初始振荡信息；

一数字振荡器，用以根据该初始振荡信息起振以产生一第二时脉信号；

一锁相回路电路，电性连接至该数字振荡器，用以根据该第二时脉信号产生一第三时脉信号；

一第二相位内插器，电性连接至该滤波控制电路与该锁相回路电路，用以根据该第二差异信号与该第三时脉信号产生该至少一第二参考信号，

其中该发送端电路是根据该至少一第二参考信号的其中之一来调制该输出数据信号。

22.根据权利要求18所述的存储器存储装置，其特征在于，该第一参考信号包括该至少一第二参考信号的其中之一，并且该信号产生电路包括：

一滤波控制电路，电性连接至该信号检测电路，用以对该第一差异信号进行滤波以产生一第二差异信号；

一振荡器，电性连接至该滤波控制电路，用以根据该第二差异信号起振来产生该至少一第二参考信号，

其中该发送端电路是根据该至少一第二参考信号的其中之一来调制该输出数据信号。

23.根据权利要求18所述的存储器存储装置，其特征在于，该第一参考信号包括该至少一第二参考信号的其中之一，并且该信号产生电路包括：

一滤波控制电路，电性连接至该信号检测电路，用以对该第一差异信号进行滤波以产生一第二差异信号；

一振荡器，电性连接至该滤波控制电路，用以根据该第二差异信号起振来产生该至少一第二参考信号，

其中该发送端电路是根据该第一时脉信号来调制该输出数据信号。

24.根据权利要求23所述的存储器存储装置，其特征在于，该输入信号经过一第一展频操作，其中该信号检测电路、该滤波控制电路与该振荡器所形成的一回路的一频宽小于该第一展频操作的一频宽，

其中，该相位检测器、该滤波器与该第一相位内插器所形成的一回路的一频宽大于该第一展频操作的该频宽。

25.根据权利要求22所述的存储器存储装置，其特征在于，该第一参考信号包括该至少一第二参考信号的其中之一，并且该信号产生电路还包括：

一展频控制电路，用以提供一展频信号；

一频率调整器，用以根据该展频信号对该至少一第二参考信号的其中之一进行一第二展频操作，

其中该发送端电路是根据经过该第二展频操作的该第二参考信号来调制该输出数据信号。

26.根据权利要求25所述的存储器存储装置，其特征在于，该输入信号经过一第一展频操作，并且该信号检测电路、该滤波控制电路与该振荡器所形成的一回路的一频宽小于该第一展频操作的一频宽。

27.根据权利要求18所述的存储器存储装置，其特征在于，该至少一第二参考信号的数目为1，该第一参考信号是相同于该第二参考信号，该信号检测电路包括一频率检测器与一延迟缓冲器，

其中该延迟缓冲器用以延迟该第二参考信号以产生多个第三参考信号，每一该些第三参考信号具有一相位，并且该些第三参考信号的该些相位彼此不相同，

其中，该频率检测器根据该些第三参考信号与该输入信号产生该第一差异信号。

28.根据权利要求18所述的存储器存储装置，其特征在于，该连接接口单元还包括：

一接收端电路，电性连接至该信号检测电路与该相位检测器，用以接收来自该主机系统的一信号，并对该信号进行补偿或滤波以提供该输入信号。

29.根据权利要求28所述的存储器存储装置，其特征在于，该接收端电路为一均衡器，该均衡器包括：

一第一电感，该第一电感的第一端电性连接至一系统电压；

一第一电阻，该第一电阻的第一端电性连接至该第一电感的第二端；

一第一晶体管，该第一晶体管的第一端电性连接至该第一电阻的第二端；

一第二电感，该第二电感的第一端电性连接至该系统电压；

一第二电阻，该第二电阻的第一端电性连接至该第二电感的第二端；

一第二晶体管，该第二晶体管的第一端电性连接至该第二电阻的第二端；

一第三电阻，包括第一端与第二端，其中该第三电阻的第一端电性连接至该第一晶体管的第二端，并且该第三电阻的第二端电性连接至该第二晶体管的第二端；

一第一电容，包括第一端与第二端，其中该第一电容的第一端电性连接至该第一晶体管的该第二端与该第三电阻的该第一端，并且该第一电容的该第二端电性连接至该第二晶体管的该第二端与该第三电阻的该第二端；

一第一电流源，电性连接至该第一晶体管的该第二端、该第三电阻的该第一端与该第一电容的该第一端；以及

一第二电流源，电性连接至该第二晶体管的该第二端、该第三电阻的该第二端与该第一电容的该第二端，

其中，来自该主机系统的该信号从该第一晶体管的一控制端与该第二晶体管的一控制端之间输入，

其中，该第一晶体管的该第一端与该第二晶体管的该第一端之间的电位差形成该输入信号。

30.根据权利要求18所述的存储器存储装置，其特征在于，该发送端电路包括：

一第二取样电路，用以根据该第一时脉信号或该至少一第二参考信号的其中之一来调制该输出数据信号以产生该输出信号；以及

一传送驱动器，电性连接至该第二取样电路，用以将该输出信号传送至该主机系统。

31.根据权利要求30所述的存储器存储装置，其特征在于，该传送驱动器包括：

一第四电阻，该第四电阻的第一端电性连接至一系统电压；

一第三晶体管，该第三晶体管的第一端电性连接至该第四电阻的第二端；

一第五电阻，该第五电阻的第一端电性连接至该系统电压；

一第四晶体管，该第四晶体管的第一端电性连接至该第五电阻的第二端；

一第三电流源，电性连接至该第三晶体管的第二端与该第四晶体管的第二端，

其中，该输出信号从该第三晶体管的控制端与该第四晶体管的控制端之间输入，

其中，该第三晶体管的该第一端与该第四晶体管的该第一端之间的电位差形成传送给该主机系统的该输出信号。

32.根据权利要求18所述的存储器存储装置，其特征在于，该信号产生电路包括：

一数字振荡器，电性连接至该第一相位内插器；以及

一温度感测模块，电性连接至该信号检测电路与该数字振荡器，用以接收该第一差异信号，在该输入信号的一振幅符合一临界值时加热该数字振荡器，并且纪录该数字振荡器在多个温度下的多个码，其中该些码与该些温度的对应关系为对射，并且该数字振荡器是根据该些码产生该至少一第二参考信号，

其中，该温度感测模块用以在该输入信号的该振幅不符合该临界值时，检测该数字振荡器的一目前温度，根据该目前温度与该些码产生一目前码，并且将该目前码传送给该数字振荡器，

其中，该数字振荡器用以根据该目前码起振以产生该至少一第二参考信号。

33.根据权利要求32所述的存储器存储装置，其特征在于，若该目前温度为该些温度的其中之一，该温度感测模块用以将该目前温度所对应的该码当做该目前码，

其中若该目前温度不为该些温度的其中之一，该温度感测模块用以根据该目前温度来内插或外插该些码以产生该目前码。

34.根据权利要求32所述的存储器存储装置，其特征在于，该温度感测模块包括：

一寄存器，电性连接至该信号检测电路；

一第一开关，电性连接在该信号检测电路与该数字振荡器之间；

一第二开关，电性连接在该寄存器与该数字振荡器之间；

一加热器，用以加热该数字振荡器；

一温度传感器，用以检测该些温度与该目前温度以输出多个电压；

一模拟数字转换器，用以将该些电压转换为多个数字数据；以及

一控制器，用以将该些数字数据与该些码存储在该寄存器中，

其中，若该输入信号的该振幅符合该临界值，该控制器用以将该第一开关导通并且将该第二开关截止，

其中，若该输入信号的该振幅不符合该临界值，该控制器用以将该第一开关截止且将该第二开关导通，并且根据该目前温度与该些码来产生该目前码。